KR20220083938A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220083938A
KR20220083938A KR1020200173682A KR20200173682A KR20220083938A KR 20220083938 A KR20220083938 A KR 20220083938A KR 1020200173682 A KR1020200173682 A KR 1020200173682A KR 20200173682 A KR20200173682 A KR 20200173682A KR 20220083938 A KR20220083938 A KR 20220083938A
Authority
KR
South Korea
Prior art keywords
insulating layer
organic insulating
integrated circuit
disposed
layer
Prior art date
Application number
KR1020200173682A
Other languages
English (en)
Inventor
이동엽
김희진
김기태
신주현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200173682A priority Critical patent/KR20220083938A/ko
Priority to US17/444,401 priority patent/US11985873B2/en
Priority to CN202111496418.2A priority patent/CN114628460A/zh
Priority to EP21213548.7A priority patent/EP4012779B1/en
Priority to CN202123075900.7U priority patent/CN217655881U/zh
Publication of KR20220083938A publication Critical patent/KR20220083938A/ko
Priority to US18/663,051 priority patent/US20240306456A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H01L27/3258—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H01L27/323—
    • H01L27/3255—
    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/129—Chiplets
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예는, 복수의 부화소들이 배치된 표시영역과, 표시영역 외측의 외곽영역에 배치된 복수의 패드전극들과, 복수의 패드전극들에 중첩하는 개구를 포함하는 제1유기절연층, 및 복수의 패드전극들과 중첩하고 복수의 패드전극들에 전기적으로 연결된 집적회로소자를 포함하며, 개구를 정의하는 제1유기절연층의 에지 및 집적회로소자의 에지 사이의 거리는 약 40㎛ 이거나 그보다 큰, 표시 장치를 개시한다.

Description

표시 장치{Display device}
본 발명의 실시예들은 표시 장치에 관한 것이다.
근래에 표시 패널은 그 용도가 다양해지고 있다. 또한, 표시 패널의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
표시 패널 중 표시영역이 차지하는 면적을 확대하면서, 상대적으로 좁은 외곽영역에 구성요소들을 배치하여야 하며, 구성요소들의 배치에 따라 크랙이 발생하는 경우, 해당 크랙에 의해 표시 장치의 신뢰성이 저하되거나 표시 품질이 저하되는 문제가 생길 수 있다.
본 발명의 실시예들은, 신뢰성 및 표시 품질이 향상된 표시 장치를 제공한다.
본 발명의 일 실시예는, 복수의 부화소들이 배치된 표시영역; 상기 표시영역 외측의 외곽영역에 배치된 복수의 패드전극들; 상기 복수의 패드전극들에 중첩하는 개구를 포함하는 제1유기절연층; 및 기 복수의 패드전극들과 중첩하고, 상기 복수의 패드전극들에 전기적으로 연결된 집적회로소자;를 포함하며, 상기 개구를 정의하는 상기 제1유기절연층의 에지 및 상기 집적회로소자의 에지 사이의 거리는 약 40㎛ 이거나 그보다 큰, 표시 장치를 개시한다.
상기 제1유기절연층 상에 배치된 제2유기절연층을 더 포함하며, 상기 제2유기절연층은 상기 제1유기절연층의 에지를 지나 상기 집적회로소자의 일부와 중첩하도록 연장될 수 있다.
상기 제2유기절연층은, 상기 제1유기절연층과 중첩하는 제1부분; 및 상기 제1유기절연층의 상기 에지를 지나 상기 집적회로소자의 일부와 중첩하도록 연장된 제2부분을 포함하며, 상기 제2부분의 두께는 상기 제1부분의 두께 보다 작을 수 있다.
상기 제2유기절연층의 상기 제1부분과 상기 제2부분의 연결부분은 단차를 포함하고, 상기 단차는 상기 제1유기절연층의 상면 상에 위치할 수 있다.
상기 거리는 약 40㎛ 내지 약 80㎛일 수 있다.
상기 표시영역을 지나는 복수의 데이터라인들; 및 상기 데이터라인들 및 상기 패드전극들을 전기적으로 연결하는 복수의 연결라인들;을 더 포함할 수 있다.
상기 복수의 연결라인들의 일부는, 상기 제1유기절연층의 상기 개구와 중첩할 수 있다.
상기 표시영역에 배치된 복수의 터치전극들 및 터치절연층을 포함하는 터치입력층을 더 포함하며, 상기 터치절연층은 상기 제2유기절연층과 중첩할 수 있다.
상기 터치절연층은, 상기 제2유기절연층의 상기 제2부분과 중첩할 수 있다.
상기 터치절연층은 유기절연물 및 무기절연물 중 적어도 어느 하나를 포함할 수 있다.
상기 복수의 부화소들은 기판 상에 배치된 발광다이오드를 이용하여 빛을 방출하며, 상기 제1유기절연층의 일부는 각각 상기 기판과 상기 발광다이오드 사이에 위치할 수 있다.
본 발명의 다른 실시예는, 복수의 부화소들이 배치된 표시영역; 상기 표시영역에 배치된 복수의 신호라인들; 상기 표시영역 외측의 외곽영역에 배치되며, 상기 복수의 신호라인들에 전기적으로 연결된 복수의 패드전극들; 상기 복수의 패드전극들에 중첩하는 개구를 포함하는 제1유기절연층; 상기 제1유기절연층 상의 제2유기절연층; 및 상기 복수의 패드전극들과 중첩하고, 상기 복수의 패드전극들에 전기적으로 연결된 집적회로소자;를 포함하고, 상기 개구를 정의하는 상기 제1유기절연층의 에지는 상기 집적회로소자의 에지와 이격된 채 상기 집적회로소자의 외측에 위치하는, 표시 장치를 개시한다.
상기 제1유기절연층의 상기 에지 및 상기 집적회로소자의 상기 에지 사이의 거리는 약 40㎛ 내지 약 80㎛ 일 수 있다.
상기 제2유기절연층은 상기 제1유기절연층의 상기 에지를 지나 상기 집적회로소자의 일부와 중첩하도록 연장될 수 있다.
상기 제2유기절연층은, 상기 제1유기절연층과 중첩하는 제1부분; 및 상기 제1유기절연층의 에지를 지나 상기 집적회로소자의 일부와 중첩하도록 연장된 제2부분을 포함하며, 상기 제2부분의 두께는 상기 제1부분의 두께 보다 작을 수 있다.
상기 제2유기절연층의 상기 제1부분과 상기 제2부분의 연결부분은 단차를 포함하고, 상기 단차는 상기 제1유기절연층의 상기 에지를 사이에 두고 상기 집적회로소자의 상기 에지의 반대편에 위치할 수 있다.
상기 표시영역의 데이터라인들 및 상기 외곽영역의 패드전극들을 전기적으로 연결하는 복수의 연결라인들;을 더 포함하며, 상기 복수의 연결라인들은 상기 제1유기절연층의 아래에 배치될 수 있다.
상기 복수의 연결라인들의 일부는, 상기 제1유기절연층의 상기 개구와 중첩할 수 있다.
상기 복수의 부화소들은 기판 상에 배치된 발광다이오드를 이용하여 빛을 방출하며, 상기 제1유기절연층의 일부 및 상기 제2유기절연층의 일부는 각각 상기 기판과 상기 발광다이오드 사이에 위치할 수 있다.
상기 표시영역에 배치된 복수의 터치전극들 및 터치절연층을 포함하는 터치입력층을 더 포함하며, 상기 터치절연층은 상기 제1유기절연층 및 제2유기절연층과 중첩할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명의 실시예들에 따르면, 집적회로소자 주변의 스트레스를 줄일 수 있으며 신뢰성 및 표시 품질을 향상시킨 표시 장치를 제공할 수 있다. 그러나 이와 같은 효과는 예시적인 것으로, 실시예들에 따른 효과는 후술하는 내용을 통해 자세하게 설명한다.
도 1a 및 도 1b는 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시 패널을 간략하게 나타낸 평면도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치에 구비된 발광다이오드에 전기적으로 연결된 부화소회로를 나타낸 등가회로도이다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 일부를 나타낸 단면도이다.
도 5a는 본 발명의 일 실시예에 따른 표시 장치의 외곽영역에 배치된 패드전극들 및 제1유기절연층의 배치를 개략적으로 나타낸 평면도이다.
도 5b는 도 5a의 패드전극들 상에 배치된 집적회로소자를 개략적으로 나타낸 평면도이다.
도 6은 집적회로소자의 본딩시 표시 장치에 야기되는 응력을 나타낸 이미지에 해당한다.
도 7은 도 5b의 VII 부분을 확대한 평면도이다.
도 8은 도 7의 A-A'선 및 B-B'선에 따른 단면도이다.
도 9는 도 7의 C-C'선에 따른 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다.
본 명세서에서 "A 및/또는 B"은 A이거나, B이거나, A와 B인 경우를 나타낸다. 본 명세서에서"A 및 B 중 적어도 어느 하나"는 A이거나, B이거나, A와 B인 경우를 나타낸다.
도 1a 및 도 1b는 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 사시도이다.
도 1을 참조하면, 표시 장치(1)는 동영상이나 정지영상을 표시하는 장치로서, 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(portable multimedia player), 내비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기일 수 있다. 또는, 표시 장치(10)는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷(internet of things, IOT) 등의 다양한 제품의 표시 화면으로 사용될 수 있다. 또한, 일 실시예에 따른 표시 장치(1)는 스마트 워치(smart watch), 워치 폰(watch phone), 안경형 디스플레이, 및 헤드 장착형 디스플레이(head mounted display, HMD)와 같이 웨어러블 장치(wearable device)에 사용될 수 있다. 또한, 일 실시예에 따른 표시 장치(1)는 자동차의 계기판, 및 자동차의 센터페시아(center fascia) 또는 대쉬보드에 배치된 CID(Center Information Display), 자동차의 사이드 미러를 대신하는 룸 미러 디스플레이(room mirror display), 자동차의 뒷좌석용 엔터테인먼트로, 앞좌석의 배면에 배치되는 디스플레이로 사용될 수 있다. 도 1a 및 도 1b에서는 설명의 편의를 위해 일 실시예에 따른 표시 장치(1)가 스마트 폰으로 사용되는 것을 도시한다.
표시 장치(1)는 평면상 직사각형 형태로 이루어질 수 있다. 예를 들어, 표시 장치(1)는 x방향의 단변과 y방향의 장변을 갖는 직사각형의 평면 형태를 가질 수 있다. x방향의 단변과 y방향의 장변이 만나는 모서리는 소정의 곡률을 갖도록 둥글게 형성되거나 직각으로 형성될 수 있다. 표시 장치(1)의 평면 형태는 직사각형에 한정되지 않고, 다른 다각형, 타원형, 또는 비정형 형상으로 형성될 수 있다.
표시 장치(1)는 부화소들에서 방출되는 빛을 이용하여 이미지를 제공하는 표시영역(DA) 및 표시영역(DA)의 외곽인 외곽영역(PA)을 포함할 수 있다. 표시 장치(1)는 도 1a에 도시된 바와 같이 바 타입으로 휴대 가능하거나, 도 1b에 도시된 바와 같이 폴더블 타입으로 휴대가 가능할 수 있다. 예컨대, 표시 장치(1)는 도 1b에 도시된 바와 같이 표시영역(DA)을 가로지르는 축(AX)을 중심으로 폴딩될 수 있다.
도 2는 본 발명의 일 실시예에 따른 표시 패널을 간략하게 나타낸 평면도이다.
도 2를 참조하면, 표시 장치(1)는 표시영역(DA)에 배치된 부화소(PX)들은 각 부화소(PX)에 해당하는 위치에 배치된 발광다이오드를 이용하여 적색, 녹색, 청색의 빛을 방출할 수 있다. 표시영역(DA)에는 발광다이오드에 전기적으로 연결된 트랜지스터들 및 스토리지 커패시터에 전기적으로 연결된 신호라인, 예컨대 데이터라인(DL) 및 스캔라인(SL)이 배치될 수 있다. 데이터라인(DL)들은 표시영역(DA)에서 y방향을 따라 연장되며, 스캔라인(SL)들은 표시영역(DA)에서 x방향을 따라 연장될 수 있다.
외곽영역(PA)은 표시영역(DA)의 외측에 배치되며, 표시영역(DA)을 전체적으로 둘러쌀 수 있다.
제1 및 제2 스캔 드라이버(20, 30)는 외곽영역(PA)에 배치되며, 스캔라인(SL)들에 전기적으로 연결될 수 있다. 일 실시예로, 스캔라인(SL)들 중 일부는 제1스캔 드라이버(20)에 전기적으로 연결되고, 나머지는 제2스캔 드라이버(30)에 연결될 수 있다. 제1 및 제2 스캔 드라이버(20, 30)는 스캔 신호를 생성하며, 생성된 스캔 신호는 스캔라인(SL)을 통해 발광다이오드에 전기적으로 연결된 트랜지스터에 전달될 수 있다.
제1 및 제2 스캔 드라이버(20, 30)는 표시영역(DA)의 양측에 배치될 수 있다. 예컨대, 도 2에 도시된 바와 같이, 제1스캔 드라이버(20)는 표시영역(DA)의 죄측에 배치되고, 제2스캔 드라이버(30)는 는 표시영역(DA)의 우측에 배치될 수 있다. 다른 실시예로서, 제1 및 제2 스캔 드라이버(20, 30) 중 어느 하나는 생략될 수 있다.
구동전압공급라인(60)은 외곽영역(PA)에 배치된다. 구동전압공급라인(60)은 단자부(terminal section, 50)가 배치된 기판(100)의 일 측변과 표시영역(DA) 사이에 배치될 수 있다.
공통전압공급라인(70)은 외곽영역(PA)에 베치되며, 표시영역(DA)을 따라 연장된 일측이 개방된 루프 형상을 가질 수 있다. 공통전압공급라인(70)은 도 2에 도시된 바와 같이 전체적으로 U자 형상을 가질 수 있다. 공통전압공급라인(70)은 단자부(50)가 배치된 기판(100)의 일 측변을 제외한 다른 변들을 따라 연장되며, 따라서 공통전압공급라인(70)의 일 부분과 표시영역(DA) 사이에 제1스캔 드라이버(20)가 배치되고, 공통전압공급라인(70)의 다른 일 부분과 표시영역(DA) 사이에 제2스캔 드라이버(30)가 배치될 수 있다.
집적회로소자(40)는 외곽영역(PA)에 배치될 수 있다. 집적회로소자(40)는 단자부(50)가 배치된 기판(100)의 일 측변과 표시영역(DA) 사이에 배치될 수 있다. 집적회로소자(40)는 데이터 드라이버를 포함할 수 있다. 본 명세서에서 집적회로소자(40)는 데이터 드라이버를 나타낼 수 있다. 집적회로소자(40)는 그 아래에 배치된 패드전극에 전기적으로 접속할 수 있다. 집적회로소자(40), 예컨대 데이터 드라이버에서 생성된 데이터 신호는 인입영역(panout area, POA)에 배치된 연결라인(1100)을 통해 표시영역(DA)에 배치된 신호라인, 예컨대 데이터라인(DL)에 전달될 수 있다. 인입영역(POA)은 외곽영역(PA)의 일 부분으로서, 집적회로소자(40)와 표시영역(DA) 사이의 영역에 해당한다.
단자부(50)는 단자(51, 52, 53, 54)들을 포함할 수 있다. 단자(51, 52, 53, 54)들은 절연층에 의해 덮이지 않고 노출되어, 플렉서블 인쇄회로기판(80)에 배치된 제어부(controller, SC)와 전기적으로 연결될 수 있다. 플렉서블 인쇄회로기판(80)은 단자부(50)에 대응하는 상대 단자(counter terminals, 80T)들을 포함할 수 있다. 플렉서블 인쇄회로기판(80)의 상대 단자(counter terminals, 80T)들은 단자(51, 52, 53, 54)들에 전기적으로 연결될 수 있다. 제어부(SC)는 제1 및 제2 스캔 드라이버(20, 30) 및 집적회로소자(40)를 제어하기 위한 제어 신호를 생성하며, 생성된 제어 신호는 단자(51, 53)를 통해 제1 및 제2 스캔 드라이버(20, 30) 및 집적회로소자(40)에 전달될 수 있다. 제어부(SC)는 단자(52, 54)을 통해 구동전압공급라인(60) 및 공통전압공급라인(70) 각각에 구동전압 및 공통전압을 전달할 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시 장치에 구비된 발광다이오드에 전기적으로 연결된 부화소회로를 나타낸 등가회로도이다.
앞서 도 2를 참조하여 설명한 바와 같이 각 부화소(PX, 도 2)는 발광다이오드를 이용하여 빛을 방출할 수 있다. 발광다이오드는 부화소회로(PC)와 전기적으로 연결될 수 있다.
부화소회로(PC)는 제1박막트랜지스터(T1), 제2박막트랜지스터(T2), 제3박막트랜지스터(T3), 제4박막트랜지스터(T4), 제5박막트랜지스터(T5), 제6박막트랜지스터(T6), 제7박막트랜지스터(T7), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
제2박막트랜지스터(T2)는 스위칭 박막트랜지스터로서, 스캔라인(SL) 및 데이터라인(DL)에 연결되며, 스캔라인(SL)으로부터 입력되는 스위칭 전압(또는 스위칭 신호, Sn)에 기초하여 데이터라인(DL)으로부터 입력된 데이터 전압(또는 데이터 신호, Dm)을 제1박막트랜지스터(T1)로 전달할 수 있다. 스토리지 커패시터(Cst)는 제2박막트랜지스터(T2)와 구동전압라인(PL)에 연결되며, 제2박막트랜지스터(T2)로부터 전달받은 전압과 구동전압라인(PL)에 공급되는 구동전압(ELVDD)의 차이에 해당하는 전압을 저장할 수 있다.
제1박막트랜지스터(T1)는 구동 박막트랜지스터로서, 구동전압라인(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압라인(PL)으로부터 발광다이오드(LED)를 흐르는 구동 전류를 제어할 수 있다. 발광다이오드(LED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다. 발광다이오드(LED)의 제2전극(예, 캐소드)은 공통전압(ELVSS)을 공급받을 수 있다.
제3박막트랜지스터(T3)는 보상박막트랜지스터로서, 제3박막트랜지스터(T3)의 게이트전극은 스캔라인(SL)에 연결될 수 있다. 제3박막트랜지스터(T3)의 소스전극(또는 드레인전극)은 제1박막트랜지스터(T1)의 드레인전극(또는 소스전극)과 연결되어 있으면서 제6박막트랜지스터(T6)를 경유하여 발광다이오드(LED)의 제1전극과 연결될 수 있다. 제3박막트랜지스터(T3)의 드레인전극(또는 소스전극)은 스토리지 커패시터(Cst)의 어느 하나의 전극, 제4박막트랜지스터(T4)의 소스전극(또는 드레인전극) 및 제1박막트랜지스터(T1)의 게이트전극과 연결될 수 있다. 제3박막트랜지스터(T3)는 스캔라인(SL)을 통해 전달받은 스캔 신호(Sn)에 따라 턴 온(turn on)되어 제1박막트랜지스터(T1)의 게이트전극과 드레인전극을 서로 연결하여 제1박막트랜지스터(T1)를 다이오드 연결(diode-connection)시킨다.
제4박막트랜지스터(T4)의 초기화 박막트랜지스터로서, 게이트전극은 이전 스캔라인(SL-1)과 연결될 수 있다. 제4박막트랜지스터(T4)의 드레인전극(또는 소스전극)은 초기화전압선(VL)과 연결될 수 있다. 제4박막트랜지스터(T4)의 소스전극(또는 드레인전극)은 스토리지 커패시터(Cst)의 어느 하나의 전극, 제3박막트랜지스터(T3)의 드레인전극(또는 소스전극) 및 제1박막트랜지스터(T1)의 게이트전극과 연결될 수 있다. 제4박막트랜지스터(T4)는 이전 스캔라인(SL-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴 온 되어 초기화 전압(Vint)을 제1박막트랜지스터(T1)의 게이트전극에 전달하여 제1박막트랜지스터(T1)의 게이트전극의 전압을 초기화시키는 초기화 동작을 수행할 수 있다.
제5박막트랜지스터(T5)는 동작제어 박막트랜지스터로서, 게이트전극은 발광 제어라인(EL)과 연결될 수 있다. 제5박막트랜지스터(T5)의 소스전극(또는 드레인전극)은 구동전압라인(PL)과 연결될 수 있다. 제5박막트랜지스터(T5)의 드레인전극(또는 소스전극)은 제1박막트랜지스터(T1)의 소스전극(또는 드레인전극) 및 제2박막트랜지스터(T2)의 드레인전극(또는 소스전극)과 연결되어 있다.
제6박막트랜지스터(T6)는 발광제어 박막트랜지스터로서, 게이트전극은 발광 제어라인(EL)과 연결될 수 있다. 제6박막트랜지스터(T6)의 소스전극(또는 드레인전극)은 제1박막트랜지스터(T1)의 드레인전극(또는 소스전극) 및 제3박막트랜지스터(T3)의 소스전극(또는 드레인전극)과 연결될 수 있다. 제6박막트랜지스터(T6)의 드레인전극(또는 소스전극)은 발광다이오드(LED)의 제1전극과 전기적으로 연결될 수 있다. 제5박막트랜지스터(T5) 및 제6박막트랜지스터(T6)는 발광 제어라인(EL)을 통해 전달받은 발광 제어 신호(En)에 따라 동시에 턴 온 되어 구동전압(ELVDD)이 발광다이오드(LED)에 전달되며, 발광다이오드(LED)에 구동 전류가 흐르게 된다.
제7박막트랜지스터(T7)는 발광다이오드(LED)의 제1전극을 초기화하는 초기화 박막트랜지스터일 수 있다. 제7박막트랜지스터(T7)의 게이트전극은 이후 스캔라인(SL+1)에 연결될 수 있다. 제7박막트랜지스터(T7)의 소스전극(또는 드레인전극)은 발광다이오드(LED)의 제1전극과 연결될 수 있다. 제7박막트랜지스터(T7)의 드레인전극(또는 소스전극)은 초기화전압선(VL)과 연결될 수 있다. 제7박막트랜지스터(T7)는 이후 스캔라인(SL+1)을 통해 전달받은 이후 스캔신호(Sn+1)에 따라 턴 온 되어 발광다이오드(LED)의 제1전극을 초기화시킬 수 있다.
도 3에서는, 제4박막트랜지스터(T4)와 제7박막트랜지스터(T7)가 각각 이전 스캔라인(SL-1) 및 이후 스캔라인(SL+1)에 연결된 경우를 도시하였으나, 다른 실시예로서, 제4박막트랜지스터(T4)와 제7박막트랜지스터(T7)는 모두 이전 스캔라인(SLn-1)에 연결되어 이전 스캔신호(Sn-1)에 따라 구동할 수 있다.
스토리지 커패시터(Cst)의 다른 하나의 전극은 구동전압라인(PL)과 연결될 수 있다. 스토리지 커패시터(Cst)의 어느 하나의 전극은 제1박막트랜지스터(T1)의 게이트전극, 제3박막트랜지스터(T3)의 드레인전극(또는 소스전극) 및, 제4박막트랜지스터(T4)의 소스전극(또는 드레인전극)에 함께 연결될 수 있다.
발광다이오드(LED)의 제2전극(예컨대, 캐소드)은 공통전압(ELVSS)을 제공받는다. 발광다이오드(LED)는 제1박막트랜지스터(T1)로부터 구동 전류를 전달받아 발광한다.
발광다이오드(LED)는 발광물질로 유기물을 포함하는 유기발광다이오드일 수 있다. 다른 실시예로, 발광다이오드는 무기물을 포함하는 무기 발광다이오드일 수 있다. 무기발광다이오드는 무기물 반도체 기반의 재료들을 포함하는 PN다이오드를 포함할 수 있다. PN 접합 다이오드에 순방향으로 전압을 인가하면 정공과 전자가 주입되고, 그 정공과 전자의 재결합으로 생기는 에너지를 빛 에너지로 변환시켜 소정의 색상의 빛을 방출할 수 있다. 전술한 무기발광다이오드는 수~수백 마이크로미터, 또는 수~수백 나노미터의 폭을 가질 수 있다. 일부 실시예에서, 발광다이오드(LED)는 양자점 발광다이오드를 포함할 수 있다. 전술한 바와 같이, 발광다이오드(LED)의 발광층은 유기물을 포함하거나, 무기물을 포함하거나, 양자점을 포함하거나, 유기물과 양자점을 포함하거나, 무기물과 양자점을 포함할 수 있다. 이하에서는, 설명의 편의를 위하여 발광다이오드(LED)가 유기발광다이오드를 포함하는 경우로 설명한다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 일부를 나타낸 단면도이다.
도 4는 표시 장치의 표시영역(DA)에 배치된 부화소회로(PC) 및 발광다이오드, 예컨대 유기발광다이오드(OLED)를 도시한다.
기판(100)은 글래스재 또는 고분자 수지를 포함할 수 있다. 일 실시예로서 기판(100)은 고분자 수지를 포함하는 베이스층과 실리콘옥사이드나 실리콘나이트라이드와 같은 무기절연물을 포함하는 배리어층의 교번 적층 구조를 가질 수 있다. 기판(100)이 전술한 바와 같이 고분자 수지의 베이스층과 무기절연물의 배리어층의 적층 구조를 포함하는 경우, 앞서 도 1b를 참조하여 설명한 바와 같이 표시 장치(1)의 가요성이 향상되기에, 폴더블 표시 장치(1)를 제공할 수 있다.
고분자 수지는, 폴리에테르술폰, 폴리아릴레이트, 폴리에테르 이미드, 폴리에틸렌 나프탈레이트, 폴리에틸렌 테레프탈레이드, 폴리페닐렌 설파이드, 폴리이미드, 폴리카보네이트, 셀룰로오스 트리 아세테이트, 셀룰로오스 아세테이트 프로피오네이트 등과 같은 고분자 수지를 포함할 수 있다.
기판(100) 상에 부화소회로(PC)가 형성되며, 부화소회로(PC) 상에는 발광다이오드, 예컨대 유기발광다이오드(OLED)가 형성될 수 있다.
기판(100) 상에 부화소회로(PC)가 형성되기 전에 기판(100) 상에는 불순물이 부화소회로(PC)에 침투하는 것을 방지하기 위해 형성된 버퍼층(201)이 형성될 수 있다. 버퍼층(201)은 실리콘나이트라이드, 실리콘옥시나이트라이드 및 실리콘옥사이드와 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
부화소회로(PC)는 앞서 도 3을 참조하여 설명한 바와 같이 복수의 트랜지스터들 및 스토리지 커패시터를 포함할 수 있다. 이와 관련하여 도 4는 제1박막트랜지스터(T1), 제3박막트랜지스터(T3), 및 스토리지 커패시터(Cst)를 도시한다.
제1박막트랜지스터(T1)는 버퍼층(201) 상의 반도체층(이하, 제1반도체층이라 함, A1) 및 제1반도체층(A1)의 채널영역(C1)과 중첩하는 게이트전극(이하, 제1게이트전극이라 함, GE1)을 포함할 수 있다. 제1반도체층(A1)은 실리콘계 반도체물질, 예컨대 폴리 실리콘을 포함할 수 있다. 제1반도체층(A1)은 채널영역(C1)과 채널영역(C1)의 양측에 배치된 제1영역(B1) 및 제2영역(D1)을 포함할 수 있다. 제1영역(B1) 및 제2영역(D1)은 채널영역(C1) 보다 고농도의 불순물을 포함하는 영역으로, 제1영역(B1) 및 제2영역(D1) 중 어느 하나는 소스영역이고 다른 하나는 드레인영역에 해당할 수 있다.
제1반도체층(A1)과 제1게이트전극(GE1) 사이에는 제1게이트절연층(203)이 배치될 수 있다. 제1게이트절연층(203)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드와 같은 무기절연물을 포함할 수 있으며, 전술한 무기절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
제1게이트전극(GE1)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 전술한 물질을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
스토리지 커패시터(Cst)는 서로 중첩하는 하부전극(CE1) 및 상부전극(CE2)을 포함할 수 있다. 일 실시예로, 스토리지 커패시터(Cst)의 하부전극(CE1)은 제1게이트전극(GE1)을 포함할 수 있다. 달리 말하면, 제1게이트전극(GE1)은 스토리지 커패시터(Cst)의 하부전극(CE1)을 포함할 수 있다. 예컨대, 제1게이트전극(GE1)과 스토리지 커패시터(Cst)의 하부전극(CE1)은 일체로 형성될 수 있다.
스토리지 커패시터(Cst)의 하부전극(CE1)과 상부전극(CE2) 사이에는 제1층간절연층(205)이 배치될 수 있다. 제1층간절연층(205)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드와 같은 무기절연물을 포함할 수 있으며, 전술한 무기절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
스토리지 커패시터(Cst)의 상부전극(CE2)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu) 및/또는 티타늄(Ti)과 같은 저저항의 도전 물질을 포함할 수 있으며, 전술한 물질로 이루어진 단일층 또는 다층 구조를 포함할 수 있다.
스토리지 커패시터(Cst) 상에는 제2층간절연층(207)이 배치될 수 있다. 제2층간절연층(207)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드와 같은 무기절연물을 포함할 수 있으며, 전술한 무기절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
제3박막트랜지스터(T3)의 반도체층(이하, 제3반도체층이라 함, A3)은 제2층간절연층(207) 상에 배치될 수 있다. 제3반도체층(A3)은 산화물계 반도체 물질을 포함할 수 있다. 예컨대, 제3반도체층(A3)은 Zn 산화물계 물질, 예컨대 Zn 산화물, In-Zn 산화물, Ga-In-Zn 산화물 등으로 형성될 수 있다. 일부 실시예에서, 제3반도체층(A3)은 ZnO에 인듐(In)과 갈륨(Ga), 주석(Sn)과 같은 금속이 함유된 IGZO(In-Ga-Zn-O), ITZO(In-Sn-Zn-O), 또는 IGTZO(In-Ga-Sn-Zn-O) 반도체일 수 있다.
제3반도체층(A3)은 채널영역(C3) 및 채널영역(C3)의 양측에 배치된 제1영역(B3) 및 제2영역(D3)을 포함할 수 있다. 제1영역(B3) 및 제2영역(D3) 중 어느 하는 소스영역이고 다른 하나는 드레인 영역에 해당할 수 있다.
제3박막트랜지스터(T3)는 제3반도체층(A3)의 채널영역(C3)에 중첩하는 게이트전극(이하, 제3게이트전극이라 함, GE3)을 포함할 수 있다. 제3게이트전극(GE3)은 제3반도체층(A3)의 아래에 배치된 하부게이트전극(G3A) 및 채널영역(C3)의 위에 배치된 상부게이트전극(G3B)을 포함하는 이중 게이트 구조를 가질 수 있다.
하부게이트전극(G3A)은 스토리지 커패시터(Cst)의 상부전극(CE2)과 동일한 층(예, 제1층간절연층, 205) 상에 배치될 수 있다. 하부게이트전극(G3A)은 스토리지 커패시터(Cst)의 상부전극(CE2)과 동일한 물질을 포함할 수 있다.
상부게이트전극(G3B)은 제2게이트절연층(209)을 사이에 두고 제3반도체층(A3) 위에 배치될 수 있다. 제2게이트절연층(209)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드와 같은 무기절연물을 포함할 수 있으며, 전술한 무기절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
제3층간절연층(210)은 상부게이트전극(G3B) 상에 배치될 수 있다. 제3층간절연층(210)은 실리콘옥시나이트라이드와 같은 무기절연물을 포함할 수 있으며, 전술한 무기절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
도 4는 도 3를 참조하여 설명한 바와 같이 복수의 박막트랜지스터들 중 제1박막트랜지스터(T1)와 제3박막트랜지스터(T3)를 도시하며, 제1반도체층(A1)과 제3반도체층(A3)이 서로 다른 층 상에 배치된 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다.
도 3를 참조하여 설명한 제2, 제5, 제6, 및 제7 박막트랜지스터(T2, T5, T6, T7, 도 3)는 도 4에서 설명한 제1박막트랜지스터(T1)와 같은 구조를 가질 수 있다. 예컨대, 제2, 제5, 제6, 및 제7 박막트랜지스터(T2, T5, T6, T7, 도 3)는 제1박막트랜지스터(T1)의 제1반도체층(A1)과 동일한 층 상에 배치된 반도체층, 및 제1박막트랜지스터(T1)의 제1게이트전극(GE1)과 동일한 층 상에 배치된 게이트전극을 포함할 수 있다. 제2, 제5, 제6, 및 제7 박막트랜지스터(T2, T5, T6, T7, 도 3)의 반도체층들은 제1반도체층(A1)과 일체로 연결될 수 있다.
도 3를 참조하여 설명한 제4박막트랜지스터(T4, 도 3)는 도 4에서 설명한 제3박막트랜지스터(T3)와 같은 구조를 가질 수 있다. 예컨대, 제4박막트랜지스터(T4)는 제3박막트랜지스터(T3)의 제3반도체층(A3)과 동일한 층에 배치된 반도체층, 및 제3박막트랜지스터(T3)의 제3게이트전극(GE3)과 동일한 층에 형성된 게이트전극을 포함할 수 있다. 제4박막트랜지스터(T4)의 반도체층과 제3박막트랜지스터(T3)의 제3반도체층(A3)은 일체로 연결될 수 있다.
제1박막트랜지스터(T1)와 제3박막트랜지스터(T3)는 노드연결라인(166)을 통해 전기적으로 연결될 수 있다. 노드연결라인(166)은 제3층간절연층(210) 상에 배치될 수 있다. 노드연결라인(166)의 일측은 제1박막트랜지스터(T1)의 제1게이트전극(GE1)에 접속될 수 있고, 노드연결라인(166)의 타측은 제3박막트랜지스터(T3)의 제3반도체층(A3)에 접속될 수 있다.
노드연결라인(166)은 알루미늄(Al), 구리(Cu), 및/또는 티타늄(Ti)을 포함할 수 있으며, 전술한 물질을 포함하는 단층 또는 다층으로 이루어질 수 있다. 예컨대, 노드연결라인(166)은 티타늄층/알루미늄층/티타늄층의 3층 구조를 가질 수 있다.
제1유기절연층(211)은 노드연결라인(166) 상에 배치될 수 있다. 제1유기절연층(211)은 유기절연물을 포함할 수 있다. 유기절연물은 아크릴, BCB(Benzocyclobutene), 폴리이미드(polyimide) 또는 HMDSO(Hexamethyldisiloxane) 등을 포함할 수 있다.
데이터라인(DL) 및 구동전압라인(PL)은 제1유기절연층(211) 상에 배치될 수 있으며, 제2유기절연층(213)으로 커버될 수 있다. 데이터라인(DL) 및 구동전압라인(PL)은 알루미늄(Al), 구리(Cu), 및/또는 티타늄(Ti)을 포함할 수 있으며, 전술한 물질을 포함하는 단층 또는 다층으로 이루어질 수 있다. 예컨대, 데이터라인(DL) 및 구동전압라인(PL)은 티타늄층/알루미늄층/티타늄층의 3층 구조를 가질 수 있다.
제2유기절연층(213)은 아크릴, BCB, 폴리이미드 및/또는 HMDSO와 같은 유기절연물을 포함할 수 있다. 도 4는 데이터라인(DL) 및 구동전압라인(PL)이 제1유기절연층(211) 상에 형성된 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 데이터라인(DL) 및 구동전압라인(PL) 중 어느 하나는 노드연결라인(166)과 동일한 층, 예컨대 제3층간절연층(210) 상에 배치될 수 있다.
발광다이오드, 예컨대 유기발광다이오드(OLED)는 제2유기절연층(213) 상에 배치될 수 있다.
유기발광다이오드(OLED)의 제1전극(221)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 다른 실시예로, 제1전극(221)은 전술한 반사막의 위 및/또는 아래에 도전성 산화물층을 더 포함할 수 있다. 도전성 산화물층은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3: indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 및/또는 알루미늄징크옥사이드(AZO; aluminum zinc oxide)를 포함할 수 있다. 일 실시예로, 제1전극(221)은 ITO층/Ag층/ ITO층의 3층 구조를 가질 수 있다.
뱅크층(215)은 제1전극(221) 상에 배치될 수 있다. 뱅크층(215)은 제1전극(221)에 중첩하는 개구를 포함하되, 제1전극(221)의 에지를 커버할 수 있다. 뱅크층(215)은 폴리이미드와 같은 유기절연물을 포함할 수 있다.
중간층(222)은 발광층(222b)을 포함한다. 중간층(222)은 발광층(222b)의 아래에 배치된 제1기능층(222a) 및/또는 발광층(222b)의 위에 배치된 제2기능층(222c)을 포함할 수 있다. 발광층(222b)은 소정의 색상의 빛을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다. 제2기능층(222c)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다. 제1기능층(222a) 및 제2기능층(222c)은 유기물을 포함할 수 있다.
제2전극(223)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 제2전극(223)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 제2전극(223)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다.
발광층(222b)은 뱅크층(215)의 개구를 통해 제1전극(221)과 중첩하도록 표시영역(DA) 상에 형성될 수 있다. 반면, 제1기능층(222a), 제2기능층(222c), 및 제2전극(223)은 표시영역(DA)을 전체적으로 커버할 수 있다.
뱅크층(215) 상에는 스페이서(217)가 형성될 수 있다. 스페이서(217)는 뱅크층(215)과 동일한 공정에서 함께 형성되거나, 별개의 공정에서 각각 개별적으로 형셩될 수 있다. 일 실시예로, 스페이서(217)는 폴리이미드와 같은 유기 절연물을 포함할 수 있다. 또는, 뱅크층(215)은 차광성 염료를 포함하는 유기절연물을 포함하고 스페이서(217)는 폴리이미드와 같은 유기 절연물을 포함할 수 있다.
유기발광다이오드(OLED)는 봉지층(300)으로 커버될 수 있다. 봉지층(300)은 적어도 하나의 유기봉지층 및 적어도 하나의 무기봉지층을 포함할 수 있다. 일 실시예로, 도 4은 봉지층(300)이 제1 및 제2무기봉지층(310, 330) 및 이들 사이에 개재된 유기봉지층(320)을 포함하는 것을 도시한다.
제1무기봉지층(310) 및 제2무기봉지층(330)은 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드, 징크옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 중 하나 이상의 무기물을 포함할 수 있다. 제1무기봉지층(310) 및 제2무기봉지층(330)은 전술한 물질을 포함하는 단일 층 또는 다층일 수 있다. 유기봉지층(320)은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 일 실시예로, 유기봉지층(320)은 아크릴레이트(acrylate)를 포함할 수 있다.
제1무기봉지층(310) 및 제2무기봉지층(330)의 두께는 서로 다를 수 있다. 제1무기봉지층(310)의 두께가 제2무기봉지층(330)의 두께 보다 클 수 있다. 또는, 제2무기봉지층(330)의 두께가 제1무기봉지층(310)의 두께 보다 크거나, 제1무기봉지층(310) 및 제2무기봉지층(330)의 두께는 서로 동일할 수 있다.
입력감지층(400)은 봉지층(300) 상에 배치될 수 있다. 입력감지층(400)은 표시영역(DA)에 배치된 터치전극(TE)들, 및 적어도 하나의 터치절연층을 포함할 수 있다. 이와 관련하여, 도 4는 입력감지층(400)이 제2무기봉지층(330) 상의 제1터치절연층(410), 제1터치절연층(410) 상의 제1도전라인(420), 제1도전라인(420) 상의 제2터치절연층(430), 제2터치절연층(430) 상의 제2도전라인(440), 및 제2도전라인(440) 상의 제3터치절연층(450)을 포함하는 것을 도시한다.
제1터치절연층(410), 제2터치절연층(430), 및 제3터치절연층(450)은 각각, 무기절연물 및/또는 유기절연물을 포함할 수 있다. 일 실시예로서, 제1터치절연층(410), 제2터치절연층(430)은 실리콘옥사이드, 실리콘나이트라이드, 및/또는 실리콘옥시나이트라이드와 같은 무기절연물을 포함하고, 제3터치절연층(450)은 유기절연물을 포함할 수 있다.
입력감지층(400)의 터치전극(TE)은 제1도전라인(420) 및 제2도전라인(440)이 접속된 구조를 포함할 수 있다. 또는, 터치전극(TE)은 제1도전라인(420) 및 제2도전라인(440) 중 어느 하나를 구비할 수 있으며, 이 경우 제2터치절연층(430)은 생략될 수 있다.
제1도전라인(420) 및 제2도전라인(440)은 각각 알루미늄(Al), 구리(Cu), 및/또는 티타늄(Ti)을 포함할 수 있으며, 전술한 물질을 포함하는 단층 또는 다층으로 이루어질 수 있다. 예컨대, 제1도전라인(420) 및 제2도전라인(440)은 각각 티타늄층/알루미늄층/티타늄층의 3층 구조를 가질 수 있다.
도 5a는 본 발명의 일 실시예에 따른 표시 장치의 외곽영역에 배치된 패드전극들 및 제1유기절연층의 배치를 개략적으로 나타낸 평면도이고, 도 5b는 도 5a의 패드전극들 상에 배치된 집적회로소자를 개략적으로 나타낸 평면도이며, 도 6은 집적회로소자의 본딩시 표시 장치에 야기되는 응력을 나타낸 이미지에 해당한다.
도 5a를 참조하면, 단자부(50)가 배치된 기판(100)의 일 측변과 표시영역(DA) 사이에 패드전극(1200)들이 배치된다. 패드전극(1200)들은 x방향을 따라 열을 이루도록 배치될 수 있으며, 일 실시예로 도 5a는 2열로 배치된 패드전극(1200)들을 개시하나, 본 발명은 이에 한정되지 않는다. 다른 실시예로, 패드전극(1200)들은 3개 또는 그 이상의 열을 이루도록 배치될 수 있다.
패드전극(1200)은 x방향 및 y방향 각각에 대하여 예각을 이루는 비스듬한 방향(ob)을 따라 연장될 수 있다. 일부 실시예로서, 패드전극(1200)은 대략 평행사변형의 평면 형상을 가질 수 있다. 패드전극(1200)의 일부는 연결라인(1100)을 통해 표시영역(DA)에 배열된 신호라인, 예컨대 데이터라인(DL)과 전기적으로 연결될 수 있다. 연결라인(1100) 및 데이터라인(DL)은 이들 사이에 개재되는 적어도 하나의 절연층에 형성된 콘택홀(CNT)을 통해 접속될 수 있다. 패드전극(1200)의 다른 일부는 외측연결라인(1300)을 통해 단자부(50)의 단자에 전기적으로 연결될 수 있다.
앞서 도 4를 참조하여 설명한 제1유기절연층(211)은 표시영역(DA)뿐만 아니라 외곽영역(PA)에도 배치될 수 있다. 제1유기절연층(211)은 패드전극(1200)들과 집적회로소자(40)의 전기적 연결을 위해 패드전극(1200)을 노출하는 개구(211OP)를 포함할 수 있다. 개구(211OP)는 패드전극(1200)들과 중첩한다.
개구(211OP)는 도 5b를 참조하여 후술할 집적회로소자(40)와 대응하는 형상을 가질 수 있다. 예컨대, 집적회로소자(40)가 평면 상에서 대략 사각형의 형상을 가질 수 있으며, 개구(211OP)도 대략 사각형의 형상을 가질 수 있다. 개구(211OP)를 정의하는 제1유기절연층(211)의 에지(211E1, 211E2, 211E3, 211E4)들은 각각 집적회로소자(40)의 에지(40E1, 40E2, 40E3, 40E4)들과 인접하게 배치될 수 있다.
도 5b를 참조하면, 집적회로소자(40)는 패드전극(1200) 상에 중첩할 수 있다. 집적회로소자(40)는 이방성도전필름과 같은 도전성 접착층에 의해 패드전극(1200)과 전기적으로 연결될 수 있다.
평면 상에서, 집적회로소자(40)는 제1유기절연층(211)의 개구(211OP) 내(within)에 위치할 수 있다. 평면 상에서, 개구(211OP)를 정의하는 제1유기절연층(211)의 에지(211E1, 211E2, 211E3, 211E4)들은 각각 집적회로소자(40)의 에지(40E1, 40E2, 40E3, 40E4)들의 외측에 위치할 수 있다.
제1유기절연층(211)의 에지(211E1, 211E2, 211E3, 211E4)들은 각각 집적회로소자(40)의 에지(40E1, 40E2, 40E3, 40E4)들과 이격된다. 집적회로소자(40)의 에지(40E1, 40E2, 40E3, 40E4)들 각각과 제1유기절연층(211)의 에지(211E1, 211E2, 211E3, 211E4)들 각각 사이의 제1 내지 제4거리(d1, d2, d3, d4)는 약 40㎛ 이거나 그보다 클 수 있다.
집적회로소자(40)의 본딩시, 응력이 제1유기절연층(211)의 에지(211E1, 211E2, 211E3, 211E4) 및 그 주변에 집중될 수 있다. 도 6은 집적회로소자(40)의 제1에지(40E1)로부터 멀어지는 방향을 따라 발생된 응력을 나타낸 것으로, 색이 진할 수록 응력이 큰 것을 나타낸다. 도 6은 "SA" 영역에 응력이 집중된 것을 보여주며, "SA" 영역은 집적회로소자(40) 아래에 배치된 구조(LSR)의 일 부분에 해당한다. 여기서, 집적회로소자(40) 아래의 구조(LSR)는 기판(100, 도 5a) 및 기판(100)과 집적회로소자(40) 사이의 구성요소 및 층들을 포함할 수 있다. 기판(100)과 집적회로소자(40) 사이에는 절연층들, 연결라인(1100), 및 패드전극(1200)들 등이 포함될 수 있다.
제1유기절연층(211)의 에지(211E1, 211E2, 211E3, 211E4)들을 각각 집적회로소자(40)의 에지(40E1, 40E2, 40E3, 40E4)들로부터 약 40㎛ 또는 그 이상 이격함으로써 전술한 "SA"영역에 제1유기절연층(211)의 에지(211E1, 211E2, 211E3, 211E4)들이 위치하지 않도록 할 수 있으며, 제1유기절연층(211)의 에지 및 그 주변에 야기되는 응력을 효과적으로 분산시킬 수 있다. 제1 내지 제4거리(d1, d2, d3, d4)가 각각 약 40㎛ 보다 작은 경우, 바꾸어 말하면 제1유기절연층(211)의 에지(211E1, 211E2, 211E3, 211E4)들이 집적회로소자(40)의 에지(40E1, 40E2, 40E3, 40E4)들로부터 40㎛ 보다 작은 거리를 갖도록 이격된 경우, 제1유기절연층(211)의 에지(211E1, 211E2, 211E3, 211E4)들을 중심으로 응력이 집중될 수 있다. 이 경우, 집적회로소자(40) 주변에 크랙이 발생하며, 크랙이 집적회로소자(40)의 본딩 부분까지 전달되어 집적회로소자(40)의 본딩 품질이 저하되거나, 집적회로소자(40), 예컨대 데이터 드라이버의 구동 불량이 야기될 수 있다.
일부 실시예로서, 제1 내지 제4거리(d1, d2, d3, d4)는 약 40㎛ 내지 약 80㎛일 수 있다. 특히, 제2거리(d2) 및 제4거리(d4)는 약 40㎛ 내지 약 80㎛로 형성함이 적절할 수 있다. 전술한 바와 같이 응력을 고려하여 제2거리(d2) 및 제4거리(d4)는 약 40㎛ 이거나 그보다 크게 형성하되, 인입영역(POA)에 배치된 연결라인(1100)과 제1유기절연층(211)의 중첩 구조, 또는 외측연결라인(1300)을 고려하여 약 80㎛을 초과하지 않도록 형성하는 것이 적절할 수 있다.
제2 및 제4거리(d2, d4)가 약 80㎛ 보다 큰 경우, 바꾸어 말하면 제1유기절연층(211)의 에지(211E2, 211E4)들이 집적회로소자(40)의 에지(40E2, 40E4)들로부터 80㎛ 보다 큰 거리를 갖도록 이격된 경우, 각 연결라인(1100) 및 외측연결라인(1300) 중 제1유기절연층(211)에 중첩되지 않은 부분의 면적이 증가하며, 이 경우 연결라인(1100) 및 외측연결라인(1300), 그리고 그 주변의 품질이 저하되는 문제가 있을 수 있다. 제2 및 제4거리(d2, d4)와 마찬가지로, 제1 및 제3거리(d1, d3)도 약 80㎛ 이거나 그보다 작게 형성할 수 있다.
제1 내지 제4거리(d1, d2, d3, d4)는 전술한 범위에서 선택되되, 서로 같은 값을 가질 수 있다. 예컨대, 제1유기절연층(211)의 에지(211E1, 211E2, 211E3, 211E4)들은 집적회로소자(40)의 에지(40E1, 40E2, 40E3, 40E4)들과 동일한 거리를 유지한 채 이격될 수 있다(예, d1= d2=d3=d4). 다른 실시예로, 제1 내지 제4거리(d1, d2, d3, d4) 중에서 선택된 두개 이상은 서로 다를 수 있다. 예컨대, 제1 내지 제4거리(d1, d2, d3, d4) 중 적어도 어느 하나는 나머지와 다를 수 있다.
도 7은 도 5b의 VII 부분을 확대한 평면도이고, 도 8은 도 7의 A-A'선 및 B-B'선에 따른 단면도이며, 도 9는 도 7의 C-C'선에 따른 단면도이다.
도 7을 참조하면, 집적회로소자(40)는 제1유기절연층(211)의 개구(211OP)에 배치된 패드전극(1200)과 중첩한다. 제1유기절연층(211)의 개구(211OP)는 앞서 도 5a를 참조하여 설명한 바와 같이 제1유기절연층(211)의 에지들에 의해 정의되며, 도 7은 제1유기절연층(211)의 제1 및 제2에지(211E1, 211E2)를 도시한다.
패드전극(1200)들 중 일부는 연결라인(1100)에 접속될 수 있으며, 연결라인(1100)은 집적회로소자(40)에서 멀어지는 방향을 따라 표시영역을 향해 연장 됨은 앞서 설명한 바와 같다.
도 7 및 도 8의 A-A'선에 따른 단면을 참조하면, 제1유기절연층(211)의 제1에지(211E1) 및 집적회로소자(40)의 제1에지(40E1), 사이의 제1거리(d1)는 앞서 설명한 바와 같이 약 40㎛ 이거나 그보다 클 수 있으며, 일 실시예로 약 40㎛ 내지 약 80㎛일 수 있다.
제1유기절연층(211)의 아래에는 기판(100) 상에 배치된 무기절연층들이 배치될 수 있다. 일 실시예로, 도 8은 버퍼층(201), 제1게이트절연층(203), 제1층간절연층(205), 제2층간절연층(207), 제2게이트절연층(209), 제3층간절연층(210)이 기판(100)과 제1유기절연층(211) 사이에 배치된 것을 도시한다.
제2유기절연층(213)은 제1유기절연층(211) 상에 배치되며, 제1유기절연층(211)의 에지를 지나 집적회로소자(40)를 향해 연장될 수 있다. 이와 관련하여, 도 8은 제2유기절연층(213)이 제1유기절연층(211)의 제1에지(211E1)를 지나 집적회로소자(40)를 향해 연장되며, 따라서 제2유기절연층(213)의 제1에지(213E1)가 제1유기절연층(211)의 제1에지(E1) 보다 집적회로소자(40)에 더 인접한 것을 도시한다.
제2유기절연층(213)은 두께가 서로 다른 부분들을 포함할 수 있다. 예컨대, 제2유기절연층(213)은 제1유기절연층(211)과 중첩하는 제1부분(213A) 및 제1유기절연층(211)의 에지를 지나 집적회로소자(40)를 향해 연장된 제2부분(213B)을 포함할 수 있다. 제2부분(213B)은 제1부분(213A)과 일체로 형성된다.
제2부분(213B)의 제2두께(t2)는 제1부분(213A)의 제1두께(t1) 보다 작은 값을 가질 수 있으며, 제1부분(213A)과 제2부분(213B)의 연결부분에는 단차(ST)가 형성될 수 있다. 제2유기절연층(213)은 하프톤 마스크를 이용하여 형성될 수 있다. 단차(ST)는 제1유기절연층(211)의 상면 상에 위치할 수 있다.
제2유기절연층(213)의 제1부분(213A)의 제1두께(t1)는 약 10,000Å 내지 약 20,000Å의 범위에서 선택될 수 있다. 만약 제2부분(213B)이 제1부분(213A)과 마찬가지로 제1두께(t1)을 가지면, 도 8의 B-B'선에 따른 단면에 도시된 바와 같이 패드전극(1200)과 집적회로소자(40) 사이의 수직방향으로의 갭이 증가하며, 이 경우 도전볼(810)을 이용한 패드전극(1200)과 집적회로소자(40)의 전기적 연결에 불량이 야기될 수 있다. 그러나 본 발명의 실시예에 따르면 제2부분(213B)의 제2두께(t2)를 제1부분(213A)의 제1두께(t1) 보다 작게 형성함으로써, 전술한 문제를 방지할 수 있다.
제1부분(213A)과 제2부분(213B) 사이의 단차(ST)는 제1유기절연층(211)의 에지를 사이에 두고 집적회로소자(40)의 반대편에 위치한다. 예컨대, 도 8에 도시된 바와 같이 제1유기절연층(211)의 제1에지(211E1)는 단차(ST)와 집적회로소자(40) 사이에 위치할 수 있다. 단차(ST)와 제1유기절연층(211)의 제1에지(211E1) 사이의 거리는 제1거리(d1)와 같거나 유사할 수 있다. 단차(ST)와 제1유기절연층(211)의 제1에지(211E1) 사이의 거리가 제1거리(d1)와 유사하다고 함은, 제1거리(d1)의 약 50% 이거나 150%의 범위에 해당하는 것을 나타낼 수 있다. 단차(ST)와 제1유기절연층(211)의 제1에지(211E1) 사이의 거리는 제2유기절연층(213)의 제1부분(213A)과 제1유기절연층(211)의 제1에지(211E1) 사이의 거리에 해당할 수 있다. 제1부분(213A)과 제2부분(213B) 사이의 단차(ST)도 응력이 집중될 수 있는 부분이기에, 집적회로소자(40)로부터 이격됨이 적절하며, 이와 관련하여 도 8은 제1유기절연층(211)의 제1에지(211E1) 보다 집적회로소자(40)로부터 멀리 배치된 것을 도시한다.
제2유기절연층(213)은 집적회로소자(40)와 일부 중첩할 수 있다. 예컨대, 제2유기절연층(213)의 제2부분(213B)은 집적회로소자(40)와 중첩하며, 제1중첩영역(OL1)을 형성할 수 있다. 제1중첩영역(OL1)의 폭은 제1거리(d1) 보다 작을 수 있다. 예컨대, 제1중첩영역(OL1)의 폭은 약 10㎛일 수 있다.
앞서 도 4를 참조하여 설명한 입력감지층(400, 도 4)의 터치절연층들 중 적어도 어느 하나는 제1유기절연층(211)에 중첩할 수 있다. 일 실시예로, 도 8은 제1터치절연층(410), 제2터치절연층(430), 및 제3터치절연층(450)이 제1유기절연층(211) 및 제2유기절연층(312)에 중첩하는 것을 도시한다.
제1터치절연층(410), 제2터치절연층(430), 및 제3터치절연층(450)은 제2유기절연층(213)상에 배치될 수 있다. 제1터치절연층(410), 제2터치절연층(430), 및 제3터치절연층(450)은, 제2유기절연층(213)과 마찬가지로, 제1유기절연층(211)의 에지를 지나 집적회로소자(40)를 향해 연장될 수 있다. 예컨대, 도 8에 도시된 바와 같이, 제1터치절연층(410), 제2터치절연층(430), 및 제3터치절연층(450) 각각의 에지는 제2유기절연층(213)의 제2부분(213B) 상에 배치되며, 제2부분(213B)과 중첩할 수 있다.
도 8은 제1터치절연층(410), 제2터치절연층(430), 및 제3터치절연층(450)을 모두 도시하고 있으나, 다른 실시예로, 제1터치절연층(410), 제2터치절연층(430), 및 제3터치절연층(450) 중 선택된 하나 또는 두개의 층은 생략될 수 있다.
도 7 및 도 8의 B-B'선에 따른 단면을 살펴보면, 기판(100) 상의 패드전극(1200)은 연결라인(1100)과 접촉함으로써 전기적으로 연결될 수 있다.
연결라인(1100)은 제1게이트절연층(203) 상에 배치되며, 앞서 도 4를 참조하여 설명한 제1게이트전극(GE1) 및/또는 스토리지 커패시터(Cst)의 하부전극(CE1)과 동일한 물질을 포함할 수 있다.
연결라인(1100) 상에는 적어도 하나의 절연층, 예컨대 제1층간절연층(205), 제2층간절연층(207), 제2게이트절연층(209), 및 제3층간절연층(210)이 배치될 수 있으며, 이들을 통과하는 콘택홀을 통해 패드전극(1200)이 연결라인(1100)에 접속될 수 있다.
패드전극(1200)은 복수의 도전층들의 적층 구조를 포함할 수 있다. 예컨대, 도 8에 도시된 바와 같이 패드전극(1200)은 제1패드도전층(1210), 제2패드도전층(1220), 및 제3패드도전층(1230)을 포함할 수 있다.
제1패드도전층(1210)은 앞서 도 4를 참조하여 설명한 노드연결라인(166)과 동일한 물질을 포함할 수 있다. 제2패드도전층(1220)은 앞서 도 4를 참조하여 설명한 데이터라인(DL) 및/또는 구동전압라인(PL)과 동일한 물질을 포함할 수 있다. 제3패드도전층(1230)은 앞서 도 4를 참조하여 설명한 제1도전라인(420) 및/또는 제2도전라인(440)과 동일한 물질을 포함할 수 있다. 제3패드도전층(1230)은 제1 및 제2터치절연층(410, 430)에 형성된 콘택홀을 통해 제2패드도전층(1220)과 접속될 수 있다.
도 8에는 제1패드도전층(1210)과 제2패드도전층(1220)이 직접 접촉하고, 제2패드도전층(1220)과 제3패드도전층(1230) 사이에 절연층(예컨대, 제1 및 제2터치절연층, 410, 430)이 개재되는 것을 도시하지만, 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 제1패드도전층(1210)과 제2패드도전층(1220) 사이에도 절연층(예컨대, 유기절연층)이 배치될 수 있으며, 해당하는 절연층의 콘택홀을 통해 제1패드도전층(1210)과 제2패드도전층(1220)이 접속될 수 있다.
집적회로소자(40)는 도전볼(810)을 포함하는 이방성 도전필름(800, ACF: anisotropic conductive film)에 의해 패드전극(200)과 전기적으로 연결될 수 있다. 집적회로소자(40)의 범프(42)는 패드전극(200)과 중첩하며, 이들 사이에 도전볼(810)이 개재됨으로써, 범프(42)는 패드전극(200)과 전기적으로 연결될 수 있다.
도 7 및 도 9의 C-C'선에 따른 단면을 참조하면, 제1유기절연층(211)의 제2에지(211E2)는 집적회로소자(40)의 제2에지(40E2)와 이격되며, 이들 사이의 제2거리(d2)는 앞서 설명한 바와 같이 약 40㎛ 내지 약 80㎛일 수 있다.
제1유기절연층(211) 상에는 제2유기절연층(213)이 배치되며, 제2유기절연층(213)은 제1유기절연층(211)의 제2에지(211E2)를 지나 집적회로소자(40)를 향해 연장될 수 있다. 제2유기절연층(213)의 제2에지(213E2)는 제2유기절연층(213)의 제1에지(213E1)와 마찬가지로, 제1유기절연층(211)의 제2에지(E2) 보다 집적회로소자(40)에 더 인접할 수 있다. 그리고, 제2유기절연층(213)의 제2부분(213B)은 집적회로소자(40)와 중첩할 수 있으며, 도 9에 도시된 바와 같이 제2중첩영역(OL2)을 형성할 수 있다. 제2중첩영역(OL2)의 폭, 바꾸어 말하면, 제2유기절연층(213)의 제2에지(213E2)와 집적회로소자(40)의 제2에지(40E2) 사이의 거리는 제2거리(d2)보다 작을 수 있다. 제2중첩영역(OL2)의 폭은 앞서 도 8을 참조하여 설명한 제1중첩영역(OL1)의 폭과 같거나, 다를 수 있다. 일부 실시예로서, 제2중첩영역(OL2)의 폭은 약 10㎛ 일 수 있다.
기판(100)과 제1유기절연층(211) 사이에는 연결라인(1100)들이 상호 이격되어 배치될 수 있다. 도 7 및 도 9에 도시된 바와 같이 연결라인(1100)들 각각의 일 부분은 제1유기절연층(211)에 중첩되지 않을 수 있다. 바꾸어 말하면, 연결라인(1100)들 각각의 일 부분은 제1유기절연층(211)의 개구(211OP)에 중첩할 수 있다. 이와 같이 각 연결라인(1100)들의 일 부분이 제1유기절연층(211)으로 커버 또는 중첩되지 않을 수 있다.
본 발명의 비교예로서, 제1유기절연층(211)의 제2에지(211E2)로부터 집적회로소자(40)의 제2에지(40E2) 사이의 제2거리(d2)가 약 80㎛을 넘는 경우, 제1유기절연층(211)에 의해 중첩되지 않는 부분의 면적이 증가하게 되며, 이 경우 정전기(ESD)에 의해 연결라인(1100)이 손상되는 등의 문제가 야기될 수 있으며, 연결라인(1100) 및 그 주변의 품질이 저하되는 문제가 있을 수 있다.
도 8 및 도 9는, 제1유기절연층(211)의 제1 및 제2에지(211E1, 211E2), 제2유기절연층(213)의 제1 및 제2에지(213E1, 213E2), 및 집적회로소자(40)의 제1 및 제2에지(40E1, 40E2)에 대하여 설명하고 있다. 앞서 도 5a와 도 5b를 참조하여 설명한 제1유기절연층(211)의 제3에지(211E3), 제2유기절연층(213)의 제3에지(213E3), 및 집적회로소자(40)의 제3에지(40E3)들 간의 구조는 앞서 도 8을 참조하여 설명한 바와 같을 수 있다. 예컨대, 제1유기절연층(211)의 제3에지(211E3)와 집적회로소자(40)의 제3에지(40E3) 사이의 제3거리(d3, 도 5b)는 약 40㎛ 이거나 그보다 클 수 있으며, 일 실시예로 약 40㎛ 내지 약 80㎛일 수 있다. 제2유기절연층(213)은 제1유기절연층(211)의 제3에지(211E3)를 지나 집적회로소자(40)와 제3중첩영역을 형성하도록 연장될 수 있다. 제3중첩영역의 폭은 제1중첩영역(OL1) 및/또는 제2중첩영역(OL2)의 폭과 같거나 다를 수 있다. 그리고, 제2유기절연층(213)은 두께가 다른 제1부분 및 제2부분을 포함하며, 이들에 대한 설명은 도 8을 참조하여 설명한 바와 같다.
한편, 도 5a와 도 5b를 참조하여 설명한 제1유기절연층(211)의 제4에지(211E4), 제2유기절연층(213)의 제4에지(213E4), 및 집적회로소자(40)의 제4에지(40E4)들 간의 구조는 앞서 도 9을 참조하여 설명한 바와 같다. 예컨대, 제1유기절연층(211)의 제4에지(211E4)와 집적회로소자(40)의 제4에지(40E4) 사이의 제4거리(d4, 도 5b)는 약 40㎛ 이거나 그보다 클 수 있으며, 일 실시예로 약 40㎛ 내지 약 80㎛일 수 있다. 제2유기절연층(213)은 제1유기절연층(211)의 제4에지(211E4)를 지나 집적회로소자(40)와 제4중첩영역을 형성하도록 연장될 수 있다. 제4중첩영역의 폭은 제1중첩영역(OL1) 및/또는 제2중첩영역(OL2)의 폭과 같거나 다를 수 있다. 그리고, 제2유기절연층(213)은 두께가 다른 제1부분 및 제2부분을 포함하며, 이들에 대한 설명은 도 9을 참조하여 설명한 바와 같다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1: 표시 장치
40: 집적회로소자
211: 제1유기절연층
213: 제2유기절연층
211: 제1유기절연층
1100: 연결라인
1200: 패드전극

Claims (20)

  1. 복수의 부화소들이 배치된 표시영역;
    상기 표시영역 외측의 외곽영역에 배치된 복수의 패드전극들;
    상기 복수의 패드전극들에 중첩하는 개구를 포함하는 제1유기절연층; 및
    상기 복수의 패드전극들과 중첩하고, 상기 복수의 패드전극들에 전기적으로 연결된 집적회로소자;를 포함하며,
    상기 개구를 정의하는 상기 제1유기절연층의 에지 및 상기 집적회로소자의 에지 사이의 거리는 약 40㎛ 이거나 그보다 큰, 표시 장치.
  2. 제1항에 있어서,
    상기 제1유기절연층 상에 배치된 제2유기절연층을 더 포함하며,
    상기 제2유기절연층은 상기 제1유기절연층의 에지를 지나 상기 집적회로소자의 일부와 중첩하도록 연장되는, 표시 장치.
  3. 제2항에 있어서,
    상기 제2유기절연층은,
    상기 제1유기절연층과 중첩하는 제1부분; 및
    상기 제1유기절연층의 상기 에지를 지나 상기 집적회로소자의 일부와 중첩하도록 연장된 제2부분을 포함하며,
    상기 제2부분의 두께는 상기 제1부분의 두께 보다 작은, 표시 장치.
  4. 제3항에 있어서,
    상기 제2유기절연층의 상기 제1부분과 상기 제2부분의 연결부분은 단차를 포함하고, 상기 단차는 상기 제1유기절연층의 상면 상에 위치하는, 표시 장치.
  5. 제1항에 있어서,
    상기 거리는 약 40㎛ 내지 약 80㎛인, 표시 장치.
  6. 제5항에 있어서,
    상기 표시영역을 지나는 복수의 데이터라인들; 및
    상기 데이터라인들 및 상기 패드전극들을 전기적으로 연결하는 복수의 연결라인들;을 더 포함하는, 표시 장치.
  7. 제6항에 있어서,
    상기 복수의 연결라인들의 일부는,
    상기 제1유기절연층의 상기 개구와 중첩하는, 표시 장치.
  8. 제3항에 있어서,
    상기 표시영역에 배치된 복수의 터치전극들 및 터치절연층을 포함하는 터치입력층을 더 포함하며,
    상기 터치절연층은 상기 제2유기절연층과 중첩하는, 표시 장치.
  9. 제8항에 있어서,
    상기 터치절연층은,
    상기 제2유기절연층의 상기 제2부분과 중첩하는, 표시 장치.
  10. 제8항에 있어서,
    상기 터치절연층은 유기절연물 및 무기절연물 중 적어도 어느 하나를 포함하는, 표시 장치.
  11. 제1항에 있어서,
    상기 복수의 부화소들은 기판 상에 배치된 발광다이오드를 이용하여 빛을 방출하며,
    상기 제1유기절연층의 일부는 각각 상기 기판과 상기 발광다이오드 사이에 위치하는, 표시 장치.
  12. 복수의 부화소들이 배치된 표시영역;
    상기 표시영역에 배치된 복수의 신호라인들;
    상기 표시영역 외측의 외곽영역에 배치되며, 상기 복수의 신호라인들에 전기적으로 연결된 복수의 패드전극들;
    상기 복수의 패드전극들에 중첩하는 개구를 포함하는 제1유기절연층;
    상기 제1유기절연층 상의 제2유기절연층; 및
    상기 복수의 패드전극들과 중첩하고, 상기 복수의 패드전극들에 전기적으로 연결된 집적회로소자;를 포함하고,
    상기 개구를 정의하는 상기 제1유기절연층의 에지는 상기 집적회로소자의 에지와 이격된 채 상기 집적회로소자의 외측에 위치하는, 표시 장치.
  13. 제12항에 있어서,
    상기 제1유기절연층의 상기 에지 및 상기 집적회로소자의 상기 에지 사이의 거리는 약 40㎛ 내지 약 80㎛ 인, 표시 장치.
  14. 제12항에 있어서,
    상기 제2유기절연층은 상기 제1유기절연층의 상기 에지를 지나 상기 집적회로소자의 일부와 중첩하도록 연장되는, 표시 장치
  15. 제12항에 있어서,
    상기 제2유기절연층은,
    상기 제1유기절연층과 중첩하는 제1부분; 및
    상기 제1유기절연층의 에지를 지나 상기 집적회로소자의 일부와 중첩하도록 연장된 제2부분을 포함하며,
    상기 제2부분의 두께는 상기 제1부분의 두께 보다 작은, 표시 장치.
  16. 제15항에 있어서,
    상기 제2유기절연층의 상기 제1부분과 상기 제2부분의 연결부분은 단차를 포함하고,
    상기 단차는 상기 제1유기절연층의 상기 에지를 사이에 두고 상기 집적회로소자의 상기 에지의 반대편에 위치하는, 표시 장치.
  17. 제12항에 있어서,
    상기 표시영역의 데이터라인들 및 상기 외곽영역의 패드전극들을 전기적으로 연결하는 복수의 연결라인들;을 더 포함하며,
    상기 복수의 연결라인들은 상기 제1유기절연층의 아래에 배치된, 표시 장치.
  18. 제17항에 있어서,
    상기 복수의 연결라인들의 일부는,
    상기 제1유기절연층의 상기 개구와 중첩하는, 표시 장치.
  19. 제12항에 있어서,
    상기 복수의 부화소들은 기판 상에 배치된 발광다이오드를 이용하여 빛을 방출하며,
    상기 제1유기절연층의 일부 및 상기 제2유기절연층의 일부는 각각 상기 기판과 상기 발광다이오드 사이에 위치하는, 표시 장치.
  20. 제12항에 있어서,
    상기 표시영역에 배치된 복수의 터치전극들 및 터치절연층을 포함하는 터치입력층을 더 포함하며,
    상기 터치절연층은 상기 제1유기절연층 및 제2유기절연층과 중첩하는, 표시 장치.
KR1020200173682A 2020-12-11 2020-12-11 표시 장치 KR20220083938A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020200173682A KR20220083938A (ko) 2020-12-11 2020-12-11 표시 장치
US17/444,401 US11985873B2 (en) 2020-12-11 2021-08-04 Display device
CN202111496418.2A CN114628460A (zh) 2020-12-11 2021-12-09 显示装置
EP21213548.7A EP4012779B1 (en) 2020-12-11 2021-12-09 Display device
CN202123075900.7U CN217655881U (zh) 2020-12-11 2021-12-09 显示装置
US18/663,051 US20240306456A1 (en) 2020-12-11 2024-05-13 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200173682A KR20220083938A (ko) 2020-12-11 2020-12-11 표시 장치

Publications (1)

Publication Number Publication Date
KR20220083938A true KR20220083938A (ko) 2022-06-21

Family

ID=78829303

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200173682A KR20220083938A (ko) 2020-12-11 2020-12-11 표시 장치

Country Status (4)

Country Link
US (2) US11985873B2 (ko)
EP (1) EP4012779B1 (ko)
KR (1) KR20220083938A (ko)
CN (2) CN217655881U (ko)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362087B1 (en) 2000-05-05 2002-03-26 Aptos Corporation Method for fabricating a microelectronic fabrication having formed therein a redistribution structure
US6531384B1 (en) 2001-09-14 2003-03-11 Motorola, Inc. Method of forming a bond pad and structure thereof
US7741714B2 (en) 2004-11-02 2010-06-22 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad structure with stress-buffering layer capping interconnection metal layer
KR20080043068A (ko) 2006-11-13 2008-05-16 삼성전자주식회사 칩 온 필름 구조를 갖는 반도체 장치 및 그 제조방법
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
KR101742806B1 (ko) 2015-11-18 2017-06-05 (주)에프씨아이 보호 코팅막을 형성하는 반도체 제조방법 및 구조
KR102615177B1 (ko) 2016-10-06 2023-12-20 삼성디스플레이 주식회사 평판표시장치
JP6879746B2 (ja) 2017-01-13 2021-06-02 株式会社ジャパンディスプレイ 表示装置
KR102503732B1 (ko) 2017-11-30 2023-02-27 삼성디스플레이 주식회사 표시 장치
KR102633093B1 (ko) 2018-10-01 2024-02-05 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
EP4012779B1 (en) 2024-05-01
US11985873B2 (en) 2024-05-14
EP4012779A1 (en) 2022-06-15
CN217655881U (zh) 2022-10-25
US20220190092A1 (en) 2022-06-16
US20240306456A1 (en) 2024-09-12
CN114628460A (zh) 2022-06-14

Similar Documents

Publication Publication Date Title
KR20220009544A (ko) 플렉서블 디스플레이 장치
KR20220010690A (ko) 표시장치
US11690262B2 (en) Display apparatus
KR20220089795A (ko) 표시 장치
KR20230135730A (ko) 디스플레이 장치
KR20220083938A (ko) 표시 장치
KR20220117413A (ko) 표시 장치
US20240065055A1 (en) Display apparatus
US20230309351A1 (en) Display apparatus
CN220210914U (zh) 显示面板及显示装置
US20230200197A1 (en) Method of manufacturing display panel
US20240324361A1 (en) Display apparatus
US20230232653A1 (en) Display panel
US20230225161A1 (en) Display apparatus
US20240324343A1 (en) Display device
US20240049572A1 (en) Display panel and electronic device including the same
US20240099082A1 (en) Display apparatus
US20240072015A1 (en) Display panel, method of manufacturing the display panel, and electronic apparatus including the display panel
US20240122038A1 (en) Display panel and method of manufacturing the same
KR20240139123A (ko) 표시 패널
KR20220087664A (ko) 표시 패널
KR20240038213A (ko) 표시 장치
KR20240144671A (ko) 표시 장치
KR20240127530A (ko) 표시 패널, 이를 구비하는 전자기기 및 표시 패널의 제조방법
KR20230143271A (ko) 표시 패널, 표시 패널의 제조 방법 및 표시 패널을 포함하는 전자 기기

Legal Events

Date Code Title Description
A201 Request for examination