KR102503732B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102503732B1
KR102503732B1 KR1020170163539A KR20170163539A KR102503732B1 KR 102503732 B1 KR102503732 B1 KR 102503732B1 KR 1020170163539 A KR1020170163539 A KR 1020170163539A KR 20170163539 A KR20170163539 A KR 20170163539A KR 102503732 B1 KR102503732 B1 KR 102503732B1
Authority
KR
South Korea
Prior art keywords
disposed
insulating layer
output pads
layer
pads
Prior art date
Application number
KR1020170163539A
Other languages
English (en)
Other versions
KR20190064710A (ko
Inventor
심보열
김준삼
김헌태
정우현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170163539A priority Critical patent/KR102503732B1/ko
Priority to US16/204,386 priority patent/US10739892B2/en
Priority to EP18209090.2A priority patent/EP3496149B1/en
Priority to CN201811451516.2A priority patent/CN109857272B/zh
Priority to CN202410177534.5A priority patent/CN117784967A/zh
Publication of KR20190064710A publication Critical patent/KR20190064710A/ko
Priority to US16/985,587 priority patent/US11157105B2/en
Priority to US17/509,803 priority patent/US11650683B2/en
Application granted granted Critical
Publication of KR102503732B1 publication Critical patent/KR102503732B1/ko
Priority to US18/124,729 priority patent/US12019817B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치는 표시 영역과 비표시 영역을 포함하는 기판, 표시 소자층, 패드 그룹, 터치 전극층, 및 터치 절연층을 포함한다. 상기 표시 소자층은 평면상에서 상기 표시 영역 내에 배치된 표시 소자들을 포함한다. 상기 패드 그룹은 기판 상에 배치되고, 평면상에서 상기 비표시 영역 내에 배치된 출력 패드들을 포함한다. 상기 출력 패드들은 중심 출력 패드들과 제1 방향으로 상기 중심 출력 패드들의 외곽에 배치된 외곽 출력 패드들을 포함할 수 있다. 상기 터치 전극층은 상기 표시 소자층 상에 배치된다. 상기 터치 절연층은 상기 표시 소자층 상에 배치되고, 상기 터치 전극층에 접촉한다. 상기 비표시 영역과 중첩하는 상기 터치 절연층에는 음각 패턴이 제공되고, 상기 음각 패턴은 제2 방향으로 상기 외곽 출력 패드들의 일부와 비중첩할 수 있다.

Description

표시 장치{DISPLAY APPARATUS}
본 발명은 표시 장치에 관한 것으로, 플렉시블 표시 장치에 관한 것이다.
텔레비전, 휴대 전화, 태블릿 컴퓨터, 네비게이션, 게임기 등과 같은 멀티 미디어 장치에 사용되는 다양한 표시장치들이 개발되고 있다. 최근 기술 발전에 따라 플렉서블한 표시장치가 개발되고 있다.
플렉시블한 표시장치는 벤딩에 따른 스트레스를 받고, 스트레스에 의한 내부 부품이 파손되는 등의 문제가 있다. 또한, 플렉시블한 표시 장치는 제조 과정에서도 파손되기 쉽고, 특히, 구동 IC를 표시 패널에 실장하는 공정에서 표시 패널에 크랙이 발생할 수 있다.
본 발명은 터치 절연층에 음각 패턴을 형성하여 터치 절연층과 층간 절연막 사이의 들뜸 현상으로 인하여 출력 패드들과 입력 패드들이 쇼트되는 문제를 방지하기 위한 것이다.
또한, 구동 회로칩을 표시 패널에 실장할 때 외곽에 배치된 패드들의 주변에 응력이 집중되어 표시 패널에 크랙이 발생하는 문제를 방지하기 위한 것이다.
본 발명의 일 실시예에 따른 표시 장치는 기판, 신호 라인들, 표시 소자층, 패드 그룹, 중간 절연막, 터치 전극층, 터치 절연층을 포함할 수 있다.
상기 기판은 표시 영역과 상기 표시 영역의 외측에 배치된 비표시 영역을 포함한다.
상기 신호 라인들은 상기 기판 상에 배치된다.
상기 표시 소자층은 상기 신호 라인들 상에 배치되고, 평면상에서 상기 표시 영역 내에 배치된 표시 소자들을 포함한다.
상기 패드 그룹은 상기 신호 라인들에 전기적으로 연결되고, 평면상에서 상기 비표시 영역 내에 배치된 출력 패드들을 포함한다.
상기 중간 절연막은 상기 신호 라인들과 상기 표시 소자층 사이에 배치되고, 상기 출력 패드들을 노출한다.
상기 터치 전극층은 상기 표시 소자층 상에 배치된다.
상기 터치 절연층은 상기 표시 소자층 상에 배치되고, 상기 터치 전극층에 접촉하고, 평면상에서 상기 비표시 영역 내에 음각 패턴이 제공된다.
상기 출력 패드들은 중심 출력 패드들 및 제1 방향으로 상기 중심 출력 패드들의 외곽에 배치된 외곽 출력 패드들을 포함할 수 있다.
평면상에서 상기 음각 패턴은 상기 출력 패드들과 상기 중간 절연막 사이에 배치되고, 상기 제1 방향에 교차하는 제2 방향으로 상기 외곽 출력 패드들 중 적어도 일부와 비중할 수 있다.
본 발명의 다른 실시예에 따른 표시 장치는 기판, 신호 라인들, 표시 소자층, 패드 그룹, 구동 회로칩, 터치 전극층, 터치 절연층, 및 보상 패턴을 포함한다.
상기 기판은 표시 영역과 상기 표시 영역의 외측에 배치된 비표시 영역을 포함한다.
상기 신호 라인들은 상기 기판 상에 배치된다.
상기 표시 소자층은 상기 신호 라인들 상에 배치되고, 평면상에서 상기 표시 영역 내에 배치된 표시 소자들을 포함한다.
상기 패드 그룹은 상기 신호 라인들에 전기적으로 연결되고, 평면상에서 상기 비표시 영역 내에 배치된 출력 패드들을 포함한다.
상기 구동 회로칩은 상기 패드 그룹에 접촉하고 상기 신호 라인들에 신호를 제공한다.
상기 터치 전극층은 상기 표시 소자층 상에 배치된다.
상기 터치 절연층은 상기 표시 소자층 상에 배치되고, 평면상에서 상기 비표시 영역 내에 음각 패턴이 제공된다.
상기 보상 패턴은 상기 터치 절연층 상에 배치되고, 상기 음각 패턴과 중첩할 수 있다.
상기 출력 패드들은 중심 출력 패드들 및 상기 출력 패드들 각각의 단변의 연장 방향인 제1 방향으로 상기 중심 출력 패드들의 외곽에 배치된 외곽 출력 패드들을 포함할 수 있다.
평면상에서 상기 음각 패턴은 상기 출력 패드들과 상기 중간 절연막 사이에 배치될 수 있다.
평면상에서 상기 보상 패턴은 상기 제1 방향에 교차하는 제2 방향으로 상기 외곽 출력 패드들 중 적어도 일부와 중첩할 수 있다.
본 발명의 실시예에 따른 표시 장치에 의하면, 터치 절연층에 음각 패턴을 형성하여 터치 절연층과 층간 절연막 사이의 들뜸 현상으로 인하여 출력 패드들과 입력 패드들이 쇼트되는 문제를 방지한다.
본 발명의 실시예에 따른 표시 장치에 의하면, 음각 패턴을 외곽에 배치된 패드들까지 연장하지 않아, 구동 회로칩을 표시 패널에 실장할 때 외곽에 배치된 패드들의 주변에 응력이 집중되어 표시 패널에 크랙이 발생하는 문제를 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 하나의 화소의 등가 회로도이다.
도 3은 하나의 화소에 해당하는 표시 패널의 일부 단면도이다.
도 4는 도 3의 터치 센서를 도시한 평면도이다.
도 5는 도 4의 I-I`선을 따라 절단한 단면도이다.
도 6은 도 1의 AA 영역을 확대하여 도시한 표시 장치의 부분 평면도이다.
도 7은 도 6의 I-I`선을 따라 절단한 단면도이다.
도 8은 도 1의 AA 영역의 확대 평면도에서 본 발명의 일 실시예에 따른 음각 패턴의 형상을 도시한 도면이다.
도 9는 도 8의 II-II`을 따라 절단한 단면도이다.
도 10은 본 발명의 비교예에 해당하는 표시 장치의 단면도를 예시적으로 도시한 도면이다.
도 11은 비교예에 해당하는 표시 장치의 단면을 촬영한 사진이다.
도 12는 비교예에 해당하는 표시 장치가 적용된 휴대용 단말기에서 나타나는 불량을 촬영한 사진이다.
도 13은 도 1의 AA 영역의 확대 평면도에서 본 발명의 다른 실시예에 따른 음각 패턴의 형상을 도시한 도면이다.
도 14는 도 13의 II-II`를 따라 절단한 단면도이다.
도 15는 도 1의 AA 영역의 확대 평면도에서 본 발명의 다른 실시예에 따른 음각 패턴의 형상을 도시한 도면이다.
도 16은 도 1의 AA 영역의 확대 평면도에서 본 발명의 다른 실시예에 따른 음각 패턴의 형상을 도시한 도면이다.
도 17은 도 1의 AA 영역의 확대 평면도에서 본 발명의 다른 실시예에 따른 음각 패턴의 형상을 도시한 도면이다.
도 18는 도 1의 AA 영역의 확대 평면도에서 본 발명의 다른 실시예에 따른 음각 패턴의 형상을 도시한 도면이다.
도 19는 도 18의 II-II`를 따라 절단한 단면도이다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다. 본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합 된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치(DM)의 평면도이다.
도 1을 참조하면, 표시 장치(DM)는 표시 패널(DP), 구동 회로칩(IC), 및 연성인쇄회로기판(FPC)을 포함할 수 있다.
표시 패널(DP)은 발광형 표시 패널일 수 있고, 특별히 제한되지 않는다. 예컨대, 표시 패널(DP)은 유기발광 표시패널 또는 퀀텀닷 발광 표시 패널일 수 있다. 유기발광 표시 패널은 발광층이 유기발광물질을 포함한다. 퀀텀닷 발광 표시 패널은 발광층이 퀀텀닷, 및 퀀텀로드를 포함한다. 이하, 표시 패널(DP)은 유기발광 표시 패널로 설명된다.
표시 패널(DP)은 표시 영역(DA)과 표시 영역(DA)에 인접한 비표시 영역(NDA)을 포함한다. 비표시 영역(NDA)은 이미지가 표시되지 않는 영역이다. 일 예로써, 표시 영역(DA)은 사각형상일 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 에워쌀 수 있다. 다만, 이에 제한되지 않고, 표시 영역(DA)의 형상과 비표시 영역(NDA)의 형상은 변경될 수 있다.
이하의 실시예에서, 표시 패널(DP)의 단변 방향을 제1 방향(DR1)으로 정의하고, 표시 패널(DP)의 장변 방향을 제2 방향(DR2)으로 정의하고, 표시 패널(DP)의 법선 방향을 제3 방향으로 정의한다.
표시 패널(DP)은 복수의 신호 라인들과 화소(PX)를 포함할 수 있다.
신호 라인들은 주사 라인(GL), 데이터 라인(DL), 및 전원 라인(PL)을 포함 할 수 있다. 주사 라인(GL), 데이터 라인(DL), 전원 라인(PL)은 각각 복수개로 제공되나, 도 1에서는 예시적으로 하나씩 도시하였다. 주사 라인(GL), 데이터 라인(DL), 및 전원 라인(PL)은 화소(PX)에 연결된다. 도 1에서 주사 라인(GL), 데이터 라인(DL), 및 전원 라인(PL)은 구동 회로칩(IC)에 연결된 것을 예시적으로 도시하였다. 다만, 이제 제한되는 것은 아니고, 주사 라인(GL), 데이터 라인(DL), 및 전원 라인(PL) 중 일부는 연성인쇄회로기판(FPC)에 연결되어 구동 신호를 수신할 수 있다.
신호 라인들은 서로 다른 층에 배치된 제1 도전층 및 제2 도전층을 패터닝하여 형성될 수 있다. 제1 도전층 및 제2 도전층의 위치관계는 후술된다.
표시 패널(DP)은 비표시 영역(NDA)에 배치된 주사 구동회로(미도시)를 포함할 수 있다. 주사 구동회로(미도시)는 구동 회로칩(IC) 또는 연성인쇄회로기판(FPC)으로부터 구동 신호를 수신하고, 주사 라인(GL)에 주사 신호를 제공할 수 있다.
화소(PX)는 주사 라인(GL) 및 데이터 라인(DL)에 연결되어 영상을 표시할 수 있다. 화소(PX)는 레드, 그린, 및 블루 색상 중 어느 하나를 표시할 수 있다. 다만, 이에 제한되는 것은 아니고, 화소(PX)는 레드, 그린, 및 블루 이외에 다른 색상(예를 들면, 화이트 색상)을 표시할 수 있다. 도 1에서 화소(PX)는 사각 형상을 갖는 것을 예시적으로 도시하였으나, 이에 제한되는 것은 아니고, 화소(PX)의 형상은 다각형, 원형, 타원형 등 다양하게 변경될 수 있다.
구동 회로칩(IC)은 표시 패널(DP)의 비표시 영역(NDA)에 부착될 수 있다. 구동 회로칩(IC)은 표시 패널(DP)의 구동에 필요한 신호를 제공한다. 구동 회로칩(IC)은 데이터 라인(DL)에 데이터 신호를 제공하는 소스 드라이버 집적 회로일 수 있다. 다만, 이에 제한되는 것은 아니고, 주사 라인(GL)에 주사 신호를 제공하는 제공하는 주사 구동회로까지 모두 집적된 통합 드라이버 집적 회로일 수도 있고, 이때, 주사 구동회로는 표시 패널(DP)에 배치되지 않을 수 있다.
본 발명의 실시예에서, 구동 회로칩(IC)은 칩-온-패널(Chip-On-Panel, COP) 방식으로 표시 패널(DP)에 실장될 수 있다.
연성인쇄회로기판(FPC)은 표시 패널(DP)의 제2 방향(DR2) 일단에 연결될 수 있다. 연성인쇄회로기판(FPC)은 표시 패널(DP)에 배치된 신호 라인들에 직접 연결되거나, 구동 회로칩(IC)에 연결되어 외부로부터 수신한 신호를 전달할 수 있다.
도 2는 하나의 화소(PX)의 등가 회로도이다. 도 2에는 주사 라인(GL)과 어느 하나의 데이터 라인(DL), 및 전원 라인(PL)에 연결된 화소(PX)를 예시적으로 도시하였다. 화소(PX)의 구성은 이에 제한되지 않고 변형되어 실시될 수 있다.
유기발광 다이오드(OLED)는 전면 발광형 다이오드이거나, 배면 발광형 다이오드일 수 있다. 화소(PX)는 유기발광 다이오드(OLED)를 구동하기 위한 화소 구동회로로써 제1 트랜지스터(T1, 또는 스위칭 트랜지스터), 제2 트랜지스터(T2, 또는 구동 트랜지스터), 및 커패시터(Cst)를 포함한다. 제1 전원 전압(ELVDD)은 제2 트랜지스터(T2)에 제공되고, 제2 전원 전압(ELVSS)은 유기발광 다이오드(OLED)에 제공된다. 제2 전원 전압(ELVSS)은 제1 전원 전압(ELVDD) 보다 낮은 전압일 수 있다.
제1 트랜지스터(T1)는 주사 라인(GL)에 인가된 주사 신호에 응답하여 데이터 라인(DL)에 인가된 데이터 신호를 출력한다. 커패시터(Cst)는 제1 트랜지스터(T1)로부터 수신한 데이터 신호에 대응하는 전압을 충전한다.
제2 트랜지스터(T2)는 유기발광 다이오드(OLED)에 연결된다. 제2 트랜지스터(T2)는 커패시터(Cst)에 저장된 전하량에 대응하여 유기발광 다이오드(OLED)에 흐르는 구동전류를 제어한다. 유기발광 다이오드(OLED)는 제2 트랜지스터(T2)의 턴-온 구간 동안 발광한다.
도 3은 하나의 화소(PX)에 해당하는 표시 패널의 일부 단면도이다.
표시 패널(DP)은 기판(SUB), 회로 소자층(CL), 표시 소자층(DPL), 박막 봉지층(TFE), 및 터치 센서(TS)를 포함한다. 도시하지는 않았으나, 표시 패널(DP)은 터치 센서(TS) 상부에 배치된 반사방지층 및/또는 윈도우 부재를 더 포함할 수 있다.
기판(SUB)은 적어도 하나의 플라스틱 필름을 포함할 수 있다. 기판(SUB)은 플렉서블할 수 있다. 기판(SUB)은 플라스틱 기판, 유리 기판, 메탈 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다. 도 1을 참조하여 설명한 표시 영역(DA)과 비표시 영역(NDA)은 기판(SUB)에 동일하게 정의될 수 있다.
회로 소자층(CL)은 도 2를 참조하여 설명한, 신호 라인들, 주사 라인(GL), 데이터 라인(DL), 및 전원 라인(PL)을 포함할 수 있다. 또한, 회로 소자층(CL)은 제1 트랜지스터(T1), 제2 트랜지스터(T2), 및 커패시터(Cst)를 포함할 수 있다. 도 3에서 제1 트랜지스터(T1)를 예시적으로 설명한다.
회로 소자층(CL)은 배리어층(BR), 액티브층(ACT), 게이트 절연막(GI), 게이트 전극(GE), 층간 절연막(ILD), 입력 및 출력 전극들(SE, DE), 및 중간 절연막(VLD)을 포함할 수 있다.
배리어층(BR)은 기판(SUB) 상에 배치되고, 이물질이 배리어층(BR) 상부로 유입되는 것을 방지한다.
도시하지는 않았으나, 표시 패널(DP)은 배리어층(BR) 상부에 배치된 버퍼막(미도시)을 더 포함할 수 있다. 버퍼막(미도시)은 기판(SUB)과 기판(SUB) 상부에 배치된 층들과의 결합력을 향상시킨다. 배리어층(BR)과 버퍼막(미도시)은 선택적으로 배치/생략될 수 있다.
액티브층(ACT)은 배리어층(BR) 상에 배치된다. 액티브층(ACT)은 제1 트랜지스터(T1) 의 채널 영역으로 기능할 수 있다. 액티브층(ACT)은 아몰퍼스 실리콘, 폴리 실리콘, 금속 산화물 반도체에서 선택될 수 있다.
게이트 절연막(GI)은 액티브층(ACT) 상에 배치될 수 있다. 게이트 절연막(GI)은 게이트 전극(GE)을 액티브층(ACT)과 절연시킬 수 있다.
게이트 전극(GE)은 게이트 절연막(GI) 상에 배치될 수 있다. 게이트 전극(GE)은 액티브층(ACT)에 중첩하게 배치될 수 있다.
신호 라인들을 구성하는 제1 도전층(미도시)은 게이트 전극(GE)과 동일한 층상에 배치될 수 있다.
층간 절연막(ILD)은 게이트 전극(GE) 상에 배치된다. 층간 절연막(ILD)은 게이트 전극(GE)과 입력 및 출력 전극들(SE, DE)을 전기적으로 절연시킨다. 층간 절연막(ILD)은 무기물질을 포함할 수 있다. 무기물질은 실리콘 나이트라이드, 실리콘 옥시 나이트라이드 및 실리콘 옥사이드 등을 포함할 수 있다.
입력 및 출력 전극들(SE, DE)은 층간 절연막(ILD) 상에 배치된다. 입력 및 출력 전극들(SE, DE)은 각각 층간 절연막(ILD)와 게이트 절연막(GI)에 제공된 제1 및 제2 콘택홀들(CH1, CH2)을 통해 액티브층(ACT)에 전기적으로 연결될 수 있다.
신호 라인들을 구성하는 제2 도전층(미도시)은 입력 및 출력 전극들(SE, DE)과 동일한 층상에 배치될 수 있다.
본 발명의 실시예에서, 표시 패널(DP)은 게이트 전극(GE)이 액티브층(ACT) 상부에 배치된 탑-게이트 구조를 갖는 것을 예시적으로 설명하였으나, 다른 실시예에서, 표시 패널(DP)은 게이트 전극(GE)이 액티브층(ACT) 하부에 배치된 바텀-게이트 구조를 가질 수 있다.
중간 절연막(VLD)은 입력 및 출력 전극들(SE, DE) 상에 배치된다. 중간 절연막(VLD)은 평탄면을 제공할 수 있다. 중간 절연막(VLD)은 유기물질을 포함할 수 있다. 유기물질은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다.
표시 소자층(DPL)은 중간 절연막(VLD) 상에 배치된다. 표시 소자층(DPL)은 화소정의막(PDL) 및 표시 소자를 포함할 수 있다. 본 발명의 실시예에서 표시 소자는 유기발광 다이오드(OLED)일 수 있다. 유기발광 다이오드(OLED)는 제1 전극(AE), 정공 제어층(HCL), 발광층(EML), 전자 제어층(ECL), 및 제2 전극(CE)를 포함한다.
화소정의막(PDL)은 유기물질을 포함할 수 있다. 중간 절연막(VLD) 상에 제1 전극(AE)이 배치된다. 제1 전극(AE)은 중간 절연막(VLD)을 관통하는 제3 콘택홀(CH3)을 통해 출력 전극(DE)에 연결된다. 화소정의막(PDL)에는 제1 개구부(OP1)가 정의된다. 화소정의막(PDL)의 제1 개구부(OP1)는 제1 전극(AE)의 적어도 일부분을 노출시킨다.
화소(PX)는 평면 상에서 화소 영역에 배치될 수 있다. 화소 영역은 발광영역(PXA)과 발광영역(PXA)에 인접한 비발광영역(NPXA)을 포함할 수 있다. 비발광영역(NPXA)은 발광영역(PXA)을 둘러쌀 수 있다. 본 실시예에서 발광영역(PXA)은 제1 개구부(OP1)에 의해 노출된 제1 전극(AE)의 일부 영역에 대응하게 정의된다.
정공 제어층(HCL)은 발광영역(PXA)과 비발광영역(NPXA)에 공통으로 배치될 수 있다. 별도로 도시되지 않았으나, 정공 제어층(HCL)과 같은 공통층은 복수 개의 화소들(PX)에 공통으로 형성될 수 있다.
정공 제어층(HCL) 상에 발광층(EML)이 배치된다. 발광층(EML)은 개구부(OP)에 대응하는 영역에 배치될 수 있다. 즉, 발광층(EML)은 복수 개의 화소들(PX) 각각에 분리되어 형성될 수 있다. 발광층(EML)은 유기물질 및/또는 무기물질을 포함할 수 있다. 본 실시예에서 패터닝된 발광층(EML)을 예시적으로 도시하였으나, 발광층(EML)은 복수 개의 화소들(PX)에 공통적으로 배치될 수 있다. 이때, 발광층(EML)은 백색 광을 생성할 수 있다. 또한, 발광층(EML)은 다층구조를 가질 수 있다.
발광층(EML) 상에 전자 제어층(ECL)이 배치된다. 별도로 도시되지 않았으나, 전자 제어층(ECL)은 복수 개의 화소들(PX)에 공통으로 형성될 수 있다.
전자 제어층(ECL) 상에 제2 전극(CE)이 배치된다. 제2 전극(CE)은 복수 개의 화소들(PX)에 공통적으로 배치된다.
박막 봉지층(TFE)은 제2 전극(CE) 상에 배치된다. 박막 봉지층(TFE)은 복수 개의 화소들(PX)에 공통적으로 배치된다. 본 실시예에서 박막 봉지층(TFE)은 제2 전극(CE)을 직접 커버한다. 본 발명의 다른 실시예에서, 박막 봉지층(TFE)과 제2 전극(CE) 사이에는, 제2 전극(CE)을 커버하는 캡핑층이 더 배치될 수 있다. 이때 박막 봉지층(TFE)은 캡핑층을 직접 커버할 수 있다.
박막 봉지층(TFE)은 적어도 하나의 무기막(이하, 봉지 무기막)을 포함한다. 박막 봉지층(TFE)은 적어도 하나의 유기막(이하, 봉지 유기막)을 더 포함할 수 있다. 봉지 무기막은 수분/산소로부터 표시 소자층(DPL)을 보호하고, 봉지 유기막은 먼지 입자와 같은 이물질로부터 표시 소자층(DPL)을 보호한다. 봉지 무기막은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층 및 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층 등을 포함할 수 있다. 봉지 유기막은 아크릴 계열 유기층을 포함할 수 있고, 이에 제한되지 않는다.
터치 센서(TS)는 박막 봉지층(TFE) 상에 배치된다. 터치 센서(TS)는 외부입력의 좌표정보를 획득한다.
본 발명의 실시예에서, 터치 센서(TS)는 박막 봉지층(TFE) 상에 직접 배치된다. 본 명세서에서 "직접 배치된다"는 것은 별도의 접착층을 이용하여 부착하는 것을 제외하며, 연속공정에 의해 형성된 것을 의미한다.
터치 센서(TS)는 예컨대, 정전용량 방식으로 외부입력을 감지할 수 있다. 본 발명에서 터치 센서(TS)의 동작방식은 특별히 제한되지 않고, 본 발명의 일 실시예에서 터치 센서(TS)는 전자기 유도방식 또는 압력 감지방식으로 외부입력을 감지할 수도 있다.
터치 센서(TS)는 다층구조를 가질 수 있다. 터치 센서(TS)은 단층 또는 다층의 도전층을 포함할 수 있다. 터치 센서(TS)는 단층 또는 다층의 절연층을 포함할 수 있다.
도 4는 도 3의 터치 센서를 도시한 평면도이고, 도 5는 도 4의 I-I`선을 따라 절단한 단면도이다.
터치 센서(TS)는 터치 전극층(TML)과 터치 절연층(TSL)을 포함할 수 있다. 터치 절연층(TSL)은 터치 전극층(TML)에 접촉할 수 있다.
터치 전극층(TML)은 제1 터치 전극층(TML1) 및 제2 터치 전극층(TML2)을 포함할 수 있다. 터치 절연층(TSL)은 제1 터치 절연층(TSL1) 및 제2 터치 절연층(TSL2)을 포함할 수 있다.
제2 터치 전극층(TML2)은 제1 터치 전극층(TML1) 상에 배치될 수 있다.
제1 터치 전극층(TML1) 및 제2 터치 전극층(TML2) 각각은 단층구조를 갖거나, 적층된 다층구조를 가질 수 있다. 다층구조의 도전층은 투명 도전층들과 금속층들 중 적어도 2이상을 포함할 수 있다. 다층구조의 도전층은 서로 다른 금속을 포함하는 금속층들을 포함할 수 있다. 투명 도전층은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide), PEDOT, 금속 나노 와이어, 그라핀을 포함할 수 있다. 금속층은 몰리브덴, 은, 티타늄, 구리, 알루미늄, 및 이들의 합금을 포함할 수 있다. 예컨대, 제1 터치 전극층(TML1) 및 제2 터치 전극층(TML2) 각각은 티타늄/알루미늄/티타늄의 3층 구조를 가질 수 있다.
제1 터치 절연층(TSL1)은 제1 터치 전극층(TML1)과 제2 터치 전극층(TML2) 사이에 배치될 수 있다. 제2 터치 절연층(TSL2)은 표시 패널(DP)의 최상부층(박막 봉지층(TFE))과 제1 터치 전극층(TML1) 사이에 배치될 수 있다. 다만, 이에 제한되는 것은 아니고, 제2 터치 절연층(TSL2)은 선택적으로 생략될 수 있다.
제1 터치 절연층(TSL1) 및 제2 터치 절연층(TSL2)은 무기물질을 포함할 수 있다. 무기물질은 실리콘 나이트라이드, 실리콘 옥시 나이트라이드 및 실리콘 옥사이드 등을 포함할 수 있다.
터치 센서(TS)는 제2 터치 전극층(TML2) 상부에 배치된 평탄화막(PAS)을 더 포함할 수 있다. 평탄화막(PAS)은 평탄면을 제공하고, 유기물질을 포함할 수 있다.
도 4에 도시된 것과 같이, 터치 센서(TS)는 제1 터치전극들(TE1-1 내지 TE1-4), 제1 터치전극들에 연결된 제1 터치 신호라인들(SL1-1 내지 SL1-5), 제2 터치전극들(TE2-1 내지 TE2-5), 제2 터치전극들(TE2-1 내지 TE2-5)에 연결된 제2 터치 신호라인들(SL2-1 내지 SL2-4), 및 제1 터치 신호라인들(SL1-1 내지 SL1-5)과 제2 터치 신호라인들(SL2-1 내지 SL2-4)에 연결된 터치 패드들(TS-PD)를 포함할 수 있다.
제1 터치전극들(TE1-1 내지 TE1-4) 각각은 복수 개의 터치 개구부들이 정의된 메쉬 형상을 가질 수 있다. 제1 터치전극들(TE1-1 내지 TE1-4) 각각은 복수 개의 제1 터치 센서부들(SP1)과 복수 개의 제1 연결부들(CP1)를 포함한다. 제1 터치 센서부들(SP1)은 제1 방향(DR1)을 따라 나열된다. 제1 연결부들(CP1) 각각은 제1 터치 센서부들(SP1)은 중 인접하는 2개의 제1 터치 센서부들(SP1)을 연결한다. 구체적으로 도시하지 않았으나, 제1 터치 신호라인들(SL1-1 내지 SL1-5) 역시 메쉬 형상을 가질 수 있다.
제2 터치전극들(TE2-1 내지 TE2-4)은 제1 터치전극들(TE1-1 내지 TE1-4)과 절연 교차한다. 제2 터치전극들(TE2-1 내지 TE2-4) 각각은 복수 개의 터치 개구부들이 정의된 메쉬 형상을 가질 수 있다. 제2 터치전극들(TE2-1 내지 TE2-4) 각각은 복수 개의 제2 터치 센서부들(SP2)과 복수 개의 제2 연결부들(CP2)를 포함한다. 제2 터치 센서부들(SP2)은 제2 방향(DR2)을 따라 나열된다. 제2 연결부들(CP2) 각각은 제2 터치 센서부들(SP2) 중 인접하는 2개의 제2 터치 센서부들(SP2)을 연결한다. 제2 터치 신호라인들(SL2-1 내지 SL2-4) 역시 메쉬 형상을 가질 수 있다.
제1 터치전극들(TE1-1 내지 TE1-5)과 제2 터치전극들(TE2-1 내지 TE2-4)은 정전 결합된다. 제1 터치전극들(TE1-1 내지 TE1-5)에 터치 감지 신호들이 인가됨에 따라 제1 터치 센서부들(SP1)과 제2 터치 센서부들(SP2) 사이에 커패시터들이 형성된다.
본 실시예에서, 복수 개의 제1 연결부들(CP1)은 제1 터치 전극층(TML1)으로부터 형성되고, 복수 개의 제1 터치 센서부들(SP1) 및 복수 개의 제2 연결부들(CP2)은 제2 터치 전극층(TML2)으로부터 형성되는 것을 예시적으로 도시하였다.
다만, 이에 제한되는 것은 아니고, 복수 개의 제1 터치 센서부들(SP1), 복수 개의 제1 연결부들(CP1), 제1 터치 신호라인들(SL1-1 내지 SL1-5), 복수 개의 제2 터치 센서부들(SP2), 복수 개의 제2 연결부들(CP2), 및 제2 터치 신호라인들(SL2-1 내지 SL2-4) 중 일부는 도 5에 도시된 제1 터치 전극층(TML1)으로부터 형성되고, 다른 일부는 도 5에 도시된 제2 터치 전극층(TML2)으로부터 형성될 수 있다.
도 6은 도 1의 AA 영역을 확대하여 도시한 표시 장치의 부분 평면도이다.
도 1 및 도 6을 참조하면, 표시 패널(DP)은 비표시 영역(NDA)에 배치된 패드 그룹(PDG) 및 테스트 회로(TCR)를 더 포함할 수 있다.
패드 그룹(PDG)은 입력 패드들(IPD) 및 출력 패드들(OPD)을 포함할 수 있다. 출력 패드들(OPD)은 입력 패드들(IPD)에 비해 상대적으로 표시 영역(DA)에 더 인접하게 배치된다. 입력 패드들(IPD) 및 출력 패드들(OPD)을 통해 구동 회로칩(IC)은 표시 패널(DP)에 전기적으로 연결된다.
표시 패널(DP)은 출력 패드 라인들(OPL)과 입력 패드 라인들(IPL)을 더 포함할 수 있다. 출력 패드 라인들(OPL)은 출력 패드들(OPD)과 신호 라인들 중 일부(예를 들어, 데이터 라인들(DL))을 연결한다. 입력 패드 라인들(IPL)은 입력 패드들(IPD)과 연성인쇄회로기판(FPC)을 연결한다.
구동 회로칩(IC)은 입력 패드 라인들(IPL) 및 입력 패드들(IPD)을 통해 연성인쇄회로기판(FPC)으로부터 제공된 신호를 수신한다. 구동 회로칩(IC)은 출력 패드들(OPD) 및 출력 패드 라인들(OPL)을 통해 주사 라인(GL), 데이터 라인(DL), 및 전원 라인(PL) 중 적어도 일부에 신호를 제공할 수 있다.
출력 패드들(OPD)은 복수의 행으로 제공될 수 있다. 하나의 행에 배치된 출력 패드들(OPD)은 제1 방향(DR1)으로 이격되어 배치될 수 있다. 도 6에서 출력 패드들(OPD)은 3행으로 배치된 것을 예시적으로 도시하였으나, 이에 제한되는 것은 아니고, 2 행 이하로 제공되거나, 4행 이상으로 제공될 수 있다.
도 6에서 입력 패드들(IPD)은 1 행으로 제공되는 것을 예시적으로 도시하였으나, 이에 제한되는 것은 아니고, 입력 패드들(IPD)은 복수의 열로 제공될 수 있다.
입력 패드들(IPD) 및 출력 패드들(OPD) 각각은 단변과 장변을 가질 수 있다. 입력 패드들(IPD) 및 출력 패드들(OPD)의 단변은 제1 방향(DR1)으로 연장될 수 있다. 입력 패드들(IPD) 및 출력 패드들(OPD)의 장변은 제1 방향(DR1) 및 제2 방향(DR2)에 교차하는 제4 방향(DR4)으로 연장될 수 있다.
서로 다른 행에 배치된 복수의 출력 패드들(OPD) 중 서로 대응하는 열에 배치된 패드들은 제4 방향(DR4)으로 이격되어 배치될 수 있다. 예를 들어, 출력 패드들(OPD) 중 제1행 제1열에 배치된 출력 패드(OPD11)와 제2행 제1열에 배치된 출력 패드(OPD21)는 제4 방향(DR4)으로 이격될 수 있다.
테스트 회로(TCR)는 비표시 영역(NDA) 내에 구동 회로칩(IC)과 중첩하게 배치될 수 있다. 표시 패널(DP)은 테스트 회로(TCR)과 출력 패드들(OPD)을 연결하는 테스트 패드 라인들(TPL)을 더 포함할 수 있다. 테스트 패드 라인들(TPL)은 출력 패드들(OPD) 중 일부, 예를 들어, 데이터 라인에 연결된 출력 패드들(OPD)에 연결될 수 있다.
테스트 회로(TCR)는 최종 제품 출하 전 표시 패널(DP)의 동작 상태를 테스트하기 위한 신호를 테스트 패드 라인들(TPL) 및 출력 패드들(OPD)을 통해 표시 패널(DP)에 제공한다. 제품 출하 후 테스트 회로(TCR)는 비활성화될 수 있다.
본 발명의 실시예에 따르면, 테스트 회로(TCR)를 구동 회로칩(IC)과 비중첩하는 비표시 영역(NDA)의 일부 영역에 형성하지 않고, 구동 회로칩(IC)에 중첩하게 형성한다. 따라서, 비표시 영역(NDA)의 크기를 줄일 수 있고, 표시 패널(DP)의 공간 활용도를 높일 수 있다.
패드 그룹(PDG)과 구동 회로칩(IC)의 콘택을 위해 중간 절연막(VLD)은 패드 그룹(PDG)을 노출한다. 중간 절연막(VLD)은 테스트 회로(TCR)을 커버하여 테스트 회로(TCR)를 보호하는 역할을 한다.
본 발명의 실시예에서, 터치 절연층(TSL, 도 5)에는 평면상에서 패드 그룹(PDG) 주변에 음각 패턴이 제공될 수 있다. 구체적인 내용은 후술된다.
도 7은 도 6의 I-I`선을 따라 절단한 단면도이다. 도 7를 참조하여 하나의 출력 패드들 중 하나의 출력 패드의 단면 구조를 설명한다. 출력 패드들(OPD)과 입력 패드들(IPD)의 구조는 실질적으로 동일할 수 있다.
도 1, 도 6 및 도 7을 참조하면, 표시 패널(DP)은 출력 패드(OPD)와 접촉하는 데이터 패드 패턴(DPP) 및 게이트 패드 패턴(GPP)을 포함한다.
게이트 패드 패턴(GPP)은 도 3에 도시된 게이트 전극(GE)과 동일한 층 상에 배치되고, 데이터 패드 패턴(DPP)은 도 3에 도시된 입력 및 출력 전극들(SE, DE)과 동일한 층 상에 배치되고, 출력 패드(OPD)는 도 5에 도시된 제1 터치 전극층(TML1) 및 제2 터치 전극층(TML2) 중 어느 하나와 동일한 층 상에 배치된다. 구체적으로, 출력 패드(OPD)는 제2 터치 전극층(TML2)과 동일한 층 상에 배치될 수 있다. 본 발명의 다른 실시예에서, 데이터 패드 패턴(DPP)은 선택적으로 생략될 수 있다.
출력 패드 라인들(OPL) 및 테스트 패드 라인들(TPL)은 게이트 패드 패턴(GPP)과 동일한 층 상에 배치되고, 게이트 패드 패턴(GPP)과 전기적으로 연결될 수 있다.
층간 절연막(ILD)에는 게이트 패드 패턴(GPP)의 적어도 일부를 노출하는 제2 개구부(OP2)가 정의되고, 제2 개구부(OP2)를 통해 게이트 패드 패턴(GPP)과 데이터 패드 패턴(DPP)는 접촉된다.
제1 터치 절연층(TSL1) 및 제2 터치 절연층(TSL2)에는 데이터 패드 패턴(DPP)의 적어도 일부를 노출하는 제3 개구부(OP3)가 정의되고, 제3 개구부(OP3)를 통해 출력 패드(OPD)와 데이터 패드 패턴(DPP)은 접촉된다.
본 발명의 실시예에서, 제1 터치 절연층(TSL1) 및 제2 터치 절연층(TSL2)은 실질적으로 동일한 물질로 이루어지고, 제1 터치 절연층(TSL1) 및 제2 터치 절연층(TSL2)에 동일한 형상의 음각 패턴이 제공된다. 따라서, 이하의 설명에서, 제1 터치 절연층(TSL1) 및 제2 터치 절연층(TSL2)은 개별적으로 설명하지 않고, 터치 절연층(TSL)으로 설명한다. 예를 들어, 터치 절연층(TSL)에 음각 패턴이 제공되었다는 의미는 제1 터치 절연층(TSL1) 및 제2 터치 절연층(TSL2) 각각에 음각 패턴이 제공된 것을 의미한다.
도 8은 도 1의 AA 영역의 확대 평면도에서 본 발명의 일 실시예에 따른 음각 패턴의 형상을 도시한 도면이고, 도 9는 도 8의 II-II`을 따라 절단한 단면도이다.
도 8 및 도 9를 참조하면, 출력 패드들(OPD)은 중심 출력 패드들(OPDC) 및 외곽 출력 패드들(OPDP)을 포함할 수 있다. 외곽 출력 패드들(OPDP)은 제1 방향(DR1)으로 중심 출력 패드들(OPDC)의 외곽에 배치될 수 있다.
도 8에서, 외곽 출력 패드들(OPDP)은 제1 방향(DR1)으로 중심 출력 패드들(OPDC)의 일측 외곽에 배치된 것을 도시하였으나, 외곽 출력 패드들은 제1 방향(DR1)으로 중심 출력 패드들(OPDC)의 타측 외곽에도 배치될 수 있다.
평면상에서 외곽 출력 패드들(OPDP) 중 일부는 제2 방향(DR2)으로 테스트 회로(TCR)와 비중첩할 수 있다. 평면상에서 중심 출력 패드들(OPDC)은 제2 방향(DR2)으로 테스트 회로(TCR)와 중첩할 수 있다.
본 발명의 실시예에서, 출력 패드들(OPD)은 3 행으로 배열된 것을 예시적으로 도시하였고, 출력 패드들(OPD)은 테스트 회로(TCR)에 인접한 순서대로 제1 내지 제3 행의 출력 패드들(101, 102, 103)로 구분될 수 있다.
도 8에서 외곽 출력 패드들(OPDP)은 최외곽 열인 첫번째 열부터 세번째 열에 배치된 출력 패드들인 것을 예시적으로 도시하였으나, 반드시 이에 제한되는 것은 아니고, 외곽 출력 패드들(OPDP)의 개수는 다양하게 설정될 수 있다.
또한, 입력 패드들(OPD)은 중심 입력 패드들(IPDC) 및 외곽 입력 패드들(IPDP)을 포함할 수 있다. 외곽 입력 패드들(IPDP)은 제1 방향(DR1)으로 중심 입력 패드들(IPDC)의 외곽에 배치될 수 있다.
평면상에서 외곽 입력 패드들(IPDP) 중 적어도 일부는 제2 방향(DR2)으로 테스트 회로(TCR)와 비중첩할 수 있다. 평면상에서 중심 입력 패드들(IPDC)은 제2 방향(DR2)으로 테스트 회로(TCR)와 중첩할 수 있다.
도 8에서 외곽 입력 패드들(IPDP)은 최외곽 열인 첫번째 열부터 세번째 열에 배치된 입력 패드들인 것을 예시적으로 도시하였으나, 반드시 이에 제한되는 것은 아니고, 외곽 입력 패드들(IPDP)의 개수는 다양하게 설정될 수 있다.
터치 절연층(TSL)에는 음각 패턴(GR)이 제공된다. 음각 패턴(GR)은 터치 절연층(TSL)을 관통하는 홀일 수 있다. 다만, 이에 제한되는 것은 아니고, 음각 패턴(GR)은 터치 절연층(TSL)을 관통하고 층간 절연막(ILD)에 홈을 형성할 수 있다.
음각 패턴(GR)은 평면상에서 비표시 영역(NDA)과 중첩하고 패드 그룹(PDG) 주변에 제공될 수 있다. 음각 패턴(GR)은 평면상에서 구동 회로칩(IC)과 중첩하게 제공될 수 있다.
평면상에서 음각 패턴(GR)은 중심 출력 패드들(OPDC)과 중간 절연막(VLD) 사이에 배치될 수 있다. 다시 말해, 평면상에서 음각 패턴(GR)과 중심 출력 패드들(OPDC) 사이의 거리는 중심 출력 패드들(OPDC)과 중간 절연막(VLD) 사이의 거리 보다 짧을 수 있다. 음각 패턴(GR)은 제4 방향(DR4)으로 중심 출력 패드들(OPDC) 중 적어도 일부와 중첩할 수 있다. 음각 패턴(GR)은 제4 방향(DR4)으로 외곽 출력 패드들(OPDP) 중 적어도 일부와 비중첩할 수 있다.
이하, 음각 패턴(GR)의 형상에 대해 구체적으로 설명한다.
중간 절연막(VLD)은 제1 중간 절연막(VLD1) 및 제2 중간 절연막(VLD2)을 포함할 수 있다.
제1 중간 절연막(VLD1)과 제2 중간 절연막(VLD2)은 서로 이격될 수 있다. 평면상에서 제2 중간 절연막(VLD2)은 제2 방향(DR2)으로 출력 패드들(OPD)과 입력 패드들(IPD) 사이에 배치될 수 있다. 제2 중간 절연막(VLD2)은 구동 회로칩(IC)과 중첩하고, 테스트 회로(TCR)를 커버할 수 있다. 제1 중간 절연막(VLD1)은 제2 중간 절연막(VLD2)을 제외한 나머지일 수 있다.
제1 중간 절연막(VLD1)에는 제4 개구부(OP4)가 정의되고, 제4 개구부(OP4)를 통해 패드 그룹(PDG)이 노출된다. 제4 개구부(OP4)는 구동 회로칩(IC)의 평면상 형상과 유사하게 사각 형상을 가질 수 있다. 사각 형상을 갖는 제4 개구부(OP4)는 제1 내지 제4 내측면을 갖는다. 도 8에는 표시 영역(DA)에 인접하고 제1 방향(DR1)으로 연장하는 제1 내측면(IS1), 제1 내측면(IS1)과 평행한 제2 내측면(IS2), 및 제1 내측면(IS1) 및 제2 내측면(IS2)을 연결하는 제3 내측면(IS3)을 도시하였다. 제4 내측면(미도시)은 도시하지 않았으나, 제3 내측면(IS3)과 마주하고, 제1 및 제2 내측면들(IS1, IS2)을 연결할 수 있다.
본 발명의 일 실시예에서 음각 패턴(GR)은 제1 내지 제4 음각 패턴들(GR1~GR4)을 포함할 수 있다.
평면상에서, 제1 음각 패턴(GR1)은 중심 출력 패드들(OPDC)과 제2 중간 절연막(VLD2) 사이를 지나도록 배치될 수 있다. 제1 음각 패턴(GR1)은 제1 방향(DR1)으로 연장된 직선 형상을 가질 수 있다. 제1 음각 패턴(GR1)은 제2 방향(DR2)으로 외곽 출력 패드들(OPDP) 중 일부와 비중첩할 수 있다. 도 8에서, 제1 음각 패턴(GR1)은 제2 방향(DR2)으로 외곽 출력 패드들(OPDP) 중 제1 행에 배치된 출력 패드들(101) 모두와 비중첩한 것을 예시적으로 도시하였다. 제1 음각 패턴(GR1)은 제2 방향(DR2)으로 중심 출력 패드들(OPDC) 모두와 중첩할 수 있다.
평면상에서, 제2 음각 패턴(GR2)은 중심 입력 패드들(IPDC)과 제2 중간 절연막(VLD2) 사이를 지나도록 배치될 수 있다. 제2 음각 패턴(GR2)은 제1 방향(DR1)으로 연장된 직선 형상을 가질 수 있다. 제2 음각 패턴(GR2)은 제2 방향(DR2)으로 외곽 출력 패드들(IPDP) 중 일부와 비중첩할 수 있다. 도 8에서 제2 음각 패턴(GR2)은 제2 방향(DR2)으로 외곽 입력 패드들(IPDP) 모두와 비중첩한 것을 예시적으로 도시하였다. 제2 음각 패턴(GR2)은 제2 방향(DR2)으로 중심 입력 패드들(IPDC) 모두와 중첩할 수 있다.
평면상에서, 제3 음각 패턴(GR3)은 중심 출력 패드들(OPDC)과 제1 중간 절연막(VLD1)의 제1 내측면(IS1) 사이를 지나도록 배치될 수 있다. 제3 음각 패턴(GR3)은 제1 방향(DR1)으로 연장된 직선 형상을 가질 수 있다. 제3 음각 패턴(GR3)은 제2 방향(DR2)으로 외곽 출력 패드들(OPDP) 중 일부와 비중첩할 수 있다. 도 8에서 제3 음각 패턴(GR3)은 제2 방향(DR2)으로 외곽 출력 패드들(OPDP) 모두와 비중첩한 것을 예시적으로 도시하였다. 제3 음각 패턴(GR3)은 제2 방향(DR2)으로 중심 출력 패드들(OPDC) 중 적어도 일부와 중첩할 수 있다. 도 8에서 제3 음각 패턴(GR3)은 제2 방향(DR2)으로 외곽 출력 패드들(OPDP) 중 제3 행에 배치된 출력 패드들(103) 모두와 중첩한 것을 예시적으로 도시하였다.
평면상에서 제4 음각 패턴(GR4)은 중심 입력 패드들(IPDC)과 제1 중간 절연막(VLD1)의 제2 내측면(IS2) 사이를 지나도록 배치될 수 있다. 제4 음각 패턴(GR4)은 제1 방향(DR1)으로 연장된 직선 형상을 가질 수 있다. 제4 음각 패턴(GR4)은 제2 방향(DR2)으로 외곽 출력 패드들(OPDP) 중 일부와 비중첩할 수 있다. 도 8에서 제4 음각 패턴(GR4)은 제2 방향(DR2)으로 외곽 입력 패드들(IPDP) 모두와 비중첩한 것을 예시적으로 도시하였다. 제4 음각 패턴(GR4)은 제2 방향(DR2)으로 중심 입력 패드들(IPDC) 중 적어도 일부와 중첩할 수 있다.
제1 내지 제4 음각 패턴들(GR1~GR4)에 의해 층간 절연막(ILD)이 노출될 수 있다.
도 9에서 제1 내지 제4 음각 패턴들(GR1~GR4)은 터치 절연층(TSL)에 제공되는 것을 예시적으로 도시하였으나, 이에 제한되는 것은 아니고, 층간 절연막(ILD)의 일부까지 제공될 수 있다.
도 9를 참조하면, 표시 장치(DM)는 범프(BMP)를 더 포함할 수 있다. 범프(BMP)는 표시 패널(DP)과 마주하는 구동 회로칩(IC)의 일면에 부착될 수 있다. 범프(BMP)는 도전성 물질로 형성될 수 있다. 구동 회로칩(IC)은 범프(BMP)를 통해 전압 및 전류 신호를 수신할 수 있다.
구동 회로칩(IC)은 구동 회로칩(IC)과 표시 패널(DP) 사이에 이방성 도전 필름(Anisotropic Conductive Film: ACF)를 배치한 이후 고온으로 열 압착함으로써 실장될 수 있다. 이방성 도전 필름(ACF)은 복수의 도전볼(150)과 도전볼(150)을 감싸는 접착물질(151)을 포함할 수 있다. 도전볼(150)은 범프(BMP)와 입력 및 출력 패드들(IPD, OPD)을 전기적으로 접속될 수 있도록 한다.
도 9에서, 출력 패드(OPD)는 터치 절연층(TSL)에 제공된 제5 개구부(OP5)를 통해 출력 데이터 패드 패턴(DPP1)에 접촉하고, 출력 데이터 패드 패턴(DPP1)은 층간 절연막(ILD)에 제공된 제6 개구부(OP6)를 통해 출력 게이트 패드 패턴(GPP1)에 접촉한다.
입력 패드(IPD)는 터치 절연층(TSL)에 제공된 제7 개구부(OP7)를 통해 입력 데이터 패드 패턴(DPP2)에 접촉하고, 입력 데이터 패드 패턴(DPP2)은 층간 절연막(ILD)에 제공된 제8 개구부(OP8)를 통해 입력 게이트 패드 패턴(GPP2)에 접촉한다.
출력 패드(OPD) 및 입력 패드(IPD)의 구조는 도 7을 참조하여 설명하였으므로, 구체적인 설명을 생략한다.
도 9에서 테스트 회로(TCR)는 제1 테스트 패턴(TCR1) 및 제2 테스트 패턴(TCR2) 중 적어도 하나를 포함할 수 있다. 제1 테스트 패턴(TCR1)은 출력 게이트 패드 패턴(GPP1) 및 입력 게이트 패드 패턴(GPP2)과 동일한 층상에 배치될 수 있다. 제2 테스트 패턴(TCR2)은 출력 데이터 패드 패턴(DPP1) 및 입력 데이터 패드 패턴(DPP2)과 동일한 층상에 배치될 수 있다.
도 10은 본 발명의 비교예에 해당하는 표시 장치의 단면도를 예시적으로 도시한 도면이고, 도 11은 비교예에 해당하는 표시 장치의 단면을 촬영한 사진이고, 도 12는 비교예에 해당하는 표시 장치가 적용된 휴대용 단말기에서 나타나는 불량을 촬영한 사진이다.
도 10은 도 9에서 음각 패턴(GR)을 제외하고 실질적으로 도 9의 구조와 동일한 것을 가정한다. 도 10은 도 8의 III-III`선에 따른 위치에 해당하는 단면도이다. 도 10에 도시된 구성 중 도 9의 표시 장치에 대응하는 구성은 도 9의 표시 장치의 대응하는 구성의 참조부호에 "-1"를 덧붙이는 형태로 표기하였다.
층간 절연막(ILD-1)와 터치 절연층(TSL-1)은 모두 무기물을 포함하기 때문에 결합력이 상대적으로 약하다. 따라서, 터치 절연층(TSL-1)과 층간 절연막(ILD-1)은 쉽게 들뜨게 된다.
구체적으로, 터치 절연층(TSL-1)에 크랙(CRK)이 발생할 수 있다. 크랙(CRK)은 다양한 원인에 의해 발생할 수 있다. 예를 들어, 구동 회로칩(IC-1)을 압착하는 공정을 수행하는 동안 도전볼(150-1)이 터치 절연층(TSL-1)에 압력을 가하여 터치 절연층(TSL-1)에 크랙(CRK)이 발생할 수 있다. 또한, 플렉서블한 표시 패널(DP)로 인해 휘어짐에 따라 터치 절연층(TSL-1)에 크랙(CRK)이 발생할 수 있다.
높은 온도와 높은 습도를 갖는 환경에서, 유기물로 이루어진 중간 절연막(VLD-1)이 크랙(CRK)을 통해 수분을 흡수하여 열팽창 하고, 이로 인하여 터치 절연층(TSL-1)과 층간 절연막(ILD-1)이 들뜨게 된다. 도 11에서 터치 절연층(TSL-1)과 층간 절연막(ILD-1)이 들떠 제1 거리(DT)만큼 이격된 것을 확인할 수 있다.
터치 절연층(TSL-1)과 층간 절연막(ILD-1) 사이에 수분이 이동가능한 유체 패스(PTH)가 형성되고, 유체 패스(PTH)를 통해 수분이 이동하여, 인접한 패드들이 쇼트될 수 있다. 특히, 표시 패널(DP)이 고해상도를 가지면서 출력 패드들(OPD) 사이의 이격거리가 매우 좁아져 인접한 출력 패드들(OPD)이 유체 패스(PTH)를 통해 쇼트되는 문제가 발생할 수 있다. 도 10에서 인접한 2 개의 출력 패드들(OPD)이 쇼트되는 것을 예시적으로 도시하였다.
도 12의 BB 영역을 참조하면, 인접한 출력 패드들(OPD)이 쇼트되어 세로선 형태의 불량이 발생한 것을 확인할 수 있다. 비교예에 해당하는 표시 장치(DM-1)의 불량은 쇼트된 입력 및 출력 패드들(IPD, OPD)의 조합에 따라 도 12에 표시된 세로선 형태의 불량 이외에도 다양하게 나타날 수 있다.
다시 도 8 및 도 9를 참조하면, 본 발명의 일 실시예에 따른 표시 장치(DM)는 터치 절연층(TSL)에 음각 패턴(GR)을 형성함으로써, 터치 절연층(TSL)과 층간 절연막(ILD)의 들뜸 현상을 원천적으로 방지하거나, 터치 절연층(TSL)과 층간 절연막(ILD) 사이에 발생한 들뜸 현상이 입력 패드(IPD) 및 출력 패드(OPD)로 전이되는 것을 방지할 수 있다.
중간 절연막(VLD)은 기판(SUB)을 제외한 중간 절연막(VLD) 하부에 배치된 층들에 비해 상대적으로 큰 두께를 갖는다. 예시적으로, 중간 절연막(VLD)은 10000 Å 이상의 두께를 갖고, 배리어층(BR), 액티브층(ACT), 게이트 절연막(GI), 게이트 전극(GE), 층간 절연막(ILD), 및 입력 및 출력 전극들(SE, DE)은 모두 10000 Å 이하의 두께를 가질 수 있다.
중간 절연막(VLD)은 상대적으로 큰 두께를 가지므로, 중간 절연막(VLD)의 제1 내지 제4 내측면들(IS1~IS3, 제4 내측면은 미도시)에 중첩하는 터치 절연층(TSL)은 두께가 상대적으로 얇아 크랙에 취약하다. 또한, 구동 회로칩(IC)에 중첩하는 터치 절연층(TSL)은 구동 회로칩(IC)의 압착 공정 동안 도전볼(150)의 압력에 의해 크랙이 발생할 수 있다. 즉, 중간 절연막(VLD)과 중첩한 위치에서 터치 절연층(TSL)에 크랙이 발생할 가능성이 높다. 따라서, 본 발명의 실시예에서, 음각 패턴(GR)은 중간 절연막(VLD)과 중첩한 위치에서 터치 절연층(TSL)에 발생한 크랙으로 인한 터치 절연층(TSL)과 층간 절연막(ILD)의 들뜸 현상이 출력 패드들(OPD) 및 입력 패드들(IPD)로 전이되는 것을 막을 수 있는 위치에 형성된다.
본 발명의 실시예에 따른 표시 장치에 의하면, 터치 절연층에 음각 패턴을 형성하여 터치 절연층(TSL)과 층간 절연막(ILD) 사이의 들뜸 현상으로 인하여 출력 패드들(OPD)과 입력 패드들(IPD)이 쇼트되는 문제를 방지한다.
다시 도 8 및 도 9를 참조하면, 제1 방향(DR1)으로 중심 출력 패드들(OPDC) 및 중심 입력 패드들(IPDC)의 양 옆에는 패드들이 배치되므로, 구동 회로칩(IC)을 표시 패널(DP)에 실장할 때, 중심 출력 패드들(OPDC) 및 중심 입력 패드들(IPDC)에 가해지는 응력은 분산될 수 있다. 하지만, 외곽 출력 패드들(OPDP) 및 외곽 입력 패드들(IPDP)의 경우, 제1 방향(DR1)으로 어느 일측에만 패드들이 배치되므로, 중심 출력 패드들(OPDC) 및 중심 입력 패드들(IPDC)에 비해 상대적으로 응력이 집중된다.
음각 패턴은 스트레스에 취약하고, 음각 패턴에 크랙이 발생하면, 음각 패턴을 따라 표시 패널 전체에 크랙이 발생할 수 있다. 특히, 응력이 집중되는 영역인 외곽 출력 패드들(OPDP) 및 외곽 입력 패드들(IPDP)이 배치된 영역 주변에 음각 패턴이 형성된 경우, 구동 회로칩(IC)을 실장하는 공정에서 음각 패턴을 따라 크랙이 발생하여 표시 장치의 불량이 발생할 수 있다.
본 발명의 일 실시예에 따른 표시 장치에 의하면, 터치 절연층에 음각 패턴을 형성하여, 터치 절연층(TSL)과 층간 절연막(ILD) 사이의 들뜸 문제를 해결함과 동시에, 음각 패턴을 제2 방향(DR2)으로 외곽 출력 패드들(OPDP) 중 적어도 일부 및 외곽 입력 패드들(IPDP) 중 적어도 일부와 중첩하지 않게 형성하여 외곽 출력 패드들(OPDP) 및 외곽 입력 패드들(IPDP)이 배치된 영역에 응력이 집중됨에 따라 표시 패널에 크랙이 발생하는 문제를 해결할 수 있다.
도 13은 도 1의 AA 영역의 확대 평면도에서 본 발명의 다른 실시예에 따른 음각 패턴의 형상을 도시한 도면이고, 도 14는 도 13의 II-II`선을 따라 절단한 단면도이다.
도 13 및 도 14를 참조하여 설명할 본 발명의 다른 실시예에 따른 표시 장치(DM1)는 도 8 및 도 9를 참조하여 설명한 본 발명의 일 실시예에 따른 표시 장치(DM)와 비교하여 음각 패턴(GR-1)의 형상에 차이가 있고 나머지 구성은 실질적으로 동일하다. 이하, 음각 패턴(GR-1)의 형상에 대해 구체적으로 설명하고, 설명되지 않은 구성은 도 8 및 도 9의 설명에 따른다.
음각 패턴(GR-1)은 제5 음각 패턴(GR5)를 더 포함할 수 있다.
제5 음각 패턴(GR5)은 제2 방향(DR2)으로 제1 및 제2 음각 패턴들(GR1, GR2) 사이에 배치되고, 제1 및 제2 음각 패턴들(GR1, GR2)과 이격된다. 제5 음각 패턴(GR5)은 제2 중간 절연막(VLD2) 및 층간 절연막(ILD)을 노출한다. 즉, 터치 절연층(TSL)은 제2 중간 절연막(VLD2)과 중첩하지 않는다.
제5 음각 패턴(GR5)은 제2 중간 절연막(VLD2) 주변에서 크랙이 발생하는 것은 원천 차단한다.
도 15는 도 1의 AA 영역의 확대 평면도에서 본 발명의 다른 실시예에 따른 음각 패턴의 형상을 도시한 도면이다.
도 15를 참조하여 설명할 본 발명의 다른 실시예에 따른 표시 장치(DM2)는 도 8 및 도 9를 참조하여 설명한 본 발명의 일 실시예에 따른 표시 장치(DM1와 비교하여 외곽 음각 패턴(PR)에 차이가 있고 나머지 구성은 실질적으로 동일하다. 이하 외곽 음각 패턴(PR)에 대해 구체적으로 설명하고, 설명되지 않은 구성은 도 8 및 도 9의 설명에 따른다.
터치 절연층(TSL, 도 9 참조)에는 외곽 음각 패턴(PR)이 더 제공될 수 있다. 외곽 음각 패턴(PR)은 특정 방향으로 나란한 복수의 홀들로 이루어질 수 있다. 복수의 홀들은 터치 절연층(TSL)을 관통할 수 있고, 터치 절연층(TSL)을 관통하고 층간 절연막(ILD)에 홈을 형성할 수 있다. 복수의 홀들은 음각 패턴(GR)과 실질적으로 동일한 단면 형상(깊이)을 가질 수 있다.
외곽 음각 패턴(PR)은 제1 내지 제4 외곽 음각 패턴들(PR1~PR4)을 포함할 수 있다.
제1 내지 제4 외곽 음각 패턴들(PR1~PR4) 각각은 제1 방향(DR1)으로 제1 내지 제4 음각 패턴들(GR1~GR4) 각각과 인접하게 배치될 수 있다.
제1 내지 제4 외곽 음각 패턴들(PR1~PR4) 각각은 제1 방향(DR1)으로 서로 이격된 복수의 홀들로 이루어질 수 있다. 제1 내지 제4 외곽 음각 패턴들(PR1~PR4)은 제2 방향(DR2)으로 외곽 출력 패드들(OPDP) 및 외곽 입력 패드들(IPDP)와 중첩할 수 있다.
도 15를 참조하여 설명한 표시 장치에 의하면, 제2 방향(DR2)으로 외곽 출력 패드들(OPDP) 및 외곽 입력 패드들(IPDP)과 중첩하는 영역에 제1 내지 제4 외곽 음각 패턴들(PR1~PR4)을 배치함으로써, 터치 절연층(TSL)과 층간 절연막(ILD) 사이의 들뜸 문제를 해결함과 동시에 외곽 출력 패드들(OPDP) 및 외곽 입력 패드들(IPDP)이 배치된 영역에 가해지는 응력을 분산시켜 표시 패널에 크랙이 발생하는 문제를 해결할 수 있다.
도 16은 도 1의 AA 영역의 확대 평면도에서 본 발명의 다른 실시예에 따른 음각 패턴의 형상을 도시한 도면이다.
도 16을 참조하여 설명할 본 발명의 다른 실시예에 따른 표시 장치(DM3)는 도 8 및 도 9를 참조하여 설명한 본 발명의 일 실시예에 따른 표시 장치(DM)와 비교하여 외곽 음각 패턴(PR-1)에 차이가 있고 나머지 구성은 실질적으로 동일하다. 이하 외곽 음각 패턴(PR-1)에 대해 구체적으로 설명하고, 설명되지 않은 구성은 도 8 및 도 9의 설명에 따른다.
터치 절연층(TSL, 도 9 참조)에는 외곽 음각 패턴(PR-1)이 더 제공될 수 있다. 외곽 음각 패턴(PR-1)은 제1 방향(DR1)을 따라 지그재그 형태로 연장된 형상을 가질 수 있다. 외곽 음각 패턴(PR-1)은 터치 절연층(TSL)을 관통하고 층간 절연막(ILD)에 홈을 형성할 수 있다. 복수의 홀들은 음각 패턴(GR)과 실질적으로 동일한 단면 형상(깊이)을 가질 수 있다.
외곽 음각 패턴(PR-1)은 제1 내지 제4 외곽 음각 패턴들(PR11~PR14)을 포함할 수 있다.
제1 내지 제4 외곽 음각 패턴들(PR11~PR14) 각각은 제1 방향(DR1)으로 제1 내지 제4 음각 패턴들(GR1~GR4) 각각과 인접하게 배치될 수 있다. 도 16에서 제1 내지 제4 외곽 음각 패턴들(PR11~PR14) 각각은 제1 내지 제4 음각 패턴들(GR1~GR4) 각각에 연결된 것을 예시적으로 도시하였으나, 이에 제한되는 것은 아니고, 제1 내지 제4 외곽 음각 패턴들(PR11~PR14) 각각은 제1 방향(DR1)으로 제1 내지 제4 음각 패턴들(GR1~GR4) 각각과 제1 방향(DR1)으로 이격될 수 있다.
제1 내지 제4 외곽 음각 패턴들(PR11~PR14) 각각은 서로 다른 방향으로 연장된 직선 패턴들이 연결된 형상을 가질 수 있다. 다만, 이에 제한되는 것은 아니고, 제1 내지 제4 외곽 음각 패턴들(PR11~PR14) 각각은 곡선 패턴들이 연결된 형상을 가질 수 있다.
도 16을 참조하여 설명한 표시 장치(DM3)에 의하면, 제2 방향(DR2)으로 외곽 출력 패드들(OPDP) 및 외곽 입력 패드들(IPDP)과 중첩하는 영역에 제1 내지 제4 외곽 음각 패턴들(PR1~PR4)을 배치함으로써, 터치 절연층(TSL)과 층간 절연막(ILD) 사이의 들뜸 문제를 해결함과 동시에 외곽 출력 패드들(OPDP) 및 외곽 입력 패드들(IPDP)이 배치된 영역에 가해지는 응력을 분산시켜 표시 패널에 크랙이 발생하는 문제를 해결할 수 있다.
도 17은 도 1의 AA 영역의 확대 평면도에서 본 발명의 다른 실시예에 따른 음각 패턴의 형상을 도시한 도면이다.
도 17을 참조하여 설명할 본 발명의 다른 실시예에 따른 표시 장치(DM4)는 도 8 및 도 9를 참조하여 설명한 본 발명의 일 실시예에 따른 표시 장치(DM)와 비교하여 외곽 음각 패턴(PR-2)에 차이가 있고 나머지 구성은 실질적으로 동일하다. 이하 외곽 음각 패턴(PR-2)에 대해 구체적으로 설명하고, 설명되지 않은 구성은 도 8 및 도 9의 설명에 따른다.
터치 절연층(TSL, 도 9 참조)에는 외곽 음각 패턴(PR-2)이 더 제공될 수 있다.
외곽 음각 패턴(PR-2)은 제1 내지 제8 외곽 음각 패턴들(PR21~PR28)을 포함할 수 있다. 제1 내지 제8 외곽 음각 패턴들(PR21~PR28) 각각은 복수 개로 제공될 수 있다.
제1 및 제2 외곽 음각 패턴들(PR21, PR22)은 제2 중간 절연막(VLD2)과 외곽 출력 패드들(OPDP) 사이에 배치될 수 있다. 제1 및 제2 외곽 음각 패턴들(PR21, PR22)은 제2 방향(DR2)으로 외곽 출력 패드들(OPDP)과 중첩할 수 있다. 제1 외곽 음각 패턴들(PR21)은 제1 방향(DR1)으로 서로 이격될 수 있다. 제2 외곽 음각 패턴들(PR22)은 제1 방향(DR1)으로 서로 이격될 수 있다.
제1 외곽 음각 패턴들(PR21) 및 제2 외곽 음각 패턴들(PR22)은 어느 하나의 행에 배치된 출력 패드들로부터 제2 방향(DR2)으로 서로 다른 이격 거리를 가질 수 있다. 제1 행에 배치된 출력 패드들(OPD)을 기준으로, 제1 외곽 음각 패턴(PR21)은 제1 거리(TT1) 이격되고, 제2 외곽 음각 패턴(PR22)은 제1 거리(TT1)과 상이한 제2 거리(TT2) 이격될 수 있다.
제1 외곽 음각 패턴들(PR21)은 제1 방향(DR1)으로 제2 외곽 음각 패턴들(PR22) 사이에 배치될 수 있다.
제3 및 제4 외곽 음각 패턴들(PR23, PR24)은 제2 중간 절연막(VLD2)과 외곽 입력 패드들(IPDP) 사이에 배치될 수 있다. 제3 및 제4 외곽 음각 패턴들(PR23, PR24)은 제2 방향(DR2)으로 외곽 입력 패드들(IPDP)과 중첩할 수 있다. 제3 외곽 음각 패턴들(PR23)은 제1 방향(DR1)으로 서로 이격되고, 제4 외곽 음각 패턴들(PR24)은 제1 방향(DR1)으로 서로 이격될 수 있다.
제3 외곽 음각 패턴들(PR23) 및 제4 외곽 음각 패턴들(PR24)은 어느 하나의 행에 배치된 출력 패드들로부터 제2 방향(DR2)으로 서로 다른 이격 거리를 가질 수 있다.
제3 외곽 음각 패턴들(PR23)은 제1 방향(DR1)으로 제4 외곽 음각 패턴들(PR24) 사이에 배치될 수 있다.
제5 외곽 음각 패턴들(PR25) 및 제6 외곽 음각 패턴들(PR26)은 외곽 출력 패드들(OPDP)과 제1 중간 절연막(VLD1)의 제1 내측면(IS1) 사이에 배치될 수 있다. 제5 및 제6 외곽 음각 패턴들(PR25, PR26)은 제2 방향(DR2)으로 외곽 출력 패드들(OPDP)과 중첩할 수 있다. 제5 외곽 음각 패턴들(PR25)은 제1 방향(DR1)으로 서로 이격되고, 제6 외곽 음각 패턴들(PR26)은 제1 방향(DR1)으로 서로 이격될 수 있다.
제5 외곽 음각 패턴들(PR25) 및 제6 외곽 음각 패턴들(PR26)은 어느 하나의 행에 배치된 출력 패드들로부터 제2 방향(DR2)으로 서로 다른 이격 거리를 가질 수 있다.
제5 외곽 음각 패턴들(PR25)은 제1 방향(DR1)으로 제6 외곽 음각 패턴들(PR26) 사이에 배치될 수 있다.
제7 외곽 음각 패턴들(PR27) 및 제8 외곽 음각 패턴들(PR28)은 외곽 입력 패드들(IPDP)과 제1 중간 절연막(VLD1)의 제2 내측면(IS2) 사이에 배치될 수 있다. 제7 및 제8 외곽 음각 패턴들(PR27, PR28)은 제2 방향(DR2)으로 외곽 입력 패드들(IPDP)과 중첩할 수 있다. 제7 외곽 음각 패턴들(PR27)은 제1 방향(DR1)으로 서로 이격되고, 제8 외곽 음각 패턴들(PR28)은 제1 방향(DR1)으로 서로 이격될 수 있다.
제7 외곽 음각 패턴들(PR27) 및 제8 외곽 음각 패턴들(PR28)은 어느 하나의 행에 배치된 출력 패드들로부터 제2 방향(DR2)으로 서로 다른 이격거리를 가질 수 있다. 제7 외곽 음각 패턴들(PR27)은 제1 방향(DR1)으로 제8 외곽 음각 패턴들(PR28) 사이에 배치될 수 있다.
도 17을 참조하여 설명한 표시 장치(DM4)에 의하면, 제2 방향(DR2)으로 외곽 출력 패드들(OPDP) 및 외곽 입력 패드들(IPDP)과 중첩하는 영역에 제1 내지 제8 외곽 음각 패턴들(PR21~PR28)을 배치함으로써, 터치 절연층(TSL)과 층간 절연막(ILD) 사이의 들뜸 문제를 해결함과 동시에 외곽 출력 패드들(OPDP) 및 외곽 입력 패드들(IPDP)이 배치된 영역에 가해지는 응력을 분산시켜 표시 패널에 크랙이 발생하는 문제를 해결할 수 있다.
도 18은 도 1의 AA 영역의 확대 평면도에서 본 발명의 다른 실시예에 따른 음각 패턴의 형상을 도시한 도면이고, 도 19는 도 13의 II-II`선을 따라 절단한 단면도이다.
도 18 및 도 19를 참조하여 설명할 본 발명의 다른 실시예에 따른 표시 장치(DM5)는 도 8 및 도 9를 참조하여 설명한 본 발명의 일 실시예에 따른 표시 장치(DM)와 비교하여 음각 패턴(GR-2)의 형상과 보상 패턴(CP)에 차이가 있고 나머지 구성은 실질적으로 동일하다. 이하, 음각 패턴(GR-2)과 보상 패턴(CP)에 대해 구체적으로 설명하고, 설명되지 않은 구성은 도 8 및 도 9의 설명에 따른다.
음각 패턴(GR-2)은 제1 내지 제4 음각 패턴들(GR11~GR14)을 포함할 수 있다. 도 18의 제1 내지 제4 음각 패턴들(GR11~GR14)은 도 8에 도시된 음각 패턴들(GR1~GR4)이 더 연장된 형상을 가질 수 있다.
구체적으로, 제1 내지 제4 음각 패턴들(GR11~GR14)은 제1 방향(DR1)으로 외곽 출력 패드들(OPDP) 및 외곽 입력 패드들(IPDP)까지 연장되고, 제2 방향(DR2)으로 외곽 출력 패드들(OPDP) 및 외곽 입력 패드들(IPDP)과 중첩할 수 있다.
표시 패널(DP-1)은 보상 패턴(CP)을 더 포함할 수 있다. 보상 패턴(CP)은 터치 절연층(TSL) 상에 배치될 수 있다.
보상 패턴(CP)은 제1 내지 제4 보상 패턴들(CP1~CP4)을 포함할 수 있다.
제1 내지 제4 보상 패턴들(CP1~CP4) 각각은 제1 내지 제4 음각 패턴들(GR11~GR14) 각각과 중첩할 수 있다. 제1 내지 제4 보상 패턴들(CP1~CP4) 각각은 제1 내지 제4 음각 패턴들(GR11~GR14)에 의해 층간 절연막(ILD)이 노출되는 것을 방지할 수 있다.
제1 내지 제4 보상 패턴들(CP1~CP4)은 제2 방향(DR2)으로 외곽 출력 패턴들(OPDP) 및 외곽 입력 패드들(IPDP)과 중첩할 수 있다.
제1 내지 제4 보상 패턴들(CP1~CP4)은 터치 절연층(TSL)과 동일한 물질로 이루어질 수 있다.
외곽 출력 패턴들(OPDP) 및 외곽 입력 패드들(IPDP)과 제2 방향(DR2)으로 중첩하는 제1 내지 제4 음각 패턴들(GR11~GR14)의 일부 영역은 제1 내지 제4 보상 패턴들(CP1~CP4)에 의해 커버된다. 따라서, 본 발명의 실시예에 따른 표시 장치에 의하면, 외곽 출력 패턴들(OPDP) 및 외곽 입력 패드들(IPDP)과 제2 방향(DR2)으로 중첩하는 영역에서 음각 패턴들과 중첩하는 보상 패턴을 형성함으로써, 외곽 출력 패드들(OPDP) 및 외곽 입력 패드들(IPDP)이 배치된 영역에 응력이 집중됨에 따라 표시 패널에 크랙이 발생하는 문제를 해결할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
PDG: 패드 그룹 OPD: 출력 패드들
IPD: 입력 패드들 TCR: 테스트 회로
VLD: 중간 절연막 VLD1: 제1 중간 절연막
VLD2: 제2 중간 절연막 TSL: 터치 절연층
GR: 음각 패턴

Claims (20)

  1. 표시 영역과 상기 표시 영역의 외측에 배치된 비표시 영역을 포함하는 기판;
    상기 기판 상에 배치된 신호 라인들;
    상기 신호 라인들 상에 배치되고, 평면상에서 상기 표시 영역 내에 배치된 표시 소자들을 포함하는 표시 소자층;
    상기 신호 라인들에 전기적으로 연결되고, 평면상에서 상기 비표시 영역 내에 배치된 출력 패드들을 포함하는 패드 그룹;
    상기 신호 라인들과 상기 표시 소자층 사이에 배치되고, 상기 출력 패드들을 노출하는 중간 절연막;
    상기 표시 소자층 상에 배치된 터치 전극층; 및
    상기 표시 소자층 상에 배치되고, 상기 터치 전극층에 접촉하고, 평면상에서 상기 비표시 영역 내에 음각 패턴이 제공된 터치 절연층을 포함하고,
    상기 출력 패드들은 중심 출력 패드들 및 제1 방향으로 상기 중심 출력 패드들의 외곽에 배치된 외곽 출력 패드들을 포함하고,
    평면상에서 상기 음각 패턴은 상기 출력 패드들과 상기 중간 절연막 사이에 배치되고, 상기 제1 방향에 교차하는 제2 방향으로 상기 외곽 출력 패드들 중 적어도 일부와 비중첩하는 표시 장치.
  2. 제1 항에 있어서,
    상기 신호 라인들은 제1 도전층과 상기 제1 도전층 상에 배치된 제2 도전층을 포함하고,
    상기 표시 장치는 상기 제1 도전층과 상기 제2 도전층 사이에 배치된 층간 절연막을 더 포함하고,
    상기 층간 절연막과 상기 터치 절연층은 무기물질을 포함하는 표시 장치.
  3. 제2 항에 있어서,
    상기 터치 절연층과 상기 층간 절연막은 적어도 일부 영역에서 서로 접촉하고, 상기 음각 패턴은 상기 층간 절연막을 노출하는 표시 장치.
  4. 제1 항에 있어서,
    상기 패드 그룹은, 평면상에서 상기 비표시 영역 내에 배치되고 상기 출력 패드들과 상기 제2 방향으로 이격된 입력 패드들을 더 포함하고,
    상기 입력 패드들은 중심 입력 패드들 및 상기 제1 방향으로 상기 중심 입력 패드들의 외곽에 배치된 외곽 입력 패드들을 포함하고,
    평면상에서 상기 음각 패턴은 상기 입력 패드들과 상기 중간 절연막 사이에 배치되고, 상기 제2 방향으로 상기 외곽 입력 패드들 중 적어도 일부와 비중첩하는 표시 장치.
  5. 제4 항에 있어서,
    상기 출력 패드들 및 상기 입력 패드들에 전기적으로 연결되고 상기 신호 라인들에 신호를 제공하는 구동 회로칩; 및
    상기 구동 회로칩에 중첩하고 상기 출력 패드들 중 적어도 일부에 전기적으로 연결된 회로를 더 포함하는 표시 장치.
  6. 제5 항에 있어서,
    평면상에서 상기 중심 출력 패드들 및 상기 중심 입력 패드들은 상기 제2 방향으로 상기 회로와 중첩하고,
    평면상에서 상기 외곽 출력 패드들의 적어도 일부 및 상기 외곽 입력 패드들의 적어도 일부는 상기 제2 방향으로 상기 회로와 중첩하는 표시 장치.
  7. 제5 항에 있어서,
    상기 중간 절연막은, 상기 패드 그룹을 노출하는 개구부가 제공된 제1 중간 절연막 및 상기 제1 중간 절연막과 이격되고 평면상에서 상기 회로를 커버하는 제2 중간 절연막을 포함하는 표시 장치.
  8. 제7 항에 있어서,
    상기 음각 패턴은, 상기 중심 출력 패드들 및 상기 제2 중간 절연막 사이를 지나도록 배치되고 상기 제2 방향으로 상기 외곽 출력 패드들 중 일부와 비중첩하는 제1 음각 패턴을 포함하는 표시 장치.
  9. 제8 항에 있어서,
    상기 음각 패턴은, 상기 중심 출력 패드들 및 상기 표시 영역에 인접한 상기 제1 중간 절연막의 개구부의 일측면 사이에 배치되고 상기 제2 방향으로 상기 외곽 출력 패드들 중 일부와 비중첩하는 제2 음각 패턴을 더 포함하는 표시 장치.
  10. 제8 항에 있어서,
    상기 음각 패턴은, 상기 제2 중간 절연막을 노출하고 상기 제2 방향으로 상기 제1 음각 패턴과 이격된 제3 음각 패턴을 더 포함하는 표시 장치.
  11. 제1 항에 있어서,
    상기 터치 절연층에는 상기 제1 방향으로 상기 음각 패턴에 인접하게 배치되고 상기 제1 방향으로 나란한 복수의 홀들로 이루어진 외곽 음각 패턴이 더 제공되고,
    상기 제2 방향으로 상기 외곽 음각 패턴은 상기 외곽 출력 패드들과 중첩하는 표시 장치.
  12. 제1 항에 있어서,
    상기 터치 절연층에는 상기 제1 방향으로 상기 음각 패턴에 인접하게 배치되고, 상기 제1 방향을 따라 지그재그 형태로 연장된 형상을 갖는 외곽 음각 패턴이 더 제공되고,
    상기 제2 방향으로 상기 외곽 음각 패턴은 상기 외곽 출력 패드들과 중첩하는 표시 장치.
  13. 제1 항에 있어서,
    상기 터치 절연층에는 상기 제1 방향으로 상기 음각 패턴에 인접하게 배치된 외곽 음각 패턴이 더 제공되고,
    상기 외곽 음각 패턴은,
    상기 제1 방향으로 서로 이격된 제1 외곽 음각 패턴들; 및
    상기 제1 방향으로 서로 이격되된 제2 외곽 음각 패턴들을 포함하고,
    상기 제1 외곽 음각 패턴들은 상기 제1 방향으로 상기 제2 외곽 음각 패턴들 사이에 배치되고,
    상기 제2 방향으로 상기 제1 외곽 음각 패턴들 및 상기 제2 외곽 음각 패턴들은 상기 외곽 출력 패드들과 중첩하는 표시 장치.
  14. 표시 영역과 상기 표시 영역의 외측에 배치된 비표시 영역을 포함하는 기판;
    상기 기판 상에 배치된 신호 라인들;상기 신호 라인들 상에 배치되고, 평면상에서 상기 표시 영역 내에 배치된 표시 소자들을 포함하는 표시 소자층;
    상기 신호 라인들에 전기적으로 연결되고, 평면상에서 상기 비표시 영역 내에 배치된 출력 패드들을 포함하는 패드 그룹;
    상기 신호 라인들과 상기 표시 소자층 사이에 배치되고, 상기 출력 패드들을 노출하는 중간 절연막;
    상기 표시 소자층 상에 배치된 터치 전극층;
    상기 표시 소자층 상에 배치되고, 상기 터치 전극층에 접촉하고, 평면상에서 상기 비표시 영역 내에 음각 패턴이 제공된 터치 절연층; 및
    상기 터치 절연층 상에 배치되고, 상기 음각 패턴과 중첩하는 보상 패턴을 포함하고,
    상기 출력 패드들은 중심 출력 패드들 및 상기 출력 패드들 각각의 단변의 연장 방향인 제1 방향으로 상기 중심 출력 패드들의 외곽에 배치된 외곽 출력 패드들을 포함하고,
    평면상에서 상기 음각 패턴은 상기 출력 패드들과 상기 중간 절연막 사이에 배치되고,
    평면상에서 상기 보상 패턴은 상기 제1 방향에 교차하는 제2 방향으로 상기 외곽 출력 패드들 중 적어도 일부와 중첩하는 표시 장치.
  15. 제14 항에 있어서,
    상기 보상 패턴은 상기 터치 절연층과 동일한 물질로 이루어진 표시 장치.
  16. 제14 항에 있어서,
    평면상에서 상기 음각 패턴은 상기 제2 방향으로 상기 중심 출력 패드들 및 상기 외곽 출력 패드들과 중첩하는 표시 장치.
  17. 제1 항에 있어서,
    상기 제1 방향은 상기 출력 패드들 각각의 단변의 연장 방향인 표시 장치.
  18. 삭제
  19. 삭제
  20. 제17 항에 있어서,
    상기 신호 라인들은 제1 도전층과 상기 제1 도전층 상에 배치된 제2 도전층을 포함하고,
    상기 표시 장치는 상기 제1 도전층과 상기 제2 도전층 사이에 배치된 층간 절연막을 더 포함하고,
    상기 층간 절연막과 상기 터치 절연층은 무기물질을 포함하는 표시 장치.
KR1020170163539A 2017-11-30 2017-11-30 표시 장치 KR102503732B1 (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1020170163539A KR102503732B1 (ko) 2017-11-30 2017-11-30 표시 장치
US16/204,386 US10739892B2 (en) 2017-11-30 2018-11-29 Display apparatus
EP18209090.2A EP3496149B1 (en) 2017-11-30 2018-11-29 Display apparatus
CN201811451516.2A CN109857272B (zh) 2017-11-30 2018-11-30 显示装置
CN202410177534.5A CN117784967A (zh) 2017-11-30 2018-11-30 显示装置
US16/985,587 US11157105B2 (en) 2017-11-30 2020-08-05 Display apparatus
US17/509,803 US11650683B2 (en) 2017-11-30 2021-10-25 Display apparatus
US18/124,729 US12019817B2 (en) 2017-11-30 2023-03-22 Display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170163539A KR102503732B1 (ko) 2017-11-30 2017-11-30 표시 장치

Publications (2)

Publication Number Publication Date
KR20190064710A KR20190064710A (ko) 2019-06-11
KR102503732B1 true KR102503732B1 (ko) 2023-02-27

Family

ID=64572098

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170163539A KR102503732B1 (ko) 2017-11-30 2017-11-30 표시 장치

Country Status (4)

Country Link
US (4) US10739892B2 (ko)
EP (1) EP3496149B1 (ko)
KR (1) KR102503732B1 (ko)
CN (2) CN109857272B (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11189605B2 (en) * 2018-02-28 2021-11-30 X Display Company Technology Limited Displays with transparent bezels
US10690920B2 (en) 2018-02-28 2020-06-23 X Display Company Technology Limited Displays with transparent bezels
KR102569929B1 (ko) * 2018-07-02 2023-08-24 삼성디스플레이 주식회사 디스플레이 장치
KR102573704B1 (ko) 2018-09-06 2023-09-04 삼성디스플레이 주식회사 만입된 형상의 표시부를 포함하는 표시 장치
CN109168250B (zh) * 2018-10-24 2020-04-17 合肥鑫晟光电科技有限公司 一种电路板及其制作方法、使用方法、显示装置
CN109407434B (zh) * 2018-11-22 2020-11-24 武汉华星光电技术有限公司 液晶显示装置
KR102626707B1 (ko) * 2018-12-27 2024-01-17 엘지디스플레이 주식회사 표시장치
KR102628847B1 (ko) * 2019-06-12 2024-01-25 삼성디스플레이 주식회사 디스플레이 장치
US20220320457A1 (en) * 2019-07-12 2022-10-06 Sharp Kabushiki Kaisha Display device
KR20210011529A (ko) 2019-07-22 2021-02-02 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
CN110416266B (zh) * 2019-07-29 2022-07-22 京东方科技集团股份有限公司 显示基板及包含其的显示面板
KR20210036444A (ko) 2019-09-25 2021-04-05 삼성디스플레이 주식회사 표시 장치
KR20210044342A (ko) * 2019-10-14 2021-04-23 삼성디스플레이 주식회사 회로기판의 제조 방법 및 이를 포함한 표시장치
EP4050658B1 (en) * 2019-10-23 2024-02-14 BOE Technology Group Co., Ltd. Display substrate, preparation method therefor, and display device
US11232755B2 (en) * 2019-10-23 2022-01-25 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and manufacturing method therefor, and display device
CN111383554B (zh) * 2019-11-06 2021-12-17 上海中航光电子有限公司 显示面板及显示装置
CN110689847B (zh) * 2019-11-12 2021-03-05 京东方科技集团股份有限公司 显示面板、显示装置
KR20210065580A (ko) * 2019-11-27 2021-06-04 엘지디스플레이 주식회사 플렉서블 표시장치
KR20210070457A (ko) * 2019-12-04 2021-06-15 삼성디스플레이 주식회사 입력 감지 유닛 및 이를 포함한 표시장치
KR20210085033A (ko) 2019-12-30 2021-07-08 엘지디스플레이 주식회사 폴더블 표시 장치
CN111142712B (zh) * 2019-12-31 2023-07-18 信利（惠州）智能显示有限公司 柔性线路板、显示模组及显示屏
US20210328107A1 (en) * 2020-04-21 2021-10-21 Samsung Display Co., Ltd. Light emitting display device and manufacturing method thereof
KR20210150649A (ko) * 2020-06-03 2021-12-13 삼성디스플레이 주식회사 표시장치
CN111650793B (zh) * 2020-06-28 2023-08-01 上海中航光电子有限公司 显示面板及其阵列基板
KR20220006670A (ko) * 2020-07-08 2022-01-18 삼성디스플레이 주식회사 표시 장치
KR20220016407A (ko) 2020-07-31 2022-02-09 삼성디스플레이 주식회사 디스플레이 장치
KR20220049683A (ko) * 2020-10-14 2022-04-22 삼성디스플레이 주식회사 디스플레이 장치
CN112259582B (zh) * 2020-10-15 2023-01-24 武汉华星光电半导体显示技术有限公司 柔性显示面板及电子设备
US11978743B2 (en) * 2020-12-01 2024-05-07 Everdisplay Optronics (Shanghai) Co., Ltd TFT array substrate and display panel including the same
KR20220083938A (ko) * 2020-12-11 2022-06-21 삼성디스플레이 주식회사 표시 장치
KR20220138514A (ko) * 2021-04-05 2022-10-13 삼성디스플레이 주식회사 표시 장치
KR20220140075A (ko) * 2021-04-08 2022-10-18 삼성디스플레이 주식회사 입력 감지 장치 및 이를 포함하는 표시 장치

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100895311B1 (ko) 2002-11-19 2009-05-07 삼성전자주식회사 액정 표시 장치 및 그 검사 방법
KR100943730B1 (ko) 2003-06-27 2010-02-23 엘지디스플레이 주식회사 씨오지 방식 디스플레이 장치
JP5032187B2 (ja) * 2007-04-17 2012-09-26 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
KR101427135B1 (ko) 2008-10-14 2014-08-07 엘지디스플레이 주식회사 씨오지 타입 액정표시장치용 어레이 기판
KR20130013515A (ko) 2011-07-28 2013-02-06 삼성디스플레이 주식회사 유기 발광 표시 장치
JP5812895B2 (ja) * 2012-02-28 2015-11-17 株式会社ジャパンディスプレイ 近接検出装置、近接検出方法、電子機器
CN103576998B (zh) * 2012-07-20 2017-07-28 上海思立微电子科技有限公司 电容式触摸屏及单层布线电极阵列
KR101341030B1 (ko) 2012-08-29 2013-12-13 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102010492B1 (ko) 2013-01-31 2019-08-13 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법
KR102257119B1 (ko) * 2013-06-17 2021-05-31 삼성디스플레이 주식회사 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
US9472507B2 (en) * 2013-06-17 2016-10-18 Samsung Display Co., Ltd. Array substrate and organic light-emitting display including the same
KR20150080825A (ko) * 2014-01-02 2015-07-10 삼성디스플레이 주식회사 표시 패널, 이를 포함하는 표시 장치 및 이의 제조 방법
US9666814B2 (en) * 2014-03-07 2017-05-30 Samsung Display Co., Ltd. Display device and method of manufacturing the same
KR102334547B1 (ko) 2014-06-17 2021-12-03 삼성디스플레이 주식회사 어레이 기판 및 이를 이용한 집적 회로 실장 방법
KR102348725B1 (ko) * 2015-04-30 2022-01-07 엘지디스플레이 주식회사 플렉서블 디스플레이 장치 및 이의 제조 방법
US10168844B2 (en) * 2015-06-26 2019-01-01 Samsung Display Co., Ltd. Flexible display device
KR102379352B1 (ko) 2017-03-14 2022-03-30 삼성디스플레이 주식회사 표시 장치
CN108573997B (zh) 2017-03-14 2023-12-01 三星显示有限公司 显示装置

Also Published As

Publication number Publication date
US12019817B2 (en) 2024-06-25
EP3496149B1 (en) 2024-05-08
US20190163304A1 (en) 2019-05-30
CN117784967A (zh) 2024-03-29
US11157105B2 (en) 2021-10-26
US20220043527A1 (en) 2022-02-10
US10739892B2 (en) 2020-08-11
US20200363895A1 (en) 2020-11-19
CN109857272A (zh) 2019-06-07
US20230229250A1 (en) 2023-07-20
KR20190064710A (ko) 2019-06-11
CN109857272B (zh) 2024-03-05
EP3496149A1 (en) 2019-06-12
US11650683B2 (en) 2023-05-16

Similar Documents

Publication Publication Date Title
KR102503732B1 (ko) 표시 장치
JP7146421B2 (ja) 表示装置
CN108010938B (zh) 触摸有机发光显示装置
KR102688970B1 (ko) 표시 장치
US11088349B2 (en) Display module
KR102379352B1 (ko) 표시 장치
JP7326470B2 (ja) 表示装置
CN109920824B (zh) 显示装置
KR20220091134A (ko) 표시 패널
US11861125B2 (en) Transparent touch display device
US20230118885A1 (en) Touch Display Device
KR20240100637A (ko) 발광 표시장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant