CN108573997B - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN108573997B
CN108573997B CN201810205190.9A CN201810205190A CN108573997B CN 108573997 B CN108573997 B CN 108573997B CN 201810205190 A CN201810205190 A CN 201810205190A CN 108573997 B CN108573997 B CN 108573997B
Authority
CN
China
Prior art keywords
insulating layer
layer
disposed
intaglio
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810205190.9A
Other languages
English (en)
Other versions
CN108573997A (zh
Inventor
金起旭
朴庆泰
权慧松
李大远
郑东勋
郭源奎
金光民
文重守
陈昌奎
曹圭湜
曹成豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020170094876A external-priority patent/KR102379352B1/ko
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Priority to CN202311480992.8A priority Critical patent/CN117355180A/zh
Publication of CN108573997A publication Critical patent/CN108573997A/zh
Application granted granted Critical
Publication of CN108573997B publication Critical patent/CN108573997B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04102—Flexible digitiser, i.e. constructional details for allowing the whole digitising part of a device to be flexed or rolled like a sheet of paper
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02145—Shape of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022—Protective coating, i.e. protective bond-through coating
    • H01L2224/0221—Shape of the protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/32148—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the layer connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Abstract

提供了一种显示装置。所述显示装置包括：基底，包括显示区域和非显示区域；信号线；显示元件层；垫组；中间绝缘层；触摸电极层；以及触摸绝缘层。信号线设置在基底上。显示元件层设置在信号线上并且包括在平面图中设置在显示区域中的显示元件。垫组可以包括输出垫，所述输出垫设置在基底上并且在平面图中设置在非显示区域中。中间绝缘层设置在信号线与显示元件层之间并且暴露输出垫。触摸电极层设置在显示元件层上。触摸绝缘层设置在显示元件层上并接触触摸电极层，并且在平面图中限定位于非显示区域中的凹版图案。凹版图案在平面图中位于输出垫和中间绝缘层之间。

Description

显示装置
本申请分别要求于2017年3月14日提交的第10-2017-0032016号韩国专利申请和于2017年7月26日提交的第10-2017-0094876号韩国专利申请的优先权和由此获得的所有权益，这两件韩国专利申请的所有内容通过引用包含于此。
技术领域
本发明的示例性实施例涉及一种显示装置，具体地，涉及一种柔性显示装置。
背景技术
正在开发各种显示装置用于诸如电视机、移动电话、平板电脑、导航系统、游戏机等的多媒体设备。根据最近的技术进步，例如已经开发了柔性显示装置。
发明内容
当柔性显示装置弯曲时，应力施加在柔性显示装置上，从而造成对内部部件的损坏。
根据本发明的一些示例性实施例，触摸绝缘层可以具有凹版图案，所述凹版图案能够防止会发生在触摸绝缘层与层间绝缘层之间并且造成输出垫与输入垫之间的短路的剥落问题。
根据本发明的一些示例性实施例，显示装置可以包括基底、信号线、显示元件层、垫组、中间绝缘层、触摸电极层和触摸绝缘层。
在示例性实施例中，基底可以包括显示区域和位于显示区域外部的非显示区域。
在示例性实施例中，信号线可以设置在基底上。
在示例性实施例中，显示元件层可以设置在信号线上，并可以包括在平面图中设置在显示区域中的显示元件。
在示例性实施例中，垫组可以包括输出垫，所述输出垫电连接到信号线并在平面图中设置在非显示区域中。
在示例性实施例中，中间绝缘层可以设置在信号线与显示元件层之间以暴露输出垫。
在示例性实施例中，触摸电极层可以设置在显示元件层上。
在示例性实施例中，触摸绝缘层可以设置在显示元件层上。触摸绝缘层可以接触触摸电极层，并可以在平面图中限定位于非显示区域中的凹版图案。
在示例性实施例中，凹版图案可以在平面图中位于输出垫与中间绝缘层之间。
根据本发明的其它示例性实施例，显示装置可以包括基底、信号线、显示元件层、垫组、驱动电路芯片、触摸电极层和触摸绝缘层。
在示例性实施例中，基底可以包括显示区域和位于显示区域外部的非显示区域。
在示例性实施例中，信号线可以设置在基底上。
在示例性实施例中，显示元件层可以设置在信号线上，并可以包括在平面图中设置在显示区域中的显示元件。
在示例性实施例中，垫组可以包括输出垫，所述输出垫电连接到信号线并在平面图中设置在非显示区域中。
在示例性实施例中，驱动电路芯片可以接触垫组，并可以向信号线提供信号。
在示例性实施例中，触摸电极层可以设置在显示元件层上。
在示例性实施例中，触摸绝缘层可以设置在显示元件层上，以在平面图中限定位于非显示区域中的凹版图案。
在示例性实施例中，凹版图案可以不与垫组叠置，并且可以与驱动电路芯片叠置。
根据本发明的又一其它示例性实施例，显示装置可以包括基底、显示元件层、垫组、触摸电极层和触摸绝缘层。
在示例性实施例中，基底可以包括显示区域和位于显示区域外部的非显示区域。
在示例性实施例中，显示元件层可以设置在基底上，并可以包括在平面图中设置在显示区域中的显示元件。
在示例性实施例中，垫组可以设置在基底上，并可以包括在平面图中设置在非显示区域中的输出垫。
在示例性实施例中，触摸电极层可以设置在显示元件层上。
在示例性实施例中，触摸绝缘层可以设置在显示元件层上并接触触摸电极层。
在示例性实施例中，凹版图案可以设置在与非显示区域叠置的触摸绝缘层中，凹版图案可不与垫组叠置。
附图说明
将通过结合附图的以下简要的描述来更加清楚地理解示例性实施例。附图代表如这里描述的非限制性示例性实施例。
图1是根据本发明的显示装置的示例性实施例的平面图。
图2是单个像素的等效电路图。
图3是示出显示面板的与单个像素对应的一部分的剖视图。
图4是示出图3的触摸传感器的平面图。
图5是沿图4的线I-I'截取的剖视图。
图6是示出图1中示出的显示装置的区域‘AA’的放大平面图。
图7是沿图6的线I-I'截取的剖视图。
图8是示出根据本发明的设置在图1的区域‘AA’中的凹版图案的形状的示例性实施例的放大平面图。
图9是沿图8的线II-II'截取的剖视图。
图10是示例性地示出根据本发明的对比示例的显示装置的剖视图。
图11是示出根据对比示例的显示装置的竖直剖面的图像。
图12是示出根据对比示例的发生在包括显示装置的便携式终端中的故障的图像。
图13是示出根据本发明的设置在图1的区域‘AA’中的凹版图案的形状的另一示例性实施例的放大平面图。
图14是沿图13的线II-II'截取的剖视图。
图15是示出根据本发明的设置在图1的区域‘AA’中的凹版图案的形状的另一示例性实施例的放大平面图。
图16是示出根据本发明的设置在图1的区域‘AA’中的凹版图案的形状的另一示例性实施例的放大平面图。
图17是示出根据本发明的设置在图1的区域‘AA’中的凹版图案的形状的另一示例性实施例的放大平面图。
图18是沿图17的线II-II'截取的剖视图。
图19是示出根据本发明的设置在图1的区域‘AA’中的凹版图案的形状的另一示例性实施例的放大平面图。
图20是示出根据本发明的设置在图1的区域‘AA’中的凹版图案的形状的另一示例性实施例的放大平面图。
图21是示出根据本发明的设置在图1的区域‘AA’中的凹版图案的形状的另一示例性实施例的放大平面图。
图22是沿图21的线II-II'截取的剖视图。
图23是示出根据本发明的设置在图1的区域‘AA’中的凹版图案的形状的另一示例性实施例的放大平面图。
图24是沿图23的线II-II'截取的剖视图。
图25是示出根据本发明的设置在图1的区域‘AA’中的凹版图案的形状的另一示例性实施例的放大平面图。
图26是沿图25的线II-II'截取的剖视图。
图27是示出根据本发明的设置在图1的区域‘AA’中的凹版图案的形状的另一示例性实施例的放大平面图。
图28是沿图27的线II-II'截取的剖视图。
图29是示出根据本发明的设置在图1的区域‘AA’中的凹版图案的形状的另一示例性实施例的放大平面图。
图30是沿图29的线II-II'截取的剖视图。
图31是示出根据本发明的设置在图1的区域‘AA’中的凹版图案的形状的另一示例性实施例的放大平面图。
图32和图33是沿图31的线II-II'截取的剖视图。
具体实施方式
现在将参照示出了示例性实施例的附图来更加充分地描述本发明的示例性实施例。然而，本发明的示例性实施例可以以许多不同的形式来实施，并且不应被解释为局限于在此阐述的示例性实施例，相反，提供这些实施例使得本发明将是彻底的和完整的，并且这些实施例将把示例性实施例的构思充分传达给本领域普通技术人员。在图中，为了清楚，夸大了层和区域的厚度。图中的同样的附图标记表示同样的元件，因此将省略它们的描述。
应注意的是，这些附图意图示出特定示例性实施例中使用的方法、结构和/或材料的一般特性，并意图补充以下提供的书面描述。然而，这些图不是按比例绘制的，并且可以不精确地反映任何给出的实施例的精确结构或性能特性，而不应被解释为限定或限制由示例性实施例所包含的值或性质的范围。例如，为了清楚，可以缩小或夸大分子、层、区域和/或结构元件的相对厚度和位置。各个图中相似或相同的附图标记的使用意图表示存在相似或相同的元件或特征。
将理解的是，当元件被称作“连接”或“结合”到另一元件时，该元件可以直接连接或直接结合到所述另一元件，或者可以存在中间元件。相反，当元件被称作“直接连接”或“直接结合”到另一元件时，不存在中间元件。同样的附图标记始终表示同样的元件。如这里使用的术语“和/或”包括一个或更多个相关所列项的任意组合和所有组合。应以同样的方式(例如，“在……之间”相对于“直接在……之间”、“相邻”相对于“直接相邻”、“位于……上”相对于“直接位于……上”)来解释用来描述元件或层之间的关系的其它词语。
将理解的是，尽管在此可以使用术语“第一”、“第二”等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受这些术语限制。这些术语仅用来将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不脱离示例性实施例的教导的情况下，以下讨论的第一元件、组件、区域、层或部分可以被命名为第二元件、组件、区域、层或部分。
为了易于描述，在此可以使用诸如“在……之下”、“在……下方”、“下面的”、“在……上方”、“上面的”等的空间相对术语来描述如附图中示出的一个元件或特征与另外的元件或特征的关系。将理解的是，除了附图中描绘的方位之外，空间相对术语意图包含装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则被描述为“在”其它元件或特征“下方”或“之下”的元件随后将被定位为“在”所述其它元件或特征“上方”。因此，示例性术语“在……下方”可以包含上方和下方两种方位。装置可以被另外定位(旋转90度或在其它方位)，并且相应地解释在此使用的空间相对描述语。
在此使用的术语仅是出于描述具体实施例的目的，而不是意图限制示例性实施例。除非上下文另外明确指出，否则如这里使用的单数形式“一个”、“一种”和“该(所述)”也意图包括复数形式。还将理解的是，如果在此使用术语“包括”和/或“包含”及其变型，则说明存在陈述的特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。
如这里所使用的术语“大约”或“近似”包括陈述的值，并意味着：考虑到正在被谈及的测量以及与具体量的测量有关的误差(即，测量系统的局限性)，在如由本领域的普通技术人员所确定的具体值的可接受偏差范围之内。例如，“大约”可以意味着在一个或多个标准偏差内，或者在所陈述的值的±30％、20％、10％、5％之内。
在此参照作为示例性实施例的理想实施例(和中间结构)的示意图的剖视图来描述本发明的示例性实施例。如此，预计出现例如由制造技术和/或公差引起的图示的形状的变化。因此，本发明的示例性实施例不应被解释为局限于在此示出的区域的具体形状，而将包括例如由制造导致的形状偏差。
除非另外定义，否则在此使用的所有术语(包括技术术语和科学术语)具有与由本发明的示例性实施例所属领域的普通技术人员通常理解的含义相同的含义。还将理解的是，除非在此明确这样定义，否则术语(诸如在通用字典中定义的术语)应被解释为具有与相关领域的上下文中它们的含义相一致的含义，并且将不会以理想化或过于形式化的含义来进行解释。
图1是根据本发明的一些示例性实施例的显示装置DM的平面图。
参照图1，显示装置DM可以包括显示面板DP、驱动电路芯片IC和柔性印刷电路板FPC。
显示面板DP可以是光发射型显示面板，但是本发明不限于此。在示例性实施例中，显示面板DP可以是例如有机发光显示面板或量子点发光显示面板。有机发光显示面板可以包括用作发光层的有机发光材料。量子点发光显示面板可以包括用作发光层的量子点和量子棒。为了简单起见，以下的描述将指显示面板DP是有机发光显示面板的示例。
显示面板DP可以包括显示区域DA和与显示区域DA相邻的非显示区域NDA。非显示区域NDA可以不显示图像。在示例性实施例中，显示区域DA可以具有例如矩形形状。非显示区域NDA可以包围显示区域DA。然而，本发明不限于此，显示区域DA和非显示区域NDA的形状可以进行各种变化。
在下文中，显示面板DP的短边的方向将被称作第一方向DR1，显示面板DP的长边的方向将被称作第二方向DR2，与显示面板DP的顶表面垂直的方向(即，与第一方向DR1和第二方向DR2垂直的方向)将被称作第三方向DR3(见图3)。
显示面板DP可以包括多条信号线和多个像素PX。
信号线可以包括扫描线GL、数据线DL和电力线PL。设置在显示面板DP中的扫描线GL、数据线DL和电力线PL中的每个的数量可以是两条或更多条，但是为了图示的方便，扫描线GL、数据线DL和电力线PL中的每个单条地示出在图1中。扫描线GL、数据线DL和电力线PL可以连接到像素PX。另外，图1示出了扫描线GL、数据线DL和电力线PL连接到驱动电路芯片IC的示例。然而，本发明不限于此，扫描线GL、数据线DL和电力线PL中的一些可以连接到柔性印刷电路板FPC，以接收驱动信号。
可以通过使设置在不同的水平处的第一导电层和第二导电层图案化来设置信号线。下面将更加详细地描述第一导电层和第二导电层的堆叠结构。
显示面板DP可以包括设置在非显示区域NDA中的扫描驱动电路(未示出)。扫描驱动电路(未示出)可以用来从驱动电路芯片IC或柔性印刷电路板FPC接收驱动信号，然后向扫描线GL提供扫描信号。
像素PX可以连接到扫描线GL和数据线DL，并且可以用来显示图像。在示例性实施例中，像素PX可以显示例如红颜色、绿颜色和蓝颜色中的一种。然而，本发明不限于此，例如，像素PX可以显示除了红颜色、绿颜色和蓝颜色之外的其它颜色中的一种(例如，白色)。尽管图1示出了像素PX具有矩形形状的示例，但是本发明不限于此。在示例性实施例中，像素PX可以具有诸如多边形、圆形、椭圆形的各种形状中的至少一种。
驱动电路芯片IC可以附着到显示面板DP的非显示区域NDA。驱动电路芯片IC可以向显示面板DP提供期望驱动显示面板DP的各种信号。驱动电路芯片IC可以用作用于向数据线DL提供数据信号的源驱动电路。然而，本发明不限于此，驱动电路芯片IC也可以用作用于向扫描线GL提供扫描信号的扫描驱动电路。在示例性实施例中，驱动电路芯片IC可以是集成例如源驱动电路和扫描驱动电路的集成电路，在此情况下，可以从显示面板DP省略扫描驱动电路。
在一些示例性实施例中，驱动电路芯片IC可以以例如面板覆晶(“COP”)的方式设置(例如，安装)在显示面板DP上。
柔性印刷电路板FPC可以连接到显示面板DP在第二方向DR2上的端部。柔性印刷电路板FPC可以直接连接到设置在显示面板DP中的信号线，或者可以连接到驱动电路芯片IC，以将信号从外部传输到显示面板DP。
图2是像素PX的等效电路图。图2示出了连接到扫描线GL、数据线DL和电力线PL的像素PX的示例。像素PX的结构不限于该示例，并可以进行各种变化。
在示例性实施例中，有机发光二极管OLED可以是例如顶发射型二极管或底发射型二极管。像素PX可以包括用作用于驱动有机发光二极管OLED的像素驱动电路的第一或开关晶体管T1、第二或驱动晶体管T2和电容器Cst。第一电源电压ELVDD可以供应到第二晶体管T2，第二电源电压ELVSS可以供应到有机发光二极管OLED。第二电源电压ELVSS可以低于第一电源电压ELVDD。
如果向扫描线GL施加扫描信号，则第一晶体管T1可以响应于扫描信号来输出向数据线DL施加的数据信号。电容器Cst可以被充电以具有与从第一晶体管T1传输的数据信号对应的电压。
第二晶体管T2可以连接到有机发光二极管OLED。第二晶体管T2可以基于存储在电容器Cst中的电荷的量来控制流过有机发光二极管OLED的驱动电流。当第二晶体管T2处于导通时间段时，有机发光二极管OLED可以发射光。
图3是示出显示面板DP的与像素PX对应的一部分的剖视图。
显示面板DP可以包括基底SUB、电路器件层CL、显示元件层DPL、薄膜封装层TFE和触摸传感器TS。尽管未示出，但是显示面板DP还可以包括设置在触摸传感器TS上的抗反射层和/或窗构件。
基底SUB可以包括至少一种塑料膜。基底SUB可以是柔性的。在示例性实施例中，基底SUB可以是或包括塑料基底、玻璃基底、金属基底或者包括有机/无机复合材料的基底。参照图1描述的显示区域DA和非显示区域NDA可以以相同的方式限定在基底SUB中。
电路器件层CL可以包括参照图2描述的信号线(例如，扫描线GL、数据线DL和电力线PL)。另外，电路器件层CL可以包括第一晶体管T1、第二晶体管T2和电容器Cst。将参照图3示例性地描述第一晶体管T1。
电路器件层CL可以包括阻挡层BR、有源层ACT、栅极绝缘层GI、栅电极GE、层间绝缘层ILD、输入电极SE和输出电极DE以及中间绝缘层VLD。
阻挡层BR可以设置在基底SUB上，以防止外来物质渗透到设置于阻挡层BR上的层中。
尽管未示出，但是显示面板DP还可以包括设置在阻挡层BR上的缓冲层(未示出)。缓冲层(未示出)也可以改善基底SUB与位于基底SUB上的层之间的粘合特性。阻挡层BR和缓冲层(未示出)可以可选择地设置在显示面板DP中，或者可以从显示面板DP省略阻挡层BR和缓冲层(未示出)。
有源层ACT可以设置在阻挡层BR上。有源层ACT可以用作第一晶体管T1的沟道区。在示例性实施例中，有源层ACT可以由例如非晶硅、多晶硅和金属氧化物半导体材料中的至少一种组成，或者可以包括例如非晶硅、多晶硅和金属氧化物半导体材料中的至少一种。
栅极绝缘层GI可以设置在有源层ACT上。栅极绝缘层GI可以将栅电极GE与有源层ACT电断开。
栅电极GE可以设置在栅极绝缘层GI上。栅电极GE可以与有源层ACT叠置。
构成信号线的第一导电层(未示出)可以与栅电极GE设置在同一水平处。
层间绝缘层ILD可以设置在栅电极GE上。层间绝缘层ILD可以将栅电极GE与输入电极SE和输出电极DE电断开。层间绝缘层ILD可以由无机材料组成或者包括无机材料。在示例性实施例中，无机材料可以包括例如氮化硅、氮氧化硅和氧化硅。
输入电极SE和输出电极DE可以设置在层间绝缘层ILD上。输入电极SE和输出电极DE可以分别通过限定在层间绝缘层ILD和栅极绝缘层GI中的第一接触孔CH1和第二接触孔CH2电连接到有源层ACT。
构成信号线的第二导电层(未示出)可以与输入电极SE和输出电极DE设置在同一水平处。
在以上描述的实施例中，显示面板DP已经被描述为具有栅电极GE设置在有源层ACT上的顶栅结构，但是在其它示例性实施例中，显示面板DP可以具有栅电极GE设置在有源层ACT下方的底栅结构。
中间绝缘层VLD可以设置在输入电极SE和输出电极DE上。中间绝缘层VLD可以具有平坦的顶表面。中间绝缘层VLD可以由有机材料组成或者包括有机材料。在示例性实施例中，有机材料可以包括例如丙烯酸树脂、甲基丙烯酸树脂、聚异戊二烯树脂、乙烯基树脂、环氧树脂、聚氨酯树脂、纤维素树脂、硅氧烷树脂、聚酰亚胺树脂、聚酰胺树脂和苝树脂中的至少一种。
显示元件层DPL可以设置在中间绝缘层VLD上。显示元件层DPL可以包括像素限定层PDL和显示元件。在一些示例性实施例中，显示元件可以是有机发光二极管OLED。有机发光二极管OLED可以包括第一电极AE、空穴控制层HCL、发光层EML、电子控制层ECL和第二电极CE。
像素限定层PDL可以由有机材料组成或者包括有机材料。第一电极AE可以设置在中间绝缘层VLD上。第一电极AE可以通过穿透中间绝缘层VLD的第三接触孔CH3连接到输出电极DE。像素限定层PDL可以限定第一开口OP1。像素限定层PDL的第一开口OP1可以暴露第一电极AE的至少一部分。
像素PX可以在平面图中设置在像素区域中。像素区域可以包括发光区域PXA和与发光区域PXA相邻的非发光区域NPXA。非发光区域NPXA可以包围发光区域PXA。在示出的示例性实施例中，发光区域PXA可以被限定为与第一电极AE的被第一开口OP1暴露的区域对应。
空穴控制层HCL可以共同地设置在发光区域PXA和非发光区域NPXA中。虽然未示出，但是诸如空穴控制层HCL的公共层可以共同地设置在多个像素PX中。
发光层EML可以设置在空穴控制层HCL上。发光层EML可以设置在对应于第一开口OP1的区域中。换言之，发光层EML可以包括分别单独设置在多个像素PX中的多个图案。发光层EML可以包括有机材料和/或无机材料。在示出的示例性实施例中，发光层EML被示出为具有图案化的结构，但是在其它示例性实施例中，发光层EML可以被共同地设置为贯穿多个像素PX。在此情况下，发光层EML可以发射白颜色的光。在其它示例性实施例中，发光层EML可以具有多层结构。
电子控制层ECL可以设置在发光层EML上。尽管未示出，但是电子控制层ECL可以共同地设置在多个像素PX中。
第二电极CE可以设置在电子控制层ECL上。第二电极CE可以共同地设置在多个像素PX中。
薄膜封装层TFE可以设置在第二电极CE上。薄膜封装层TFE可以共同地设置在多个像素PX中。在示出的示例性实施例中，薄膜封装层TFE可以直接覆盖第二电极CE。在其它示例性实施例中，覆层还可以设置在薄膜封装层TFE与第二电极CE之间以覆盖第二电极CE。这里，薄膜封装层TFE可以直接覆盖覆层。
薄膜封装层TFE可以包括至少一个无机层(在下文中，被称作无机封装层)。薄膜封装层TFE还可以包括至少一个有机层(在下文中，被称作有机封装层)。无机封装层可以用来保护显示元件层DPL免受湿气或氧的影响，有机封装层可以用来保护显示元件层DPL免受诸如灰尘颗粒的污染物质的影响。在示例性实施例中，无机封装层可以由例如氮化硅、氮氧化硅、氧化硅、氧化钛和氧化铝中的至少一种组成，或者可以包括例如氮化硅、氮氧化硅、氧化硅、氧化钛和氧化铝中的至少一种。有机封装层可以由例如丙烯酸类有机材料中的至少一种组成或者包括例如丙烯酸类有机材料中的至少一种，但是本发明不限于此。
触摸传感器TS可以设置在薄膜封装层TFE上。触摸传感器TS可以获取关于外部输入的位置的坐标信息。
在一些示例性实施例中，触摸传感器TS可以直接设置在薄膜封装层TFE上。在说明书中，表述“直接设置”用来表示：连续地设置两个层使得一个层接触另一层的顶部，而在所述两个层之间没有用于形成额外的粘合层的台阶。
触摸传感器TS可以例如以静电电容感测方式来感测外部输入。然而，本发明不限于触摸传感器TS的具体感测方法。在其它示例性实施例中，触摸传感器TS可以以例如电磁感应方式或压力感测方式来感测外部输入。
触摸传感器TS可以具有多层结构。触摸传感器TS可以包括一个或更多个导电层。触摸传感器TS可以包括一个或更多个绝缘层。
图4是示出图3的触摸传感器的平面图，图5是沿图4的线I-I'截取的剖视图。
触摸传感器TS可以包括触摸电极层TML和触摸绝缘层TSL。触摸绝缘层TSL可以接触触摸电极层TML。
触摸电极层TML可以包括第一触摸电极层TML1和第二触摸电极层TML2。触摸绝缘层TSL可以包括第一触摸绝缘层TSL1和第二触摸绝缘层TSL2。
第二触摸电极层TML2可以设置在第一触摸电极层TML1上。
第一触摸电极层TML1和第二触摸电极层TML2中的每个可以具有单层结构或包括至少一个导电层的多层结构。多层结构的导电层可以包括选自于透明导电层和金属层中的至少两个导电层。多层结构的导电层可以包括包含彼此不同的金属的至少两个金属层。在示例性实施例中，透明导电层可以由例如氧化铟锡(“ITO”)、氧化铟锌(“IZO”)、氧化锌(ZnO)、氧化铟锡锌(“ITZO”)、PEDOT、金属纳米线和石墨烯中的至少一种组成，或者可以包括例如氧化铟锡(“ITO”)、氧化铟锌(“IZO”)、氧化锌(ZnO)、氧化铟锡锌(“ITZO”)、PEDOT、金属纳米线和石墨烯中的至少一种。在示例性实施例中，金属层可以由例如钼、银、钛、铜、铝和它们的合金中的至少一种组成，或者可以包括例如钼、银、钛、铜、铝和它们的合金中的至少一种。在示例性实施例中，第一触摸电极层TML1和第二触摸电极层TML2中的每个可以具有包括例如两个钛层和置于这两个钛层之间的铝层的三层结构。
第一触摸绝缘层TSL1可以设置在第一触摸电极层TML1与第二触摸电极层TML2之间。第二触摸绝缘层TSL2可以设置在显示面板DP的最上层(例如，薄膜封装层TFE)与第一触摸电极层TML1之间。然而，本发明不限于此，在其它示例性实施例中，可以可选择地省略第二触摸绝缘层TSL2。
第一触摸绝缘层TSL1和第二触摸绝缘层TSL2可以由无机材料组成或者包括无机材料。在示例性实施例中，无机材料可以包括例如氮化硅、氮氧化硅和氧化硅。
触摸传感器TS还可以包括设置在第二触摸电极层TML2上的平坦化层PAS。平坦化层PAS可以具有平坦表面，并可以由有机材料组成或者包括有机材料。
如图4中所示，触摸传感器TS可以包括：第一触摸电极TE1-1至TE1-5；第一触摸信号线SL1-1至SL1-5，连接到第一触摸电极TE1-1至TE1-5；第二触摸电极TE2-1至TE2-4；第二触摸信号线SL2-1至SL2-4，连接到第二触摸电极TE2-1至TE2-4；以及触摸垫(touch pad，或称为触摸焊盘)TS-PD，连接到第一触摸信号线SL1-1至SL1-5和第二触摸信号线SL2-1至SL2-4。
第一触摸电极TE1-1至TE1-5中的每个可以具有限定多个触摸开口的网格形状。第一触摸电极TE1-1至TE1-5中的每个可以包括多个第一触摸传感器单元SP1和多个第一连接部分CP1。第一触摸传感器单元SP1可以布置在第一方向DR1上。第一连接部分CP1中的每个可以连接第一触摸传感器单元SP1中的彼此相邻的两个第一触摸传感器单元SP1。尽管未示出，但是第一触摸信号线SL1-1至SL1-5可以具有网格形状。
第二触摸电极TE2-1至TE2-4可以与第一触摸电极TE1-1至TE1-5电断开，并可以与第一触摸电极TE1-1至TE1-5交叉。第二触摸电极TE2-1至TE2-4中的每个可以具有限定多个触摸开口的网格形状。第二触摸电极TE2-1至TE2-4中的每个可以包括多个第二触摸传感器单元SP2和多个第二连接部分CP2。第二触摸传感器单元SP2可以布置在第二方向DR2上。第二连接部分CP2中的每个可以连接第二触摸传感器单元SP2中的彼此相邻的两个第二触摸传感器单元SP2。第二触摸信号线SL2-1至SL2-4也可以具有网格形状。
第一触摸电极TE1-1至TE1-5可以与第二触摸电极TE2-1至TE2-4电容耦合。向第一触摸电极TE1-1至TE1-5施加的触摸感测信号可以改变第一触摸传感器单元SP1与第二触摸传感器单元SP2之间的电容。
作为示出的示例性实施例的示例，多个第一连接部分CP1可以从第一触摸电极层TML1设置，多个第一触摸传感器单元SP1和多个第二连接部分CP2可以从第二触摸电极层TML2设置。
然而，本发明不限于此，第一触摸传感器单元SP1、第一连接部分CP1、第一触摸信号线SL1-1至SL1-5、第二触摸传感器单元SP2、第二连接部分CP2和第二触摸信号线SL2-1至SL2-4中的一些可以从图5中示出的第一触摸电极层TML1设置，其它的可以从图5中示出的第二触摸电极层TML2设置。
图6是示出图1中示出的显示装置DM的区域‘AA’的放大平面图。
参照图1和图6，显示面板DP还可以包括设置在非显示区域NDA中的垫组PDG和测试电路TCR。
垫组PDG可以包括输入垫IPD和输出垫OPD。输出垫OPD可以被布置为比输入垫IPD更靠近显示区域DA。驱动电路芯片IC可以通过输入垫IPD和输出垫OPD电连接到显示面板DP。
显示面板DP还可以包括输出垫线OPL和输入垫线IPL。输出垫线OPL可以将输出垫OPD连接到信号线中的一些(例如，数据线DL)。输入垫线IPL可以将输入垫IPD连接到柔性印刷电路板FPC。
驱动电路芯片IC可以通过输入垫线IPL和输入垫IPD接收从柔性印刷电路板FPC传输的信号。驱动电路芯片IC可以通过输出垫OPD和输出垫线OPL向扫描线GL、数据线DL和电力线PL中的至少一者提供信号。
输出垫OPD可以布置成多个行。图6示出了输出垫OPD布置成三行的示例，但是本发明不限于此。输出垫OPD可以布置成两行或更少的行，或者可以布置成四行或更多的行。
图6示出了输入垫IPD布置成一行的示例，但是本发明不限于此。在示例性实施例中，输入垫IPD可以布置成多行。
测试电路TCR可以在非显示区域NDA中与驱动电路芯片IC叠置。显示面板DP还可以包括将测试电路TCR连接到输出垫OPD的测试垫线TPL。
在产品出货之前的最后阶段，测试电路TCR可以通过测试垫线TPL和输出垫OPD向显示面板DP提供用于测试显示面板DP的操作特性的信号。在产品出货之后，可以使测试电路TCR去激活。
根据本发明的一些示例性实施例，测试电路TCR可以与驱动电路芯片IC叠置，而不与非显示区域NDA的不与驱动电路芯片IC叠置的部分叠置。因此，可能够减小非显示区域NDA的尺寸，并且能够更加有效地利用被显示面板DP占据的区域。
中间绝缘层VLD可以暴露垫组PDG，这可以使垫组PDG能够接触驱动电路芯片IC。中间绝缘层VLD可以覆盖测试电路TCR，并可以保护测试电路TCR。
在一些示例性实施例中，触摸绝缘层TSL(例如，参照图5)可以限定在平面图中设置在垫组PDG附近的至少一个凹版图案。这将在下面进行更加详细地描述。
图7是沿图6的线I-I'截取的剖视图。将参照图7来描述输出垫OPD中的一个的剖面结构。输出垫OPD和输入垫IPD可以具有基本相同的结构。
参照图1、图6和图7，显示面板DP可以包括栅极垫图案GPP和接触输出垫OPD的数据垫图案DPP。
栅极垫图案GPP可以与图3中示出的栅电极GE设置在同一水平处，数据垫图案DPP可以与图3中示出的输入电极SE和输出电极DE设置在同一水平处，输出垫OPD可以与图5中示出的第一触摸电极层TML1和第二触摸电极层TML2中的一个设置在同一水平处。在示例性实施例中，输出垫OPD可以例如与第二触摸电极层TML2设置在同一水平处。在其它示例性实施例中，当必要时可以省略数据垫图案DPP。
输出垫线OPL和测试垫线TPL可以与栅极垫图案GPP设置在同一水平处，并可以电连接到栅极垫图案GPP。
层间绝缘层ILD可以限定暴露栅极垫图案GPP的至少一部分的第二开口OP2，栅极垫图案GPP和数据垫图案DPP可以通过第二开口OP2彼此接触。
第一触摸绝缘层TSL1和第二触摸绝缘层TSL2可以限定暴露数据垫图案DPP的至少一部分的第三开口OP3，输出垫OPD和数据垫图案DPP可以通过第三开口OP3彼此接触。
在一些示例性实施例中，第一触摸绝缘层TSL1和第二触摸绝缘层TSL2可以包括基本相同的材料，具有相同形状的凹版图案可以设置在第一触摸绝缘层TSL1和第二触摸绝缘层TSL2中。因此，在下面的描述中，将不单独描述第一触摸绝缘层TSL1和第二触摸绝缘层TSL2，而是将把第一触摸绝缘层TSL1和第二触摸绝缘层TSL2描述为触摸绝缘层TSL。表述“凹版图案设置在触摸绝缘层TSL中”可以表示例如凹版图案穿透第一触摸绝缘层TSL1和第二触摸绝缘层TSL2两者。
图8是示出根据本发明的一些示例性实施例的设置在图1的区域‘AA’中的凹版图案的形状的放大平面图，图9是沿图8的线II-II'截取的剖视图。
参照图8和图9，凹版图案GR可以设置在触摸绝缘层TSL中。凹版图案GR可以是穿透触摸绝缘层TSL的孔。然而，本发明不限于此，凹版图案GR可以穿透触摸绝缘层TSL，并可以部分地限定层间绝缘层ILD中的凹部。
在平面图中，凹版图案GR可以与非显示区域NDA叠置，并可以设置在垫组PDG(参照图6)附近。凹版图案GR可以在平面图中与驱动电路芯片IC叠置。
在平面图中，凹版图案GR可以设置在输出垫OPD与中间绝缘层VLD之间。即，在平面图中，凹版图案GR与垫组PDG之间的距离可以比垫组PDG与中间绝缘层VLD之间的距离短。以下将更加详细地描述凹版图案GR的形状。
中间绝缘层VLD可以包括第一中间绝缘层VLD1和第二中间绝缘层VLD2。
第一中间绝缘层VLD1可以与第二中间绝缘层VLD2分隔开。在平面图中并且在第二方向DR2上，第二中间绝缘层VLD2可以设置在输出垫OPD与输入垫IPD之间。第二中间绝缘层VLD2可以与驱动电路芯片IC叠置，并可以覆盖测试电路TCR。第一中间绝缘层VLD1可以是中间绝缘层VLD的除了第二中间绝缘层VLD2之外的剩余部分。
第一中间绝缘层VLD1可以限定第四开口OP4，可以通过第四开口OP4来暴露垫组PDG。在平面图中，第四开口OP4可以具有与驱动电路芯片IC的矩形形状相似的矩形形状。在示例性实施例中，第四开口OP4可以具有例如第一内侧表面至第四内侧表面。如图8中所示，第四开口OP4可以包括：第一内侧表面IS1，与显示区域DA相邻设置，并在第一方向DR1上延伸；第二内侧表面IS2，平行于第一内侧表面IS1；以及第三内侧表面IS3，将第一内侧表面IS1和第二内侧表面IS2彼此连接。尽管图8中未示出第四内侧表面(未示出)，但是第四内侧表面可以面对第三内侧表面IS3，并且可以将第一内侧表面IS1和第二内侧表面IS2彼此连接。
在一些示例性实施例中，凹版图案GR可以包括第一凹版图案GR1至第三凹版图案GR3。
第一凹版图案GR1可以在输出垫OPD与第一中间绝缘层VLD1的第一内侧表面IS1之间延伸。
输出垫OPD可以被布置为按列出的顺序构成与显示区域DA相邻的第一行101、第二行102和第三行103，这里，第一凹版图案GR1可以在输出垫OPD的第一行101与第一中间绝缘层VLD1的第一内侧表面IS1之间延伸。第一凹版图案GR1可以具有在第一方向DR1上直线延伸的线形状。
第一凹版图案GR1可以暴露层间绝缘层ILD。
第二凹版图案GR2可以暴露第二中间绝缘层VLD2和层间绝缘层ILD。换言之，触摸绝缘层TSL可以不与第二中间绝缘层VLD2叠置。输出垫OPD和输入垫IPD可以不被第二凹版图案GR2暴露。
第三凹版图案GR3可以在输入垫IPD与第一中间绝缘层VLD1的第二内侧表面IS2之间延伸。第三凹版图案GR3可以具有在第一方向DR1上直线延伸的线形状。
图9示出了第一凹版图案GR1至第三凹版图案GR3被设置为穿过触摸绝缘层TSL的示例，但是本发明不限于此。在示例性实施例中，第一凹版图案GR1至第三凹版图案GR3可以部分地限定位于层间绝缘层ILD中的凹部。
参照图9，显示装置DM还可以包括凸起BMP。凸起BMP可以附着到驱动电路芯片IC的面对显示面板DP的表面。凸起BMP可以由导电材料组成或者包括导电材料。驱动电路芯片IC可以通过凸起BMP接收电压和电流信号。
驱动电路芯片IC可以通过在驱动电路芯片IC与显示面板DP之间设置各向异性导电膜ACF并执行热压缩工艺来设置(例如，安装)在显示面板DP上。各向异性导电膜ACF可以包括多个导电球150和包围导电球150的粘合材料151。导电球150可以将凸起BMP电连接到输入垫IPD和输出垫OPD。
如图9中所示，输出垫OPD可以通过设置在触摸绝缘层TSL中的第五开口OP5来接触输出数据垫图案DPP1，输出数据垫图案DPP1可以通过设置在层间绝缘层ILD中的第六开口OP6来接触输出栅极垫图案GPP1。
输入垫IPD可以通过设置在触摸绝缘层TSL中的第七开口OP7来接触输入数据垫图案DPP2，输入数据垫图案DPP2可以通过设置在层间绝缘层ILD中的第八开口OP8来接触输入栅极垫图案GPP2。
输出垫OPD和输入垫IPD可以具有与图7的输出垫OPD和输入垫IPD的结构基本相同的结构，并且将省略它们的详细描述。
在图9中，测试电路TCR可以包括第一测试图案TCR1和第二测试图案TCR2中的至少一个。第一测试图案TCR1可以与输出栅极垫图案GPP1和输入栅极垫图案GPP2设置在同一水平处。第二测试图案TCR2可以与输出数据垫图案DPP1和输入数据垫图案DPP2设置在同一水平处。
图10是示例性地示出根据本发明的对比示例的显示装置的剖视图，图11是示出根据对比示例的显示装置的竖直剖面的图像，图12是示出根据对比示例的发生在包括显示装置的便携式终端中的故障的图像。
除了图9的凹版图案GR之外，图10的显示装置被假设为具有与图9的显示装置的结构相同的结构。图10的剖视图与图8的线III-III'对应。图10中的每个元件的附图标记以将“-1”添加到图9的显示装置中的相应的元件的附图标记的形式给出。
由于层间绝缘层ILD-1和触摸绝缘层TSL-1两者包括无机材料，因此，层间绝缘层ILD-1与触摸绝缘层TSL-1之间的粘合强度会是相对弱的。因此，触摸绝缘层TSL-1会容易地从层间绝缘层ILD-1剥落或剥离。
在示例性实施例中，会在例如触摸绝缘层TSL-1中发生裂纹CRK。裂纹CRK会通过各种原因而产生。触摸绝缘层TSL-1中的裂纹CRK会通过例如在按压驱动电路芯片IC-1的工艺期间从导电球150-1施加在触摸绝缘层TSL-1上的压力来产生。另外，当柔性显示面板DP弯曲时，裂纹CRK会在触摸绝缘层TSL-1中产生。
在高温和高湿度环境下，包括有机材料的中间绝缘层VLD-1会通过裂纹CRK吸收湿气，并且会热膨胀，在此情况下，触摸绝缘层TSL-1会从层间绝缘层ILD-1剥落或剥离。图11示出了彼此分隔开第一距离DT的触摸绝缘层TSL-1和层间绝缘层ILD-1。
在流体路径PTH设置在触摸绝缘层TSL-1与层间绝缘层ILD-1之间的情况下，水分子会通过流体路径PTH移动到相邻的垫，从而造成垫之间的短路。具体地，对于高分辨率显示面板DP，输出垫OPD之间的距离会非常小，因此，通过流体路径PTH会容易地在输出垫OPD中的相邻的输出垫OPD之间提供短路。图10示出了在相邻的两个输出垫OPD之间提供短路的示例。
如果在输出垫OPD中的相邻的输出垫OPD之间提供短路，则会以竖直线的形式发生故障，如图12的区域‘BB’所示。根据输入垫IPD与输出垫OPD之间的哪种组合造成短路，会以除了图12中示出的竖直线故障之外的各种形式发生根据对比示例的显示装置DM-1的故障。
返回参照图8和图9，显示装置DM可以包括设置有凹版图案GR的触摸绝缘层TSL，这里，凹版图案GR可以防止在触摸绝缘层TSL与层间绝缘层ILD之间发生剥落问题，或者可以防止会在触摸绝缘层TSL与层间绝缘层ILD之间发生的剥落问题朝向输入垫IPD和输出垫OPD转移。
与设置在中间绝缘层VLD下方的除了基底SUB之外的任何其它层相比，中间绝缘层VLD可以具有相对大的厚度。在示例性实施例中，中间绝缘层VLD可以具有等于或大于大约10000埃的厚度，阻挡层BR、有源层ACT、栅极绝缘层GI、栅电极GE、层间绝缘层ILD以及输入电极SE和输出电极DE都可以具有例如等于或小于大约/>的厚度。
由于中间绝缘层VLD具有相对大的厚度，因此触摸绝缘层TSL的与中间绝缘层VLD的内侧表面(例如，见IS1至IS3)叠置的部分可以具有相对小的厚度，从而易于断裂。另外，由于在按压驱动电路芯片IC的工艺中将施加在导电球150上的压力，触摸绝缘层TSL的与驱动电路芯片IC叠置的部分会易于断裂。换言之，在与中间绝缘层VLD叠置的区域处，触摸绝缘层TSL的断裂可能性会高。尽管触摸绝缘层TSL中的发生在与中间绝缘层VLD叠置的区域处的裂纹会导致触摸绝缘层TSL与层间绝缘层ILD之间的剥落问题，但是根据本发明的一些示例性实施例，凹版图案GR可以设置在能够防止这样的剥落问题朝向输出垫OPD和输入垫IPD转移的区域处。
第一凹版图案GR1可以防止会发生在触摸绝缘层TSL与层间绝缘层ILD之间的剥落问题在第二方向DR2上转移或者从第一中间绝缘层VLD1的第一内侧表面IS1朝向输出垫OPD转移。
第二凹版图案GR2可以暴露第二中间绝缘层VLD2，从而防止裂纹发生在第二中间绝缘层VLD2附近。
第三凹版图案GR3可以防止会发生在触摸绝缘层TSL与层间绝缘层ILD之间的剥落问题在第二方向DR2上转移或者从第一中间绝缘层VLD1的第二内侧表面IS2朝向输入垫IPD转移。
在根据本发明的一些示例性实施例的显示装置中，凹版图案可以设置在触摸绝缘层中，凹版图案可以防止会发生在触摸绝缘层TSL与层间绝缘层ILD之间并且在输出垫OPD与输入垫IPD之间造成短路的剥落问题。
图13是示出根据本发明的其它示例性实施例的设置在图1的区域‘AA’中的凹版图案的形状的放大平面图，图14是沿图13的线II-II'截取的剖视图。
除了凹版图案GR-1的形状不同之外，将参照图13和图14描述的显示装置DM1可以具有与参照图8和图9描述的显示装置DM的特征基本相同的特征。在下文中，将更加详细地描述凹版图案GR-1的形状，并且将省略其它元件的详细描述。
凹版图案GR-1可以包括第一凹版图案GR-11至第四凹版图案GR-14。
第一凹版图案GR-11至第四凹版图案GR-14可以暴露层间绝缘层ILD。
第一凹版图案GR-11可以在输出垫OPD与第一中间绝缘层VLD1的第一内侧表面IS1之间延伸。第一凹版图案GR-11可以具有在第一方向DR1上直线延伸的线形状。第一凹版图案GR-11可以防止会发生在触摸绝缘层TSL与层间绝缘层ILD之间的剥落问题在第二方向DR2上转移或者从第一中间绝缘层VLD1的第一内侧表面IS1朝向输出垫OPD转移。
第二凹版图案GR-12可以在第二中间绝缘层VLD2与输出垫OPD之间延伸。第二凹版图案GR-12可以具有在第一方向DR1上直线延伸的线形状。第二凹版图案GR-12可以防止会发生在触摸绝缘层TSL与层间绝缘层ILD之间的剥落问题在第二方向DR2上转移或者从第二中间绝缘层VLD2朝向输出垫OPD转移。
第三凹版图案GR-13可以在第二中间绝缘层VLD2与输入垫IPD之间延伸。第三凹版图案GR-13可以具有在第一方向DR1上直线延伸的线形状。第三凹版图案GR-13可以防止会发生在触摸绝缘层TSL与层间绝缘层ILD之间的剥落问题在第二方向DR2上转移或者从第二中间绝缘层VLD2朝向输入垫IPD转移。
第四凹版图案GR-14可以在输入垫IPD与第一中间绝缘层VLD1的第二内侧表面IS2之间延伸。第四凹版图案GR-14可以具有在第一方向DR1上直线延伸的线形状。第四凹版图案GR-14可以防止会发生在触摸绝缘层TSL与层间绝缘层ILD之间的剥落问题在第二方向DR2上转移或者从第一中间绝缘层VLD1的第二内侧表面IS2朝向输入垫IPD转移。
图15是示出根据本发明的其它示例性实施例的设置在图1的区域‘AA’中的凹版图案的形状的放大平面图。
除了与凹版图案GR-2相关联的差异之外，将参照图15描述的显示装置DM2可以具有与参照图13和图14描述的显示装置DM1的特征基本相同的特征。因此，以下将更加详细地描述凹版图案GR-2的形状，并且将省略其它元件的详细描述以避免冗余。
凹版图案GR-2可以包括第一凹版图案GR-21至第六凹版图案GR-26。
第一凹版图案GR-21至第四凹版图案GR-24可以具有与参照图13描述的第一凹版图案GR-11至第四凹版图案GR-14的特征基本相同的特征，并且将省略它们的详细描述。
第五凹版图案GR-25可以在第二方向DR2上并且沿与第一中间绝缘层VLD1的第三内侧表面IS3相邻的区域延伸。第五凹版图案GR-25可以将第一凹版图案GR-21连接到第四凹版图案GR-24。然而，本发明不限于此，考虑到下层互连线的布置，第五凹版图案GR-25可以不具有直线形状，而是包括在第二方向DR2上彼此分隔开的多个图案。第五凹版图案GR-25可以防止会发生在触摸绝缘层TSL与层间绝缘层ILD之间的剥落问题在第一方向DR1上转移或者从第一中间绝缘层VLD1朝向输出垫OPD和输入垫IPD转移。
第六凹版图案GR-26可以在第二方向DR2上并且沿与第一中间绝缘层VLD 1的第三内侧表面IS3相邻的区域延伸。第六凹版图案GR-26可以将第二凹版图案GR-22连接到第三凹版图案GR-23。然而，本发明不限于此，考虑到下层互连线的布置，第六凹版图案GR-26可以包括在第二方向DR2上彼此分隔开的多个图案。
尽管未示出，但是凹版图案GR-2还可以包括第七凹版图案(未示出)和第八凹版图案(未示出)。
第七凹版图案(未示出)可以在第二方向DR2上并且沿与第一中间绝缘层VLD1的第四内侧表面(未示出)相邻的区域延伸。第七凹版图案(未示出)可以将第一凹版图案GR-21连接到第四凹版图案GR-24。
第八凹版图案(未示出)可以在第二方向DR2上并且沿与第一中间绝缘层VLD1的第四内侧表面(未示出)相邻的区域延伸。第八凹版图案(未示出)可以将第二凹版图案GR-22连接到第三凹版图案GR-23。
图16是示出根据本发明的其它示例性实施例的设置在图1的区域‘AA’中的凹版图案的形状的放大平面图。
除了与凹版图案GR-3相关联的差异之外，将参照图16描述的显示装置DM3可以具有与参照图13和图14描述的显示装置DM1的特征基本相同的特征。因此，以下将更加详细地描述凹版图案GR-3的形状，并且将省略其它元件的详细描述以避免冗余。
凹版图案GR-3可以包括第一凹版图案GR-31至第六凹版图案GR-36。
第一凹版图案GR-31至第四凹版图案GR-34可以具有与参照图13描述的第一凹版图案GR-11至第四凹版图案GR-14的特征基本相同的特征，并且将省略它们的详细描述。
第五凹版图案GR-35可以在第二方向DR2上并且沿与第一中间绝缘层VLD1的第三内侧表面IS3相邻的区域延伸。第五凹版图案GR-35可以将第一凹版图案GR-31连接到第二凹版图案GR-32。然而，本发明不限于此，考虑到下层互连线的布置，第五凹版图案GR-35可以不具有直线形状，而是包括在第二方向DR2上彼此分隔开的多个图案。第五凹版图案GR-35可以防止会发生在触摸绝缘层TSL与层间绝缘层ILD之间的剥落问题在第一方向DR1上转移或者从第一中间绝缘层VLD1朝向输出垫OPD转移。
第六凹版图案GR-36可以在第二方向DR2上并且沿与第一中间绝缘层VLD1的第三内侧表面IS3相邻的区域延伸。第六凹版图案GR-36可以将第三凹版图案GR-33连接到第四凹版图案GR-34。然而，本发明不限于此，考虑到下层互连线的布置，第六凹版图案GR-36可以包括在第二方向DR2上彼此分隔开的多个图案。第六凹版图案GR-36可以防止会发生在触摸绝缘层TSL与层间绝缘层ILD之间的剥落问题在第一方向DR1上转移或者从第一中间绝缘层VLD1朝向输入垫IPD转移。
尽管未示出，但是凹版图案GR-3还可以包括第七凹版图案(未示出)和第八凹版图案(未示出)。
第七凹版图案(未示出)可以在第二方向DR2上并且沿与第一中间绝缘层VLD1的第四内侧表面(未示出)相邻的区域延伸。第七凹版图案(未示出)可以将第一凹版图案GR-31连接到第二凹版图案GR-32。
第八凹版图案(未示出)可以在第二方向DR2上并且沿与第一中间绝缘层VLD1的第四内侧表面(未示出)相邻的区域延伸。第八凹版图案(未示出)可以将第三凹版图案GR-33连接到第四凹版图案GR-34。
图17是示出根据本发明的其它示例性实施例的设置在图1的区域‘AA’中的凹版图案的形状的放大平面图，图18是沿图17的线II-II'截取的剖视图。
在根据本发明的其它示例性实施例的显示装置DM4中，凹版图案GR-4可以包括第一凹版图案GR-41至第五凹版图案GR-45。
第一凹版图案GR-41至第四凹版图案GR-44可以具有与参照图13和图14描述的第一凹版图案GR-11至第四凹版图案GR-14的特征基本相同的特征。
第五凹版图案GR-45可以具有与参照图8和图9描述的第二凹版图案GR2的特征基本相同的特征。
第二凹版图案GR-42可以与第五凹版图案GR-45分隔开，第三凹版图案GR-43可以与第五凹版图案GR-45分隔开。
图19是示出根据本发明的其它示例性实施例的设置在图1的区域‘AA’中的凹版图案的形状的放大平面图。
除了与凹版图案GR-5相关联的差异之外，将参照图19描述的显示装置DM5可以具有与参照图13和图14描述的显示装置DM1的特征基本相同的特征。因此，以下将更加详细地描述凹版图案GR-5的形状，并且将省略其它元件的详细描述以避免冗余。
凹版图案GR-5可以包括第一凹版图案GR-51至第四凹版图案GR-54。
第一凹版图案GR-51至第四凹版图案GR-54中的每个可以具有在第一方向DR1上延伸的之字形形状。第一凹版图案GR-51至第四凹版图案GR-54中的每个可以包括在至少两个不同的方向上彼此连接的多个线性图案。然而，本发明不限于此，第一凹版图案GR-51至第四凹版图案GR-54中的每个可以包括彼此连接的多个弯曲图案。
图20是示出根据本发明的其它示例性实施例的设置在图1的区域‘AA’中的凹版图案的形状的放大平面图。
除了与凹版图案GR-6相关联的差异之外，将参照图20描述的显示装置DM6可以具有与参照图13和图14描述的显示装置DM1的特征基本相同的特征。因此，以下将更加详细地描述凹版图案GR-6的形状，并且将省略其它元件的详细描述以避免冗余。
凹版图案GR-6可以包括第一凹版图案GR-61至第八凹版图案GR-68。第一凹版图案GR-61至第八凹版图案GR-68中的每个可以设置为多个。
第一凹版图案GR-61和第二凹版图案GR-62可以设置在输出垫OPD与第一中间绝缘层VLD1的第一内侧表面IS1之间。第一凹版图案GR-61可以在第一方向DR1上彼此分隔开。第二凹版图案GR-62可以在第一方向DR1上彼此分隔开。
当从最邻近于显示区域DA的输出垫OPD在第二方向DR2上测量时，第一凹版图案GR-61和第二凹版图案GR-62可以布置在两个不同的区域中并且具有不同的距离。如图20中所示，第一凹版图案GR-61可以与最邻近于显示区域DA的输出垫OPD分隔开第一距离TT1，第二凹版图案GR-62可以与最邻近于显示区域DA的输出垫OPD分隔开不同于第一距离TT1的第二距离TT2。
第一凹版图案GR-61可以在第一方向DR1上设置在第二凹版图案GR-62之间。
第三凹版图案GR-63和第四凹版图案GR-64可以设置在第二中间绝缘层VLD2与输出垫OPD之间。第三凹版图案GR-63可以在第一方向DR1上彼此分隔开。第四凹版图案GR-64可以在第一方向DR1上彼此分隔开。
当从最邻近于显示区域DA的输出垫OPD在第二方向DR2上测量时，第三凹版图案GR-63和第四凹版图案GR-64可以布置在两个不同的区域中并且具有不同的距离。如图20中所示，第三凹版图案GR-63可以与最邻近于显示区域DA的输出垫OPD分隔开第三距离TT3，第四凹版图案GR-64可以与最邻近于显示区域DA的输出垫OPD分隔开不同于第三距离TT3的第四距离TT4。
第三凹版图案GR-63可以在第一方向DR1上设置在第四凹版图案GR-64之间。
第五凹版图案GR-65和第六凹版图案GR-66可以设置在第二中间绝缘层VLD2与输入垫IPD之间。
第五凹版图案GR-65和第六凹版图案GR-66可以具有与第三凹版图案GR-63和第四凹版图案GR-64的形状相似的形状，因此，将省略它们的详细描述。
第七凹版图案GR-67和第八凹版图案GR-68可以设置在输入垫IPD与第一中间绝缘层VLD1的第二内侧表面IS2之间。
第七凹版图案GR-67和第八凹版图案GR-68可以具有与第一凹版图案GR-61和第二凹版图案GR-62的形状相似的形状，因此，将省略它们的详细描述。
图21是示出根据本发明的其它示例性实施例的设置在图1的区域‘AA’中的凹版图案的形状的放大平面图，图22是沿图21的线II-II'截取的剖视图。
除了与凹版图案GR-7相关联的差异之外，将参照图21描述的显示装置DM7可以具有与参照图13和图14描述的显示装置DM1的特征基本相同的特征。因此，以下将更加详细地描述凹版图案GR-7的形状，并且将省略其它元件的详细描述以避免冗余。
凹版图案GR-7可以包括第一凹版图案GR-71至第五凹版图案GR-75。
第一凹版图案GR-71至第四凹版图案GR-74可以具有与参照图13描述的第一凹版图案GR-11至第四凹版图案GR-14的特征基本相同的特征。
第五凹版图案GR-75可以设置为多个。在示例性实施例中，多个第五凹版图案GR-75可以与例如第二中间绝缘层VLD2叠置。多个第五凹版图案GR-75可以部分地暴露第二中间绝缘层VLD2。多个第五凹版图案GR-75可以防止会发生在与第二中间绝缘层VLD2叠置的触摸绝缘层TSL中的位于触摸绝缘层TSL与层间绝缘层ILD之间的剥落问题朝向相邻的区域转移。
图23是示出根据本发明的其它示例性实施例的设置在图1的区域‘AA’中的凹版图案的形状的放大平面图，图24是沿图23的线II-II'截取的剖视图。
在图23中示出的显示装置DM8中，凹版图案GR-8可以包括第一凹版图案GR-81和第二凹版图案GR-82。
第一凹版图案GR-81可以与输出垫OPD叠置。在平面图中，第一凹版图案GR-81可以覆盖所有的输出垫OPD。第一凹版图案GR-81可以防止会发生在触摸绝缘层TSL与层间绝缘层ILD之间的剥落问题朝向输出垫OPD转移。
第二凹版图案GR-82可以与输入垫IPD叠置。在平面图中，第二凹版图案GR-82可以覆盖所有的输入垫IPD。第二凹版图案GR-82可以防止会发生在触摸绝缘层TSL与层间绝缘层ILD之间的剥落问题朝向输入垫IPD转移。
图25是示出根据本发明的其它示例性实施例的设置在图1的区域‘AA’中的凹版图案的形状的放大平面图，图26是沿图25的线II-II'截取的剖视图。
在图25中示出的显示装置DM9中，凹版图案GR-9可以包括第一凹版图案GR-91至第三凹版图案GR-93。
第一凹版图案GR-91可以设置在输出垫OPD与第一中间绝缘层VLD1的第一内侧表面IS1之间。在一些示例性实施例中，可以设置多个第一凹版图案GR-91。第一凹版图案GR-91可以置于输出垫线OPL之间但不与输出垫线OPL叠置。图25示出了一对第一凹版图案GR-91设置在输出垫线OPL中的相应的相邻的一对输出垫线OPL之间的示例，但是本发明不限于此。
由于第一凹版图案GR-91不与输出垫线OPL叠置，因此触摸绝缘层TSL可以覆盖输出垫线OPL。因此，尽管触摸绝缘层TSL具有第一凹版图案GR-91，但是触摸绝缘层TSL可以用来保护输出垫线OPL，另外，可以有助于减少在输出垫线OPL之间提供寄生电容器时会发生的信号干扰问题。
第二凹版图案GR-92可以设置在第二中间绝缘层VLD2与输出垫OPD之间。第二凹版图案GR-92可以设置为多个。第二凹版图案GR-92可以置于测试垫线TPL之间但不与测试垫线TPL叠置。图25示出了一对第二凹版图案GR-92设置在测试垫线TPL中的相应的相邻的一对测试垫线TPL之间的示例，但是本发明不限于此。第二凹版图案GR-92可以具有与第一凹版图案GR-91的效果相似的效果。
第三凹版图案GR-93可以设置在输入垫IPD与第一中间绝缘层VLD1的第二内侧表面IS2之间。第三凹版图案GR-93可以设置为多个。第三凹版图案GR-93可以置于输入垫线IPL之间但不与输入垫线IPL叠置。图25示出了一对第三凹版图案GR-93设置在输入垫线IPL中的相应的相邻的一对输入垫线IPL之间的示例，但是本发明不限于此。第三凹版图案GR-93可以具有与第一凹版图案GR-91的效果相似的效果。
第一凹版图案GR-91至第三凹版图案GR-93可以设置在触摸绝缘层TSL中。
第一凹版图案GR-91至第三凹版图案GR-93可以不与同栅极垫图案GPP设置在同一水平处的线(例如，输出垫线OPL、测试垫线TPL和输入垫线IPL)叠置。因此，即使当第一凹版图案GR-91至第三凹版图案GR-93在触摸绝缘层TSL下方延伸时，输出垫线OPL、测试垫线TPL和输入垫线IPL也不会被第一凹版图案GR-91至第三凹版图案GR-93暴露，并且可以被保护。
第一凹版图案GR-91至第三凹版图案GR-93的深度可以大于触摸绝缘层TSL的厚度。在示例性实施例中，例如，第一凹版图案GR-91至第三凹版图案GR-93可以延伸为穿透层间绝缘层ILD，并且延伸为穿透栅极绝缘层GI。图26示出了第一凹版图案GR-91至第三凹版图案GR-93穿透触摸绝缘层TSL、层间绝缘层ILD和栅极绝缘层GI的示例。在其它示例性实施例中，第一凹版图案GR-91至第三凹版图案GR-93可以暴露位于栅极绝缘层GI之下的底层(例如，图26的阻挡层BR)。
在参照图25和图26描述的上述实施例中，第一凹版图案GR-91至第三凹版图案GR-93不仅可以设置在触摸绝缘层TSL中，而且可以设置在设置于触摸绝缘层TSL下方的层中，这使得能够更加有效地防止会发生在触摸绝缘层TSL与层间绝缘层ILD之间的剥落问题转移到相邻的区域。
图27是示出根据本发明的其它示例性实施例的设置在图1的区域‘AA’中的凹版图案的形状的放大平面图，图28是沿图27的线II-II'截取的剖视图。
在图27中示出的显示装置DM10中，凹版图案GR-10可以包括第一凹版图案GR-101至第六凹版图案GR-106。
第一凹版图案GR-101至第三凹版图案GR-103可以具有与参照图8和图9描述的第一凹版图案GR1至第三凹版图案GR3的特征基本相同的特征。
第四凹版图案GR-104至第六凹版图案GR-106可以具有与参照图25和图26描述的第一凹版图案GR-91至第三凹版图案GR-93的特征基本相同的特征。
第一凹版图案GR-101和第四凹版图案GR-104可以彼此叠置。第二凹版图案GR-102和第五凹版图案GR-105可以彼此叠置。第三凹版图案GR-103和第六凹版图案GR-106可以彼此叠置。
第一凹版图案GR-101至第三凹版图案GR-103中的每个的深度可以小于第四凹版图案GR-104至第六凹版图案GR-106中的每个的深度。
第一凹版图案GR-101至第三凹版图案GR-103可以设置在触摸绝缘层TSL中。
第四凹版图案GR-104至第六凹版图案GR-106不仅可以设置在触摸绝缘层TSL中，而且可以设置在设置于触摸绝缘层TSL下方的至少一个层中。图28示出了第四凹版图案GR-104至第六凹版图案GR-106穿透触摸绝缘层TSL、层间绝缘层ILD和栅极绝缘层GI的示例。
在使用参照图27描述的显示装置DM10的情况下，不仅可能够获得参照图8和图9描述的显示装置DM的技术效果，而且可能够获得参照图25和图26描述的显示装置DM9的技术效果。
图29是示出根据本发明的其它示例性实施例的设置在图1的区域‘AA’中的凹版图案的形状的放大平面图，图30是沿图29的线II-II'截取的剖视图。
除了与虚设垫DPD相关联的差异之外，将参照图29和图30描述的显示装置DM11可以具有与参照图8和图9描述的显示装置DM的特征基本相同的特征。
图29和图30示出了凹版图案GR-11包括参照图8和图9描述的第一凹版图案GR1至第三凹版图案GR3的示例。然而，本发明不限于此，例如，图29和图30的显示装置DM11中的凹版图案GR-11可以包括图13至图28的凹版图案中的一个。
显示装置DM11还可以包括虚设垫DPD和虚设凸起DMP。虚设垫DPD可以具有与输出垫OPD和输入垫IPD的结构相同的结构。虚设凸起DMP可以具有与凸起BMP的结构相同的结构。虚设垫DPD和虚设凸起DMP可以彼此接触。虚设垫DPD可以不用来接收或发送期望操作显示装置DM11的信号。
虚设垫DPD可以通过设置在触摸绝缘层TSL中的第九开口OP9来接触虚设数据垫图案DDP，虚设数据垫图案DDP可以通过设置在层间绝缘层ILD中的第十开口OP10来接触虚设栅极垫图案DGP。
虚设垫DPD和虚设凸起DMP可以与驱动电路芯片IC叠置。在平面图中，虚设垫DPD可以设置在第二中间绝缘层VLD2与输出垫OPD之间和/或第二中间绝缘层VLD2与输入垫IPD之间。在平面图中，虚设垫DPD可以设置在测试电路TCR与输出垫OPD之间。图29示出了虚设垫DPD包括第一虚设垫DPD1和第二虚设垫DPD2的示例，第一虚设垫DPD1设置在第二中间绝缘层VLD2与输出垫OPD之间，第二虚设垫DPD2设置在第二中间绝缘层VLD2与输入垫IPD之间。虚设垫DPD的数量可以进行各种变化。
当驱动电路芯片IC设置(例如，安装)在显示面板DP上时，压力会集中在输出垫OPD和输入垫IPD上。因此，应力会集中在显示装置DM的与输出垫OPD和输入垫IPD叠置的组件上。在前述参照图29和图30描述的实施例中，虚设垫DPD和虚设凸起DMP可以与驱动电路芯片IC叠置，从而分配集中在输出垫OPD和输入垫IPD上的压力。
图31是示出根据本发明的其它示例性实施例的设置在图1的区域‘AA’中的凹版图案的形状的放大平面图，图32和图33是沿图31的线II-II'截取的剖视图。
在图31至图33的显示装置DM12和DM13中，凹版图案GR-12被示出为具有与参照图13和14描述的凹版图案相似的第一凹版图案GR-121至第四凹版图案GR-124。然而，本发明不限于此，例如，在图31至图33的显示装置DM12和DM13中，凹版图案GR-12可以包括参照图8至图28描述的凹版图案中的一个。
参照图31和图32，设置在第二中间绝缘层VLD2中的阻挡孔CNT1和CNT2可以限定在显示装置DM12中。阻挡孔CNT1和CNT2可以在平面图中在第一方向DR1上延伸。阻挡孔CNT1和CNT2可以不与测试电路TCR叠置。阻挡孔CNT1和CNT2可以包括在平面图中彼此面对并且测试电路TCR置于其间的第一阻挡孔CNT1和第二阻挡孔CNT2。
参照图31至图33，不仅设置在第二中间绝缘层VLD2中而且设置在层间绝缘层ILD中的阻挡孔CNT1和CNT2可以限定在显示装置DM13中。阻挡孔CNT1和CNT2可以穿透第二中间绝缘层VLD2和层间绝缘层ILD两者。
根据本发明的一些示例性实施例，显示装置可以包括具有凹版图案的触摸绝缘层。凹版图案可以防止会发生在触摸绝缘层与层间绝缘层之间并且造成输出垫与输入垫之间的短路的剥落问题。
虽然已经具体示出并描述了本发明的示例性实施例，但是本领域普通技术人员将理解的是，在不脱离所附权利要求的精神和范围的情况下，在此可以做出形式上和细节上的变化。

Claims (27)

1.一种显示装置，所述显示装置包括：
基底，包括显示区域和位于所述显示区域外部的非显示区域；
信号线，设置在所述基底上；
显示元件层，设置在所述信号线上，所述显示元件层包括在平面图中设置在所述显示区域中的显示元件；
垫组，包括输出垫，所述输出垫电连接到所述信号线并在所述平面图中设置在所述非显示区域中；
中间绝缘层，设置在所述信号线与所述显示元件层之间并暴露所述输出垫；
触摸电极层，设置在所述显示元件层上；以及
触摸绝缘层，设置在所述显示元件层上，所述触摸绝缘层接触所述触摸电极层，并在所述平面图中限定位于所述非显示区域中的凹版图案，
其中，所述凹版图案在所述平面图中位于所述输出垫与所述中间绝缘层之间。
2.根据权利要求1所述的显示装置，所述显示装置还包括层间绝缘层，
其中，所述信号线包括第一导电层和位于所述第一导电层上的第二导电层，
所述层间绝缘层设置在所述第一导电层与所述第二导电层之间，并且
所述层间绝缘层和所述触摸绝缘层中的每个包括无机材料。
3.根据权利要求2所述的显示装置，其中，所述触摸绝缘层和所述层间绝缘层彼此部分地接触，所述凹版图案暴露所述层间绝缘层。
4.根据权利要求1所述的显示装置，所述显示装置还包括：
驱动电路芯片，电连接到所述垫组并向所述信号线提供信号；以及
测试电路，与所述驱动电路芯片叠置，并电连接到所述输出垫。
5.根据权利要求1所述的显示装置，其中，所述垫组还包括输入垫，所述输入垫在所述平面图中设置在所述非显示区域中并与所述输出垫分隔开，并且
所述中间绝缘层包括第一中间绝缘层和第二中间绝缘层，暴露所述垫组的开口限定在所述第一中间绝缘层中，所述第二中间绝缘层在所述平面图中与所述第一中间绝缘层分隔开并设置在所述输入垫与所述输出垫之间。
6.根据权利要求5所述的显示装置，其中，所述凹版图案包括第一凹版图案，所述第一凹版图案设置在所述输出垫与所述第一中间绝缘层的所述开口的同所述显示区域相邻的侧表面之间。
7.根据权利要求6所述的显示装置，其中，所述凹版图案还包括完全暴露所述第二中间绝缘层的第二凹版图案。
8.根据权利要求6所述的显示装置，其中，所述凹版图案还包括设置在所述输出垫与所述第二中间绝缘层之间的第二凹版图案。
9.根据权利要求6所述的显示装置，其中，所述第一凹版图案在第一方向上延伸，并且
所述凹版图案还包括在与所述第一方向交叉的第二方向上延伸的第二凹版图案。
10.根据权利要求6所述的显示装置，其中，所述凹版图案还包括：
第二凹版图案，设置在所述输出垫与所述第二中间绝缘层之间；以及
第三凹版图案，与所述第二凹版图案分隔开并暴露所述第二中间绝缘层。
11.根据权利要求6所述的显示装置，其中，所述第一凹版图案以之字形形状延伸。
12.根据权利要求6所述的显示装置，其中，所述凹版图案还包括第二凹版图案，所述第二凹版图案设置在所述输出垫与所述第一中间绝缘层的所述开口的与所述显示区域相邻的所述侧表面之间，并与所述第一凹版图案分隔开，
其中，当从所述输出垫中的一个输出垫测量时，所述第一凹版图案和所述第二凹版图案布置在两个不同的区域中并且具有彼此不同的距离。
13.根据权利要求12所述的显示装置，其中，所述第一凹版图案包括在第一方向上彼此分隔开的多个第一凹版图案，
所述第二凹版图案包括在所述第一方向上彼此分隔开的多个第二凹版图案，并且
所述多个第一凹版图案在所述第一方向上设置在所述多个第二凹版图案之间。
14.根据权利要求6所述的显示装置，其中，所述凹版图案还包括暴露所述第二中间绝缘层的一部分的多个第二凹版图案。
15.根据权利要求5所述的显示装置，其中，所述凹版图案包括与所有的所述输出垫叠置的第一凹版图案。
16.根据权利要求5所述的显示装置，所述显示装置还包括将所述输出垫连接到所述信号线中的一些的输出垫线，
其中，所述凹版图案包括第一凹版图案，所述第一凹版图案设置在所述输出垫与所述第一中间绝缘层的所述开口的同所述显示区域相邻的侧表面之间，并设置在所述输出垫线中的相邻的输出垫线之间。
17.根据权利要求16所述的显示装置，其中，所述第一凹版图案的深度大于所述触摸绝缘层的厚度。
18.根据权利要求16所述的显示装置，其中，所述凹版图案还包括第二凹版图案，所述第二凹版图案设置在所述输出垫与所述第一中间绝缘层的所述开口的同所述显示区域相邻的所述侧表面之间，并与所述第一凹版图案叠置。
19.根据权利要求18所述的显示装置，其中，所述第一凹版图案的深度大于所述第二凹版图案的深度。
20.根据权利要求4所述的显示装置，所述显示装置还包括虚设垫，所述虚设垫在所述平面图中与所述驱动电路芯片叠置并设置在所述输出垫与所述测试电路之间。
21.根据权利要求5所述的显示装置，其中，阻挡孔限定在所述第二中间绝缘层中。
22.根据权利要求21所述的显示装置，所述显示装置还包括层间绝缘层，
其中，所述信号线包括第一导电层和位于所述第一导电层上的第二导电层，
所述层间绝缘层设置在所述第一导电层与所述第二导电层之间，
其中，所述阻挡孔穿透所述层间绝缘层。
23.一种显示装置，所述显示装置包括：
基底，包括显示区域和位于所述显示区域外部的非显示区域；
信号线，设置在所述基底上；
显示元件层，设置在所述信号线上，所述显示元件层包括在平面图中设置在所述显示区域中的显示元件；
垫组，包括电连接到所述信号线并且在所述平面图中设置在所述非显示区域中的输出垫；
驱动电路芯片，接触所述垫组，并向所述信号线提供信号；
触摸电极层，设置在所述显示元件层上；以及
触摸绝缘层，设置在所述显示元件层上，所述触摸绝缘层在所述平面图中限定位于所述非显示区域中的凹版图案，
其中，所述凹版图案不与所述垫组叠置，而与所述驱动电路芯片叠置，
其中，与所述输出垫中的至少一个叠置的开口限定在所述触摸绝缘层中。
24.根据权利要求23所述的显示装置，所述显示装置还包括层间绝缘层，
其中，所述信号线包括第一导电层和位于所述第一导电层上的第二导电层，
所述层间绝缘层设置在所述第一导电层与所述第二导电层之间，并且
所述层间绝缘层和所述触摸绝缘层中的每个包括无机材料。
25.根据权利要求24所述的显示装置，其中，所述触摸绝缘层和所述层间绝缘层彼此部分地接触，所述凹版图案暴露所述层间绝缘层。
26.根据权利要求23所述的显示装置，所述显示装置还包括测试电路，所述测试电路与所述驱动电路芯片叠置并电连接到所述输出垫，
其中，所述垫组还包括输入垫，所述输入垫在所述平面图中设置在所述非显示区域中并面对所述输出垫，并且所述测试电路置于所述输入垫与所述输出垫之间。
27.一种显示装置，所述显示装置包括：
基底，包括显示区域和位于所述显示区域外部的非显示区域；
显示元件层，设置在所述基底上，所述显示元件层包括在平面图中设置在所述显示区域中的显示元件；
垫组，设置在所述基底上，所述垫组包括在所述平面图中设置在所述非显示区域中的输出垫；
触摸电极层，设置在所述显示元件层上；以及
触摸绝缘层，设置在所述显示元件层上并接触所述触摸电极层，
其中，凹版图案设置在与所述非显示区域叠置的所述触摸绝缘层中，所述凹版图案不与所述垫组叠置，并且
其中，与所述输出垫中的至少一个叠置的开口限定在所述触摸绝缘层中。
CN201810205190.9A 2017-03-14 2018-03-13 显示装置 Active CN108573997B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311480992.8A CN117355180A (zh) 2017-03-14 2018-03-13 显示装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20170032016 2017-03-14
KR10-2017-0032016 2017-03-14
KR1020170094876A KR102379352B1 (ko) 2017-03-14 2017-07-26 표시 장치
KR10-2017-0094876 2017-07-26

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202311480992.8A Division CN117355180A (zh) 2017-03-14 2018-03-13 显示装置

Publications (2)

Publication Number Publication Date
CN108573997A CN108573997A (zh) 2018-09-25
CN108573997B true CN108573997B (zh) 2023-12-01

Family

ID=61683581

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202311480992.8A Pending CN117355180A (zh) 2017-03-14 2018-03-13 显示装置
CN201810205190.9A Active CN108573997B (zh) 2017-03-14 2018-03-13 显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202311480992.8A Pending CN117355180A (zh) 2017-03-14 2018-03-13 显示装置

Country Status (5)

Country Link
US (5) US10615242B2 (zh)
EP (1) EP3376350B1 (zh)
JP (2) JP7146421B2 (zh)
CN (2) CN117355180A (zh)
TW (1) TWI794216B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016013264A1 (ja) * 2014-07-23 2016-01-28 ソニー株式会社 表示装置、表示装置の製造方法、及び、電子機器
CN109102772B (zh) * 2017-06-20 2023-11-21 昆山国显光电有限公司 驱动电路板和显示装置
KR102503732B1 (ko) * 2017-11-30 2023-02-27 삼성디스플레이 주식회사 표시 장치
CN109407434B (zh) * 2018-11-22 2020-11-24 武汉华星光电技术有限公司 液晶显示装置
CN109698160B (zh) * 2018-12-27 2020-09-25 厦门天马微电子有限公司 阵列基板及其制作方法、显示面板、显示装置
KR102626707B1 (ko) * 2018-12-27 2024-01-17 엘지디스플레이 주식회사 표시장치
CN109871151B (zh) * 2019-03-29 2021-09-28 上海中航光电子有限公司 显示面板和显示装置
KR20200116577A (ko) * 2019-04-01 2020-10-13 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN112201155A (zh) * 2019-07-08 2021-01-08 瀚宇彩晶股份有限公司 显示面板
TWI742522B (zh) * 2020-01-30 2021-10-11 友達光電股份有限公司 顯示面板及其製造方法
CN111445806B (zh) * 2020-04-16 2022-07-26 上海中航光电子有限公司 显示面板和显示装置
KR20210130333A (ko) * 2020-04-21 2021-11-01 삼성디스플레이 주식회사 표시장치 및 그 검사방법
US20220173133A1 (en) * 2020-12-01 2022-06-02 Everdisplay Optronics (Shanghai) Co.,Ltd. Tft array substrate and display panel including the same
KR20220096887A (ko) * 2020-12-31 2022-07-07 엘지디스플레이 주식회사 표시 장치와 이를 이용한 멀티 스크린 표시 장치
WO2022259416A1 (ja) * 2021-06-09 2022-12-15 シャープディスプレイテクノロジー株式会社 表示装置
TWI773407B (zh) * 2021-06-25 2022-08-01 凌巨科技股份有限公司 彎曲型顯示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104241544A (zh) * 2013-06-17 2014-12-24 三星显示有限公司 阵列衬底
CN104701342A (zh) * 2013-12-05 2015-06-10 乐金显示有限公司 弯曲式显示装置
CN105280670A (zh) * 2014-05-30 2016-01-27 乐金显示有限公司 有机发光显示装置及其制造方法
CN106293197A (zh) * 2015-06-26 2017-01-04 三星显示有限公司 柔性显示装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3046955A (en) 1956-07-13 1962-07-31 Rossi Giovanni Heat exchanger with tubular elements, especially for hot-water and superheated-water heating boilers
JP3901004B2 (ja) 2001-06-13 2007-04-04 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに電子機器
US6835954B2 (en) * 2001-12-29 2004-12-28 Lg.Philips Lcd Co., Ltd. Active matrix organic electroluminescent display device
KR100895311B1 (ko) 2002-11-19 2009-05-07 삼성전자주식회사 액정 표시 장치 및 그 검사 방법
KR100943730B1 (ko) 2003-06-27 2010-02-23 엘지디스플레이 주식회사 씨오지 방식 디스플레이 장치
KR101427135B1 (ko) 2008-10-14 2014-08-07 엘지디스플레이 주식회사 씨오지 타입 액정표시장치용 어레이 기판
US9244573B2 (en) 2010-03-03 2016-01-26 Miraenanotech Co., Ltd. Capacitive touch panel including embedded sensing electrodes
KR101826898B1 (ko) * 2011-05-26 2018-03-23 삼성디스플레이 주식회사 표시패널
KR101341030B1 (ko) 2012-08-29 2013-12-13 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102010492B1 (ko) 2013-01-31 2019-08-13 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법
JP6130721B2 (ja) 2013-04-26 2017-05-17 株式会社ジャパンディスプレイ 平面表示装置
KR102257119B1 (ko) 2013-06-17 2021-05-31 삼성디스플레이 주식회사 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
KR102089246B1 (ko) 2013-07-19 2020-03-16 엘지디스플레이 주식회사 플렉서블 디스플레이 장치 및 플렉서블 디스플레이 장치의 제조방법
JP5964807B2 (ja) * 2013-08-30 2016-08-03 エルジー ディスプレイ カンパニー リミテッド フレキシブル有機電界発光装置及びその製造方法
KR101725893B1 (ko) * 2014-06-24 2017-04-12 엘지디스플레이 주식회사 터치스크린 패널 일체형 표시장치 및 제조방법
US9287329B1 (en) * 2014-12-30 2016-03-15 Lg Display Co., Ltd. Flexible display device with chamfered polarization layer
KR102283002B1 (ko) 2015-02-16 2021-07-30 삼성디스플레이 주식회사 표시장치
KR102323242B1 (ko) 2015-03-10 2021-11-08 삼성디스플레이 주식회사 가요성 표시 장치
KR102362819B1 (ko) * 2015-03-23 2022-02-14 삼성디스플레이 주식회사 가요성 표시 장치
WO2016152775A1 (ja) * 2015-03-25 2016-09-29 シャープ株式会社 表示装置
US9614183B2 (en) * 2015-04-01 2017-04-04 Apple Inc. Organic light-emitting diode displays with crack detection and crack propagation prevention circuitry
WO2016204121A1 (ja) * 2015-06-18 2016-12-22 シャープ株式会社 フレキシブル電子デバイス及びフレキシブル電子デバイスの製造方法
KR102517446B1 (ko) * 2015-12-02 2023-04-04 엘지디스플레이 주식회사 표시장치 및 그 제조방법
KR102400022B1 (ko) * 2015-12-30 2022-05-19 엘지디스플레이 주식회사 측부 구부림 구조를 갖는 플렉서블 유기발광 다이오드 표시장치
KR101926527B1 (ko) * 2016-09-30 2018-12-10 엘지디스플레이 주식회사 터치 센서를 가지는 유기 발광 표시 장치 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104241544A (zh) * 2013-06-17 2014-12-24 三星显示有限公司 阵列衬底
CN104701342A (zh) * 2013-12-05 2015-06-10 乐金显示有限公司 弯曲式显示装置
CN105280670A (zh) * 2014-05-30 2016-01-27 乐金显示有限公司 有机发光显示装置及其制造方法
CN106293197A (zh) * 2015-06-26 2017-01-04 三星显示有限公司 柔性显示装置

Also Published As

Publication number Publication date
US20210240301A1 (en) 2021-08-05
JP2018151633A (ja) 2018-09-27
CN108573997A (zh) 2018-09-25
US20180269269A1 (en) 2018-09-20
EP3376350A1 (en) 2018-09-19
JP7357740B2 (ja) 2023-10-06
US10990233B2 (en) 2021-04-27
CN117355180A (zh) 2024-01-05
TWI794216B (zh) 2023-03-01
EP3376350B1 (en) 2020-10-14
US11720213B2 (en) 2023-08-08
US20200235192A1 (en) 2020-07-23
TW201841105A (zh) 2018-11-16
JP7146421B2 (ja) 2022-10-04
US20220308698A1 (en) 2022-09-29
US10615242B2 (en) 2020-04-07
US11360621B2 (en) 2022-06-14
US20230350524A1 (en) 2023-11-02
JP2022177213A (ja) 2022-11-30

Similar Documents

Publication Publication Date Title
CN108573997B (zh) 显示装置
CN109857272B (zh) 显示装置
JP7376635B2 (ja) 表示装置
CN112086484A (zh) 显示设备
CN112713251A (zh) 显示装置
CN111916479A (zh) 显示装置
US11537233B2 (en) Touch display device with routing lines on an inclined part of the encapsulation layer
KR102379352B1 (ko) 표시 장치
KR20180001978A (ko) 회로 기판 및 회로 기판을 포함하는 표시장치
CN117423717A (zh) 显示装置和制造该显示装置的方法
KR20230103186A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant