CN112713251A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN112713251A
CN112713251A CN202011100510.8A CN202011100510A CN112713251A CN 112713251 A CN112713251 A CN 112713251A CN 202011100510 A CN202011100510 A CN 202011100510A CN 112713251 A CN112713251 A CN 112713251A
Authority
CN
China
Prior art keywords
layer
region
insulating
light emitting
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011100510.8A
Other languages
English (en)
Inventor
徐昇旴
李承宰
李志晃
韩素拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN112713251A publication Critical patent/CN112713251A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了一种显示装置。所述显示装置包括基体层、电路层、发光元件层和薄膜封装层。基体层包括显示区域和非显示区域。电路层包括多个绝缘层，所述多个绝缘层中的至少一个具有开口。发光元件层包括：发光区域，与显示区域叠置；谷区域，与开口叠置并具有凹形形状；以及峰区域，与非显示区域叠置，并且发光元件层位于电路层上。薄膜封装层包括有机封装层，有机封装层覆盖峰区域的至少一部分、发光区域和谷区域。

Description

显示装置
本申请要求于2019年10月24日提交的第10-2019-0133196号韩国专利申请的优先权和权益，所述韩国专利申请的全部内容通过引用全部包含于此。
技术领域
本公开的实施例的一个或更多个方面涉及一种显示装置。更具体地，本公开的实施例的一个或更多个方面涉及一种包括输入传感器的显示装置。
背景技术
正在开发应用于多媒体设备(诸如电视机、移动电话、平板计算机、导航设备和/或游戏设备)的各种显示装置。显示装置包括提供图像的像素、覆盖像素的薄膜封装层以及位于薄膜封装层上的输入传感器。
薄膜封装层包括有机层和无机层。有机层通过使液体有机材料固化而形成。正在开发一种控制有机材料的扩展以允许具有流动性的有机材料形成在期望区域中的结构。
近年来，已经在进行研究以减小显示装置中的显示面板的无效空间，并且基本同时地，需要(或期望)与有机材料扩展结构相关的开发以防止有机层的有机材料溢出到显示面板外部(或降低有机层的有机材料溢出到显示面板外部的可能性)。
发明内容
本公开的实施例的一个或更多个方面涉及一种具有减小的无效空间的显示装置。
本公开的实施例的一个或更多个方面提供了一种能够有效地(或适当地)阻挡(或减少)薄膜封装层的有机封装层的流动的显示装置。
本公开的实施例提供了一种显示装置，所述显示装置包括：基体层，包括显示区域和被限定为与显示区域相邻的非显示区域；电路层，位于基体层上并且包括多个绝缘层，所述多个绝缘层中的至少一个层具有开口，开口被限定为穿过所述多个绝缘层中的所述至少一个层并且与非显示区域叠置；发光元件层，位于电路层上，并且包括其至少一部分与显示区域叠置的发光区域、与开口叠置并具有凹形形状的谷区域以及与非显示区域叠置的峰区域；以及薄膜封装层，位于发光元件层上，并且包括覆盖发光区域和谷区域并覆盖峰区域的至少一部分的有机封装层。发光元件层包括发光元件和像素限定层，发光元件包括位于电路层上的第一电极、位于第一电极上的发光层和位于发光层上的第二电极，像素限定层使第一电极的一部分暴露。
显示装置还包括输入传感器，输入传感器位于薄膜封装层上并且包括多个感测电极以及连接到所述多个感测电极的多条信号线。信号线之中的位于非显示区域的最外侧位置处的信号线与谷区域叠置。
所述多个绝缘层包括：第一绝缘层，具有被限定为穿过第一绝缘层的开口；以及第二绝缘层，位于第一绝缘层上以覆盖开口，第二绝缘层的部分具有凹形形状并且与开口叠置，并且谷区域限定在第二绝缘层的具有凹形形状的部分上。
所述多个绝缘层包括：第一绝缘层；以及第二绝缘层，具有被限定为穿过第二绝缘层的开口并且位于第一绝缘层上，并且谷区域限定在第一绝缘层的通过开口暴露的部分上。
显示装置还包括位于基体层上并与峰区域叠置的峰部分，峰部分包括多个层，并且峰部分的所述多个层中的至少一个通过与像素限定层和所述多个绝缘层中的一个的工艺相同的工艺形成。
显示装置还包括与峰区域叠置并且与峰部分间隔开的坝，坝包括多个层，并且坝的所述多个层中的至少一个通过与所述多个绝缘层和像素限定层中的一个的工艺相同的工艺形成。
薄膜封装层还包括第一无机封装层和第二无机封装层，有机封装层位于第一无机封装层与第二无机封装层之间，并且第一无机封装层和第二无机封装层在峰部分的至少一部分中彼此接触。
谷区域包括绝缘图案，绝缘图案包括多个层，绝缘图案的所述多个层中的至少一个通过与像素限定层和所述多个绝缘层中的一个的工艺相同的工艺形成，并且从基体层到绝缘图案的距离小于从基体层到峰部分的距离。
绝缘图案包括第一绝缘图案和与第一绝缘图案间隔开的第二绝缘图案。
绝缘图案接触峰部分。
发光层和像素限定层位于发光区域中。
发光层位于发光区域中，像素限定层位于发光区域、谷区域和峰区域中。
本公开的实施例提供了一种显示装置，所述显示装置包括：基体层，包括显示区域和与显示区域相邻的非显示区域；多个绝缘层，所述多个绝缘层中的至少一个层具有开口，开口被限定为穿过所述多个绝缘层中的所述至少一个层并且与非显示区域叠置；发光元件，发光元件的至少一部分与显示区域叠置并且位于所述多个绝缘层上；像素限定层，位于所述多个绝缘层上并且包括发光区域、与开口叠置并且具有凹形形状的谷区域和与非显示区域叠置的峰区域；以及薄膜封装层，位于发光元件上并且包括覆盖峰区域的至少一部分、发光区域和谷区域的有机封装层。
显示装置还包括输入传感器，输入传感器位于薄膜封装层上并且包括多个感测电极以及连接到所述多个感测电极的多条信号线。所述多条信号线中的位于非显示区域的最外侧位置处的信号线与谷区域叠置。
发光元件包括位于所述多个绝缘层上的第一电极、位于第一电极上并与显示区域叠置的发光层以及位于发光层上的第二电极，像素限定层使位于发光区域中的第一电极的一部分暴露。
所述多个绝缘层包括：第一绝缘层，具有被限定为穿过第一绝缘层的开口，以及第二绝缘层，位于第一绝缘层上以覆盖开口；第二绝缘层的部分具有与开口叠置的凹形形状，并且谷区域限定在第二绝缘层的具有凹形形状的部分上。
所述多个绝缘层包括：第一绝缘层；以及第二绝缘层，具有被限定为穿过第二绝缘层的开口并且位于第一绝缘层上，并且谷区域限定在第一绝缘层的通过开口暴露的一部分上。
显示装置还包括位于基体层上并与峰区域叠置的峰部分，峰部分包括多个层，并且峰部分的所述多个层中的至少一个通过与像素限定层和所述多个绝缘层中的一个的工艺相同的工艺形成。
薄膜封装层包括顺序地布置在基体层上的第一无机封装层、有机封装层和第二无机封装层，有机封装层覆盖峰部分的一部分、谷区域和发光元件，并且第一无机封装层和第二无机封装层在峰部分的至少一部分中彼此接触。
谷区域包括绝缘图案，并且从基体层到绝缘图案的距离小于从基体层到峰部分的距离。
像素限定层设置有在谷区域中被限定为穿过像素限定层的孔。
本公开的实施例提供了一种显示装置，所述显示装置包括：基体层，包括显示区域和与显示区域相邻的非显示区域；电路层，位于基体层上并且包括多个绝缘层；发光元件，与显示区域叠置并且包括位于电路层上的第一电极、发光层和第二电极；像素限定层，位于所述多个绝缘层上并使第一电极暴露；峰部分，位于非显示区域中并与发光元件间隔开；薄膜封装层，覆盖峰部分、发光元件和像素限定层；多个感测电极，位于薄膜封装层上；以及多条信号线，连接到所述多个感测电极。所述多个绝缘层之中的至少一个绝缘层设置有穿过其限定并与非显示区域叠置的开口，限定在峰部分和发光元件之间并与开口叠置的区域被限定为谷区域，并且所述多条信号线之中的至少一条信号线与谷区域叠置。
薄膜封装层包括顺序地布置在基体层上的第一无机封装层、有机封装层和第二无机封装层，有机封装层覆盖峰部分的一部分、谷区域和发光元件，并且第一无机封装层和第二无机封装层在峰部分的至少一部分中彼此接触。
所述多个绝缘层包括：第一绝缘层，开口被限定为穿过第一绝缘层；以及第二绝缘层，位于第一绝缘层上以覆盖开口，第二绝缘层的部分具有与开口叠置的凹形形状，并且谷区域限定在第二绝缘层的具有凹形形状的部分上。
所述多个绝缘层包括：第一绝缘层；以及第二绝缘层，设置有被限定为穿过第二绝缘层的开口并且位于第一绝缘层上，并且谷区域限定在第一绝缘层的通过开口暴露的部分上。
峰部分包括多个层，并且峰部分的所述多个层中的至少一个通过与像素限定层和所述多个绝缘层中的一个的工艺相同的工艺形成。
谷区域包括绝缘图案，绝缘图案包括多个层，绝缘图案的所述多个层中的至少一个通过与像素限定层和所述多个绝缘层中的一个的工艺相同的工艺形成，并且从基体层到绝缘图案的距离小于从基体层到峰部分的距离。
绝缘图案包括第一绝缘图案和与第一绝缘图案间隔开的第二绝缘图案。
谷区域包括绝缘图案，并且绝缘图案具有凹形形状。
根据以上所述，可以减小显示装置的无效空间。
另外，可以有效地(或适当地)阻挡(或减少)形成薄膜封装层的有机封装层的流动。
附图说明
当结合附图考虑时，通过参照以下详细描述，本公开的以上和其它优点将变得容易明显，在附图中：
图1A是示出根据本公开的示例实施例的显示装置的透视图；
图1B是示出根据本公开的示例实施例的显示装置的剖视图；
图2A是示出根据本公开的示例实施例的显示模块的剖视图；
图2B是示出根据本公开的示例实施例的显示面板的平面图；
图3A是示出根据本公开的示例实施例的像素的等效电路图；
图3B是示出根据本公开的示例实施例的显示面板的放大剖视图；
图4A至图4C是示出根据本公开的示例实施例的薄膜封装层的剖视图；
图5A是示出根据本公开的示例实施例的输入传感器的剖视图；
图5B是示出根据本公开的示例实施例的输入传感器的平面图；
图5C是沿图5B的线I-I'截取的剖视图；
图5D是沿图5B的线II-II'截取的剖视图；
图6A和图6B是示出根据本公开的示例实施例的显示模块的剖视图；
图7至图9是示出根据本公开的示例实施例的显示模块的局部剖视图；以及
图10A至图10C和图11至图13是示出根据本公开的示例实施例的显示模块的剖视图。
具体实施方式
本公开可以进行各种修改并以许多不同的形式实现，因此将在附图中例示并且在下文中更详细地描述具体实施例。然而，本公开不应限于具体公开的形式，并且应被解释为包括本公开的精神和范围中所包括的所有修改、等同物或替换物。
同样的附图标记始终指同样的元件。在附图中，为了有效地描述技术内容，夸大了组件的厚度、比例和尺寸。如这里使用的，术语“和/或”包括一个或更多个相关所列项的任何组合和所有组合。诸如“……中的至少一个(种/者)”、“……中的一个(种/者)”和“从……中选择”的表述位于一列元件(要素)之后时，修饰的是整列的元件(要素)，而不是修饰该列中的个别元件(要素)。此外，当描述本公开的实施例时，“可以(可)”的使用指“本公开的一个或更多个实施例”。
将理解的是，尽管这里可以使用术语第一、第二等来描述各种元件、组件、区域、层和/或部分，但这些元件、组件、区域、层和/或部分不应被这些术语限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不脱离本公开的教导的情况下，下面讨论的第一元件、第一组件、第一区域、第一层或第一部分可以被称为第二元件、第二组件、第二区域、第二层或第二部分。如这里使用的，除非上下文另外明确地指出，否则单数形式“一”、“一个(种/者)”和“该(所述)”也意图包括复数形式。
除非另外限定，否则这里使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。还将理解的是，术语(诸如在通用词典中限定的术语)应被解释为具有与它们在相关领域的上下文中的含义一致的含义，而将不以理想化或过于形式化的含义来进行解释，除非这里明确地如此限定。
在本公开中，将理解的是，当诸如层、膜、区域或基底的元件被称为“在”另一元件“上”时，该元件可以“直接在”所述另一元件“上”(其间不具有任何中间元件)，或者也可以存在中间元件。类似地，将理解的是，当诸如层、膜、区域或基底的元件被称为“在”另一元件“下方”时，该元件可以“直接在”所述另一元件“下方”(其间不具有任何中间元件)，或者也可以存在中间元件。另外，本公开中的术语“在……上”可以表示元件的一部分定位在另一元件的下部以及上部处。
还将理解的是，当术语“包括”和/或“包含”用在该说明书中时，说明存在陈述的特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。
同时，在本公开中，当元件被称为“直接连接”到另一元件时，在层、膜、区域和/或基底与另一层、膜、区域和/或基底之间不存在中间元件。例如，术语“直接连接”可以表示在两个层或两个构件之间不使用另外的粘合剂的情况下连接两个层或两个构件。
在下文中，将参照附图来描述本公开的示例实施例。
图1A是示出根据本公开的示例实施例的显示装置DD的透视图。图1B是示出根据本公开的示例实施例的显示装置DD的剖视图。
参照图1A，显示装置DD可以包括显示表面DD-IS。显示表面DD-IS可以包括限定在其中的显示区域DD-DA和非显示区域DD-NDA。显示区域DD-DA可以是通过其显示图像IM的区域。图1A示出了应用图标作为图像IM。非显示区域DD-NDA可以是不通过其显示图像IM的区域。像素可以布置在显示区域DD-DA中，并且可以不布置在非显示区域DD-NDA中。像素可以指提供图像IM的有效像素。
显示区域DD-DA基本平行于由第一方向DR1和第二方向DR2限定的表面。第三方向DR3指示显示区域DD-DA的法线方向，即，显示装置DD的厚度方向。每个构件的前(或上)表面和后(或下)表面通过第三方向DR3彼此区分开。然而，由第一方向DR1、第二方向DR2和第三方向DR3指示的方向是彼此相对的，并且可以改变为其它方向。
图1A示出了可以应用于移动电话终端的显示装置DD作为代表性示例。在一些实施例中，安装在主板上的电子模块、相机模块和电源模块可以与显示装置DD一起放置在支架/壳体上以形成移动电话终端。根据本公开的显示装置DD可以应用于诸如电视机和/或监视器的大型电子物品以及诸如平板计算机、汽车导航单元、游戏单元和/或智能手表的小型和/或中型电子物品。
显示装置DD的边框区域可以由非显示区域DD-NDA限定。非显示区域DD-NDA可以被限定为与显示区域DD-DA相邻。非显示区域DD-NDA可以围绕显示区域DD-DA。然而，根据另一示例实施例，非显示区域DD-NDA和显示区域DD-DA可以具有相对于彼此设计的形状。根据另一示例实施例，可以省略非显示区域DD-NDA。
在本公开的示例实施例中，显示装置DD包括平坦形状的显示表面DD-IS，然而，显示表面DD-IS不应限于平坦形状。显示装置DD可以包括弯曲显示表面或三维显示表面。三维显示表面可以包括彼此面向不同方向的多个显示区域。
参照图1B，显示装置DD可以包括窗WM、光学层LM、显示模块DM、保护膜PM、第一粘合层AM1、第二粘合层AM2和第三粘合层AM3。显示模块DM可以位于保护膜PM与光学层LM之间。光学层LM可以位于显示模块DM与窗WM之间。第一粘合层AM1将显示模块DM附着到保护膜PM，第二粘合层AM2将显示模块DM附着到光学层LM，并且第三粘合层AM3将光学层LM附着到窗WM。在一些实施例中，可以省略第一粘合层AM1、第二粘合层AM2和/或第三粘合层AM3。
保护膜PM可以保护显示模块DM。保护膜PM可以提供(包括)暴露于外部的外表面和附着到第一粘合层AM1的粘合表面。保护膜PM可以防止或减少外部湿气进入显示模块DM，并且可以基本吸收外部冲击。
窗WM可以保护显示模块DM免受外部冲击，并且可以向用户提供输入表面。窗WM可以包括塑料膜作为其基体构件。窗WM可以具有多层结构。窗WM的基体构件可以具有选自于玻璃基底、塑料膜和塑料基底的多层结构。窗WM还可以包括边框图案。多层结构可以通过连续工艺或使用粘合剂的粘合工艺形成。此外，窗WM还可以包括位于基体构件上的功能层。功能层可以包括硬涂层、抗指纹层、抗反射层和/或自修复层。
光学层LM可以减小入射到其的外部光的反射率。光学层LM可以包括至少偏振器。光学层LM还可以包括延迟器。根据本公开的实施例，可以省略光学层LM。
显示模块DM可以包括显示面板DP和输入传感器IS。显示面板DP可以是有机发光显示面板，然而，显示面板DP不应受特别限制。例如，显示面板DP可以是作为另一种自发射显示面板的量子点发光显示面板。量子点发光显示面板的发光层可以包括量子点和/或量子棒。在下文中，有机发光显示面板将被描述为显示面板DP的代表性示例。
输入传感器IS直接位于显示面板DP上。在本公开中，“直接在……上”表示通过连续工艺形成，而不是使用单独的粘合层附着。
显示面板DP可以产生与输入到其的图像数据对应的图像IM(参照图1A)。在本示例实施例中，有机发光显示面板被描述为代表性示例，然而，显示面板DP不应限于有机发光显示面板。
输入传感器IS可以获得外部输入的坐标信息。例如，输入传感器IS可以通过电容方法感测外部输入。输入传感器IS的操作不应受特别限制。例如，输入传感器IS可以通过电磁感应方法和/或压力感测方法来感测外部输入。
在一些实施例中，根据本公开的示例实施例的显示模块DM还可以包括抗反射层。抗反射层可以包括滤色器或者导电层/绝缘层/导电层的堆叠结构。从外部入射到显示模块DM(入射在显示模块DM上)的光可以被抗反射层吸收、相消干涉和/或偏振，因此，可以减小外部光的反射率。可以用抗反射层来代替光学层LM的功能。
第一粘合层AM1、第二粘合层AM2和第三粘合层AM3中的每个可以是有机粘合层，诸如光学透明粘合剂(OCA)膜、光学透明树脂(OCR)和/或压敏粘合剂(PSA)膜。有机粘合层可以包括粘合剂材料，诸如聚氨酯类粘合剂、聚丙烯酸类粘合剂、聚酯类粘合剂、聚环氧类粘合剂和/或聚乙酸乙烯酯类粘合剂。
在一些实施例中，根据显示面板DP的形状，显示装置DD还可以包括支撑上述组件的框架结构。例如，在显示装置DD包括可折叠显示面板的情况下，框架结构可以具有接合结构或铰接结构。
图2A是示出根据本公开的示例实施例的显示模块DM的剖视图。图2B是示出根据本公开的示例实施例的显示面板DP的平面图。图3A是示出根据本公开的示例实施例的像素PXi的等效电路图。图3B是示出根据本公开的示例实施例的显示面板DP的放大剖视图。
参照图2A，显示模块DM可以包括显示面板DP和输入传感器IS。显示面板DP可以包括基体层BL、设置在基体层BL上的电路层DP-CL、发光元件层DP-OLED和薄膜封装层TFE。基体层BL可以包括至少一个塑料膜。基体层BL可以包括塑料基底、玻璃基底、金属基底和/或有机/无机复合基底作为柔性基底。
电路层DP-CL可以包括至少一个绝缘中间层、多个导电层和半导体层。电路层DP-CL的导电层可以形成像素的信号线或驱动电路。发光元件层DP-OLED可以包括发光元件OLED(见图3A)。薄膜封装层TFE可以封装发光元件层DP-OLED。薄膜封装层TFE可以包括无机层和有机层。薄膜封装层TFE可以包括至少两个无机层和位于两个无机层之间的有机层。无机层可以保护发光元件层DP-OLED免受湿气和氧的影响，并且有机层可以保护发光元件层DP-OLED免受诸如灰尘颗粒的外来物质的影响。无机层可以包括氮化硅层、氮氧化硅层、氧化硅层、氧化钛层和/或氧化铝层。有机层可以包括丙烯酸类有机层，然而，有机层不应限于此或由此限制。
输入传感器IS可以直接位于薄膜封装层TFE上。输入传感器IS可以包括感测电极和信号线。感测电极和信号线可以具有单层或多层结构。
感测电极和信号线可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟锡锌(ITZO)、PEDOT、金属纳米线和/或石墨烯。感测电极和信号线可以包括金属层，金属层包括例如钼、银、钛、铜、铝或它们的任何合金。感测电极和信号线可以具有相同的层结构或不同的层结构。稍后将提供输入传感器IS的更详细描述。
如图2B中所示，显示面板DP可以包括显示区域DP-DA和非显示区域DP-NDA。在本示例实施例中，非显示区域DP-NDA可以沿显示区域DP-DA的边缘限定。显示面板DP的显示区域DP-DA和非显示区域DP-NDA可以分别对应于显示装置DD的显示区域DD-DA和非显示区域DD-NDA。显示面板DP的显示区域DP-DA和非显示区域DP-NDA可以不必与显示装置DD的显示区域DD-DA和非显示区域DD-NDA相同，并且可以根据显示面板DP的结构/设计而改变。
显示面板DP可以包括驱动电路GDC、多条信号线SL-Vint、SL-VDD、EL、GL、DL和SL-D、电力电极以及多个像素PX。其中布置有像素PX的区域可以被限定为显示区域DP-DA。
驱动电路GDC可以包括扫描驱动电路GDC。扫描驱动电路GDC可以产生多个扫描信号并且可以将扫描信号顺序地输出到多条扫描线GL。另外，扫描驱动电路GDC可以产生多个发光控制信号并且可以将发光控制信号顺序地输出到多条发光控制线EL。
在图2B中，多个扫描信号和多个发光控制信号从一个扫描驱动电路GDC输出，然而，它们不应限于此或由此限制。根据另一实施例，多个扫描驱动电路可以划分并输出多个扫描信号，并且可以划分并输出多个发光控制信号。根据另一实施例，产生并输出多个扫描信号的驱动电路和产生并输出多个发光控制信号的驱动电路可以彼此分开地设置。另一扫描驱动电路可以进一步设置在显示面板DP中以在第二方向DR2上面对图2B中示出的扫描驱动电路GDC。
扫描驱动电路GDC可以包括在电路层DP-CL中。扫描驱动电路GDC可以包括通过与像素PX的驱动电路的工艺相同的工艺形成的多个薄膜晶体管。
在一些实施例中，显示面板DP还可以包括以膜上芯片(COF)方法结合到垫(pad，又称为“焊盘”)PD的数据驱动电路。在本公开的示例实施例中，数据驱动电路也可以集成在电路层DP-CL中。
信号线GL、DL、EL、SL-VDD、SL-Vint和SL-D可以包括扫描线GL、发光控制线EL、数据线DL、电力线SL-VDD、初始化电压线SL-Vint和虚设信号线SL-D。信号线GL、DL、EL、SL-VDD、SL-Vint和SL-D可以包括在电路层DP-CL中，并且可以省略信号线GL、DL、EL、SL-VDD、SL-Vint和SL-D中的一些线。垫PD可以连接到信号线GL、DL、EL、SL-VDD、SL-Vint和SL-D的端部。
扫描线GL可以分别连接到像素PX之中的对应的像素，数据线DL可以分别连接到像素PX之中的对应的像素。发光控制线EL中的每条可以被布置为基本平行于扫描线GL之中的对应的扫描线。
电力线SL-VDD可以连接到像素PX，并且可以将第一电力电压提供到像素PX。电力线SL-VDD可以包括在第一方向DR1上延伸的多条线和在第二方向DR2上延伸的多条线。
初始化电压线SL-Vint可以将初始化电压Vint(见图3A)提供到像素PX。初始化电压线SL-Vint可以包括在第一方向DR1上延伸的多条线和在第二方向DR2上延伸的多条线。
虚设信号线SL-D可以将控制信号提供到扫描驱动电路GDC。虚设信号线SL-D可以将第二电力电压提供到电力电极。第二电力电压可以具有与第一电力电压的电平不同的电平。第二电力电压可以具有比第一电力电压的电平低的电平。
图3A示出了连接到多条数据线DL之中的第k数据线DLk的第i像素PXi作为代表性示例。第i像素PXi响应于施加到第i扫描线GLi的第i扫描信号Si而被激活。
第i像素PXi可以包括像素驱动电路CC以控制发光元件OLED。发光元件OLED可以与从像素驱动电路CC供应的电流量对应地以预定的(或设定的)亮度发光。第一电源电压ELVDD的电位可以被设定为高于第二电源电压EVLSS的电位。第一电源电压ELVDD被提供到电力线SL-VDD。
像素驱动电路CC可以包括七个薄膜晶体管T1至T7和一个电容器Cst。然而，包括七个薄膜晶体管T1至T7和一个电容器Cst的像素驱动电路CC仅是示例，并且像素驱动电路CC可以以各种方式改变。
驱动晶体管可以控制供应到发光元件OLED的驱动电流。第二晶体管T2的输出电极可以电连接到发光元件OLED。第二晶体管T2的输出电极可以经由第六晶体管(或称为像素晶体管)T6连接到发光元件OLED。
第六晶体管T6可以连接在第一晶体管T1的输出电极与第一电极EL1(参照图3B)之间，第一电极EL1是发光元件OLED的阳极电极。第六晶体管T6的控制电极可以连接到第i发光控制线ELi。
控制晶体管的控制电极可以接收控制信号。施加到第i像素PXi的控制信号可以包括施加到第i-1扫描线GLi-1的第i-1扫描信号Si-1、第i扫描信号Si、施加到第i+1扫描线GLi+1的第i+1扫描信号Si+1、数据信号Dk和第i发光控制信号Ei。在示例实施例中，控制晶体管可以包括第一晶体管T1以及第三晶体管T3至第七晶体管T7。
第一晶体管T1可以包括连接到第k数据线DLk的感测电极、连接到第i扫描线GLi的控制电极以及连接到第二晶体管T2的输出电极的输出电极。第一晶体管T1可以响应于施加到第i扫描线GLi的扫描信号Si(在下文中，称为“第i扫描信号”)而导通，并且可以将施加到第k数据线DLk的数据信号Dk提供到电容器Cst。
参照图3B，显示面板DP可以包括多个绝缘层、半导体图案、导电图案和信号线。绝缘层、半导体层和导电层可以通过涂覆工艺和沉积工艺形成。然后，可以通过光刻工艺选择性地使绝缘层、半导体层和导电层图案化。可以通过上述方法形成包括在电路层DP-CL和发光元件层DP-OLED中的半导体图案、导电图案和信号线。
基体层BL可以包括合成树脂层。合成树脂层可以包括热可固化树脂。基体层BL可以具有多层结构。例如，基体层BL可以具有合成树脂层、粘合层和合成树脂层的三层结构。在一些实施例中，合成树脂层可以是聚酰亚胺类树脂层，然而，合成树脂层不应受特别限制。合成树脂层可以包括丙烯酸类树脂、甲基丙烯酸类树脂、聚异戊二烯、乙烯类树脂、环氧类树脂、氨基甲酸酯类树脂、纤维素类树脂、硅氧烷类树脂、聚酰胺类树脂和苝类树脂中的至少一种。此外，基体层BL可以包括玻璃基底、金属基底和/或有机/无机复合基底。
至少一个无机层可以形成在基体层BL的上表面上。无机层可以包括氧化铝、氧化钛、氧化硅、氮氧化硅、氧化锆和氧化铪中的至少一种。无机层可以设置为多个。无机层可以形成阻挡层和/或缓冲层。在本示例实施例中，显示面板DP可以包括缓冲层BFL。
缓冲层BFL可以改善基体层BL与半导体图案之间的粘结力。缓冲层BFL可以包括氧化硅层和氮化硅层。氧化硅层和氮化硅层可以彼此交替地堆叠。
半导体图案可以设置在缓冲层BFL上。半导体图案可以包括多晶硅，然而，半导体图案不应限于此或由此限制。半导体图案可以包括非晶硅和/或金属氧化物。
图3B仅示出了一些半导体图案，并且在平面图中另外的半导体图案可以进一步设置在像素PX的其它区域上。半导体图案可以在像素PX之上以特定的(或设定的)排列布置。半导体图案可以根据其掺杂状态而具有不同的电特性。半导体图案可以包括掺杂区和非掺杂区。掺杂区可以掺杂有N型掺杂剂或P型掺杂剂。P型晶体管可以包括掺杂有P型掺杂剂的掺杂区。
掺杂区可以具有比非掺杂区的导电率大的导电率，并且可以基本用作电极或信号线。非掺杂区可以对应于晶体管的有源(或沟道)部分。例如，半导体图案的一部分可以是晶体管的有源部分，半导体图案的另一部分可以是晶体管的源极或漏极，半导体图案的所述另一部分可以是连接电极或连接信号线。
如图3B中所示，第一晶体管T1的源极S1、有源部分A1和漏极D1可以由半导体图案形成，第六晶体管T6的源极S6、有源部分A6和漏极D6可以由半导体图案形成。源极S1和S6以及漏极D1和D6可以在剖面中从有源部分A1和A6沿相反方向延伸。连接信号线的一部分可以由半导体图案形成。
第一中间绝缘层10可以位于缓冲层BFL上。第一中间绝缘层10可以共同地与像素PX叠置，并且可以覆盖半导体图案。第一中间绝缘层10可以包括无机层和/或有机层，并且可以具有单层或多层结构。第一中间绝缘层10可以包括氧化铝、氧化钛、氧化硅、氮氧化硅、氧化锆和氧化铪中的至少一种。在本示例实施例中，第一中间绝缘层10可以是具有单层结构的氧化硅层。在一些实施例中，电路层DP-CL的绝缘层(稍后将更详细地描述)也可以包括无机层和/或有机层并且可以具有单层或多层结构。无机层可以包括上述材料中的至少一种。
栅极G1和G6可以设置在第一中间绝缘层10上。栅极G1可以是金属图案的一部分。栅极G1和G6可以分别与有源部分A1和A6叠置。栅极G1和G6可以在半导体图案的掺杂工艺中充当掩模。
第二中间绝缘层20可以位于第一中间绝缘层10上以覆盖栅极G1和G6。第二中间绝缘层20可以共同地与像素PX叠置。第二中间绝缘层20可以包括无机层和/或有机层，并且可以具有单层或多层结构。在本示例实施例中，第二中间绝缘层20可以是具有单层结构的氧化硅层。
第一连接电极SD1可以位于第二中间绝缘层20上。第一连接电极SD1可以通过穿过第一中间绝缘层10和第二中间绝缘层20限定的接触孔CNT-1连接到连接信号线。
第一绝缘层30可以位于第二中间绝缘层20上。第一绝缘层30可以是但不限于有机层。第二连接电极SD2可以位于第一绝缘层30上。第二连接电极SD2可以通过穿过第一绝缘层30限定的接触孔CNT-2连接到第一连接电极SD1。
第二绝缘层40可以位于第一绝缘层30上以覆盖第二连接电极SD2。第二绝缘层40可以是但不限于有机层。第一电极EL1可以位于第二绝缘层40上。第一电极EL1可以通过穿过第二绝缘层40限定的接触孔CNT-3连接到第二连接电极SD2。可以穿过像素限定层PDL限定开口OP。第一电极EL1的至少一部分可以通过像素限定层PDL的开口OP暴露。
如图3B中所示，显示区域DP-DA可以包括发光区域PXA和与发光区域PXA相邻的非发光区域NPXA。非发光区域NPXA可以围绕发光区域PXA。在本示例实施例中，发光区域PXA可以被限定为与第一电极EL1的通过像素限定层PDL的开口OP暴露的部分对应。
空穴控制层HCL可以共同地设置在发光区域PXA和非发光区域NPXA中。空穴控制层HCL可以包括空穴传输层并且还可以包括空穴注入层。发光层EML可以位于空穴控制层HCL上。发光层EML可以位于与开口OP对应的区域中。也就是说，发光层EML可以在被划分成多个部分之后形成在像素PX中的每个中。
电子控制层ECL可以位于发光层EML上。电子控制层ECL可以包括电子传输层并且还可以包括电子注入层。可以使用开口掩模在多个像素PX中共同地形成空穴控制层HCL和电子控制层ECL。第二电极EL2可以位于电子控制层ECL上。第二电极EL2可以具有一体的形状并且可以共同地设置在多个像素PX中。
薄膜封装层TFE可以位于第二电极EL2上。薄膜封装层TFE可以共同地设置在像素PX中。在本示例实施例中，薄膜封装层TFE可以直接覆盖第二电极EL2。在本公开的示例实施例中，盖层可以进一步设置在薄膜封装层TFE与第二电极EL2之间以覆盖第二电极EL2。在这种情况下，薄膜封装层TFE可以直接覆盖盖层。
图4A至图4C是分别示出根据本公开的示例实施例的薄膜封装层TFE1、TFE2和TFE3的剖视图。
参照图4A，薄膜封装层TFE1可以包括n个无机层IOL1至IOLn。薄膜封装层TFE1可以包括n-1个有机层OL1至OLn-1，并且n-1个有机层OL1至OLn-1可以与n个无机层IOL1至IOLn交替地堆叠。n-1个有机层OL1至OLn-1可以平均具有大于n个无机层IOL1至IOLn的厚度。
n个无机层IOL1至IOLn中的每个可以具有单种材料的单层结构或不同材料的多层结构。n-1个有机层OL1至OLn-1中的每个可以通过沉积、印刷或涂覆有机单体来形成。有机单体可以包括丙烯酸类单体。
如图4B和图4C中所示，包括在薄膜封装层TFE2和TFE3中的每个中的无机层可以包括彼此相同的无机材料或彼此不同的无机材料，并且可以具有彼此相同的厚度或彼此不同的厚度。分别包括在薄膜封装层TFE2和TFE3中的有机层可以包括彼此相同的有机材料或彼此不同的有机材料，并且可以具有彼此相同的厚度或彼此不同的厚度。
如图4B中所示，薄膜封装层TFE2可以包括第一无机封装层IOL1、第一有机封装层OL1、第二无机封装层IOL2、第二有机封装层OL2和第三无机封装层IOL3。
第一无机封装层IOL1可以具有第一子层S11和第二子层S22的两层结构。第一子层S11和第二子层S22可以具有彼此不同的无机材料。
如图4C中所示，薄膜封装层TFE3可以包括第一无机封装层IOL10、第一有机封装层OL1和第二无机封装层IOL20。第一无机封装层IOL10可以具有第一子层S10和第二子层S20的两层结构。第一子层S10和第二子层S20可以具有彼此不同的无机材料。第二无机封装层IOL20可以具有两层结构。第二无机封装层IOL20可以包括在彼此不同的环境下沉积的第一子层S100和第二子层S200。第一子层S100可以在低电源条件下沉积，第二子层S200可以在高电源条件下沉积。第一子层S100和第二子层S200可以包括相同的无机材料。
图5A是示出根据本公开的示例实施例的输入传感器IS的剖视图。图5B是示出根据本公开的示例实施例的输入传感器IS的平面图。图5C是沿图5B的线I-I'截取的剖视图。图5D是沿图5B的线II-II'截取的剖视图。
参照图5A，输入传感器IS可以包括第一感测绝缘层IS-IL1、第一导电层IS-CL1、第二感测绝缘层IS-IL2、第二导电层IS-CL2和第三感测绝缘层IS-IL3。第一感测绝缘层IS-IL1可以直接位于薄膜封装层TFE上。在本公开的示例实施例中，可以省略第一感测绝缘层IS-IL1。
第一导电层IS-CL1和第二导电层IS-CL2中的每个可以具有单层结构或在第三方向DR3上堆叠的层的多层结构。具有多层结构的导电层可以包括选自于透明导电层和金属层的至少两个层。具有多层结构的导电层可以包括包含彼此不同的金属的金属层。透明导电层可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟锡锌(ITZO)、PEDOT、金属纳米线和/或石墨烯。金属层可以包括钼、银、钛、铜、铝或它们的任何合金。例如，第一导电层IS-CL1和第二导电层IS-CL2中的每个可以具有钛/铝/钛的三层结构。具有相对高耐久性和低反射率的金属可以被应用作为三层结构的顶层，并且具有高导电率的金属可以被应用作为三层结构的底层。
第一导电层IS-CL1和第二导电层IS-CL2中的每个可以包括多个导电图案。在下文中，第一导电层IS-CL1将被描述为包括第一导电图案，并且第二导电层IS-CL2将被描述为包括第二导电图案。第一导电图案和第二导电图案中的每个可以包括感测电极和连接到感测电极的信号线。
第一感测绝缘层IS-IL1、第二感测绝缘层IS-IL2和第三感测绝缘层IS-IL3中的每个可以包括无机层或有机层。在本示例实施例中，第一感测绝缘层IS-IL1和第二感测绝缘层IS-IL2可以是无机层。无机层可以包括氧化铝、氧化钛、氧化硅、氮氧化硅、氧化锆和氧化铪中的至少一种。第三感测绝缘层IS-IL3可以包括有机层。有机层可以包括丙烯酸类树脂、甲基丙烯酸类树脂、聚异戊二烯、乙烯类树脂、环氧类树脂、氨基甲酸酯类树脂、纤维素类树脂、硅氧烷类树脂、聚酰亚胺类树脂、聚酰胺类树脂和苝类树脂中的至少一种。
在本示例实施例中，第二感测绝缘层IS-IL2可以覆盖下面更详细地描述的感测区域IS-DA。例如，第二感测绝缘层IS-IL2可以与感测区域IS-DA完全叠置。在一些实施例中，第二感测绝缘层IS-IL2可以包括多个绝缘图案。绝缘图案可以设置在感测单元SU的每个交叉区域处，以使第一感测电极IE1-1至IE1-10和第二感测电极IE2-1至IE2-8绝缘。
如图5B中所示，输入传感器IS可以包括第一电极组EG1、第二电极组EG2以及连接到第一电极组EG1和第二电极组EG2的信号线组。在本示例实施例中，示出了包括两个信号线组SG1和SG2的输入传感器IS作为代表性示例。输入传感器IS可以包括分别与显示面板DP的显示区域DP-DA和非显示区域DP-NDA对应的感测区域IS-DA和线区域IS-NDA。感测区域IS-DA可以被限定为其中定位有第一电极组EG1和第二电极组EG2的区域。第一信号线组SG1和第二信号线组SG2可以位于线区域IS-NDA中。
在本示例实施例中，输入传感器IS可以是但不限于电容型(或种类)触摸传感器。从第一电极组EG1和第二电极组EG2中选择的一个组可以接收驱动信号，并且从第一电极组EG1和第二电极组EG2中选择的另一组可以输出第一电极组EG1与第二电极组EG2之间的电容变化作为感测信号。
第一电极组EG1可以包括多个第一感测电极IE1-1至IE1-10。包括十个第一感测电极IE1-1至IE1-10的第一电极组EG1被示出为代表性示例。第一感测电极IE1-1至IE1-10可以具有在第二方向DR2上延伸的形状。第二电极组EG2可以包括多个第二感测电极IE2-1至IE2-8。包括八个第二感测电极IE2-1至IE2-8的第二电极组EG2被示出为代表性示例。第二感测电极IE2-1至IE2-8可以具有在第一方向DR1上延伸的形状。第二感测电极IE2-1至IE2-8可以具有比第一感测电极IE1-1至IE1-10的长度大的长度。
第一信号线组SG1可以包括与第一感测电极IE1-1至IE1-10的数量相同数量的第一信号线。第一信号线可以分别连接到第一感测电极IE1-1至IE1-10的两端中的仅一端。在本示例实施例中，第一感测电极IE1-1至IE1-10的两端可以连接到第一信号线。
第二信号线组SG2可以包括与第二感测电极IE2-1至IE2-8的数量相同数量的第二信号线。第二信号线可以分别连接到第二感测电极IE2-1至IE2-8的两端中的仅一端。在本示例实施例中，第二信号线组SG2的八条信号线分别连接到第二感测电极IE2-1至IE2-8的下端。
在本示例实施例中，第一信号线可以被划分为两组。一个组可以被限定为第一侧信号线组SG1-1，另一组可以被限定为第二侧信号线组SG1-2。第一侧信号线组SG1-1可以连接到第一感测电极IE1-1至IE1-10中的一些第一感测电极，第二侧信号线组SG1-2可以连接到第一感测电极IE1-1至IE1-10中的其它第一感测电极。第一侧信号线组SG1-1和第二侧信号线组SG1-2可以在第二方向DR2上彼此间隔开，且感测区域IS-DA置于第一侧信号线组SG1-1与第二侧信号线组SG1-2之间。由于第一信号线在被划分为两组之后设置在两侧处，所以可以减小位于感测区域IS-DA的每侧上的线区域IS-NDA的宽度。
第一侧信号线组SG1-1可以电连接到第一感测电极IE1-1至IE1-10中的奇数编号的感测电极或偶数编号的感测电极。第二侧信号线组SG1-2可以连接到未与第一侧信号线组SG1-1连接的感测电极。在本示例实施例中，第一侧信号线组SG1-1中的五条信号线分别连接到偶数编号的第一感测电极的右端。
第一感测电极IE1-1至IE1-10中的每个可以包括多个第一传感器部分SP1和多个第一连接部分CP1。第一传感器部分SP1可以在第二方向DR2上布置。第一连接部分CP1中的每个可以连接第一传感器部分SP1之中的彼此相邻的两个第一传感器部分SP1。
第二感测电极IE2-1至IE2-8中的每个可以包括多个第二传感器部分SP2和多个第二连接部分CP2。第二传感器部分SP2可以在第一方向DR1上布置。第二连接部分CP2中的每个可以连接第二传感器部分SP2之中的彼此相邻的两个第二传感器部分SP2。
参照图5B，感测区域IS-DA可以被划分为多个感测单元SU。感测单元SU可以具有彼此相同的面积。感测单元SU中的每个可以包括由第一感测电极IE1-1至IE1-10和第二感测电极IE2-1至IE2-8限定的交叉区域之中的对应的交叉区域。交叉区域可以是其中设置有桥接图案的区域。
在本公开的示例实施例中，感测单元SU可以包括相同的网格图案。在本公开中，网格图案可以由感测电极的彼此交叉的网格线限定。在本公开的示例实施例中，感测单元SU可以根据感测单元SU中的网格图案的形状被分类为多个组。包括在同一组中的感测单元SU可以具有相同的网格图案。
图5C示出了沿图5B的线I-I'截取的剖面。图5C示出了其中第一连接部分CP1与第二连接部分CP2交叉的示例。在本示例实施例中，第一连接部分CP1可以对应于桥接图案。在本公开的示例实施例中，第二连接部分CP2可以对应于桥接图案。
参照图5B和图5C，第一连接部分CP1可以使用第一导电层IS-CL1形成；并且第一传感器部分SP1、第二传感器部分SP2和第二连接部分CP2可以使用第二导电层IS-CL2形成。第一传感器部分SP1可以通过穿过第二感测绝缘层IS-IL2限定的接触孔CNT-I连接到第一连接部分CP1。
在本示例实施例中，第一连接部分CP1与第二连接部分CP2交叉，然而，它们不应限于此或由此限制。例如，第一连接部分CP1中的每个可以改变为曲线形状“∧”和/或曲线形状“∨”，以不与第二连接部分CP2叠置。当在平面图中观看时，具有曲线形状“∧”和/或曲线形状“∨”的第一连接部分CP1可以与第二传感器部分SP2叠置。
根据本公开，第一信号线组SG1和第二信号线组SG2的信号线可以包括与第一感测电极IE1-1至IE1-10位于同一层上的部分以及与第二感测电极IE2-1至IE2-8位于同一层上的部分中的至少一者。
图5D示出了沿图5B的线II-II'截取的剖面。第一侧信号线组SG1-1的第四信号线SG1-14和第五信号线SG1-15被示出为代表性示例。第一信号线组SG1和第二信号线组SG2的信号线可以至少包括与第二感测电极IE2-1至IE2-8位于同一层上的部分。第一信号线组SG1和第二信号线组SG2的信号线可以使用第二导电层IS-CL2形成。
第一信号线组SG1和第二信号线组SG2的信号线还可以包括使用第一导电层IS-CL1形成的部分。使用第二导电层IS-CL2形成的部分和使用第一导电层IS-CL1形成的部分可以通过穿过第二感测绝缘层IS-IL2限定的接触孔彼此连接。具有以上提及的两层结构的信号线可以具有低电阻。
图6A和图6B是示出根据本公开的示例实施例的显示模块DM和DM-1的剖视图。
图7至图9是示出根据本公开的示例实施例的显示模块DM的局部剖视图。
图10A至图10C和图11至图13是示出根据本公开的示例实施例的显示模块DM-2、DM-3、DM-4、DM-5、DM-6和DM-7的剖视图。
图6A是沿图5B的线III-III'截取的对应于显示模块DM的一部分的剖视图。位于显示区域DA中的缓冲层BFL、电路层DP-CL、发光元件层DP-OLED和薄膜封装层TFE的堆叠结构可以与参照图3B、图4A至图4C描述的堆叠结构基本相同，因此，将不提供其冗余细节。然而，未示出空穴控制层HCL和电子控制层ECL。显示区域DA中的输入传感器IS的堆叠结构也可以与参照图5A至图5D描述的构造基本相同，因此，将不提供其冗余细节。包括第一无机封装层IOL1、有机封装层OL和第二无机封装层IOL2的薄膜封装层TFE被示出为代表性示例。在下文中，将主要描述非显示区域NDA。
形成电路层DP-CL的扫描驱动电路GDC可以位于非显示区域NDA中。扫描驱动电路GDC可以包括通过与像素晶体管T6的工艺相同的工艺形成的至少一个晶体管GDC-T。扫描驱动电路GDC可以包括与像素晶体管T6的感测电极位于同一层上的信号线。初始化电压线SL-Vint可以与像素晶体管T6的感测电极位于同一层上。初始化电压线SL-Vint和像素晶体管T6的感测电极可以通过相同的工艺形成，因此，它们可以具有相同的层结构和相同的材料。
基体层BL可以包括显示区域DA和非显示区域NDA。基体层BL的非显示区域NDA可以围绕显示区域DA。非显示区域NDA可以是显示面板DP的边缘部分。
示例实施例的电路层DP-CL可以包括顺序地堆叠在第二中间绝缘层20上的第一绝缘层30和第二绝缘层40。第一绝缘层30和第二绝缘层40可以均独立地为包括有机材料的有机层。第一绝缘层30和第二绝缘层40可以被图案化。
如图6A中所示，在显示模块DM中，第一绝缘层30可以在第二中间绝缘层20上被图案化。例如，开口OP1可以被限定为穿过第一绝缘层30以使第二中间绝缘层20暴露。
第二绝缘层40可以位于第一绝缘层30上。或者第二绝缘层40可以位于第一绝缘层30和通过开口OP1暴露的第二中间绝缘层20上。因此，由于第一绝缘层30与第二中间绝缘层20之间的高度差，在第二绝缘层40的一部分上可以形成台阶差。由于台阶差，第二绝缘层40的一些区域可以具有凹形形状。
发光元件层DP-OLED可以形成在电路层DP-CL上。发光元件层DP-OLED可以包括发光区域EA、谷区域VA和峰区域PA。发光区域EA的至少一部分可以与显示区域DA叠置。谷区域VA可以被限定为与发光区域EA相邻。谷区域VA可以与开口OP1和OP2(见图6B)叠置并且可以具有凹形形状。开口OP1和OP2(见图6B)的描述与这里所描述的那些相同。峰区域PA可以被限定为与谷区域VA相邻。也就是说，谷区域VA可以限定在发光区域EA与峰区域PA之间。峰区域PA可以与非显示区域NDA叠置。
发光元件层DP-OLED可以包括位于电路层DP-CL上的发光元件OLED和像素限定层PDL。发光元件OLED可以包括位于电路层DP-CL上的第一电极EL1、位于第一电极EL1上的发光层EML以及位于发光层EML上的第二电极EL2。像素限定层PDL可以使第一电极EL1的一部分暴露。发光层EML可以位于通过像素限定层PDL暴露的第一电极EL1上。
在本公开中，被称为“绝缘层”的层可以包括与像素限定层PDL的材料基本相同的材料，并且可以通过与像素限定层PDL的工艺相同的工艺形成。绝缘层可以包括发光区域、谷区域和峰区域。绝缘层的发光区域可以执行与像素限定层PDL的功能基本相同的功能。例如，绝缘层可以使发光区域EA中的第一电极EL1的一部分暴露。每个绝缘层的发光区域的描述可以与像素限定层PDL的描述基本相同。发光元件层DP-OLED的谷区域VA和峰区域PA的描述可以等同地应用于绝缘层的谷区域和峰区域。
根据实施例，发光元件OLED的一部分可以位于发光区域EA中。例如，发光层EML可以位于发光区域EA中。发光层EML可以与显示区域DA叠置。图像IM可以通过从发光层EML发射的光通过显示区域DA显示。因为发光区域EA被限定在发光元件层DP-OLED中，并且显示区域DA被限定在基体层BL中，所以发光区域EA和显示区域DA可以彼此不匹配。
显示模块DM和DM-1可以包括位于基体层BL上并且与峰区域PA叠置的峰部分PK。峰部分PK可以包括多个层。例如，多个层可以包括顺序地堆叠的第一峰部分PK1和第二峰部分PK2。根据实施例，峰部分PK的层中的至少一个可以通过与第一绝缘层30和第二绝缘层40以及像素限定层PDL中的一个的工艺相同的工艺形成。第一峰部分PK1可以包括与第二绝缘层40的材料相同的材料，并且可以通过与第二绝缘层40的工艺相同的工艺形成。第二峰部分PK2可以包括与像素限定层PDL的材料相同的材料，并且可以通过与像素限定层PDL的工艺相同的工艺形成，然而，示例实施例不应限于此或由此限制。除了第一峰部分PK1和第二峰部分PK2之外，峰部分PK还可以包括另一层。例如，峰部分PK还可以包括通过与第一绝缘层30的工艺相同的工艺形成的层PK0。由于峰部分PK包括层PK0(通过与第一绝缘层30的工艺相同的工艺形成)、第一峰部分PK1和第二峰部分PK2，所以峰部分PK与电路层DP-CL相比可以具有相对凸形形状。
根据示例实施例，峰区域PA还可以包括与峰部分PK间隔开的坝DAM。坝DAM可以包括多个层。例如，多个层可以包括顺序地堆叠的第一坝DAM1、第二坝DAM2和第三坝DAM3。在示例实施例中，第一坝DAM1可以具有单层结构，并且可以通过与第二绝缘层40的工艺相同的工艺形成。第二坝DAM2可以位于第一坝DAM1上。第二坝DAM2可以具有单层结构，并且可以通过与像素限定层PDL的工艺相同的工艺形成。第三坝DAM3可以位于第二坝DAM2上。第三坝DAM3可以具有单层或多层结构。第三坝DAM3可以包括有机材料。
谷区域VA可以限定在峰区域PA与发光区域EA之间。参照图6A，谷区域VA可以在第二绝缘层40上方限定在峰部分PK与发光区域EA之间。
如上所述，峰部分PK可以包括多个层，并且所述多个层可以包括通过与第一绝缘层30的工艺相同的工艺形成的层PK0、第一峰部分PK1和第二峰部分PK2。因为开口OP1被限定为穿过第一绝缘层30，所以在第一绝缘层30上的第一峰部分PK1和与开口OP1叠置的第二绝缘层40之间可以出现台阶差。由于谷区域VA被限定为在峰部分PK与发光区域EA之间位于第二绝缘层40上方的区域，所以谷区域VA相对于发光区域EA和峰部分PK可以具有凹形形状，然而，实施例不应限于此或由此限制。
参照图6B，在显示模块DM-1中，第一绝缘层30可以位于第二中间绝缘层20上。第二绝缘层40可以在第一绝缘层30上被图案化。例如，开口OP2可以被限定为穿过第二绝缘层40以使第一绝缘层30暴露。谷区域VA可以被限定为在第一绝缘层30上方通过限定在峰部分PK与发光区域EA之间的开口OP2暴露的区域。
峰部分PK可以包括通过与第二绝缘层40的工艺相同的工艺形成的第一峰部分PK1。由于第一峰部分PK1与其中限定有谷区域VA的第一绝缘层30之间的高度差，所以谷区域VA相对于峰部分PK和发光区域EA可以具有凹形形状。
薄膜封装层TFE可以位于发光元件层DP-OLED上。薄膜封装层TFE可以包括第一无机封装层IOL1、有机封装层OL和第二无机封装层IOL2。
第一无机封装层IOL1可以覆盖发光元件层DP-OLED的发光区域EA、谷区域VA和峰区域PA。例如，第一无机封装层IOL1可以覆盖峰区域PA的峰部分PK和坝DAM。有机封装层OL可以位于第一无机封装层IOL1上，并且可以与第一无机封装层IOL1进行接触。有机封装层OL可以通过在第一无机封装层IOL1上提供液体有机材料并使液体有机材料固化来形成。可以通过气相沉积、印刷或狭缝涂覆方法提供液体有机材料，然而，形成液体有机材料的方法不应限于此或由此限制。根据另一实施例，有机封装层OL可以通过喷墨工艺形成。
峰部分PK和坝DAM可以形成为围绕显示区域DA的外部，并且可以控制液体有机材料的流动，使得有机封装层OL不溢出到显示面板DP的外部。液体有机材料可以从显示区域DA经由谷区域VA流到峰部分PK。因为谷区域VA具有凹形形状并且峰部分PK由于彼此堆叠的多个层而具有相对凸形形状，所以台阶差可以很大，并且液体有机材料不会容易越过峰部分PK。因此，有机封装层OL的端部ED可能不越过峰部分PK与坝DAM之间或坝DAM外部。在一些实施例中，有机封装层OL的端部ED可以与峰部分PK的至少一部分接触。
第二无机封装层IOL2可以位于有机封装层OL上并且可以与有机封装层OL进行接触。第二无机封装层IOL2可以覆盖发光元件层DP-OLED的发光区域EA、谷区域VA和峰区域PA。第二无机封装层IOL2可以与第一无机封装层IOL1完全叠置。第二无机封装层IOL2的端部可以与第一无机封装层IOL1进行接触。有机封装层OL的端部ED可以不位于峰部分PK外部，因此，第一无机封装层IOL1和第二无机封装层IOL2可以在峰部分PK的至少一部分中彼此接触。
根据实施例，输入传感器IS可以位于薄膜封装层TFE上。图6A示出了位于第二无机封装层IOL2上的第二感测绝缘层IS-IL2、第一传感器部分SP1、第一侧信号线组SG1-1的信号线SG1-11至SG1-15以及第三感测绝缘层IS-IL3作为代表性示例。
根据实施例，信号线SG1-11至SG1-15中的每条可以不与峰部分PK叠置。另外，信号线SG1-11至SG1-15之中的位于非显示区域NDA的最外侧位置处的信号线SG1-15可以与谷区域VA叠置。
同时，由于谷区域VA相对于发光区域EA和峰区域PA具有凹形形状，所以谷区域VA可以被有机封装层OL的液体有机材料充分填充。例如，有机封装层OL可以形成为在谷区域VA中具有足够的厚度。因此，信号线SG1-11至SG1-15可以与有机封装层OL叠置，并且可以防止信号线SG1-11至SG1-15短路(或保护信号线SG1-11至SG1-15不被短路)。
图7、图8和图9示意性地示出了当在谷区域VA内部和外部注入/喷射液体有机材料时液体有机材料相对于谷区域VA和峰部分PK的扩展。如图7中所示，在液体有机材料注入/喷射到像素限定层PDL上的情况下，有机封装层OL可能不充分地形成在谷区域VA中。换言之，有机封装层OL可能不完全形成在谷区域VA中，或者形成在谷区域VA中的有机封装层OL的至少一部分可能不具有足够的厚度。因此，信号线SG1-11至SG1-15的至少一部分可能被短路。
参照图8和图9，在液体有机材料注入/喷射在谷区域VA内部的情况下，有机封装层OL可以完全形成在谷区域VA中，并且可以在谷区域VA中具有预定的(或设定的)厚度。信号线SG1-11至SG1-15之中的位于最外侧位置处的信号线SG1-15可以与有机封装层OL叠置，并且可以防止其短路(或保护其不被短路)。残留的有机封装层R-OL可以形成在峰部分PK与坝DAM之间，然而，可以防止液体有机材料溢出到显示面板DP的外部，并且有机封装层OL可以不形成在坝DAM外部。
在一些实施例中，可以对第一无机封装层IOL1执行疏水性或亲水性等离子体处理以控制液体有机材料的流量和流动速度。
参照图10A、图10B和图10C的显示模块DM-2、DM-3和DM-4，绝缘图案IP可以位于与谷区域VA对应的区域中。在图10A的显示模块DM-2中，开口OP1可以被限定为穿过第一绝缘层30，并且谷区域VA可以限定在第二绝缘层40上。参照图10A，谷区域VA可以被限定为在第二绝缘层40上通过第二绝缘层40与峰部分PK之间的孔HO暴露的区域。一个或更多个绝缘图案IP可以在谷区域VA中位于第二绝缘层40上。绝缘图案IP可以具有比峰部分PK的高度低的高度。
根据示例实施例，绝缘图案IP可以包括一个或更多个层。例如，绝缘图案IP可以包括多个层。例如，绝缘图案IP可以包括顺序地堆叠的第一绝缘图案层IP1-1和第二绝缘图案层IP1-2。在示例实施例中，绝缘图案IP的层中的至少一个可以通过与第一绝缘层30和第二绝缘层40以及像素限定层PDL中的一个的工艺相同的工艺形成。例如，第一绝缘图案层IP1-1可以通过与第二绝缘层40的工艺相同的工艺形成，并且可以包括与第二绝缘层40的材料相同的材料。第二绝缘图案层IP1-2可以通过与像素限定层PDL的工艺相同的工艺形成，并且可以包括与像素限定层PDL的材料相同的材料。然而，示例实施例不应限于此或由此限制。
绝缘图案IP可以控制液体有机材料的流量和流动速度。例如，绝缘图案IP可以减小液体有机材料的流动速度。由于绝缘图案IP位于谷区域VA中，所以液体有机材料朝向基体层BL的端部流动的速度可以减小。根据示例实施例，突出的绝缘图案IP可以补偿有机封装层OL的厚度，并且因此，有机封装层OL可以在与注入/喷射的液体有机材料的滴落点对应的非显示区域NDA中具有基本均匀的厚度。
参照图10B，在显示模块DM-3中，开口OP2可以被限定为穿过第二绝缘层40。谷区域VA可以被限定为在第一绝缘层30上通过第二绝缘层40与峰部分PK之间的孔HO暴露的区域。因此，绝缘图案IP可以位于第一绝缘层30上。
参照图10C，显示模块DM-4的发光元件层DP-OLED可以包括发光元件OLED和像素限定层PDL。像素限定层PDL可以包括发光区域、谷区域和峰区域。像素限定层PDL可以使发光区域中的第一电极EL1的一部分暴露。
在像素限定层PDL被描述为包括发光区域、谷区域和峰区域的情况下，发光区域EA、谷区域VA和峰区域PA的以上描述可以分别应用于像素限定层PDL的发光区域、谷区域和峰区域。例如，图10A和图10B的显示模块DM-2和DM-3可以具有其中孔HO被限定为在谷区域VA中穿过像素限定层PDL的结构。图10C的显示模块DM-4可以具有其中没有孔被限定为在谷区域VA中穿过像素限定层PDL的结构。例如，显示模块DM-4的像素限定层PDL可以延伸到非显示区域NDA，可以连接到绝缘图案IP的第二绝缘图案层IP1-2和峰部分PK的第二峰部分PK2，并且可以覆盖谷区域VA和峰部分PK。
如上所述，绝缘图案IP的第二绝缘图案层IP1-2和峰部分PK的第二峰部分PK2可以通过与像素限定层PDL相同的工艺形成。因此，像素限定层PDL可以连接到图10C中的第二绝缘图案层IP1-2和第二峰部分PK2。
绝缘图案IP可以设置在谷区域VA中，而在数量和位置上没有限制。参照图11的显示模块DM-5，绝缘图案IP-1可以具有向下延伸的凸形形状。参照图12的显示模块DM-6，绝缘图案IP-2可以与峰部分PK接触。峰部分PK和绝缘图案IP-2一起可以具有台阶形状。参照图13的显示模块DM-7，多个绝缘图案IP可以位于谷区域VA中。绝缘图案IP可以包括第一绝缘图案IP1和第二绝缘图案IP2。第一绝缘图案IP1和第二绝缘图案IP2可以彼此间隔开。
根据本公开的示例实施例的显示模块DM、DM-1、DM-2、DM-3、DM-4、DM-5、DM-6和DM-7可以包括峰部分PK、谷区域VA和绝缘图案IP中的至少一个。因此，可以控制有机封装层OL的液体有机材料的流量和流动速度，并且可以防止信号线SG1-11至SG1-15短路或者保护信号线SG1-11至SG1-15不被短路。
如这里使用的，术语“使用”及其变型可以被认为分别与术语“利用”及其变型同义。
另外，术语“基本(基本上)”、“大约(约)”和类似术语用作近似术语而不是用作程度术语，并且意图解释将由本领域普通技术人员认识到的测量值或计算值的固有偏差。
此外，这里陈述的任何数值范围意图包括包含在所陈述的范围内的相同数值精度的所有子范围。例如，“1.0至10.0”的范围意图包括所陈述的最小值1.0与所陈述的最大值10.0之间(并且包括所陈述的最小值1.0和所陈述的最大值10.0)的所有子范围，也就是说，具有等于或大于1.0的最小值和等于或小于10.0的最大值，诸如以2.4至7.6为例。这里陈述的任何最大数值限制意图包括其中包含的所有较低数值限制，并且本说明书中陈述的任何最小数值限制意图包括其中包含的所有较高数值限制。因此，申请人保留修改本说明书(包括权利要求)的权利，以明确地陈述这里明确陈述的范围内包含的任何子范围。
可以利用任何合适的硬件、固件(例如，专用集成电路)、软件或者软件、固件和硬件的组合来实现这里描述的根据本公开的实施例的装置和/或任何其它相关装置或组件。例如，装置的各种组件可以形成在一个集成电路(IC)芯片上或形成在单独的IC芯片上。此外，装置的各种组件可以实现在柔性印刷电路膜、带载封装件(TCP)、印刷电路板(PCB)上，或者形成在同一基底上。此外，装置的各种组件可以是在一个或更多个计算装置中在一个或更多个处理器上运行的执行计算机程序指令并与其它系统组件交互以执行这里描述的各种功能的进程或线程。计算机程序指令存储在存储器中，该存储器可以使用诸如以随机存取存储器(RAM)为例的标准存储器装置在计算装置中实现。计算机程序指令还可以存储在诸如以CD-ROM、闪速驱动器等为例的其它非暂时性计算机可读介质中。此外，本领域技术人员应该认识到，在不脱离本公开的示例性实施例的范围的情况下，各种计算装置的功能可以组合或集成到单个计算装置中，或者特定计算装置的功能可以分布在一个或更多个其它计算装置中。
尽管已经描述了本公开的示例实施例，但理解的是，本公开不应限于这些示例实施例，而是可以由本领域普通技术人员在如所要求的本公开的精神和范围内做出各种改变和修改。
因此，所公开的主题不应限于这里所描述的任何单个实施例，并且本公开的范围应根据所附权利要求及其等同物来确定。

Claims (12)

1.一种显示装置，所述显示装置包括：
基体层，包括显示区域和与所述显示区域相邻的非显示区域；
电路层，位于所述基体层上，所述电路层包括多个绝缘层，所述多个绝缘层中的至少一个层具有开口，所述开口被限定为穿过所述多个绝缘层中的所述至少一个层并且与所述非显示区域叠置；
发光元件层，位于所述电路层上，所述发光元件层包括：发光区域，所述发光区域的至少一部分与所述显示区域叠置；谷区域，与所述开口叠置并具有凹形形状；以及峰区域，与所述非显示区域叠置；以及
薄膜封装层，位于所述发光元件层上，所述薄膜封装层包括有机封装层，所述有机封装层覆盖所述峰区域的至少一部分、所述发光区域和所述谷区域，
其中，所述发光元件层包括：发光元件，包括位于所述电路层上的第一电极、位于所述第一电极上的发光层和位于所述发光层上的第二电极；以及像素限定层，使所述第一电极的一部分暴露。
2.根据权利要求1所述的显示装置，所述显示装置还包括位于所述薄膜封装层上的输入传感器，所述输入传感器包括多个感测电极以及连接到所述多个感测电极的多条信号线，
其中，所述多条信号线中的位于所述非显示区域的最外侧位置处的信号线与所述谷区域叠置。
3.根据权利要求1所述的显示装置，其中，所述多个绝缘层包括：
第一绝缘层，具有被限定为穿过所述第一绝缘层的所述开口；以及
第二绝缘层，位于所述第一绝缘层上以覆盖所述开口，所述第二绝缘层的部分具有凹形形状并且与所述开口叠置，并且
其中，所述谷区域限定在所述第二绝缘层的具有所述凹形形状的所述部分上。
4.根据权利要求1所述的显示装置，其中，所述多个绝缘层包括：
第一绝缘层；以及
第二绝缘层，具有被限定为穿过所述第二绝缘层的所述开口，所述第二绝缘层位于所述第一绝缘层上，并且
其中，所述谷区域限定在所述第一绝缘层的通过所述开口暴露的部分上。
5.根据权利要求1所述的显示装置，所述显示装置还包括位于所述基体层上的峰部分，所述峰部分与所述峰区域叠置，
其中，所述峰部分包括多个层，并且所述峰部分的所述多个层中的至少一个通过与所述像素限定层和所述多个绝缘层中的一个的工艺相同的工艺形成。
6.根据权利要求5所述的显示装置，所述显示装置还包括与所述峰区域叠置并与所述峰部分间隔开的坝，
其中，所述坝包括多个层，并且所述坝的所述多个层中的至少一个通过与所述多个绝缘层和所述像素限定层中的一个的工艺相同的工艺形成。
7.根据权利要求5所述的显示装置，其中，所述薄膜封装层还包括第一无机封装层和第二无机封装层，
其中，所述有机封装层位于所述第一无机封装层与所述第二无机封装层之间，并且
其中，所述第一无机封装层和所述第二无机封装层在所述峰部分的至少一部分中彼此接触。
8.根据权利要求5所述的显示装置，其中，所述谷区域包括绝缘图案，
所述绝缘图案包括多个层，所述绝缘图案的所述多个层中的至少一个通过与所述像素限定层和所述多个绝缘层中的一个的工艺相同的工艺形成，并且
从所述基体层到所述绝缘图案的距离小于从所述基体层到所述峰部分的距离。
9.根据权利要求8所述的显示装置，其中，所述绝缘图案包括第一绝缘图案以及与所述第一绝缘图案间隔开的第二绝缘图案。
10.根据权利要求8所述的显示装置，其中，所述绝缘图案接触所述峰部分。
11.根据权利要求1所述的显示装置，其中，所述发光层和所述像素限定层位于所述发光区域中。
12.根据权利要求1所述的显示装置，其中，所述发光层位于所述发光区域中，并且所述像素限定层位于所述发光区域、所述谷区域和所述峰区域中。
CN202011100510.8A 2019-10-24 2020-10-15 显示装置 Pending CN112713251A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190133196A KR20210049245A (ko) 2019-10-24 2019-10-24 표시장치
KR10-2019-0133196 2019-10-24

Publications (1)

Publication Number Publication Date
CN112713251A true CN112713251A (zh) 2021-04-27

Family

ID=73013202

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011100510.8A Pending CN112713251A (zh) 2019-10-24 2020-10-15 显示装置

Country Status (4)

Country Link
US (1) US11244989B2 (zh)
EP (1) EP3813122A1 (zh)
KR (1) KR20210049245A (zh)
CN (1) CN112713251A (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109065744B (zh) * 2018-07-10 2020-03-17 武汉华星光电半导体显示技术有限公司 一种oled显示面板及其封装方法
CN114731745A (zh) * 2019-12-10 2022-07-08 索尼集团公司 显示装置和电子设备
CN111552404B (zh) * 2020-04-24 2024-07-12 京东方科技集团股份有限公司 柔性触控基板、柔性触控面板和装置
CN112382647B (zh) * 2020-11-10 2022-05-24 合肥鑫晟光电科技有限公司 显示基板及其制备方法、显示面板、显示装置
KR20230082281A (ko) * 2021-12-01 2023-06-08 엘지디스플레이 주식회사 발광 표시 장치
KR20240120784A (ko) * 2023-01-31 2024-08-08 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101871667B1 (ko) * 2012-03-16 2018-06-27 엘지디스플레이 주식회사 터치스크린 연결용 연성인쇄회로기판 및 이를 이용한 액정표시장치
US10078404B2 (en) * 2012-07-23 2018-09-18 Samsung Display Co., Ltd. Touch screen panel and touch sensing apparatus having the same
KR102103421B1 (ko) 2013-02-07 2020-04-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
EP3671883A1 (en) 2014-06-25 2020-06-24 LG Display Co., Ltd. Organic light emitting display apparatus
KR102362189B1 (ko) 2015-04-16 2022-02-11 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102446425B1 (ko) 2015-11-17 2022-09-23 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR102548931B1 (ko) * 2016-03-22 2023-06-30 삼성디스플레이 주식회사 표시 장치
KR102557140B1 (ko) * 2016-06-16 2023-07-20 삼성디스플레이 주식회사 표시장치
KR102601207B1 (ko) 2016-07-29 2023-11-13 삼성디스플레이 주식회사 표시장치
KR101974086B1 (ko) 2016-09-30 2019-05-02 삼성디스플레이 주식회사 표시모듈
KR102701032B1 (ko) * 2016-10-06 2024-09-03 삼성디스플레이 주식회사 터치 스크린 및 이를 구비한 표시 장치
KR102567001B1 (ko) 2016-11-15 2023-08-11 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102589245B1 (ko) 2016-11-30 2023-10-12 엘지디스플레이 주식회사 표시장치와 그의 제조방법
CN106843621A (zh) * 2017-02-27 2017-06-13 武汉华星光电技术有限公司 柔性触控显示屏及其制作方法
KR102421678B1 (ko) * 2017-07-20 2022-07-19 삼성디스플레이 주식회사 터치 센서 및 이를 구비한 표시 장치
US20200285347A1 (en) * 2017-11-30 2020-09-10 Yungu (Gu'an) Technology Co., Ltd. Touch display panel, method of manufacturing the same and touch display device
CN108153445B (zh) * 2017-11-30 2020-07-31 云谷（固安）科技有限公司 一种触控显示面板和触控显示装置
KR102512418B1 (ko) 2017-12-21 2023-03-20 엘지디스플레이 주식회사 표시장치
KR102457583B1 (ko) 2017-12-21 2022-10-24 삼성디스플레이 주식회사 표시 장치 및 그것의 제조 방법
US10757808B2 (en) * 2018-01-16 2020-08-25 Samsung Display Co., Ltd. Display device and method of fabricating the same
CN108255347B (zh) * 2018-01-26 2020-06-30 云谷（固安）科技有限公司 触控显示面板及其制备方法、驱动方法
KR102648676B1 (ko) * 2018-04-27 2024-03-18 삼성디스플레이 주식회사 입력 감지 장치 및 이를 포함하는 표시 장치
CN108803937B (zh) * 2018-07-06 2021-08-17 京东方科技集团股份有限公司 一种触控结构及其制备方法、触控装置、触控显示装置
KR102707496B1 (ko) * 2018-11-16 2024-09-19 삼성디스플레이 주식회사 터치 감지 유닛과 그를 포함하는 표시 장치
KR20180134802A (ko) 2018-12-10 2018-12-19 삼성디스플레이 주식회사 표시 장치
KR20200110574A (ko) * 2019-03-15 2020-09-24 삼성디스플레이 주식회사 터치 감지 유닛과 이를 포함하는 표시 장치 및 그 에이징 방법
US20200341590A1 (en) * 2019-04-23 2020-10-29 Wenqi Li Display panel and display device

Also Published As

Publication number Publication date
EP3813122A1 (en) 2021-04-28
US11244989B2 (en) 2022-02-08
US20210126057A1 (en) 2021-04-29
KR20210049245A (ko) 2021-05-06

Similar Documents

Publication Publication Date Title
US11974488B2 (en) Touch sensing unit integrated display device including outgassing holes
CN107665907B (zh) 显示装置
CN107665912B (zh) 显示装置及其制造方法
CN107665910B (zh) 显示装置
CN112713251A (zh) 显示装置
KR102581460B1 (ko) 표시 장치
KR20190037211A (ko) 표시 장치 및 이의 제조 방법
KR102202179B1 (ko) 표시 장치 및 이의 제조 방법
KR102060166B1 (ko) 표시 장치 및 이의 제조 방법
KR102712381B1 (ko) 표시장치
KR102714991B1 (ko) 표시 장치 및 이의 제조 방법
KR102520492B1 (ko) 표시 장치 및 이의 제조 방법
KR102702738B1 (ko) 표시장치 및 표시장치 제조 방법
KR102480860B1 (ko) 표시장치
KR20210006482A (ko) 표시 장치 및 이의 제조 방법
CN118159075A (zh) 显示装置和提供该显示装置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination