JP7357740B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP7357740B2
JP7357740B2 JP2022150633A JP2022150633A JP7357740B2 JP 7357740 B2 JP7357740 B2 JP 7357740B2 JP 2022150633 A JP2022150633 A JP 2022150633A JP 2022150633 A JP2022150633 A JP 2022150633A JP 7357740 B2 JP7357740 B2 JP 7357740B2
Authority
JP
Japan
Prior art keywords
intaglio pattern
intaglio
layer
insulating film
touch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022150633A
Other languages
English (en)
Other versions
JP2022177213A (ja
Inventor
起 旭 金
慶 泰 朴
慧 松 權
大 遠 李
東 勳 鄭
源 奎 郭
光 民 金
重 守 文
昌 奎 陳
圭 ▲シク▼ ▲曹▼
成 豪 ▲曹▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020170094876A external-priority patent/KR102379352B1/ko
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2022177213A publication Critical patent/JP2022177213A/ja
Application granted granted Critical
Publication of JP7357740B2 publication Critical patent/JP7357740B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04102—Flexible digitiser, i.e. constructional details for allowing the whole digitising part of a device to be flexed or rolled like a sheet of paper
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02145—Shape of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022—Protective coating, i.e. protective bond-through coating
    • H01L2224/0221—Shape of the protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/32148—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the layer connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は表示装置に係り、特にはフレキシブル表示装置に係る。
テレビジョン、携帯電話、タブレットコンピュータ、ナビゲーション、ゲーム機等とい
ったマルチメディア装置に使用される多様な表示装置が開発されている。最近、技術発展
に応じてフレキシブルな表示装置が開発されている。フレキシブルな表示装置は、ベンデ
ィングに応じてストレスを受け、ストレスにより内部の部品が破損される等の問題がある
。
米国特許第７，５８０，１０７号明細書 米国特許第９，０４８，４４４号明細書 韓国特許第１０－０９４３７３０号公報 韓国特許第１０－１３４１０３０号公報 韓国特許第１０－１４２７１３５号公報 韓国公開特許第１０－２０１４－００９８９３７号公報
本発明の目的は、タッチ絶縁層に陰刻パターンを形成することで、タッチ絶縁層と層間
絶縁膜との間の剥離の現象によって出力パッドと入力パッドとがショートする問題を防止
することにある。
本発明の一実施形態に係る表示装置は、基板、信号ライン、表示素子層、パッドグルー
プ、中間絶縁膜、タッチ電極層、タッチ絶縁層を含むことができる。
前記基板は、表示領域と、前記表示領域との外側に配置された非表示領域とを含む。
前記信号ラインは前記基板上に配置される。
前記表示素子層は、前記信号ライン上に配置され、平面図で見て前記表示領域内に配置
された表示素子を含む。
前記パッドグループは、前記信号ラインに電気的に連結され、平面図で見て前記非表示
領域内に配置された出力パッドを含む。
前記中間絶縁膜は、垂直断面図で見て、前記信号ラインと前記表示素子層との間に配置
され、前記出力パッドを露出させる。
前記タッチ電極層は前記表示素子層上に配置される。
前記タッチ絶縁層は、前記表示素子層上に配置され、前記タッチ電極層に接触しており
、平面図で見て前記非表示領域内に陰刻パターンが提供される。この陰刻パターンは、特
には、少なくとも前記タッチ絶縁層を貫通するものであり、また、特には、パッド配列方
向（第１方向）に沿って延びるように配置される。
平面図で見て、前記陰刻パターンは、前記出力パッドと、前記中間絶縁膜の島状または
線状の配置領域との間に配置されうる。
本発明の他の実施形態に係る表示装置は、基板、信号ライン、表示素子層、パッドグル
ープ、駆動回路チップ、タッチ電極層、及びタッチ絶縁層を含む。
前記基板は、表示領域と、前記表示領域の外側に配置された非表示領域とを含む。
前記信号ラインは、前記基板上に配置される。
前記表示素子層は、前記信号ライン上に配置され、平面図で見て前記表示領域内に配置
された表示素子を含む。
前記パッドグループは、前記信号ラインに電気的に連結され、平面図で見て前記非表示
領域内に配置された出力パッドを含む。
前記駆動回路チップは、前記パッドグループに接触し、前記信号ラインに信号を提供す
る。
前記タッチ電極層は、前記表示素子層上に配置される。
前記タッチ絶縁層は、前記表示素子層上に配置され、平面図で見て前記非表示領域内に
陰刻パターンが提供される。
前記陰刻パターンは前記パッドグループと非重畳し、前記駆動回路チップと重畳する。
本発明の他の実施形態に係る表示装置は、基板、表示素子層、パッドグループ、タッチ
電極層、及びタッチ絶縁層を含む。
前記基板は、表示領域と前記表示領域の外側に配置された非表示領域とを含む。
前記表示素子層は、前記基板上に配置され、平面図で見て前記表示領域内に配置された
表示素子を含む。
前記パッドグループは、前記基板上に配置され、平面図で見て前記非表示領域内に配置
された出力パッドを含む。
前記タッチ電極層は前記表示素子層上に配置される。
前記タッチ絶縁層は、前記表示素子層上に配置され、前記タッチ電極層に接触するタッ
チ絶縁層を含む。
前記非表示領域中にて、前記タッチ絶縁層には陰刻パターンが提供され、前記陰刻パタ
ーンは前記パッドグループと重ならない。
本発明の実施形態に係る表示装置によれば、タッチ絶縁層に陰刻パターンを形成するこ
とで、タッチ絶縁層と層間絶縁膜との間の剥離現象によって出力パッドと入力パッドとが
ショートされるという問題の発生を防止する。
本発明の一実施形態に係る表示装置の平面図である。 １つの画素の等価回路図である。 １つの画素に該当する表示パネルの一部断面図である。 図３のタッチセンサーを示した平面図である。 図４のＩ－Ｉ’線に沿って切断した断面図である。 図１のＡＡ領域を拡大して、本発明の前提となる構成を示した、表示装置の部分平面図である。 図６のＩ－Ｉ’線に沿って切断した断面図である。 図１のＡＡ領域の拡大平面図にて、本発明の一実施形態に係る陰刻パターンの形状を示した図面である。 図８のＩＩ－ＩＩ’線に沿って切断した断面図である。 本発明の比較例に該当する表示装置の断面図を例示的に示した図面である。 比較例に該当する表示装置の断面を撮影した写真である。 比較例に該当する表示装置が適用された携帯用端末機で現れる不良を撮影した写真である。 図１のＡＡ領域の拡大平面図にて、本発明の他の実施形態に係る陰刻パターンの形状を示した図面である。 図１３のＩＩ－ＩＩ’線に沿って切断した断面図である。 図１のＡＡ領域の拡大平面図にて、本発明の他の実施形態に係る陰刻パターンの形状を示した図面である。 図１のＡＡ領域の拡大平面図にて、本発明の他の実施形態に係る陰刻パターンの形状を示した図面である。 図１のＡＡ領域の拡大平面図にて、本発明の他の実施形態に係る陰刻パターンの形状を示した図面である。 図１７のＩＩ－ＩＩ’線に沿って切断した断面図である。 図１のＡＡ領域の拡大平面図にて、本発明の他の実施形態に係る陰刻パターンの形状を示した図面である。 図１のＡＡ領域の拡大平面図にて、本発明の他の実施形態に係る陰刻パターンの形状を示した図面である。 図１のＡＡ領域の拡大平面図にて、本発明の他の実施形態に係る陰刻パターンの形状を示した図面である。 図２１のＩＩ－ＩＩ’線に沿って切断した断面図である。 図１のＡＡ領域の拡大平面図にて、本発明の他の実施形態に係る陰刻パターンの形状を示した図面である。 図２３のＩＩ－ＩＩ’線に沿って切断した断面図である。 図１のＡＡ領域の拡大平面図で本発明の他の実施形態に係る陰刻パターンの形状を示した図面である。 図２５のＩＩ－ＩＩ’線に沿って切断した断面図である。 図１のＡＡ領域の拡大平面図にて、本発明の他の実施形態に係る陰刻パターンの形状を示した図面である。 図２７のＩＩ－ＩＩ’線に沿って切断した断面図である。 図１のＡＡ領域の拡大平面図にて、本発明の他の実施形態に係る陰刻パターンの形状を示した図面である。 図２９のＩＩ－ＩＩ’線に沿って切断した断面図である。 図１のＡＡ領域の拡大平面図にて、本発明の他の実施形態に係る陰刻パターンの形状を示した図面である。 図３１のＩＩ－ＩＩ’線に沿って切断した断面図である。 図３１のＩＩ－ＩＩ’線に沿って切断した、変形実施形態についての断面図である。
以下、図面を参照して本発明の実施形態を説明する。本明細書で、ある構成要素（又は
領域、層、部分等）が他の構成要素“上にある”、“連結される”、又は“結合される”
と言及される場合にそれは他の構成要素上に直接配置／連結／結合されることができるか
、或いはこれらの間に第３の構成要素が配置されることもできることを意味する。
同一の図面符号は同一の構成要素を称する。また、図面において、構成要素の厚さ、比
率、及び寸法は技術的内容の効果的な説明のために誇張されたものである。“及び／又は
”は連関された構成が定義できる１つ以上の組合を全て含む。
第１、第２等の用語は多様な構成要素を説明するために使用されるが、前記構成要素は
前記用語によって限定されてはならない。前記用語は１つの構成要素を他の構成要素から
区別する目的のみに使用される。例えば、本発明の権利範囲を逸脱しなく、第１構成要素
は第２構成要素と称され、類似に第２構成要素も第１構成要素と称されることができる。
単数の表現は文脈の上に明確に異なりに表現しない限り、複数の表現を含む。
また、“下に”、“下側に”、“上に”、“上側に”等の用語は図面に図示された構成
の連関関係を説明するために使用される。前記用語は相対的な概念として図面に表示され
た方向を基準に説明される。
“含む”等の用語は明細書上に記載された特徴、数字、段階、動作、構成要素、部品又
はこれらを組合したことが存在することを表現しようするものであり、１つ又はその以上
の他の特徴や数字、段階、動作、構成要素、部分品、又はこれらを組合したものの存在又
は付加可能性を予め排除しないものとして理解されるべきである。
図１は、本発明の一実施形態に係る表示装置ＤＭの平面図である。
図１を参照すれば、表示装置ＤＭは表示パネルＤＰ、駆動回路チップＩＣ、及びフレキ
シブル印刷回路基板ＦＰＣを含む。
表示パネルＤＰは、発光型の表示パネルでありうるが、特に制限されない。例えば、表
示パネルＤＰは、有機発光表示パネル、又は、量子ドット発光表示パネル（ａ ｑｕａｎ
ｔｕｍ－ｄｏｔ ｌｉｇｈｔ－ｅｍｉｔｔｉｎｇ ｄｉｓｐｌａｙ ｐａｎｅｌ）である
。有機発光表示パネルは発光層が有機発光物質を含む。量子ドット発光表示パネルは、発
光層が量子ドット及び量子ロッドの少なくとも一方を含む。以下、表示パネルＤＰは有機
発光表示パネルとして説明される。
表示パネルＤＰは、表示領域ＤＡと、表示領域ＤＡに隣接する非表示領域ＮＤＡとを含
む。非表示領域ＮＤＡは、イメージが表示されない領域である。一例として、表示領域Ｄ
Ａは四角の形状である。非表示領域ＮＤＡは表示領域ＤＡを囲む。但し、これに制限され
ず、表示領域ＤＡの形状と、非表示領域ＮＤＡの形状とは変更されうる。
以下の実施形態で、表示パネルＤＰの短辺方向を第１方向ＤＲ１と定義し、表示パネル
ＤＰの長辺方向を第２方向ＤＲ２と定義し、表示パネルＤＰの法線方向を第３方向と定義
する。
表示パネルＤＰは、複数の信号ラインと画素ＰＸとを含む。
信号ラインは、走査ラインＧＬ、データラインＤＬ、及び電源ラインＰＬを含む。走査
ラインＧＬ、データラインＤＬ、及び電源ラインＰＬは、いずれも複数本が提供されるが
、図１では例示的に１つずつ図示した。走査ラインＧＬ、データラインＤＬ、及び電源ラ
インＰＬは、画素ＰＸに連結される。図１で走査ラインＧＬ、データラインＤＬ、及び電
源ラインＰＬは、駆動回路チップＩＣに連結されたことを例示的に図示した。但し、これ
に制限されることではなく、走査ラインＧＬ、データラインＤＬ、及び電源ラインＰＬの
中で一部は、フレキシブル印刷回路基板ＦＰＣに連結されて駆動信号を受信することがで
きる。
信号ラインは、互いに異なる層に配置された第１導電層及び第２導電層をパターニング
して形成される。第１導電層及び第２導電層の位置関係は後述される。
表示パネルＤＰは、非表示領域ＮＤＡに配置された走査駆動回路（図示せず）を含む。
走査駆動回路（図示せず）は、駆動回路チップＩＣ又はフレキシブル印刷回路基板ＦＰＣ
から駆動信号を受信し、走査ラインＧＬに走査信号を提供する。
画素ＰＸは、いずれもが走査ラインＧＬ及びデータラインＤＬに連結されて、映像を表
示する。各画素ＰＸは、レッド、グリーン、及びブルー色の中でいずれか１つを表示する
ことができる。但し、これに制限されることではなく、画素ＰＸは、レッド、グリーン、
及びブルー以外に、他の色（例えば、ホワイト色）を表示することができる。図１で画素
ＰＸは方形状（長方形または正方形）を有することを例示的に図示したが、これに制限さ
れることではなく、画素ＰＸの形状は、多角形、円型、楕円形等、多様に変更されうる。
駆動回路チップＩＣは、表示パネルＤＰの非表示領域ＮＤＡに装着される。駆動回路チ
ップＩＣは、表示パネルＤＰの駆動に必要とする信号を提供する。駆動回路チップＩＣは
、データラインＤＬにデータ信号を提供するソースドライバー集積回路でありうる。但し
、これに制限されることではなく、走査ラインＧＬに走査信号を提供する走査駆動回路ま
で全て集積された統合ドライバー集積回路であっても良く、この場合、走査駆動回路は表
示パネルＤＰに配置しなくともよい。
本発明の実施形態で、駆動回路チップＩＣは、チップオンパネル（Ｃｈｉｐ－Ｏｎ－Ｐ
ａｎｅｌ、ＣＯＰ）方式にて表示パネルＤＰに実装されうる。
フレキシブル印刷回路基板ＦＰＣは、表示パネルＤＰの第２方向ＤＲ２の一端に連結さ
れる。フレキシブル印刷回路基板ＦＰＣは、表示パネルＤＰに配置された信号ラインに直
接連結させるか、或いは駆動回路チップＩＣに連結されて、外部から受信した信号を伝達
する。
図２は、１つの画素ＰＸの等価回路図である。図２には、走査ラインＧＬといずれか１
つのデータラインＤＬ、及び電源ラインＰＬに連結された画素ＰＸを例示的に図示した。
画素ＰＸの構成はこれに制限されず、変形されて実施されうる。
有機発光ダイオードＯＬＥＤは、前面発光形ダイオードであるか、或いは背面発光形ダ
イオードである。画素ＰＸは、有機発光ダイオードＯＬＥＤを駆動するための画素駆動回
路として、第１トランジスタＴ１（又はスイッチングトランジスタ）、第２トランジスタ
Ｔ２（又は駆動トランジスタ）、及びキャパシターＣｓｔを含む。第１電源電圧ＥＬＶＤ
Ｄは第２トランジスタＴ２に提供され、第２電源電圧ＥＬＶＳＳは有機発光ダイオードＯ
ＬＥＤに提供される。第２電源電圧ＥＬＶＳＳは第１電源電圧ＥＬＶＤＤより低い電圧で
ある。
第１トランジスタＴ１は、走査ラインＧＬに印加された走査信号に応答して、データラ
インＤＬに印加されたデータ信号を出力する。キャパシターＣｓｔは、第１トランジスタ
ＴＲ１から受信したデータ信号に対応する電圧を充電する。
第２トランジスタＴ２は、有機発光ダイオードＯＬＥＤに連結される。第２トランジス
タＴ２は、キャパシターＣｓｔに格納された電荷量に対応して、有機発光ダイオードＯＬ
ＥＤに流れる駆動電流を制御する。有機発光ダイオードＯＬＥＤは、第２トランジスタＴ
２のターンオン区間の間に発光する。
図３は、１つの画素ＰＸに該当する表示パネルの部分断面図である。
表示パネルＤＰは、基板ＳＵＢ、回路素子層ＣＬ、表示素子層ＤＰＬ、薄膜封止層ＴＦ
Ｅ、及びタッチセンサーＴＳを含む。図示しないが、表示パネルＤＰは、タッチセンサー
ＴＳの上部に配置された反射防止層及び／又はウインドー部材をさらに含むことができる
。
基板ＳＵＢは、少なくとも一層のプラスチックフィルムを含むものでありうる。基板Ｓ
ＵＢはフレキシブルでありうる。基板ＳＵＢは、プラスチック基板、ガラス基板、メタル
基板、又は有機／無機複合材料基板等のうちの少なくとも一つを含むものでありうる。図
１を参照して説明した表示領域ＤＡと非表示領域ＮＤＡとは、基板ＳＵＢ上の領域として
、上記と同様に定義されうる。
回路素子層ＣＬは、図２を参照して説明した各信号ライン、すなわち、走査ラインＧＬ
、データラインＤＬ、及び電源ラインＰＬを含むのでありうる。また、回路素子層ＣＬは
、第１トランジスタＴ１、第２トランジスタＴ２、及びキャパシターＣｓｔを含むのであ
りうる。図３を参照して第１トランジスタＴ１を例示的に説明する。
回路素子層ＣＬは、バリアー層ＢＲ、アクティブ層（半導体活性層）ＡＣＴ、ゲート絶
縁膜ＧＩ、ゲート電極ＧＥ、層間絶縁膜ＩＬＤ、入力電極及び出力電極ＳＥ、ＤＥ、及び
中間絶縁膜ＶＬＤを含む。
バリアー層ＢＲは、基板ＳＵＢ上に配置され、異物質がバリアー層ＢＲの上部に流れ込
むことを防止する。
図示しないが、表示パネルＤＰは、バリアー層ＢＲの上部に配置されたバッファ膜（図
示せず）をさらに含むのでありうる。バッファ膜（図示せず）は、基板ＳＵＢと、基板Ｓ
ＵＢの上部に配置された層との結合力を向上させる。バリアー層ＢＲとバッファ膜（図示
せず）とは、任意選択的に、配置または省略されうる。
アクティブ層ＡＣＴはバリアー層ＢＲ上に配置される。アクティブ層ＡＣＴは、第１ト
ランジスタＴ１のチャンネル領域として機能する。アクティブ層ＡＣＴは、アモルファス
シリコン、ポリシリコン、及び金属酸化物半導体から選択されるのでありうる。
ゲート絶縁膜ＧＩはアクティブ層ＡＣＴ上に配置される。ゲート絶縁膜ＧＩは、ゲート
電極ＧＥをアクティブ層ＡＣＴと絶縁させる。
ゲート電極ＧＥはゲート絶縁膜ＧＩ上に配置される。ゲート電極ＧＥは、アクティブ層
ＡＣＴに重り合うように配置される。
信号ラインを構成する第１導電層（図示せず）は、ゲート電極ＧＥと同一の配線層（同
一の成膜及びパターニングの工程により同時に形成しうる、一つまたは一連の導電体パタ
ーン）中に配置される。
層間絶縁膜ＩＬＤはゲート電極ＧＥ上に配置される。層間絶縁膜ＩＬＤは、ゲート電極
ＧＥと、入力電極及び出力電極ＳＥ、ＤＥとを電気的に絶縁させる。層間絶縁膜ＩＬＤは
無機物質を含む。無機物質は、シリコンナイトライド（窒化シリコン）、シリコンオキシ
ナイトライド（酸化窒化シリコン）、及びシリコン酸化物等を含むのでありうる。
入力電極及び出力電極ＳＥ、ＤＥは、層間絶縁膜ＩＬＤ上に配置される。入力及び出力
電極ＳＥ、ＤＥは、層間絶縁膜ＩＬＤとゲート絶縁膜ＧＩとを貫く第１及び第２コンタク
トホールＣＨ１、ＣＨ２を通じて、それぞれアクティブ層ＡＣＴに電気的に連結される。
信号ラインを構成する第２導電層（図示せず）は、入力電極及び出力電極ＳＥ、ＤＥと
同一の配線層中に配置される。
本発明の実施形態で、表示パネルＤＰは、ゲート電極ＧＥがアクティブ層ＡＣＴの上部
に配置されたトップゲート構造を有するものとして例示的に説明したが、他の実施形態で
、表示パネルＤＰは、ゲート電極ＧＥがアクティブ層ＡＣＴの下部に配置されたボトム－
ゲート構造を有することができる。
中間絶縁膜ＶＬＤは、入力電極及び出力電極ＳＥ、ＤＥの上に配置される。中間絶縁膜
ＶＬＤは平坦面を提供する。中間絶縁膜ＶＬＤは有機物質を含むのでありうる。この有機
物質は、アクリル系樹脂、メタクリル系樹脂、ポリイソプレン、ビニル系樹脂、エポキシ
系樹脂、ウレタン系樹脂、セルロース系樹脂、シロキサン系樹脂、ポリイミド系樹脂、ポ
リアミド系樹脂、及びペリレン系樹脂の中の少なくともいずれか１つを含むのでありうる
。
表示素子層ＤＰＬは中間絶縁膜ＶＬＤ上に配置される。表示素子層ＤＰＬは画素定義膜
（画素画定用のバンプ部）ＰＤＬ及び表示素子を含む。本発明の実施形態で、表示素子は
有機発光ダイオードＯＬＥＤである。有機発光ダイオードＯＬＥＤは、第１電極ＡＥ、正
孔制御層ＨＣＬ、発光層ＥＭＬ、電子制御層ＥＣＬ、及び第２電極ＣＥを含むのでありう
る。
画素定義膜ＰＤＬは有機物質を含むのでありうる。中間絶縁膜ＶＬＤ上に第１電極ＡＥ
が配置される。第１電極ＡＥは、中間絶縁膜ＶＬＤを貫通する第３コンタクトホールＣＨ
３を通じて、出力電極ＤＥに連結される。画素定義膜ＰＤＬにより第１開口部ＯＰ１が画
定されて形成される。画素定義膜ＰＤＬの第１開口部ＯＰ１は第１電極ＡＥの少なくとも
一部分を露出させる。
画素ＰＸは、平面図にて画素領域に配置される。画素領域は、発光領域ＰＸＡと、発光
領域ＰＸＡに隣接する非発光領域ＮＰＸＡとを含む。非発光領域ＮＰＸＡは発光領域ＰＸ
Ａを囲む。本実施形態で、発光領域ＰＸＡは、第１開口部ＯＰ１によって露出された第１
電極ＡＥにおける一部の領域に対応するように画定されて形成される。
正孔制御層ＨＣＬは、発光領域ＰＸＡと、非発光領域ＮＰＸＡとに共通に配置されうる
。特に図示されていないが、正孔制御層ＨＣＬといった共通層は、複数の画素ＰＸにわた
って共通に形成されうる。
正孔制御層ＨＣＬ上に発光層ＥＭＬが配置される。発光層ＥＭＬは、第１開口部ＯＰ１
に対応する領域に配置されうる。即ち、発光層ＥＭＬは、複数の画素ＰＸのそれぞれに、
互いに分離されて形成されうる。発光層ＥＭＬは有機物質及び／又は無機物質を含む。本
実施形態で、パターニングされた発光層ＥＭＬを例示的に図示したが、発光層ＥＭＬは、
複数の画素ＰＸにわたって共通に配置されうる。ここで、発光層ＥＭＬは白色光を生成す
るのでありうる。また、発光層ＥＭＬは多層構造を有しうる。
発光層ＥＭＬ上に電子制御層ＥＣＬが配置される。特に図示されていないが、電子制御
層ＥＣＬは複数の画素ＰＸにわたって共通に形成されうる。
電子制御層ＥＣＬ上に第２電極ＣＥが配置される。第２電極ＣＥは、複数の画素ＰＸに
わたって共通的に配置されうる。
薄膜封止層ＴＦＥは第２電極ＣＥ上に配置される。薄膜封止層ＴＦＥは、複数の画素Ｐ
Ｘにわたって共通に配置されうる。本実施形態で、薄膜封止層ＴＦＥは第２電極ＣＥを直
接カバーする。本発明の他の実施形態で、薄膜封止層ＴＦＥと第２電極ＣＥとの間には、
第２電極ＣＥをカバーするキャッピング層が、さらに配置されうる。このとき、薄膜封止
層ＴＦＥはキャッピング層を直接カバーしうる。
薄膜封止層ＴＦＥは、少なくとも１つの無機膜（以下、封止無機膜）を含む。薄膜封止
層ＴＦＥは、少なくとも１つの有機膜（以下、封止有機膜）をさらに含むのでありうる。
封止無機膜は、水分及び／または酸素（すなわち、これらの少なくとも一方）から表示素
子層ＤＰＬを保護するのであり、封止有機膜は、ほこり粒子といった異物質から表示素子
層ＤＰＬを保護する。封止無機膜は、シリコンナイトライド層、シリコンオキシナイトラ
イド層及びシリコン酸化物層、チタニウムオキサイド層、及び、アルミニウムオキサイド
層等のうちの少なくともいずれかを含むのでありうる。封止有機膜はアクリル系列有機層
を含むのでありうるが、これに制限されない。
タッチセンサーＴＳは、薄膜封止層ＴＦＥ上に配置される。タッチセンサーＴＳは、外
部入力の座標情報を獲得する。
本発明の実施形態で、タッチセンサーＴＳは、薄膜封止層ＴＦＥ上に直接配置される。
本明細書で、“直接配置される”ということは別途の接着層を利用して取り付けることを
除外するのであり、互いに連続する工程によって形成されたことを意味する。
タッチセンサーＴＳは、例えば静電容量方式により外部入力を感知するのでありうる。
本発明でタッチセンサーＴＳの動作方式は特別に制限されず、本発明の一実施形態で、タ
ッチセンサーＴＳは、電磁気誘導方式又は圧力感知方式により外部入力を感知するのであ
りうる。
タッチセンサーＴＳは多層構造を有しうる。タッチセンサーＴＳは単層又は多層の導電
層を含むのでありうる。タッチセンサーＴＳは単層又は多層の絶縁層を含むのでありうる
。
図４は、図３のタッチセンサーを示した平面図であり、図５は、図４のＩ－Ｉ’線に沿
って切断した断面図である。
タッチセンサーＴＳは、タッチ電極層ＴＭＬとタッチ絶縁層ＴＳＬとを含む。タッチ絶
縁層ＴＳＬはタッチ電極層ＴＭＬに接触する。
タッチ電極層ＴＭＬは、第１タッチ電極層ＴＭＬ１及び第２タッチ電極層ＴＭＬ２を含
む。タッチ絶縁層ＴＳＬは、第１タッチ絶縁層ＴＳＬ１及び第２タッチ絶縁層ＴＳＬ２を
含む。
第２タッチ電極層ＴＭＬ２は、第１タッチ電極層ＴＭＬ１の上に配置される。
第１タッチ電極層ＴＭＬ１及び第２タッチ電極層ＴＭＬ２の各々は、単層構造を有する
か、或いは積層された多層構造を有する。多層構造の導電層は、複数種の透明導電層及び
複数種の金属層の中の、少なくとも２種以上を含む。多層構造の導電層は、互いに異なる
金属を含む複数の金属層を含むのでありうる。透明導電層は、ＩＴＯ（ｉｎｄｉｕｍ ｔ
ｉｎ ｏｘｉｄｅ）、ＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）、ＺｎＯ（ｚｉｎ
ｃ ｏｘｉｄｅ）、ＩＴＺＯ（ｉｎｄｉｕｍ ｔｉｎ ｚｉｎｃ ｏｘｉｄｅ）、ＰＥＤ
ＯＴ、金属ナノワイヤ、及びグラフェンの少なくとも一つを含むことができる。金属層は
、モリブデン、銀、チタニウム、銅、アルミニウム、及びこれらの合金のうちの少なくと
も一つを含むことができる。例えば、第１タッチ電極層ＴＭＬ１及び第２タッチ電極層Ｔ
ＭＬ２の各々は、チタン／アルミニウム／チタンの３層構造を有するのでありうる。
第１タッチ絶縁層ＴＳＬ１は、第１タッチ電極層ＴＭＬ１と第２タッチ電極層ＴＭＬ２
との間に配置される。第２タッチ絶縁層ＴＳＬ２は、表示パネルＤＰの最上部層（薄膜封
止層ＴＦＥ）と、第１タッチ電極層ＴＭＬ１との間に配置される。但し、これに制限され
ず、第２タッチ絶縁層ＴＳＬ２は、任意選択的に、省略されてもよい。
第１タッチ絶縁層ＴＳＬ１及び第２タッチ絶縁層ＴＳＬ２は無機物質を含む。この無機
物質は、シリコンナイトライド（窒化シリコン）、シリコンオキシナイトライド（酸化窒
化シリコン）、及びシリコン酸化物等のうちの少なくとも一つをを含むのでありうる。
タッチセンサーＴＳは、第２タッチ電極層ＴＭＬ２の上部に配置された平坦化膜ＰＡＳ
をさらに含みうる。平坦化膜ＰＡＳは、平坦面を提供するのであり、有機物質を含むので
ありうる。
図４に図示されたように、タッチセンサーＴＳは、第１タッチ電極ＴＥ１－１乃至ＴＥ
１－５、第１タッチ電極に連結された第１タッチ信号ラインＳＬ１－１乃至ＳＬ１－５、
第２タッチ電極ＴＥ２－１乃至ＴＥ２－４、第２タッチ電極ＴＥ２－１乃至ＴＥ２－４に
連結された第２タッチ信号ラインＳＬ２－１乃至ＳＬ２－４、及び、第１タッチ信号ライ
ンＳＬ１－１乃至ＳＬ１－５と第２タッチ信号ラインＳＬ２－１乃至ＳＬ２－４に連結さ
れたタッチパッドＴＳ－ＰＤを含むのでありうる。
第１タッチ電極ＴＥ１－１乃至ＴＥ１－５の各々は、複数のタッチ開口部が画定されて
形成されたメッシュ状を有しうる。第１タッチ電極ＴＥ１－１乃至ＴＥ１－５の各々は、
複数の第１タッチセンサー部ＳＰ１と、複数の第１連結部ＣＰ１とを含む。第１タッチセ
ンサー部ＳＰ１は第１方向ＤＲ１に沿って並ぶように配列される。第１連結部ＣＰ１の各
々は、第１タッチセンサー部ＳＰ１の中で、隣接する２つの第１タッチセンサー部ＳＰ１
を互いに連結する。具体的に図示しなかったが、第１タッチ信号ラインＳＬ１－１乃至Ｓ
Ｌ１－５も、メッシュ状を有しうる。
第２タッチ電極ＴＥ２－１乃至ＴＥ２－４は、第１タッチ電極ＴＥ１－１乃至ＴＥ１－
５と、絶縁されて交差する。第２タッチ電極ＴＥ２－１乃至ＴＥ２－４の各々は、複数の
タッチ開口部が画定されて形成されたメッシュ状を有しうる。第２タッチ電極ＴＥ２－１
乃至ＴＥ２－４の各々は、複数の第２タッチセンサー部ＳＰ２と複数の第２連結部ＣＰ２
とを含む。第２タッチセンサー部ＳＰ２は、第２方向ＤＲ２に沿って並ぶように配列され
る。第２連結部ＣＰ２の各々は、第２タッチセンサー部ＳＰ２の中で、隣接する２つの第
２タッチセンサー部ＳＰ２を互いに連結する。第２タッチ信号ラインＳＬ２－１乃至ＳＬ
２－４もやはりメッシュ状を有しうる。
第１タッチ電極ＴＥ１－１乃至ＴＥ１－５と、第２タッチ電極ＴＥ２－１乃至ＴＥ２－
４とは、静電結合される。第１タッチ電極ＴＥ１－１乃至ＴＥ１－５にタッチ感知信号が
印加されることによって、第１タッチセンサー部ＳＰ１と、第２タッチセンサー部ＳＰ２
との間に、キャパシターが形成される。
本実施形態で、複数の第１連結部ＣＰ１は第１タッチ電極層ＴＭＬ１から形成され、複
数の第１タッチセンサー部ＳＰ１及び複数の第２連結部ＣＰ２は第２タッチ電極層ＴＭＬ
２から形成されることを例示的に図示した。
但し、これに制限されず、複数の第１タッチセンサー部ＳＰ１、複数の第１連結部ＣＰ
１、第１タッチ信号ラインＳＬ１－１乃至ＳＬ１－５、複数の第２タッチセンサー部ＳＰ
２、複数の第２連結部ＣＰ２、及び第２タッチ信号ラインＳＬ２－１乃至ＳＬ２－４の中
で、一部は図５に図示された第１タッチ電極層ＴＭＬ１から形成され、他の一部は図５に
図示された第２タッチ電極層ＴＭＬ２から形成されるのでありうる。
図６は、図１のＡＡ領域を拡大して示した表示装置の部分平面図である。
図１及び図６を参照すれば、表示パネルＤＰは、非表示領域ＮＤＡに配置されたパッド
グループＰＤＧ及びテスト回路ＴＣＲをさらに含む。
パッドグループＰＤＧは、入力パッドＩＰＤ及び出力パッドＯＰＤを含む。出力パッド
ＯＰＤは、入力パッドＩＰＤに比べて相対的に、表示領域ＤＡにさらに隣接するように配
置される。入力パッドＩＰＤ及び出力パッドＯＰＤを通じて、駆動回路チップＩＣは、表
示パネルＤＰに電気的に連結される。
表示パネルＤＰは、出力パッドラインＯＰＬと、入力パッドラインＩＰＬとをさらに含
む。出力パッドラインＯＰＬは、出力パッドＯＰＤと、信号ラインのうちの一部（例えば
、データラインＤＬ）とを連結する。入力パッドラインＩＰＬは入力パッドＩＰＤとフレ
キシブル印刷回路基板ＦＰＣとを連結する。
駆動回路チップＩＣは、入力パッドラインＩＰＬ及び入力パッドＩＰＤを通じて、フレ
キシブル印刷回路基板ＦＰＣから提供された信号を受信する。駆動回路チップＩＣは、出
力パッドＯＰＤ及び出力パッドラインＯＰＬを通じて、走査ラインＧＬ、データラインＤ
Ｌ、及び電源ラインＰＬの中の少なくとも一部に、信号を提供する。
出力パッドＯＰＤは、複数の列をなすように提供されうる。図６で、出力パッドＯＰＤ
が３列に配置されたことを例示的に図示したが、これに制限されることではなく、２列以
下に提供されるか、或いは４列以上に提供されてもよい。
図６で入力パッドＩＰＤは１列に提供されることを例示的に図示したが、これに制限さ
れることではなく、入力パッドＩＰＤは複数の列をなすように提供されてもよい。
テスト回路ＴＣＲは、非表示領域ＮＤＡ内に、駆動回路チップＩＣと重なり合うように
配置されうる。表示パネルＤＰは、テスト回路ＴＣＲと出力パッドＯＰＤとを連結するテ
ストパッドラインＴＰＬをさらに含みうる。
テスト回路ＴＣＲは、最終製品の出荷の前に、表示パネルＤＰの動作状態をテストする
ための信号を、テストパッドラインＴＰＬ及び出力パッドＯＰＤを通じて、表示パネルＤ
Ｐに提供する。製品の出荷の後、テスト回路ＴＣＲは非活性化されうる。
本発明の実施形態によれば、テスト回路ＴＣＲを駆動回路チップＩＣと重なり合わない
非表示領域ＮＤＡの一部の領域に形成するのでなく、駆動回路チップＩＣに重なり合うよ
うに形成する。したがって、非表示領域ＮＤＡのサイズを減少させることができ、表示パ
ネルＤＰの空間活用度を高めることができる。
パッドグループＰＤＧと駆動回路チップＩＣとのコンタクトのために、中間絶縁膜ＶＬ
Ｄは、パッドグループＰＤＧを露出するようにパッドグループＰＤＧの配置領域にて省か
れている。また、中間絶縁膜ＶＬＤは、テスト回路ＴＣＲをカバーしてテスト回路ＴＣＲ
を保護する役割をする。
本発明の実施形態で、タッチ絶縁層ＴＳＬ（図５）には、平面図で見てパッドグループ
ＰＤＧの近傍に陰刻パターンが提供される。具体的な内容は後述される。
図７は、図６のＩ－Ｉ’線に沿って切断した断面図である。図７を参照して、１つの出
力パッドＯＰＤの断面構造を説明する。出力パッドＯＰＤと入力パッドＩＰＤとは、構造
が実質的に同一でありうる。
図１、図６、及び図７を参照すれば、表示パネルＤＰは、出力パッドＯＰＤと直接重ね
合わされることで接触するデータパッドパターンＤＰＰ及びゲートパッドパターンＧＰＰ
を含む。
ゲートパッドパターンＧＰＰは、図３に図示されたゲート電極ＧＥと同一の配線層中に
配置されており、データパッドパターンＤＰＰは、図３に図示された入力及び出力電極Ｓ
Ｅ、ＤＥと同一の配線層中に配置されており、出力パッドＯＰＤは、図５に図示された第
１タッチ電極層ＴＭＬ１及び第２タッチ電極層ＴＭＬ２の中でいずれか１つと同一の配線
層中に配置される。具体的に、出力パッドＯＰＤは第２タッチ電極層ＴＭＬ２と同一の配
線層中に配置される。本発明の他の実施形態で、データパッドパターンＤＰＰは、任意選
択的に、省略されてもよい。
出力パッドラインＯＰＬ及びテストパッドラインＴＰＬは、ゲートパッドパターンＧＰ
Ｐと同一の配線層中に配置されて互いに連続するパターンをなすことにより、ゲートパッ
ドパターンＧＰＰと電気的に連結される。
層間絶縁膜ＩＬＤには、ゲートパッドパターンＧＰＰの少なくとも一部を露出する第２
開口部ＯＰ２が画定・形成されており、第２開口部ＯＰ２を通じて、ゲートパッドパター
ンＧＰＰと、データパッドパターンＤＰＰとが接触される。
第１タッチ絶縁層ＴＳＬ１及び第２タッチ絶縁層ＴＳＬ２には、データパッドパターン
ＤＰＰの少なくとも一部を露出させる第３開口部ＯＰ３が画定・形成されており、第３開
口部ＯＰ３を通じて、出力パッドＯＰＤと、データパッドパターンＤＰＰとが接触される
。
本発明の実施形態で、第１タッチ絶縁層ＴＳＬ１及び第２タッチ絶縁層ＴＳＬ２は、実
質的に同一の物質から形成され、第１タッチ絶縁層ＴＳＬ１及び第２タッチ絶縁層ＴＳＬ
２に、形状、寸法及び位置が同一の陰刻パターンが提供される。すなわち、第１タッチ絶
縁層ＴＳＬ１と第２タッチ絶縁層ＴＳＬ２とは、互いに、陰刻パターンの輪郭が実質上一
致する。したがって、以下の説明で、第１タッチ絶縁層ＴＳＬ１及び第２タッチ絶縁層Ｔ
ＳＬ２は、個別に説明せず、タッチ絶縁層ＴＳＬとして説明する。例えば、タッチ絶縁層
ＴＳＬに陰刻パターンが提供されたという場合、第１タッチ絶縁層ＴＳＬ１及び第２タッ
チ絶縁層ＴＳＬ２の各々に、輪郭が互いに実質上一致するように陰刻パターンが提供され
たことを意味する。
図８は、図１のＡＡ領域の拡大平面図であって、本発明の一実施形態に係る陰刻パター
ンの形状を示した図面であり、図９は図８のＩＩ－ＩＩ’線に沿って切断した断面図であ
る。
図８及び図９を参照すれば、タッチ絶縁層ＴＳＬには陰刻パターンＧＲが提供される。
陰刻パターンＧＲは、タッチ絶縁層ＴＳＬを貫通するホール（貫通孔）、または、タッチ
絶縁層ＴＳＬが省かれた抜き部（omitted area）でありうる。但し、これに制限されるこ
とではなく、陰刻パターンＧＲは、タッチ絶縁層ＴＳＬを貫通するとともに、層間絶縁膜
ＩＬＤに溝または凹部を形成するものでありうる。
陰刻パターンＧＲは、平面図（平面視）で、非表示領域ＮＤＡの内部にあって、パッド
グループＰＤＧの近傍に提供される。陰刻パターンＧＲが、平面図で駆動回路チップＩＣ
と重なり合うように提供されうる。
平面図で見て、前記陰刻パターンが、前記出力パッドと、前記中間絶縁膜の配置領域と
の間に配置されうる。言い換えれば、平面図で、陰刻パターンＧＲとパッドグループＰＤ
Ｇとの間の距離は、パッドグループＰＤＧと中間絶縁膜ＶＬＤの輪郭との間の距離より短
いのでありうる。以下、陰刻パターンＧＲの形状及び配置に対して、具体的に説明する。
中間絶縁膜ＶＬＤのパターンは、第１中間絶縁膜ＶＬＤ１のパターン及び第２中間絶縁
膜ＶＬＤ２のパターンを含むのでありうる。
平面図で見て、第１中間絶縁膜ＶＬＤ１のパターンと、第２中間絶縁膜ＶＬＤ２のパタ
ーンとは互いに離隔されうる。平面図で、第２中間絶縁膜ＶＬＤ２のパターンは、第２方
向ＤＲ２にて、出力パッドＯＰＤと入力パッドＩＰＤとの間に配置されうる。第２中間絶
縁膜ＶＬＤ２のパターンは、駆動回路チップＩＣと重なり合い、テスト回路ＴＣＲをカバ
ーする。第１中間絶縁膜ＶＬＤ１は、中間絶縁膜ＶＬＤのうちの、第２中間絶縁膜ＶＬＤ
２を除外した残りでありうる。
第１中間絶縁膜ＶＬＤ１には、第４開口部ＯＰ４が画定・形成され、第４開口部ＯＰ４
を通じてパッドグループＰＤＧが露出される。第４開口部ＯＰ４は、駆動回路チップＩＣ
の平面形状と同様に、方形状を有する。方形状を有する第４開口部ＯＰ４は第１乃至第４
の内側面を有する。図８には、表示領域ＤＡに隣接し、第１方向ＤＲ１に延長する第１内
側面ＩＳ１、第１内側面ＩＳ１と平行である第２内側面ＩＳ２、及び第１内側面ＩＳ１及
び第２内側面ＩＳ２を連結する第３内側面ＩＳ３を図示した。第４内側面（図示せず）は
図示しなかったが、第３内側面ＩＳ３と対向し、第１及び第２内側面ＩＳ１、ＩＳ２を互
いに連結する。
本発明の一実施形態で、陰刻パターンＧＲは、第１乃至第３陰刻パターンＧＲ１～ＧＲ
３を含む。
第１陰刻パターンＧＲ１は、出力パッドＯＰＤと、第１中間絶縁膜ＶＬＤ１の第１内側
面ＩＳ１との間を通る（通って延びる）ように配置される。
出力パッドＯＰＤは、表示領域ＤＡに隣接する側から順に、第１乃至第３行の出力パッ
ド１０１、１０２、１０３に区分され、第１陰刻パターンＧＲ１は、第１行の出力パッド
１０１と、第１中間絶縁膜ＶＬＤ１の第１内側面ＩＳ１との間を通るように配置されるの
でありうる。第１陰刻パターンＧＲ１は、第１方向ＤＲ１に延長された直線形状を有する
のでありうる。
第１陰刻パターンＧＲ１によって層間絶縁膜ＩＬＤが露出される。
第２陰刻パターンＧＲ２は、第２中間絶縁膜ＶＬＤ２及び層間絶縁膜ＩＬＤを露出させ
る。即ち、タッチ絶縁層ＴＳＬは第２中間絶縁膜ＶＬＤ２と重ならない。第２陰刻パター
ンＧＲ２によって、出力パッドＯＰＤ及び入力パッドＩＰＤが露出されることはない。
第３陰刻パターンＧＲ３は、入力パッドＩＰＤと、第１中間絶縁膜ＶＬＤ１の第２内側
面ＩＳ２との間を通るように配置されうる。第３陰刻パターンＧＲ３は、第１方向ＤＲ１
に延長された一つの直線の形状を有するのでありうる。
図９で、第１乃至第３陰刻パターンＧＲ１～ＧＲ３は、タッチ絶縁層ＴＳＬにのみ提供
されることを例示的に図示したが、これに制限されるのではなく、層間絶縁膜ＩＬＤの一
部までも省かれるように提供されうる。
図９を参照すれば、表示装置ＤＭはバンプＢＭＰをさらに含む。バンプＢＭＰは、表示
パネルＤＰと対向する駆動回路チップＩＣの一面に装着されうる。バンプＢＭＰは、導電
性物質で形成される。駆動回路チップＩＣは、バンプＢＭＰを通じて電圧及び電流信号を
受信する。
駆動回路チップＩＣは、駆動回路チップＩＣとパネルＤＰとの間に、異方性導電フィル
ム（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ：ＡＣＦ）を配置した後
、高温で熱圧着することによって実装されうる。異方性導電フィルムＡＣＦは、複数の導
電ボール１５０と、導電ボール１５０を包み込む接着物質１５１を含む。導電ボール１５
０は、バンプＢＭＰと、入力及び出力パッドＩＰＤ、ＯＰＤを、電気的に接続されうるよ
うにする。
図９で、出力パッドＯＰＤは、タッチ絶縁層ＴＳＬに提供された第５開口部ＯＰ５を通
じて、出力データパッドパターンＤＰＰ１に接触しており、出力データパッドパターンＤ
ＰＰ１は、層間絶縁膜ＩＬＤに提供された第６開口部ＯＰ６を通じて、出力ゲートパッド
パターンＧＰＰ１に接触する。
入力パッドＩＰＤは、タッチ絶縁層ＴＳＬに提供された第７開口部ＯＰ７を通じて、入
力データパッドパターンＤＰＰ２に接触しており、入力データパッドパターンＤＰＰ２は
、層間絶縁膜ＩＬＤに提供された第８開口部ＯＰ８を通じて、入力ゲートパッドパターン
ＧＰＰ２に接触する。
出力パッドＯＰＤ及び入力パッドＩＰＤの構造は、図７を参照して説明したので、具体
的な説明を省略する。
図９で、テスト回路ＴＣＲは、第１テストパターンＴＣＲ１及び第２テストパターンＴ
ＣＲ２の中の少なくとも１つを含むのでありうる。第１テストパターンＴＣＲ１は、出力
ゲートパッドパターンＧＰＰ１及び入力ゲートパッドパターンＧＰＰ２と、同一の配線層
中に配置されうる。第２テストパターンＴＣＲ２は、出力データパッドパターンＤＰＰ１
及び入力データパッドパターンＤＰＰ２と、同一の配線層中に配置されうる。
図１０は、本発明の比較例に該当する表示装置の断面図を例示的に示したものであり、
図１１は、比較例に該当する表示装置の断面を撮影した写真であり、図１２は、比較例に
該当する表示装置が適用された携帯用端末機で現れる不良を撮影した写真である。
図１０は、図９で陰刻パターンＧＲを除く、実質的に図９の構造と同一であると仮定す
る。図１０は図８のＩＩＩ－ＩＩＩ’線に沿う位置に該当する断面図である。図１０に図
示された構成の中で、図９の表示装置に対応する構成は、図９の表示装置の対応する構成
の符号に“－１”を付した形態にて表記した。
層間絶縁膜ＩＬＤ－１とタッチ絶縁層ＴＳＬ－１とは、いずれも無機物を含むので、こ
れらの間の結合力が相対的に弱い。したがって、タッチ絶縁層ＴＳＬ－１と層間絶縁膜Ｉ
ＬＤ－１とは容易に剥離されうる。
具体的に、タッチ絶縁層ＴＳＬ－１にクラックＣＲＫが発生しうる。クラックＣＲＫは
、多様な原因によって発生しうる。例えば、駆動回路チップＩＣ－１を圧着する工程を遂
行する間に、導電ボール１５０－１がタッチ絶縁層ＴＳＬ－１に圧力を加えることで、タ
ッチ絶縁層ＴＳＬ－１にクラックＣＲＫが発生しうる。また、フレキシブルな表示パネル
ＤＰが曲げられた場合、タッチ絶縁層ＴＳＬ－１にクラックＣＲＫが発生しうる。
高い温度と高い湿度を有する環境で、有機物から形成された中間絶縁膜ＶＬＤ－１が、
クラックＣＲＫを通じて水分を吸収して熱膨張し、これによってタッチ絶縁層ＴＳＬ－１
と層間絶縁膜ＩＬＤ－１とが剥離されうる。図１１で、タッチ絶縁層ＴＳＬ－１と層間絶
縁膜ＩＬＤ－１とが剥離されて、第１距離ＤＴだけ離隔されたことを確認することができ
る。
タッチ絶縁層ＴＳＬ－１と層間絶縁膜ＩＬＤ－１との間に、水分が移動可能な流体パス
ＰＴＨが形成され、流体パスＰＴＨを通じて水分が移動することで、隣接するパッド同士
がショートされる恐れがある。特に、表示パネルＤＰが高解像度を有することで出力パッ
ドＯＰＤ同士の間の離隔距離が非常に狭くなっていることから、隣接する出力パッドＯＰ
Ｄ同士が、流体パスＰＴＨを通じてショートされるという問題が発生する恐れがある。図
１０で、隣接する２つの出力パッドＯＰＤが互いにショートされることを例示的に図示し
た。
図１２のＢＢ領域を参照すれば、隣接する出力パッドＯＰＤがショートされることで縦
線の形態の不良が発生したことを確認することができる。比較例に該当する表示装置ＤＭ
－１の不良は、ショートされる入力パッド及び出力パッドＩＰＤ、ＯＰＤの組み合わせに
よって、図１２に表示された縦線形態の不良以外にも、多様に現れうる。
再び図８及び図９を参照すれば、本発明の一実施形態に係る表示装置ＤＭは、タッチ絶
縁層ＴＳＬに、陰刻パターンＧＲを形成することによって、タッチ絶縁層ＴＳＬと層間絶
縁膜ＩＬＤとの間の剥離現象を根本的に防止するか、或いはタッチ絶縁層ＴＳＬと層間絶
縁膜ＩＬＤとの間に発生した剥離現象が、入力パッドＩＰＤ及び出力パッドＯＰＤに伝達
されることを防止することができる。
中間絶縁膜ＶＬＤは、基板ＳＵＢを除く、中間絶縁膜ＶＬＤの下部に配置された層に比
べて、相対的に大きい厚さを有する。例示的に、中間絶縁膜ＶＬＤは１００００Å（１μ
ｍ）以上の厚さ、特には１～５μｍの厚さ、例えば２～４μｍの厚さを有し、バリアー層
ＢＲ、アクティブ層ＡＣＴ、ゲート絶縁膜ＧＩ、ゲート電極ＧＥ、層間絶縁膜ＩＬＤ、及
び入力及び出力電極ＳＥ、ＤＥは全て１００００Å（１μｍ）以下の厚さ、特には１μｍ
未満の厚さ、例えば０．０１～０．８μｍまたは０．０２～０．５μｍの厚さを有する。
中間絶縁膜ＶＬＤが相対的に大きい厚さを有するので、中間絶縁膜ＶＬＤの第１乃至第
４内側面ＩＳ１～ＩＳ３（第４内側面は図示せず）に重なり合うタッチ絶縁層ＴＳＬは、
厚さが相対的に薄いことから、クラックに対して脆弱である。また、駆動回路チップＩＣ
に重なり合うタッチ絶縁層ＴＳＬには、駆動回路チップＩＣの圧着工程の最中に、導電ボ
ール１５０の圧力によってクラックが発生しうる。即ち、中間絶縁膜ＶＬＤと重なり合う
位置で、タッチ絶縁層ＴＳＬにクラックが発生する可能性が高い。したがって、本発明の
実施形態で、陰刻パターンＧＲは、中間絶縁膜ＶＬＤと重なり合う位置で、タッチ絶縁層
ＴＳＬに発生したクラックによるタッチ絶縁層ＴＳＬと層間絶縁膜ＩＬＤとの剥離現象が
、出力パッドＯＰＤ及び入力パッドＩＰＤに伝達されることを防止できる位置に形成され
る。
第１陰刻パターンＧＲ１は、第１中間絶縁膜ＶＬＤ１の第１内側面ＩＳ１から、第２方
向ＤＲ２に、出力パッドＯＰＤへと向かって、タッチ絶縁層ＴＳＬと層間絶縁膜ＩＬＤと
の間の剥離現象が伝達されることを防止する。
第２陰刻パターンＧＲ２は、第２中間絶縁膜ＶＬＤ２を露出させることで、第２中間絶
縁膜ＶＬＤ２の付近でクラックが発生することを根本的に遮断する。
第３陰刻パターンＧＲ３は、第１中間絶縁膜ＶＬＤ１の第２内側面ＩＳ２から、第２方
向ＤＲ２に、入力パッドＩＰＤへと向かって、タッチ絶縁層ＴＳＬと層間絶縁膜ＩＬＤと
の間の剥離現象が伝達されることを防止する。
本発明の実施形態に係る表示装置によれば、タッチ絶縁層に陰刻パターンを形成するこ
とで、タッチ絶縁層ＴＳＬと層間絶縁膜ＩＬＤとの間の剥離現象によって出力パッドＯＰ
Ｄと入力パッドＩＰＤとがショートされるという問題の発生を防止する。
図１３は、図１のＡＡ領域の拡大平面図であって、本発明の他の実施形態に係る陰刻パ
ターンの形状を示した図面であり、図１４は、図１３のＩＩ－ＩＩ’線に沿って切断した
断面図である。
図１３及び図１４を参照して説明する、本発明の他の実施形態に係る表示装置ＤＭ１は
、図８及び図９を参照して説明した本発明の一実施形態に係る表示装置ＤＭと比べて、陰
刻パターンＧＲ－１の形状及び配置に相違があり、残りの構成は実質的に同一である。以
下、陰刻パターンＧＲ－１の形状に対して具体的に説明し、説明されない構成は図８及び
図９の説明にしたがう。
陰刻パターンＧＲ－１は、第１乃至第４陰刻パターンＧＲ－１１～ＧＲ－１４を含むの
でありうる。
第１乃至第４陰刻パターンＧＲ－１１～ＧＲ－１４によって層間絶縁膜ＩＬＤが露出さ
れる。
第１陰刻パターンＧＲ－１１は、出力パッドＯＰＤと、第１中間絶縁膜ＶＬＤ１の第１
内側面ＩＳ１との間を通るように配置される。第１陰刻パターンＧＲ－１１は、第１方向
ＤＲ１に延長された直線形状を有する。第１陰刻パターンＧＲ－１１は、第１中間絶縁膜
ＶＬＤ１の第１内側面ＩＳ１から、第２方向ＤＲ２に、出力パッドＯＰＤへと向かって、
タッチ絶縁層ＴＳＬと層間絶縁膜ＩＬＤとの間の剥離現象が伝達されることを防止する。
第２陰刻パターンＧＲ－１２は、第２中間絶縁膜ＶＬＤ２の配置領域と、出力パッドＯ
ＰＤとの間を通るように配置される。第２陰刻パターンＧＲ－１２は、第１方向ＤＲ１に
延長された直線形状を有する。第２陰刻パターンＧＲ－１２は、第２中間絶縁膜ＶＬＤ２
から、第２方向ＤＲ２に、出力パッドＯＰＤへと向かって、タッチ絶縁層ＴＳＬと層間絶
縁膜ＩＬＤとの間の剥離現象が伝達されることを防止する。
第３陰刻パターンＧＲ－１３は、第２中間絶縁膜ＶＬＤ２の配置領域と、入力パッドＩ
ＰＤとの間を通るように配置される。第３陰刻パターンＧＲ－１３は第１方向ＤＲ１に延
長された直線形状を有する。第３陰刻パターンＧＲ－１３は第２中間絶縁膜ＶＬＤ２から
第２方向ＤＲ２に入力パッドＩＰＤに向かってタッチ絶縁層ＴＳＬと層間絶縁膜ＩＬＤと
の剥離現象が伝達されることを防止する。
第４陰刻パターンＧＲ－１４は、入力パッドＩＰＤと、第１中間絶縁膜ＶＬＤ１の第２
内側面ＩＳ２との間を通るように配置される。第４陰刻パターンＧＲ－１４は、第１方向
ＤＲ１に延長された一つの直線の形状を有するのでありうる。第４陰刻パターンＧＲ－１
４は、第１中間絶縁膜ＶＬＤ１の第２内側面ＩＳ２から、第２方向ＤＲ２に、入力パッド
ＩＰＤへと向かって、タッチ絶縁層ＴＳＬと層間絶縁膜ＩＬＤとの間の剥離現象が伝達さ
れることを防止する。
図１５は、図１のＡＡ領域の拡大平面図にて、本発明の他の実施形態に係る陰刻パター
ンの形状及び配置を示した図面である。
図１５を参照して説明する表示装置ＤＭ２は、図１３及び図１４を参照して説明した表
示装置ＤＭ１と比較して、陰刻パターンＧＲ－２に相違があるので、陰刻パターンＧＲ－
２の形状に対して具体的に説明することとし、説明されない構成は図１３及び図１４の説
明にしたがう。
陰刻パターンＧＲ－２は、第１乃至第６陰刻パターンＧＲ－２１～ＧＲ－２６を含むの
でありうる。
第１乃至第４陰刻パターンＧＲ－２１～ＧＲ－２４は、図１３を参照して説明した第１
乃至第４陰刻パターンＧＲ－１１～ＧＲ－１４と、実質的に同一であるので、具体的な説
明を省略する。
第５陰刻パターンＧＲ－２５は、第１中間絶縁膜ＶＬＤ１の第３内側面ＩＳ３に隣接し
て、第２方向ＤＲ２に延長される。第５陰刻パターンＧＲ－２５は、第１陰刻パターンＧ
Ｒ－２１と第４陰刻パターンＧＲ－２４とを連結する。但し、これに制限されることでは
なく、第５陰刻パターンＧＲ－２５は、下部の配線の配列等を考慮して、連続した一つの
直線の形態ではなく、第２方向ＤＲ２に互いに離隔されてドット状、破線状などをなす複
数のパターンから形成されうる。第５陰刻パターンＧＲ－２５は、第１中間絶縁膜ＶＬＤ
１から、第１方向ＤＲ１に、出力パッドＯＰＤ及び入力パッドＩＰＤへと向かってタッチ
絶縁層ＴＳＬと層間絶縁膜ＩＬＤとの間の剥離現象が伝達されることを防止する。
第６陰刻パターンＧＲ－２６は、第１中間絶縁膜ＶＬＤ１の第３内側面ＩＳ３に隣接し
て、第２方向ＤＲ２に延長される。第６陰刻パターンＧＲ－２６は、第２陰刻パターンＧ
Ｒ－２２と第３陰刻パターンＧＲ－２３とを連結する。但し、これに制限されることでは
なく、第６陰刻パターンＧＲ－２６は、下部の配線の配列等を考慮して、第２方向ＤＲ２
に互いに離隔されてドット状、破線状などをなす複数のパターンから形成されうる。
図示しないが、陰刻パターンＧＲ－２は第７陰刻パターン（図示せず）及び第８陰刻パ
ターン（図示せず）をさらに含むのでありうる。
第７陰刻パターン（図示せず）は、第１中間絶縁膜ＶＬＤ１の第４内側面（図示せず）
に隣接して、第２方向ＤＲ２に延長される。第７陰刻パターン（図示せず）は、第１陰刻
パターンＧＲ－２１と第４陰刻パターンＧＲ－２４とを連結する。
第８陰刻パターン（図示せず）は、第１中間絶縁膜ＶＬＤ１の第４内側面（図示せず）
に隣接して、第２方向に延長される。第８陰刻パターン（図示せず）は、第２陰刻パター
ンＧＲ－２２と第３陰刻パターンＧＲ－２３とを連結する。
図１６は、図１のＡＡ領域の拡大平面図にて、本発明の他の実施形態に係る陰刻パター
ンの形状及び配置を示した図面である。
図１６を参照して説明する表示装置ＤＭ３は、図１３及び図１４を参照して説明した表
示装置ＤＭ１と比較して、陰刻パターンＧＲ－３に相違があるので、陰刻パターンＧＲ－
３の形状に対して具体的に説明することとし、説明されない構成は図１３及び図１４の説
明にしたがう。
陰刻パターンＧＲ－３は、第１乃至第６陰刻パターンＧＲ－３１～ＧＲ－３６を含むの
でありうる。
第１乃至第４陰刻パターンＧＲ－３１～ＧＲ－３４は図１３を参照して説明した第１乃
至第４陰刻パターンＧＲ－２１～ＧＲ－２４と実質的に同一であるので、具体的な説明を
省略する。
第５陰刻パターンＧＲ－３５は、第１中間絶縁膜ＶＬＤ１の第３内側面ＩＳ３に隣接し
て、第２方向ＤＲ２に延長される。第５陰刻パターンＧＲ－３５は、第１陰刻パターンＧ
Ｒ－３１と第２陰刻パターンＧＲ－３２とを連結する。但し、これに制限されることでは
なく、第５陰刻パターンＧＲ－３５は、下部の配線の配列等を考慮して、連続した一つの
直線の形態ではなく、第２方向ＤＲ２に互いに離隔されてドット状、破線状などをなす複
数のパターンから形成されうる。第５陰刻パターンＧＲ－３５は、第１中間絶縁膜ＶＬＤ
１から、第１方向ＤＲ１に、出力パッドＯＰＤへと向かってタッチ絶縁層ＴＳＬと層間絶
縁膜ＩＬＤとの間の剥離現象が伝達されることを防止する。
第６陰刻パターンＧＲ－３６は、第１中間絶縁膜ＶＬＤ１の第３内側面ＩＳ３に隣接し
て、第２方向ＤＲ２に延長される。第６陰刻パターンＧＲ－３６は、第３陰刻パターンＧ
Ｒ－３３と第４陰刻パターンＧＲ－３４とを連結する。但し、これに制限されることでは
なく、第６陰刻パターンＧＲ－３６は、下部配線配列等を考慮して、第２方向ＤＲ２に離
隔された複数のパターンから形成されうる。第６陰刻パターンＧＲ－３６は、第１中間絶
縁膜ＶＬＤ１から、第１方向ＤＲ１に、入力パッドＩＰＤへと向かってタッチ絶縁層ＴＳ
Ｌと層間絶縁膜ＩＬＤとの間の剥離現象が伝達されることを防止する。
図示しないが、陰刻パターンＧＲ－３は、第７陰刻パターン（図示せず）及び第８陰刻
パターン（図示せず）をさらに含む。
第７陰刻パターン（図示せず）は、第１中間絶縁膜ＶＬＤ１の第４内側面（図示せず）
に隣接して、第２方向ＤＲ２に延長される。第７陰刻パターン（図示せず）は、第１陰刻
パターンＧＲ－３１と第２陰刻パターンＧＲ－３２とを連結する。
第８陰刻パターン（図示せず）は、第１中間絶縁膜ＶＬＤ１の第４内側面（図示せず）
に隣接して、第２方向に延長される。第８陰刻パターン（図示せず）は、第３陰刻パター
ンＧＲ－３３と第４陰刻パターンＧＲ－３４とを連結する。
図１７は、図１のＡＡ領域の拡大平面図にて、本発明の他の実施形態に係る陰刻パター
ンの形状及び配置を示した図面であり、図１８は、図１７のＩＩ－ＩＩ’線に沿って切断
した断面図である。
本発明の他の実施形態に係る表示装置ＤＭ４で、陰刻パターンＧＲ－４は、第１乃至第
５陰刻パターンＧＲ－４１～ＧＲ－４５を含む。
第１乃至第４陰刻パターンＧＲ－４１～ＧＲ－４４は、図１３及び図１４を参照して説
明した第１乃至第４陰刻パターンＧＲ－１１～ＧＲ－１４と、実質的に同一である。
第５陰刻パターンＧＲ－４５は、図８及び図９を参照して説明した第２陰刻パターンＧ
Ｒ２と実質的に同一である。
第２陰刻パターンＧＲ－４２と第５陰刻パターンＧＲ－４５とは離隔され、第３陰刻パ
ターンＧＲ－４３と第５陰刻パターンＧＲ－４５とは離隔される。
図１９は、図１のＡＡ領域の拡大平面図にて、本発明の他の実施形態に係る陰刻パター
ンの形状を示した図面である。
図１９を参照して説明する表示装置ＤＭ５は、図１３及び図１４を参照して説明した表
示装置ＤＭ１と比較して、陰刻パターンＧＲ－５に相違があるので、陰刻パターンＧＲ－
５の形状に対して具体的に説明し、説明されない構成は図１３及び図１４の説明にしたが
う。
陰刻パターンＧＲ－５は、第１乃至第４陰刻パターンＧＲ－５１～ＧＲ－５４を含むの
でありうる。
第１乃至第４陰刻パターンＧＲ－５１～ＧＲ－５４の各々は、第１方向ＤＲ１に沿って
、ジグザグ形態に延長された形状を有する。第１乃至第４陰刻パターンＧＲ－５１～ＧＲ
－５４の各々は、互いに異なる方向に延長された直線パターンが交互に連結された形状を
有する。但し、これに制限されることではなく、第１乃至第４陰刻パターンＧＲ－５１～
ＧＲ－５４の各々は、アーチ状などの曲線パターンが繰り返し連結された形状を有しても
よい。
図２０は、図１のＡＡ領域の拡大平面図にて、本発明の他の実施形態に係る陰刻パター
ンの形状を示した図面である。
図２０を参照して説明する表示装置ＤＭ６は、図１３及び図１４を参照して説明した表
示装置ＤＭ１と比較して、陰刻パターンＧＲ－６に相違があるので、陰刻パターンＧＲ－
６の形状に対して具体的に説明し、説明されない構成は図１３及び図１４の説明にしたが
う。
陰刻パターンＧＲ－６は、第１乃至第８陰刻パターンＧＲ－６１～ＧＲ－６８を含むの
でありうる。第１乃至第８陰刻パターンＧＲ－６１～ＧＲ－６８の各々は、第１方向ＤＲ
１に沿って、ドット状、破線状などの形態で断続して配列された、一連の複数のパターン
として提供される。
一連の第１及び第２陰刻パターンＧＲ－６１、ＧＲ－６２は、出力パッドＯＰＤと、第
１中間絶縁膜ＶＬＤ１の第１内側面ＩＳ１との間に配置される。一連の第１陰刻パターン
ＧＲ－６１は、隣り合うもの同士が、第１方向ＤＲ１に互いに離隔される。一連の第２陰
刻パターンＧＲ－６２は、隣り合うもの同士が、第１方向ＤＲ１に互いに離隔される。
第１陰刻パターンＧＲ－６１と、第２陰刻パターンＧＲ－６２とは、表示領域ＤＡに最
も隣接する出力パッドＯＰＤから、第２方向ＤＲ２に、互いに異なる離隔距離を有するの
でありうる。図２０で、第１陰刻パターンＧＲ－６１は、表示領域ＤＡに最も隣接する出
力パッドＯＰＤから、第１距離ＴＴ１をなすように離隔されるとともに、第２陰刻パター
ンＧＲ－６２は、表示領域ＤＡに最も隣接する出力パッドＯＰＤから、第１距離ＴＴ１と
異なる第２距離ＴＴ２をなすように離隔されるのでありうる。
各第１陰刻パターンＧＲ－６１は、第１方向ＤＲ１にて、隣り合う２つの第２陰刻パタ
ーンＧＲ－６２の間に配置される。すなわち、第１方向ＤＲ１に沿って、第１陰刻パター
ンＧＲ－６１と、第２陰刻パターンＧＲ－６２とが、交互に配置される。図示の具体例で
は、第１陰刻パターンＧＲ－６１と、これに隣り合う第２陰刻パターンＧＲ－６２との間
で、第１方向ＤＲ１には、離隔されないか、または近接しており、第２方向ＤＲ２には、
わずかに離隔されている。
第３及び第４陰刻パターンＧＲ－６３、ＧＲ－６４は、いずれも、第１及び第２陰刻パ
ターンＧＲ－６１、ＧＲ－６２と同様の、一連の複数のパターンとして提供され、第２中
間絶縁膜ＶＬＤ２と出力パッドＯＰＤとの間に配置される。一連の第３陰刻パターンＧＲ
－６３は、隣り合うもの同士が、第１方向ＤＲ１に互いに離隔される。一連の第４陰刻パ
ターンＧＲ－６４は、隣り合うもの同士が、第１方向ＤＲ１に互いに離隔される。
第３陰刻パターンＧＲ－６３及び第４陰刻パターンＧＲ－６４は、表示領域ＤＡに最も
隣接する出力パッドＯＰＤから、第２方向ＤＲ２に、互いに異なる離隔距離を有する。図
２０で、第３陰刻パターンＧＲ－６３は、表示領域ＤＡに最も隣接する出力パッドＯＰＤ
から、第３距離ＴＴ３をなすように離隔され、第４陰刻パターンＧＲ－６４は、表示領域
ＤＡに最も隣接する出力パッドＯＰＤから、第３距離ＴＴ３と異なる第４距離ＴＴ４をな
すように離隔される。
各第３陰刻パターンＧＲ－６３は、隣り合う２つの第４陰刻パターンＧＲ－６４の間に
来るように形成される。
第５及び第６陰刻パターンＧＲ－６５、ＧＲ－６６は、第２中間絶縁膜ＶＬＤ２の配置
領域と、入力パッドＩＰＤとの間に配置される。
第５及び第６陰刻パターンＧＲ－６５、ＧＲ－６６は、第３及び第４陰刻パターンＧＲ
－６３、ＧＲ－６４と同様の形状及び配置形態を有するので、具体的な説明は省略する。
第７及び第８陰刻パターンＧＲ－６７、ＧＲ－６８は、入力パッドＩＰＤと、第１中間
絶縁膜ＶＬＤ１の第２内側面ＩＳ２との間に配置される。
第７及び第８陰刻パターンＧＲ－６７、ＧＲ－６８は、第１及び第２陰刻パターンＧＲ
－６１、ＧＲ－６２と同様の形状及び配置形態を有するので、具体的な説明は省略する。
図２１は、図１のＡＡ領域の拡大平面図にて、本発明の他の実施形態に係る陰刻パター
ンの形状を示した図面であり、図２２は、図２１のＩＩ－ＩＩ’線に沿って切断した断面
図である。
図２１を参照して説明する表示装置ＤＭ７は、図１３及び図１４を参照して説明した表
示装置ＤＭ１と比較して、陰刻パターンＧＲ－７に相違があるので、陰刻パターンＧＲ－
７の形状に対して具体的に説明し、説明されない構成は図１３及び図１４の説明にしたが
う。
陰刻パターンＧＲ－７は、第１乃至第５陰刻パターンＧＲ－７１～ＧＲ－７５を含むの
でありうる。
第１乃至第４陰刻パターンＧＲ－７１～ＧＲ－７４は、図１３を参照して説明した第１
乃至第４陰刻パターンＧＲ－１１～ＧＲ－１４と、実質的に同一である。
第５陰刻パターンＧＲ－７５は、第１方向ＤＲ１に沿って、ドット状、破線状などの形
態で断続して配列された、一連の複数のパターンとして提供される。一連の第５陰刻パタ
ーンＧＲ－７５は、第２中間絶縁膜ＶＬＤ２に重なるように配置される。図２１～２２に
示す具体例では、ドット状のパターンが２列に配列されており、第２中間絶縁膜ＶＬＤ２
における周囲の側面には配置されず、上面にのみ配置される。複数の第５陰刻パターンＧ
Ｒ－７５によって、第２中間絶縁膜ＶＬＤ２の一部が露出される。複数の第５陰刻パター
ンＧＲ－７５は、第２中間絶縁膜ＶＬＤ２に重なるタッチ絶縁層ＴＳＬに発生した、タッ
チ絶縁層ＴＳＬと層間絶縁膜ＩＬＤとの間の剥離現象が、隣接する領域へと伝達されるこ
とを防止する。
図２３は、図１のＡＡ領域の拡大平面図にて、本発明の他の実施形態に係る陰刻パター
ンの形状及び配置を示した図面であり、図２４は、図２３のＩＩ－ＩＩ’線に沿って切断
した断面図である。
図２３に図示された表示装置ＤＭ８で、陰刻パターンＧＲ－８は、第１及び第２陰刻パ
ターンＧＲ－８１、ＧＲ－８２を含むのでありうる。
第１陰刻パターンＧＲ－８１は、出力パッドＯＰＤに重なるように提供される。平面図
で見て、第１陰刻パターンＧＲ－８１は、出力パッドＯＰＤの配置領域を完全にカバーす
る。第１陰刻パターンＧＲ－８１は、出力パッドＯＰＤへと向かって、タッチ絶縁層ＴＳ
Ｌと層間絶縁膜ＩＬＤとの間の剥離現象が伝達されることを防止する。
第２陰刻パターンＧＲ－８２は入力パッドＩＰＤに重なるように提供される。平面図で
見て、第２陰刻パターンＧＲ－８２は、入力パッドＩＰＤの配置領域を完全にカバーする
。第２陰刻パターンＧＲ－８２は、入力パッドＩＰＤへと向かって、タッチ絶縁層ＴＳＬ
と層間絶縁膜ＩＬＤとの間の剥離現象が伝達されることを防止する。
図２５は、図１のＡＡ領域の拡大平面図にて、本発明の他の実施形態に係る陰刻パター
ンの形状を示した図面であり、図２６は、図２５のＩＩ－ＩＩ’線に沿って切断した断面
図である。
図２５に図示された表示装置ＤＭ９で、陰刻パターンＧＲ－９は、第１乃至第３陰刻パ
ターンＧＲ－９１～ＧＲ－９３を含むのでありうる。
第１陰刻パターンＧＲ－９１は、出力パッドＯＰＤと、第１中間絶縁膜ＶＬＤ１の第１
内側面ＩＳ１との間に配置される。第１陰刻パターンＧＲ－９１は、第１方向ＤＲ１に沿
って、ドット状、破線状などの形態で断続して配列された、一連の複数のパターンとして
提供される。各第１陰刻パターンＧＲ－９１は、隣り合う２つの出力パッドラインＯＰＬ
の間に配置され、出力パッドラインＯＰＬと重ならないように配置される。図示の具体例
では、各第１陰刻パターンＧＲ－９１が、隣り合う出力パッドラインＯＰＬから離隔され
ている。また、図２５で、第１陰刻パターンＧＲ－９１は、互いに隣接する２つの出力パ
ッドラインＯＰＬの間ごとに、２つずつ配置されたことを例示的に図示したが、これに制
限されることではない。
第１陰刻パターンＧＲ－９１が出力パッドラインＯＰＬと重ならないので、タッチ絶縁
層ＴＳＬは、出力パッドラインＯＰＬをカバーする。したがって、タッチ絶縁層ＴＳＬは
、第１陰刻パターンＧＲ－９１を具備しながらも、出力パッドラインＯＰＬの保護部材と
しての役割をも共に遂行し、出力パッドラインＯＰＬに生成される寄生キャパシターによ
る信号の干渉現象を減少させることができる。
第２陰刻パターンＧＲ－９２は、第２中間絶縁膜ＶＬＤ２と入力パッドＩＰＤとの間に
配置される。第２陰刻パターンＧＲ－９２は、第１陰刻パターンＧＲ－９１と同様に、第
１方向ＤＲ１に沿って、ドット状、破線状などの形態で断続して配列された、一連の複数
のパターンとして提供される。各第２陰刻パターンＧＲ－９２は、隣り合う２つのテスト
パッドラインＴＰＬの間に配置され、テストパッドラインＴＰＬと重ならないように配置
される。図２５で、第２陰刻パターンＧＲ－９２は、互いに隣接する２つのテストパッド
ラインＴＰＬの間ごとに、２つずつ配置されたことを例示的に図示したが、これに制限さ
れることではない。第２陰刻パターンＧＲ－９２は、第１陰刻パターンＧＲ－９１と同様
の効果を有する。
第３陰刻パターンＧＲ－９３は、入力パッドＩＰＤと、第１中間絶縁膜ＶＬＤ１の第２
内側面ＩＳ２との間に配置される。第３陰刻パターンＧＲ－９３は、第１方向ＤＲ１に沿
って、ドット状、破線状などの形態で断続して配列された、一連の複数のパターンとして
提供される。各第３陰刻パターンＧＲ－９３は、隣り合う２つの入力パッドラインＩＰＬ
の間に配置され、入力パッドラインＩＰＬと重ならないように配置される。図２５で、第
３陰刻パターンＧＲ－９３は、互いに隣接する２つの入力パッドラインＩＰＬの間ごとに
、２つずつ配置されたことを例示的に図示したが、これに制限されることではない。第３
陰刻パターンＧＲ－９３は、第１陰刻パターンＧＲ－９１と同様の効果を有する。
第１乃至第３陰刻パターンＧＲ－９１～ＧＲ－９３は、タッチ絶縁層ＴＳＬに提供され
る。
第１乃至第３陰刻パターンＧＲ－９１～ＧＲ－９３は、ゲートパッドパターンＧＰＰと
同一の配線層中に配置された配線や導電層パターン重ならず、例えば、出力パッドライン
ＯＰＬ、テストパッドラインＴＰＬ、及び入力パッドラインＩＰＬのいずれとも重ならな
い。したがって、第１乃至第３陰刻パターンＧＲ－９１～ＧＲ－９３が、タッチ絶縁層Ｔ
ＳＬの下にまで延長されても、第１乃至第３陰刻パターンＧＲ－９１～ＧＲ－９３によっ
て、出力パッドラインＯＰＬ、テストパッドラインＴＰＬ、及び入力パッドラインＩＰＬ
は露出されることがなく、保護されうる。
第１乃至第３陰刻パターンＧＲ－９１～ＧＲ－９３の深さは、タッチ絶縁層ＴＳＬの厚
さより大きい。言い換えれば、第１乃至第３陰刻パターンＧＲ－９１～ＧＲ－９３は、層
間絶縁膜ＩＬＤにもさらに提供され、ゲート絶縁膜ＧＩにもさらに提供される。図２６で
、第１乃至第３陰刻パターンＧＲ－９１～ＧＲ－９３は、タッチ絶縁層ＴＳＬ、層間絶縁
膜ＩＬＤ、及びゲート絶縁膜ＧＩに提供されて、これらタッチ絶縁層ＴＳＬ、層間絶縁膜
ＩＬＤ、及びゲート絶縁膜ＧＩを貫通することを例示的に図示した。すなわち、第１乃至
第３陰刻パターンＧＲ－９１～ＧＲ－９３は、ゲート絶縁膜ＧＩの下の層（図２６でバリ
アー層ＢＲ）を露出する。
図２５及び図２６を参照して説明した実施形態で、第１乃至第３陰刻パターンＧＲ－９
１～ＧＲ－９３は、タッチ絶縁層ＴＳＬのみならず、タッチ絶縁層ＴＳＬの下の層にまで
提供されることによって、タッチ絶縁層ＴＳＬと層間絶縁膜ＩＬＤとの間の剥離現象が伝
達されることをさらに確実に防止することができる。
図２７は、図１のＡＡ領域の拡大平面図で本発明の他の実施形態に係る陰刻パターンの
形状を示した図面であり、図２８は、図２７のＩＩ－ＩＩ’線に沿って切断した断面図で
ある。
図２７に図示された表示装置ＤＭ１０で、陰刻パターンＧＲ－１０は、第１乃至第６陰
刻パターンＧＲ－１０１～ＧＲ－１０６を含む。
第１乃至陰刻パターンＧＲ－１０１～ＧＲ－１０３は、図８及び図９を参照して説明し
た第１乃至第３陰刻パターンＧＲ１～ＧＲ３と、実質的に同一である。
第４乃至第６陰刻パターンＧＲ－１０４～ＧＲ－１０６は、図２５及び図２６を参照し
て説明した第１乃至第３陰刻パターンＧＲ－９１～ＧＲ－９３と、実質的に同一である。
第１陰刻パターンＧＲ－１０１と第４陰刻パターンＧＲ－１０４は重なる。第２陰刻パ
ターンＧＲ－１０２と第５陰刻パターンＧＲ－１０５は重なる。第３陰刻パターンＧＲ－
１０３と第６陰刻パターンＧＲ－１０６は重なる。特には、第４乃至第６陰刻パターンＧ
Ｒ－１０４～ＧＲ－１０６の各々は、第１乃至第３陰刻パターンＧＲ－１０１～ＧＲ－１
０３のうちの対応するものの領域内に配置され、図示の具体例で、領域の内側部分（周縁
部以外）に配置される。
第１乃至第３陰刻パターンＧＲ－１０１～ＧＲ－１０３の各々の深さは、第４乃至第６
陰刻パターンＧＲ－１０４～ＧＲ－１０６のうちの対応するものの深さより小さい。
第１乃至第３陰刻パターンＧＲ－１０１～ＧＲ－１０３はタッチ絶縁層ＴＳＬに提供さ
れる。
第４乃至第６陰刻パターンＧＲ－１０４～ＧＲ－１０６は、タッチ絶縁層ＴＳＬのみな
らず、タッチ絶縁層ＴＳＬの下の層にまで提供される。図２８で、第４乃至第６陰刻パタ
ーンＧＲ－１０４～ＧＲ－１０６は、タッチ絶縁層ＴＳＬ、層間絶縁膜ＩＬＤ、及びゲー
ト絶縁膜ＧＩに提供されて、これらタッチ絶縁層ＴＳＬ、層間絶縁膜ＩＬＤ、及びゲート
絶縁膜ＧＩを貫通することを例示的に図示した。
図２７を参照して説明した表示装置ＤＭ１０は、図８及び図９を参照して説明した表示
装置ＤＭの効果と、図２６及び図２７を参照して説明した表示装置ＤＭ１０の効果を全て
有する。
図２９は、図１のＡＡ領域の拡大平面図にて、本発明の他の実施形態に係る陰刻パター
ンの形状を示した図面であり、図３０は、図２９のＩＩ－ＩＩ’線に沿って切断した断面
図である。
図２９及び図３０を参照して説明する本発明の他の実施形態に係る表示装置ＤＭ１１は
、図８及び図９を参照して説明した本発明の一実施形態に係る表示装置ＤＭと比べて、ダ
ミーパッドＤＰＤの点に相違があり、残りの構成は実質的に同一である。
図２９及び図３０で、陰刻パターンＧＲ－１１は、図８及び図９を参照して説明した第
１乃至第３陰刻パターンＧＲ１～ＧＲ３を含むことを例示的に図示した。但し、これに制
限されることではなく、図２９及び図３０の表示装置ＤＭ１１で、陰刻パターンＧＲ－１
１は、図１３乃至図２８に図示された陰刻パターンの中でいずれか１つに選択されること
ができる。
表示装置ＤＭ１１は、ダミーパッドＤＰＤ及びダミーバンプＤＭＰをさらに含む。ダミ
ーパッドＤＰＤは、出力パッドＯＰＤ及び入力パッドＩＰＤと同一の構造を有する。ダミ
ーバンプＤＭＰは、バンプＢＭＰと同一の構造を有する。ダミーパッドＤＰＤとダミーバ
ンプＤＭＰとは、互いに接触される。ダミーパッドＤＰＤは、表示装置ＤＭ１１の動作に
必要な信号を受信したり送信したりしない。
ダミーパッドＤＰＤは、タッチ絶縁層ＴＳＬに提供された第９開口部ＯＰ９を通じてダ
ミーデータパッドパターンＤＤＰに接触し、ダミーデータパッドパターンＤＤＰは、層間
絶縁膜ＩＬＤに提供された第１０開口部ＯＰ１０を通じて、ダミーゲートパッドパターン
ＤＧＰに接触する。
ダミーパッドＤＰＤ及びダミーバンプＤＭＰは、駆動回路チップＩＣと重なるように配
置される。平面図で見て、ダミーパッドＤＰＤは、第２中間絶縁膜ＶＬＤ２の配置領域と
出力パッドＯＰＤとの間、及び、第２中間絶縁膜ＶＬＤ２と入力パッドとの間の中の、少
なくとも１つに配置される。平面図で見て、ダミーパッドＤＰＤは、テスト回路ＴＣＲと
出力パッドＯＰＤとの間に配置される。図２９で、ダミーパッドＤＰＤは、第２中間絶縁
膜ＶＬＤ２と出力パッドＯＰＤとの間に配置された第１ダミーパッドＤＰＤ１、及び、第
２中間絶縁膜ＶＬＤ２と入力パッドＩＰＤとの間に配置された第２ダミーパッドＤＰＤ２
を含むことを例示的に図示した。ダミーパッドＤＰＤの数は多様に設定されうる。
駆動回路チップＩＣを表示パネルに実装する際、出力パッドＯＰＤと入力パッドＩＰＤ
に圧力が集中され、それによって、出力パッドＯＰＤと入力パッドＩＰＤに重なるように
配置された表示装置ＤＭの素子に、ストレスが集中する。図２９及び図３０を参照して説
明した本発明の実施形態で、ダミーパッドＤＰＤとダミーバンプＤＭＰを、駆動回路チッ
プＩＣと重なるように配置することで、出力パッドＯＰＤと入力パッドＩＰＤに集中する
圧力を分散させる。
図３１は、図１のＡＡ領域の拡大平面図にて、本発明の他の実施形態に係る陰刻パター
ンの形状を示した図面であり、図３２及び図３３は、図３１のＩＩ－ＩＩ’線に沿って切
断した断面図である。
図３１乃至図３３で、表示装置ＤＭ１２、ＤＭ１３の陰刻パターンＧＲ－１２は、図１
３及び図１４を参照して説明した第１乃至第４陰刻パターンＧＲ－１２１～ＧＲ－１２４
を含むことを例示的に図示した。但し、これに制限されることではなく、図３１乃至図３
３の表示装置ＤＭ１２、ＤＭ１３で、陰刻パターンＧＲ－１２は、図８乃至図２８に図示
された陰刻パターンの中のいずれか１つを選択することができる。
図３１及び図３２を参照すれば、表示装置ＤＭ１２で、第２中間絶縁膜ＶＬＤ２に遮断
ホールＣＮＴ１、ＣＮＴ２が提供される。遮断ホールＣＮＴ１、ＣＮＴ２は、平面図で見
て、第１方向ＤＲ１に沿って延長される。遮断ホールＣＮＴ１、ＣＮＴ２は、テスト回路
ＴＣＲと重ならないように配置される。遮断ホールＣＮＴ１、ＣＮＴ２は、平面図で見て
テスト回路ＴＣＲを挟んで互いに対向する、第１遮断ホールＣＮＴ１及び第２遮断ホール
ＣＮＴ２を含む。
図３１及び図３３を参照すれば、表示装置ＤＭ１３で、遮断ホールＣＮＴ１、ＣＮＴ２
は、第２中間絶縁膜ＶＬＤ２のみならず、層間絶縁膜ＩＬＤにも提供されうる。遮断ホー
ルＣＮＴ１、ＣＮＴ２は、第２中間絶縁膜ＶＬＤ２と層間絶縁膜ＩＬＤとを貫通する。
以上では、本発明の望ましい実施形態を参照して説明したが、該当技術分野の熟練され
た当業者又は該当技術分野に通常の知識を有する者であれば、後述される特許請求の範囲
に記載された本発明の思想及び技術領域から逸脱しない範囲内で、本発明を多様に修正及
び変更させうることを理解することができるであろう。
したがって、本発明の技術的範囲は、明細書の詳細な説明に記載された内容に限定され
ることではなく、特許請求の範囲によって定まれなければならない。
以上に説明したように、本発明の好ましい実施形態によると、次のとおりとなっている
。
タッチセンサーTSを表示パネルDPの最上部に組み込んだ表示装置、特にはフレキシブル
な表示装置であって、
表示パネルDPの周縁部にある入出力端子部では、
表示素子層ＤＰＬに含まれる、厚みの大きい中間絶縁膜ＶＬＤが省かれることにより、
厚みが比較的小さい、基板側の絶縁膜（特には、ゲートパターン層とデータパターン層の
間の層間絶縁膜ILD）と、タッチセンサーTSの層に含まれるタッチ絶縁層TSLとが直接に重
ね合わされ、
タッチ絶縁層TSLの上下に、入出力パッドIPD,OPD及び入出力パッドラインIPC,OPLが配
置されたものにおいて、
ベンディングの際のストレスなどに起因して、入出力端子部にて、隣り合う入出力パッ
ドIPD,OPDや入出力パッドラインIPC,OPL間に、ショートが生じるのを防止すべく、
Ａ 出力パッドOPDの帯状の配列領域、及び、入力パッドIPDの帯状の配列領域のそれぞ
れについて、表示領域DA側と、その逆側とから挟み込むように、タッチ絶縁層TSLを省い
た領域としての陰刻パターンGRを、パッド配列領域と平行に、帯状に、または帯状の領域
内の複数のパターンとして設ける。
これにより、タッチ絶縁層TSLと、基板側の絶縁膜（特には層間絶縁膜ILD）との間の剥
離が、パッド配列領域の近傍で発生した後に、パッド配列領域に伝播するのを防ぐ。
Ｂ 好ましい実施形態において、出力パッドOPDの配列領域と、入力パッドIPDの配列領
域との間には、中間絶縁膜VLDが残された帯状または島状のパターン（「第２中間絶縁膜V
LD2」）が形成され、この中に、テスト回路TCRが形成される。
そこで、中間絶縁膜VLDの残留パターン（「第２中間絶縁膜VLD2」）で発生した、タッ
チ絶縁層TSLと、基板側の絶縁膜（特には層間絶縁膜ILD）との間の剥離が、出力パッドOP
Dの配列領域や、入力パッドIPDの配列領域に伝播するのを防ぐべく、
Ｂ１ 中間絶縁膜VLDの残留パターン（「第２中間絶縁膜VLD2」）のほぼ全体に、陰刻
パターンGRを設ける（図８～９、図１７など）。
Ｂ２ 中間絶縁膜VLDの残留パターン（「第２中間絶縁膜VLD2」）を、表示領域DA側と
、その逆側とから挟み込むように、陰刻パターンGRを設ける（図１３、図１５～２２など
）。
Ｂ３ または、中間絶縁膜VLDの残留パターン（「第２中間絶縁膜VLD2」）の上に、ド
ット上に陰刻パターンGRを配列する（図２１）。
Ｃ 上記Ａに代えて、出力パッドOPDの配列領域の全体や、入力パッドIPDの配列領域の
全体をカバーするように、陰刻パターンGRを設けることもできる（図２３）。
Ｄ 好ましい一部の実施形態において、タッチ絶縁層TSLを帯状などに省いた領域にて
、またはこの領域の内部にて、基板側の絶縁膜（特には層間絶縁膜ILD）をも省く（図２
７～２８、図３１～３３）。
Ｅ 好ましい一部の実施形態において、入出力パッドラインIPC,OPL間ごとに配置され
るドット状のパターンにより、上記Ａの陰刻パターンGRを形成する（図２５～２８）。
１５０ 導電ボール
１５１ 接着物質
ＡＣＦ 異方性導電フィルム
ＡＣＴ アクティブ層
ＢＭＰ バンプ
ＢＲ バリアー層
ＤＡ 表示領域
ＤＥ 出力電極
ＤＭ 表示装置
ＤＰ 表示パネル
ＧＩ ゲート絶縁膜
ＧＥ ゲート電極
ＧＲ 陰刻パターン
ＩＣ 駆動回路チップ
ＩＬＤ 層間絶縁膜
ＩＰＤ 入力パッド
ＮＤＡ 非表示領域
ＯＰＤ 出力パッド
ＳＥ 入力電極
ＳＵＢ 表示パネルの基板
ＴＣＲ テスト回路
ＴＳ タッチセンサー
ＴＳＬ タッチ絶縁層
ＶＬＤ 中間絶縁膜

Claims (15)

  1. 表示領域、及び、前記表示領域に隣接する非表示領域を含む基板と、
    前記基板上に配置された絶縁層と、
    前記絶縁層上に配置され、平面図で見て前記表示領域内に配置された表示素子を含む表示素子層と、
    前記表示素子に電気的に連結され、平面図で見て前記非表示領域内に配置された出力パッドを含むパッドグループと、
    前記絶縁層と前記表示素子層との間に配置され、前記表示領域及び前記非表示領域に重なる中間絶縁膜であって、前記パッドグループを露出させる開口部を画定する中間絶縁膜と、
    前記表示素子層上に配置され、前記表示領域に重なるタッチ電極層と、
    前記表示素子層上に配置されたタッチ絶縁層であって、前記タッチ電極層を覆い、前記開口部に重なる第１陰刻パターンを画定するタッチ絶縁層と、を含み、
    平面図で見て、前記第１陰刻パターンは、前記出力パッドと前記中間絶縁膜との間に配置される表示装置。
  2. 前記絶縁層と前記中間絶縁膜との間に配置された層間絶縁膜をさらに含み、
    前記第１陰刻パターンは、前記層間絶縁膜を露出させ、
    前記層間絶縁膜は、前記第１陰刻パターンと重なる第２陰刻パターンを画定する請求項１に記載の表示装置。
  3. 前記第２陰刻パターンは、前記層間絶縁膜を貫通する請求項２に記載の表示装置。
  4. 前記第２陰刻パターンは、前記層間絶縁膜及び前記絶縁層を貫通する請求項２に記載の表示装置。
  5. 前記第２陰刻パターンは、第１方向に互いに離隔されるか、または、第１方向及びこれと交差する第２方向に互いに離隔された複数の第２陰刻パターンを含み、前記第１方向は、前記基板の一辺に沿った方向であって、前記出力パッドが配列される方向である請求項２に記載の表示装置。
  6. 前記層間絶縁膜と前記タッチ絶縁層とは、いずれも、無機物質を含む請求項２に記載の表示装置。
  7. 前記パッドグループは、平面図で見て、前記非表示領域内に配置されて前記出力パッドから離隔された入力パッドをさらに含み、
    前記中間絶縁膜は、前記パッドグループを露出させる前記開口部が画定された第１中間絶縁膜、及び、前記第１中間絶縁膜から離隔され、平面図で見て前記入力パッドと前記出力パッドとの間に配置された第２中間絶縁膜を含む請求項２に記載の表示装置。
  8. 前記第１陰刻パターンは、
    前記出力パッドと、前記表示領域に隣接する前記第１中間絶縁膜の開口部の一側面との間に配置された第１サブ陰刻パターンと、
    前記第２中間絶縁膜を完全に露出させる第２サブ陰刻パターンと、
    前記入力パッドと前記第１中間絶縁膜との間に配された第３サブ陰刻パターンとをさらに含み、
    前記第２サブ陰刻パターンは、前記第１サブ陰刻パターンと、前記第３サブ陰刻パターンとの間に配置された請求項７に記載の表示装置。
  9. 前記第２陰刻パターンは、前記第１乃至第３サブ陰刻パターンにそれぞれ重なる第４乃至第６サブ陰刻パターンを含む請求項８に記載の表示装置。
  10. 前記パッドグループに電気的に連結され、前記開口部に重なる駆動回路チップをさらに含む請求項１に記載の表示装置。
  11. 表示領域、及び、前記表示領域の外側に配置された非表示領域を含む基板と、
    前記基板上に配置された絶縁層と、
    前記絶縁層上に配置され、平面図で見て前記表示領域内に配置された表示素子を含む表示素子層と、
    前記絶縁層に電気的に連結され、平面図で見て前記非表示領域内に配置された出力パッドを含むパッドグループと、
    前記パッドグループに電気的に接続された駆動回路チップと、
    前記表示素子層上に配置されたタッチ電極層と、
    前記表示素子層上に配置され、平面図で見て前記非表示領域内に第１陰刻パターンが画定されたタッチ絶縁層と、を含み、
    前記タッチ絶縁層中に、前記出力パッドの少なくとも一つに重なる開口部が画定された表示装置。
  12. 前記絶縁層は、前記第１陰刻パターンに重なる第２陰刻パターンを画定する請求項１１に記載の表示装置。
  13. 前記第２陰刻パターンが前記絶縁層を貫通する請求項１２に記載の表示装置。
  14. 前記絶縁層は、複数の絶縁膜を含む請求項１３に記載の表示装置。
  15. 前記第２陰刻パターンは、第１方向に互いに離隔された複数の第２陰刻パターンを含む請求項１２に記載の表示装置。
JP2022150633A 2017-03-14 2022-09-21 表示装置 Active JP7357740B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR20170032016 2017-03-14
KR10-2017-0032016 2017-03-14
KR10-2017-0094876 2017-07-26
KR1020170094876A KR102379352B1 (ko) 2017-03-14 2017-07-26 표시 장치
JP2018046096A JP7146421B2 (ja) 2017-03-14 2018-03-14 表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018046096A Division JP7146421B2 (ja) 2017-03-14 2018-03-14 表示装置

Publications (2)

Publication Number Publication Date
JP2022177213A JP2022177213A (ja) 2022-11-30
JP7357740B2 true JP7357740B2 (ja) 2023-10-06

Family

ID=61683581

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018046096A Active JP7146421B2 (ja) 2017-03-14 2018-03-14 表示装置
JP2022150633A Active JP7357740B2 (ja) 2017-03-14 2022-09-21 表示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018046096A Active JP7146421B2 (ja) 2017-03-14 2018-03-14 表示装置

Country Status (5)

Country Link
US (5) US10615242B2 (ja)
EP (1) EP3376350B1 (ja)
JP (2) JP7146421B2 (ja)
CN (2) CN117355180A (ja)
TW (1) TWI794216B (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110246850B (zh) * 2014-07-23 2022-12-02 索尼公司 显示装置
CN109102772B (zh) * 2017-06-20 2023-11-21 昆山国显光电有限公司 驱动电路板和显示装置
KR102503732B1 (ko) 2017-11-30 2023-02-27 삼성디스플레이 주식회사 표시 장치
CN109407434B (zh) 2018-11-22 2020-11-24 武汉华星光电技术有限公司 液晶显示装置
KR102626707B1 (ko) * 2018-12-27 2024-01-17 엘지디스플레이 주식회사 표시장치
CN109698160B (zh) * 2018-12-27 2020-09-25 厦门天马微电子有限公司 阵列基板及其制作方法、显示面板、显示装置
CN109871151B (zh) * 2019-03-29 2021-09-28 上海中航光电子有限公司 显示面板和显示装置
KR20200116577A (ko) * 2019-04-01 2020-10-13 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN112201155A (zh) 2019-07-08 2021-01-08 瀚宇彩晶股份有限公司 显示面板
KR20210049225A (ko) * 2019-10-24 2021-05-06 삼성디스플레이 주식회사 표시 장치
TWI742522B (zh) * 2020-01-30 2021-10-11 友達光電股份有限公司 顯示面板及其製造方法
CN111445806B (zh) * 2020-04-16 2022-07-26 上海中航光电子有限公司 显示面板和显示装置
KR20210130333A (ko) * 2020-04-21 2021-11-01 삼성디스플레이 주식회사 표시장치 및 그 검사방법
US11978743B2 (en) * 2020-12-01 2024-05-07 Everdisplay Optronics (Shanghai) Co., Ltd TFT array substrate and display panel including the same
CN114639320B (zh) * 2020-12-15 2023-09-19 Tcl商用信息科技(惠州)有限责任公司 一种显示屏壳体及显示屏
KR20220096887A (ko) * 2020-12-31 2022-07-07 엘지디스플레이 주식회사 표시 장치와 이를 이용한 멀티 스크린 표시 장치
US20240221552A1 (en) * 2021-06-09 2024-07-04 Sharp Display Technology Corporation Display device
TWI773407B (zh) * 2021-06-25 2022-08-01 凌巨科技股份有限公司 彎曲型顯示面板
KR20240050553A (ko) * 2022-10-11 2024-04-19 삼성디스플레이 주식회사 표시 장치
TWI843449B (zh) * 2023-02-22 2024-05-21 聚積科技股份有限公司 顯示模組和其製造及修補方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015050181A (ja) 2013-08-30 2015-03-16 エルジー ディスプレイ カンパニー リミテッド フレキシブル有機電界発光装置及びその製造方法
JP2016152047A (ja) 2015-02-16 2016-08-22 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 表示装置
US20160284770A1 (en) 2015-03-23 2016-09-29 Samsung Display Co., Ltd. Flexible display device

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3046955A (en) 1956-07-13 1962-07-31 Rossi Giovanni Heat exchanger with tubular elements, especially for hot-water and superheated-water heating boilers
JP3901004B2 (ja) 2001-06-13 2007-04-04 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに電子機器
US6835954B2 (en) * 2001-12-29 2004-12-28 Lg.Philips Lcd Co., Ltd. Active matrix organic electroluminescent display device
KR100895311B1 (ko) 2002-11-19 2009-05-07 삼성전자주식회사 액정 표시 장치 및 그 검사 방법
KR100943730B1 (ko) 2003-06-27 2010-02-23 엘지디스플레이 주식회사 씨오지 방식 디스플레이 장치
JP2008152177A (ja) 2006-12-20 2008-07-03 Sony Corp 表示デバイス駆動回路、表示デバイス、電子機器、表示デバイス駆動方法及びコンピュータプログラム
KR101427135B1 (ko) 2008-10-14 2014-08-07 엘지디스플레이 주식회사 씨오지 타입 액정표시장치용 어레이 기판
CN102782624B (zh) * 2010-03-03 2016-03-30 未来奈米科技股份有限公司 静电容式触控面板及其制造方法
KR101826898B1 (ko) * 2011-05-26 2018-03-23 삼성디스플레이 주식회사 표시패널
KR101341030B1 (ko) 2012-08-29 2013-12-13 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102010492B1 (ko) 2013-01-31 2019-08-13 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법
JP6130721B2 (ja) 2013-04-26 2017-05-17 株式会社ジャパンディスプレイ 平面表示装置
US9472507B2 (en) 2013-06-17 2016-10-18 Samsung Display Co., Ltd. Array substrate and organic light-emitting display including the same
KR102257119B1 (ko) 2013-06-17 2021-05-31 삼성디스플레이 주식회사 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
KR102089246B1 (ko) 2013-07-19 2020-03-16 엘지디스플레이 주식회사 플렉서블 디스플레이 장치 및 플렉서블 디스플레이 장치의 제조방법
KR102132697B1 (ko) * 2013-12-05 2020-07-10 엘지디스플레이 주식회사 휘어진 디스플레이 장치
KR102227875B1 (ko) 2014-05-30 2021-03-15 엘지디스플레이 주식회사 유기 발광 디스플레이 장치
KR101725893B1 (ko) * 2014-06-24 2017-04-12 엘지디스플레이 주식회사 터치스크린 패널 일체형 표시장치 및 제조방법
US9287329B1 (en) * 2014-12-30 2016-03-15 Lg Display Co., Ltd. Flexible display device with chamfered polarization layer
KR102323242B1 (ko) * 2015-03-10 2021-11-08 삼성디스플레이 주식회사 가요성 표시 장치
WO2016152775A1 (ja) * 2015-03-25 2016-09-29 シャープ株式会社 表示装置
US9614183B2 (en) * 2015-04-01 2017-04-04 Apple Inc. Organic light-emitting diode displays with crack detection and crack propagation prevention circuitry
WO2016204121A1 (ja) * 2015-06-18 2016-12-22 シャープ株式会社 フレキシブル電子デバイス及びフレキシブル電子デバイスの製造方法
US10168844B2 (en) * 2015-06-26 2019-01-01 Samsung Display Co., Ltd. Flexible display device
KR102517446B1 (ko) * 2015-12-02 2023-04-04 엘지디스플레이 주식회사 표시장치 및 그 제조방법
KR102400022B1 (ko) * 2015-12-30 2022-05-19 엘지디스플레이 주식회사 측부 구부림 구조를 갖는 플렉서블 유기발광 다이오드 표시장치
KR101926527B1 (ko) * 2016-09-30 2018-12-10 엘지디스플레이 주식회사 터치 센서를 가지는 유기 발광 표시 장치 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015050181A (ja) 2013-08-30 2015-03-16 エルジー ディスプレイ カンパニー リミテッド フレキシブル有機電界発光装置及びその製造方法
JP2016152047A (ja) 2015-02-16 2016-08-22 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 表示装置
US20160284770A1 (en) 2015-03-23 2016-09-29 Samsung Display Co., Ltd. Flexible display device

Also Published As

Publication number Publication date
CN108573997A (zh) 2018-09-25
US10990233B2 (en) 2021-04-27
JP2022177213A (ja) 2022-11-30
US11360621B2 (en) 2022-06-14
JP7146421B2 (ja) 2022-10-04
US11995277B2 (en) 2024-05-28
TWI794216B (zh) 2023-03-01
TW201841105A (zh) 2018-11-16
JP2018151633A (ja) 2018-09-27
US20230350524A1 (en) 2023-11-02
US10615242B2 (en) 2020-04-07
US20210240301A1 (en) 2021-08-05
CN108573997B (zh) 2023-12-01
US11720213B2 (en) 2023-08-08
US20200235192A1 (en) 2020-07-23
CN117355180A (zh) 2024-01-05
US20180269269A1 (en) 2018-09-20
EP3376350A1 (en) 2018-09-19
EP3376350B1 (en) 2020-10-14
US20220308698A1 (en) 2022-09-29

Similar Documents

Publication Publication Date Title
JP7357740B2 (ja) 表示装置
KR102503732B1 (ko) 표시 장치
TWI656463B (zh) 內嵌式觸控有機發光顯示裝置
KR102025835B1 (ko) 표시 장치 및 유기 발광 표시 장치
KR102379352B1 (ko) 표시 장치
WO2024114368A1 (zh) 显示面板及显示装置
CN109920824B (zh) 显示装置
KR20220091134A (ko) 표시 패널
CN113937238B (zh) 有机发光显示装置及其制造方法
KR20240100637A (ko) 발광 표시장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220921

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230926

R150 Certificate of patent or registration of utility model

Ref document number: 7357740

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150