JP2008152177A - 表示デバイス駆動回路、表示デバイス、電子機器、表示デバイス駆動方法及びコンピュータプログラム - Google Patents

表示デバイス駆動回路、表示デバイス、電子機器、表示デバイス駆動方法及びコンピュータプログラム Download PDF

Info

Publication number
JP2008152177A
JP2008152177A JP2006342428A JP2006342428A JP2008152177A JP 2008152177 A JP2008152177 A JP 2008152177A JP 2006342428 A JP2006342428 A JP 2006342428A JP 2006342428 A JP2006342428 A JP 2006342428A JP 2008152177 A JP2008152177 A JP 2008152177A
Authority
JP
Japan
Prior art keywords
period
horizontal scanning
data line
display device
signal voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006342428A
Other languages
English (en)
Inventor
Mitsuru Tada
満 多田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006342428A priority Critical patent/JP2008152177A/ja
Publication of JP2008152177A publication Critical patent/JP2008152177A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

【課題】データ線の両側にドライバを配置する従来手法の場合、立ち上がり立ち下がり特性を改善できる一方でコストや消費電力が増加する。
【解決手段】アクティブマトリクス駆動型の表示デバイスを駆動する表示デバイス駆動回路に、データ線毎に、前水平走査期間に書き込んだ信号電圧と現水平走査期間に書き込む信号電圧との中間的な電圧を発生する中間電圧発生部と、各水平走査期間の先頭期間、対応画素に対する信号電圧の書き込みを制御するスイッチ素子を一斉にオフ状態に制御し、前記先頭期間の経過後、スイッチ素子を一斉にオン状態に制御する走査線駆動部と、先頭期間、中間電圧発生部で発生された中間的な電圧をそれぞれ対応するデータ線に印加し、先頭期間の経過後、現水平走査期間の信号電圧をそれぞれ対応するデータ線に印加するデータ線駆動部とを搭載する。
【選択図】図10

Description

この明細書で説明する発明は、アクティブマトリクス駆動型の表示デバイスの駆動技術に関する。なお、ここでの発明は、表示デバイス駆動回路、表示デバイス、電子機器、表示デバイス駆動方法及びコンピュータプログラムとしての側面を有する。
フラットパネル型の表示デバイスの大画面化と高精細化はますます進む方向にある。これに伴い、パネル表示素子の駆動周波数に対する信号遅延や駆動信号の立ち上がり立ち下り特性(周波数特性)の劣化が問題となっている。
図1に、アクティブマトリクス駆動型表示デバイスの駆動信号例を示す。なお、図1は、データ線を片側から駆動する場合の駆動信号例を示す。図1に示すように、各画素に対する信号電圧Vin(図1(A))の書き込みは、水平同期信号HS(図1(E))に同期する書き込み信号WS(図1(B)〜図1(D))の立ち上がりに伴って順番に実行される。
ところで、この駆動方法は、書き込み周波数の上昇に伴い、信号電圧Vinの波形の鈍りが大きくなる(図1(A)に破線で囲んで示す)。このため、表示素子内のキャパシタに信号電圧Vinを正確に書き込むのが困難になっている。
そこで、駆動周波数に対する立ち上がり立ち下がり特性の改善を目的として、駆動ラインを両側から駆動する方法が提案されている。
図2に、表示デバイス1の画面構成例を示す。図2に示すように、表示パネル3の上下両側に2つのデータ線ドライバ5が配置されている。
なお、信号電圧Vinの書き込み対象である画素11の選択は、書き込み信号WSを出力する走査線ドライバ7が実行する。
特開2005−345910号公報
しかし、2つのデータ線ドライバ5によりデータ線を両側から駆動する方法は、立ち上がり立ち下がり特性を改善できるプラス面がある一方で、製造コストや消費電力が増加するマイナス面がある。しかも、駆動周波数が上がるほど消費電力が上昇し易いマイナス面もある。従って、各種特性の改善とコスト面その他とのバランスに優れた技術の提案が求められる。
そこで、発明者は、アクティブマトリクス駆動型の表示デバイスを駆動する表示デバイス駆動回路として、(a)データ線毎に、前水平走査期間に書き込んだ信号電圧と現水平走査期間に書き込む信号電圧との中間的な電圧を発生する中間電圧発生部と、(b)各水平走査期間の先頭期間、対応画素に対する信号電圧の書き込みを制御するスイッチ素子を一斉にオフ状態に制御し、先頭期間の経過後、スイッチ素子を一斉にオン状態に制御する走査線駆動部と、(c)先頭期間、中間電圧発生部で発生された中間的な電圧をそれぞれ対応するデータ線に印加し、先頭期間の経過後、現水平走査期間の信号電圧をそれぞれ対応するデータ線に印加するデータ線駆動部とを有するものを提案する。
また、発明者は、アクティブマトリクス駆動型の表示デバイスを駆動する表示デバイス駆動回路として、(a)データ線毎に、1フレーム前に書き込んだ信号電圧と現水平走査期間に書き込む信号電圧との中間的な電圧を発生する中間電圧発生部と、(b)各水平走査期間の先頭期間、対応画素に対する信号電圧の書き込みを制御するスイッチ素子を一斉にオフ状態に制御し、先頭期間の経過後、スイッチ素子を一斉にオン状態に制御する走査線駆動部と、(c)先頭期間、中間電圧発生部で発生された中間的な電圧をそれぞれ対応するデータ線に印加し、先頭期間の経過後、現水平走査期間の信号電圧をそれぞれ対応するデータ線に印加するデータ線駆動部とを有するものを提案する。
発明者の提案する発明の場合、各画素に対する信号電圧の書き込みを制御するスイッチ素子がオフ制御されている期間(画素内の容量成分がデータ線側から見えない期間)に、前水平走査期間に書き込んだ信号電圧と現水平走査期間に書き込む信号電圧との中間的な電圧、又は1フレーム前に書き込んだ信号電圧と現水平走査期間に書き込む信号電圧との中間的な電圧をデータ線に印加する。
また、信号電圧の書き込みを制御するスイッチ素子がオン制御された以降は、現水平走査期間に書き込む信号電圧を印加する。
この結果、前水平走査期間の信号電圧から現水平走査期間の信号電圧への電圧変化が大きい場合でも又は1フレーム前の信号電圧から現水平走査期間の信号電圧への電圧変化が大きい場合でも、画素内の容量が見える期間における書き込み電圧を小さくできる。
電圧変化が小さく済むということは、駆動周波数に対する信号電圧の立ち上がり特性及び立ち下がり特性を改善できることを意味する。
また、信号電圧を書き込む際の電圧変化が小さく済むので、駆動周波数が同じであれば消費電力を下げることができる。また、駆動周波数を上げたとしても、既存の駆動方式による消費電力以内に制御できる。
以下、発明をアクティブマトリクス駆動型の有機ELディスプレイ装置に適用する場合に好適な駆動制御例を説明する。
なお、本明細書で特に図示又は記載されない部分には、当該技術分野の周知又は公知技術を適用する。
また以下に説明する形態例は、発明の一つの形態例であって、これらに限定されるものではない。
(A)形態例1
(A−1)有機ELディスプレイ装置の全体構成
図3に、有機ELディスプレイ装置21の主要構成部分を示す。有機ELディスプレイ装置21は、有機ELパネル23、データ線ドライバ25、走査線ドライバ27及びタイミングジェネレータ29を主要な構成要素とする。
(A−2)各部の構成
有機ELパネル23は、画素31がパネル解像度に応じてマトリクス状に配置された自発光型の表示パネルである。この形態例の場合、有機ELパネル23はカラー表示用であり、画素31は発光色別に配置される。ただし、画素31が複数色の発光層を積層した構造の有機EL素子の場合、1つの画素31が複数の発光色に対応する。
図4に、データ線DLと走査線WLとの交点位置に形成される画素31と駆動回路との接続関係を示す。
画素31は、スイッチ素子T1、キャパシタC、電流ドライブ素子T2及び有機EL素子Dで構成される。
スイッチ素子T1は、データ線DLに印加された信号電圧のキャパシタCへの書き込みを制御するトランジスタである。書き込み信号WSは、走査線ドライバ27から走査線WLを通じて各スイッチ素子T1に供給される。
キャパシタCは、書き込まれた信号電圧Vinを1フレームの間保持する記憶素子である。キャパシタCを用いることで、信号電圧Vinの書き込みが線順次に実行される場合でも、面順次走査方式で書き込まれる場合と同様の発光態様が実現される。
電流ドライブ素子T2は、キャパシタCに保持されている信号電圧Vinに応じた駆動電流を有機EL素子Dに供給するトランジスタである。ここでの駆動電流値は、電流ドライブ素子T2のゲートソース間に印加される電圧Vgsにより定まる。
データ線ドライバ25は、有機ELパネル23のデータ線DLを駆動する回路デバイスである。図5に、データ線ドライバ25の内部構成例を示す。
データ線ドライバ25は、一般的な回路部分と中間電圧印加用の回路部分と印加電圧の切替回路とで構成される。
一般的な回路部分は、シフトレジスタ部251、ラッチ部253、D/A変換部255及びラッチ部257で構成され、中間電圧印加用の回路部分は、中間電圧発生部261、D/A変換部255及びラッチ部257で構成され、印加電圧の切り替え回路は選択スイッチ部259で構成される。
まず、一般的な回路部分を説明する。シフトレジスタ部251は、逐次入力される階調値(信号値)を水平方向に順次シフトし、1走査線単位でラッチ部253に出力する。ラッチ部253は、画素単位で読み出した階調値(信号値)をD/A変換部255と中間電圧発生部261に出力する。
D/A変換後の信号電圧Vinは、対応するデータ線DL別にラッチ部257に出力される。
ラッチ部257は、各信号電圧Vinを選択スイッチ部259の対応する入力端子に出力する。
次に、中間電圧印加用の回路部分を説明する。中間電圧発生部261は、前水平走査期間に書き込んだ信号電圧と現水平走査期間に書き込む信号電圧とを1:1の内分比に分圧する電圧を発生する回路デバイスである。すなわち、中間電圧発生部261は、現水平走査期間で書き込む電圧の半分を発生する回路デバイスである。
図6に、中間電圧発生部261の回路構成例を示す。中間電圧発生部261は、前水平走査期間値保持部41及び内分比電圧算出部43で構成される。前水平走査期間値保持部41は、水平解像度数分の信号値を1水平走査期間に亘って保持する記憶装置である。
内分比電圧算出部43は、前水平走査期間の信号値と現水平走査期間の信号値を1:1の内分比に分圧する電圧を画素毎に算出する処理回路である。内分比が固定の場合、例えばゲート回路で構成する。図7に、電圧値の算出イメージを示す。図中、Vin(i,j)は、上からj行目の走査線上に位置する画面左からi番目の画素に対応する信号値を意味する。
また、Vin(i,j+1)
は、信号値Vin(i,j) を与える画素に対して1行下の画素に対応する信号値を意味する。Vcは、算出される中間電圧値を示す。このように、中間電圧Vcは、データ線(画素毎)に算出される。
なお、図7(A)は、現水平走査期間の書き込み電圧値の方が前水平走査期間の書き込み電圧値より低い場合の電圧関係を示し、図7(B)は、現水平走査期間の書き込み電圧値の方が前水平走査期間の書き込み電圧値より高い場合の電圧関係を示している。
D/A変換部255は、算出された中間電圧値をアナログ電圧値に変換する処理を実行する。変換後の信号電圧Vinは、ラッチ部257を通じて選択スイッチ部259の対応する入力端子に出力される。
なお、選択スイッチ部259は、各データ線DLに対応する水平解像度数分のスイッチ素子の集合体である。
各スイッチ素子は2つの入力端子を有し、それぞれ各画素に対応する現水平走査期間の信号電圧Vinと前水平走査期間の信号電圧に対する中間電圧Vcとが印加される。
各スイッチ素子のオンオフ制御は、選択信号SELの信号レベルに応じて実行される。
この形態例の場合、選択スイッチ部259は、選択信号SELがHレベルのとき、中間電圧Vcを出力端よりデータ線に供給し、選択信号SELがLレベルのとき、現水平走査期間に書き込む信号電圧Vinを出力端よりデータ線DLに供給する。
従って、選択信号SELの振幅幅の調整により、中間電圧Vcの印加時間を自由に可変することができる。なお、選択信号SELの信号幅の調整は、パルス幅変調器を用いることで簡単に実現できる。
走査線ドライバ27は、信号電圧Vinの書き込みタイミングを与える回路デバイスである。走査線ドライバ27は、水平同期信号HSが入力されるたび1つの走査線を選択的に書き込み可能な状態に制御する。
この制御信号が、書き込み信号WSである。ただし、この形態例で使用する走査線ドライバ27は、水平走査期間T0より短い期間Tb(特許請求の範囲における「先頭期間の経過後」に対応する。)だけスイッチ素子T1にオン電位を印加する。
オン期間の短縮は、データ線DLに中間電圧Vc(=(Vin(i,j)+Vin(i,j+1) )/2)を書き込む際に画素内の容量成分(キャパシタCと寄生容量)がデータ線側から見えない期間を確保するためである。なお、オフ期間は水平走査期間の先頭位置に配置する。
このオフ期間にデータ線DLを駆動すれば、画素内の容量成分が見えない分だけ駆動周波数に対する立ち上がり立ち下がり特性が改善される。結果的にデータ線DLの電位が中間電圧Vcに立ち上がるまでの時間を短縮できる。
また、消費電力Wは、C・V2・f
(C:容量,V:電圧,f:周波数)で算出されるので、データ線DLに中間電圧Vc(=V/2)を印加する期間の消費電力は、駆動電圧Vを書き込む場合に比して小さくなる。なぜなら、この期間にデータ線ドライバ25から見える容量Cはデータ線DLの配線容量のみであり、スイッチ素子T1のオン期間に駆動する場合に比べて容量Cや駆動電圧Vが小さく済むためである。
図8に、走査線ドライバ27の内部構成例を示し、図9に内部信号例を示す。
走査線ドライバ27は、シフトレジスタ271、ラッチ273、論理積回路275及びバッファ回路277で構成される。
シフトレジスタ271は、垂直解像度数分の段数を有するレジスタ段で構成される。
先頭位置のレジスタ段には、各フレームの先頭時に書き込み信号WS(図9(A))が入力される。書き込み信号WSの信号幅T0は水平走査期間と同じである。
書き込み信号WSは、水平同期信号HS(図9(F))に同期したクロック(図9(B))で順次次段に出力され、各走査線DLに対応した書き込み信号WSとしてラッチ273に出力される。ラッチ273は、書き込み信号WSのタイミング調整を実行する。
論理積回路275は、書き込み信号WSと書き込みイネーブル信号WSenable
(図9(C))の論理積を演算する。この形態例の場合、書き込みイネーブル信号WSenable は、選択信号SELの反転信号として与えられる。もっとも、選択信号SELの場合と同様、パルス幅変調器を用いて生成しても良い。
書き込みイネーブル信号WSenable の立ち上がり開始時点は、中間電圧Vcの立ち上がり時間を考慮して設定される。なお、スイッチ素子T1のオフ期間(すなわち、水平走査期間の先頭位置から書き込みイネーブル信号WSenable の立ち上がり開始時点までの期間)に対応する振幅幅Taとスイッチ素子T1のオン期間に対応する振幅幅Tbとの関係は、例えばTa:Tb=K・CLi:Ctotal を満たすように決定する。
前式におけるCLiは、i行目の走査線WLを駆動する場合のデータ線部分の容量である。一般に、データ線ドライバ25からの距離が遠いほど配線容量CLiは大きくなる。また、Ctotal は、各画素内の総容量である。
ここでの総容量Ctotal には、キャパシタCの他、画素内の配線やトランジスタ等に寄生する容量も含まれる。製造誤差を無視すると画素内の総容量Ctotal は基本的に同じである。なお、係数Kは、信号電圧Vinの書き込みに最低限必要な時間を確保できるように設定する。
図9(D)にI行目の走査線DLで使用する書き込み信号WS(I)を示し、図9(E)にI+1行目の走査線DLで使用する書き込み信号WS(I+1)を示す。
タイミングジェネレータ29は、データ信号Dinに基づいて各種のタイミング信号を生成する処理デバイスである。クロック信号の他、選択信号SELや書き込みイネーブル信号WSenable 等も生成する。
(A−3)駆動動作
図10に、有機ELディスプレイ装置21の駆動動作を説明する信号波形例を示す。
図10(A)は、データ線ドライバ25によるデータ線DLの駆動波形例である。図10(B)及び(C)は、走査線ドライバ27が供給する書き込み信号WSである。なお、図10(B)は、第I行目の走査線WLに印加される書き込み信号WSであり、図10(C)は、第I+1行目の走査線WLに印加される書き込み信号WSである。
図10(D)は、選択信号SELの信号波形である。因みに、選択信号SELがHレベルの期間の振幅幅はTa、選択信号SELがLレベルの期間の振幅幅はTbである。図10(E)は、水平同期信号HSである。
図10に示すように、水平走査期間が開始すると同時に選択信号SELがHレベルに制御される。同時に、データ線ドライバ25は、各データ線DLにそれぞれ対応する中間電圧Vcを印加する。また、走査線ドライバ27は、同期間の間、Lレベルの書き込み信号WSを走査線WLに印加する。
この際、データ線ドライバ25から見た容量はスイッチ素子T1がオン制御されている場合に比して格段に小さく見える。また、駆動条件が最も厳しい場合(黒レベルの状態から白レベルを書き込む場合)でも、選択信号SELがHレベルの期間の到達目標電圧は中間電圧Vcであるので(書き込むべき電圧の半分であるので)立ち上がり立ち下がり特性は改善される。また、消費電力Wも少なく済む。
やがて、この設定期間が満了すると、選択信号SELがHレベルからLレベルに切り替わると共に、書き込み信号WSがLレベルからHレベルに切り替わる。
このタイミング以降、スイッチ素子T1はオン状態に制御され、スイッチ素子T1を通じて画素内のキャパシタCに対する信号電圧Vinの書き込みが開始される。
ただし、ここでの書込電位は、信号電圧Vinと中間電圧Vcとの差分である。従って、差分電圧が小さい場合には非常に短時間で、信号電圧Vinが黒レベルか白レベルの場合でも比較的短時間のうちに目的とする電圧にデータ線DLを制御できる。図10(A)ではこの動作を2段階の遷移波形として表している。
なお、スイッチ素子T1がオン動作すると、データ線ドライバ25の駆動容量に画素内の容量成分が追加される、しかし、この形態例の場合は中間電圧Vcからの駆動になるので、駆動電圧は最大でも既存の駆動方式の半分となる。すなわち、消費電力Wは、既存の駆動方式の4分の1で済む。また、最終的な信号電圧Vinに推移するまでに要する時間も短く済む。
(A−4)形態例の効果
結果的に、信号電圧Vinに立ち上がるまでの総時間は、既存の駆動方式だけで駆動する場合に比して大幅に短縮される。従って、有機ELパネル23の解像度や駆動周波数が高い場合にも、特別な配線パターンや駆動回路を増やすことなく、十分な書き込み時間を確保することが可能になる。
書き込み時間が確実に確保されることで、画像品質の向上も期待できる。
また、中間電圧Vcへの遷移時間も含め、総消費電力も既存の駆動方式に比して小さくなる。
なお、スイッチ素子T1がオフ動作している期間を利用して、データ線DLの電位を最終的な信号電圧Vinまで駆動することも考えられるが、このような駆動方法を選択すると、周波数特性の悪化と消費電力の上昇を招いてしまう。そこで、前述したようにデータ線DLに中間電圧Vcを印加した後に信号電圧Vinを印加する方式を採用する。
また、この形態例の場合、データ線ドライバ25の瞬時的な最大駆動振幅は最大信号振幅の2分の1で良い。従って、D/A変換部255には精度よりもスルーレート優先のデバイスを選択することができる。このため、製造コスト面でも効果がある。
また、この形態例の場合、画素内の総容量Ctotal がデータ線DLの容量及び抵抗に対して無視できないときも、書き込み電圧を高速化(オーバードライブ)することなく、簡易かつ低コストで駆動周波数の高速化に追従することができる。
(B)他の実装例
(B−1)他の画素構造
前述の形態例においては、スイッチ素子T1がNチャネルFET、電流ドライブ素子T2がPチャネルFETで構成される場合について説明した。
しかし、製造プロセス等に応じて必ずしもこの組み合わせである必要はない。
例えばスイッチ素子T1と電流ドライブ素子T2の両方をNチャネルFETで構成しも良い。図11に、この場合に対応する画素の等価回路を示す。この場合、キャパシタCの一方の電極は電流ドライバ素子T2のゲート端子に接続され、他方の電極はドレイン端子に接続される。
また例えばスイッチ素子T1をPチャネルFETで構成し、電流ドライブ素子T2をNチャネルFETで構成しても良い。また例えばスイッチ素子T1と電流ドライブ素子T2の両方をPチャネルFETで構成しも良い。
(B−2)他の中間電圧例1
前述した形態例においては、前水平走査期間に書き込んだ信号電圧と現水平走査期間に書き込む信号電圧とを1:1に内分する電圧値を中間電圧Vcとして発生する場合について説明した。
しかし、中間電圧Vcは、前水平走査期間に書き込んだ信号電圧と現水平走査期間に書き込む信号電圧とをn:1に内分する電圧値でも良い。なお、nは自然数である。
(B−3)他の中間電圧例2
前述した形態例においては、前水平走査期間に書き込んだ信号電圧と現水平走査期間に書き込む信号電圧とを1:1に内分する電圧値を中間電圧Vcとして発生する場合について説明した。
しかし、中間電圧Vcは、画素毎に1フレーム前に書き込んだ信号電圧と現水平走査期間に書き込む信号電圧とをn:1に内分する電圧値でも良い。やはり、nは自然数とする。
図12に、この種の処理動作に適した中間電圧発生部51の構成例を示す。中間電圧発生部51は、フレームメモリ53及び内分比電圧算出部55で構成する。このうち、フレームメモリ53は、1画面を構成する全画素の信号値を1フレーム期間保存する記憶媒体である。なお、フレームメモリ53の信号値は、内分比電圧算出部55による中間電圧Vcが計算の後、上書き保存される。
内分比電圧算出部55は、画素毎に1フレーム前に書き込んだ信号電圧値と現水平走査期間に書き込む信号電圧値を1:1の内分比に分圧する電圧を算出する処理回路である。なお、ここでの中間電圧Vcも、n:1の内分比に従って算出しても良い。
(B−4)データ線ドライバの他の構成例
前述した形態例においては、シフトレジスタ251及びラッチ部253を、一般的な回路部分と中間電圧印加用の回路部分とで共用する場合について説明した。
しかし、一般的な回路部分と中間電圧印加用の回路部分とで、全く同じ回路構成を採用しても良い。
図13に、データ線ドライバ25の他の構成例を示す。なお図13には、図5と対応する部分に同一符号を付して示す。図13に示すように、信号電圧供給用の回路部分と中間電圧印加用の回路部分との違いは、シフトレジスタ部251の前段に中間電圧発生部261を配置する点だけである。
(B−5)製品例
(a)ドライブIC
有機ELディスプレイ装置21を構成する有機ELパネル23、データ線ドライバ25及び走査線ドライバ27は、いずれも1つのパネル上に形成することもできるが、ドライバと画素マトリクスとを別々に製造し、流通することもできる。
例えば、データ線ドライバ25及び走査線ドライバ27はそれぞれ独立したドライブIC(integrated circuit)として製造し、有機ELパネル23とは独立に流通することもできる。
(b)表示モジュール
前述した形態例における有機ELディスプレイ装置21は、中間生成品である表示モジュールの形態で流通することもできる。
図14に、表示モジュール61の外観例を示す。表示モジュール61は、支持基板65の表面に対向部63を貼り合わせた構造を有している。対向部63は、ガラスその他の透明部材を基材とし、その表面にはカラーフィルタ、保護膜、遮光膜等が配置される。
なお、表示モジュール61には、外部から支持基板65に信号等を入出力するためのFPC(フレキシブルプリントサーキット)67等が設けられていても良い。
(c)電子機器
前述した形態例における有機ELディスプレイ装置21は、電子機器に実装された商品形態でも流通される。
図15に、電子機器71の概念構成例を示す。電子機器71は、前述した有機ELディスプレイ装置21及びシステム制御部73で構成される。システム制御部73で実行される処理内容は、電子機器71の商品形態により異なる。
なお、電子機器71は、機器内で生成される又は外部から入力される画像や映像を表示する機能を搭載していれば、特定の分野の機器には限定されない。
この種の電子機器71には、例えばテレビジョン受像機が想定される。図16に、テレビジョン受像機81の外観例を示す。
テレビジョン受像機81の筐体正面には、フロントパネル83及びフィルターガラス85等で構成される表示画面87が配置される。表示画面87の部分が、形態例で説明した有機ELディスプレイ装置21に対応する。
また、この種の電子機器71には、例えばデジタルカメラが想定される。図17に、デジタルカメラ91の外観例を示す。図17(A)が正面側(被写体側)の外観例であり、図17(B)が背面側(撮影者側)の外観例である。
デジタルカメラ91は、撮像レンズ(図17は保護カバー93が閉じた状態であるので、保護カバー93の裏面側に配置される。)、フラッシュ用発光部95、表示画面97、コントロールスイッチ99及びシャッターボタン101で構成される。このうち、表示画面97の部分が、形態例で説明した有機ELディスプレイ装置21に対応する。
また、この種の電子機器71には、例えばビデオカメラが想定される。図18に、ビデオカメラ111の外観例を示す。
ビデオカメラ111は、本体113の前方に被写体を撮像する撮像レンズ115、撮影のスタート/ストップスイッチ117及び表示画面119で構成される。このうち、表示画面119の部分が、形態例で説明した有機ELディスプレイ装置21に対応する。
また、この種の電子機器71には、例えば携帯端末装置が想定される。図19に、携帯端末装置としての携帯電話機121の外観例を示す。図19に示す携帯電話機121は折りたたみ式であり、図19(A)が筐体を開いた状態の外観例であり、図19(B)が筐体を折りたたんだ状態の外観例である。
携帯電話機121は、上側筐体123、下側筐体125、連結部(この例ではヒンジ部)127、表示画面129、補助表示画面131、ピクチャーライト133及び撮像レンズ135で構成される。このうち、表示画面129及び補助表示画面131の部分が、形態例で説明した有機ELディスプレイ装置21に対応する。
また、この種の電子機器71には、例えばコンピュータが想定される。図20に、ノート型コンピュータ141の外観例を示す。
ノート型コンピュータ141は、下型筐体143、上側筐体145、キーボード147及び表示画面149で構成される。このうち、表示画面149の部分が、形態例で説明した有機ELディスプレイ装置21に対応する。
これらの他、電子機器71には、オーディオ再生装置、ゲーム機、電子ブック、電子辞書等が想定される。
(B−6)他の表示デバイス例
形態例の説明においては、表示デバイスが有機ELディスプレイ装置21である場合について説明した。
しかし、データ線ドライバ25及び走査線ドライバ27は、その他の自発光表示装置にも適用することができる。例えば無機ELディスプレイ装置、LEDを配列する表示装置、FEDディスプレイ装置やPDPディスプレイ装置等にも適用できる。
また、データ線ドライバ25及び走査線ドライバ27は、液晶表示装置等の非自発光表示装置にも適用できる。
図21に、データ線DLと走査線WLとの交点位置に形成される画素151と駆動回路との接続関係を示す。
図21に示すように、画素151の等価回路は、スイッチ素子T1とキャパシタC1として表すことができる。キャパシタC1が画素電極と対向電極に挟まれる液晶に対応する。発明者の提案する駆動方法を液晶表示装置に応用する場合にも、信号電圧の書き込み特性を改善することができる。従って、コストの増加を伴うことなく画質の向上を実現できる。
(B−7)制御デバイス構成
前述の説明では、データ線ドライバ25の駆動タイミングや走査線ドライバ27の駆動タイミングをハードウェア的に制御する場合について説明した。
しかし、これらの制御タイミングは、ソフトウェア処理を通じて制御しても良い。
(B−8)その他
前述した形態例には、発明の趣旨の範囲内で様々な変形例が考えられる。また、本明細書の記載に基づいて創作される又は組み合わせられる各種の変形例及び応用例も考えられる。
従来の駆動例を示す図である。 表示デバイスの従来例を示す図である。 表示デバイスの構造例を示す図である。 画素の構造例を示す図である。 データ線ドライバの構造例を示す図である。 中間電圧発生部の構造例を示す図である。 中間電圧の発生原理を説明する図である。 走査線ドライバの構造例を示す図である。 走査線ドライバの駆動例を示す図である。 表示デバイスの駆動例を示す図である。 画素の他の構造例を示す図である。 中間電圧発生部の他の構造例を示す図である。 データ線ドライバの他の構造例を示す図である。 表示モジュールの構成例を示す図である。 電子機器の機能構成例を示す図である。 電子機器の商品例を示す図である。 電子機器の商品例を示す図である。 電子機器の商品例を示す図である。 電子機器の商品例を示す図である。 電子機器の商品例を示す図である。 液晶表示装置の画素構造を示す図である。
符号の説明
21 有機ELディスプレイ装置
23 有機ELパネル
25 データ線ドライバ
27 走査線ドライバ
29 タイミングジェネレータ
71 電子機器

Claims (10)

  1. アクティブマトリクス駆動型の表示デバイスを駆動する表示デバイス駆動回路において、
    データ線毎に、前水平走査期間に書き込んだ信号電圧と現水平走査期間に書き込む信号電圧との中間的な電圧を発生する中間電圧発生部と、
    各水平走査期間の先頭期間、対応画素に対する信号電圧の書き込みを制御するスイッチ素子を一斉にオフ状態に制御し、前記先頭期間の経過後、前記スイッチ素子を一斉にオン状態に制御する走査線駆動部と、
    前記先頭期間、前記中間電圧発生部で発生された中間的な電圧をそれぞれ対応するデータ線に印加し、前記先頭期間の経過後、現水平走査期間の信号電圧をそれぞれ対応するデータ線に印加するデータ線駆動部と
    を有することを特徴とする表示デバイス駆動回路。
  2. 請求項1に記載の表示デバイス駆動回路において、
    前記中間的な電圧は、前水平走査期間の信号電圧と現水平走査期間の信号電圧をn(nは自然数):1に内分する電圧である
    ことを特徴とする表示デバイス駆動回路。
  3. 請求項1に記載の表示デバイス駆動回路において、
    前記中間的な電圧は、前水平走査期間の信号電圧と現水平走査期間の信号電圧を1:1に内分する電圧である
    ことを特徴とする表示デバイス駆動回路。
  4. アクティブマトリクス駆動型の画素構造を有する表示領域と、
    データ線毎に、前水平走査期間に書き込んだ信号電圧と現水平走査期間に書き込む信号電圧との中間的な電圧を発生する中間電圧発生部と、
    各水平走査期間の先頭期間、対応画素に対する信号電圧の書き込みを制御するスイッチ素子を一斉にオフ状態に制御し、前記先頭期間の経過後、前記スイッチ素子を一斉にオン状態に制御する走査線駆動部と、
    前記先頭期間、前記中間電圧発生部で発生された中間的な電圧をそれぞれ対応するデータ線に印加し、前記先頭期間の経過後、現水平走査期間の信号電圧をそれぞれ対応するデータ線に印加するデータ線駆動部と
    を有することを特徴とするアクティブマトリクス駆動型の表示デバイス。
  5. 請求項4に記載の表示デバイスにおいて、
    各画素がエレクトロルミネセンス素子で構成される
    ことを特徴とする表示デバイス。
  6. 請求項4に記載の表示デバイスにおいて、
    各画素が液晶で構成される
    ことを特徴とする表示デバイス。
  7. アクティブマトリクス駆動型の画素構造を有する表示領域と、
    データ線毎に、前水平走査期間に書き込んだ信号電圧と現水平走査期間に書き込む信号電圧との中間的な電圧を発生する中間電圧発生部と、
    各水平走査期間の先頭期間、対応画素に対する信号電圧の書き込みを制御するスイッチ素子を一斉にオフ状態に制御し、前記先頭期間の経過後、前記スイッチ素子を一斉にオン状態に制御する走査線駆動部と、
    前記先頭期間、前記中間電圧発生部で発生された中間的な電圧をそれぞれ対応するデータ線に印加し、前記先頭期間の経過後、現水平走査期間の信号電圧をそれぞれ対応するデータ線に印加するデータ線駆動部と、
    システム制御部と
    を有することを特徴とする電子機器。
  8. アクティブマトリクス駆動型の表示デバイスを駆動する表示デバイス駆動方法において、
    データ線毎に、前水平走査期間に書き込んだ信号電圧と現水平走査期間に書き込む信号電圧との中間的な電圧を発生する処理と、
    各水平走査期間の先頭期間、対応画素に対する信号電圧の書き込みを制御するスイッチ素子を一斉にオフ状態に制御し、前記先頭期間の経過後、前記スイッチ素子を一斉にオン状態に制御する処理と、
    前記先頭期間、前記中間的な電圧をそれぞれ対応するデータ線に印加し、前記先頭期間の経過後、現水平走査期間の信号電圧をそれぞれ対応するデータ線に印加する処理と
    を有することを特徴とする表示デバイス駆動方法。
  9. アクティブマトリクス駆動型の表示デバイスの駆動タイミングを制御するコンピュータに、
    データ線毎に、前水平走査期間に書き込んだ信号電圧と現水平走査期間に書き込む信号電圧との中間的な電圧を発生する処理と、
    各水平走査期間の先頭期間、対応画素に対する信号電圧の書き込みを制御するスイッチ素子を一斉にオフ状態に制御し、前記先頭期間の経過後、前記スイッチ素子を一斉にオン状態に制御する処理と、
    前記先頭期間、前記中間的な電圧をそれぞれ対応するデータ線に印加し、前記先頭期間の経過後、現水平走査期間の信号電圧をそれぞれ対応するデータ線に印加する処理と
    を実行させることを特徴とするコンピュータプログラム。
  10. アクティブマトリクス駆動型の表示デバイスを駆動する表示デバイス駆動回路において、
    データ線毎に、1フレーム前に書き込んだ信号電圧と現水平走査期間に書き込む信号電圧との中間的な電圧を発生する中間電圧発生部と、
    各水平走査期間の先頭期間、対応画素に対する信号電圧の書き込みを制御するスイッチ素子を一斉にオフ状態に制御し、前記先頭期間の経過後、前記スイッチ素子を一斉にオン状態に制御する走査線駆動部と、
    前記先頭期間、前記中間電圧発生部で発生された中間的な電圧をそれぞれ対応するデータ線に印加し、前記先頭期間の経過後、現フレーム期間の信号電圧をそれぞれ対応するデータ線に印加するデータ線駆動部と
    を有することを特徴とする表示デバイス駆動回路。
JP2006342428A 2006-12-20 2006-12-20 表示デバイス駆動回路、表示デバイス、電子機器、表示デバイス駆動方法及びコンピュータプログラム Pending JP2008152177A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006342428A JP2008152177A (ja) 2006-12-20 2006-12-20 表示デバイス駆動回路、表示デバイス、電子機器、表示デバイス駆動方法及びコンピュータプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006342428A JP2008152177A (ja) 2006-12-20 2006-12-20 表示デバイス駆動回路、表示デバイス、電子機器、表示デバイス駆動方法及びコンピュータプログラム

Publications (1)

Publication Number Publication Date
JP2008152177A true JP2008152177A (ja) 2008-07-03

Family

ID=39654367

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006342428A Pending JP2008152177A (ja) 2006-12-20 2006-12-20 表示デバイス駆動回路、表示デバイス、電子機器、表示デバイス駆動方法及びコンピュータプログラム

Country Status (1)

Country Link
JP (1) JP2008152177A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015038543A (ja) * 2013-08-17 2015-02-26 セイコーエプソン株式会社 データ線ドライバー、半導体集積回路装置、及び、電子機器
KR20160011254A (ko) * 2014-07-21 2016-02-01 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
US11995277B2 (en) 2017-03-14 2024-05-28 Samsung Display Co., Ltd. Display apparatus

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015038543A (ja) * 2013-08-17 2015-02-26 セイコーエプソン株式会社 データ線ドライバー、半導体集積回路装置、及び、電子機器
KR20160011254A (ko) * 2014-07-21 2016-02-01 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
KR102255575B1 (ko) * 2014-07-21 2021-05-26 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
US11995277B2 (en) 2017-03-14 2024-05-28 Samsung Display Co., Ltd. Display apparatus

Similar Documents

Publication Publication Date Title
US7425937B2 (en) Device and driving method thereof
JP5151585B2 (ja) 半導体デバイス、表示パネル及び電子機器
US9734757B2 (en) Gate driver integrated circuit, and image display apparatus including the same
JP5842264B2 (ja) 表示装置、及び、電子機器
TW200300245A (en) Signal line drive circuit, light emitting device, and the drive method
JP2010085474A (ja) 表示パネルモジュール及び電子機器
US11195473B2 (en) Display device using inverted signal and driving method thereof
JP2012237806A (ja) 表示装置及び電子機器
KR20080107260A (ko) 표시패널 구동방법, 표시장치, 표시패널 구동장치 및전자기기
JP2010039435A (ja) 表示パネルモジュール及び電子機器
KR101455735B1 (ko) 표시 패널 구동방법, 표시장치, 표시 패널 구동장치 및전자기기
JP2010039436A (ja) 表示パネルモジュール及び電子機器
JP2017227755A (ja) 電気光学装置、電気光学装置の駆動方法、および電子機器
JP2009015276A (ja) El表示パネル駆動方法、el表示パネル、el表示パネル駆動装置及び電子機器
US11574571B2 (en) Display device having switching signal line between display regions
JP2008152177A (ja) 表示デバイス駆動回路、表示デバイス、電子機器、表示デバイス駆動方法及びコンピュータプログラム
JP2008152179A (ja) 表示デバイス駆動回路、表示デバイス、電子機器、表示デバイス駆動方法及びコンピュータプログラム
JP5251006B2 (ja) 表示パネル駆動方法、表示装置、表示パネル駆動装置及び電子機器
CN113614819B (zh) 显示装置
JP2008152176A (ja) 表示デバイス駆動回路、表示デバイス、電子機器、表示デバイス駆動方法及びコンピュータプログラム
US7081774B2 (en) Circuit having source follower and semiconductor device having the circuit
US8519933B2 (en) Semiconductor circuit, shift register circuit, display device, and electronic apparatus
JP2008152178A (ja) データ線駆動回路、走査線駆動回路、表示装置、電子機器、データ線駆動方法、走査線駆動方法及びコンピュータプログラム
US20240144858A1 (en) Clock generator and display device including the same
JP2009217239A (ja) 表示パネルモジュール及び電子機器

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20081222

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20081225