JP2017227755A - 電気光学装置、電気光学装置の駆動方法、および電子機器 - Google Patents

Abstract

【課題】細かい精度のデータ信号を必要とせずに発光素子に供給する電流を精度良く制御することが可能であり、かつ、データ信号の電位の保持容量および圧縮用の保持容量の小容量化を実現する。
【解決手段】一端がデータ線１４に接続される第３保持容量４４と、第３保持容量４４の他端に接続され、当該他端に基準電位Ｖiniを供給するトランスミッションゲート４３と、指定階調のデータ信号の電位を保持する第４保持容量４１と、第３保持容量４４の他端と、第４保持容量４１の一端との導通状態をスイッチングするトランスミッションゲート４２とを備え、基準電位Ｖiniとして、指定階調が第１の階調（例えば黒）の際は第１の基準電位（例えば５Ｖ）を用い、指定階調が第２の階調（例えば白）の際は第２の基準電位（例えば３Ｖ）を用いる。
【選択図】図５

Description

本発明は、電気光学装置、電気光学装置の駆動方法、および電子機器に関する。

近年、有機発光ダイオード（Organic Light Emitting Diode、以下「ＯＬＥＤ」という）素子などの発光素子を用いた電気光学装置が各種提案されている。この電気光学装置では、走査線とデータ線との交差に対応して、上記発光素子やトランジスターなどを含む画素回路が、表示すべき画像の画素に対応して設けられる構成が一般的である。このような構成において、画素の階調レベルに応じた電位のデータ信号がトランジスターのゲートに印加されると、当該トランジスターは、ゲート・ソース間の電圧に応じた電流を発光素子に供給する。これにより、当該発光素子は、階調レベルに応じた輝度で発光する。また、電気光学装置に対して、表示サイズの小型化や表示の高精細化が要求されることが多い。表示サイズの小型化と表示の高精細化とを両立するためには、画素回路を微細化する必要があるので、電気光学装置を例えばシリコン集積回路に設ける技術も提案されている。

ところで、画素回路を微細化したとき、発光素子への供給電流を微小領域で制御する必要がある。発光素子に供給される電流は、トランジスターのゲート・ソース間の電圧によって制御されるが、微小領域では、ゲート・ソース間の電圧のわずかな変化に対して、発光素子に供給される電流が大きく変化してしまう。一方、データ信号を出力する回路は、データ線を短時間で充電するために、その駆動能力が高められている。このように高い駆動能力を有する回路において、非常に細かい精度でデータ信号を出力させることは困難である。

そこで、例えば、特許文献１のように、一端をデータ線に接続した第１保持容量と、データ線の電位を保持する第２保持容量と、データ信号の電位を保持する第３保持容量とを備えた電気光学装置が提案された。特許文献１の装置では、第１保持容量の他端に所定の基準電位を供給した後に、第３保持容量に保持された階調レベルに応じた電位のデータ信号を、第１保持容量の他端に供給する。その結果、駆動トランジスターのゲートの電位は、第１保持容量の他端における電位変動を第１保持容量および第２保持容量の容量比で分圧した分だけ圧縮される。この装置では、駆動トランジスターのゲートにおける電位範囲を、データ信号の電位範囲に対し狭められるので、駆動トランジスターのゲート・ソース間の電圧変化に対する電流変化が大きい場合にも、正確に電流を制御することができる。

特開２０１３−０８８６１１号公報

しかしながら、特許文献１のような電気光学装置において比較的大きな圧縮率を得るためには、第２保持容量および第３保持容量を大きくする必要があった。その結果、回路規模が大きくなっていた。
本発明は上述した事情に鑑みてなされたものであり、その目的は、細かい精度のデータ信号を必要とせずに発光素子に供給する電流を精度良く制御することが可能であり、かつ、データ信号の電位の保持容量および圧縮用の保持容量の小容量化を実現することである。

上記目的を達成するために本発明に係る電気光学装置の一態様は、第１の方向に延在する第１の導電層と、前記第１の方向と交差した第２の方向に延在する第２の導電層と、前記第２の導電層に供給される電位を保持する第１保持容量と、前記第１の導電層と前記第２の導電層との各々の交差に対応して配列された画素回路と、前記画素回路を駆動する駆動回路と、を備え、前記画素回路は、一端が第１電源層に接続された発光素子と、ソースまたはドレインが第２電源層と接続され、前記第２電源層に接続されたソースまたはドレイン以外のソースまたはドレインが前記発光素子の他端と直接または間接に接続され、前記発光素子に対する駆動電流を生成する駆動トランジスターと、一端が前記駆動トランジスターのゲートと接続され、他端が前記駆動トランジスターの前記ソースまたはドレインと接続され、指定階調のデータ信号の電位に対応する電位を保持する第２保持容量と、ゲートが前記第１の導電層と接続され、ソースまたはドレインが前記前記駆動トランジスターのゲートと前記第２保持容量との接続ノードに接続され、前記接続ノードに接続されるソースまたはドレイン以外のソースまたはドレインが前記第２の導電層に接続される書込みトランジスターと、を備え、前記駆動回路は、一端が前記第２の導電層に接続される第３保持容量と、前記第３保持容量の他端に接続され、当該他端に基準電位を供給する第１スイッチング素子と、前記指定階調のデータ信号の電位を保持する第４保持容量と、前記第３保持容量の前記他端と、前記第４保持容量の一端との導通状態をスイッチングする第２スイッチング素子と、を備え、前記基準電位として、前記指定階調が第１の階調の際は第１の基準電位を用い、前記指定階調が第２の階調の際は第２の基準電位を用いる、ことを特徴とする。

この態様によれば、第１スイッチング素子により第３保持容量の他端に基準電位が供給され、第２スイッチング素子により第３保持容量の他端と第４保持容量の一端とが導通されると、第３保持容量には第４保持容量から指定階調のデータ信号の電位が供給される。このとき、駆動トランジスターのゲートの電位は、第３保持容量の他端における電位変動を第３保持容量および第１保持容量の容量比で分圧した分に、第４保持容量の容量を含む係数を掛けた分だけ圧縮される。第３保持容量の他端における電位変動は、指定階調のデータ信号の電位から、基準電位を差し引くことにより求められる。この態様においては、当該基準電位として、指定階調が第１の階調の際は第１の基準電位を用い、指定階調が第２の階調の際は第２の基準電位を用いる。したがって、基準電位を固定値とした場合に比べて、駆動トランジスターのゲートの電位として所望の電位を得るために、第３保持容量の容量および第４保持容量の容量を小さくすることが可能となる。また、指定階調を得るためのデータ信号の電位の振幅を小さくすることが可能となる。

前記態様において、前記駆動回路は、前記基準電位として、前記指定階調が前記第１の階調と前記第２の階調の中間の階調の際は第３の基準電位を用いてもよい。この態様によれば、第３保持容量の容量および第４保持容量の容量を小さくした場合でも、前記基準電位として第３の基準電位を用いるので、第１の階調と第２の階調の中間の階調が得られる。

上記目的を達成するために本発明に係る電気光学装置の駆動方法の一態様は、第１の方向に延在する第１の導電層と、前記第１の方向と交差した第２の方向に延在する第２の導電層と、前記第２の導電層に供給される電位を保持する第１保持容量と、前記第１の導電層と前記第２の導電層との各々の交差に対応して配列された画素回路と、前記画素回路を駆動する駆動回路と、を備え、前記画素回路は、一端が第１電源層に接続された発光素子と、ソースまたはドレインが第２電源層と接続され、前記第２電源層に接続されたソースまたはドレイン以外のソースまたはドレインが前記発光素子の他端と直接または間接に接続され、前記発光素子に対する駆動電流を生成する駆動トランジスターと、一端が前記駆動トランジスターのゲートと接続され、他端が前記駆動トランジスターの前記ソースまたはドレインと接続され、前記指定階調のデータ信号の電位に対応する電位を保持する第２保持容量と、ゲートが前記第１の導電層と接続され、ソースまたはドレインが前記前記駆動トランジスターのゲートと前記第２保持容量との接続ノードに接続され、前記接続ノードに接続されるソースまたはドレイン以外のソースまたはドレインが前記第２の導電層に接続される書込みトランジスターと、を備え、前記駆動回路は、一端が前記第２の導電層に接続される第３保持容量と、前記第３保持容量の他端に接続され、当該他端に基準電位を供給する第１スイッチング素子と、前記指定階調のデータ信号の電位を保持する第４保持容量と、前記第３保持容量の前記他端と、前記第４保持容量の一端との導通状態をスイッチングする第２スイッチング素子と、を備える電気光学装置の駆動方法であって、前記指定階調が第１の階調の際は、前記第１スイッチング素子により前記基準電位として第１の基準電位を前記第３保持容量の前記他端に供給し、前記指定階調が第２の階調の際は、前記第１スイッチング素子により前記基準電位として第２の基準電位を前記第３保持容量の前記他端に供給し、前記第２スイッチング素子により、前記第３保持容量の前記他端と、前記第４保持容量の一端とを導通させる、ことを特徴とする。

この態様によれば、第１スイッチング素子により第３保持容量の他端に基準電位が供給され、第２スイッチング素子により第３保持容量の他端と第４保持容量の一端とが導通されると、第３保持容量には第４保持容量から指定階調のデータ信号の電位が供給される。このとき、駆動トランジスターのゲートの電位は、第３保持容量の他端における電位変動を第３保持容量および第１保持容量の容量比で分圧した分に、第４保持容量の容量を含む係数を掛けた分だけ圧縮される。第３保持容量の他端における電位変動は、指定階調のデータ信号の電位から、基準電位を差し引くことにより求められる。この態様においては、当該基準電位として、指定階調が第１の階調の際は第１の基準電位を用い、指定階調が第２の階調の際は第２の基準電位を用いる。したがって、基準電位を固定値とした場合に比べて、駆動トランジスターのゲートの電位として所望の電位を得るために、第３保持容量の容量および第４保持容量の容量を小さくすることが可能となる。また、指定階調を得るためのデータ信号の電位の振幅を小さくすることが可能となる。

前記態様において、前記指定階調が前記第１の階調と前記第２の階調の中間の階調の際は、前記第１スイッチング素子により前記基準電位として第３の基準電位を前記第３保持容量の前記他端に供給してもよい。この態様によれば、第３保持容量の容量および第４保持容量の容量を小さくした場合でも、前記基準電位として第３の基準電位を用いるので、第１の階調と第２の階調の中間の階調が得られる。

なお、本発明は、電気光学装置のほか、当該電気光学装置を有する電子機器として概念することも可能である。電子機器としては、典型的にはヘッドマウントディスプレイ（ＨＭＤ）や電子ビューファイダーのなどの表示装置が挙げられる。

本発明の第１実施形態に係る電気光学装置の構成を示す斜視図である。 電気光学装置の構成を示すブロック図である。 デマルチプレクサーおよびレベル調整回路の構成を示す回路図である。 画素回路および駆動回路のデマルチプレクサー並びにレベル調整回路を示す回路図である。 画素回路および駆動回路のデマルチプレクサー並びにレベル調整回路を示す回路図である。 画素回路および駆動回路のデマルチプレクサー並びにレベル調整回路を示す回路図である。 画素回路および駆動回路のデマルチプレクサー並びにレベル調整回路を示す回路図である。 画素回路および駆動回路のデマルチプレクサー並びにレベル調整回路を示す回路図である。 書込期間の開始前における各ノードの電位変化について説明するための説明図である。 書込期間の開始後における各ノードの電位変化について説明するための説明図である。 第１実施形態における中間調表示時の各ノードの電位と基準電位とデータ信号の電位とを示す図である。 第１実施形態における黒表示時の各ノードの電位と基準電位とデータ信号の電位とを示す図である。 第１実施形態における白表示時の各ノードの電位と基準電位とデータ信号の電位とを示す図である。 比較例における中間調表示時の各ノードの電位と基準電位とデータ信号の電位とを示す図である。 比較例における黒表示時の各ノードの電位と基準電位とデータ信号の電位とを示す図である。 比較例における白表示時の各ノードの電位と基準電位とデータ信号の電位とを示す図である。 本発明の第２実施形態における中間調表示時の各ノードの電位と基準電位とデータ信号の電位とを示す図である。 第２実施形態における黒表示時の各ノードの電位と基準電位とデータ信号の電位とを示す図である。 第２実施形態における白表示時の各ノードの電位と基準電位とデータ信号の電位とを示す図である。 変形例における画素回路および駆動回路のデマルチプレクサー並びにレベル調整回路を示す回路図である。 変形例における画素回路および駆動回路のデマルチプレクサー並びにレベル調整回路を示す回路図である。 電子機器の例を示す説明図である。 電子機器の他の例を示す説明図である。 電子機器の他の例を示す説明図である。

＜第１実施形態＞
以下、本発明を実施するための形態について図面を参照して説明する。図１は、本発明の第１実施形態に係る電気光学装置１の構成を示す斜視図である。電気光学装置１は、例えばヘッドマウントディスプレイにおいて画像を表示するマイクロ・ディスプレイである。
図１に示すように、電気光学装置１は、表示パネル２と、表示パネル２の動作を制御する制御回路３とを備える。表示パネル２は、複数の画素回路と、当該画素回路を駆動する駆動回路とを備える。本実施形態において、表示パネル２が備える複数の画素回路及び駆動回路は、シリコン基板に形成され、画素回路には、発光素子の一例であるＯＬＥＤが用いられる。また、表示パネル２は、例えば、表示部で開口する枠状のケース８２に収納されるとともに、ＦＰＣ（Flexible Printed Circuits）基板８４の一端が接続される。
ＦＰＣ基板８４には、半導体チップの制御回路３が、ＣＯＦ（Chip On Film）技術によって実装されるとともに、複数の端子８６が設けられて、図示省略された上位回路に接続される。

図２は、実施形態に係る電気光学装置１の構成を示すブロック図である。上述のとおり、電気光学装置１は、表示パネル２と、制御回路３とを備える。
制御回路３には、図示省略された上位回路よりデジタルの画像データＶideoが同期信号に同期して供給される。ここで、画像データＶideoとは、表示パネル２（厳密には、後述する表示部１００）で表示すべき画像の画素の階調レベルを例えば８ビットで規定するデータである。また、同期信号とは、垂直同期信号、水平同期信号、及び、ドットクロック信号を含む信号である。
制御回路３は、同期信号に基づいて、各種制御信号を生成し、これを表示パネル２に対して供給する。具体的には、制御回路３は、表示パネル２に対して、制御信号Ｃtrと、負論理の制御信号／Ｇiniと、これと論理反転の関係にある正論理の制御信号Ｇiniとを供給する。また、制御回路３は、表示パネル２に対して、正論理の制御信号Ｇcplと、これと論理反転の関係にある負論理の制御信号／Ｇcplとを供給する。さらに、制御回路３は、表示パネル２に対して、制御信号Ｓel(1)、Ｓel(2)、Ｓel(3)と、これらの信号に対して論理反転の関係にある制御信号／Ｓel(1)、／Ｓel(2)、／Ｓel(3)と、を供給する。ここで、制御信号Ｃtrとは、パルス信号や、クロック信号、イネーブル信号など、複数の信号を含む信号である。なお、制御信号Ｓel(1)、Ｓel(2)、Ｓel(3)を、制御信号Ｓelと総称し、制御信号／Ｓel(1)、／Ｓel(2)、／Ｓel(3)を、制御信号／Ｓelと総称する場合がある。
また、制御回路３は、表示パネル２に対して、各種電位を供給する。具体的には、制御回路３は、表示パネル２に対して、所定の基準電位Ｖini等を供給する。
さらに、制御回路３は、画像データＶideoに基づいて、アナログの画像信号Ｖidを生成する。具体的には、制御回路３には、画像信号Ｖidの示す電位、及び、表示パネル２が備える発光素子（後述するＯＬＥＤ１３０）の輝度を対応付けて記憶したルックアップテーブルが設けられる。そして、制御回路３は、当該ルックアップテーブルを参照することで、画像データＶideoに規定される発光素子の輝度に対応した電位を示す画像信号Ｖidを生成し、これを表示パネル２に対して供給する。

図２に示すように、表示パネル２は、表示部１００と、これを駆動する駆動回路（データ線駆動回路１０及び走査線駆動回路２０）とを備える。
表示部１００には、表示すべき画像の画素に対応した画素回路１１０がマトリクス状に配列されている。詳細には、表示部１００において、ｍ行の第１の導電層としての走査線１２が図において横方向（Ｘ方向）に延在して設けられる。また、３列毎にグループ化された（３ｎ）列の第２の導電層としてのデータ線１４が図において縦方向（Ｙ方向）に延在し、かつ、各走査線１２と互いに電気的な絶縁を保って設けられている。そして、ｍ行の走査線１２と（３ｎ）列のデータ線１４との交差部に対応して画素回路１１０が設けられている。このため、本実施形態において画素回路１１０は、縦ｍ行×横（３ｎ）列でマトリクス状に配列されている。

ここで、ｍ、ｎは、いずれも自然数である。走査線１２及び画素回路１１０のマトリクスのうち、行（ロウ）を区別するために、図において上から順に１、２、３、…、（ｍ−１）、ｍ行と呼ぶ場合がある。同様にデータ線１４及び画素回路１１０のマトリクスの列（カラム）を区別するために、図において左から順に１、２、３、…、（３ｎ−１）、（３ｎ）列と呼ぶ場合がある。また、データ線１４のグループを一般化して説明するために、１以上ｎ以下の整数ｊを用いると、左から数えてｊ番目のグループには、（３ｊ−２）列目、（３ｊ−１）列目及び（３ｊ）列目のデータ線１４が属している、ということになる。
なお、同一行の走査線１２と同一グループに属する３列のデータ線１４との交差に対応した３つの画素回路１１０は、それぞれＲ（赤）、Ｇ（緑）、Ｂ（青）の画素に対応して、これらの３画素が表示すべきカラー画像の１ドットを表現する。すなわち、本実施形態では、ＲＧＢに対応したＯＬＥＤの発光によって１ドットのカラーを加法混色で表現する構成となっている。

また、表示パネル２には、１列目〜（３ｎ）列目のデータ線１４の各々に対応して、（３ｎ）個の第１保持容量としての保持容量５０が設けられる。保持容量５０は２つの電極を有する。保持容量５０の一方の電極はデータ線１４に接続され、他方の電極は第１電源層６３に接続される。第１電源層６３には、低電位側の電源電位Ｖctが供給される。すなわち、保持容量５０は、データ線１４の電位を保持する第１保持容量として機能する。なお、以下では、保持容量５０の容量値をＣdtと表記する。
図２において、保持容量５０は、表示部１００の外側に設けられているが、これはあくまでも等価回路であり、表示部１００の内側に設けてもよい。また、保持容量５０は、表示部１００の内側から外側にわたって設けられてもよい。

走査線駆動回路２０は、フレームの期間にわたって走査線１２を１行毎に順番に走査するための走査信号Ｇwrを、制御信号Ｃtrにしたがって生成する。ここで、１、２、３、…、ｍ行目の走査線１２に供給される走査信号Ｇwrを、それぞれＧwr(1)、Ｇwr(2)、Ｇwr(3)、…、Ｇwr(m-1)、Ｇwr(m)と表記している。
なお、走査線駆動回路２０は、走査信号Ｇwr(1)〜Ｇwr(m)のほかにも、当該走査信号Ｇwrに同期した各種制御信号を行毎に生成して表示部１００に供給するが、図２においては図示を省略している。また、フレームの期間とは、電気光学装置１が１カット（コマ）分の画像を表示するのに要する期間をいい、例えば同期信号に含まれる垂直同期信号の周波数が１２０Ｈｚであれば、その１周期分の８．３ミリ秒の期間である。

データ線駆動回路１０は、（３ｎ）列のデータ線１４の各々と１対１に対応して設けられる（３ｎ）個のレベル調整回路ＬＭ、各グループを構成する３列のデータ線１４毎に設けられるｎ個のデマルチプレクサーＤＭ、及び、データ信号供給回路７０を備える。
データ信号供給回路７０は、制御回路３より供給される画像信号Ｖidと制御信号Ｃtrとに基づいて、データ信号Ｖd(1)、Ｖd(2)、…、Ｖd(n)を生成する。すなわち、データ信号供給回路７０は、データ信号Ｖd(1)、Ｖd(2)、…、Ｖd(n)を時分割多重した画像信号Ｖidに基づいて、データ信号Ｖd(1)、Ｖd(2)、…、Ｖd(n)を生成する。そして、データ信号供給回路７０は、データ信号Ｖd(1)、Ｖd(2)、…、Ｖd(n)を、１、２、…、ｎ番目のグループに対応するデマルチプレクサーＤＭに対して、それぞれ供給する。また、データ信号Ｖd(1)〜Ｖd(n)が取り得る電位の最高値をＶmaxとし、最低値をＶminとする。

図３は、デマルチプレクサーＤＭとレベル調整回路ＬＭとの構成を説明するための回路図である。なお、図３は、ｊ番目のグループに属するデマルチプレクサーＤＭと、当該デマルチプレクサーＤＭに接続された３個のレベル調整回路ＬＭとを、代表的に表している。なお、以下では、ｊ番目のグループに属するデマルチプレクサーＤＭを、ＤＭ(j)と表記する場合がある。

以下では、図２に加えて図３を参照しながら、デマルチプレクサーＤＭおよびレベル調整回路ＬＭの構成について説明する。図３はデマルチプレクサーＤＭおよびレベル調整回路ＬＭの構成を示す回路図である。
図３に示すように、デマルチプレクサーＤＭは、列毎に設けられたトランスミッションゲート３４の集合体であり、各グループを構成する３列に、データ信号を順番に供給するものである。ここで、ｊ番目のグループに属する（３ｊ−２）、（３ｊ−１）、（３ｊ）列に対応したトランスミッションゲート３４の入力端は互いに共通接続されて、その共通端子にそれぞれデータ信号Ｖd(j)が供給される。ｊ番目のグループにおいて左端列である（３ｊ−２）列に設けられたトランスミッションゲート３４は、制御信号Ｓel(1)がＨレベルであるとき（制御信号／Ｓel(1)がＬレベルであるとき）にオン（導通）する。同様に、ｊ番目のグループにおいて中央列である（３ｊ−１）列に設けられたトランスミッションゲート３４は、制御信号Ｓel(2)がＨレベルであるとき（制御信号／Ｓel(2)がＬレベルであるとき）にオンする。ｊ番目のグループにおいて右端列である（３ｊ）列に設けられたトランスミッションゲート３４は、制御信号Ｓel(3)がＨレベルであるとき（制御信号／Ｓel(3)がＬレベルであるとき）にオンする。

レベル調整回路ＬＭは、第４保持容量としての保持容量４１、第３保持容量としての保持容量４４、第２スイッチング素子としてのトランスミッションゲート４２、第１スイッチング素子としてのトランスミッションゲート４３の組を列毎に有する。レベル調整回路ＬＭは、各列のトランスミッションゲート３４の出力端から出力されるデータ信号の電位を圧縮するために用いられる。
ここで、保持容量４４は２つの電極を有する。保持容量４４の一方の電極は、対応する列のデータ線１４と電気的に接続される。また、保持容量４４の他方の電極は、トランスミッションゲート４３の出力端に、ノードｈ1を介して電気的に接続される。すなわち、保持容量４４は、一方の電極がデータ線１４に電気的に接続された第３保持容量として機能する。なお、保持容量４４の容量値をＣrf1とする。

各列のトランスミッションゲート４３の入力端は、給電線６２に電気的に接続される。また、制御回路３は、各列のトランスミッションゲート４３に対して制御信号Ｇini及び制御信号／Ｇiniを共通に供給する。このため、各列のトランスミッションゲート４３は、制御信号ＧiniがＨレベルであるとき（制御信号／ＧiniがＬレベルであるとき）に一斉にオンする。なお、給電線６２には、制御回路３から基準電位Ｖiniが供給される。

保持容量４１は２つの電極を有する。保持容量４１の一方の電極は、ノードｈ2を介してトランスミッションゲート４２の入力端に電気的に接続される。また、トランスミッションゲート４２の出力端は、ノードｈ2を介して、保持容量４４の他方の電極に電気的に接続される。
制御回路３は、各列のトランスミッションゲート４２に対して、制御信号Ｇcpl及び制御信号／Ｇcplを共通に供給する。このため、各列のトランスミッションゲート４２は、制御信号ＧcplがＨレベルであるとき（制御信号／ＧcplがＬレベルであるとき）に一斉にオンする。
各列の保持容量４１の一方の電極は、ノードｈ2を介して、トランスミッションゲート３４の出力端、及び、トランスミッションゲート４２の入力端に電気的に接続される。そして、トランスミッションゲート３４がオンした際、保持容量４１の一方の電極には、トランスミッションゲート３４の出力端を介してデータ信号Ｖd(j)が供給される。また、各列の保持容量４１の他方の電極は、第１電源層６３に接続される。第１電源層６３には、低電位側の電源電位Ｖctが供給される。保持容量４１の容量値をＣrf2とする。

図４を参照して画素回路１１０について説明する。図４は画素回路１１０および駆動回路のデマルチプレクサーＤＭ並びにレベル調整回路ＬＭを示す回路図である。各画素回路１１０については電気的にみれば互いに同一構成なので、ここでは、ｉ行目に位置し、且つ、ｊ番目のグループのうち左端列の（３ｊ−２）列目に位置する、ｉ行（３ｊ−２）列の画素回路１１０を例にとって説明する。なお、ｉは、画素回路１１０が配列する行を一般的に示す場合の記号であって、１以上ｍ以下の整数である。

図４に示されるように、画素回路１１０は、ＰチャネルＭＯＳ型の駆動トランジスター１２１、書込みトランジスター１２２、補償トランジスター１２３、発光制御トランジスター１２４と、ＯＬＥＤ１３０と、第２保持容量としての保持容量１３２とを含む。この画素回路１１０には、走査信号Ｇwr(i)、制御信号Ｇcmp(i)、Ｇel(i)が供給される。ここで、走査信号Ｇwr(i)、制御信号Ｇcmp(i)、Ｇel(i)は、それぞれｉ行目に対応して走査線駆動回路２０によって供給されるものである。
なお、図２では図示省略したが、表示パネル２（表示部１００）には、図２において横方向（Ｘ方向）に延在するｍ行の制御線１４３、および横方向に延在するｍ行の制御線１４４が設けられる。そして、走査線駆動回路２０は、１、２、３、…、ｍ行目の制御線１４３に対して、それぞれ、制御信号Ｇcmp(1)、Ｇcmp(2)、Ｇcmp(3)、…、Ｇcmp(m)を供給する。また、走査線駆動回路２０は、１、２、３、…、ｍ行目の制御線１４４に対して、それぞれ、制御信号Ｇel(1)、Ｇel(2)、Ｇel(3)、…、Ｇel(m)を供給する。すなわち、走査線駆動回路２０は、ｉ行目に位置する（３ｎ）個の画素回路に対して、走査信号Ｇwr(i)、制御信号Ｇel(i)、Ｇcmp(i)を、それぞれ、ｉ行目の走査線１２、制御線１４３、１４４を介して、共通に供給する。

書込みトランジスター１２２は、ゲートがｉ行目の走査線１２に電気的に接続され、ソースまたはドレインの一方が（３ｊ−２）列目のデータ線１４に電気的に接続されている。また、保持容量１３２は２つの電極を有する。書込みトランジスター１２２は、ソースまたはドレインの他方が、駆動トランジスター１２１のゲートと、保持容量１３２の一方の電極とに、それぞれ電気的に接続されている。すなわち、書込みトランジスター１２２は、駆動トランジスター１２１のゲートとデータ線１４との間に電気的に接続され、駆動トランジスター１２１のゲートとデータ線１４との間の電気的な接続を制御する。なお、以下において、駆動トランジスター１２１のゲート、駆動トランジスター１２１のソースまたはドレインの他方、および保持容量１３２の一方の電極を電気的に接続する配線を、ゲートノードｇと称する場合がある。

駆動トランジスター１２１は、ソースが第２電源層としての給電線１１６に電気的に接続され、ドレインが発光制御トランジスター１２４のソースにそれぞれ電気的に接続されている。ここで、給電線１１６には、画素回路１１０において高位側の電源電位Ｖelが給電される。この駆動トランジスター１２１は、駆動トランジスター１２１のゲートおよびソース間の電圧に応じた電流を流すトランジスターとして機能する。

補償トランジスター１２３は、ゲートが制御線１４３に電気的に接続され、制御信号Ｇcmp(i)が供給される。この補償トランジスター１２３は、ソースがデータ線１４に電気的に接続され、ドレインが発光制御トランジスター１２４のソースにそれぞれ電気的に接続されている。補償トランジスター１２３は、後述する補償期間において、ゲートノードｇの電位を所定の電位に補償するトランジスターとして機能する。詳しくは後述する。

発光制御トランジスター１２４は、ゲートが制御線１４４に電気的に接続され、制御信号Ｇel(i)が供給される。また、発光制御トランジスター１２４は、ドレインがＯＬＥＤ１３０のアノード１３０ａに電気的に接続されている。この発光制御トランジスター１２４は、駆動トランジスター１２１のドレインと、ＯＬＥＤ１３０のアノード１３０ａとの間の電気的な接続を制御する。

本実施形態において表示パネル２はシリコン基板に形成されるので、駆動トランジスター１２１、書込みトランジスター１２２、補償トランジスター１２３、および発光制御トランジスター１２４の基板電位については電位Ｖelとしている。
なお、駆動トランジスター１２１、書込みトランジスター１２２、補償トランジスター１２３、および発光制御トランジスター１２４のソース、ドレインは各トランジスターのチャネル型、電位の関係に応じて入れ替わってもよい。また、トランジスターは薄膜トランジスターであっても電界効果トランジスターであってもよい。

保持容量１３２は、一方の電極が駆動トランジスター１２１のゲートに電気的に接続され、他方の電極が給電線１１６に電気的に接続される。このため、保持容量１３２は、駆動トランジスター１２１のゲート・ソース間の電圧を保持する第２保持容量として機能する。なお、保持容量１３２の容量値をＣpixと表記する。このとき、保持容量５０の容量値Ｃdtと、保持容量４４の容量値Ｃrf1と、保持容量１３２の容量値Ｃpixとは、
Ｃdt＞Ｃrf1＞＞Ｃpix
となるように設定される。すなわち、ＣdtはＣrf1よりも大きく、ＣpixはＣdtおよびＣrf1よりも十分に小さくなるように設定される。なお、保持容量１３２としては、駆動トランジスター１２１のゲートノードｇに寄生する容量を用いても良いし、シリコン基板において互いに異なる導電層で絶縁層を挟持することによって形成される容量を用いても良い。

ＯＬＥＤ１３０のアノード１３０ａは、画素回路１１０毎に個別に設けられる画素電極である。これに対して、ＯＬＥＤ１３０のカソードは、画素回路１１０のすべてにわたって共通に設けられる共通電極１１８であり、画素回路１１０において電源の低位側となる電位Ｖctに保たれている。ＯＬＥＤ１３０は、上記シリコン基板において、アノード１３０ａと光透過性を有するカソードとで白色有機ＥＬ層を挟持した素子である。そして、ＯＬＥＤ１３０の出射側（カソード側）にはＲＧＢのいずれかに対応したカラーフィルターが重ねられる。
このようなＯＬＥＤ１３０において、アノード１３０ａからカソードに電流が流れると、アノード１３０ａから注入された正孔とカソードから注入された電子とが有機ＥＬ層で再結合して励起子が生成され、白色光が発生する。このときに発生した白色光は、シリコン基板（アノード１３０ａ）とは反対側のカソードを透過し、カラーフィルターによる着色を経て、観察者側に視認される構成となっている。

＜実施形態の動作＞
図４ないし図８を参照して電気光学装置１の動作について説明する。図４ないし図８は電気光学装置１の画素回路１１０および駆動回路のデマルチプレクサーＤＭ並びにレベル調整回路ＬＭを示す回路図である。走査線駆動回路２０は、走査信号Ｇwr(1)〜Ｇwr(m)を順次Ｌレベルに切り替えて、１フレームの期間において１〜ｍ行目の走査線１２を１水平走査期間（Ｈ）毎に順番に走査する。１水平走査期間（Ｈ）での動作は、各行の画素回路１１０にわたって共通である。そこで以下については、ｉ行目が水平走査される走査期間において、特にｉ行（３ｊ−２）列の画素回路１１０について着目して動作を説明する。

本実施形態ではｉ行目の走査期間は、大別すると、（ａ）発光期間、（ｂ）初期化期間、（ｃ）補償期間、（ｄ）印加期間、（ｅ）書込期間とに分けられる。１フレームの期間経過後に再びｉ行目の走査期間に至る。時間の順でいえば、発光期間→初期化期間→補償期間→印加期間→書込期間→発光期間というサイクルの繰り返しとなる。
なお、ｉ行目に対し１行前の（ｉ−１）行目に対応する走査信号Ｇwr(i-1)、制御信号Ｇel(i-1)、Ｇcmp(i-1)の各々は、ｉ行目に対応する走査信号Ｇwr(i)、制御信号Ｇel(i)、Ｇcmp(i)よりも、それぞれ時間的に１水平走査期間（Ｈ）だけ時間的に先行した波形となる。

＜発光期間＞
説明の便宜上、初期化期間の前提となる発光期間から説明する。ｉ行目の発光期間において、走査線駆動回路２０は、ｉ行目の走査線１２に所定の第２電位Ｖ２を供給し、ｉ行目の制御線１４４に所定の第１電位Ｖ１を供給し、ｉ行目の制御線１４３に第２電位Ｖ２を供給する。なお、本実施形態では、第１電位Ｖ１は、第２電位Ｖ２よりも低く設定される。例えば、第１電位Ｖ１は、制御回路３が供給する制御信号（制御信号Ｇini等）のＬレベルに相当するものであればよく、第２電位Ｖ２は、制御回路３が供給する制御信号のＨレベルに相当するものであればよい。ｉ行目の発光期間において、走査信号Ｇwr(i)はＨレベルに設定され、制御信号Ｇel(i)はＬレベルに設定され、制御信号Ｇcmp(i)はＨレベルに設定される。
このため、ｉ行（３ｊ−２）列の画素回路１１０においては、発光制御トランジスター１２４がオンする一方、書込みトランジスター１２２、補償トランジスター１２３がオフする。したがって、駆動トランジスター１２１は、図４に示すように、ゲート・ソース間の電圧Ｖgsに応じた電流ＩdsをＯＬＥＤ１３０に供給する。後述するように、本実施形態において発光期間での電圧Ｖgsは、データ信号の電位をレベルシフト（圧縮）した値である。このため、ＯＬＥＤ１３０には、階調レベルに応じた電流が駆動トランジスター１２１の閾値電圧を補償した状態で供給されることになる。

なお、ｉ行目の発光期間は、ｉ行目以外が水平走査される期間であるから、データ線１４の電位は適宜変動する。ただし、ｉ行目の画素回路１１０において、書込みトランジスター１２２がオフしているので、ここでは、データ線１４の電位変動を考慮していない。また、図４においては、発光期間における動作説明で重要となる経路を太線で示している。

＜初期化期間＞
次にｉ行目の走査期間に至ると、まず、第１期間として（ｂ）の初期化期間が開始する。ｉ行目の初期化期間において、走査線駆動回路２０は、ｉ行目の走査線１２に第２電位Ｖ２を供給して走査信号Ｇwr(i)をＨレベルに設定し、ｉ行目の制御線１４４に第２電位Ｖ２を供給して制御信号Ｇel(i)をＨレベルに設定する。また、走査線駆動回路２０は、ｉ行目の制御線１４３に第２電位Ｖ２を供給して制御信号Ｇcmp(i)をＨレベルに設定する。このため、ｉ行（３ｊ−２）列の画素回路１１０において、補償トランジスター１２３、発光制御トランジスター１２４がオフする。これによってＯＬＥＤ１３０に供給される電流の経路が遮断される。

一方、ｉ行目の初期化期間において、制御回路３は、制御信号ＧiniをＨレベルに、制御信号ＧcplをＬレベルに、それぞれ設定する。このため、トランスミッションゲート４３がオンした状態となる。これにより、保持容量４４の一方の電極と給電線６２とが電気的に接続され、図５に示すように、保持容量４４の他方の電極（及びノードｈ1）は基準電位Ｖiniに初期化される。
本実施形態において基準電位Ｖiniは、（Ｖel−Ｖini）が駆動トランジスター１２１の閾値電圧｜Ｖth｜よりも大きくなるように設定される。なお、駆動トランジスター１２１はＰチャネル型であるので、ソースの電位を基準とした閾値電圧Ｖthは負である。そこで、高低関係の説明で混乱が生じるのを防ぐために、閾値電圧については、絶対値の｜Ｖth｜で表し、大小関係で規定することにする。

＜補償期間＞
ｉ行目の走査期間では、次に（ｃ）補償期間となる。ｉ行目の補償期間において、制御回路３は、制御信号ＧiniをＨレベルに、制御信号ＧcplをＬレベルに、それぞれ設定する。このため、トランスミッションゲート４３はオンした状態となる。これにより、保持容量４４の他方の電極と給電線６２とが電気的に接続され、ノードｈ1が基準電位Ｖiniに維持される。

また、ｉ行目の補償期間において、走査線駆動回路２０は、ｉ行目の走査線１２に第１電位Ｖ１を供給して走査信号Ｇwr(i)をＬレベルに設定する。また、走査線駆動回路２０は、ｉ行目の制御線１４４に第２電位Ｖ２を供給して制御信号Ｇel(i)をＨレベルに設定し、ｉ行目の制御線１４３に第１電位Ｖ１を供給して制御信号Ｇcmp(i)をＬレベルに設定する。このため、補償トランジスター１２３および書込みトランジスター１２２がオンするので、駆動トランジスター１２１はダイオード接続となる。これにより、図６に示すように、駆動トランジスター１２１にはドレイン電流が流れて、ゲートノードｇ及びデータ線１４を充電する。詳細には、電流が、給電線１１６→駆動トランジスター１２１→補償トランジスター１２３→（３ｊ−２）列目のデータ線１４→書込みトランジスター１２２という経路で流れる。従って、駆動トランジスター１２１のオンによって互いに接続状態にあるデータ線１４及びゲートノードｇは、基準電位Ｖiniから上昇する。ただし、上記経路に流れる電流は、ゲートノードｇが電位（Ｖel−｜Ｖth｜）に近づくにつれて流れにくくなるので、補償期間の終了に至るまでに、データ線１４及びゲートノードｇは電位（Ｖel−｜Ｖth｜）で飽和する。
したがって、保持容量１３２は、補償期間の終了時には、駆動トランジスター１２１の閾値電圧｜Ｖth｜を保持することになる。

＜印加期間＞
補償期間の後、（ｄ）印加期間に至る。ｉ行目の印加期間において、走査線駆動回路２０は、制御線１４３に供給する電位を、第１電位Ｖ１から第２電位Ｖ２に切り替えることで、制御信号Ｇcmp(i)をＬレベルからＨレベルに変更する。これにより、駆動トランジスター１２１のダイオード接続が解除される。
なお、走査線駆動回路２０は、制御信号Ｇcmp(i)がＬレベルからＨレベルに変化する際の波形を、ＨレベルからＬレベルに変化する際の波形に比べて緩やかにするように、制御線１４３に供給する電位を切り替える。

また、制御回路３は、制御信号ＧiniをＨレベルからＬレベルに変更するので、トランスミッションゲート４３がオフする。このため、（３ｊ−２）列目のデータ線１４からｉ行（３ｊ−２）列の画素回路１１０におけるゲートノードｇに至るまでの経路は、フローティング状態になるものの、当該経路の電位は、保持容量５０、１３２によって（Ｖel−｜Ｖth｜）に維持される。

データ信号供給回路７０は、印加期間において、各デマルチプレクサーＤＭ(1)、ＤＭ(2)、…、ＤＭ(n)、に対して、それぞれデータ信号Ｖd(1)、Ｖd(2)、…、Ｖd(n)、を供給する。すなわち、データ信号供給回路７０は、ｊ番目のグループでいえば、データ信号Ｖd(j)を順番に、ｉ行（３ｊ−２）列、ｉ行（３ｊ−１）列、ｉ行（３ｊ）列の画素の階調レベルに応じた電位に切り替える。
一方、制御回路３は、データ信号の電位の切り替えに合わせて制御信号Ｓel(1)、Ｓel(2)、Ｓel(3)を順番に排他的にＨレベルとする。これによって、各デマルチプレクサーＤＭに設けられる３つのトランスミッションゲート３４がそれぞれ左端列、中央列、右端列の順番でオンする。
初期化期間において、ｊ番目のグループに属する左端列のトランスミッションゲート３４が制御信号Ｓel(1)によってオンする場合、図７に示すように、データ信号Ｖd(j)が保持容量４１の一方の電極に供給される。したがって、当該データ信号Ｖd(j)は、保持容量４１によって保持される。

＜書込期間＞
印加期間の後、（ｅ）書込期間に至る。ｉ行目の書込期間において、制御回路３は、制御信号ＧiniをＬレベルに、制御信号ＧcplをＨレベルに、それぞれ設定する。このため、トランスミッションゲート４２がオンするので、保持容量４１に保持されたデータ信号Ｖd(j)が、図８に示すように、ノードｈ1を介して保持容量４４の他方の電極に供給される。これにより、ノードｈ1および保持容量４４の他方の電極は、基準電位Ｖiniから変化する。

以下では、図９および図１０を参照しつつ、書込期間の開始前後における、ゲートノードｇ、ノードｈ1、およびノードｈ2の電位の変化について詳述する。
図９は、書込期間の開始前における、ゲートノードｇ、ノードｈ1、およびノードｈ2の電位変化について説明するための説明図である。図１０は、書込期間の開始後における、ゲートノードｇ、ノードｈ1、およびノードｈ2の電位変化について説明するための説明図である。図９および図１０においては、トランスミッションゲート４２をスイッチとして表している。

書込期間の開始前後におけるゲートノードgの電位変化量をΔＶ2とする。つまり、書込期間の開始後におけるゲートノードgの電位は(Ｖel−｜Ｖth｜+ΔＶ2)となる。また、書込期間の開始後におけるノードｈ1とノードｈ2の電位をＶ0とする。トランスミッションゲート４２のオフ・オンの前後において、ノードｈ1とノードｈ2の電荷変化量は同じである。したがって、次式が成立する。
Ｃ3(Ｖ0-Ｖini)=Ｃrf2(Ｖd(j)-Ｖ0)……（１）

ここで、Ｃ3は、保持容量５０と保持容量４４の合成容量である。
Ｃ3=１/((1/Ｃdt)+(1/Ｃrf1)) ……（２）

また、ゲートノードgの電位変化量ΔＶ2は、ノードｈ1の電位変化量と、保持容量５０と保持容量４４の容量比で決まる。したがって、次式が成立する。
ΔＶ2=(Ｖ0-Ｖini)・(Ｃrf1/(Ｃdt+Ｃrf1))……（３）

保持容量５０と保持容量４４の容量比をkとする。
k=Ｃrf1/(Ｃdt+Ｃrf1) ……（４）

式（４）と式（２）から次式が成立する。
Ｃ3=kＣdt ……（５）

式（５）と式（１）から次式が成立する。
kＣdt(Ｖ0-Ｖini)=Ｃrf2(Ｖd(j)-Ｖ0)……（６）
また、式（４）と式（３）から次式が成立する。
ΔＶ2=(Ｖ0-Ｖini)k……（７）

式（６）からＶ0は以下のようになる。
Ｖ0=(Ｃrf2Ｖd(j)+ kＣdtＶini)/(kＣdt+Ｃrf2) ……（８）

式（８）と式（７）からゲートノードgの電位変化量ΔＶ2は以下のようになる。
ΔＶ2=Ｃrf2(Ｖd(j)-Ｖini)k/(kＣdt+Ｃrf2)……（９）

式（９）から、保持容量４１の容量Ｃrf2と、容量比kに含まれる保持容量４４の容量Ｃrf1とを小さくしつつ、ゲートノードgの電位変化量ΔＶ2を所望の値にするためには、｜Ｖd(j)-Ｖini｜の値を大きくすればよいことがわかる。

そこで、本実施形態においては、書込期間の開始後におけるゲートノードgの電位(Ｖel−｜Ｖth｜+ΔＶ2)を増加させる第１の階調である黒表示時では、基準電位Ｖiniとして、従前よりも電位を低減させた第１の基準電位を用いる。また、書込期間の開始後におけるゲートノードgの電位(Ｖel−｜Ｖth｜+ΔＶ2)を減少させる第２の階調である白表示時では、基準電位Ｖiniとして、従前よりも電位を増加させた第２の基準電位を用いる。そして、第３の階調である中間調表示時では、基準電位Ｖiniとして、従前と同じ電位の第３の基準電位を用いる。

一例として、高位側の電源電位Ｖelを８Ｖ、駆動トランジスター１２１の閾値電圧Ｖthを１．５Ｖ、保持容量５０の容量Ｃdtを２．７ｐＦ、保持容量４４の容量Ｃrf1を０．９ｐＦ、保持容量４１の容量Ｃrf2を１．２ｐＦとした場合の基準電位Ｖiniを説明する。
図１１ないし図１３は、それぞれ、中間調表示時、黒表示時、および白表示時における各ノードの電位と、基準電位Ｖiniと、データ信号Ｖd(j)の電位とを示す図である。

図１１に示すように、第３の階調である中間調表示時のデータ信号Ｖd(j)が例えば４Ｖとすると、基準電位Ｖiniは第３の基準電位としての４Ｖとする。また、図１２に示すように、第１の階調である黒表示時のデータ信号Ｖd(j)が例えば６Ｖとすると、基準電位Ｖiniは第１の基準電位としての３Ｖとする。この場合、書込期間の開始後における黒表示時のゲートノードgの電位(Ｖel−｜Ｖth｜+ΔＶ2)は６．９８Ｖになる。さらに、図１３に示すように、第２の階調である白表示時のデータ信号Ｖd(j)が例えば２Ｖとすると、基準電位Ｖiniは第２の基準電位としての５Ｖとする。この場合、書込期間の開始後における白表示時のゲートノードgの電位(Ｖel−｜Ｖth｜+ΔＶ2)は６．０２Ｖになる。

図１４ないし図１６に、比較例の中間調表示時、黒表示時、および白表示時における各ノードの電位を示す。図１４ないし図１６に示すように、比較例においては、中間調表示時、黒表示時、および白表示時において、基準電位Ｖiniはいずれも４Ｖである。この場合、書込期間の開始後における黒表示時のゲートノードgの電位(Ｖel−｜Ｖth｜+ΔＶ2)として６．９８Ｖを得るためには、保持容量４４の容量Ｃrf1は１．５ｐＦ、保持容量４１の容量Ｃrf2は２．０ｐＦにする必要がある。同様に、書込期間の開始後における白表示時のゲートノードgの電位(Ｖel−｜Ｖth｜+ΔＶ2)として６．０２Ｖを得るためには、保持容量４４の容量Ｃrf1は１．５ｐＦ、保持容量４１の容量Ｃrf2は２．０ｐＦにする必要がある。

本実施形態の例を示す図１２および図１３と、比較例の図１５および図１６を比較すると明らかなように、書込期間の開始後における黒表示時と白表示時のゲートノードgの電位(Ｖel−｜Ｖth｜+ΔＶ2)は、いずれも同じ値となっている。しかしながら、本実施形態においては、基準電位Ｖiniとして、第１の階調である黒表示時は３Ｖ、第３の階調である中間調表示時は４Ｖ、および第２の階調である白表示時は５Ｖの３値を用いている。したがって、保持容量４４の容量Ｃrf1は１．５ｐＦから０．９ｐＦに縮小されている。同様に、保持容量４１の容量Ｃrf2は２．０ｐＦから１．２ｐＦに縮小されている。

以上のように、本発明によれば、初期化期間における保持容量４４のノードh1の電位を決定する基準電位Ｖiniとして、指定階調が第１の階調の際は第１の基準電位を用い、指定階調が第２の階調の際は第２の基準電位を用いる。また、基準電位として、指定階調が第１の階調と第２の階調の中間の階調の際は第３の基準電位を用いる。その結果、書込期間において電気的に導通する保持容量４４と保持容量４１のそれぞれの容量を縮小することができる。したがって、表示パネル２の回路規模を小さくすることができる。

＜第２実施形態＞
次に、本発明の第２実施形態について図１７ないし図１９を参照しつつ説明する。図１７ないし図１９は、それぞれ、中間調表示時、黒表示時、および白表示時における各ノードの電位と、基準電位Ｖiniと、データ信号Ｖd(j)の電位とを示す図である。
本実施形態においては、黒表示時と白表示時におけるデータ信号Ｖd(j)の電位の振幅を、第１実施形態における当該振幅よりも小さくする。

本実施形態では、第１実施形態と同様に、高位側の電源電位Ｖelは８Ｖ、駆動トランジスター１２１の閾値電圧Ｖthは１．５Ｖとする。各保持容量の容量は、図１４ないし図１６に示す比較例と同様とする。即ち、保持容量５０の容量Ｃdtは２．７ｐＦ、保持容量４４の容量Ｃrf1は１．５ｐＦ、保持容量４１の容量Ｃrf2は２．０ｐＦとする。

基準電位Ｖiniは、第１実施形態と同様である。即ち、図１７ないし図１９に示すように、第１の階調である黒表示時の基準電位Ｖiniは第１の基準電位として３Ｖ、第２の階調である白表示時の基準電位Ｖiniは第２の基準電位として５Ｖを用いる。また、第３の階調である中間調表示時の基準電位Ｖiniは第３の基準電位として４Ｖを用いる。

本実施形態では、保持容量４４の容量Ｃrf1と、保持容量４１の容量Ｃrf2とを、比較例と同じにする代わりに、図１８に示すように、第１の階調である黒表示時のデータ信号Ｖd(j)を５Ｖとする。また、図１９に示すように、第２の階調である白表示時のデータ信号Ｖd(j)を３Ｖとする。書込期間の開始後における黒表示時のゲートノードgの電位(Ｖel−｜Ｖth｜+ΔＶ2)は、第１実施形態と同様に６．９８Ｖである。また、書込期間の開始後における白表示時のゲートノードgの電位(Ｖel−｜Ｖth｜+ΔＶ2)も第１実施形態と同様に６．０２Ｖである。

図１２および図１３に示すように、第１実施形態では、黒表示時と白表示時のデータ信号Ｖd(j)の振幅は、６Ｖ−２Ｖで４Ｖとなっている。しかし、第２実施形態では、図１８および図１９に示すように、黒表示時と白表示時のデータ信号Ｖd(j)の振幅は、５Ｖ−３Ｖで２Ｖとなっている。

以上のように、本発明によれば、初期化期間における保持容量４４のノードh1の電位を決定する基準電位Ｖiniとして、指定階調が第１の階調の際は第１の基準電位を用い、指定階調が第２の階調の際は第２の基準電位を用いる。また、基準電位として、指定階調が第１の階調と第２の階調の中間の階調の際は第３の基準電位を用いる。その結果、第１の階調である黒表示時と第２の階調である白表示時のデータ信号Ｖd(j)の振幅を、縮小することができる。したがって、表示パネル２の回路規模を小さくすることができる。

＜変形例＞
本発明は、上述した実施形態に限定されるものではなく、例えば次に述べるような各種の変形が可能である。また、次に述べる変形の態様は、任意に選択された一または複数を、適宜に組み合わせることもできる。

＜変形例１＞
上述した実施形態では、画素回路１１０における駆動トランジスター１２１、書込みトランジスター１２２、補償トランジスター１２３、発光制御トランジスター１２４をＰチャネル型で統一したが、Ｎチャネル型で統一しても良い。また、Ｐチャネル型及びＮチャネル型を適宜組み合わせても良い。
図２０は、駆動トランジスター１２１、書込みトランジスター１２２、補償トランジスター１２３、発光制御トランジスター１２４をＮチャネル型で統一した例である。この場合には、駆動トランジスター１２１のゲートとソースとの間に接続された保持容量１３３と、駆動トランジスター１２１のソースと第１電源層６３との間に接続された保持容量１３４とを設ける。第１電源層６３は、低電位側の電源電位Ｖctが供給される。

各トランジスターをＮチャネル型で統一する場合には、上述した実施形態におけるデータ信号Ｖd(j)とは正負が逆転した電位を、各画素回路１１０に供給すればよい。また、この場合、各トランジスターのソースおよびドレインは、上述した実施形態とは逆転した関係となる。
この場合でも、上述した実施形態のように、初期化期間における保持容量４４のノードh1の電位を決定する基準電位Ｖiniとして、指定階調が第１の階調の際は第１の基準電位を用い、指定階調が第２の階調の際は第２の基準電位を用いる。また、基準電位として、指定階調が第１の階調と第２の階調の中間の階調の際は第３の基準電位を用いる。その結果、書込期間において電気的に導通する保持容量４４と保持容量４１のそれぞれの容量を縮小することができる。あるいは、第１の階調である黒表示時と第２の階調である白表示時のデータ信号Ｖd(j)の振幅を、縮小することができる。したがって、表示パネル２の回路規模を小さくすることができる。
なお、上述した実施形態及び変形例では、各トランジスターはＭＯＳ型のトランジスターとしたが、薄膜トランジスターであってもよい。

＜変形例２＞
上述した実施形態及び変形例では、保持容量４４のノードh1に基準電位Ｖiniを供給する第１スイッチング素子として、トランスミッションゲート４３を用いた。しかし、本発明はこの構成に限定される訳ではなく、トランスミッションゲート４３の代わりにトランジスターを用いてもよい。

＜変形例３＞
上述した実施形態及び変形例では、発光制御トランジスター１２４を設けた構成について説明したが、図２１に示すように、発光制御トランジスター１２４は省略することも可能である。また、上述した実施形態及び変形例では、補償トランジスター１２３の一端をデータ線１４に接続した構成について説明したが、当該一端を駆動トランジスター１２１のゲートに接続するようにしてもよい。さらに、ＯＬＥＤ１３０のアノード１３０ａと、制御線との間に、リセット電位を供給するためのトランジスターを設けてもよい。

＜変形例４＞
上述した実施形態及び変形例では、電気光学素子として発光素子であるＯＬＥＤを例示したが、例えば無機発光ダイオードやＬＥＤ（Light Emitting Diode）など、電流に応じた輝度で発光するものであれば良い。

＜応用例＞
本発明は、各種の電子機器に利用され得る。図２２から図２４は、本発明の適用対象となる電子機器の具体的な形態を例示するものである。

図２２は本発明の電気光学装置を採用した電子機器としてのヘッドマウントディスプレイの外観を示す斜視図である。図２２に示されるように、ヘッドマウントディスプレイ３００は、外観的には、一般的な眼鏡と同様にテンプル３１０や、ブリッジ３２０、投射光学系３０１Ｌ、３０１Ｒを有する。図示を省略するが、ブリッジ３２０近傍であって投射光学系３０１Ｌ，３０１Ｒの奥側には、左眼用の電気光学装置１と、右眼用の電気光学装置１とが設けられる。

図２３は、電気光学装置を採用した可搬型のパーソナルコンピューターの斜視図である。パーソナルコンピューター２０００は、各種の画像を表示する電気光学装置１と、電源スイッチ２００１やキーボード２００２が設置された本体部２０１０とを具備する。

図２４は、携帯電話機の斜視図である。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２と、各種の画像を表示する電気光学装置１とを備える。スクロールボタン３００２を操作することによって、電気光学装置１に表示される画面がスクロールされる。本発明はこのような携帯電話機にも適用可能である。

なお、本発明が適用される電子機器としては、図２２から図２４に例示した機器のほか、携帯情報端末（ＰＤＡ：Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔｓ）が挙げられる。その他にも、デジタルスチルカメラ，テレビ，ビデオカメラ，カーナビゲーション装置，車載用の表示器（インパネ），電子手帳，電子ペーパー，電卓，ワードプロセッサー，ワークステーション，テレビ電話，ＰＯＳ端末が挙げられる。さらに、プリンター，スキャナー，複写機，ビデオプレーヤー，タッチパネルを備えた機器等などが挙げられる。

１…電気光学装置、２…表示パネル、３…制御回路、１０…データ線駆動回路、１２…走査線、１４…データ線、２０…走査線駆動回路、４１，４４，５０…保持容量、４２，４３…トランスミッションゲート、７０…データ信号供給回路、１００…表示部、１１０…画素回路、１１６…給電線、１２１…駆動トランジスター、１２２…書込みトランジスター、１２３…補償トランジスター、１２４…発光制御トランジスター、１３０…ＯＬＥＤ、１３２…保持容量、ＬＭ…レベル調整回路、ＤＭ…デマルチプレクサー。

Claims (5)

1. 第１の方向に延在する第１の導電層と、
   前記第１の方向と交差した第２の方向に延在する第２の導電層と、
   前記第２の導電層に供給される電位を保持する第１保持容量と、
   前記第１の導電層と前記第２の導電層との各々の交差に対応して配列された画素回路と、
   前記画素回路を駆動する駆動回路と、を備え、
   前記画素回路は、
   一端が第１電源層に接続された発光素子と、
   ソースまたはドレインが第２電源層と接続され、前記第２電源層に接続されたソースまたはドレイン以外のソースまたはドレインが前記発光素子の他端と直接または間接に接続され、前記発光素子に対する駆動電流を生成する駆動トランジスターと、
   一端が前記駆動トランジスターのゲートと接続され、他端が前記駆動トランジスターの前記ソースまたはドレインと接続され、指定階調のデータ信号の電位に対応する電位を保持する第２保持容量と、
   ゲートが前記第１の導電層と接続され、ソースまたはドレインが前記前記駆動トランジスターのゲートと前記第２保持容量との接続ノードに接続され、前記接続ノードに接続されるソースまたはドレイン以外のソースまたはドレインが前記第２の導電層に接続される書込みトランジスターと、を備え、
   前記駆動回路は、
   一端が前記第２の導電層に接続される第３保持容量と、
   前記第３保持容量の他端に接続され、当該他端に基準電位を供給する第１スイッチング素子と、
   前記指定階調のデータ信号の電位を保持する第４保持容量と、
   前記第３保持容量の前記他端と、前記第４保持容量の一端との導通状態をスイッチングする第２スイッチング素子と、を備え、
   前記基準電位として、前記指定階調が第１の階調の際は第１の基準電位を用い、前記指定階調が第２の階調の際は第２の基準電位を用いる、
   ことを特徴とする電気光学装置。
2. 前記駆動回路は、前記基準電位として、前記指定階調が前記第１の階調と前記第２の階調の中間の階調の際は第３の基準電位を用いる、
   ことを特徴とする請求項１に記載の電気光学装置。
3. 第１の方向に延在する第１の導電層と、前記第１の方向と交差した第２の方向に延在する第２の導電層と、前記第２の導電層に供給される電位を保持する第１保持容量と、前記第１の導電層と前記第２の導電層との各々の交差に対応して配列された画素回路と、前記画素回路を駆動する駆動回路と、を備え、前記画素回路は、一端が第１電源層に接続された発光素子と、ソースまたはドレインが第２電源層と接続され、前記第２電源層に接続されたソースまたはドレイン以外のソースまたはドレインが前記発光素子の他端と直接または間接に接続され、前記発光素子に対する駆動電流を生成する駆動トランジスターと、一端が前記駆動トランジスターのゲートと接続され、他端が前記駆動トランジスターの前記ソースまたはドレインと接続され、指定階調のデータ信号の電位に対応する電位を保持する第２保持容量と、ゲートが前記第１の導電層と接続され、ソースまたはドレインが前記前記駆動トランジスターのゲートと前記第２保持容量との接続ノードに接続され、前記接続ノードに接続されるソースまたはドレイン以外のソースまたはドレインが前記第２の導電層に接続される書込みトランジスターと、を備え、前記駆動回路は、一端が前記第２の導電層に接続される第３保持容量と、前記第３保持容量の他端に接続され、当該他端に基準電位を供給する第１スイッチング素子と、前記指定階調のデータ信号の電位を保持する第４保持容量と、前記第３保持容量の前記他端と、前記第４保持容量の一端との導通状態をスイッチングする第２スイッチング素子と、を備える電気光学装置の駆動方法であって、
   前記指定階調が第１の階調の際は、前記第１スイッチング素子により前記基準電位として第１の基準電位を前記第３保持容量の前記他端に供給し、
   前記指定階調が第２の階調の際は、前記第１スイッチング素子により前記基準電位として第２の基準電位を前記第３保持容量の前記他端に供給し、
   前記第２スイッチング素子により、前記第３保持容量の前記他端と、前記第４保持容量の一端とを導通させる、
   ことを特徴とする電気光学装置の駆動方法。
4. 前記指定階調が前記第１の階調と前記第２の階調の中間の階調の際は、前記第１スイッチング素子により前記基準電位として第３の基準電位を前記第３保持容量の前記他端に供給する、
   ことを特徴とする請求項３に記載の電気光学装置の駆動方法。
5. 請求項１または請求項２に記載の電気光学装置を備える電子機器。
   

Images