JP6911406B2 - 画素回路、電気光学装置および電子機器 - Google Patents

Description

本発明は、画素回路、電気光学装置および電子機器に関する。

近年、有機発光ダイオード（以下、ＯＬＥＤ（Organic Light Emitting Diode）という）などの発光素子を用いた電気光学装置が各種提案されている。この電気光学装置の一般的な構成では、走査線とデータ線との交差に対応して、画素回路が、表示すべき画像の画素に対応して設けられる。この画素回路は、発光素子と、発光輝度を指示するデータ信号に応じた大きさの駆動電流を発光素子に供給するトランジスター回路とを含む。

この種の画素回路では、綺麗な黒表示をする能力が求められる場合が多い。そして、綺麗な黒表示を行うためには、データ信号がゼロである場合に、トランジスター回路から発光素子に供給される駆動電流を完全にゼロにし、発光素子の発光させないようにする必要がある。

しかしながら、データ信号がゼロである状況でも、トランジスター回路から発光素子にリーク電流が流れ、発光素子が微妙に発光し、いわゆる黒浮きが発生する問題がある。

そこで、特許文献１は、発光素子の非発光期間にトランジスター回路と発光素子との接続ノードに残存した電荷を放電する技術を開示している。また、特許文献２は、この黒浮きを抑制するため、発光素子のトランジスター回路側の端子と基準電位線との間にパス用素子を設け、発光素子の非発光期間にトランジスター回路からのリーク電流をこのパス用素子にバイパスさせる技術を提案している。

特開２０１０−２４３５６０号公報 特開２０１３−０８８６１１号公報

しかしながら、マイクロディスプレイ等に用いられる画素回路では、発光素子の容量が小さい。このため、特許文献１に記載されているように発光素子の非発光期間に残存電荷の放電を行ったとしても、発光素子が黒表示を行っている期間に発光素子の容量の充電電圧が上昇して発光素子にリーク電流が流れ、黒浮きが発生する問題がある。また、特許文献１および２に開示の技術は、発光素子の非発光期間にトランジスター回路から出力されるリーク電流を発光素子を介さずに流すものであるため、発光素子の発光期間に生じる黒浮きを効果的に抑制することができない問題がある。

この発明は上述した事情に鑑みてなされたものであり、画素回路において黒浮きを効果的に抑制することを可能にする技術的手段を提供することを目的とする。

この発明の一態様による画素回路は、データ信号に応じた駆動電流を出力するトランジスター回路と、前記トランジスター回路に接続され、前記駆動電流によって発光する発光素子と、前記データ信号がゼロであるときの前記駆動電流を前記発光素子を介さずに流す放電手段とを有することを特徴とする。

この態様によれば、データ信号がゼロであるときにトランジスター回路から出力される駆動電流が放電手段により発光素子を介さずに流されるので、黒浮きを抑制することができる。

好ましい態様において、前記トランジスター回路は、前記データ信号に応じた駆動電流を発生する駆動トランジスターを有し、前記放電手段は、前記発光素子の非発光期間にオンとなって、放電用給電線に前記トランジスター回路と前記発光素子との接続ノードを接続する放電トランジスターを有し、前記放電トランジスターの閾値電圧の絶対値が前記駆動トランジスターの閾値電圧の絶対値よりも小さい。

この態様によれば、放電トランジスターの閾値電圧の絶対値が駆動トランジスターの閾値電圧の絶対値よりも小さいので、データ信号がゼロであるときにトランジスター回路から出力される駆動電流よりも、放電トランジスターのオフ時の電流を大きくすることができる。従って、黒浮きを抑制することができる。

他の好ましい態様において、前記放電トランジスターのチャネル長は、前記駆動トランジスターのチャネル長より短い。

この態様においても、データ信号がゼロであるときにトランジスター回路から出力される駆動電流よりも、放電トランジスターのオフ時の電流を大きくすることができる。従って、黒浮きを抑制することができる。

他の好ましい態様において、前記駆動トランジスターがＰチャネルトランジスターであり、前記放電トランジスターがＮチャネルトランジスターである。

この態様では、トラジスター回路から出力される電流が、Ｎチャネルの放電トランジスターのドレインを介して同トランジスターのｐウェルに流れ込む。このｐウェルに流れ込む電流の分だけ、放電手段が発光素子を介することなく流す電流を多くすることができる。従って、効果的に黒浮きを抑制することができる。

好ましい態様では、前記放電トランジスターにおいて前記発光素子に接続されたドレインの面積がソースの面積よりも広い。

この態様によれば、上記放電トランジスターのドレインからｐウェルに流れ込む電流を大きくすることができるので、効果的に黒浮きを抑制することができる。

好ましい態様において、前記トランジスター回路は、前記駆動トランジスターと前記発光素子との間に接続された発光制御トランジスターを有し、前記発光制御トランジスターはＰチャネルトランジスターであり、前記放電トランジスターのドレインの面積は、前記発光制御トランジスターのドレインおよびソースの総面積よりも広い。

この態様では、Ｐチャネルの発光制御トランジスターのソースおよびドレインとｎウェルとの間のｐｎ接合を逆方向に流れるリーク電流がトランジスター回路からの出力電流に加わる。しかしながら、Ｎチャネルの放電トランジスターのドレインの面積は、前記発光制御トランジスターのドレインおよびソースの総面積よりも広い。このため、放電トランジスターのドレインからｐウェルに流れ込む電流は、発光制御トランジスターのソースおよびドレインとｎウェルとの間のｐｎ接合を逆方向に流れるリーク電流を上回る。よって、効果的に黒浮きを抑制することができる。

好ましい態様において、前記トランジスター回路は、前記データ信号に応じた駆動電流を発生する駆動トランジスターを有し、前記放電手段は、前記発光素子の非発光期間にオンとなって、放電用給電線に前記トランジスター回路と前記発光素子との接続ノードを接続する放電トランジスターを有し、前記駆動トランジスターがエンハンスメント型トランジスターであり、前記放電トランジスターがデプレッション型トランジスターである。

この態様によれば、駆動トランジスターがエンハンスメント型トランジスターであり、放電トランジスターがデプレッション型トランジスターであるので、データ信号がゼロであるときにトランジスター回路から出力される駆動電流よりも、放電トランジスターのオフ時の電流を大きくすることができる。従って、黒浮きを抑制することができる。

この発明の一態様による電気光学装置は、上記のいずれかの態様の画素回路を有することを特徴とする。

この態様によれば、電気光学装置において、黒浮きを抑制することができる。

この発明の一態様による電子機器は、上記電気光学装置を備えることを特徴とする。このような電子機器としては、ヘッドマントディスプレイ、プロジェクター等が該当する。

この発明の第１実施形態である電気光学装置の構成を示す斜視図である。 同電気光学装置の構成を示すブロック図である。 同電気光学装置の画素回路の構成を示す回路図である。 同画素回路における発光制御トランジスターと放電トランジスターの構成を示す断面図である。 同画素回路における駆動トランジスターと放電トランジスターの電流特性を例示する図である。 同画素回路における駆動トランジスターと放電トランジスターの例を示す平面図である。 同電気光学装置の動作を示すタイミングチャートである。 同電気光学装置の動作説明図である。 同電気光学装置の動作説明図である。 同電気光学装置の動作説明図である。 同電気光学装置の動作説明図である。 この発明の第２実施形態である電気光学装置の画素回路の構成を示す回路図である。 同画素回路における駆動トランジスターと放電トランジスターの構成を示す断面図である。 同画素回路における放電トランジスターの例を示す平面図である。 同画素回路における発光制御トランジスターと放電トランジスターの例を示す平面図である。 ＨＭＤの外観構成を示す図である。 プロジェクターの光学構成を示す図である。

＜第１実施形態＞
図１は、この発明の第１実施形態である電気光学装置１の構成を示す斜視図である。この電気光学装置１は、例えばヘッドマウント・ディスプレイにおいて画像を表示するマイクロディスプレイである。電気光学装置１は、複数の画素回路や当該画素回路を駆動する駆動回路などが例えばシリコン基板に形成された有機ＥＬ装置である。画素回路には、発光素子の一例であるＯＬＥＤが用いられている。

電気光学装置１は、表示パネル１０と制御回路３を備える。表示パネル１０は、表示部で開口する枠状のケース７２に収納されるとともに、ＦＰＣ（Flexible Printed Circuits）基板７４の一端が接続されている。ＦＰＣ基板７４には、半導体チップの制御回路３が、ＣＯＦ（Chip On Film）技術によって実装されている。この制御回路３は、複数の端子７６を介して、図示省略された上位回路に接続されている。

図２は、電気光学装置１の構成を示すブロック図である。上述のとおり、電気光学装置１は、表示パネル１０と、制御回路３とを備える。

制御回路３には、図示省略された上位回路よりデジタルの画像データＶｄａｔａが同期信号に同期して供給される。ここで、画像データＶｄａｔａとは、表示パネル１０（厳密には、後述する表示部１００）で表示すべき画像の画素の階調レベルを例えば８ビットで規定するデータである。また、同期信号とは、垂直同期信号、水平同期信号、及び、ドットクロック信号を含む信号である。

制御回路３は、同期信号に基づいて、各種制御信号を生成し、これを表示パネル１０に対して供給する。具体的には、制御回路３は制御信号Ｃｔｒと、正論理の制御信号Ｇｉｎｉと、これと論理反転の関係にある負論理の制御信号／Ｇｉｎｉと、制御信号Ｓｅｌ（１）、Ｓｅｌ（２）、Ｓｅｌ（３）と、これらの信号に対して論理反転の関係にある制御信号／Ｓｅｌ（１）、／Ｓｅｌ（２）、／Ｓｅｌ（３）とを供給する。ここで、制御信号Ｃｔｒとは、パルス信号や、クロック信号、イネーブル信号など、複数の信号を含む信号である。なお、制御信号Ｓｅｌ（１）、Ｓｅｌ（２）、Ｓｅｌ（３）を、制御信号Ｓｅｌと総称し、制御信号／Ｓｅｌ（１）、／Ｓｅｌ（２）、／Ｓｅｌ（３）を、制御信号／Ｓｅｌと総称する場合がある。

また、制御回路３は電圧生成回路を含む。電圧生成回路は、表示パネル１０に対して、各種電位を供給する。具体的には、制御回路３は、表示パネル１０に対して電位Ｖｏｒｓｔ、初期電位Ｖｉｎｉ、及び電位Ｖｒｅｆ等を供給する。

さらに、制御回路３は、画像データＶｄａｔａに基づいて、アナログの画像信号Ｖｉｄを生成する。具体的には、制御回路３には、画像信号Ｖｉｄの示す電位、及び、表示パネル１０が備える発光素子（後述するＯＬＥＤ１３０）の輝度を対応付けて記憶したルックアップテーブルが設けられる。そして、制御回路３は、当該ルックアップテーブルを参照することで、画像データＶｄａｔａに規定される発光素子の輝度に対応した電位を示す画像信号Ｖｉｄを生成し、これを表示パネル１０に対して供給する。

図２に示すように、表示パネル１０は、表示部１００と、これを駆動する駆動回路（データ転送線駆動回路５及び走査線駆動回路２０）とを備える。

表示部１００には、表示すべき画像の画素に対応した画素回路１１０がマトリクス状に配列されている。詳細には、表示部１００において、ｍ行の走査線１２が図において横方向に延在して設けられ、また、３列毎にグループ化された（３ｎ）列のデータ線１４が図において縦方向に延在し、かつ、各走査線１２と互いに電気的な絶縁を保って設けられている。そして、ｍ行の走査線１２と（３ｎ）列のデータ線１４との交差部に対応して画素回路１１０が設けられている。このため、本実施形態において画素回路１１０は、縦ｍ行×横（３ｎ）列でマトリクス状に配列されている。

ここで、ｍ、ｎは、いずれも自然数である。走査線１２および画素回路１１０のマトリクスのうち、行（ロウ）を区別するために、図において上から順に１、２、３、…、（ｍ−１）、ｍ行と呼ぶ場合がある。同様にデータ線１４および画素回路１１０のマトリクスの列（カラム）を区別するために、図において左から順に１、２、３、…、（３ｎ−１）、（３ｎ）列と呼ぶ場合がある。また、データ線１４のグループを一般化して説明するために、１以上ｎ以下の整数ｊを用いると、左から数えてｊ番目のグループには、（３ｊ−２）列目、（３ｊ−１）列目および（３ｊ）列目のデータ線１４が属している、ということになる。

なお、同一行の走査線１２と同一グループに属する３列のデータ線１４との交差に対応した３つの画素回路１１０は、それぞれＲ（赤）、Ｇ（緑）、Ｂ（青）の画素に対応して、これらの３画素が表示すべきカラー画像の１ドットを表現する。すなわち、本実施形態では、ＲＧＢに対応したＯＬＥＤの発光によって１ドットのカラーを加法混色で表現する構成となっている。

本実施形態では、列毎に放電用給電線である給電線１６がデータ線１４に沿ってそれぞれ設けられている。各給電線１６には放電用電位としての電位Ｖｏｒｓｔが共通に給電されている。また、列毎に保持容量５０が設けられている。詳細には、保持容量の一端はデータ線１４に接続され、他端が給電線１６に接続されている。このため、保持容量５０は、データ線１４の電位を保持する第２保持容量として機能する。

好ましい態様において、保持容量５０は、データ線１４を構成する配線と、給電線１６を構成する配線とで、絶縁体（誘電体）を挟持することによって形成される。

また、保持容量５０は、図２では表示部１００の外側に設けられている。しかし、これはあくまでも一例である。保持容量５０は、表示部１００の内側に、または、内側から外側にわたって設けられも良い。また、図２では省略しているが、保持容量５０をＣｄｔと表記する場合がある。

データ転送線駆動回路５は、デマルチプレクサー３０、データ転送回路４０、データ信号供給回路７０を備える。データ信号供給回路７０は、デマルチプレクサー３０での選択タイミングに合わせてデータ信号Ｖｄ（１）、Ｖｄ（２）、…、Ｖｄ（ｎ）を、１、２、…、ｎ番目のブロックに対応して出力する。なお、データ信号Ｖｄ（１）〜Ｖｄ（ｎ）が取り得る電位の最高値をＶｍａｘとし、最低値をＶｍｉｎとする。

走査線駆動回路２０は、マトリックス状に配置された複数の画素回路１１０を順次選択し、各画素回路１１０の駆動制御を行う回路である。この走査線駆動回路２０は、行単位で画素回路１１０を順次選択する動作を繰り返す。具体的には、走査線駆動回路２０は、１フレーム期間１Ｆにわたって走査線１２を１行毎に順番に走査するための走査信号を、制御信号Ｃｔｒに従って生成する。ここで、１フレーム期間１Ｆとは、電気光学装置１が１カット（コマ）分の画像を表示するのに要する期間をいい、例えば同期信号に含まれる垂直同期信号の周波数が１２０Ｈｚであれば、その１周期分の８．３ミリ秒の期間である。以下では、１、２、３、…、（ｍ−１）、ｍ行目の走査線１２に供給される走査信号を、それぞれＧｗｒ（１）、Ｇｗｒ（２）、Ｇｗｒ（３）、…、Ｇｗｒ（ｍ−１）、Ｇｗｒ（ｍ）と表記する。そして、走査線駆動回路２０は、ある画素回路１１０を選択してから同じ画素回路１１０を再び選択するまでの１フレーム期間１Ｆの期間内に当該画素回路のＯＬＥＤ１３０に流す駆動電流の電流値を設定する電流値設定動作と、ＯＬＥＤ１３０に駆動電流を流して発光させる発光動作とを当該画素回路１１０に行わせる。

このような画素回路１１０の駆動制御を行うため、走査線駆動回路２０は、走査信号Ｇｗｒ（１）〜Ｇｗｒ（ｍ）の他に、当該走査信号に同期した各種の制御信号を行毎に生成して表示部１００に供給するが、図２においては図示を省略している。

デマルチプレクサー３０は、列毎に設けられたトランスミッションゲート３４の集合体であり、各グループを構成する３列に、データ信号を順番に供給するものである。

ここで、ｊ番目のグループに属する（３ｊ−２）、（３ｊ−１）、（３ｊ）列に対応したトランスミッションゲート３４の入力端は互いに共通接続されて、その共通端子にそれぞれデータ信号Ｖｄ（ｊ）が供給される。

ｊ番目のグループにおいて左端列である（３ｊ−２）列に設けられたトランスミッションゲート３４は、制御信号Ｓｅｌ（１）がＨレベルであるとき（制御信号／Ｓｅｌ（１）がＬレベルであるとき）にオン（導通）する。同様に、ｊ番目のグループにおいて中央列である（３ｊ−１）列に設けられたトランスミッションゲート３４は、制御信号Ｓｅｌ（２）がＨレベルであるとき（制御信号／Ｓｅｌ（２）がＬレベルであるとき）にオンし、ｊ番目のグループにおいて右端列である（３ｊ）列に設けられたトランスミッションゲート３４は、制御信号Ｓｅｌ（３）がＨレベルであるとき（制御信号／Ｓｅｌ（３）がＬレベルであるとき）にオンする。

データ転送回路４０は、保持容量４４とＰチャネルＭＯＳ型のトランジスター４５とＮチャネルＭＯＳ型のトランジスター４３との組を列毎に有し、各列のトランスミッションゲート３４の出力端から出力されるデータ信号の電位をシフトするものである。ここで、保持容量４４の一端は、対応する列のデータ線１４とトランジスター４５のドレインノードとに接続される一方、保持容量４４の他端は、トランスミッションゲート３４の出力端とトランジスター４３のドレインノードとに接続される。このため、保持容量４４は、一端がデータ線１４に接続された第１保持容量として機能する。図２では省略しているが、保持容量４４の容量をＣｒｆ１とする。

各列のトランジスター４５のソースノードは、初期電位として電位Ｖｉｎｉを給電する給電線６１に各列にわたって共通に接続され、ゲートノードには、制御信号／Ｇｉｎｉが各列にわたって共通に供給される。このため、トランジスター４５は、データ線１４と給電線６１とを、制御信号／ＧｉｎｉがＬレベルのときに電気的に接続し、制御信号／ＧｉｎｉがＨレベルのときに電気的に非接続とする構成となっている。

また、各列のトランジスター４３のソースノードは、所定電位として電位Ｖｒｅｆを給電する給電線６２に各列にわたって共通に接続され、ゲートノードには、制御信号Ｇｒｅｆが各列にわたって共通に供給される。このため、トランジスター４３は、保持容量４４の他端であるノードｈと給電線６２とを、制御信号ＧｒｅｆがＨレベルのときに電気的に接続し、制御信号ＧｒｅｆがＬレベルのときに電気的に非接続とする構成となっている。

本実施形態では、便宜的に走査線駆動回路２０、デマルチプレクサー３０およびデータ転送回路４０に分けているが、これらについては、画素回路１１０を駆動する駆動回路としてまとめて概念することが可能である。

図３を参照して画素回路１１０について説明する。各画素回路１１０については電気的にみれば互いに同一構成なので、ここでは、ｉ行目であって、ｊ番目のグループのうち左端列の（３ｊ−２）列目に位置するｉ行（３ｊ−２）列の画素回路１１０を例にとって説明する。なお、ｉは、画素回路１１０が配列する行を一般的に示す場合の記号であって、１以上ｍ以下の整数である。

図３に示されるように、画素回路１１０は、ＰチャネルＭＯＳ型のトランジスター１２１〜１２５と、ＯＬＥＤ１３０と、保持容量１３２とを含む。この画素回路１１０には、走査信号Ｇｗｒ（ｉ）、制御信号Ｇｅｌ（ｉ）、Ｇｃｍｐ（ｉ）、Ｇｏｒｓｔ（ｉ）が供給される。ここで、走査信号Ｇｗｒ（ｉ）、制御信号Ｇｅｌ（ｉ）、Ｇｃｍｐ（ｉ）、Ｇｏｒｓｔ（ｉ）は、それぞれｉ行目の画素回路１１０に対して走査線駆動回路２０によって供給されるものである。すなわち、走査信号Ｇｗｒ（ｉ）、制御信号Ｇｅｌ（ｉ）、Ｇｃｍｐ（ｉ）、Ｇｏｒｓｔ（ｉ）は、ｉ行目であれば、着目している（３ｊ−２）列以外の他の列の画素回路にも共通に供給される。

ｉ行（３ｊ−２）列の画素回路１１０において、トランジスター１２２は、ゲートノードがｉ行目の走査線１２に接続され、ドレインまたはソースノードの一方が（３ｊ−２）列目のデータ線１４に接続され、他方がトランジスター１２１におけるゲートノードｇと、保持容量１３２の一端と、トランジスター１２３のドレインノードとにそれぞれ接続されている。このトランジスター１２２は、データ線１４に出力されるデータ信号をトランジスター１２１のゲートノードに供給することにより、トランジスター１２１の電流値を設定する電流値設定トランジスターである。ここで、トランジスター１２１のゲートノードについては、他のノードと区別するためにｇと表記する。

トランジスター１２１は、ＯＬＥＤ１３０に対する駆動電流を発生する駆動トランジスターである。このトランジスター１２１は、ソースノードが給電線１１６に接続され、ドレインノードがトランジスター１２３のソースノードと、トランジスター１２４のソースノードとにそれぞれ接続されている。ここで、給電線１１６には、画素回路１１０において電源の高位側となる電位Ｖｅｌが給電される。

トランジスター１２３は、トランジスター１２１の閾値電圧の補償を行うための補償用トランジスターである。このトランジスター１２３のドレインノードはデータ線１４に接続されている。このトランジスター１２３のゲートノードには制御信号Ｇｃｍｐ（ｉ）が供給される。

トランジスター１２４は、ゲートノードに制御信号Ｇｅｌ（ｉ）が供給され、ドレインノードがトランジスター１２５のソースノードとＯＬＥＤ１３０のアノードとにそれぞれ接続されている。トランジスター１２４は、ＯＬＥＤ１３０へ供給する駆動電流の電流経路に設けられており、ＯＬＥＤ１３０の発光期間を制御する発光制御トランジスターとして機能する。具体的には、ＯＬＥＤ１３０を発光させる場合にトランジスター１２４をオンさせ、ＯＬＥＤ１３０を非発光とする場合にトランジスター１２４をオフさせる。

以上説明したトランジスター１２１〜１２４がＯＬＥＤ１３０に対して駆動電流を供給するトランジスター回路１２０を構成している。

トランジスター１２５は、ゲートノードにはｉ行目に対応した制御信号Ｇｏｒｓｔ（ｉ）が供給され、ドレインノードは（３ｊ−２）列目に対応した給電線１６に接続されて電位Ｖｏｒｓｔに保たれている。このトランジスター１２５は、ＯＬＥＤ１３０の非発光時にオンとなってＯＬＥＤ１３０のアノードを給電線１６に接続する放電トランジスターである。本実施形態において、放電トランジスターであるトランジスター１２５は、発光期間において、データ信号がゼロであるときのトランジスター回路１２０からの駆動電流をＯＬＥＤ１３０を介さずに流す放電手段として機能する。

保持容量１３２の他端は、給電線１１６に接続される。このため、保持容量１３２は、トランジスター１２１のソース・ドレイン間の電圧を保持することになる。ここで、保持容量１３２の容量をＣｐｉｘと表記したとき、保持容量５０の容量Ｃｄｔと、保持容量４４の容量Ｃｒｆ１と、保持容量１３２の容量Ｃｐｉｘとは、次の関係を満たすように設定される。
Ｃｄｔ＞Ｃｒｆ１＞＞Ｃｐｉｘ ……（１）
すなわち、ＣｄｔはＣｒｆ１よりも大きく、ＣｐｉｘはＣｄｔおよびＣｒｆ１よりも十分に小さくなるように設定される。

なお、保持容量１３２としては、トランジスター１２１のゲートノードｇに寄生する容量を用いても良いし、シリコン基板において互いに異なる導電層で絶縁層を挟持することによって形成される容量を用いても良い。

本実施形態において電気光学装置１はシリコン基板に形成されるので、トランジスター１２１〜１２５の基板電位については電位Ｖｅｌとしている。

ＯＬＥＤ１３０のアノードは、画素回路１１０毎に個別に設けられる画素電極である。これに対して、ＯＬＥＤ１３０のカソードは、画素回路１１０のすべてにわたって共通の共通電極１１８であり、画素回路１１０において電源の低位側となる電位Ｖｃｔに保たれている。

ＯＬＥＤ１３０は、上記シリコン基板において、アノードと光透過性を有するカソードとで白色有機ＥＬ層を挟持した素子である。そして、ＯＬＥＤ１３０の出射側（カソード側）にはＲＧＢのいずれかに対応したカラーフィルターが重ねられる。

このようなＯＬＥＤ１３０において、アノードからカソードに電流が流れると、アノードから注入された正孔とカソードから注入された電子とが有機ＥＬ層で再結合して励起子が生成され、白色光が発生する。このときに発生した白色光は、シリコン基板（アノード）とは反対側のカソードを透過し、カラーフィルターによる着色を経て、観察者側に視認される構成となっている。

本実施形態では、発光期間においてオフ状態である放電トランジスター１２５に流れるリーク電流Ｉｏｆｆ＿ｏｒｓｔを大きくすることにより、黒表示時の黒浮きの抑制を行っている。以下、この点について詳述する。

ＯＬＥＤ１３０の発光時、データ信号が黒表示を指示するゼロであると、後述するようにトランジスター１２１の閾値電圧に相当するゲート・ソース間電圧Ｖｇｓがトランジスター１２１に与えられ、トランジスター１２１の動作はサブスレッショルド領域での動作となる。従って、トランジスター回路１２０から出力される電流Ｉ１２０には、このサブスレッショルド領域におけるトランジスター１２１のドレイン電流Ｉｄｓが含まれる。

トランジスター回路１２０から出力される電流Ｉ１２０は、これだけではない。図４は本実施形態におけるトランジスター１２４および１２５の構成を示す断面図である。本実施形態において、画素回路１１０を構成するトランジスターは、図示のようにＳＴＩ（Shallow Trench Isolation）構造を有している。図４に示すようにトランジスター１２４のソース１２４Ｓ及びドレイン１２４Ｄは最高電位ＶＥＬが与えられたｎウェル内に形成されているため、トランジスター１２４では、ソース１２４Ｓとｎウェル（電位ＶＥＬ）とのｐｎ接合を逆方向に流れるリーク電流ＩＬ１２４ａと、ドレイン１２４Ｄとｎウェル（電位ＶＥＬ）とのｐｎ接合を逆方向に流れるリーク電流ＩＬ１２４ｂとが発生する。他のトランジスター１２１、１２３においても同様なリーク電流ＩＬ１２１、ＩＬ１２３が発生する。従って、データ信号がゼロである場合にトランジスター回路１２０から出力される電流Ｉ１２０には、サブスレッショルド領域におけるトランジスター１２１のドレイン電流Ｉｄｓに加えて、これらのトランジスター１２１、１２３、１２４において発生するリーク電流ＩＬ１２１、ＩＬ１２３、ＩＬ１２４ａおよびＩＬ１２４ｂが含まれる。

さらに図４に示すように、トランジスター１２５においても、ｎウェル（電位ＶＥＬ）とドレイン１２５Ｄとの間のリーク電流ＩＬ１２５が発生する。ここで、トランジスター１２５のドレイン１２５Ｄとトランジスター１２４のドレイン１２４Ｄはメタル配線Ｍ５４により接続されており、このメタル配線Ｍ５４は図３におけるＯＬＥＤ１３０のアノードに接続されている。従って、何ら策を講じないと、上記トランジスター回路１２０からの出力電流に加えて、トランジスター１２５のリーク電流ＩＬ１２５がＯＬＥＤ１３０に流れる可能性がある。

そこで、本実施形態では、トランジスター１２５のオフ時のリーク電流Ｉｏｆｆ＿ｏｒｓｔを、データ信号がゼロである場合にトランジスター回路１２０から出力される電流Ｉ１２０に対して、トランジスター１２５自体のリーク電流ＩＬ１２５を加えた電流値Ｉ１２０＋ＩＬ１２５よりも大きな電流値としている。

トランジスター１２５のオフ時の電流Ｉｏｆｆ＿ｏｒｓｔをこのような電流値とすると、ＯＬＥＤ１３０の発光時においてデータ信号がゼロである場合に、トランジスター回路１２０から出力される電流Ｉ１２０の全てを、トランジスター１２５を介して給電線１６に流すことができる。従って、黒浮きを抑制することができる。

トランジスター１２５のオフ時のリーク電流Ｉｏｆｆ＿ｏｒｓｔを、電流値Ｉ１２０＋ＩＬ１２５よりも大きな電流値とするため、本実施形態では次のような対策を講じている。

まず、本実施形態では、放電トランジスター１２５の閾値電圧の絶対値を駆動トランジスター１２１の閾値電圧の絶対値よりも小さくしている。このようにすることで放電トランジスター１２５のオフ時のリーク電流Ｉｏｆｆ＿ｏｒｓｔを増加させることができる。

図５は閾値電圧を低下させた放電トランジスター１２５と駆動トランジスター１２１の電流特性を例示する図である。この図５において、横軸は放電トランジスター１２５と駆動トランジスター１２１のゲート・ソース間電圧Ｖｇｓである。また、縦軸は両トランジスターのドレイン電流値の対数値である。発光期間において、放電トランジスター１２５のゲート・ソース間電圧は０Ｖである。また、発光期間においてデータ信号がゼロである場合、駆動トランジスター１２１には、閾値電圧Ｖｔｈ相当のゲート・ソース間電圧Ｖｇｓが与えられる。そこで、図５では、放電トランジスター１２５のゲート・ソース間電圧Ｖｇｓが０Ｖとなる位置において、駆動トランジスター１２１のゲート・ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈとなるように、両トランジスターのゲート・ソース間電圧Ｖｇｓに関する横軸を相互にずらしている。

図５にも示されているように、放電トランジスター１２５の閾値電圧を低下させると、発光期間においてオフ状態（Ｖｇｓ＝０Ｖ）である放電トランジスター１２５に流れるリーク電流Ｉｏｆｆ＿ｏｒｓｔをサブスレッショルド領域の駆動トランジスター１２１に流れる電流Ｉｄｓ（Ｖｔｈ）よりも大きくすることができる。

必要であれば、Ｐチャネルの駆動トランジスター１２１を閾値電圧が負であるエンハンスメント型トランジスターとし、Ｐチャネルの放電トランジスター１２５を閾値電圧が正であるデプレッション型トランジスターにしてもよい。この態様によれば、Ｖｇｓが０Ｖのときに放電トランジスター１２５に流れる電流を大きくすることができるので、効果的に黒浮きを抑制することができる。

さらに本実施形態では、図６に示すように、放電トランジスター１２５のソース１２５Ｓおよびドレイン１２５Ｄ間のチャネル長Ｌ１２５は、駆動トランジスター１２１のソース１２１Ｓおよびドレイン１２１Ｄ間のチャネル長Ｌ１２１より短くしている。このようにすると、放電トランジスター１２５では、短チャネル効果の影響により閾値電圧が低下し、オフ状態（Ｖｇｓ＝０Ｖ）である放電トランジスター１２５に流れるリーク電流Ｉｏｆｆ＿ｏｒｓｔが増加する。
以上が本実施形態の構成である。

次に本実施形態の動作について説明する。図７は、電気光学装置１における各部の動作を示すタイミングチャートである。この図に示されるように、１フレーム期間１Ｆにおいて、走査信号Ｇｗｒ（１）〜Ｇｗｒ（ｍ）が順次Ｌレベルに切り替えられて、１〜ｍ行目の走査線１２が順番に走査される。ここで、複数の走査線１２のうちの１つを選択してから次の走査線１２を選択するまでの期間が水平走査期間１Ｈとなる。この例では、１フレーム期間１Ｆがｍ個の水平走査期間から構成される。

１水平走査期間１Ｈでの動作は、各行の画素回路１１０にわたって共通である。そこで、以下では、ｉ行目が水平走査される水平走査期間において、特にｉ行（３ｊ−２）列の画素回路１１０について着目して動作を説明する。

本実施形態では、１フレーム期間１Ｆ内に、初期化期間→補償期間→書込期間→発光期間というサイクルが発生する。図７には、この１フレーム期間１Ｆ内に発生する（ｂ）初期化期間、（ｃ）補償期間、（ｄ）書込期間、（ａ）発光期間（１回目）が図示されている。

ここで、初期化期間の開始から書込期間の終了までの期間は、選択した走査線１２に対応する画素回路１１０に駆動電流の電流値を設定する電流値設定期間である。この例では電流値設定期間が初期化期間、補償期間、及び書込期間により構成されているが、電流値設定期間をどのように構成するかは任意である。１水平走査期間（Ｈ）において、電流値設定期間以外の期間は遷移期間となる。そして、本実施形態では、画面全体の輝度を調整するために、走査線駆動回路２０は、遷移期間においてＯＬＥＤ１３０の状態を発光又は非発光の一方から他方へ遷移するように制御している。

図８〜図１１は各々（ａ）発光期間、（ｂ）初期化期間、（ｃ）補償期間、（ｄ）書込期間におけるｉ行（３ｊ−２）列の画素回路１１０の状態を示す図である。これらの図では、動作説明で重要となる経路を太線で示している。

＜発光期間＞
電流値設定期間を構成する初期化期間、補償期間及び書込期間の動作は、発光期間においてＯＬＥＤ１３０をデータ信号に応じた適切な輝度で発光させるために行われる。従って、初期化期間、補償期間、書込期間の動作の意義を理解するためには、発光期間における動作に関する理解が不可欠である。そこで、最初に発光期間での動作について説明する。

図７に示されるように、ｉ行目の画素を発光させる発光期間では、走査信号Ｇｗｒ（ｉ）がＨレベルとなる。また、制御信号Ｇｅｌ（ｉ）がＬレベル、制御信号Ｇｏｒｓｔ（ｉ）、Ｇｃｍｐ（ｉ）がＨレベルとなる。

このため、図８に示されるようにｉ行（３ｊ−２）列の画素回路１１０においては、トランジスター１２４がオンする一方、トランジスター１２２、１２３、１２５がオフする。したがって、トランジスター１２１は、ゲート・ソース間の電圧Ｖｇｓに応じた電流ＩｄｓをＯＬＥＤ１３０に供給する。

本実施形態では、後述する初期化期間、補償期間、書込期間の動作により、発光期間での電圧Ｖｇｓを、トランジスター１２１の閾値電圧から、データ信号の電位に応じてレベルシフトした電圧値とする。このため、発光期間において、ＯＬＥＤ１３０には、階調レベルに応じた電流がトランジスター１２１の閾値電圧を補償した状態で供給されることになる。

また、発光期間において、データ信号が黒表示を指示するゼロである場合には、トランジスター１２１の閾値電圧相当のゲート・ソース間電圧Ｖｇｓがトランジスター１２１に与えられる。このため、サブスレッショルド領域で動作するトランジスター１２１のドレイン電流と、トランジスター１２１、１２３のリーク電流とを含む電流Ｉ１２０がトランジスター回路１２０から出力され、さらにトランジスター１２５からのリーク電流も発生する。しかしながら、本実施形態では、このトランジスター回路１２０から出力される電流Ｉ１２０と、トランジスター１２５からのリーク電流との総和である電流を上回るリーク電流Ｉｏｆｆ＿ｏｒｓｔが放電トランジスター１２５に流れる。従って、本実施形態では、黒表示においてＯＬＥＤ１３０に電流が流れず、黒浮きを抑制することができる。

＜初期化期間＞
次にｉ行目の水平走査期間に至ると、まず、（ｂ）の初期化期間が開始する。初期化期間では、走査信号Ｇｗｒ（ｉ）がＨレベルとなる。また、制御信号Ｇｅｌ（ｉ）、Ｇｃｍｐ（ｉ）がＨレベル、制御信号Ｇｏｒｓｔ（ｉ）がＬレベルとなる。

このため、図９に示されるように、ｉ行（３ｊ−２）列の画素回路１１０においてはトランジスター１２４がオフし、トランジスター１２５がオンする。これによってトランジスター１２１からＯＬＥＤ１３０に供給される電流の経路が遮断されるとともに、ＯＬＥＤ１３０のアノードが電位Ｖｏｒｓｔにリセットされる。

ＯＬＥＤ１３０は、上述したようにアノードとカソードとで有機ＥＬ層を挟持した構成であるので、アノード・カソードの間には、図において破線で示されるように容量Ｃｏｌｅｄが並列に寄生する。発光期間においてＯＬＥＤ１３０に電流が流れていたときに、当該ＯＬＥＤ１３０のアノード・カソード間の両端電圧が当該容量Ｃｏｌｅｄによって保持される。初期化期間では、この保持電圧がトランジスター１２５のオンによってリセットされる。このため、本実施形態では、後の発光期間においてＯＬＥＤ１３０に再び電流が流れるときに、当該容量Ｃｏｌｅｄで保持されている電圧の影響を受けにくくなる。

詳細には、例えば高輝度の表示状態から低輝度の表示状態に転じるときに、リセットしない構成であると、輝度が高い（大電流が流れた）ときの高電圧が保持されるので、次に、小電流を流そうとしても、過剰な電流が流れ、低輝度の表示状態にすることができなくなる。これに対して、本実施形態では、トランジスター１２５のオンによってＯＬＥＤ１３０のアノードの電位がリセットされるので、低輝度側の再現性が高められることになる。

なお、本実施形態において、電位Ｖｏｒｓｔについては、当該電位Ｖｏｒｓｔと共通電極１１８の電位Ｖｃｔとの差がＯＬＥＤ１３０の発光閾値電圧を下回るように設定される。このため、初期化期間（次に説明する補償期間および書込期間）において、ＯＬＥＤ１３０はオフ（非発光）状態である。

一方、初期化期間では、制御信号／ＧｉｎｉがＬレベルになり、制御信号ＧｒｅｆがＨレベルになるので、データ転送回路４０においては、図９に示されるようにトランジスター４５、４３がそれぞれオンする。このため、保持容量４４の一端であるデータ線１４は電位Ｖｉｎｉに、保持容量４４の他端であるノードｈは電位Ｖｒｅｆに、それぞれ初期化される。

本実施形態において電位Ｖｉｎｉについては、（Ｖｅｌ−Ｖｉｎｉ）がトランジスター１２１の閾値電圧｜Ｖｔｈ｜よりも大きくなるように設定される。なお、トランジスター１２１はＰチャネル型であるので、ソースノードの電位を基準とした閾値電圧Ｖｔｈは負である。そこで、高低関係の説明で混乱が生じるのを防ぐために、閾値電圧については、絶対値の｜Ｖｔｈ｜で表し、大小関係で規定することにする。

また、本実施形態において電位Ｖｒｅｆについては、データ信号Ｖｄ（１）〜Ｖｄ（ｎ）が取り得る電位に対して、後の書込期間においてノードｈの電位が上昇変化するような値に、例えば最低値Ｖｍｉｎよりも低くなるように設定される。

＜補償期間＞
ｉ行目の水平走査期間では、次に（ｃ）の補償期間となる。補償期間では初期化期間と比較して、走査信号Ｇｗｒ（ｉ）および制御信号Ｇｃｍｐ（ｉ）がＬレベルとなる。一方、補償期間では、制御信号ＧｒｅｆがＨレベルに維持された状態で制御信号／ＧｉｎｉがＨレベルになる。

このため、図１０に示されるように、データ転送回路４０においては、トランジスター４３がオンした状態でトランジスター４５がオフすることによって、ノードｈが電位Ｖｒｅｆに固定される。一方、ｉ行（３ｊ−２）列の画素回路１１０ではトランジスター１２２がオンすることによって、ゲートノードｇがデータ線１４に電気的に接続されるので、補償期間の開始当初においてゲートノードｇは電位Ｖｉｎｉとなる。

補償期間においてトランジスター１２３がオンするので、トランジスター１２１は、ゲートノードｇがトランジスター１２２及び１２３を介してドレインノードに接続され、ダイオード接続となる。このため、トランジスター１２１にはドレイン電流が流れて、ゲートノードｇおよびデータ線１４を充電する。詳細には、給電線１６→トランジスター１２１→トランジスター１２３→（３ｊ−２）列目のデータ線１４→トランジスター１２２→ゲートノードｇという経路を電流が流れる。このため、トランジスター１２１のオンによって互いに接続状態にあるデータ線１４およびゲートノードｇは、電位Ｖｉｎｉから上昇する。

ただし、上記経路に流れる電流は、ゲートノードｇが電位（Ｖｅｌ−｜Ｖｔｈ｜）に近づくにつれて流れにくくなるので、補償期間の終了に至るまでに、データ線１４およびゲートノードｇは電位（Ｖｅｌ−｜Ｖｔｈ｜）で飽和する。したがって、保持容量１３２は、補償期間の終了に至るまでにトランジスター１２１の閾値電圧｜Ｖｔｈ｜を保持することになる。

＜書込期間＞
初期化期間の後、（ｄ）の書込期間に至る。書込期間では、制御信号Ｇｃｍｐ（ｉ）がＨレベルになるので、トランジスター１２１のダイオード接続が解除される一方、制御信号ＧｒｅｆがＬレベルになるので、トランジスター４３がオフになる。このため、（３ｊ−２）列目のデータ線１４からｉ行（３ｊ−２）列の画素回路１１０におけるゲートノードｇに至るまでの経路はフローティング状態になるものの、当該経路における電位は、保持容量５０、１３２によって（Ｖｅｌ−｜Ｖｔｈ｜）に維持される。

ｉ行目の書込期間において制御回路３は、ｊ番目のグループでいえば、データ信号Ｖｄ（ｊ）を順番に、ｉ行（３ｊ−２）列、ｉ行（３ｊ−１）列、ｉ行（３ｊ）列の画素の階調レベルに応じた電位に切り替える。一方、制御回路３は、データ信号の電位の切り替えに合わせて制御信号Ｓｅｌ（１）、Ｓｅｌ（２）、Ｓｅｌ（３）を順番に排他的にＨレベルとする。制御回路３は、図７では省略しているが、制御信号Ｓｅｌ（１）、Ｓｅｌ（２）、Ｓｅｌ（３）とは論理反転の関係にある制御信号／Ｓｅｌ（１）、／Ｓｅｌ（２）、／Ｓｅｌ（３）についても出力している。これによって、デマルチプレクサー３０では、各グループにおいてトランスミッションゲート３４がそれぞれ左端列、中央列、右端列の順番でオンする。

ここで、左端列のトランスミッションゲート３４が制御信号Ｓｅｌ（１）、／Ｓｅｌ（１）によってオンしたとき、図１１に示されるように、保持容量４４の他端であるノードｈは、初期化期間および補償期間において固定された電位Ｖｒｅｆから、データ信号Ｖｄ（ｊ）の電位に、すなわちｉ行（３ｊ−２）列の画素の階調レベルに応じた電位に変化する。このときのノードｈの電位変化分をΔＶとして、変化後の電位を（Ｖｒｅｆ＋ΔＶ）として表すことにする。

一方、ゲートノードｇは、保持容量４４の一端にデータ線１４を介して接続されているので、補償期間における電位（Ｖｅｌ−｜Ｖｔｈ｜）から、ノードｈの電位変化分ΔＶに容量比ｋ１を乗じた値だけ、上昇方向にシフトした値（Ｖｅｌ−｜Ｖｔｈ｜＋ｋ１・ΔＶ）となる。このとき、トランジスター１２１の電圧Ｖｇｓで絶対値で表現すると、閾値電圧｜Ｖｔｈ｜からゲートノードｇの電位上昇したシフト分だけ減じた値（｜Ｖｔｈ｜−ｋ１・ΔＶ）となる。

なお、容量比ｋ１は、Ｃｒｆ１／（Ｃｄｔ＋Ｃｒｆ１）である。厳密にいえば、保持容量１３２の容量Ｃｐｉｘも考慮しなければならないが、容量Ｃｐｉｘは、容量Ｃｒｆ１、Ｃｄｔに比較して十分に小さくなるように設定しているので、無視している。

ｉ行目の書込期間の終了した後、１水平走査期間が終了すると発光期間に至る。この発光期間では、上述したように制御信号Ｇｅｌ（ｉ）がＬレベルになるので、ｉ行（３ｊ−２）列の画素回路１１０においては、トランジスター１２４がオンする。ゲート・ソース間の電圧Ｖｇｓは、（｜Ｖｔｈ｜−ｋ１・ΔＶ）であるから、ＯＬＥＤ１３０には、先の図５に示したように、階調レベルに応じた電流がトランジスター１２１の閾値電圧を補償した状態で供給されることになる。

このような動作は、ｉ行目の走査期間において、（３ｊ−２）列目の画素回路１１０以外のｉ行目の他の画素回路１１０においても時間的に並列して実行される。さらに、このようなｉ行目の動作は、実際には、１フレームの期間において１、２、３、…、（ｍ−１）、ｍ行目の順番で実行されるとともに、フレーム毎に繰り返される。

本実施形態によれば、ゲートノードｇにおける電位範囲ΔＶｇａｔｅは、データ信号の電位範囲ΔＶｄａｔａに対し狭められるので、データ信号を細かい精度で刻まなくても、階調レベルを反映した電圧を、トランジスター１２１のゲート・ソース間に印加することができる。このため、微細な画素回路１１０においてトランジスター１２１のゲート・ソース間の電圧Ｖｇｓの変化に対しＯＬＥＤ１３０に流れる微小電流が相対的に大きく変化する場合であっても、ＯＬＥＤ１３０に供給する電流を精度良く制御することが可能になる。

また、図３において破線で示されるようにデータ線１４と画素回路１１０におけるゲートノードｇとの間には容量Ｃｐｒｓが実際には寄生する。このため、データ線１４の電位変化幅が大きいと、当該容量Ｃｐｒｓを介してゲートノードｇに伝播し、いわゆるクロストークやムラなどが発生して表示品位を低下させる。当該容量Ｃｐｒｓの影響は、画素回路１１０が微細化されたときに顕著に現れる。

これに対して、本実施形態においては、データ線１４の電位変化範囲についても、データ信号の電位範囲ΔＶｄａｔａに対し狭められるので、容量Ｃｐｒｓを介した影響を抑えることができる。

書込期間は、走査信号Ｇｗｒ（ｉ）がＨレベルに立ち上がることにより終了する。この書込期間の終了タイミングから次の第ｉ＋１行の走査線の初期化期間の開始タイミングまでの期間が遷移期間となる。本実施形態では、この遷移期間内に任意の走査線に対応した制御信号Ｇｏｒｓｔ（ｉ）をＨレベルに立ち上げるとともに制御信号Ｇｅｌ（ｉ）をＬレベルに立ち下げ、その走査線に接続された各画素回路１１０について発光期間を開始させることができる。また、本実施形態では、この遷移期間内に任意の走査線に対応した制御信号Ｇｏｒｓｔ（ｉ）をＬレベルに立ち下げるとともに制御信号Ｇｅｌ（ｉ）をＨレベルに立ち上げ、その走査線に接続された各画素回路１１０について発光期間を終了させることができる。

図７には第ｉ行の画素回路１１０についての書込期間の直後の遷移期間内において、第ｉ行の走査線に対応した制御信号Ｇｏｒｓｔ（ｉ）がＨレベルに立ち上がり、かつ、制御信号Ｇｅｌ（ｉ）がＬレベルに立ち下がり、発光期間が開始される様子が例示されている。また、図７には、これと同じタイミングにおいて、第ｉ行と異なる第ｉａ行の走査線上の画素回路１１０についての発光期間が開始し、第ｉ行及び第ｉａ行と異なる第ｉｂ行の走査線上の画素回路１１０についての発光期間が終了する様子が示されている。発光期間における画素回路１１０の動作は上述した通りである。

本実施形態によれば、画素回路１１０の発光期間に画素回路１１０が黒表示を行う場合、閾値電圧相当のゲート・ソース電圧に応じたトランジスター１２１のドレイン電流Ｉｄｓと、トランジスター１２１、１２３、１２４からのリーク電流ＩＬ１２１、ＩＬ１２３、ＩＬ１２４ａ、ＩＬ１２４ｂとを合わせた電流がトランジスター回路１２０から出力される。また、トランジスター１２５のｎウェルからのリーク電流ＩＬ１２５がＯＬＥＤ１３０との接続ノードから出力される。しかしながら、画素回路１１０の発光期間において、それらの出力電流の総和である電流がＯＬＥＤ１３０を介すことなく、放電トランジスター１２５のオフ電流Ｉｏｆｆ＿ｏｒｓｔとして給電線１６に流れる。従って、本実施形態によれば、画素回路１１０の黒表示時における黒浮きを抑制することができる。

＜第２実施形態＞
図１２はこの発明の第２実施形態である電気光学装置の画素回路１１０’の構成を示す回路図である。本実施形態では、上記第１実施形態におけるＰチャネルの放電トランジスター１２５がＮチャネルの放電トランジスター１２５’に置き換えられている。本実施形態では、上記第１実施形態のＰチャネルのトランジスター１２５のゲートに与えられる信号の極性を反転した信号がＮチャネルのトランジスター１２５’のゲートに与えられる。他の構成は上記第１実施形態と同様である。

図１３は画素回路１１０’におけるトランジスター１２４および１２５’の構成を示す断面図である。図１３に示すように、ＯＬＥＤ１３０のアノードに接続されたトランジスター１２５’のドレイン（ｎ型拡散層）は最低電位ＶＣＴの与えられたｐウェル内に形成されている。従って、トランジスター１２５’のドレイン１２５Ｄ’からリーク電流が流出することはなく、むしろトランジスター１２５’のドレイン１２５Ｄ’からｐウェルにリーク電流ＩＬ１２５’が流入する。従って、本実施形態では、ＯＬＥＤ１３０の発光期間において、オフ状態であるトランジスター１２５’のドレインからソースに流れる電流（チャネル電流）と、このドレイン１２５Ｄ’およびｐウェル間のリーク電流ＩＬ１２５’との総和がオフ電流Ｉｏｆｆ＿ｏｒｓｔとなる。そして、本実施形態では、このオフ電流Ｉｏｆｆ＿ｏｒｓｔが黒表示時にトランジスター回路１２０から出力される電流Ｉ１２０よりも大きな電流値になっている。

よって、本実施形態によれば、上記第１実施形態と同様、画素回路１１０の黒表示時における黒浮きを抑制することができる。画素回路１１０の黒表示時における黒浮きを抑制することができる。また、本実施形態では、トランジスター１２５’のドレイン及びｐウェル間のリーク電流がオフ電流Ｉｏｆｆ＿ｏｒｓｔに加わるので、オフ時におけるトランジスター１２５’のドレインおよびソース間のリーク電流をその分だけ小さくすることができる。従って、トランジスター１２５’の閾値制御等が容易になるという利点がある。

本実施形態の効果を高めるために、次のことを行うのが好ましい。まず、図１４に例示するように、放電トランジスター１２５’においてＯＬＥＤ１３０に接続されたドレイン１２５Ｄ’の面積をソース１２５Ｓ’の面積よりも広くする。ドレイン１２５Ｄ’の面積を広くすれば、リーク電流ＩＬ１２５’が大きくなるからである。

さらに図１５に例示するように、Ｎチャネルの放電トランジスター１２５’のドレイン１２５Ｄ’の面積を、Ｐチャネル発光制御トランジスター１２４のドレイン１２４Ｄおよびソース１２４Ｓの総面積よりも広くする。ここで、発光制御トランジスター１２４は、駆動トランジスター１２１からの駆動電流をＯＬＥＤ１３０に供給するか否かの切り換え制御を行うものであるため、駆動電流への影響が発生しないように、チャネル幅を大きくすることが多い。このため、発光制御トランジスター１２４のドレイン１２４Ｄおよびソース１２４Ｓの総面積も大きくなり、発光制御トランジスター１２４において発生するリーク電流ＩＬ１２４ａおよびＩＬ１２４ｂも大きくなる。そこで、Ｎチャネルの放電トランジスター１２５のドレインの面積を、Ｐチャネル発光制御トランジスター１２４のドレイン１２４Ｄおよびソース１２４Ｓの総面積よりも広くするのである。このようにすることで、発光制御トランジスター１２４において発生するリーク電流ＩＬ１２４ａおよびＩＬ１２４ｂの総和を上回るリーク電流ＩＬ１２５’を放電トランジスター１２５’のドレイン１２５Ｄ’およびｐウェル間に流すことができ、黒浮きを抑制することができる。

＜変形例＞
本発明は、上述した実施形態に限定されるものではなく、例えば次に述べるような各種の変形が可能である。また、次に述べる変形の態様は、任意に選択された一または複数を、適宜に組み合わせることもできる。

＜変形例１＞
上述した実施形態では、電気光学素子として発光素子であるＯＬＥＤを例示したが、例えば無機発光ダイオードやＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）など、電流に応じた輝度で発光するものであれば良い。

＜変形例２＞
上述した実施形態及び変形例では、データ転送回路４０を用いて、電荷を画素回路１１０に転送することによって、データを画素回路１１０に書き込んだが、本発明はこれに限定されるものではない。また、画素回路１１０は、５個のトランジスター１２１〜１２５で構成されたが、本発明はこれに限定されるものではなく、トランジスター１２３、トランジスター１２５は適宜省略してもよい。つまり、書込用のトランジスター１２２、駆動用のトランジスター１２１、発光制御用のトランジスター１２４を備えるものであってもよい。

＜応用例＞
次に、実施形態等や応用例に係る電気光学装置１を適用した電子機器について説明する。電気光学装置１は、画素が小サイズで高精細な表示な用途に向いている。そこで、電子機器として、ヘッドマウント・ディスプレイを例に挙げて説明する。

図１６は、本発明に係る電気光学装置がヘッドマウント・ディスプレイに適用された様子を示す概略図である。図１６に示すように、本実施形態のヘッドマウント・ディスプレイ２００は、ユーザーの頭部の前方に位置するフロントフレーム２１０と、フロントフレーム２１０の両端に接続され頭部の両側方に位置する一対のサイドフレーム２２０と、フロントフレーム２１０に固定され眼前を覆う光学パネル２５０と、それぞれのサイドフレーム２２０に固定される回路カバー２３０と、電気光学装置２７０と、を備える。ここで、電気光学装置２７０は、上記実施形態および変形例６に従って画面の輝度を調整する機能を有する。

本実施形態の電気光学装置２７０は、表示パネルの数が２つとされる。また、電気光学装置２７０は、上記実施形態における発光期間の調整を行うための調整入力部５１及び調整入力部５２を備える。

一対の表示パネルＤＩ１，ＤＩ２は、光学パネル２５０内に配置され、表示パネルＤＩ１が左眼の眼前に配置され、表示パネルＤＩ２が右眼の眼前に配置される。これらの表示パネルＤＩ１，ＤＩ２から出射する光は光学パネル２５０から出射される。一方の表示パネルＤＩ１はユーザーの左眼で視認され、他方の表示パネルＤＩ２はユーザーの右眼で視認される。

また、本実施形態のヘッドマウント・ディスプレイ２００では、一方のサイドフレーム２２０に調整入力部５１が操作可能に設けられており、他方のサイドフレーム２２０に調整入力部５２が操作可能に設けられている。また、本実施形態のヘッドマウント・ディスプレイ２００では、一方のサイドフレーム２２０に固定される回路カバー２３０内に制御回路３が配置され、他方のサイドフレーム２２０に固定される回路カバー２３０内に電源回路ＤＣが配置される。ただし、これらの配置は適宜変更可能である。

図１７は、本発明に係る電気光学装置がプロジェクターに適用された様子を示す概略図である。図１８に示すようにプロジェクター３００は、筐体３５０と、電気光学装置３７０と、ダイクロイックプリズム３１０と、投影レンズ３２０とを備える。

本実施形態の電気光学装置３７０は、表示パネルの数が３つとされる。また、電気光学装置３７０は、調整入力部５１及び調整入力部５２を備える。

各表示パネルＤＩ１，ＤＩ２，ＤＩ３は筐体３５０内に配置され、表示パネルＤＩ１，ＤＩ２，ＤＩ３の各画素アレイＰＡは、単色の画素Ｐを備える。本実施形態では、表示パネルＤＩ１は赤色の画像を表示し、表示パネルＤＩ２は緑色の画像を表示し、表示部ＤＩ３は青色の画像を表示する。また、それぞれの表示パネルＤＩ１，ＤＩ２，ＤＩ３は、互いに隣り合う表示部の光の出射方向が概ね９０度となるように配置され、本実施形態では、表示パネルＤＩ１と表示パネルＤＩ２とが隣り合い、表示パネルＤＩ２と表示部ＤＩ３とが隣り合い、表示パネルＤＩ１と表示部ＤＩ３とが対向して配置される。

各表示パネルＤＩ１，ＤＩ２，ＤＩ３に囲まれる位置にはダイクロイックプリズム３１０が配置され、各表示パネルＤＩ１，ＤＩ２，ＤＩ３とダイクロイックプリズム３１０の側面である光入射面とが対向している。また、ダイクロイックプリズム３１０の光の出射面側には投影レンズ３２０が配置され、投影レンズ３２０を介して筐体３５０の中の光が筐体３５０の外へ出射することができる。なお、投影レンズ３２０は、１枚のレンズで構成されても、複数のレンズで構成されても良い。

また、筐体３５０の外側には、上記実施形態における発光期間の調整を行うための調整入力部５１及び調整入力部５２が操作可能に設けられている。このプロジェクター３００の使用時において、表示パネルＤＩ１から出射する赤色の光と、表示パネルＤＩ２から出射する緑色の光と、表示パネルＤＩ３から出射する青色の光とが互いに重ね合わされ、赤色の画像と緑色の画像と青色の画像とが重なるカラーの画像が、スクリーン３３０に映し出される。なお、このスクリーン３３０は、光透過型であっても、光反射型のスクリーンであっても良い。

なお、本実施形態では、表示パネルＤＩ１，ＤＩ２，ＤＩ３として、上述したように赤、緑、青の特定の色のみを発光するものに限定されることなく、他の色を発光するものであっても良い。

また、上記実施形態では、各表示パネルＤＩ１，ＤＩ２，ＤＩ３が赤、緑、青の画像を表示する場合について説明したが、それぞれの各表示パネルＤＩ１，ＤＩ２，ＤＩ３が画像を表示せず、各表示パネルＤＩ１，ＤＩ２，ＤＩ３が赤、緑、青の光源となっても良い。この場合、各表示パネルＤＩ１，ＤＩ２，ＤＩ３の前に液晶パネル等を配置して、当該液晶パネルにより、各表示パネルＤＩ１，ＤＩ２，ＤＩ３から出射する光に基づいて画像を表示しても良い。

なお、電気光学装置１については、ヘッドマウント・ディスプレイ２００のほかにも、ビデオカメラやレンズ交換式のデジタルカメラなどにおける電子式ビューファインダー、タブレット端末などの携帯情報端末や腕時計、プロジェクターにおける情報表示部にも適用可能である。

１、２７０、３７０…電気光学装置、１０…表示パネル、３…制御回路、５…データ転送線駆動回路、２０…走査線駆動回路、１２…走査線、１４…データ線、１６…給電線、３０…デマルチプレクサー、７０…データ信号供給回路、１１０，１１０’…画素回路、１１６…給電線、１２１、１２２，１２３，１２４，１２５，１２５’…トランジスター、１３０…ＯＬＥＤ、１３２…保持容量、２００…ヘッドマウント・ディスプレイ、３００…プロジェクター。

Claims (8)

1. データ信号に応じた駆動電流を流すためのＰチャネルトランジスターである駆動トランジスターを有するトランジスター回路と、
   前記トランジスター回路に電気的に接続され、前記駆動電流によって発光する発光素子と、
   前記発光素子の非発光期間にオン状態となり、放電用給電線と、前記トランジスター回路と前記発光素子との接続ノードと、を電気的に接続するＰチャネルトランジスターである放電トランジスターと、
   を備え、
   前記放電トランジスターの閾値電圧の絶対値は、前記駆動トランジスターの閾値電圧の絶対値よりも小さく、
   前記放電トランジスターがオフ状態のときに前記放電トランジスターに流れる第１リーク電流は、前記データ信号が黒表示に相当するときに前記トランジスター回路から出力される第２リーク電流と、シリコン基板のウェル領域から前記放電トランジスターのドレイン領域に向かって流れる第３リーク電流と、の合計よりも大きい、
   ことを特徴とする画素回路。
2. 前記放電トランジスターのチャネル長は、前記駆動トランジスターのチャネル長より短いことを特徴とする請求項１に記載の画素回路。
3. データ信号に応じた駆動電流を流すためのＰチャネルトランジスターである駆動トランジスターを有するトランジスター回路と、
   前記トランジスター回路に電気的に接続され、前記駆動電流によって発光する発光素子と、
   前記発光素子の非発光期間にオン状態となり、放電用給電線と、前記トランジスター回路と前記発光素子との接続ノードと、を電気的に接続するＮチャネルトランジスターである放電トランジスターと、
   を備え、
   前記放電トランジスターがオフ状態のときに前記放電トランジスターに流れる第１リーク電流は、前記データ信号が黒表示に相当するときに前記トランジスター回路から出力される第２リーク電流よりも大きい、
   ことを特徴とする画素回路。
4. 前記放電トランジスターにおいて前記発光素子に接続されたドレイン領域の面積がソース領域の面積よりも広いことを特徴とする請求項３に記載の画素回路。
5. 前記トランジスター回路は、前記駆動トランジスターと前記発光素子との間に接続された発光制御トランジスターを有し、
   前記発光制御トランジスターはＰチャネルトランジスターであり、前記放電トランジスターのドレイン領域の面積は、前記発光制御トランジスターのドレイン領域およびソース領域の総面積よりも広いことを特徴とする請求項３または４に記載の画素回路。
6. データ信号に応じた駆動電流を流すためのＰチャネルトランジスターである駆動トランジスターを有するトランジスター回路と、
   前記トランジスター回路に電気的に接続され、前記駆動電流によって発光する発光素子と、
   前記発光素子の非発光期間にオン状態となり、放電用給電線と、前記トランジスター回路と前記発光素子との接続ノードと、を電気的に接続するＰチャネルトランジスターである放電トランジスターと、
   を備え、
   前記駆動トランジスターがエンハンスメント型トランジスターであり、前記放電トランジスターがデプレッション型トランジスターであり、
   前記放電トランジスターがオフ状態のときに前記放電トランジスターに流れる第１リーク電流は、前記データ信号が黒表示に相当するときに前記トランジスター回路から出力される第２リーク電流と、シリコン基板のウェル領域から前記放電トランジスターのドレイン領域に向かって流れる第３リーク電流と、の合計よりも大きい、
   ことを特徴とする画素回路。
7. 請求項１〜６のいずれか１の請求項に記載の画素回路を有することを特徴とする電気光学装置。
8. 請求項７に記載の電気光学装置を有することを特徴とする電子機器。
   

Images