TW201841105A - 顯示設備 - Google Patents

顯示設備 Download PDF

Info

Publication number
TW201841105A
TW201841105A TW107108538A TW107108538A TW201841105A TW 201841105 A TW201841105 A TW 201841105A TW 107108538 A TW107108538 A TW 107108538A TW 107108538 A TW107108538 A TW 107108538A TW 201841105 A TW201841105 A TW 201841105A
Authority
TW
Taiwan
Prior art keywords
insulating layer
intaglio pattern
layer
pattern
disposed
Prior art date
Application number
TW107108538A
Other languages
English (en)
Other versions
TWI794216B (zh
Inventor
金起旭
朴慶泰
權慧松
李大遠
鄭東勳
郭源奎
金光民
文重守
陳昌奎
曺圭湜
曺成豪
Original Assignee
南韓商三星顯示器有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020170094876A external-priority patent/KR102379352B1/ko
Application filed by 南韓商三星顯示器有限公司 filed Critical 南韓商三星顯示器有限公司
Publication of TW201841105A publication Critical patent/TW201841105A/zh
Application granted granted Critical
Publication of TWI794216B publication Critical patent/TWI794216B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04102—Flexible digitiser, i.e. constructional details for allowing the whole digitising part of a device to be flexed or rolled like a sheet of paper
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02145—Shape of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022—Protective coating, i.e. protective bond-through coating
    • H01L2224/0221—Shape of the protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/32148—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the layer connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

顯示設備包含一包含顯示區域以及非顯示區域的基板、一顯示元件層、一接墊群、一觸控電極層與一觸控絕緣層。在平面圖中，顯示元件層包含被提供在顯示區域內的顯示元件。在平面圖中，接墊群可包含被提供在基板上以及非顯示區域內的輸出接墊。觸控電極層被提供在顯示元件層上。觸控絕緣層被提供在顯示元件層上並且接觸觸控電極層。凹版圖案被提供在與非顯示區域重疊的觸控絕緣層內，並且凹版圖案不與接墊群重疊。

Description

顯示設備
相關申請案之交互參照
本申請案主張分別於2017年03月14日以及2017年07月26日向韓國智慧財產局提出之韓國專利申請號第10-2017-0032016號以及第10-2017-0094876號之優先權，其全部內容透過引用併入本文。
本發明之例示性實施例係關於顯示設備，尤其是關於可撓式顯示設備。
為了在例如電視、行動電話、平板電腦、導航系統、遊戲機及其類似多媒體裝置上的使用，持續地發展各種顯示設備。舉例而言，依據最近科技的進步已發展可撓式顯示設備。
當可撓式顯示設備彎曲時，應力被施加在可撓式顯示設備內，從而對內部零件造成傷害。
根據本發明的一些例示性實施例， 觸控絕緣層可具有能夠避免造成在輸出與輸入接墊之間的短路之脫層問題(delamination problem)的凹版圖案，前述之脫層問題可發生在觸控絕緣層以及層間絕緣層之間。
根據本發明的一些例示性實施例，顯示設備可包含基板、訊號線、顯示元件層、接墊群、中間絕緣層、觸控電極層以及觸控絕緣層。
在例示性實施例中，基板可包含顯示區域以及顯示區域之外的非顯示區域。
在一例示性實施例中，訊號線可被提供在基板上。
在一例示性實施例中，在平面圖中，顯示元件層可被提供在訊號線上並且可包含被提供在顯示區域內的顯示元件。
在一例示性實施例中，在平面圖中，接墊群可包含輸出接墊，輸出接墊係電連接訊號線並且被提供在非顯示區域內。
在一例示性實施例中，中間絕緣層可被提供在訊號線以及顯示元件層之間以暴露輸出接墊。
在一例示性實施例中，觸控電極層可被提供在顯示元件層上。
在一例示性實施例中，觸控絕緣層可被提供在顯示元件層上。在平面圖中，觸控絕緣層可接觸觸控電極層並且可在非顯示區域內定義凹版圖案。
在一例示性實施例中，在平面圖中，凹版圖案可位於輸出接墊以及中間絕緣層之間。
根據本發明的其他例示性實施例，顯示設備可包含基板、訊號線、顯示元件層、接墊群、驅動電路晶片、觸控電極層以及觸控絕緣層。
在一例示性實施例中，基板可包含顯示區域以及顯示區域之外的非顯示區域。
在一例示性實施例中，訊號線可被提供在基板上。
在一例示性實施例中，在平面圖中，顯示元件層可被提供在訊號線上並且可包含被提供在顯示區域內的顯示元件。
在一例示性實施例中，接墊群可包含輸出接墊，在平面圖中，輸出接墊電連接訊號線並且被提供在非顯示區域內。
在一例示性實施例中，驅動電路晶片可接觸接墊群並且可提供訊號給訊號線。
在一例示性實施例中，觸控電極層可被提供在顯示元件層上。
在一例示性實施例中，在平面圖中，觸控絕緣層可被提供在顯示元件層上以定義在非顯示區域內的凹版圖案。
在一例示性實施例中，凹版圖案可不與接墊群重疊並且可與驅動電路晶片重疊。
根據本發明的另一例示性實施例，顯示設備可包含基板、顯示元件層、接墊群、觸控電極層以及觸控絕緣層。
在一例示性實施例中，基板可包含顯示區域以及顯示區域之外的非顯示區域。
在一例示性實施例中，在平面圖中，顯示元件層可被提供在基板上並且可包含被提供在顯示區域內的顯示元件。
在一例示性實施例中，接墊群可被提供在基板上並且可包含輸出接墊，在平面圖中，輸出接墊被提供在非顯示區域內。
在一例示性實施例中，觸控電極層可被提供在顯示元件層上。
在一例示性實施例中，觸控絕緣層可被提供在顯示元件層上並且接觸觸控電極層。
在一例示性實施例中，凹版圖案可被提供在與非顯示區域重疊的觸控絕緣層內，並且凹版圖案可不與接墊群重疊。
現在將參照顯示例示性實施例的附圖更完整地描述本發明的例示性實施例。然而，本發明的例示性實施例可以很多不同形式來具體化並且不應被解釋為受限於本文中闡述的例示性實施例，更準確地說，提供這些實施例以致於本發明將徹底的以及全部的並且將完整地傳達給本發明所屬技術領域中具有通常知識者例示性實施例的概念。在圖式中，層以及區域的厚度為了清楚而被誇大。圖式中同樣的元件符號表示同樣的元件並且因此將省略其描述。
應注意的是這些圖式意旨說明於某些例示性實施例使用的方法、結構以及/或材料之一般特性並且補充下列所提供的書面描述。然而，這些圖式並非依照比例且可能無法準確地反映出任何被指定的實施例之準確結構的或性能的特性並且不應該被解釋為定義或限制於被例示性實施例所涵蓋的數值或性質的範圍內。舉例而言，分子、層、區域以及/或結構的元件之相對的厚度以及位置可能為了清楚而縮減或誇大。在各種圖式中相似的或相同的元件符號之使用意旨指示相似的或相同的元件或特徵之存在。
將理解的是，當一元件被稱為「連接(connected)」或「耦接(coupled)」到另一元件時，其可直接地連接或耦接到另一元件，或可存在中間元件。相反地，當一元件被稱為「直接地連接(directly connected)」或「直接地耦接(directly coupled)」到另一元件時，不存在中間元件。全文中相同符號指示相同元件。如本文中所使用的用語「以及/或(and/or)」包括一或多相關的所列項目的任意以及所有組合。用來描述在元件或層之間的關係之其他字應以類似的方式來解釋(例如：「之間(between)」相對於「直接之間(directly between)」、「鄰近(adjacent)」相對於「直接鄰近(directly adjacent)」、「上方(on)」相對於「直接上方(directly on)」)。
將理解的是，雖然用語「第一(first)」、「第二(second)」等在本文中可用來描述各種元件、組件、區域、層以及 /或切面，這些元件、組件、區域、層以及 /或切面不應被這些用語所限制。這些用語僅用來區別一元件、組件、區域、層或切面與另一元件、組件、區域、層或切面。因此，在沒有違背例示性實施例的教義之下，下列討論的第一元件、組件、區域、層或切面可被稱作第二元件、組件、區域、層或切面。
為了容易描述，空間相關用語，例如「之下(beneath)」、「下方(below)」、「下部(lower)」、「上方(above)」、「上部(upper)」以及其類似用語，可用於本文中來描述圖式中所繪示之一元件或特徵與另一元件或特徵的關係。將理解的是，除了圖式中描繪的方位之外，空間相關用語意旨涵蓋在使用或操作的裝置之不同方位。舉例而言，如果翻轉圖式中的裝置，被描述在其他元件或特徵「下方(below)」或「之下(beneath)」的元件將被轉向為在其他元件或特徵「之上(over)」。因此，例示性用語「下方(below)」可以涵蓋上方與下方兩者的方位。裝置可轉向其他方位(旋轉90度或其他方位)並且在本文中使用的空間相關的描述據此做相對應的解釋。
本文中使用的術語係僅為了描述特定的實施例之目的而不意旨為例示性實施例的限制。如本文中所使用的，單數形式「一(a)」、「一(an)」以及「該(the)」意旨亦包含複數形式，除非內文另有清楚指示。將進一步理解的是，如果使用在本文中，用語「包括(comprises)」、「包括(comprising)」、「包含(includes)」以及或「包含(including)」具體說明所陳述的特徵、整數、步驟、操作、元件以及/或組件的存在，但不排除一或多個其他的特徵、整數、步驟、操作、元件、組件以及/或其群組的存在或附加。
在考慮測量問題以及有關於特定量的測量之誤差(即測量系統的限制)之下，對於如被本發明所屬技術領域中具有通常知識者所認定的特定的數值，如本文使用的「大約(about)」或「近似(approximately)」係包含所陳述的數值以及在偏差的可接受範圍內。舉例而言，「大約(about)」可為在一或多個標準偏差內或在所陳述之數值的± 30%、 20%、 10%、 5%的意思。
在本文中，將參照截面圖來描述本發明的例示性實施例，截面圖係為例示性實施例的理想化實施例(以及中間結構)的示意圖。就其真正的意義來說，舉例而言，將可預期來自製造技術以及/或公差所導致的圖式的形狀之變動。因此，本發明的例示性實施例不應解釋為限制於本文所圖示說明的區域的特定形狀，而是舉例而言，包含製造所導致的形狀偏差。
除非另有定義，本文中使用的所有用語(包含技術的以及科學的用語)具有與本發明所屬技術領域中具有通常知識者對本發明的例示性實施例普通地理解之相同意義。將進一步理解的是，例如在通用字典中所定義的用語應闡釋為具有與其在相關領域的內容一致之意義並且將不闡釋為理想化的或過於正式的意思，除非本文有所定義。
第1圖係繪示根據本發明的一些例示性實施例的顯示設備DM的平面圖。
參照第1圖，顯示設備DM可包含顯示面板DP、驅動電路晶片IC以及可撓式印刷電路板FPC。
顯示面板DP可為發光型顯示面板但本發明不受限於此。在一例示性實施例中，舉例而言，顯示面板DP可為有機發光顯示面板或量子點發光顯示面板。有機發光顯示面板可包含作為發光層的有機發光材料。量子點發光顯示面板可包含作為發光層的量子點以及量子棒。為了簡單起見，後續的描述將參照顯示面板DP為有機發光顯示面板的實例。
顯示面板DP可包含顯示區域DA以及鄰近於顯示區域DA的非顯示區域NDA。非顯示區域NDA可不顯示影像。在一例示性實施例中，舉例而言，顯示區域DA可具有矩形形狀。非顯示區域NDA可包圍顯示區域DA。然而，本發明不受限於此，並且顯示區域DA以及非顯示區域NDA的形狀可作各種變化。
以下，顯示面板DP的短邊的方向將被稱為第一方向DR1、顯示面板DP的長邊的方向將被稱為第二方向DR2，以及垂直於顯示面板DP的上表面之方向，即垂直於第一方向DR1以及第二方向DR2的方向，將被稱為第三方向DR3。
顯示面板DP可包含複數個訊號線以及複數個像素PX。
訊號線可包含掃描線GL、資料線DL以及電源線PL。在顯示面板DP內提供的掃描線GL、資料線DL以及電源線PL中的每一個的數目可以是二個或多個。但為了方便說明，在第1圖中單一地圖示掃描線GL、資料線DL以及電源線PL中的每一個。掃描線GL、資料線DL以及電源線PL可連接到像素PX。此外，第1圖繪示掃描線GL、資料線DL以及電源線PL連結到驅動電路晶片IC的實例。然而，本發明不受限於此，並且一些掃描線GL、資料線DL以及電源線PL可連接到可撓式印刷電路板FPC用來接收驅動訊號。
可藉由圖案化在所提供的不同層的第一導電層以及第二導電層來提供訊號線。以下將更詳細描述第一以及第二導電層的堆疊結構。
顯示面板DP可包含在非顯示區域NDA內提供的掃描驅動電路(未示出)。掃描驅動電路(未示出)可用來接收來自驅動電路晶片IC或可撓式印刷電路板FPC的驅動訊號並且然後提供掃描訊號給掃描線GL。
像素PX可連結到掃描線GL以及資料線DL並且可用來顯示影像。在一例示性實施例中，舉例而言，像素PX可顯示紅色、綠色以及藍色中的一種顏色。然而，本發明不受限於此，並且舉例而言，像素PX可顯示除了紅色、綠色以及藍色之外的其他顏色(例如白色)中之一種。雖然第1圖繪示了像素PX具有矩形之實例，本發明不受限於此。在一例示性實施例中，像素PX可具有例如多邊形、圓形以及橢圓形之各種形狀中之至少一種。
於顯示面板DP的非顯示區域NDA可附加驅動電路晶片IC。驅動電路晶片IC可提供驅動顯示面板DP所需的各種訊號給顯示面板DP。驅動電路晶片IC可作為提供資料訊號給資料線DL之源極驅動電路。然而，本發明不受限於此，並且驅動電路晶片IC亦可當作用來提供掃描訊號給掃描線GL之掃描驅動電路。在一例示性實施例中，舉例而言，驅動電路晶片IC可為整合源極驅動電路以及掃描驅動電路之積體電路，在這個狀況下，可從顯示面板DP中省略掃描驅動電路。
在一些例示性實施例中，舉例而言，驅動電路晶片IC可以晶片接合到面板(chip-on-panel) (COP)上的方式來被設置(例如安裝)在顯示面板DP上。
可撓式印刷電路板FPC可在第二方向DR2上連接到顯示面板DP的末端部分。可撓式印刷電路板FPC可直接被連接到在顯示面板DP內提供的訊號線或可被連接到驅動電路晶片IC以從外部傳輸訊號到顯示面板DP。
第2圖係像素PX的等效電路圖。第2圖係繪示連接到掃描線GL、資料線DL以及電源線PL的像素PX之實例。像素PX的結構不受限於本實例並且可作各種改變。
在一例示性實施例中，舉例而言，有機發光二極體 OLED可為頂射型二極體(top-emission type diode)或底射型二極體(bottom-emission type diode)。像素PX可包含作為用來驅動有機發光二極體OLED的像素驅動電路之第一OR開關電晶體T1、第二OR驅動電晶體以及電容器Cst。第一電源電壓ELVDD可提供於第二OR驅動電晶體T2並且第二電源電壓ELVSS可提供於有機發光二極體OLED。第二電源電壓ELVSS可低於第一電源電壓ELVDD。
若施加掃描訊號於掃描線GL，第一OR開關電晶體T1可輸出施加於資料線DL的資料訊號以響應掃描訊號。電容器Cst可被充電以具有對應於從第一OR開關電晶體T1傳輸之資料訊號的電壓。
第二OR驅動電晶體T2可連接於有機發光二極體OLED。依據電容器Cst內儲存的電荷量，第二OR驅動電晶體T2可控制流過有機發光二極體OLED的驅動電流。當第二OR驅動電晶體T2處於開啟期間時，有機發光二極體OLED可發射光。
第3圖係繪示顯示面板的一部分之對應於像素PX之截面圖。
顯示面板DP可包含基板SUB、電路裝置層CL、顯示元件層DPL、薄膜封裝層TFE以及觸控感測器TS。雖然未示出，顯示面板DP可進一步包含提供在觸控感測器TS上的防反射層(anti-reflection layer)以及/或視窗元件(window member)。
基板SUB可包含至少一個塑料膜。基板SUB可以是可撓的。在一例示性實施例中，基板SUB可以是或可以包含塑料基板、玻璃基板、金屬基板或包含有機/無機複合材料之基板。在基板SUB內可用相同方式來定義參照第1圖所描述的顯示區域DA以及非顯示區域NDA。
電路裝置層CL可包含參照第2圖所描述的訊號線(例如掃描線GL、資料線DL以及電源線PL)。再者，電路裝置層CL可包含第一OR開關電晶體T1、第二OR驅動電晶體T2以及電容器Cst。將參照第3圖例示性地描述第一OR開關電晶體T1。
電路裝置層CL可包含阻隔層BR、主動層ACT、閘極絕緣層GI、閘極GE、層間絕緣層ILD、輸入電極SE以及輸出電極DE、以及中間絕緣層VLD。
阻隔層BR可被提供在基板SUB上用來避免外物潛入設置在阻隔層BR上的層。
雖然未示出，顯示面板DP可進一步包含設置在阻隔層BR上的緩衝層(未示出)。緩衝層(未示出)亦可改善在基板SUB與其上的層之間的黏附特性。阻隔層BR以及緩衝層(未示出)可選擇性地提供在顯示面板DP內或從顯示面板DP省略。
主動層ACT可被提供在阻隔層BR上。主動層ACT可當作第一OR開關電晶體T1的通道區域。在一例示性實施例中，舉例而言，主動層ACT可包含非晶矽、多晶矽或金屬氧化物半導體材料中之至少其一或者主動層ACT可由非晶矽、多晶矽或金屬氧化物半導體材料中之至少其一所組成。
閘極絕緣層GI可設置在主動層ACT上。閘極絕緣層GI可電斷開閘極GE與主動層ACT。
閘極GE可設置在閘極絕緣層GI上。閘極GE可與主動層ACT重疊。
構成訊號線的第一導電層(未示出)可設置在與閘極GE相同的層。
層間絕緣層ILD可設置在閘極GE上。層間絕緣層ILD可電斷開閘極GE與輸入電極SE以及輸出電極DE。層間絕緣層ILD可包含無機材料或者層間絕緣層ILD可由無機材料所組成。在一例示性實施例中，舉例而言，無機材料可包含氮化矽、氮氧化矽以及氧化矽。
輸入電極SE以及輸出電極DE可設置在層間絕緣層ILD上。輸入電極SE以及輸出電極DE可分別地經由被定義在層間絕緣層ILD以及閘極絕緣層GI內的第一接觸孔CH1以及第二接觸孔CH2與主動層ACT電連接。
構成訊號線的第二導電層(未示出)103可設置在與輸入電極SE以及輸出電極DE相同的層。
在上述之實施例中，顯示面板DP被描述為具有於其內閘極GE被設置在主動層ACT上的頂部閘極結構(top-gate structure)，但是在其他實施例中，顯示面板DP可具有於其內閘極GE被設置在主動層ACT下的底部閘極結構(bottom-gate structure)。
中間絕緣層VLD可設置在輸入電極SE以及輸出電極DE上。中間絕緣層VLD可具有平坦的頂部表面。中間絕緣層VLD可包含有機材料或者中間絕緣層VLD可由有機材料所組成。在一實施例中，舉例而言，有機材料可包含丙烯酸樹脂(acrylic resins)、甲基丙烯酸樹脂(methacryl resins)、聚異戊二烯樹脂(polyisoprene resins)、乙烯樹脂(vinyl resins)、環氧樹脂(epoxy resins)、胺甲酸乙酯樹脂(urethane resins)、纖維素樹脂(cellulose resins)、矽氧烷樹脂(siloxane resins)、聚醯亞胺樹脂(polyimide resins)、聚醯胺樹脂(polyamide resins)或二萘嵌苯樹脂(perylene resins)中之至少其一。
顯示元件層DPL可設置在中間絕緣層VLD上。顯示元件層DPL可包含像素限定層PDL以及顯示元件。在一些例示性實施例中，顯示元件可為有機發光二極體OLED。有機發光二極體OLED可包含第一電極AE、電洞控制層HCL、發光層EML、電子控制層ECL以及第二電極CE。
像素限定層PDL可包含有機材料或者像素限定層PDL可由有機材料所組成。第一電極AE可設置在中間絕緣層VLD上。第一電極AE可經由貫穿中間絕緣層VLD的第三接觸孔CH3來連接輸出電極DE。像素限定層PDL可定義第一開口OP1。像素限定層PDL的第一開口OP1可曝露至少一部分的第一電極AE。
在平面圖中，像素PX可設置在像素區域內。像素區域可包含光發射區域PXA以及鄰近於光發射區域PXA的非光發射區域NPXA。非光發射區域NPXA可包圍光發射區域PXA。在所示的例示性實施例中，光發射區域PXA可定義為對應於藉由第一開口OP1曝露的第一電極AE的一區域。
電洞控制層HCL可共同設置於光發射區域PXA以及非光發射區域NPXA。雖然未示出，例如電洞控制層HCL的共同層可被共同設置在複數個像素PX內。
發光層EML可設置在電洞控制層HCL上。發光層EML可設置在對應於第一開口OP1的區域內。換句話說，發光層EML可包含分別被分開地設置於複數個像素PX內的複數個圖案。發光層EML可包含有機材料以及/或無機材料。在所示的例示性實施例中，發光層EML被說明具有圖案化結構。但是在其他例示性實施例中，發光層EML可共同設置來橫跨複數像素PX。在這樣的情況下，發光層EML可發射白色光。在其他例示性實施例中，發光層EML可具有多層結構。
電子控制層ECL可設置在發光層EML上。雖然未示出，電子控制層ECL可共同設置在複數個像素PX內。
第二電極CE可設置在電子控制層ECL上。第二電極CE可共同設置在複數個像素PX內。
薄膜封裝層TFE可設置在第二電極CE上。薄膜封裝層TFE可共同設置在複數個像素PX內。在所示的例示性實施例中，薄膜封裝層TFE可直接地覆蓋第二電極CE。在其他例示性實施例中，覆蓋層(capping layer)可進一步設置在薄膜封裝層TFE以及第二電極CE之間以覆蓋第二電極CE。在此，薄膜封裝層TFE可直接地覆蓋覆蓋層(capping layer)。
薄膜封裝層TFE可包含至少一個無機層(以下稱為無機封裝層)。薄膜封裝層TFE可進一步包含至少一個有機層(以下稱為有機封裝層)。無機封裝層可用來保護顯示元件層DPL免於濕氣或氧氣的影響，並且有機封裝層可用來保護顯示元件層DPL免於例如灰塵粒子的汙染物的影響。在一例示性實施例中，舉例而言，無機封裝層可包含氮化矽、氮氧化矽、氧化矽、氧化鈦或氧化鋁中之至少其一，或者無機封裝層可由氮化矽、氮氧化矽、氧化矽、氧化鈦或氧化鋁中之至少其一所組成。舉例而言，有機封裝層可包含至少一個丙烯酸類有機材料或者有機封裝層可由至少一個丙烯酸類有機材料所組成，但本發明不受限於此。
觸控感測器TS可設置在薄膜封裝層TFE上。觸控感測器TS可獲得外部輸入的位置之座標資訊。
在一些例示性實施例中，觸控感測器TS可被直接地設置在薄膜封裝層TFE上。在說明書中，描述為「被直接地設置」係用來表示續地設置二層連以至於一層接觸另一層的頂部，而沒有在二層之間形成額外黏著層的步驟。
觸控感測器TS可感測外部輸入，舉例而言，以靜電電容感測方式(electrostatic capacitance sensing manner)。然而，本發明不受限於觸控感測器TS的特定感測方法。在其他例示性實施例中，舉例而言，觸控感測器TS可以電磁誘導方式(electromagnetic induction manner)或壓力感測方式(pressure-sensing manner)來感測外部輸入。
觸控感測器TS可具有多層結構。觸控感測器TS可包含一或多個導電層。觸控感測器TS可包含一或多個絕緣層。
第4圖係繪示第3圖的觸控感測器之平面圖，並且第5圖係繪示沿著第4圖的線I-I’截取的截面圖。
觸控感測器TS可包含觸控電極層TML以及觸控絕緣層TSL。觸控絕緣層TSL可接觸觸控電極層TML。
觸控電極層TML可包含第一觸控電極層TML1以及第二觸控電極層TML2。觸控絕緣層TSL可包含第一觸控絕緣層TSL1以及第二觸控絕緣層TSL2。
第二觸控電極層TML2可設置在第一觸控電極層TML1上。
第一觸控電極層TML1以及第二觸控電極層TML2中的每一個可具有單層結構或包含至少一導電層的多層結構。多層結構的導電層可包含選自透明的導電層以及金屬層的至少二個導電層。多層結構的導電層可包含至少二個金屬層，該至少二個金屬層包含彼此不同的金屬。在一例示性實施例中，舉例而言，透明的導電層可包含氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化鋅(ZnO)、氧化銦錫鋅(ITZO)、PEDOT、金屬奈米線或石墨烯中至少其一，或者透明的導電層可由氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化鋅(ZnO)、氧化銦錫鋅(ITZO)、PEDOT、金屬奈米線或石墨烯中至少其一所組成。在一例示性實施例中，舉例而言，金屬層可包含鉬、銀、鈦、銅、鋁或其合金中至少其一，或者金屬層可由鉬、銀、鈦、銅、鋁或其合金中至少其一所組成。在一例示性實施例中，舉例而言，第一觸控電極層TML1以及第二觸控電極層TML2中的每一個可具有包含二個鈦層以及一個介入在其中的鋁層之三層結構。
第一觸控絕緣層TSL1可設置在第一觸控電極層TML1以及第二觸控電極層TML2之間。第二觸控絕緣層TSL2可被提供在顯示面板DP的最上層(例如：薄膜封裝層TFE)與第一觸控電極層TML1之間。然而，本發明不受限於此，並且在其他例示性實施例中，可選擇性地省略第二觸控絕緣層TSL2。
第一觸控絕緣層TSL1以及第二觸控絕緣層TSL2可包含無機材料，或者第一觸控絕緣層TSL1以及第二觸控絕緣層TSL2可由無機材料所組成。在一例示性實施例中，舉例而言，無機材料可包含氮化矽、氮氧化矽以及氧化矽。
觸控感測器TS可進一步包含設置在第二觸控電極層TML2上的平坦化層PAS。平坦化層PAS可具有平坦的表面以及可包含有機材料或者可由有機材料所組成。
如第4圖所示，觸控感測器TS可包含第一觸控電極TE1-1~TE1-5、與第一觸控電極TE1-1~TE1-5連接的第一觸控訊號線SL1-1~SL1-5、第二觸控電極TE2-1~TE2-4、與第二觸控電極TE2-1~TE2-4連接的第二觸控訊號線SL2-1~SL2-4、以及與第一觸控訊號線SL1-1~SL1-5以及第二觸控訊號線SL2-1~SL2-4連接的觸控接墊TS-PD。
第一觸控電極TE1-1~TE1-5中的每一個可具有於其內定義有複數個觸控開口的網狀形狀。第一觸控電極TE1-1~TE1-5中的每一個可包含複數個第一觸控感測單元SP1以及複數個第一連接部分CP1。第一觸控感測單元SP1可排列在第一方向DR1上。第一連接部分CP1中的每一個可將第一觸控感測單元SP1中相鄰的二個彼此連接。雖然未示出，第一觸控訊號線SL1-1~SL1-5可具有網狀形狀。
第二觸控電極TE2-1~TE2-4可與第一觸控電極TE1-1到TE1-52電斷開並且可橫越第一觸控電極TE1-1~TE1-5。第二觸控電極TE2-1~TE2-4中的每一個可具有於其內定義有複數個觸控開口的網狀形狀。第二觸控電極TE2-1~TE2-4中的每一個可包含複數個第二觸控感測單元SP2以及複數個第二連接部分CP2。第二觸控感測單元SP2可排列在第二方向DR2上。第二連接部分CP2中的每一個可將第二觸控感測單元SP2中相鄰的兩個彼此連接。第二觸控訊號線SL2-1~SL2-4亦可具有網狀形狀。
第一觸控電極TE1-1~TE1-5可與第二觸控電極TE2-1~TE2-4電容耦合。施加於第一觸控電極TE1-1~TE1-5的觸控感測訊號可改變在第一觸控感測單元SP1以及第二觸控感測單元SP2之間的電容。
如例示性實施例的實例所示，複數個第一連接部分CP1可由第一觸控電極層TML1所提供，並且，複數個第一觸控感測單元SP1及複數個第二連接部分CP2，可由第二觸控電極層TML2所提供。
然而，本發明不受限於此。第5圖顯示的第一觸控電極層TML1可提供第一觸控感測單元SP1、第一連接部分CP1、第一觸控訊號線SL1-1~SL1-5、第二觸控感測單元SP2、第二連接部分CP2以及第二觸控訊號線SL2-1~SL2-4中的一些，並且其餘的可由第5圖所示的第二觸控電極層TML2提供。
第6圖係繪示第1圖所示的顯示設備之區域AA的放大平面圖。
參照第1圖以及第6圖，顯示面板DP可進一步包含設置在非顯示區域NDA的接墊群PDG以及測試電路TCR。
接墊群PDG可包含輸入接墊IPD以及輸出接墊OPD。輸出接墊OPD可被排列較輸入接墊IPD更靠近顯示區域DA。驅動電路晶片IC可經由輸入接墊IPD以及輸出接墊OPD電連接到顯示面板DP。
顯示面板DP可進一步包含輸出接墊線OPL以及輸入接墊線IPL。輸出接墊線OPL可將輸出接墊OPD連接到一些訊號線(例如：資料線DL)。輸入接墊線IPL可將輸入接墊IPD連接到可撓式印刷電路板FPC。
驅動電路晶片IC可經由輸入接墊線IPL以及輸入接墊IPD來接收從可撓式印刷電路板FPC傳輸的訊號。驅動電路晶片IC可經由輸出接墊OPD以及輸出接墊線OPL來提供訊號給掃描線GL、資料線DL以及電源線PL中至少一個。
輸出接墊OPD可被排列成複數行。第6圖繪示了輸出接墊OPD被排列成三行的實例，但是本發明不受限於此。輸出接墊OPD可被排列成二行或少於兩行行，或者可被排列成四行或多於四行。
第6圖繪示了輸入接墊IPD被排列成一行的實例，但是本發明不受限於此。在一例示性實施例中，輸入接墊IPD可被排列成複數行。
在非顯示區域NDA中，測試電路TCR可與驅動電路晶片IC重疊。顯示面板DP可進一步包含將測試電路TCR連接到輸出接墊OPD的測試接墊線TPL。
在產品出貨之前的最終階段，為了測試顯示面板DP的操作特性，測試電路TCR可經由測試接墊線TPL以及輸出接墊OPD來提供訊號給顯示面板DP。在產品出貨之後，可以關掉測試電路TCR。
根據本發明的一些例示性實施例，測試電路TCR可與驅動電路晶片IC重疊，而不重疊於非重疊於驅動電路晶片IC之非顯示區域NDA的一部分。因此，可以縮小非顯示區域NDA的尺寸並且更有效率地利用被顯示面板DP所佔據的區域。
中間絕緣層VLD可暴露接墊群PDG，並且可以使接墊群PDG接觸驅動電路晶片IC成為可能的。中間絕緣層VLD可覆蓋測試電路TCR並且可保護測試電路TCR。
在一些例示性實施例中，在平面圖中，觸控絕緣層TSL(例如：參照第5圖)可定義設置在接墊群PDG附近的至少一個凹版圖案。以下將更詳細地描述。
第7圖係繪示沿著第6圖的線I-I’截取的截面圖。將參照第7圖來描述輸出接墊OPD中的其中一個之截面結構。輸出接墊OPD以及輸入接墊IPD可具有實質上相同的結構。
參照第1圖、第6圖以及第7圖，顯示面板DP可包含接觸輸出接墊OPD的資料接墊圖案DPP以及閘極接墊圖案GPP。
閘極接墊圖案GPP可設置在與第3圖所示的閘極GE相同的層。資料接墊圖案DPP可設置在與第3圖所示的輸入電極SE以及輸出電極 DE相同的層。輸出接墊OPD可電極在與第5圖所示的第一觸控電極層TML1以及第二觸控電極層TML2中的一個相同的層。在一例示性實施例中，舉例而言，輸出接墊OPD可設置在與第二觸控電極層TML2相同的層。在其他例示性實施例中，必要時可省略資料接墊圖案DPP。
輸出接墊線OPL以及測試接墊線TPL可電極在與閘極接墊圖案GPP相同的層並且可電連接到閘極接墊圖案GPP。
層間絕緣層ILD可定義暴露至少一部分的閘極接墊圖案GPP之第二開口OP2，並且閘極接墊圖案GPP以及資料接墊圖案DPP可經由第二開口OP2來互相接觸。
第一觸控絕緣層TSL1以及第二觸控絕緣層TSL2可定義暴露至少一部分的資料接墊圖案DPP 之第三開口OP3，並且輸出接墊OPD以及資料接墊圖案DPP可經由第三開口OP3來互相接觸。
在一些例示性實施例中，第一觸控絕緣層TSL1以及第二觸控絕緣層TSL2可實質上包含相同材料，並且具有相同形狀的凹版圖案可設置在第一觸控絕緣層TSL1以及第二觸控絕緣層TSL2內。因此，在後續的描述中，將不分別地描述第一觸控絕緣層TSL1以及第二觸控絕緣層TSL2，而將以觸控絕緣層TSL來描述。舉例而言，描述為「凹版圖案設置在觸控絕緣層TSL內」可以指凹版圖案貫穿第一觸控絕緣層TSL1以及第二觸控絕緣層TSL2兩者的意思。
第8圖係根據本發明的一些例示性實施例來說明在第1圖的區域AA內提供的凹版圖案的形狀之放大平面圖，並且第9圖係繪示沿著第8圖的線II-II’截取的截面圖。
參照第8圖以及第9圖，凹版圖案GR可設置在觸控絕緣層TSL內。凹版圖案GR可為貫穿觸控絕緣層TSL的孔洞。然而，本發明不受限於此，凹版圖案GR可貫穿觸控絕緣層TSL並且部分地定義在層間絕緣層ILD的一凹陷處。
在平面圖中，凹版圖案GR可與非顯示區域NDA重疊以及可被設置在接墊群PDG附近 (參照第6圖)。在平面圖中，凹版圖案GR可與驅動電路晶片IC重疊。
在平面圖中，凹版圖案可被設置在輸出接墊以及中間絕緣層之間。即，在平面圖中，凹版圖案GR與接墊群PDG之間的距離可較接墊群PDG與中間絕緣層VLD之間的距離更短。以下，將更詳細地描述凹版圖案GR的形狀。
中間絕緣層VLD可包含第一中間絕緣層VLD1以及第二中間絕緣層VLD2。
第一中間絕緣層VLD1可跟第二中間絕緣層VLD2分隔開。在平面圖中，在第二方向DR2，第二中間絕緣層VLD2可設置在輸出接墊OPD以及輸入接墊IPD之間。第二中間絕緣層VLD2可與驅動電路晶片IC重疊並且覆蓋測試電路TCR。第一中間絕緣層VLD1可以是除了第二中間絕緣層VLD2之外的中間絕緣層VLD之其餘的部分。
第一中間絕緣層VLD1可定義第四開口OP4，並且可經由第四開口OP4曝露接墊群PDG。在平面圖中，第四開口OP4可具有相似於驅動電路晶片IC的矩形形狀。在一例示性實施例中，舉例而言，第四開口OP4可具有第一到第四內側表面。如第8圖所示，第四開口OP4可包含鄰近於顯示區域DA設置且在第一方向延伸的第一內側表面IS1、平行於第一內側表面IS1的第二內側表面IS2，以及將第一內側表面IS1以及第二內側表面IS2互相連接的第三內側表面IS3。雖然，在第8圖中未示出第四內側表面(未示出)，第四內側表面可面對第三內側表面IS3並且可將第一內側表面IS1以及第二內側表面IS2互相連接。
在一些例示性實施例中，凹版圖案GR可包含第一凹版圖案GR1到第三凹版圖案GR3。
第一凹版圖案GR1可在輸出接墊OPD以及第一中間絕緣層VLD1的第一內側表面IS1之間延伸。
輸出接墊OPD可被排列來構成依照鄰近顯示區域DA的順序所列的第一行101、第二行102以及第三行103，並且在此第一凹版圖案GR1可在輸出接墊OPD的第一行101與第一中間絕緣層VLD1的第一內側表面IS1之間延伸。第一凹版圖案GR1可具有在第一方向DR1筆直地延伸的條狀(line shape)。
第一凹版圖案GR1可曝露層間絕緣層ILD。
第二凹版圖案GR2可曝露第二中間絕緣層VLD2以及層間絕緣層ILD。換句話說，觸控絕緣層TSL可不與第二中間絕緣層VLD2重疊。輸出接墊OPD以及輸入接墊IPD可以不被第二凹版圖案GR2曝露。
第三凹版圖案GR3可在輸入接墊IPD與第一中間絕緣層VLD1的第二內側表面IS2之間延伸。第三凹版圖案GR3可具有在第一方向DR1筆直地延伸的條狀(line shape)。
第9圖係繪示透過觸控絕緣層TSL設置第一凹版圖案GR1到第三凹版圖案GR3的實例，但是本發明不受限於此。在一例示性實施例中，第一凹版圖案GR1到第三凹版圖案GR3可部分地定義在層間絕緣層ILD的凹陷。
參照第9圖，顯示設備DM可進一步包含凸塊BMP。凸塊BMP可被黏附到面對顯示面板DP之驅動電路晶片IC的表面。凸塊BMP可包含導電材料或者凸塊BMP可由導電材料所組成。驅動電路晶片IC可經由凸塊BMP來接收電壓以及電流訊號。
可藉由在驅動電路晶片IC以及顯示面板DP之間設置異方性導電膜(anisotropic conductive film)ACF與進行熱壓製程(thermo-compression process) 將驅動電路晶片IC設置(例如：安裝)於顯示面板DP上。異方性導電膜(anisotropic conductive film)ACF可包含複數導電球(conductive balls)150以及將導電球(conductive balls)150封入其中的黏著材料151。導電球(conductive balls)150可將凸塊BMP電連接到輸入接墊IPD以及輸出接墊OPD。
如第9圖所示，輸出接墊OPD可經由設置在觸控絕緣層TSL內的第五開口OP5來接觸輸出資料接墊圖案DPP1，並且輸出資料接墊圖案DPP1可經由設置在層間絕緣層ILD內的第六開口OP6來接觸輸出閘極接墊圖案GPP1。
輸入接墊IPD可經由設置在觸控絕緣層TSL內的第七開口OP7來接觸輸入資料接墊圖案DPP2，並且輸入資料接墊圖案DPP2可經由設置在層間絕緣層ILD內的第八開口OP8來接觸輸入閘極接墊圖案GPP2。
輸出接墊OPD以及輸入接墊IPD可具有實質上如同第7圖之相同的結構，將省略其詳細的描述。
在第9圖中，測試電路TCR可包含第一測試圖案TCR1以及第二測試圖案TCR2中的至少一個。第一測試圖案TCR1可設置在與輸出閘極接墊圖案GPP1以及輸入閘極接墊圖案GPP2相同的層。第二測試圖案TCR2可設置在與輸出資料接墊圖案DPP1以及輸入資料接墊圖案DPP2相同的層。
第10圖係例示地繪示根據本發明的比較例的顯示設備之截面圖。第11圖係繪示根據比較例的顯示設備之縱切面影像。第12圖係繪示根據比較例的發生在包含顯示設備的可攜式終端機內的缺陷之影像。
除了第9圖的凹版圖案GR之外，假設第10圖的顯示設備具有與第9圖相同的結構。第10圖的截面圖對應於第8圖的線III-III’。第10圖中每一個元件的元件符號係以對應於第9圖的顯示設備的元件符號加上「-1」的方式命名。
由於層間絕緣層ILD-1以及觸控絕緣層TSL-1均包含無機材料，其間的黏著強度可為相對地弱。因此，觸控絕緣層TSL-1可容易地從層間絕緣層ILD-1脫層(delaminated)或脫離(detached)。
在一例示性實施例中，舉例而言，裂痕CRK可發生在觸控絕緣層TSL-1內。舉例而言，各種原因可產生裂痕CRK。在加壓驅動電路晶片IC-1的過程中，可藉由來自導電球150-1而在觸控絕緣層TSL-1內釋放的壓力來產生在觸控絕緣層TSL-1內的裂痕CRK。除此之外，當彎曲可撓式顯示面板DP時，在觸控絕緣層TSL-1內可產生裂痕CRK。
在高溫以及高濕度的環境下，包含有機材料的中間絕緣層VLD-1可經由裂痕CRK來吸收濕氣並且可熱膨脹。在這樣的情況下，觸控絕緣層TSL-1可從層間絕緣層ILD-1脫層(delaminated)或脫離(detached)。第11圖顯示互相分離開第一距離DT的觸控絕緣層TSL-1以及層間絕緣層ILD-1。
在觸控絕緣層TSL-1以及層間絕緣層ILD-1之間提供流體路徑PTH的情況下，水分子可經由流體路徑PTH移動到鄰近的接墊，從而導致接墊之間的短路。尤其是，對高解析度的顯示面板DP而言，輸出接墊OPD-1之間的距離可以很近，而因此，短路可透過流體路徑PTH容易地出現在相鄰的輸出接墊OPD-1之間。第10圖繪示了出現在相鄰兩個輸出接墊OPD-1之間的短路之實例。
如在第12圖的區域BB中所繪示的，如果在相鄰的輸出接墊OPD-1之間出現短路，缺陷可以垂直線的形式發生。依據導致短路的輸入接墊IPD-1與輸出接墊OPD-1的結合，根據比較例的顯示設備DM-1的缺陷可以各種形式發生，而不是以第12圖所顯示的垂直線的缺陷。
復參照第8圖以及第9圖，顯示設備DM可包含於其內設置凹版圖案GR的觸控絕緣層TSL，並且在此，凹版圖案GR可避免在觸控絕緣層TSL與層間絕緣層ILD之間發生脫層問題或避免發生可能在觸控絕緣層TSL與層間絕緣層ILD之間發生的脫層問題朝向輸入接墊IPD以及輸出接墊OPD轉移。
除了基板SUB之外，相較於設置在中間絕緣層VLD下的任何其他層，中間絕緣層VLD可具有相對較大的厚度。在一例示性實施例中，舉例而言，中間絕緣層VLD可具有相當於或大於約10000 Å的厚度，並且所有的阻隔層BR、主動層ACT、閘極絕緣層GI、閘極GE、層間絕緣層ILD、輸入電極SE以及輸出電極DE可具有相當於或小於約10000 Å的厚度。
由於中間絕緣層VLD可具有相對較大的厚度，與中間絕緣層VLD的內側表面 (例如：參見第一內側表面IS1到第三內側表面IS3) 重疊之部分觸控絕緣層TSL可具有相對小的厚度，從而容易出現裂痕。此外，在加壓驅動電路晶片IC的過程中，因為在導電球150上釋放的壓力，與驅動電路晶片IC重疊之部分觸控絕緣層TSL可能容易出現裂痕。換句話說，在與中間絕緣層VLD重疊的區域，觸控絕緣層TSL出現裂痕的可能性提高。雖然，在觸控絕緣層TSL與中間絕緣層VLD重疊的區域內發生的裂痕可能造成在觸控絕緣層TSL與層間絕緣層ILD之間的脫層問題，但是根據本發明的一些例示性實施例，將凹版圖案GR設置在一區域能夠避免這樣的脫層問題朝向輸入接墊IPD以及輸出接墊OPD轉移。
第一凹版圖案GR1可避免可能發生在觸控絕緣層TSL與層間絕緣層ILD之間的脫層問題在第二方向DR2上轉移或是從第一中間絕緣層VLD1的第一內側表面IS1朝向輸出接墊OPD轉移。
第二凹版圖案GR2可曝露第二中間絕緣層VLD2，從而避免裂痕發生在第二中間絕緣層VLD2的附近。
第三凹版圖案GR3可避免可能發生在觸控絕緣層TSL與層間絕緣層ILD之間的脫層問題在第二方向DR2上轉移或是從第一中間絕緣層VLD1的第二內側表面IS2朝向輸入接墊IPD轉移。
在根據本發明的一些例示性實施例之顯示設備中，凹版圖案可被提供在觸控絕緣層內，並且凹版圖案可避免可能發生在觸控絕緣層TSL與層間絕緣層ILD之間並且導致輸出接墊OPD與輸入接墊IPD之間短路的脫層問題。
第13圖係繪示根據本發明的其他例示性實施例在第1圖的區域AA內所提供的凹版圖案的形狀之放大平面圖，並且第14圖係繪示沿著第13圖的線II-II’ 截取的截面圖。
除了凹版圖案GR-1的形狀的差異之外，參照第13圖以及第14圖將描述的顯示設備DM1可實質上具有與參照第8圖以及第9圖所描述的顯示設備DM相同的特徵。以下，將更詳細地描述凹版圖案GR-1的形狀，並且將省略其他的元件之詳細的描述。
凹版圖案GR-1可包含第一凹版圖案GR-11到第四凹版圖案GR-14。
第一凹版圖案GR-11到第四凹版圖案GR-14可暴露層間絕緣層ILD。
第一凹版圖案GR-11可在輸出接墊OPD與第一中間絕緣層VLD1的第一內側表面IS1之間延伸。第一凹版圖案GR-11可具有在第一方向DR1上筆直地延伸的條狀。第一凹版圖案GR-11可避免可能發生在觸控絕緣層TSL與層間絕緣層ILD之間的脫層問題在第二方向DR2上轉移或從第一中間絕緣層VLD1的第一內側表面IS1朝向輸出接墊OPD轉移。
第二凹版圖案GR-12可在第二中間絕緣層VLD2與輸出接墊OPD之間延伸。第二凹版圖案GR-12可具有沿著第一方向DR1筆直地延伸的條狀。第二凹版圖案GR-12可避免可能發生在觸控絕緣層TSL與層間絕緣層ILD之間的脫層問題在第二方向DR2上轉移或從輸出接墊OPD朝向第二中間絕緣層VLD2轉移。
第三凹版圖案GR-13可在第二中間絕緣層VLD2與輸入接墊IPD之間延伸。第三凹版圖案GR-13可具有在第一方向DR1筆直地延伸的條狀。第三凹版圖案GR-13可避免可能發生在觸控絕緣層TSL與層間絕緣層ILD之間的脫層問題在第二方向DR2上轉移或從第二中間絕緣層VLD2朝向輸入接墊IPD轉移。
第四凹版圖案GR-14可在輸入接墊IPD與第一中間絕緣層VLD1的第二內側表面IS2之間延伸。第四凹版圖案GR-14可具有沿著第一方向DR1筆直地延伸的條狀。第四凹版圖案GR-14可避免可能發生在觸控絕緣層TSL與層間絕緣層ILD之間的脫層問題在第二方向DR2上轉移或從第一中間絕緣層VLD1的第二內側表面IS2朝向輸入接墊IPD轉移。
第15圖係繪示根據本發明的其他例示性實施例在第1圖的區域AA內所提供的凹版圖案的形狀之放大平面圖。
除了有關於凹版圖案GR-2的差異之外，將參照第15圖描述的顯示設備DM2可實質上具有與參照第13圖以及第14圖所描述的顯示設備DM1相同的特徵。因此，以下將更詳細地描述凹版圖案GR-2的形狀，並且將省略其他的元件之詳細的描述以避免多餘的描述。
凹版圖案GR-2可包含第一凹版圖案GR-21到第六凹版圖案GR-26。
第一凹版圖案GR-21到第四凹版圖案 GR-24可實質上具有與參照第13圖所描述的第一凹版圖案GR-11到第四凹版圖案GR-14相同的特徵，並且其詳細的描述將省略。
第五凹版圖案GR-25可在第二方向DR2上並且沿著鄰近第一中間絕緣層VLD1的第三內側表面IIS3的區域延伸。第五凹版圖案GR-25可將第一凹版圖案GR-21連接到第四凹版圖案GR-24。然而，本發明不受限於此。在考慮底層互連線路的排列之下，第五凹版圖案GR-25可不具有直線形狀但包含在第二方向DR2互相分隔開的複數圖案。第五凹版圖案GR-25可避免可能發生在觸控絕緣層TSL與層間絕緣層ILD之間的脫層問題在第一方向DR1上轉移或從第一中間絕緣層VLD1朝向輸出接墊OPD以及輸入接墊UPD轉移。
第六凹版圖案GR-26可在第二方向DR2上以及沿著鄰近第一中間絕緣層VLD1的第三內側表面IIS3的區域來延伸。第六凹版圖案GR-26可將第二凹版圖案GR-22連接到第三凹版圖案GR-23。然而，本發明不受限於此。在考慮底層互連線路的排列之下，第六凹版圖案GR-26可包含在第二方向DR2互相分隔開的複數圖案。
雖然未示出，但是凹版圖案GR-2可進一步包含第七凹版圖案(未示出)以及第八凹版圖案(未示出)。
第七凹版圖案(未示出)可在第二方向DR2上以及沿著鄰近第一中間絕緣層VLD1的第四內側表面(未示出)的區域來延伸。第七凹版圖案(未示出)可將第一凹版圖案GR-21連接到第四凹版圖案GR-24。
第八凹版圖案(未示出)可在第二方向DR2上以及沿著鄰近第一中間絕緣層VLD1的第四內側表面(未示出)的區域來延伸。第八凹版圖案(未示出)可將第二凹版圖案GR-22連接到第三凹版圖案GR-23。
第16圖係繪示根據本發明的其他例示性實施例在第1圖的區域AA內所提供的凹版圖案的形狀之放大平面圖。
除了有關於凹版圖案GR-3的差異之外，將參照第16圖描述的顯示設備DM3可實質上具有與參照第13圖以及第14圖所描述的顯示設備DM1相同的特徵。因此，以下將更詳細地描述凹版圖案GR-3的形狀並且將省略其他的元件之詳細的描述以避免多餘的描述。
凹版圖案GR-3可包含第一凹版圖案GR-31到第六凹版圖案GR-36。
第一凹版圖案GR-31到第四凹版圖案GR-34可實質上具有與參照第13圖所描述的第一凹版圖案GR-11到第四凹版圖案GR-14相同的特徵並且將省略其詳細的描述。
第五凹版圖案GR-35可在第二方向DR2上以及沿著鄰近第一中間絕緣層VLD1的第三內側表面IIS3的區域來延伸。第五凹版圖案GR-35可將第一凹版圖案GR-31連接到第二凹版圖案GR-32。然而，本發明不受限於此。在考慮底層互連線路的排列之下，第五凹版圖案GR-35可不具有直線形狀但包含在第二方向DR2上互相分隔開的複數圖案。第五凹版圖案GR-35可避免可能發生在觸控絕緣層TSL與層間絕緣層ILD之間的脫層問題在第一方向DR1上轉移或從第一中間絕緣層VLD1朝向輸出接墊OPD轉移。
第六凹版圖案GR-36可在第二方向DR2上以及沿著鄰近第一中間絕緣層VLD1的第三內側表面IIS3的區域來延伸。第六凹版圖案GR-36可將第三凹版圖案GR-33連接到第四凹版圖案GR-34。然而，本發明不受限於此。在考慮底層互連線路的排列之下，第六凹版圖案GR-36可包含在第二方向DR2上互相分隔開的複數圖案。第六凹版圖案GR-36可避免可能發生在觸控絕緣層TSL與層間絕緣層ILD之間的脫層問題在第一方向DR1上轉移或從第一中間絕緣層VLD1朝向輸入接墊IPD轉移。
雖然未示出，但是凹版圖案GR-3可進一步包含第七凹版圖案(未示出)以及第八凹版圖案(未示出)。
第七凹版圖案(未示出)可在第二方向DR2上以及沿著鄰近第一中間絕緣層VLD1的第四內側表面(未示出)的區域來延伸。第七凹版圖案(未示出)可將第一凹版圖案GR-31連接到第二凹版圖案GR-32。
第八凹版圖案(未示出)可在第二方向DR2上以及沿著鄰近第一中間絕緣層VLD1的第四內側表面(未示出)的區域來延伸。第八凹版圖案(未示出)可將第三凹版圖案GR-33連接到第四凹版圖案GR-34。
第17圖係繪示根據本發明的其他例示性實施例在第1圖的區域AA內所提供的凹版圖案的形狀之放大平面圖，並且第18圖係繪示沿著第17圖的線II-II’ 截取的截面圖。
在根據本發明的其他例示性實施例的顯示設備DM4中，凹版圖案GR-4可包含第一凹版圖案GR-41到第五凹版圖案GR-45。
第一凹版圖案GR-41到第四凹版圖案GR-44可實質上具有與參照第13圖以及第14圖所描述的第一凹版圖案GR-11到第四凹版圖案GR-14相同的特徵。
第五凹版圖案GR-45可實質上具有與參照第8圖以及第9圖所描述的第二凹版圖案GR-2相同的特徵。
第二凹版圖案GR-42可跟第五凹版圖案GR-45分隔開，並且第三凹版圖案GR-43可跟第五凹版圖案GR-45分隔開。
第19圖係繪示根據本發明的其他例示性實施例在第1圖的區域AA內所提供的凹版圖案的形狀之放大平面圖。
除了有關於凹版圖案GR-5的差異之外，將參照第19圖所描述的顯示設備DM5可實質上具有與參照第13圖以及第14圖所描述的顯示設備DM1相同的特徵。因此，以下將更詳細地描述凹版圖案GR-5的形狀並將省略其他的元件之詳細的描述以避免多餘的描述。
凹版圖案GR-5可包含第一凹版圖案GR-51到第四凹版圖案GR-54。
第一凹版圖案GR-51到第四凹版圖案GR-54中的每一個可具有在第一方向DR1上延伸的之字形。第一凹版圖案GR-51到第四凹版圖案GR-54中的每一個可包含在至少二個不同方向上互相連接的複數個線形圖案。然而，本發明不受限於此。第一凹版圖案GR-51到第四凹版圖案GR-54中的每一個可包含互相連接的複數個曲面圖案。
第20圖係繪示根據本發明的其他例示性實施例在第1圖的區域AA內所提供的凹版圖案的形狀之放大平面圖。
除了有關於凹版圖案GR-6的差異之外，將參照第20圖所描述的顯示設備DM6可實質上具有與參照第13圖以及第14圖所描述的顯示設備DM1相同的特徵。因此，以下將更詳細地描述凹版圖案GR-6的形狀並且將省略其他的元件之詳細的描述以避免多餘的描述。
凹版圖案GR-6可包含第一凹版圖案GR-61到第八凹版圖案GR-68。第一凹版圖案GR-61到第八凹版圖案GR-68中的每一個可以複數個的形式來設置。
第一凹版圖案GR-61以及第二凹版圖案GR-62可設置在輸出接墊OPD與第一中間絕緣層VLD1的第一內側表面IS1之間。第一凹版圖案GR-61可在第一方向上互相分隔開。第二凹版圖案GR-62可在第一方向上互相分隔開。
當在第二方向DR2上從最鄰近顯示區域DA的輸出接墊OPD來量測時，第一凹版圖案GR-61以及第二凹版圖案GR-62可設置在具有不同距離的二個不同區域內。如第20圖所示，第一凹版圖案GR-61可與最鄰近顯示區域DA的輸出接墊OPD以第一距離TT1分隔開；第二凹版圖案GR-62可與最鄰近顯示區域DA的輸出接墊OPD以不同於第一距離TT1的第二距離TT2分隔開。
在第一方向DR1上，第一凹版圖案GR-61可被提供在第二凹版圖案GR-62之間。
第三凹版圖案GR-63以及第四凹版圖案GR-64可設置在第二中間絕緣層VLD2與輸出接墊OPD之間。在第一方向DR1上，第三凹版圖案GR-63可互相分隔開。在第一方向DR1上，第四凹版圖案GR-64可互相分隔開。
當在第二方向DR2上從最鄰近顯示區域DA的輸出接墊OPD來量測時，第三凹版圖案GR-63以及第四凹版圖案GR-64可設置在具有不同距離的二個不同區域內。如第20圖所示，第三凹版圖案GR-63可與最鄰近顯示區域DA的輸出接墊OPD以第三距離TT3分隔開；第四凹版圖案GR-64可以不同於第三距離TT3的第四距離TT4與最鄰近顯示區域DA的輸出接墊OPD分隔開。
第三凹版圖案GR-63可設置在第四凹版圖案GR-64之間。
第五凹版圖案GR-65以及第六凹版圖案GR-66可設置在第二中間絕緣層VLD2與輸入接墊IPD之間。
第五凹版圖案GR-65以及第六凹版圖案GR-66可具有與第三凹版圖案GR-63以及第四凹版圖案GR-64相似的形狀，並且因此將省略其詳細的描述。
第七凹版圖案GR-67以及第八凹版圖案GR-68可設置在輸入接墊IPD與第一中間絕緣層VLD1的第二內側表面IS2之間。
第七凹版圖案GR-67以及第八凹版圖案GR-68可具有與第一凹版圖案GR-61以及第二凹版圖案GR-62相似的形狀並且因此將省略其詳細的描述。
第21圖係繪示根據本發明的其他例示性實施例在第1圖的區域AA內所提供的凹版圖案的形狀之放大平面圖，並且第22圖係繪示沿著第21圖的線II-II’ 截取的截面圖。
除了有關於凹版圖案GR-7的差異之外，將參照第21圖所描述的顯示設備DM7可實質上具有與參照第13圖以及第14圖所描述的顯示設備DM1相同的特徵。因此，以下將更詳細地描述凹版圖案GR-7的形狀並且將省略其他的元件之詳細的描述以避免多餘的描述。
凹版圖案GR-7可包含第一凹版圖案GR-71到第五凹版圖案GR-75。
第一凹版圖案GR-71到第四凹版圖案GR-74可具有實質上與參照第13圖所描述的第一凹版圖案GR-11到第四凹版圖案GR-14相同的特徵。
第五凹版圖案GR-75可設置為複數個。在一例示性實施例中，舉例而言，複數個第五凹版圖案GR-75可與第二中間絕緣層VLD2重疊。複數個第五凹版圖案GR-75可部分地曝露第二中間絕緣層VLD2。複數個第五凹版圖案GR-75可避免在觸控絕緣層TSL與層間絕緣層ILD之間的脫層問題朝向鄰近區域轉移，前述之脫層問題可能發生在與第二中間絕緣層VLD2重疊的觸控絕緣層TSL。
第23圖係繪示根據本發明的其他例示性實施例在第1圖的區域AA內所提供的凹版圖案的形狀之放大平面圖，並且第24圖係繪示沿著第23圖的線II-II’ 截取的截面圖。
在第23圖所示的顯示設備DM8中，凹版圖案GR-8可包含第一凹版圖案GR-81以及第二凹版圖案GR-82。
第一凹版圖案GR-81可與輸出接墊OPD重疊。在平面圖中，第一凹版圖案GR-81可覆蓋所有的輸出接墊OPD。第一凹版圖案GR-81可避免可能發生在觸控絕緣層TSL與層間絕緣層ILD之間的脫層問題朝向輸出接墊OPD轉移。
第二凹版圖案GR-82可與輸入接墊IPD重疊。在平面圖中，第二凹版圖案GR-82可覆蓋所有的輸入接墊IPD。第二凹版圖案GR-82可避免可能發生在觸控絕緣層TSL與層間絕緣層ILD之間的脫層問題朝向輸入接墊IPD轉移。
第25圖係繪示根據本發明的其他例示性實施例在第1圖的區域AA內所提供的凹版圖案之放大平面圖，並且第26圖係繪示沿著第25圖的線II-II’ 截取的截面圖。
在第25圖所示的顯示設備DM9中，凹版圖案GR-9可包含第一凹版圖案GR-91到第三凹版圖案GR-93。
第一凹版圖案GR-91可設置在輸出接墊OPD與第一中間絕緣層VLD1的第一內側表面IS1之間。在一些例示性實施例中，可以設置複數個第一凹版圖案GR-91。第一凹版圖案GR-91可被放置在輸出接墊線OPL之間，但不與其重疊。第25圖係繪示在對應的鄰近的一對輸出接墊線OPL之間設置有一對第一凹版圖案GR-91的實例，但是本發明不受限於此。
由於第一凹版圖案GR-91不與輸出接墊線OPL重疊，觸控絕緣層TSL可覆蓋輸出接墊線OPL。因此，雖然觸控絕緣層TSL具有第一凹版圖案GR-91，但是觸控絕緣層TSL可用來保護輸出接墊線OPL而且可有助於減少當寄生電容被提供在輸出接墊線OPL之間時可能發生之訊號干擾的問題。
第二凹版圖案GR-92可設置在第二中間絕緣層VLD2 與輸出接墊OPD之間。第二凹版圖案GR-92可設置為複數個。第二凹版圖案GR-92可設置在測試接墊線TPL之間，但不與其重疊。第25圖係繪示在對應的鄰近的一對測試接墊線TPL之間設置有一對第二凹版圖案GR-92的實例，但本發明不受限於此。第二凹版圖案GR-92可具有與第一凹版圖案GR-91相似的功效。
第三凹版圖案GR-93可被提供在輸入接墊IPD與第一中間絕緣層VLD1的第二內側表面IS2之間。第三凹版圖案GR-93可設置為複數個。第三凹版圖案GR-93可設置在輸入接墊線IPL之間，但不與其重疊。第25圖係繪示在對應的鄰近的一對接墊線IPL之間設置有一對第三凹版圖案GR-93的實例，但本發明不受限於此。第三凹版圖案GR-93可具有與第一凹版圖案GR-91相似的功效。
第一凹版圖案GR-91到第三凹版圖案GR-93可設置在觸控絕緣層TSL內。
第一凹版圖案GR-91到第三凹版圖案GR-93可不與線路重疊(例如：輸出接墊線OPL、測試接墊線TPL以及輸入接墊線IPL)，前述之線路係設置在與閘極接墊圖案GPP相同的層。因此， 甚至當第一凹版圖案GR-91到第三凹版圖案GR-93在觸控絕緣層TSL下方延伸，輸出接墊線OPL、測試接墊線TPL以及輸入接墊線IPL可不被第一凹版圖案GR-91到第三凹版圖案GR-93曝露並且可被保護。
第一凹版圖案GR-91到第三凹版圖案GR-93可具有較觸控絕緣層TSL的厚度更大的深度。在一例示性實施例中，舉例而言，第一凹版圖案GR-91到第三凹版圖案GR-93可延伸至貫穿層間絕緣層ILD，而且還貫穿閘極絕緣層GI。第26圖係繪示第一凹版圖案GR-91到第三凹版圖案GR-93貫穿觸控絕緣層TSL、層間絕緣層ILD以及閘極絕緣層GI的實例。在其他例示性實施例中，第一凹版圖案GR-91到第三凹版圖案GR-93可暴露位於閘極絕緣層GI下的底層(例如：第26圖的阻隔層BR)。
在參照第25圖以及第26圖描述的上述實施例中，第一凹版圖案GR-91到第三凹版圖案GR-93不僅可設置在觸控絕緣層TSL內，而且可設置在設置於觸控絕緣層TSL下的層內，此使得更有效地避免可能發生在觸控絕緣層TSL與層間絕緣層ILD之間的脫層問題轉移到鄰近區域為可能的。
第27圖係繪示根據本發明的其他例示性實施例在第1圖的區域AA內所提供的凹版圖案的形狀之放大平面圖，並且第28圖係繪示沿著第27圖的線II-II’ 截取的截面圖。
在第27圖所示的顯示設備DM10中，凹版圖案GR-10可包含第一凹版圖案GR-101到第六凹版圖案GR-106。
第一凹版圖案GR-101到第三凹版圖案GR-103可實質上具有與參照第8圖以及第9圖所描述的第一凹版圖案GR-1到第三凹版圖案GR-3相同的特徵。
第四凹版圖案GR-104到第六凹版圖案GR-106可實質上具有與參照第25圖以及第26圖所描述的第一凹版圖案GR-91到第三凹版圖案GR-93相同的特徵。
第一凹版圖案GR-101以及第四凹版圖案GR-104可互相重疊。第二凹版圖案GR-102以及第五凹版圖案GR-105可互相重疊。第三凹版圖案GR-103以及第六凹版圖案GR-106可互相重疊。
第一凹版圖案GR-101到第三凹版圖案GR-103中的每一個之深度可較第四凹版圖案GR-104到第六凹版圖案GR-106中的每一個之深度還淺。
第一凹版圖案GR-101到第三凹版圖案GR-103可設置在觸控絕緣層TSL內。
第四凹版圖案GR-104到第六凹版圖案GR-106不僅可設置在觸控絕緣層TSL內而且可設置在設置於觸控絕緣層TSL下的至少一層內。第28圖係繪示第四凹版圖案GR-104到第六凹版圖案GR-106貫穿觸控絕緣層TSL、層間絕緣層ILD以及閘極絕緣層GI的實例。
在使用參照第27圖所描述的顯示設備DM10之情況下，可能可以獲得不僅是參照第8圖以及第9圖所描述的顯示設備DM的技術功效，而且可以獲得參照第25圖以及第26圖所描述的顯示設備DM9的技術功效。
第29圖係繪示根據本發明的其他例示性實施例在第1圖的區域AA內所提供的凹版圖案的形狀之放大平面圖，並且第30圖係繪示沿著第29圖的線II-II’ 截取的截面圖。
除了有關於虛擬接墊DPD的差異之外，將參照第29圖以及第30圖所描述的顯示設備DM11可實質上具有與參照第8圖以及第9圖所描述的顯示設備DM相同的特徵。
第29圖以及第30圖係繪示於其中凹版圖案RG-11包含了參照第8圖以及第9圖所描述的第一凹版圖案RG-1到第三凹版圖案RG-3之實例。然而，本發明不受限於此。舉例而言，在第29圖以及第30圖的顯示設備DM11內的凹版圖案RG-11可包含第13圖到第28圖的凹版圖案中之一個。
顯示設備DM11可進一步包含虛擬接墊DPD以及虛擬凸塊DMP。虛擬接墊DPD可具有與輸出接墊OPD以及輸入接墊IPD相同的結構。虛擬凸塊DMP可具有與凸塊BMP相同的結構。虛擬接墊DPD以及虛擬凸塊DMP可互相接觸。虛擬接墊DPD可不用來接收或傳輸操作顯示設備DM11所需的訊號。
虛擬接墊DPD可經由設置在觸控絕緣層TSL內的第九開口OP9來接觸虛擬資料接墊圖案DDP並且虛擬資料接墊圖案DDP可經由在層間絕緣層ILD內的第十開口OP10來接觸虛擬閘極接墊圖案DGP。
虛擬接墊DPD以及虛擬凸塊DMP可與驅動電路晶片IC重疊。在平面圖中，虛擬接墊DPD可設置在第二中間絕緣層VLD2以及輸出接墊OPD之間與/或在第二中間絕緣層VLD2以及輸入接墊IPD之間。在平面圖中，虛擬接墊DPD可設置在測試電路TCR與輸出接墊OPD之間。第29圖係繪示虛擬接墊DPD包含設置在第二中間絕緣層VLD2以及輸出接墊OPD之間的第一虛擬接墊DPD1以及設置在第二中間絕緣層VLD2以及輸入接墊IPD之間的第二虛擬接墊DPD2之實例。虛擬接墊DPD的數目可作各種改變。
當在顯示面板上設置(例如：安裝)驅動電路晶片IC時，在輸出接墊OPD以及輸入接墊IPD上可集中壓力。因此，可集中應力於重疊於輸出接墊OPD以及輸入接墊IPD之顯示設備DM的組件上。參照第29圖以及第30圖所描述的先前的實施例，虛擬接墊DPD以及虛擬凸塊DMP可與驅動電路晶片IC重疊，從而分散在輸出接墊OPD以及輸入接墊IPD上集中的壓力。
第31圖係繪示根據本發明的其他例示性實施例在第1圖的區域AA內所提供的凹版圖案的形狀之放大平面圖，並且第32圖以及第33圖係繪示沿著第31圖的線II-II’ 截取的截面圖。
在第31圖到第33圖的顯示設備DM12以及DM13中，凹版圖案GR-12係繪示為具有與參照第13圖以及第14圖所描述的凹版圖案相似的第一凹版圖案GR-121到第四凹版圖案GR-124。然而，本發明不受限於此。舉例而言，在第31圖到第33圖的顯示設備DM12以及DM13中，凹版圖案GR-12可包含參照第8圖到第28圖所描述的凹版圖案中之一個。
參照第31圖以及第32圖，設置在第二中間絕緣層VLD2內的阻斷穿孔CNT1以及阻斷穿孔CNT2可被定義在顯示設備DM12內。在平面圖中，阻斷穿孔CNT1以及阻斷穿孔CNT2可在第一方向DR1上延伸。阻斷穿孔CNT1以及阻斷穿孔CNT2可不與測試電路TCR重疊。在平面圖中，阻斷穿孔CNT1以及阻斷穿孔CNT2可包含有測試電路TCR介入在其中的互相面對的第一阻斷穿孔CNT1以及第二阻斷穿孔CNT2。
參照第31圖以及第33圖，不僅設置在第二中間絕緣層VLD2內也設置在層間絕緣層ILD內的阻斷穿孔CNT1以及阻斷穿孔CNT2可被定義在顯示設備DM13內。阻斷穿孔CNT1以及阻斷穿孔CNT2可貫穿第二中間絕緣層VLD2以及層間絕緣層ILD二者。
根據本發明的一些例示性實施例，顯示設備可包含具有凹版圖案的觸控絕緣層。凹版圖案可避免可能發生在觸控絕緣層與層間絕緣層之間並導致在輸出接墊OPD與輸入接墊IPD之間的短路的脫層問題。
雖然本發明的例示性實施例已具體地呈現與描述，將理解的是，在不違背附加的申請專利範圍的精神與範疇之下，本發明所屬技術領域中具有通常知識者可作各種形式及細節上的改變。
101、102、103‧‧‧第一行、第二行、第三行
150、150-1‧‧‧導電球
151、151-1‧‧‧黏著材料
I、I’、II、II’、III、III’‧‧‧截取線的端點
AA‧‧‧區域
ACF‧‧‧異方性導電膜
ACT‧‧‧主動層
AE‧‧‧第一電極
BB‧‧‧區域
BMP、BMP-1‧‧‧凸塊
BR、BR-1‧‧‧阻隔層
CE‧‧‧第二電極
CH1、CH2、CH3‧‧‧第一接觸孔、第二接觸孔、第三接觸孔
CL‧‧‧電路裝置層
CNT1、CNT2‧‧‧阻斷穿孔
CP1、CP2‧‧‧第一連接部分、第二連接部分
CRK‧‧‧裂痕
Cst‧‧‧電容器
DA‧‧‧顯示區域
DE‧‧‧輸出電極
DL‧‧‧資料線
DP‧‧‧顯示面板
DPD、DPD1、DPD2‧‧‧虛擬接墊、第一虛擬接墊、第二虛擬接墊
DPL‧‧‧顯示元件層
DPP‧‧‧資料接墊圖案
DPP1、DPP1-1‧‧‧輸出資料接墊圖案
DPP2、DPP2-1‧‧‧輸入資料接墊圖案
DM、DM1、DM2、DM3、DM4、DM5、DM6、DM7、DM8、DM9、DM10、DM11、DM12、DM13、DM-1‧‧‧顯示設備
DR1‧‧‧第一方向
DR2‧‧‧第二方向
DR3‧‧‧第三方向
DT‧‧‧第一距離
ECL‧‧‧電子控制層
ELVDD、
ELVSS‧‧‧第一電源電壓、第二電源電壓
EML‧‧‧發光層
FPC‧‧‧可撓式印刷電路板
GE‧‧‧閘極
GI、GI-1‧‧‧閘極絕緣層
GL‧‧‧掃描線
GPP‧‧‧閘極接墊圖案
GPP1、GPP1-1‧‧‧出閘極接墊圖案
GPP2、GPP2-1‧‧‧輸入閘極接墊圖案
GR、GR1、GR2、GR3、GR-1、GR-11、GR-12、GR-13、GR-14、GR-2、GR-21、GR-22、GR-23、GR-24、GR-25、GR-26、GR-3、GR-31、GR-32、GR-33、GR-34、GR-35、GR-36、GR-4、GR-41、GR-42、GR-43、GR-44、GR-45、GR-5、GR-51、GR-52、GR-53、GR-54、GR-6、GR-61、GR-62、GR-63、GR-64、GR-65、GR-66、GR-67、GR-68、GR7、GR-71、GR-72、GR-73、GR-74、GR-75、GR-8、GR-81、GR-82、GR-9、GR-91、GR-92、GR-93、GR-10、GR-101、GR-102、GR-103、GR-104、GR-105、GR-106、GR-121、GR-122、GR-123、GR-124‧‧‧凹版圖案
HCL‧‧‧電洞控制層
IC、IC-1‧‧‧驅動電路晶片
ILD、ILD-1‧‧‧層間絕緣層
IPD、IPD-1‧‧‧輸入接墊
IPL‧‧‧輸入接墊線
IS1、IS1-1‧‧‧第一內側表面
IS2、IS2-1‧‧‧第二內側表面
IS3‧‧‧第三內側表面
NDA‧‧‧非顯示區域
NPXA‧‧‧非光發射區域
OLED‧‧‧有機發光二極體
OP1-OP9‧‧‧第一開口~第九開口
OPD、OPD-1‧‧‧輸出接墊
OPL‧‧‧輸出接墊線
PAS、PAS-1‧‧‧平坦化層
PDG‧‧‧接墊群
PDL‧‧‧像素限定層
PL‧‧‧測試接墊線
PTH‧‧‧流體路徑
PX‧‧‧像素
PXA‧‧‧光發射區域
SE‧‧‧輸入電極
SL1-1、SL1-2、SL1-3、SL1-4、SL1-5‧‧‧第一觸控訊號線
SL2-1、SL2-2、SL2-3、SL2-4‧‧‧第二觸控訊號線
SP1、SP2‧‧‧第一觸控感測單元、第二觸控感測單元
SUB、SUB-1‧‧‧基板
T1、T2‧‧‧第一OR開關電晶體、第二OR驅動電晶體
TCR、TCR-1‧‧‧測試電路
TCR1、TCR1-1‧‧‧第一測試圖案
TCR2、TCR2-1‧‧‧第二測試圖案
TE1-1、TE1-2、TE1-3、TE1-4、TE1-5‧‧‧第一觸控電極
TE2-1、TE2-2、TE2-3、TE2-4‧‧‧第二觸控電極
TFE‧‧‧薄膜封裝層
TML、TML1、TML2‧‧‧觸控電極層、第一觸控電極層、第二觸控電極層
TPL‧‧‧測試接墊線
TS‧‧‧觸控感測器
TSL、TSL-1‧‧‧觸控絕緣層
TSL1、TSL2‧‧‧第一觸控絕緣層、第二觸控絕緣層
TS-PD‧‧‧觸控接墊
TT1-TT4‧‧‧第一距離~第四距離
VLD‧‧‧中間絕緣層
VLD1、VLD1-1‧‧‧第一中間絕緣層
VLD2、VLD2-1‧‧‧第二中間絕緣層
結合附圖，下列簡單描述將更清楚地理解例示性實施例。如本文所描述的，所附圖式表示非限制的例示性實施例。
第1圖係繪示根據本發明的顯示設備的例示性實施例的平面圖。
第2圖係繪示單一像素的等效電路圖。
第3圖係繪示顯示面板的一部分之對應於單一像素的截面圖。
第4圖係繪示第3圖的觸控感測器之平面圖。
第5圖係繪示沿著第4圖的線I-I’截取的截面圖。
第6圖係繪示第1圖所示的顯示設備之區域AA的放大平面圖。
第7圖係繪示沿著第6圖的線I-I’截取的截面圖。
第8圖係繪示根據本發明繪示於第1圖的區域AA內的凹版圖案的形狀的例示性實施例之放大平面圖。
第9圖係繪示沿著第8圖的線II-II’ 截取的截面圖。
第10圖係例示地說明根據本發明的比較例的顯示設備之截面圖。
第11圖係繪示顯示根據比較例的顯示設備之縱切面的影像。
第12圖係繪示顯示根據比較例發生在包含顯示設備的可攜式終端機內的缺陷之影像。
第13圖係繪示根據本發明在第1圖的區域AA內所提供的凹版圖案的形狀的另一例示性實施例之放大平面圖。
第14圖係繪示沿著第13圖的線II-II’ 截取的截面圖。
第15圖係繪示根據本發明在第1圖的區域AA內所提供的凹版圖案的形狀的另一例示性實施例之放大平面圖。
第16圖係繪示根據本發明在第1圖的區域AA內所提供的凹版圖案的形狀的另一例示性實施例之放大平面圖。
第17圖係繪示根據本發明在第1圖的區域AA內所提供的凹版圖案的形狀的另一例示性實施例之放大平面圖。
第18圖係繪示沿著第17圖的線II-II’ 截取的截面圖。
第19圖係繪示根據本發明在第1圖的區域AA內所提供的凹版圖案的形狀的另一例示性實施例之放大平面圖。
第20圖係繪示根據本發明在第1圖的區域AA內所提供的凹版圖案的形狀的另一例示性實施例之放大平面圖。
第21圖係繪示根據本發明在第1圖的區域AA內所提供的凹版圖案的形狀的另一例示性實施例之放大平面圖。
第22圖係繪示沿著第21圖的線II-II’ 截取的截面圖。
第23圖係繪示根據本發明在第1圖的區域AA內所提供的凹版圖案的形狀的另一例示性實施例之放大平面圖。
第24圖係繪示沿著第23圖的線II-II’ 截取的截面圖。
第25圖係繪示根據本發明在第1圖的區域AA內所提供的凹版圖案的形狀的另一例示性實施例之放大平面圖。
第26圖係繪示沿著第25圖的線II-II’ 截取的截面圖。
第27圖係繪示根據本發明在第1圖的區域AA內所提供的凹版圖案的形狀的另一例示性實施例之放大平面圖。
第28圖係繪示沿著第27圖的線II-II’ 截取的截面圖。
第29圖係繪示根據本發明在第1圖的區域AA內所提供的凹版圖案的形狀的另一例示性實施例之放大平面圖。
第30圖係繪示沿著第29圖的線II-II’ 截取的截面圖。
第31圖係繪示根據本發明在第1圖的區域AA內所提供的凹版圖案的形狀的另一例示性實施例之放大平面圖。
第32圖以及第33圖係繪示沿著第31圖的線II-II’ 截取的截面圖。

Claims (27)

  1. 一種顯示設備，其包含： 一基板，包含一顯示區域以及在該顯示區域外的一非顯示區域； 複數個訊號線，設置在該基板上； 一顯示元件層，設置在該複數個訊號線上，該顯示元件層在平面圖中包括設置在該顯示區域內的顯示元件； 一接墊群，包含與該複數個訊號線電連接以及在平面圖中設置在該非顯示區域內的複數個輸出接墊； 一中間絕緣層，設置在該複數個訊號線以及該顯示元件層之間並且暴露該複數個輸出接墊； 一觸控電極層，設置在該顯示元件層上；以及 一觸控絕緣層，設置在該顯示元件層上，該觸控絕緣層接觸該觸控電極層並且在平面圖中在該非顯示區域內定義一凹版圖案； 其中在平面圖中該凹版圖案位於該複數個輸出接墊以及該中間絕緣層之間。
  2. 如申請專利範圍第1項所述之顯示設備，其進一步包括一層間絕緣層，其中該複數個訊號線包括一第一導電層以及在該第一導電層上的一第二導電層； 該層間絕緣層設置在該第一導電層與該第二導電層之間；以及 該層間絕緣層以及該觸控絕緣層中的每一個包括無機材料。
  3. 如申請專利範圍第2項所述之顯示設備，其中該觸控絕緣層以及該層間絕緣層部分地互相接觸，並且該凹版圖案暴露該層間絕緣層。
  4. 如申請專利範圍第1項所述之顯示設備，進一步包括： 一驅動電路晶片，其與該接墊群電連接並且提供訊號給該複數個訊號線；以及 一測試電路，係與該驅動電路晶片重疊以及與該複數個輸出接墊電連接。
  5. 如申請專利範圍第1項所述之顯示設備，其中該接墊群進一步包括輸入接墊，該輸入接墊在平面圖中係設置在該非顯示區域內並且與該複數個輸出接墊分隔開；並且 該中間絕緣層包括： 一第一中間絕緣層，在其內定義暴露該接墊群的一開口；以及 一第二中間絕緣層，其在平面圖中與該第一中間絕緣層分隔開並且被設置在該輸入接墊以及該複數個輸出接墊之間。
  6. 如申請專利範圍第5項所述之顯示設備，其中該凹版圖案包括一第一凹版圖案，該第一凹版圖案係設置在該複數個輸出接墊以及鄰近該顯示區域的該第一中間絕緣層的該開口的一側表面之間。
  7. 如申請專利範圍第6項所述之顯示設備，其中該凹版圖案進一步包括完全地暴露該第二中間絕緣層的一第二凹版圖案。
  8. 如申請專利範圍第6項所述之顯示設備，其中該凹版圖案進一步包括被提供在該複數個輸出接墊以及該第二中間絕緣層之間的一第二凹版圖案。
  9. 如申請專利範圍第6項所述之顯示設備，其中該第一凹版圖案在一第一方向延伸；以及 該凹版圖案進一步包括在垂直於該第一方向的一第二方向延伸之一第二凹版圖案。
  10. 如申請專利範圍第6項所述之顯示設備，其中該凹版圖案進一步包括： 一第二凹版圖案，其被提供在該複數個輸出接墊以及該第二中間絕緣層之間；以及 一第三凹版圖案，其與該第二凹版圖案分隔開並且暴露該第二中間絕緣層。
  11. 如申請專利範圍第6項所述之顯示設備，其中該第一凹版圖案以之字形延伸。
  12. 如申請專利範圍第6項所述之顯示設備，其中該凹版圖案進一步包括一第二凹版圖案，其被提供在該複數個輸出接墊以及鄰近該顯示區域的該第一中間絕緣層的該開口的該側表面之間並且與該第一凹版圖案分隔開； 其中該第一凹版圖案以及該第二凹版圖案排列在當從該複數個輸出接墊中的一個來量測時具有彼此不同的距離的二個不同的區域內。
  13. 如申請專利範圍第12項所述之顯示設備，其中該第一凹版圖案以及該第二凹版圖案係皆為複數個，並且該複數個第一凹版圖案在一第一方向上互相分隔開； 該複數個第二凹版圖案在該第一方向上互相分隔開；以及 該複數個第一凹版圖案係在該第一方向上被提供在該複數個第二凹版圖案之間。
  14. 如申請專利範圍第6項所述之顯示設備，其中該凹版圖案進一步包括暴露該第二中間絕緣層的一部份之複數個第二凹版圖案。
  15. 如申請專利範圍第5項所述之顯示設備，其中該凹版圖案包括與所有的該複數個輸出接墊重疊的一第一凹版圖案。
  16. 如申請專利範圍第5項所述之顯示設備，其進一步包括連接該複數個輸出接墊到一部份的該複數個訊號線的複數個輸出接墊線； 其中該凹版圖案包括一第一凹版圖案，其被提供在該複數個輸出接墊以及鄰近該顯示區域的該第一中間絕緣層的該開口的一側表面之間並且被提供在相鄰的該複數個輸出接墊線之間。
  17. 如申請專利範圍第16項所述之顯示設備，其中該第一凹版圖案的深度大於該觸控絕緣層的厚度。
  18. 如申請專利範圍第16項所述之顯示設備，其中該凹版圖案進一步包括一第二凹版圖案，其被提供在該複數個輸出接墊以及鄰近該顯示區域的該第一中間絕緣層的該開口的一側表面之間並且與該第一凹版圖案重疊。
  19. 如申請專利範圍第18項所述之顯示設備，其中該第一凹版圖案的深度大於該第二凹版圖案的深度。
  20. 如申請專利範圍第4項所述之顯示設備，進一步包括一虛擬接墊，其在平面圖中與該驅動電路晶片重疊並且設置在該複數個輸出接墊以及該測試電路之間。
  21. 如申請專利範圍第5項所述之顯示設備，其中在該第二中間絕緣層內定義一阻斷穿孔。
  22. 如申請專利範圍第21項所述之顯示設備，其進一步包括一層間絕緣層，其中該複數個訊號線包括一第一導電層以及在該第一導電層上的一第二導電層； 該層間絕緣層設置在該第一導電層以及該第二導電層之間；以及 該阻斷穿孔貫穿該層間絕緣層。
  23. 一種顯示設備，其包含： 一基板，包含一顯示區域以及在該顯示區域外的一非顯示區域； 複數個訊號線，設置在該基板上； 一顯示元件層，設置在該複數個訊號線上，該顯示元件層在平面圖中包括設置在該顯示區域內的顯示元件； 一接墊群，包含與該複數個訊號線電連接並且在平面圖中設置在該非顯示區域內的複數個輸出接墊； 一驅動電路晶片，接觸該接墊群並且提供訊號給該複數個訊號線； 一觸控電極層，設置在該顯示元件層上；以及 一觸控絕緣層，係設置在該顯示元件層上，該觸控絕緣層在平面圖中定義了在該非顯示區域內的一凹版圖案， 其中該凹版圖案不與該接墊群重疊而與該驅動電路晶片重疊。
  24. 如申請專利範圍第23項所述之顯示設備，其進一步包括一層間絕緣層，其中該複數個訊號線包括一第一導電層以及在該第一導電層上的一第二導電層； 該層間絕緣層係設置在該第一導電層與該第二導電層之間；以及 該層間絕緣層中以及該觸控絕緣層中的每一個包括無機材料。
  25. 如申請專利範圍第24項所述之顯示設備，其中該觸控絕緣層以及該層間絕緣層部分地互相接觸，並且該凹版圖案暴露該層間絕緣層。
  26. 如申請專利範圍第23項所述之顯示設備，其進一步包括與該驅動電路晶片重疊並且與該複數個輸出接墊電連接的一測試電路； 其中該接墊群進一步包括輸入接墊，該輸入接墊在平面圖中係設置在該非顯示區域中並且面對該複數個輸出接墊，該測試電路介在該輸入接墊以及該複數個輸出接墊之間。
  27. 一種顯示設備，其包含： 一基板，包含一顯示區域以及在該顯示區域外的一非顯示區域； 一顯示元件層，係設置在該基板上，該顯示元件層在平面圖中包括設置在該顯示區域內的顯示元件； 一接墊群，係設置在該基板上，該接墊群在平面圖中包括設置在該非顯示區域內的複數個輸出接墊； 一觸控電極層，係設置在該顯示元件層上；以及 一觸控絕緣層，係設置在該顯示元件層上並且接觸該觸控電極層； 其中一凹版圖案被提供在與該非顯示區域重疊的該觸控絕緣層內，並且該凹版圖案不與該接墊群重疊。
TW107108538A 2017-03-14 2018-03-14 顯示設備 TWI794216B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
??10-2017-0032016 2017-03-14
KR20170032016 2017-03-14
KR10-2017-0032016 2017-03-14
KR10-2017-0094876 2017-07-26
KR1020170094876A KR102379352B1 (ko) 2017-03-14 2017-07-26 표시 장치
??10-2017-0094876 2017-07-26

Publications (2)

Publication Number Publication Date
TW201841105A true TW201841105A (zh) 2018-11-16
TWI794216B TWI794216B (zh) 2023-03-01

Family

ID=61683581

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107108538A TWI794216B (zh) 2017-03-14 2018-03-14 顯示設備

Country Status (5)

Country Link
US (5) US10615242B2 (zh)
EP (1) EP3376350B1 (zh)
JP (2) JP7146421B2 (zh)
CN (2) CN108573997B (zh)
TW (1) TWI794216B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI742522B (zh) * 2020-01-30 2021-10-11 友達光電股份有限公司 顯示面板及其製造方法
TWI773407B (zh) * 2021-06-25 2022-08-01 凌巨科技股份有限公司 彎曲型顯示面板
TWI807554B (zh) * 2020-12-31 2023-07-01 南韓商樂金顯示科技股份有限公司 顯示設備及包括其的多螢幕顯示設備

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10297653B2 (en) * 2014-07-23 2019-05-21 Sony Corporation Display device, method of manufacturing display device, and electronic apparatus
CN109102772B (zh) * 2017-06-20 2023-11-21 昆山国显光电有限公司 驱动电路板和显示装置
KR102503732B1 (ko) 2017-11-30 2023-02-27 삼성디스플레이 주식회사 표시 장치
CN109407434B (zh) * 2018-11-22 2020-11-24 武汉华星光电技术有限公司 液晶显示装置
CN109698160B (zh) * 2018-12-27 2020-09-25 厦门天马微电子有限公司 阵列基板及其制作方法、显示面板、显示装置
KR102626707B1 (ko) * 2018-12-27 2024-01-17 엘지디스플레이 주식회사 표시장치
CN109871151B (zh) * 2019-03-29 2021-09-28 上海中航光电子有限公司 显示面板和显示装置
KR20200116577A (ko) * 2019-04-01 2020-10-13 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN112201155A (zh) 2019-07-08 2021-01-08 瀚宇彩晶股份有限公司 显示面板
CN111445806B (zh) * 2020-04-16 2022-07-26 上海中航光电子有限公司 显示面板和显示装置
KR20210130333A (ko) * 2020-04-21 2021-11-01 삼성디스플레이 주식회사 표시장치 및 그 검사방법
US11978743B2 (en) * 2020-12-01 2024-05-07 Everdisplay Optronics (Shanghai) Co., Ltd TFT array substrate and display panel including the same
CN114639320B (zh) * 2020-12-15 2023-09-19 Tcl商用信息科技(惠州)有限责任公司 一种显示屏壳体及显示屏
US20240221552A1 (en) * 2021-06-09 2024-07-04 Sharp Display Technology Corporation Display device
KR20240050553A (ko) * 2022-10-11 2024-04-19 삼성디스플레이 주식회사 표시 장치

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3046955A (en) 1956-07-13 1962-07-31 Rossi Giovanni Heat exchanger with tubular elements, especially for hot-water and superheated-water heating boilers
JP3901004B2 (ja) 2001-06-13 2007-04-04 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに電子機器
US6835954B2 (en) * 2001-12-29 2004-12-28 Lg.Philips Lcd Co., Ltd. Active matrix organic electroluminescent display device
KR100895311B1 (ko) 2002-11-19 2009-05-07 삼성전자주식회사 액정 표시 장치 및 그 검사 방법
KR100943730B1 (ko) 2003-06-27 2010-02-23 엘지디스플레이 주식회사 씨오지 방식 디스플레이 장치
JP2008152177A (ja) 2006-12-20 2008-07-03 Sony Corp 表示デバイス駆動回路、表示デバイス、電子機器、表示デバイス駆動方法及びコンピュータプログラム
KR101427135B1 (ko) 2008-10-14 2014-08-07 엘지디스플레이 주식회사 씨오지 타입 액정표시장치용 어레이 기판
US9244573B2 (en) 2010-03-03 2016-01-26 Miraenanotech Co., Ltd. Capacitive touch panel including embedded sensing electrodes
KR101826898B1 (ko) * 2011-05-26 2018-03-23 삼성디스플레이 주식회사 표시패널
KR101341030B1 (ko) 2012-08-29 2013-12-13 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102010492B1 (ko) 2013-01-31 2019-08-13 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법
JP6130721B2 (ja) 2013-04-26 2017-05-17 株式会社ジャパンディスプレイ 平面表示装置
US9472507B2 (en) * 2013-06-17 2016-10-18 Samsung Display Co., Ltd. Array substrate and organic light-emitting display including the same
KR102257119B1 (ko) 2013-06-17 2021-05-31 삼성디스플레이 주식회사 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
KR102089246B1 (ko) 2013-07-19 2020-03-16 엘지디스플레이 주식회사 플렉서블 디스플레이 장치 및 플렉서블 디스플레이 장치의 제조방법
JP5964807B2 (ja) 2013-08-30 2016-08-03 エルジー ディスプレイ カンパニー リミテッド フレキシブル有機電界発光装置及びその製造方法
KR102132697B1 (ko) * 2013-12-05 2020-07-10 엘지디스플레이 주식회사 휘어진 디스플레이 장치
KR102227875B1 (ko) 2014-05-30 2021-03-15 엘지디스플레이 주식회사 유기 발광 디스플레이 장치
KR101725893B1 (ko) * 2014-06-24 2017-04-12 엘지디스플레이 주식회사 터치스크린 패널 일체형 표시장치 및 제조방법
US9287329B1 (en) * 2014-12-30 2016-03-15 Lg Display Co., Ltd. Flexible display device with chamfered polarization layer
KR102283002B1 (ko) 2015-02-16 2021-07-30 삼성디스플레이 주식회사 표시장치
KR102323242B1 (ko) * 2015-03-10 2021-11-08 삼성디스플레이 주식회사 가요성 표시 장치
KR102362819B1 (ko) 2015-03-23 2022-02-14 삼성디스플레이 주식회사 가요성 표시 장치
US10050090B2 (en) * 2015-03-25 2018-08-14 Sharp Kabushiki Kaisha Display device having a suppression
US9614183B2 (en) * 2015-04-01 2017-04-04 Apple Inc. Organic light-emitting diode displays with crack detection and crack propagation prevention circuitry
US20180165996A1 (en) 2015-06-18 2018-06-14 Sharp Kabushiki Kaisha Flexible electronic device and method for manufacturing flexible electronic device
US10168844B2 (en) 2015-06-26 2019-01-01 Samsung Display Co., Ltd. Flexible display device
KR102517446B1 (ko) * 2015-12-02 2023-04-04 엘지디스플레이 주식회사 표시장치 및 그 제조방법
KR102400022B1 (ko) * 2015-12-30 2022-05-19 엘지디스플레이 주식회사 측부 구부림 구조를 갖는 플렉서블 유기발광 다이오드 표시장치
KR101926527B1 (ko) * 2016-09-30 2018-12-10 엘지디스플레이 주식회사 터치 센서를 가지는 유기 발광 표시 장치 및 그 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI742522B (zh) * 2020-01-30 2021-10-11 友達光電股份有限公司 顯示面板及其製造方法
TWI807554B (zh) * 2020-12-31 2023-07-01 南韓商樂金顯示科技股份有限公司 顯示設備及包括其的多螢幕顯示設備
TWI773407B (zh) * 2021-06-25 2022-08-01 凌巨科技股份有限公司 彎曲型顯示面板

Also Published As

Publication number Publication date
US20180269269A1 (en) 2018-09-20
US20230350524A1 (en) 2023-11-02
US20220308698A1 (en) 2022-09-29
US11720213B2 (en) 2023-08-08
JP2018151633A (ja) 2018-09-27
US10990233B2 (en) 2021-04-27
US20200235192A1 (en) 2020-07-23
JP2022177213A (ja) 2022-11-30
CN108573997A (zh) 2018-09-25
US10615242B2 (en) 2020-04-07
CN117355180A (zh) 2024-01-05
US11995277B2 (en) 2024-05-28
US11360621B2 (en) 2022-06-14
TWI794216B (zh) 2023-03-01
US20210240301A1 (en) 2021-08-05
JP7146421B2 (ja) 2022-10-04
JP7357740B2 (ja) 2023-10-06
EP3376350A1 (en) 2018-09-19
EP3376350B1 (en) 2020-10-14
CN108573997B (zh) 2023-12-01

Similar Documents

Publication Publication Date Title
TWI794216B (zh) 顯示設備
US12019817B2 (en) Display apparatus
US10748984B2 (en) Display device and method of manufacturing the same
US9991465B2 (en) Display device having crack prevention portion
US10510821B2 (en) Display device
KR20180047536A (ko) 유기발광 표시장치
KR102379352B1 (ko) 표시 장치
CN114442860A (zh) 显示装置
KR20180001978A (ko) 회로 기판 및 회로 기판을 포함하는 표시장치
KR20210070462A (ko) 표시장치
US20230189573A1 (en) Touch display device
KR20220092698A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20230103557A (ko) 표시 장치
KR20180046511A (ko) 유기발광 표시장치