CN109698160B - 阵列基板及其制作方法、显示面板、显示装置 - Google Patents

阵列基板及其制作方法、显示面板、显示装置 Download PDF

Info

Publication number
CN109698160B
CN109698160B CN201811613348.2A CN201811613348A CN109698160B CN 109698160 B CN109698160 B CN 109698160B CN 201811613348 A CN201811613348 A CN 201811613348A CN 109698160 B CN109698160 B CN 109698160B
Authority
CN
China
Prior art keywords
layer
metal
array substrate
flat layer
transparent conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811613348.2A
Other languages
English (en)
Other versions
CN109698160A (zh
Inventor
魏晓丽
李东华
周秀峰
沈柏平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Tianma Microelectronics Co Ltd
Original Assignee
Xiamen Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Tianma Microelectronics Co Ltd filed Critical Xiamen Tianma Microelectronics Co Ltd
Priority to CN201811613348.2A priority Critical patent/CN109698160B/zh
Publication of CN109698160A publication Critical patent/CN109698160A/zh
Application granted granted Critical
Publication of CN109698160B publication Critical patent/CN109698160B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本发明公开了一种阵列基板及其制作方法、显示面板、显示装置，属于显示技术领域，阵列基板包括绑定区，绑定区包括多个导电焊盘；制作方法包括：提供衬底基板；形成第一绝缘层；形成第一金属层，第一金属层包括多个金属导电部；形成平坦层，并在平坦层上开设第一过孔，以使金属导电部的表面露出；形成第二绝缘层，在第二绝缘层上开设第二过孔，以使金属导电部表面的至少部分露出，在第二绝缘层上开设第三过孔，以使平坦层露出，形成平坦层柱；形成透明导电层，透明导电层包括多个透明导电部，透明导电部和金属导电部形成导电焊盘。相对于现有技术，平坦层柱可以防止相邻的两个透明导电部之间残留细丝而导致二者短接，提升了阵列基板的性能。

Description

阵列基板及其制作方法、显示面板、显示装置
技术领域
本发明涉及显示技术领域，更具体地，涉及一种阵列基板及其制作方法、显示面板、显示装置。
背景技术
人的感觉器官中接受信息最多的是视觉器官(眼睛)，在生产和生活中，人们需要越来越多地利用丰富的视觉信息，因而显示技术在当今人类社会中扮演着非常重要的角色。显示技术自出现至今，技术发展也非常迅猛，先后出现了阴极射线管(CRT)显示技术、等离子体(PDP)显示技术、液晶(LCD)显示技术，乃至最新的有机发光(OLED)显示技术、微型二极管(micro LED)显示技术。
现有技术提供的一种显示面板包括绑定区，绑定区中设置有绑定焊盘，绑定区用于绑定芯片或者柔性线路板。现有技术提供的面板，常常出现相邻的两个焊盘短接的现象，降低了显示面板的合格率和显示品质。
因此，如何不断提高显示面板的合格率，提升显示品质是研发人员的重要研究方向。
发明内容
有鉴于此，本发明提供了一种阵列基板及其制作方法、显示面板、显示装置，以解决现有技术提出的问题。
一方面，本发明提供了一种阵列基板的制作方法，阵列基板包括显示区以及围绕显示区设置的非显示区，非显示区包括绑定区，绑定区包括多个沿第一方向排列的导电焊盘，导电焊盘包括金属导电部和透明导电部；制作方法包括：提供衬底基板；于衬底基板上形成第一绝缘层；形成第一金属层，第一金属层包括多个金属导电部，金属导电部设置于第一绝缘层的表面；形成平坦层，平坦层图案化设置于第一金属层的表面，并在平坦层上开设第一过孔，以使金属导电部的表面露出；形成第二绝缘层，第二绝缘层图案化设置于第一金属层和平坦层的表面，在第二绝缘层上开设第二过孔，以使金属导电部表面的至少部分露出，在第二绝缘层上开设第三过孔，以使平坦层露出，形成平坦层柱；形成透明导电层，透明导电层包括多个透明导电部，透明导电部设置于第二绝缘层的表面，且通过第二过孔与金属导电部电连接，以使透明导电部和金属导电部形成导电焊盘。
另一方面，本发明提供了一种阵列基板，包括显示区以及围绕显示区设置的非显示区；非显示区包括绑定区，绑定区包括多个导电焊盘和多个平坦层柱；其中，多个导电焊盘沿第一方向排列，且相邻两个导电焊盘之间设置有平坦层柱；导电焊盘包括金属导电部和透明导电部；阵列基板包括衬底基板以及依次层叠设置在衬底基板上的第一绝缘层、第一金属层、平坦层、第二绝缘层和透明导电层；第一金属层包括多个金属导电部，金属导电部设置于第一绝缘层的表面；平坦层包括多个第一过孔和多个平坦层柱，且第一过孔露出金属导电部的表面；第二绝缘层包括多个第二过孔和多个第三过孔，第二过孔露出金属导电部表面的至少部分，第三过孔露出平坦层柱；透明导电层包括多个透明导电部，透明导电部之间绝缘，且每个透明导电部通过第二过孔和金属导电部电连接。
又一方面，本发明提供了一种显示面板，包括本发明提供的阵列基板。
又一方面，本发明提供了一种显示装置，包括本发明提供的显示面板。
与现有技术相比，本发明提供的阵列基板及其制作方法、显示面板、显示装置，至少实现了如下的有益效果：
在制作阵列基板的过程中，于衬底基板上依次形成第一绝缘层、第一金属层、平坦层、第二绝缘层、透明导电层。并且，在制作过程中，图案化形成平坦层形成了平坦层柱，平坦层柱位于相邻的两个导电焊盘的金属导电部之间。在形成平坦层柱之后，再制作导电焊盘的透明导电部，平坦层柱起到隔断的作用，可以防止透明导电层在图案化工艺中在相邻的两个透明导电部之间残留细丝而导致二者短接。相对于现有技术，可以提高阵列基板的合格率，提升阵列基板的性能。
当然，实施本发明的任一产品不必特定需要同时达到以上所述的所有技术效果。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。
图1是现有技术所述的一种显示面板的平面结构示意图；
图2是沿图1中BB’线的一种剖面结构示意图；
图3是本发明实施例提供的一种阵列基板的平面结构示意图；
图4是沿图3中CC’线的一种剖面结构示意图；
图5是本发明实施例提供的一种阵列基板的制作方法的流程图；
图6是图5中各步骤对应的阵列基板的剖面结构示意图；
图7是本发明实施例提供的另一种阵列基板的剖面结构示意图；
图8是沿图3中DD’线的一种剖面结构示意图；
图9是本发明实施例提供的又一种阵列基板的剖面结构示意图；
图10是本发明实施例提供的又一种阵列基板的剖面结构示意图；
图11是本发明实施例提供的又一种阵列基板的剖面结构示意图；
图12是本发明实施例提供的又一种阵列基板的平面结构示意图；
图13是本发明实施提供的一种显示面板的剖面结构示意图；
图14是本发明实施例提供的一种显示装置的平面结构示意图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
现有技术提供的显示面板，常常出现相邻的两个焊盘短接的现象，为了提高显示面板的合格率和显示品质，发明人的对于现有技术提供的显示面板进行了如下的研究：
请参考图1和图2，图1是现有技术所述的一种显示面板的平面结构示意图；图2是沿图1中BB’线的一种剖面结构示意图；
现有技术提供的显示面板包括显示区01和非显示区02，非显示区02包括绑定区03，绑定区03中包括多个绑定焊盘04。
多个绑定焊盘04设置在衬底05上，绑定焊盘04包括两个导电层，分别为第一导电层041和第二导电层042。第一导电层041上覆盖有绝缘层06，绝缘层06中包括过孔061和过孔062，第二导电层042通过过孔061和第一导电层041电连接。第一导电层041通常为金属材料，第二导电层042通常为金属氧化物材料。过孔062位于相邻的两个绑定焊盘04之间。在制作第二导电层042时，常常有残留的细丝0420易将相邻绑定焊盘04短接，因而降低了显示面板的合格率和显示品质。
有鉴于此，本发明提供了一种阵列基板及其制作方法、显示面板、显示装置，以解决现有技术提出的问题。关于本发明提供的阵列基板及其制作方法、显示面板、显示装置的具体实施例，下文将详述。
请参考图3-图6，图3是本发明实施例提供的一种阵列基板的平面结构示意图；图4是沿图3中CC’线的一种剖面结构示意图；图5是本发明实施例提供的一种阵列基板的制作方法的流程图；图6是图5中各步骤对应的阵列基板的剖面结构示意图；
本实施例提供了一种阵列基板的制作方法，
阵列基板包括：显示区AA以及围绕显示区AA设置的非显示区NA，非显示区NA包括绑定区BD，绑定区BD包括多个沿第一方向X排列的导电焊盘P，导电焊盘P包括金属导电部P1和透明导电部P2；
制作方法包括：
步骤S10：提供衬底基板00；
步骤S20：于衬底基板00上形成第一绝缘层10；
步骤S30：形成第一金属层M1，第一金属层M1包括多个金属导电部P1，金属导电部P1设置于第一绝缘层10的表面；
步骤S40：形成平坦层PLN，平坦层PLN图案化设置于第一金属层M1的表面，并在平坦层PLN上开设第一过孔V1，以使金属导电部P1的表面露出；
步骤S50：形成第二绝缘层20，第二绝缘层20图案化设置于第一金属层M1和平坦层PLN的表面，在第二绝缘层20上开设第二过孔V2，以使金属导电部P1表面的至少部分露出，在第二绝缘层20上开设第三过孔V3，以使平坦层PLN露出，形成平坦层柱30；
步骤S60：形成透明导电层P20，透明导电层P20包括多个透明导电部P2，透明导电部P2设置于第二绝缘层20的表面，且通过第二过孔V2与金属导电部P1电连接，以使透明导电部P2和金属导电部P1形成导电焊盘P。
本实施例提供的制作方法中，衬底基板00的材料可以为硬质的，例如玻璃，也可以为柔性的，例如树脂，本实施对此不作具体限制。
第一绝缘层10的材料为有机材料、也可以为无机材料。可选的，第一绝缘层10选用结构致密的无机材料。
第一金属层M1的材料可以为钼、铝、钛等导电性良好的金属，图案化第一金属层M1形成多个金属导电部P1。金属导电部P1的具体数量需要根据阵列基板的实际设计需求进行设计，本实施例对此不作具体限制。
平坦层PLN的材料通常为有机材料，有机材料易于制作较厚的膜层，可以使平坦层PLN的厚度较大，有利于形成高度较高的平坦层柱30。本实施例提供的制作方法中，图案化平坦层PLN形成了平坦层柱30，平坦层柱30位于相邻的两个导电焊盘P之间，可以起到隔断的作用。在后续制作导电焊盘P的透明导电部P2的工艺中，可以防止透明导电层P20在图案化工艺中在相邻的两个透明导电部P2之间残留细丝而导致二者短接。
第二绝缘层20可以为无机材料，可以保护第一金属层M1形成的结构免受空气的侵蚀。
透明导电层P20的材料可以为透明的金属氧化物，例如铟镓锌氧化物、铟锌氧化物、铟锡氧化物、铟锡锌氧化物。透明导电层P20设置在金属导电部P1背离衬底基板00的一侧，在后续绑定芯片或者柔性线路板的工艺中，可以使芯片或者柔性线路板和导电焊盘P电连接的性能更优良。
本实施例提供的制作方法，至少实现了如下的有益效果：
在制作阵列基板的过程中，于衬底基板00上依次形成第一绝缘层10、第一金属层M1、平坦层PLN、第二绝缘层20、透明导电层P20。并且，在制作过程中，图案化形成平坦层PLN形成了平坦层柱30，平坦层柱30位于相邻的两个导电焊盘P的金属导电部P1之间。在形成平坦层柱30之后，再制作导电焊盘P的透明导电部P2，平坦层柱30起到隔断的作用，可以防止透明导电层P20在图案化工艺中在相邻的两个透明导电部P2之间残留细丝而导致二者短接。相对于现有技术，可以提高阵列基板的合格率，提升阵列基板的性能。
在一些可选的实施例中，请参考图7，图7是本发明实施例提供的另一种阵列基板的剖面结构示意图；
本实施例中，平坦层PLN通过半色调掩膜板图案化设置于第一金属层M1的表面，以使沿垂直于衬底基板00的方向上，多个平坦层柱30的高度至少部分不同。
具体的，使用半色调掩膜板图案化平坦层PLN，可以制作高度不同的平坦层柱30，至少存在一个平坦层柱30A的高度H1小于其他的平坦层柱30B的高度H2。
不同高度的平坦层柱30可以在绑定区BD形成膜层的高度差异，在后续绑定芯片或者柔性线路板时，可以起到缓冲的作用，使芯片或者柔性线路板在绑定时具有不同的压缩量，可以提升绑定工艺的可调节性。
半色调掩膜板(Half Tone Mask)是一种透光程度有差异的掩膜版，通过控制半色调掩膜板上不同区域的透光程度，可以控制对应区域的平坦层PLN的图案化程度。
具体而言，半色调掩膜板包括透光区、半透光区和不透光区，以采用正性光刻胶为例，在曝光时，将半色调掩膜板的不透光区对应平坦层柱30B的区域，将半色调掩膜板的半透光区对应平坦层柱30A的区域，将半色调掩膜板的透光区对应绑定区BD中的其他区域。显影后，平坦层柱30B的区域的光刻胶全部保留，平坦层柱30A的区域的光刻胶保留一部分，其他区域的光刻胶被去除。在刻蚀的工艺中，相应的，可以得到平坦层柱30B的区域形成高度较高的平坦层柱30B，平坦层柱30A的区域形成高度较低的平坦层柱30A，其他区域中的平坦层PLN被全部刻蚀。
本实施例提供的制作方法中，采用半色调掩膜版制作平坦层柱30，可以使平坦层柱30的高度不完全相同，可以把两道曝光工序合并为一个，节省一道曝光工序，缩短了生产周期，提高了生产效率，降低了生产成本。
在一些可选的实施例中，请参考图8，图8是沿图3中DD’线的一种剖面结构示意图；
本实施例提供的制作方法中，平坦层PLN还包括位于显示区AA的第一子部301，沿垂直于衬底基板00的方向上，至少部分平坦层柱30的高度H3小于第一子部301的高度H4。
本实施例中，显示区AA中设置有平坦层PLN，平坦层PLN在显示区AA中可以起到平坦化的作用，以抚平膜层段差、便于后续的膜层制作。至少存在一个平坦层柱30的高度H3小于第一子部301的高度H4，或者可选的绑定区BD中的平坦层柱30的高度H3均小于第一子部301的高度H4，以使绑定区BD的膜层高度小于AA区，避免绑定区BD的膜层高度太高而影响显示区AA的显示效果。
在一些可选的实施例中，请参考图3和图4，图3是本发明实施例提供的一种阵列基板的平面结构示意图；图4是沿图3中CC’线的一种剖面结构示意图；
本实施例中，沿垂直于衬底基板00的方向上，透明导电部P2的正投影覆盖金属导电部P1的正投影。
其中，垂直于衬底基板00的方向即为图4中的方向Z。本实施例中，设置透明导电部P2的正投影覆盖金属导电部P1的正投影，即为透明导电部P2的正投影面积大于金属导电部P1的正投影面积，透明导电部P2的面积较大，有利于降低和芯片或者柔性电路板绑定的工艺难度，提高绑定的可靠性。
在一些可选的实施例中，请参考图9，图9是本发明实施例提供的又一种阵列基板的剖面结构示意图；
本实施例中，沿第一方向X上，平坦层柱30靠近衬底基板一侧的宽度为L1，在第二绝缘层20上开设第三过孔V3时，第三过孔V3靠近衬底基板00一侧的宽度为L2；其中L2≥L1。
本实施例中，对于第三过孔V3的形状、平坦层柱30的形状不作具体限制。
本实施例中，平坦层柱30靠近衬底基板一侧为平坦层柱30的下底，平坦层柱30的下底的宽度应该小于等于第二绝缘层20的第三过孔V3的宽度，以使得平坦层柱30的下底完全覆盖第二绝缘层20的第三过孔V3，保证平坦层柱30的下底和第一绝缘层10的黏附性良好，避免平坦层柱30剥落，提高阵列基板的可靠性。
在一些可选的实施例中，请参考图10，图10是本发明实施例提供的又一种阵列基板的剖面结构示意图；
本实施例中，制作方法还包括形成薄膜晶体管层40，薄膜晶体管层40包括多个薄膜晶体管ST，薄膜晶体管ST包括栅极T1、源极T2、漏极T3、半导体部T4，且薄膜晶体管ST的漏极T3和金属导电部P1同层形成。
可选的，薄膜晶体管ST可以位于显示区AA中、也可以位于非显示区NA中、或者显示区AA和非显示区NA中均设置有薄膜晶体管ST，本实施例对此不作具体限制。图10中，仅以薄膜晶体管ST位于显示区AA中为例进行说明。并且，薄膜晶体管ST的具体数量需要根据阵列基板的实际设计需求进行设置，本实施例对此不作具体限制。图10中，仅以一个薄膜晶体管ST为例说明阵列基板的膜层结构。
本实施例提供的制作方法中，可以在制作第一金属层M1的步骤中，通过图案化工艺同时形成薄膜晶体管ST的漏极T3和金属导电部P1。可选的薄膜晶体管ST的源极T2也可以和漏极T3同时形成。本实施例提供的制作方法无需增加额外的步骤以制作金属导电部P1，可以节省阵列基板的制作步骤，降低阵列基板的成本。
可选的，在本发明一些其他可选的实现方式中，金属导电部P1可以和栅极T1同层形成；或者，在本发明又一些其他可选的实现方式中，金属导电部P1可以和阵列基板中的其他金属结构同层形成。本实施例对此不作具体限制。
本发明实施例还提供了一种阵列基板，应用本发明上述任一实施例提供的制作方法制作而成。
请参考图2和图3，本实施例提供的阵列基板包括：
显示区AA以及围绕显示区AA设置的非显示区NA；
非显示区NA包括绑定区BD，绑定区BD包括多个导电焊盘P和多个平坦层柱30；其中，多个导电焊盘P沿第一方向X排列，且相邻两个导电焊盘P之间设置有平坦层柱30；
导电焊盘P包括金属导电部P1和透明导电部P2；
阵列基板包括衬底基板00以及依次层叠设置在衬底基板上的第一绝缘层10、第一金属层M1、平坦层PLN、第二绝缘层20和透明导电层P20；
第一金属层M1包括多个金属导电部P1，金属导电部P1设置于第一绝缘层10的表面；
平坦层PLN包括多个第一过孔V1和多个平坦层柱30，且第一过孔V1露出金属导电部P1的表面；
第二绝缘层20包括多个第二过孔V2和多个第三过孔V3，第二过孔V2露出金属导电部P1表面的至少部分，第三过孔V3露出平坦层柱30；
透明导电层P20包括多个透明导电部P2，透明导电部P2之间绝缘，且每个透明导电部P2通过第二过孔V2和金属导电部P1电连接。
本实施例提供的阵列基板中，平坦层PLN的材料通常为有机材料，有机材料易于制作较厚的膜层，使用平坦层PLN制作平坦层柱30，有利于形成高度较高的平坦层柱30。平坦层柱30位于相邻的两个导电焊盘P之间，可以起到隔断的作用。在后续制作导电焊盘P的透明导电部P2的工艺中，可以防止透明导电层P20在图案化工艺中在相邻的两个透明导电部P2之间残留细丝而导致二者短接。相对于现有技术，可以提高阵列基板的合格率，提升阵列基板的性能。
在一些可选的实施例中，请参考图10，本实施例中，阵列基板还包括薄膜晶体管层40，薄膜晶体管层40包括多个薄膜晶体管ST，且薄膜晶体管ST包括栅极T1、源极T2和漏极T3；
源极T2和漏极T3同层设置；
金属导电部P1和漏极T3同层设置。
本实施例提供的阵列基板中，金属导电部P1和漏极T3设置在同一膜层，可以在制作第一金属层M1的步骤中，通过图案化工艺同时形成薄膜晶体管ST的漏极T3和金属导电部P1，因而无需增加额外的步骤以制作金属导电部P1，可以节省阵列基板的制作步骤，降低阵列基板的成本。
在一些可选的实施例中，请参考图11，图11是本发明实施例提供的又一种阵列基板的剖面结构示意图；
本实施例中，平坦层柱30远离衬底基板00的一侧为第一侧S1，透明导电部P2远离衬底基板00的一侧为第二侧S2；
沿垂直于衬底基板00的方向上，第一侧S1和衬底基板00之间的距离为D1，第二侧S2和衬底基板00之间的距离为D2；其中，D1＞D2。
本实施例提供的阵列基板中，平坦层柱30远离衬底基板00的一侧为平坦层柱30的上表面，透明导电部P2远离衬底基板00的一侧为透明导电部P2的上表面，设置平坦层柱30的上表面和衬底基板00之间的距离大于透明导电部P2的上表面和衬底基板00之间的距离，可以使得平坦层柱30的上表面凸出于透明导电部P2的上表面，使平坦层柱30起到隔断的作用，可以防止透明导电层P20在图案化工艺中在相邻的两个透明导电部P2之间残留细丝而导致二者短接。相对于现有技术，可以提高阵列基板的合格率，提升阵列基板的性能。
在一些可选的实施例中，请参考图7，沿垂直于衬底基板00的方向上，多个平坦层柱30的高度至少部分不同。
本实施例提供的阵列基板中，将多个平坦层柱30的高度设置为不完全相同，其中，至少存在一个平坦层柱30A的高度H1小于其他的平坦层柱30B的高度H2。不同高度的平坦层柱30可以在绑定区BD形成膜层的高度差异，在后续绑定芯片或者柔性线路板时，可以起到缓冲的作用，使芯片或者柔性线路板在绑定是具有不同的压缩量，可以提升绑定工艺的可调节性。
在一些可选的实施例中，请参考图8，本实施例提供的阵列基板中，平坦层PLN还包括位于显示区AA的第一子部301；
沿垂直于衬底基板00的方向上，至少部分平坦层柱30的高度H3小于第一子部301的高度H4。
本实施例提供的阵列基板中，显示区AA中设置有平坦层PLN，平坦层PLN在显示区AA中可以起到平坦化的作用，以抚平膜层段差、便于后续的膜层制作。至少存在一个平坦层柱30的高度H3小于第一子部301的高度H4，或者可选的绑定区BD中的平坦层柱30的高度H3均小于第一子部301的高度H4，以使绑定区BD的膜层高度小于AA区，避免绑定区BD的膜层高度太高而影响显示区AA的显示效果。
在一些可选的实施例中，请参考图12，图12是本发明实施例提供的又一种阵列基板的平面结构示意图；
沿垂直于第一方向X的第二方向Y上，透明导电部P2的长度为M1，平坦层柱30的长度为M2；其中，N1≤M2。
本实施例提供的阵列基板中，透明导电部P2沿第二方向Y的两个端部分别为第一端P2A和第二端P2B。设置平坦层柱30的长度M2大于等于透明导电部P2的长度N1，相邻的两个透明导电部P2的第一端P2A沿第一方向X之间设置有平坦层柱30，并且相邻的两个透明导电部P2的第二端P2B沿第一方向X之间设置有平坦层柱30，因而可以有效的在相邻的两个透明导电部P2之间起到完全的隔断作用，进一步避免透明导电层P20在图案化工艺中在相邻的两个透明导电部P2之间残留细丝而导致二者短接。
本发明实施例还提供了一种显示面板，包括本发明上述任一实施例提供的阵列基板。请参考图13，图13是本发明实施提供的一种显示面板的剖面结构示意图。本实施例提供的显示面板包括本发明上述任一实施例提供的阵列基板100，可选的，显示面板还包括彩膜基板200、以及夹持设置在阵列基板100和彩膜基板200之间的液晶层300。
图13实施例仅以液晶显示面板为例，对显示面板进行说明，可以理解的是，本发明实施例提供的显示面板，可以是电子纸显示面板、有机发光显示面板等其他类型的显示面板，本发明对此不作具体限制。本发明实施例提供的显示面板，具有本发明实施例提供的阵列基板的有益效果，具体可以参考上述各实施例对于阵列基板的具体说明，本实施例在此不再赘述。
本发明实施例还提供了一种显示装置，包括本发明上述任一实施例提供的显示面板。请参考图14，图14是本发明实施例提供的一种显示装置的平面结构示意图。本实施例提供的显示装置1000，包括本发明上述任一实施例提供的显示面板1001。
图14实施例仅以手机为例，对显示装置1000进行说明，可以理解的是，本发明实施例提供的显示装置，可以是电脑、电视、车载显示装置等其他具有显示功能的显示装置，本发明对此不作具体限制。本发明实施例提供的显示装置，具有本发明实施例提供的显示面板的有益效果，具体可以参考上述各实施例对于显示面板的具体说明，本实施例在此不再赘述。
通过上述实施例可知，本发明提供的阵列基板及其制作方法、显示面板、显示装置，至少实现了如下的有益效果：
在制作阵列基板的过程中，于衬底基板上依次形成第一绝缘层、第一金属层、平坦层、第二绝缘层、透明导电层。并且，在制作过程中，图案化形成平坦层形成了平坦层柱，平坦层柱位于相邻的两个导电焊盘的金属导电部之间。在形成平坦层柱之后，再制作导电焊盘的透明导电部，平坦层柱起到隔断的作用，可以防止透明导电层在图案化工艺中在相邻的两个透明导电部之间残留细丝而导致二者短接。相对于现有技术，可以提高阵列基板的合格率，提升阵列基板的性能。
虽然已经通过例子对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (14)

1.一种阵列基板的制作方法，其特征在于，所述阵列基板包括显示区以及围绕所述显示区设置的非显示区，所述非显示区包括绑定区，所述绑定区包括多个沿第一方向排列的导电焊盘，所述导电焊盘包括金属导电部和透明导电部；所述制作方法包括：
提供衬底基板；
于所述衬底基板上形成第一绝缘层；
形成第一金属层，所述第一金属层包括多个所述金属导电部，所述金属导电部设置于所述第一绝缘层的表面；
形成平坦层，所述平坦层图案化设置于所述第一金属层的表面，并在所述平坦层上开设第一过孔，以使所述金属导电部的表面露出；
形成第二绝缘层，所述第二绝缘层图案化设置于所述第一金属层和所述平坦层的表面，在所述第二绝缘层上开设第二过孔，以使所述金属导电部表面的至少部分露出，在所述第二绝缘层上开设第三过孔，以使所述平坦层露出，形成平坦层柱；
形成透明导电层，所述透明导电层包括多个所述透明导电部，所述透明导电部设置于所述第二绝缘层的表面，且通过所述第二过孔与所述金属导电部电连接，以使所述透明导电部和所述金属导电部形成所述导电焊盘。
2.根据权利要求1所述的制作方法，其特征在于，
所述平坦层通过半色调掩膜板图案化设置于所述第一金属层的表面，以使沿垂直于所述衬底基板的方向上，多个所述平坦层柱的高度至少部分不同。
3.根据权利要求2所述的制作方法，其特征在于，
所述平坦层还包括位于所述显示区的第一子部，沿垂直于所述衬底基板的方向上，至少部分所述平坦层柱的高度小于所述第一子部的高度。
4.根据权利要求1所述的制作方法，其特征在于，
沿垂直于所述衬底基板的方向上，所述透明导电部的正投影覆盖所述金属导电部的正投影。
5.根据权利要求1所述的制作方法，其特征在于，
沿所述第一方向上，所述平坦层柱靠近所述衬底基板一侧的宽度为L1，在所述第二绝缘层上开设所述第三过孔时，所述第三过孔靠近所述衬底基板一侧的宽度为L2；其中L2≥L1。
6.根据权利要求1所述的制作方法，其特征在于，
所述制作方法还包括形成薄膜晶体管层，所述薄膜晶体管层包括多个薄膜晶体管，且所述薄膜晶体管的漏极和所述金属导电部同层形成。
7.一种阵列基板，其特征在于，包括显示区以及围绕所述显示区设置的非显示区；
所述非显示区包括绑定区，所述绑定区包括多个导电焊盘和多个平坦层柱；其中，所述多个导电焊盘沿第一方向排列，且相邻两个所述导电焊盘之间设置有所述平坦层柱；
所述导电焊盘包括金属导电部和透明导电部；
所述阵列基板包括衬底基板以及依次层叠设置在所述衬底基板上的第一绝缘层、第一金属层、平坦层、第二绝缘层和透明导电层；
所述第一金属层包括多个所述金属导电部，所述金属导电部设置于所述第一绝缘层的表面；
所述平坦层包括多个第一过孔和多个所述平坦层柱，且所述第一过孔露出所述金属导电部的表面；
所述第二绝缘层包括多个第二过孔和多个第三过孔，所述第二过孔露出所述金属导电部表面的至少部分，所述第三过孔露出所述平坦层柱；
所述透明导电层包括多个透明导电部，所述多个透明导电部之间绝缘，且每个所述透明导电部通过所述第二过孔和所述金属导电部电连接。
8.根据权利要求7所述的阵列基板，其特征在于，
所述阵列基板还包括薄膜晶体管层，所述薄膜晶体管层包括多个薄膜晶体管，且所述薄膜晶体管包括栅极、源极和漏极；
所述源极和所述漏极同层设置；
所述金属导电部和所述漏极同层设置。
9.根据权利要求7所述的阵列基板，其特征在于，
所述平坦层柱远离所述衬底基板的一侧为第一侧，所述透明导电部远离所述衬底基板的一侧为第二侧；
沿垂直于所述衬底基板的方向上，所述第一侧和所述衬底基板之间的距离为D1，所述第二侧和所述衬底基板之间的距离为D2；其中，D1＞D2。
10.根据权利要求7所述的阵列基板，其特征在于，
沿垂直于所述衬底基板的方向上，多个所述平坦层柱的高度至少部分不同。
11.根据权利要求7所述的阵列基板，其特征在于，
所述平坦层还包括位于所述显示区的第一子部；
沿垂直于所述衬底基板的方向上，至少部分所述平坦层柱的高度小于所述第一子部的高度。
12.根据权利要求7所述的阵列基板，其特征在于，
沿垂直于所述第一方向的第二方向上，所述透明导电部的长度为N1，所述平坦层柱的长度为M2；其中，N1≤M2。
13.一种显示面板，其特征在于，包括权利要求7-12中任一项所述的阵列基板。
14.一种显示装置，其特征在于，包括权利要求13所述的显示面板。
CN201811613348.2A 2018-12-27 2018-12-27 阵列基板及其制作方法、显示面板、显示装置 Active CN109698160B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811613348.2A CN109698160B (zh) 2018-12-27 2018-12-27 阵列基板及其制作方法、显示面板、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811613348.2A CN109698160B (zh) 2018-12-27 2018-12-27 阵列基板及其制作方法、显示面板、显示装置

Publications (2)

Publication Number Publication Date
CN109698160A CN109698160A (zh) 2019-04-30
CN109698160B true CN109698160B (zh) 2020-09-25

Family

ID=66232987

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811613348.2A Active CN109698160B (zh) 2018-12-27 2018-12-27 阵列基板及其制作方法、显示面板、显示装置

Country Status (1)

Country Link
CN (1) CN109698160B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110752223B (zh) * 2019-10-31 2021-12-14 厦门天马微电子有限公司 显示面板、显示装置和显示面板的制造方法
EP4145499A4 (en) * 2020-04-30 2023-07-05 BOE Technology Group Co., Ltd. MIRROR-FACED DISPLAY BOARD, METHOD OF MAKING THEREOF, AND DISPLAY APPARATUS
CN112820739B (zh) * 2021-01-04 2022-07-12 深圳市华星光电半导体显示技术有限公司 Tft阵列基板及其制备方法
CN113782546B (zh) * 2021-08-26 2022-09-30 厦门天马微电子有限公司 显示面板和显示装置
CN114300488A (zh) * 2021-12-30 2022-04-08 厦门天马微电子有限公司 显示面板及其制作方法、显示装置
WO2023236186A1 (zh) * 2022-06-10 2023-12-14 京东方科技集团股份有限公司 发光基板、显示装置和拼接显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108352138A (zh) * 2015-11-06 2018-07-31 夏普株式会社 显示基板以及显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1267780C (zh) * 2002-11-11 2006-08-02 Lg.飞利浦Lcd有限公司 用于液晶显示器的阵列基板及其制造方法
CN100377627C (zh) * 2006-02-28 2008-03-26 友达光电股份有限公司 可防止相邻焊垫短路的电路板
KR20150003587A (ko) * 2013-07-01 2015-01-09 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102118332B1 (ko) * 2013-08-12 2020-06-04 삼성디스플레이 주식회사 표시 기판 및 표시 기판의 제조 방법
CN108573997B (zh) * 2017-03-14 2023-12-01 三星显示有限公司 显示装置
JP6967371B2 (ja) * 2017-05-26 2021-11-17 株式会社ジャパンディスプレイ アクティブマトリクス基板
CN107564923B (zh) * 2017-10-13 2020-03-31 京东方科技集团股份有限公司 一种阵列基板及其制备方法、柔性显示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108352138A (zh) * 2015-11-06 2018-07-31 夏普株式会社 显示基板以及显示装置

Also Published As

Publication number Publication date
CN109698160A (zh) 2019-04-30

Similar Documents

Publication Publication Date Title
CN109698160B (zh) 阵列基板及其制作方法、显示面板、显示装置
CN109949703B (zh) 柔性显示基板、显示面板、显示装置及制作方法
CN109148541B (zh) 显示面板及其制作方法和显示装置
CN109244086B (zh) 一种阵列基板及其制作方法、显示面板、显示装置
WO2016141709A1 (zh) 阵列基板及其制作方法、显示装置
CN109378318B (zh) 一种显示面板及其制作方法
WO2020118823A1 (zh) 显示面板及具有该显示面板的显示装置
US11374074B2 (en) Display panel, display apparatus, and method of fabricating the display panel
US20220344422A1 (en) Flexible display substrate and manufacturing method therefor, and display device
WO2021190034A1 (zh) 显示基板、其制备方法及显示装置
CN110010627A (zh) 一种阵列基板及其制作方法、显示装置
CN109786434B (zh) 阵列基板、其制备方法、显示面板、装置和像素驱动电路
CN106019751B (zh) 阵列基板及其制造方法、显示装置
WO2021022594A1 (zh) 阵列基板、显示面板及阵列基板的制作方法
US20230006024A1 (en) Display substrate, manufacturing method and display device
US11133488B2 (en) Display substrate, display apparatus, and method of fabricating display substrate having enclosure ring in buffer area
US11538883B2 (en) OLED display panel and OLED device with wire overlying step in via-holes, and manufacturing method thereof
WO2023024152A1 (zh) 可拉伸显示面板
CN101488479B (zh) 薄膜晶体管阵列基板及其制造方法
CN114284248A (zh) 显示面板
CN110265432B (zh) 显示面板及其制作方法、显示装置
CN109801948B (zh) 一种柔性显示面板及其制备方法，柔性显示装置
WO2021027140A1 (zh) 阵列基板及其制作方法
CN111554721B (zh) 一种显示基板及制作方法、显示装置
CN115210878A (zh) 显示基板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant