CN107564923B - 一种阵列基板及其制备方法、柔性显示装置 - Google Patents

一种阵列基板及其制备方法、柔性显示装置 Download PDF

Info

Publication number
CN107564923B
CN107564923B CN201710954432.XA CN201710954432A CN107564923B CN 107564923 B CN107564923 B CN 107564923B CN 201710954432 A CN201710954432 A CN 201710954432A CN 107564923 B CN107564923 B CN 107564923B
Authority
CN
China
Prior art keywords
insulating support
bonding
array substrate
binding
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710954432.XA
Other languages
English (en)
Other versions
CN107564923A (zh
Inventor
陈立强
王红丽
王艳丽
王有为
李建伟
蔡宝鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710954432.XA priority Critical patent/CN107564923B/zh
Publication of CN107564923A publication Critical patent/CN107564923A/zh
Priority to PCT/CN2018/109977 priority patent/WO2019072230A1/zh
Priority to US16/642,615 priority patent/US20200194363A1/en
Application granted granted Critical
Publication of CN107564923B publication Critical patent/CN107564923B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/129—Chiplets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10165—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Abstract

本发明实施例提供一种阵列基板及其制备方法、柔性显示装置，涉及柔性显示技术领域，用于解决直接在柔性显示面板上绑定IC时,易发生线路断裂和短路的问题。该阵列基板包括绑定区域、以及设置在柔性衬底基板的绑定区域中的多个绑定焊盘。阵列基板还包括位于绑定区域中、未设置绑定焊盘的位置处的绝缘支撑部。其中，绝缘支撑部的上表面突出于绑定焊盘的上表面。该阵列基板用于形成柔性显示装置。

Description

一种阵列基板及其制备方法、柔性显示装置
技术领域
本发明涉及柔性显示技术领域，尤其涉及一种阵列基板及其制备方法、柔性显示装置。
背景技术
随着显示技术的发展，越来越多的电子设备中开始使用轻薄且抗冲击特性表现良好的柔性显示面板，利用柔性显示面板的显示装置有液晶显示装置、有机电致发光显示装置和电泳显示装置。柔性显示装置可以应用于智能卡、便携式计算机以及电子纸等。目前柔性显示面板的制备工艺有了较大发展。
柔性显示装置在制作时，一般是先将柔性基板设置在玻璃基板上，再在柔性基板上制作显示所需的层结构，以形成柔性显示面板。这样的工艺与现有显示面板制备设备相兼容。柔性显示面板制作完成后，再将柔性基板与玻璃基板分离，之后在柔性基板的背面贴附背膜以使柔性基板平整化，之后再进行切割，最后进行IC(英文全称：integratedcircuit，中文名称：集成电路)绑定(Bonding)等工艺。
现有柔性显示装置的制备工艺中，IC绑定一般采用COF(英文全称：Chip On Film，中文名称：覆晶薄膜)的方式，由于COF为软性材质，因此与柔性显示面板压接时不会造成线路断裂。然而由于COF成本较高，且COF上线路不能做太细，因此不能对应高分辨率显示装置。因此采用COP(英文全称：Chip on plastic，中文全称：直接在柔性基板上绑定芯片)的方式绑定IC是今后的发展方向。COP的方式具体的，如图1所示，在柔性显示面板01的绑定区域A上直接绑定IC，然后再贴附FPC(英文全称：Flexible Printed Circuit，中文名称：柔性印刷电路板)。其中，柔性显示面板01上被IC覆盖的区域为上述绑定区域A。但是将IC直接压接在柔性显示面板01上时，如图2所示，目前存在以下缺陷：
(1)由于IC通常硬度较高，压接例如热压时，会造成柔性显示面板上对应于ICbump(IC的绑定引脚)位置处的背膜21下陷，从而使得该区域的柔性基板20下陷，与其他区域的柔性基板20之间形成段差。这样一来，易导致柔性基板20上位于下陷位置处周围的线路发生断裂(Clack)，例如如图2所示的间隙(GAP)2和GAP4所示，在段差处发生线路断裂。
(2)IC通过ACF(英文名称：Anisotropic Conductive Film，中文名称：各向异性导电胶)与柔性显示面板绑定在一起。ACF中具有导电粒子，在上述下陷位置处，会发生例如如图2中GAP5所示的导电粒子聚集现象，造成发生短路的风险。
(3)在进行IC绑定后，IC bump与柔性显示面板上的绑定焊盘相连接，以将IC所提供的信号传输给柔性显示面板上的线路。当IC中除了IC bump的部分与柔性基板20上的线路接触时，会造成短路。
以柔性基板20与IC之间的间距为10μm为例，当将IC压接，例如热压在柔性显示面板上时，面板中对应于IC bump处的背膜中的压敏胶会向下陷位置周围流动，如图2中GAP1、GAP3、GAP4所示，对应于IC bump位置周围的柔性基板20发生翘起，使得柔性基板20与IC除了IC bump的部分的间距减小，依次为8.4μm、3.2μm、8.9μm。这样一来，会增加发生短路的风险。例如如图2中的GAP2和GAP3所示时，柔性基板20几乎与IC的中间部分相接触，从而易造成短路。
发明内容
本发明的实施例提供一种阵列基板及其制备方法、柔性显示装置，用于解决直接在柔性显示面板上绑定IC时，易发生线路断裂和短路的问题。
为达到上述目的，本发明的实施例采用如下技术方案：
本发明实施例的第一方面，提供一种阵列基板，包括绑定区域、以及设置在柔性衬底基板的绑定区域中的多个绑定焊盘。所述阵列基板还包括：位于所述绑定区域中、未设置所述绑定焊盘的位置处的绝缘支撑部；其中，所述绝缘支撑部的上表面突出于所述绑定焊盘的上表面。
可选的，所述绝缘支撑部突出于所述绑定焊盘的部分的厚度小于或等于所述IC的绑定引脚的厚度。
可选的，所述绑定焊盘包括输入绑定焊盘和输出绑定焊盘；所述绝缘支撑部设置于所述输入绑定焊盘和所述输出绑定焊盘之间。可选的，所述绑定焊盘包括输入绑定焊盘和输出绑定焊盘；所述绝缘支撑部设置在所述输入绑定焊盘背离所述输出绑定焊盘的一侧，和/或，设置在所述输出绑定焊盘背离所述输入绑定焊盘的一侧。
可选的，所述绑定焊盘包括输入绑定焊盘和输出绑定焊盘；所述绝缘支撑部分为至少一组，同一组所述绝缘支撑部位于所述输入绑定焊盘的同一侧、且位于所述输出绑定焊盘的同一侧，每一组所述绝缘支撑部与所述输出绑定焊盘之间的距离处处相等。
进一步的，每一组所述绝缘支撑部包括多个间隔分布的绝缘支撑柱；或者，每一组所述绝缘支撑部包括一个绝缘支撑条。
可选的，所述绝缘支撑部与所述绑定焊盘之间的距离大于或等于50μm。
可选的，所述阵列基板包括依次设置在所述柔性衬底基板上的平坦层、像素界定层以及隔垫物层；所述绝缘支撑部包括：所述平坦层位于所述绑定区域的图案、所述像素界定层位于所述绑定区域的图案以及所述隔垫物层位于所述绑定区域的图案。
可选的，所述阵列基板还包括设置在所述柔性衬底基板与所述平坦层之间的有机填充层；所述绝缘支撑部还包括所述有机填充层位于所述绑定区域的图案。
可选的，所述阵列基板包括设置在所述柔性衬底基板上的薄膜封装层，所述薄膜封装层包括有机膜层；所述绝缘支撑部包括所述有机膜层位于所述绑定区域的图案。
本发明实施例的第二方面，提供一种柔性显示装置，包括如第一方面所述的阵列基板。
本发明实施例的第三方面，提供一种阵列基板的制备方法，包括在柔性衬底基板上形成多个绑定焊盘的步骤，所述制备方法还包括：在所述阵列基板的绑定区域中、未设置所述绑定焊盘的位置处形成绝缘支撑部；其中，所述绝缘支撑部的上表面突出于所述绑定焊盘的上表面。
可选的，所述在所述阵列基板的绑定区域中、未设置所述绑定焊盘的位置处形成绝缘支撑部包括：在所述柔性衬底基板上形成第一绝缘薄膜，并对所述第一绝缘薄膜构图，以形成覆盖所述柔性衬底基板的显示区、且包含位于所述绑定区域的第一图案的平坦层；
在形成有所述平坦层的所述柔性衬底基板上形成第二绝缘薄膜，并对所述第二绝缘薄膜构图，以形成包括位于所述显示区的像素界定图案、以及位于所述绑定区域的第二图案的像素界定层；
在形成有所述像素界定层的所述柔性衬底基板上形成第三绝缘薄膜，并对所述第三绝缘薄膜构图，以形成包括位于所述显示区的隔垫物图案、以及位于所述绑定区域的第三图案的隔垫物层；其中，所述绝缘支撑部包括所述第一图案、所述第二图案以及所述第三图案。
可选的，所述在所述阵列基板的绑定区域中、未设置所述绑定焊盘的位置处形成绝缘支撑部还包括：在形成所述平坦层之前，在所述柔性衬底基板上形成第四绝缘薄膜，并对所述第四绝缘薄膜构图，以形成包括位于所述显示区和所述绑定区域之间的有机填充图案、以及包含位于所述绑定区域的第四图案的有机填充层；所述绝缘支撑部还包括所述第四图案。
可选的，所述在所述阵列基板的绑定区域中、未设置所述绑定焊盘的位置处形成绝缘支撑部包括：在所述柔性衬底基板上通过喷墨打印方法，形成覆盖所述柔性衬底基板的封装区、且包含位于所述绑定区域的第五图案的有机膜层；所述绝缘支撑部包括所述第五图案。
本发明实施例的第四方面，提供一种柔性显示装置的制备方法，包括第三方面所述的任一种阵列基板的制备方法。
本发明实施例提供一种阵列基板及其制备方法、柔性显示装置，该阵列基板包括绑定区域，以及设置在柔性衬底基板的绑定区域中的多个绑定焊盘。阵列基板还包括位于绑定区域中、未设置绑定焊盘的位置处的绝缘支撑部。其中绝缘支撑部的上表面突出于绑定焊盘的上表面。
基于此，当利用上述阵列基板构成柔性显示面板，并将IC的绑定引脚与绑定焊盘进行绑定时，压接过程中，柔性显示面板中对应于IC的绑定引脚位置处的背膜中的压敏胶会向周围流动，使得在对应于IC的绑定引脚位置处的柔性衬底基板发生下陷，对应于IC的绑定引脚位置周围的柔性衬底基板发生翘起。由于阵列基板还包括位于柔性衬底基板的绑定区域中、未设置绑定焊盘的位置处的绝缘支撑部，绝缘支撑部的上表面突出于绑定焊盘的上表面，因此绝缘支撑部可以起到一定的支撑作用，以使得对应于IC的绑定引脚位置周围的柔性衬底基板与IC之间保持固定的间距，这样一来，可以防止柔性衬底基板的翘起部分上的线路与IC上的线路接触，从而降低了发生短路的风险。
同时，由于绝缘支撑部可以使得对应于IC的绑定引脚位置周围的柔性衬底基板与IC之间保持固定的间距，因此可以降低对应于IC的绑定引脚的位置处的柔性显示基板与周围位置处的柔性显示基板间的段差，使得完成IC绑定工艺后，柔性衬底基板的表面较为平坦，从而一方面，降低了柔性衬底基板发生线路断裂的几率；另一方面，降低在对应于IC的绑定引脚位置处发生导电粒子聚集的几率，进而降低导电粒子聚集造成发生短路的风险。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为采用COP的方式绑定IC的柔性显示面板的结构示意图；
图2为现有的直接在柔性显示面板上绑定IC时发生不良的示意图；
图3为本发明实施例提供的一种阵列基板的绑定区域的结构示意图；
图4为在图3所示的阵列基板绑定区域上绑定IC的结构示意图；
图5为本发明实施例提供的另一种阵列基板的绑定区域的结构示意图；
图6为在图3所示的阵列基板包括两组位于输入绑定焊盘和输出绑定焊盘之间的绝缘支撑部的结构示意图；
图7为图3所示的阵列基板中的绝缘支撑部的一种结构示意图；
图8为阵列基板包括有机填充层时的结构示意图；
图9为图3所示的阵列基板中的绝缘支撑部的另一种结构示意图；
图10为本发明实施例提供的一种采用喷墨打印方式形成绝缘支撑部的示意图；
图11为本发明实施例提供的一种阵列基板的制备方法流程图。
附图标记：
01-柔性显示面板；10-绑定焊盘；101-输入绑定焊盘；102-输出绑定焊盘；11-柔性衬底基板；12，12’，12”-绝缘支撑部；121-平坦层；121’-平坦层位于绑定区域的图案；122’-像素界定层位于绑定区域的图案；123’-隔垫物层位于绑定区域的图案；124-有机填充层；124’-有机填充层位于绑定区域的图案；13-缓冲阻挡层；14-栅绝缘层；15-间绝缘层；16-源漏金属层；17-打印喷头；20-柔性基板；21-背膜；41-IC本体；42-IC的绑定引脚。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种阵列基板，图3示出了该阵列基板的绑定区域A的结构。该阵列基板包括绑定区域A、以及设置在柔性衬底基板11的绑定区域中的多个绑定焊盘10，其中，该绑定焊盘10如图4所示，用于绑定IC的绑定引脚42。阵列基板还包括：位于绑定区域A中、未设置绑定焊盘10的位置处的绝缘支撑部12。其中，如图4所示，绝缘支撑部12的上表面突出于绑定焊盘10的上表面。
需要说明的是，第一、柔性衬底基板11是指相对于刚性基板，例如玻璃基板，柔韧性较好的基板。采用柔性衬底基板11形成的显示装置可以弯曲或者折叠。示例的，柔性衬底基板11可以为塑料基板。
第二、阵列基板的绑定区域A是指在阵列基板上预绑定IC的区域。具体的，将阵列基板上被绑定在阵列基板上的IC所覆盖的区域作为上述绑定区域A。通常绑定在阵列基板上的IC所覆盖区域的面积，即绑定区域A的面积大于如图3所示的多个绑定焊盘10的轮廓线构成区域的面积。需要说明的是，在一阵列基板上可能绑定一个或多个IC，此时，每个IC覆盖在阵列基板上的区域均可以设置成本发明实施例提供的结构。
第三、绝缘支撑部12中的“绝缘”是指要求不破坏IC与阵列基板原本电连接关系，因此绝缘支撑部12至少其表层是绝缘的，构成绝缘支撑部12的所有材料可以均为绝缘材料，也可以其表层是绝缘材料、内部包含非绝缘材料(例如半导体材料、金属材料等，以起到给绝缘支撑部12塑形的作用)。绝缘支撑部12可以单独制备，即在现有阵列基板制备步骤的基础上，额外增加制备绝缘支撑部12的步骤；也可以与阵列基板的绑定区域A以外的结构中的一层或者几层同时制备，也即可以不增加阵列基板的制备步骤，而改变现有阵列基板上制备一层或多层的图案。
第四、本发明实施例中的上下位置可参考图4，具体的，以绝缘支撑部12背离柔性衬底基板11的一侧表面作为其上表面，以绑定焊盘10背离柔性衬底基板11的一侧表面作为其上表面，其中，绝缘支撑部12的上表面突出于绑定焊盘10的上表面，即绝缘支撑部12的部分突出于绑定焊盘10。这样一来，绝缘支撑部12可以在IC本体41与柔性衬底基板11之间起到支撑作用。
需要说明的是，本发明实施例不对绝缘支撑部12的下表面和绑定焊盘10的下表面的位置关系进行限定，只要保证绝缘支撑部12的上表面突出于绑定焊盘10的上表面即可。示例的，当绝缘支撑部12单独制备，即在现有阵列基板制备步骤的基础上，额外增加制备绝缘支撑部12的步骤时，绝缘支撑部12的下表面和绑定焊盘10的下表面可以为同一平面。又示例的，当绝缘支撑部12与阵列基板的绑定区域A以外的结构中的一层或者几层同时制备时，绝缘支撑部12的下表面与绑定焊盘10的下表面为不同表面。
第五、IC通常如图4所示，包括IC本体41和IC的绑定引脚42。图4中IC本体41和IC的绑定引脚42的位置关系只是一种示意，并非对IC的具体结构的限定。
第六、在阵列基板中设置绝缘支撑部12时，应当以不影响IC与上述绑定焊盘的正常绑定为前提。绝缘支撑部12的高度可以根据IC的型号进行调节。
可选的，当IC的结构如图4所示时，具体的，IC的绑定引脚42的下表面与IC本体41的上表面处于同一平面时，为了不影响IC与绑定焊盘10的正常绑定，可选的，绝缘支撑部12突出于绑定焊盘10的部分的厚度H小于或等于IC的绑定引脚42的厚度h，从而将IC的绑定引脚42与上述绑定焊盘10绑定在一起时，可以确保IC本体41的中间部分不会因绝缘支撑部12而发生翘起，因此不会影响IC的绑定效果。
基于此，当利用上述阵列基板构成柔性显示面板，并将IC的绑定引脚42与绑定焊盘10进行绑定时，压接过程中，柔性显示面板中对应于IC的绑定引脚42位置处的背膜中的压敏胶会向周围流动，使得在对应于IC的绑定引脚42的位置处的柔性衬底基板中发生下陷，对应于IC的绑定引脚42位置周围的柔性衬底基板11发生翘起。由于阵列基板还包括位于柔性衬底基板11的绑定区域A中、未设置绑定焊盘10的位置处的绝缘支撑部12，绝缘支撑部12的上表面突出于绑定焊盘10的上表面，因此绝缘支撑部12可以起到一定的支撑作用，以使得对应于IC的绑定引脚42的位置周围的柔性衬底基板11与IC之间保持固定的间距，这样一来，可以防止柔性衬底基板11的翘起部分上的线路与IC上的线路接触，从而降低了发生短路的风险。
同时，由于绝缘支撑部12可以使得对应于IC的绑定引脚位置周围的柔性衬底基板与IC之间保持固定的间距，因此可以降低对应于IC的绑定引脚42的位置处的柔性衬底基板11与周围位置处的柔性衬底基板11间的段差，使得完成IC绑定工艺后，柔性衬底基板11的表面较为平坦，从而一方面，降低了柔性衬底基板11发生线路断裂的几率；另一方面，降低在对应于IC的绑定引脚42位置处发生导电粒子聚集的几率，进而降低导电粒子聚集造成发生短路的风险。
此外，ACF胶中的单颗导电粒子的尺寸通常为5μm左右，当导电粒子聚集较多时，认为10颗左右的导电粒子会使得绑定焊盘10与相邻区域的柔性衬底基板10上的线路之间发生短路。
结合上述，当如图3所示，绝缘支撑部12与上述绑定焊盘10间的距离L小于50μm时，聚集在绝缘支撑部12与上述绑定焊盘10之间的导电粒子，可能会导致发生短路的风险。因此考虑到ACF胶的性质，优选的，绝缘支撑部12与绑定焊盘10之间的距离L大于或等于50μm。
此外，通常上述绑定焊盘10如图3所示，包括输入绑定焊盘101和输出绑定焊盘102。IC的绑定引脚42包括输入绑定引脚(Input bump)和输出绑定引脚(Output bump)。其中，Input bump用于输入外接电源至IC内部，Output bump用于向柔性显示面板内部输入IC信号。IC绑定时，输入绑定焊盘101与Input bump相对应，输出绑定引脚102与Output bump相对应。
需要说明的是，本领域技术人员知悉，本发明实施提供的附图中，绑定焊盘10的数目和排列形状只是一种示意，并非对绑定焊盘10的数目和排列形状的限定。当IC的绑定引脚42的排列形状和数目发生变化时，制备阵列基板时，绑定焊盘10的排列形状和数目也会发生变化。
在此基础上，本发明实施例提供的阵列基板中，如图3所示，绝缘支撑部12分为至少一组，同一组绝缘支撑部12位于输入绑定焊盘101的同一侧、且位于输出绑定焊盘102的同一侧。每一组绝缘支撑部12与输出绑定焊盘102之间的距离处处相等。由于输入绑定焊盘101与输出绑定焊盘102之间的距离相对固定，因此每一组绝缘支撑部12与输入绑定焊盘101之间的距离也处处相等。
在此情况下，同一组绝缘支撑部12有三种设置位置：例如图3所示，同一组绝缘支撑部12设置于输入绑定焊盘101和输出绑定焊盘102之间；或者，如图5所示，同一组绝缘支撑部12’设置于输入绑定焊盘101背离输出绑定焊盘102的一侧；又或者，如图5所示，同一组绝缘支撑部12”设置于输出绑定焊盘102背离输入绑定焊盘101的一侧。
需要说明的是，图5中，绝缘支撑部12’与输入绑定焊盘101之间的距离L1，等于绝缘支撑部12”与输入绑定焊盘101之间的距离L2。根据上述同一组绝缘支撑部12位于输入绑定焊盘101的同一侧、且位于输出绑定焊盘102的同一侧。则绝缘支撑部12’为同一组，绝缘支撑部12为同一组。
在此基础上，可选的，每一组绝缘支撑部12可以如图3或图5所示，包括多个间隔分布的绝缘支撑柱。或者，每一组绝缘支撑部12包括一个绝缘支撑条。
需要说明的是，当绝缘支撑部12包括多个间隔分布的绝缘支撑柱时，本发明对绝缘支撑柱的形状和数目不做限定，只要绑定IC时，绝缘支撑部12可以在柔性衬底基板11与IC本体41之间起到一定的支撑作用即可。示例的，绝缘支撑柱的上表面的形状可以为圆形或方形。本发明实施例附图中，以绝缘支撑柱的上表面的形状为方形进行示意。
在此基础上，当绝缘支撑柱的尺寸小于50μm时，单个绝缘支撑柱的支撑效果较差，IC绑定时难以使得柔性衬底基板11与IC本体41之间保持固定的间距。当绝缘支撑柱的尺寸大于200μm时，由于绑定区域A的面积较小，因此不利于在输入绑定焊盘101和输出绑定焊盘102间形成绝缘支撑柱。结合上述优选的，绝缘支撑柱的尺寸为50μm～200μm。此外，绝缘支撑柱的数目可以根据IC的尺寸进行调节。
需要说明的是，当绝缘支撑柱的上表面的形状为方形时，上述尺寸是指该方形的长度或者宽度。当绝缘支撑柱的上表面的形状为圆形时，上述尺寸是指绝缘支撑柱该圆形的直径。
以下对绝缘支撑部12的具体结构和设置位置进行举例说明。
例如，如图3所示，绝缘支撑部12设置于输入绑定焊盘101和输出绑定焊盘102之间。
在此情况下，当进行IC的绑定时，对应于IC的绑定引脚42位置处的柔性衬底基板11发生下陷，使得周围位置处的柔性衬底基板11出现翘起，此时由于绝缘支撑部12的作用，可以使得柔性衬底基板11与IC本体41的中间部分之间保持固定的间距，从而能降低柔性衬底基板11上的线路与IC本体41上的线路接触的几率，进而降低了短路的风险。
在此基础上，可选的，如图6所示，阵列基板包括至少两组位于输入绑定焊盘101和输出绑定焊盘102之间的绝缘支撑部12，以提高绝缘支撑部12的支撑效果。
或者例如，绝缘支撑部12设置于输入绑定焊盘101背离输出绑定焊盘102的一侧，或者设置于输出绑定焊盘102背离输入绑定焊盘101的一侧。
在此情况下，当进行IC的绑定时，对应于IC的绑定引脚42位置处的柔性衬底基板11发生下陷，使得周围位置处的柔性衬底基板11出现翘起，此时由于绝缘支撑部12的作用，可以使得柔性衬底基板11与IC本体41的边缘部分之间保持固定的间距，从而能降低柔性衬底基板11的翘起部分上的线路与IC本体41上的线路接触的几率，从而降低短路的风险。
又或者例如，如图5所示，绝缘支撑部12设置于输入绑定焊盘101和输出绑定焊盘102之间、输入绑定焊盘101背离输出绑定焊盘102的一侧、以及输出绑定焊盘102背离输入绑定焊盘101的一侧。
在此情况下，当进行IC的绑定时，绝缘支撑部12可以使得IC本体41中未对应IC的绑定引脚42的部分与翘起部分的柔性衬底基板11之间保持固定的间距，从而能降低柔性衬底基板11的翘起部分上的线路与IC本体41上的线路接触的几率，进一步降低短路的风险。
此外，为了简化制备阵列基板的制备工艺，绝缘支撑部12可以与阵列基板的绑定区域A以外的现有膜层同时形成，以避免额外增加制备绝缘支撑部12的步骤。
本领域技术人员悉知，阵列基板包括依次设置在柔性衬底基板上的平坦层、像素界定层以及隔垫物层。通常，平坦层与像素界定层为有机膜层，隔垫物层可以为有机膜层，可以采用光感材料例如光刻胶形成。
在此基础上，可选的，如图7所示，绝缘支撑部12包括：平坦层(英文全称：Planarazition，英文简称：PLN层)位于绑定区域A的图案121’、像素界定层(英文全称：Pixel definition layer，英文简称：PDL层)位于绑定区域A的图案122’以及隔垫物层(英文全称：Photospacer，英文简称：PS层)位于绑定区域A的图案123’。
在此情况下，当平坦层、像素界定层以及隔垫物层均为有机膜层时，可以通过涂胶、曝光、显影、刻蚀等构图工艺，依次形成平坦层位于绑定区域A的图案121’、像素界定层位于绑定区域A的图案122’以及隔垫物层以及隔垫物层位于绑定区域A的图案123’。当隔垫物层为光刻胶时，可以无需进行刻蚀工艺，以简化形成上述绝缘支撑部12的制备工艺。需要说明的是，当绝缘支撑部12包括间隔设置的多个绝缘支撑柱，在通过上述构图工艺形成绝缘支撑柱时，单个绝缘支撑柱的尺寸通常为50μm～100μm。
在此基础上，形成的绝缘支撑部12如图7所示，为三层结构。一具体实施例中，三层结构的绝缘支撑部12的厚度可以达到4μm～8μm。
此外，对于走线折叠，例如扇出型(fanout)走线折叠的柔性显示装置，在折叠位置处，柔性显示装置中的线路易发生断裂。为了避免上述情况，通常如图8所示，阵列基板还包括位于有机填充层124，有机填充层124位于柔性衬底基板11上与折叠位置对应的位置处，折叠位置通常位于显示区和绑定区域A之间。示例的，有机填充层124可以为由PI材料构成的填充层，此时有机填充层124又可以称为PI填充层(英文全称：Polyimide Filling，英文简称：PI filling)。有机填充层124设置在平坦层121’和柔性衬底基板11之间，进一步的，有机填充层124设置在源漏金属层16与柔性衬底基板11之间。可选的，阵列基板如图8所示，还包括依次设置在柔性衬底基板11上的缓冲阻挡层13、栅绝缘层(英文全称：GateInsulator，英文缩写：GI)14以及间绝缘层(英文全称：Interlayer Dieletric，英文缩写：ILD)15，其中缓冲阻挡层13可以对水汽进行阻挡。
在此情况下，可选的，如图9所示，绝缘支撑部12还可以包括有机填充层124位于绑定区域A的图案124’。此时，绝缘支撑部12为四层结构，具体的，绝缘支撑部12包括依次设置在柔性衬底基板11上的平坦层位于绑定区域A的图案121’、像素界定层位于绑定区域A的图案122’、隔垫物层位于绑定区域A的图案123’、以及有机填充层124位于绑定区域A的图案124’。一具体实施例中，四层结构的绝缘支撑部12的厚度可以达到6μm～10μm。
当阵列基板构成的柔性显示装置采用薄膜封装(英文全称：Thin FilmEncapsulation，英文简称：TFE)时，上述阵列基板还包括设置在柔性衬底基板11上的薄膜封装层。薄膜封装层通常包括两层无机膜层以及位于两层无机膜层之间的有机膜层。有机膜层可以采用喷墨打印的方式形成。薄膜封装层能对阻挡水汽侵入柔性显示装置中的有机发光材料层，防止有机发光材料层失效。
在此情况下，可选的，绝缘支撑部12包括有机膜层位于绑定区域A的图案。
需要说明的是，第一、绝缘支撑部12可以采用喷墨打印的方式形成。此时，绝缘支撑部12与薄膜封装层中的有机膜层同层形成。如图10所示，可以在采用喷墨打印的方式形成有机膜层的同时，通过控制打印喷头17的位置和打印时间，在柔性衬底基板11的绑定区域A打印上述绝缘支撑部12。
第二、打印的绝缘支撑部12的密度可以随绝缘支撑部12的尺寸进行调整。示例的，当用于打印绝缘支撑部12的材料流动性较好时，绝缘支撑部12的尺寸较大，此时需要减小绝缘支撑部12的打印密度。当用于打印绝缘支撑部12的材料流动性较差时，绝缘支撑部12的尺寸可以控制的较小，此时可以增加绝缘支撑部12的密度。在打印完成后，需要采用紫外光固化绝缘支撑部12。一具体实施例中，绝缘支撑部12包括多个间隔设置的绝缘支撑柱，采用喷墨打印的方式形成的绝缘支撑柱的尺寸为50μm～200μm，厚度为5μm～10μm。
综上所述，绝缘支撑部12可以与薄膜封装层中的有机膜层同层形成。
本发明实施例提供一种柔性显示装置，包括如上所述的任一种阵列基板，具有与前述实施例提供的阵列基板相同的结构和有益效果。由于前述实施例已经对该阵列基板的有益效果进行了详细的描述，此处不再赘述。
其中，柔性显示装置可以为包括上述阵列基板的OLED柔性显示面板，也可以为包括上述阵列基板的OLED显示装置。
本发明实施例提供一种阵列基板的制备方法，包括在柔性衬底基板11上形成多个绑定焊盘10的步骤，其中，上述绑定焊盘10用于绑定IC的绑定引脚42。该制备方法还包括：
如图3所示，在柔性衬底基板11的绑定区域A中、未设置绑定焊盘10的位置处形成绝缘支撑部12。其中，如图4所示，绝缘支撑部12的上表面突出于绑定焊盘10的上表面。
需要说明的是，第一、在阵列基板中设置绝缘支撑部12时，应当以不影响IC与上述绑定焊盘的正常绑定为前提。绝缘支撑部12的高度可以根据IC的型号进行调节。
可选的，当IC的结构如图4所示时，具体的，IC的绑定引脚42的下表面与IC本体41的上表面处于同一平面时，为了不影响IC与绑定焊盘的正常绑定，可选的，绝缘支撑部12突出于绑定焊盘10的部分的厚度H小于或等于IC的绑定引脚42的厚度h，从而将IC的绑定引脚42与上述绑定焊盘10绑定在一起时，可以确保IC本体41的中间部分不会因绝缘支撑部12而发生翘起，因此不会影响IC的绑定效果。
第二、绝缘支撑部12可以单独制备，即在现有阵列基板制备步骤的基础上，额外增加制备绝缘支撑部12的步骤；也可以与阵列基板的绑定区域A以外的结构中的一层或者几层同时制备，也即可以不增加阵列基板的制备步骤，而改变现有阵列基板上制备一层或多层的图案。
可选的，形成绝缘支撑部12的方法如图11所示，包括：
步骤S101、在柔性衬底基板11上形成第一绝缘薄膜，并对第一绝缘薄膜201构图，以形成覆盖柔性衬底基板11的显示区、且包含位于柔性衬底基板11的绑定区域A的第一图案的平坦层121’。
需要说明的是，本发明实施例中的构图是指构图工艺，构图工艺可以包括光刻工艺，或，包括光刻工艺以及刻蚀步骤等其他用于形成预定图形的工艺。光刻工艺，包括成膜、曝光、显影等工艺，具体可以利用光刻胶、掩模板、曝光机等形成图形的工艺。
本发明实施例中，形成包括第一图案的设备和工艺与制备现有阵列基板的设备相兼容。通过控制掩膜板的形状，并进行曝光、显影以及刻蚀工艺，可以在柔性衬底基板11的绑定区域A形成上述第一图案。
本领域技术人员知悉，制备阵列基板时，在柔性衬底基板11上形成平坦层121之前，通常还包括在柔性衬底基板11上形成栅极、栅绝缘层、有源层、源漏金属层等工艺，形成上述膜层的工艺与现有制备工艺相同，此处不作赘述。
步骤S102、在形成有平坦层121的柔性衬底基板11上形成第二绝缘薄膜，并对第二绝缘薄膜构图，以形成包括位于显示区的像素界定图案、以及位于绑定区域A的第二图案的像素界定层。
需要说明的是，显示区中的像素界定图案通常为网状，像素界定图案可以限定出亚像素区域。
步骤S103、在形成有像素界定层的柔性衬底基板11上形成第三绝缘薄膜，并对第三绝缘薄膜构图，以形成包括位于显示区的隔垫物图案、以及位于绑定区域A的第三图案的隔垫物层。其中，绝缘支撑部12包括上述第一图案、第二图案以及第三图案。
这样一来，形成的绝缘支撑部12为三层结构。绝缘支撑部12可以与阵列基板中的现有膜层同时形成，因此无需单独制备，简化了形成包括绝缘支撑部12的阵列基板的工艺。
此外，对于走线折叠，例如扇出型(fanout)走线折叠的柔性显示装置，在折叠位置处，柔性显示装置中线路易发生断裂。为了避免上述情况，通常如图8所示，阵列基板还包括位于有机填充层(PI filling层)124。有机填充层124位于柔性衬底基板11上与折叠位置对应的位置处、且有机填充层124设置在源漏金属层16和柔性衬底基板11之间。通常折叠位置位于显示区和绑定区域A之间。
在此基础上，在形成平坦层121之前，上述制备方法还包括：
在柔性衬底基板11上形成第四绝缘薄膜，并对第四绝缘薄膜构图，以形成包括位于显示区和绑定区域A之间的有机填充图案、以及包含位于柔性衬底基板11的绑定区域A的第四图案的有机填充层124。在此情况下，绝缘支撑部12还包括第四图案。
需要说明的是，对于走线折叠的柔性显示装置，在制备阵列基板时，首先确定出预折叠区域；然后根据预折叠区域控制掩膜板的形状；在对上述第四绝缘薄膜构图时，利用上述掩膜板对第四绝缘薄膜进行曝光，可以在柔性衬底基板11的显示区和绑定区域A之间，与上述折叠位置对应的位置处，形成有机填充图案；同时在绑定区域A形成上述第四图案。
在此情况下，形成的绝缘支撑部12为四层结构。相比于三层结构的绝缘支撑部12，可以适当增加绝缘支撑部12的高度，以进一步降低IC绑定时，柔性衬底基板11与IC本体41之间的间距，使得IC绑定后柔性衬底基板11的表面更平坦，从而进一步降低柔性衬底基板11的线路发生断裂和在柔性衬底基板11上发生导电粒子聚集的风险，同时可以进一步避免柔性衬底基板11上的电路与IC本体41相接触造成短路的风险。
或者可选的，绝缘支撑部12采用喷墨打印的方式形成，具体的：
在柔性衬底基板11上通过喷墨打印方法，形成覆盖柔性衬底基板11的封装区、且包含位于柔性衬底基板11的绑定区域A的第五图案的薄膜封装层。在此基础上，绝缘支撑部12包括第五图案。
需要说明的是，本领域技术人员知悉，在形成薄膜封装层之前，阵列基板的制备方法还包括在柔性衬底基板11上形成显示所需的层结构的步骤，例如形成栅极、源极、漏极以及发光层等的步骤。形成上述层结构的步骤与现有阵列基板的制备工艺相同，此处不再赘述。此外，薄膜封装层通常包括两层无机膜层以及位于两层无机膜层之间的有机膜层。其中有机膜层可以采用喷墨打印的方式形成。
具体的，如图10所示，可以在采用喷墨打印的方式形成有机膜层的同时，通过控制打印喷头17的位置和打印时间，在柔性衬底基板11的绑定区域A打印上述绝缘支撑部12。然后采用紫外光固化绝缘支撑部12。
基于此，当利用上述阵列基板构成柔性显示面板，并将IC的绑定引脚42与绑定焊盘10进行绑定时，压接过程中，柔性显示面板中对应于IC的绑定引脚42位置处的背膜中的压敏胶会向周围流动，使得在对应于IC的绑定引脚42的位置处的柔性衬底基板中发生下陷，对应于IC的绑定引脚42位置周围的柔性衬底基板11发生翘起。由于阵列基板还包括位于柔性衬底基板11的绑定区域A中、未设置绑定焊盘10的位置处的绝缘支撑部12，绝缘支撑部12的上表面突出于绑定焊盘10的上表面，因此绝缘支撑部12可以起到一定的支撑作用，以使得对应于IC的绑定引脚42的位置周围的柔性衬底基板11与IC之间保持固定的间距，这样一来，可以防止柔性衬底基板11的翘起部分上的线路与IC上的线路接触，从而降低了发生短路的风险。
同时，由于绝缘支撑部12可以使得对应于IC的绑定引脚位置周围的柔性衬底基板与IC之间保持固定的间距，因此可以降低对应于IC的绑定引脚42的位置处的柔性衬底基板11与周围位置处的柔性衬底基板11间的段差，使得完成IC绑定工艺后，柔性衬底基板11的表面较为平坦，从而一方面，降低了柔性衬底基板11发生线路断裂的几率；另一方面，降低在对应于IC的绑定引脚42位置处发生导电粒子聚集的几率，进而降低导电粒子聚集造成发生短路的风险。
本发明实施例提供一种柔性显示装置的制备方法，包括如上所述的任一种阵列基板的制备方法，具有与前述实施例提供的阵列基板的制备方法相同的步骤和有益效果。由于前述实施例已经对该阵列基板的制备方法的步骤和有益效果进行了详细的描述，此处不再赘述。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (13)

1.一种阵列基板，包括绑定区域、以及设置在柔性衬底基板的绑定区域中的多个绑定焊盘，其特征在于，
所述阵列基板还包括：位于所述绑定区域中、未设置所述绑定焊盘的位置处的绝缘支撑部；
其中，所述绝缘支撑部的上表面突出于所述绑定焊盘的上表面；
所述阵列基板包括依次设置在所述柔性衬底基板上的平坦层、像素界定层以及隔垫物层；
所述绝缘支撑部包括：所述平坦层位于所述绑定区域的图案、所述像素界定层位于所述绑定区域的图案以及所述隔垫物层位于所述绑定区域的图案。
2.根据权利要求1所述的阵列基板，其特征在于，所述绝缘支撑部突出于所述绑定焊盘的部分的厚度小于或等于IC的绑定引脚的厚度。
3.根据权利要求1所述的阵列基板，其特征在于，所述绑定焊盘包括输入绑定焊盘和输出绑定焊盘；
所述绝缘支撑部设置于所述输入绑定焊盘和所述输出绑定焊盘之间。
4.根据权利要求1或2所述的阵列基板，其特征在于，所述绑定焊盘包括输入绑定焊盘和输出绑定焊盘；
所述绝缘支撑部设置在所述输入绑定焊盘背离所述输出绑定焊盘的一侧，和/或，设置在所述输出绑定焊盘背离所述输入绑定焊盘的一侧。
5.根据权利要求1所述的阵列基板，其特征在于，所述绑定焊盘包括输入绑定焊盘和输出绑定焊盘；
所述绝缘支撑部分为至少一组，同一组所述绝缘支撑部位于所述输入绑定焊盘的同一侧、且位于所述输出绑定焊盘的同一侧，每一组所述绝缘支撑部与所述输出绑定焊盘之间的距离处处相等。
6.根据权利要求5所述的阵列基板，其特征在于，每一组所述绝缘支撑部包括多个间隔分布的绝缘支撑柱；
或者，每一组所述绝缘支撑部包括一个绝缘支撑条。
7.根据权利要求1所述的阵列基板，其特征在于，所述绝缘支撑部与所述绑定焊盘之间的距离大于或等于50μm。
8.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括设置在所述柔性衬底基板与所述平坦层之间的有机填充层；
所述绝缘支撑部还包括所述有机填充层位于所述绑定区域的图案。
9.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板包括设置在所述柔性衬底基板上的薄膜封装层，所述薄膜封装层包括有机膜层；
所述绝缘支撑部包括所述有机膜层位于所述绑定区域的图案。
10.一种柔性显示装置，其特征在于，包括如权利要求1-9任一项所述的阵列基板。
11.一种阵列基板的制备方法，包括在柔性衬底基板上形成多个绑定焊盘的步骤，其特征在于，所述制备方法还包括：
在所述阵列基板的绑定区域中、未设置所述绑定焊盘的位置处形成绝缘支撑部；其中，所述绝缘支撑部的上表面突出于所述绑定焊盘的上表面；
所述在所述阵列基板的绑定区域中、未设置所述绑定焊盘的位置处形成绝缘支撑部包括：
在所述柔性衬底基板上形成第一绝缘薄膜，并对所述第一绝缘薄膜构图，以形成覆盖所述柔性衬底基板的显示区、且包含位于所述绑定区域的第一图案的平坦层；
在形成有所述平坦层的所述柔性衬底基板上形成第二绝缘薄膜，并对所述第二绝缘薄膜构图，以形成包括位于所述显示区的像素界定图案、以及位于所述绑定区域的第二图案的像素界定层；
在形成有所述像素界定层的所述柔性衬底基板上形成第三绝缘薄膜，并对所述第三绝缘薄膜构图，以形成包括位于所述显示区的隔垫物图案、以及位于所述绑定区域的第三图案的隔垫物层；
其中，所述绝缘支撑部包括所述第一图案、所述第二图案以及所述第三图案。
12.根据权利要求11所述的制备方法，其特征在于，所述在所述阵列基板的绑定区域中、未设置所述绑定焊盘的位置处形成绝缘支撑部还包括：
在形成所述平坦层之前，在所述柔性衬底基板上形成第四绝缘薄膜，并对所述第四绝缘薄膜构图，以形成包括位于所述显示区和所述绑定区域之间的有机填充图案、以及包含位于所述绑定区域的第四图案的有机填充层；
所述绝缘支撑部还包括所述第四图案。
13.根据权利要求11所述的制备方法，其特征在于，所述在所述阵列基板的绑定区域中、未设置所述绑定焊盘的位置处形成绝缘支撑部包括：
在所述柔性衬底基板上通过喷墨打印方法，形成覆盖所述柔性衬底基板的封装区、且包含位于所述绑定区域的第五图案的有机膜层；
所述绝缘支撑部包括所述第五图案。
CN201710954432.XA 2017-10-13 2017-10-13 一种阵列基板及其制备方法、柔性显示装置 Active CN107564923B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710954432.XA CN107564923B (zh) 2017-10-13 2017-10-13 一种阵列基板及其制备方法、柔性显示装置
PCT/CN2018/109977 WO2019072230A1 (zh) 2017-10-13 2018-10-12 阵列基板及其制备方法、显示装置及其制备方法
US16/642,615 US20200194363A1 (en) 2017-10-13 2018-10-12 Array substrate and manufacturing method therefor, display device and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710954432.XA CN107564923B (zh) 2017-10-13 2017-10-13 一种阵列基板及其制备方法、柔性显示装置

Publications (2)

Publication Number Publication Date
CN107564923A CN107564923A (zh) 2018-01-09
CN107564923B true CN107564923B (zh) 2020-03-31

Family

ID=60985703

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710954432.XA Active CN107564923B (zh) 2017-10-13 2017-10-13 一种阵列基板及其制备方法、柔性显示装置

Country Status (3)

Country Link
US (1) US20200194363A1 (zh)
CN (1) CN107564923B (zh)
WO (1) WO2019072230A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107564923B (zh) * 2017-10-13 2020-03-31 京东方科技集团股份有限公司 一种阵列基板及其制备方法、柔性显示装置
CN108305891A (zh) * 2018-02-12 2018-07-20 上海天马微电子有限公司 一种显示面板及其制造方法、显示装置
CN108551722B (zh) * 2018-06-05 2020-09-08 肖国选 单元pcb板
CN109524444A (zh) * 2018-12-18 2019-03-26 武汉华星光电半导体显示技术有限公司 显示面板
CN109560116B (zh) * 2018-12-20 2020-10-27 武汉华星光电半导体显示技术有限公司 可折叠oled显示面板
CN109638060B (zh) * 2018-12-21 2020-10-27 武汉华星光电半导体显示技术有限公司 阵列基板及柔性显示面板
CN109698160B (zh) * 2018-12-27 2020-09-25 厦门天马微电子有限公司 阵列基板及其制作方法、显示面板、显示装置
WO2020133262A1 (zh) * 2018-12-28 2020-07-02 深圳市柔宇科技有限公司 一种改善导电粒子聚集的连接基体、导电结合结构和触控传感器
US11037915B2 (en) * 2019-02-14 2021-06-15 Facebook Technologies, Llc Integrated display devices
CN109949703B (zh) * 2019-03-26 2021-08-06 京东方科技集团股份有限公司 柔性显示基板、显示面板、显示装置及制作方法
CN109994042B (zh) * 2019-04-11 2024-05-03 武汉华星光电技术有限公司 驱动芯片及显示面板
CN110277025B (zh) * 2019-06-28 2021-07-23 云谷（固安）科技有限公司 一种显示装置及其制备方法
CN110416264B (zh) * 2019-07-22 2022-03-01 武汉华星光电半导体显示技术有限公司 显示装置的绑定方法及显示装置
CN110488525B (zh) * 2019-08-30 2021-12-17 厦门天马微电子有限公司 显示面板及显示装置
CN110989233B (zh) * 2019-12-20 2022-09-30 厦门天马微电子有限公司 显示面板及显示装置
CN111158199B (zh) * 2020-01-23 2022-10-28 京东方科技集团股份有限公司 一种阵列基板和显示装置
CN111341744B (zh) * 2020-02-26 2022-07-15 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN111403460A (zh) * 2020-03-27 2020-07-10 武汉华星光电半导体显示技术有限公司 Oled显示面板及显示装置
CN111554202B (zh) * 2020-05-27 2022-08-09 上海中航光电子有限公司 一种显示面板和显示装置
CN113327960A (zh) * 2021-03-12 2021-08-31 京东方科技集团股份有限公司 显示面板及显示装置
WO2024065412A1 (zh) * 2022-09-29 2024-04-04 京东方科技集团股份有限公司 覆晶薄膜及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN207303094U (zh) * 2017-10-13 2018-05-01 京东方科技集团股份有限公司 一种阵列基板、柔性显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060109631A (ko) * 2005-04-18 2006-10-23 엘지전자 주식회사 유기 전계 발광 소자
US8424748B2 (en) * 2009-12-21 2013-04-23 Intel Corporation Solder in cavity interconnection technology
US8936967B2 (en) * 2011-03-23 2015-01-20 Intel Corporation Solder in cavity interconnection structures
CN104733643B (zh) * 2013-12-19 2017-05-17 昆山国显光电有限公司 一种oled显示装置的绑定结构
CN104992945A (zh) * 2015-05-28 2015-10-21 京东方科技集团股份有限公司 显示基板及其制作方法以及显示装置
CN205318069U (zh) * 2015-12-30 2016-06-15 京东方科技集团股份有限公司 一种阵列基板和显示装置
CN107238962A (zh) * 2017-07-27 2017-10-10 京东方科技集团股份有限公司 一种显示基板的制作方法、显示基板及显示装置
CN107564923B (zh) * 2017-10-13 2020-03-31 京东方科技集团股份有限公司 一种阵列基板及其制备方法、柔性显示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN207303094U (zh) * 2017-10-13 2018-05-01 京东方科技集团股份有限公司 一种阵列基板、柔性显示装置

Also Published As

Publication number Publication date
CN107564923A (zh) 2018-01-09
US20200194363A1 (en) 2020-06-18
WO2019072230A1 (zh) 2019-04-18

Similar Documents

Publication Publication Date Title
CN107564923B (zh) 一种阵列基板及其制备方法、柔性显示装置
CN109949703B (zh) 柔性显示基板、显示面板、显示装置及制作方法
US10510821B2 (en) Display device
KR102648414B1 (ko) 인-셀 터치 폴더블 표시 장치
JP5311531B2 (ja) 半導体チップの実装された表示パネル
US10872908B2 (en) Display device
US11215893B2 (en) Array substrate, method for manufacturing the same, and display apparatus
CN106992197A (zh) 柔性显示器及其制造方法
US11853519B2 (en) Touch substrate and manufacturing method therefor, touch display substrate, and touch display device
CN107565046B (zh) 有机发光显示面板及其制造方法和显示装置
KR102640288B1 (ko) 표시 장치 및 표시 장치 제조 방법
JP6324098B2 (ja) 表示装置及びその製造方法
CN111952331A (zh) 微发光二极管显示基板及其制作方法
TW201426888A (zh) 用於封裝半導體裝置之可撓性印刷電路板及其製造方法
WO2015184756A1 (zh) 柔性基板及其制造方法、柔性显示装置
TWI671572B (zh) 顯示面板及其製造方法
US20230301150A1 (en) Display device
CN207303094U (zh) 一种阵列基板、柔性显示装置
CN113193017A (zh) 显示面板和显示装置
WO2019206023A1 (zh) 一种显示面板、其制作方法及显示装置
US11296177B2 (en) Display device with curable pattern between lead wirings and method of fabricating the same
CN103499895A (zh) 显示面板、显示装置以及显示面板的制造方法
KR101993261B1 (ko) 액정 디스플레이 장치와 이의 제조방법
KR20220034984A (ko) 인쇄 회로 기판, 표시 장치 및 표시 장치 제조 방법
CN113678257A (zh) 显示面板、显示装置及显示面板的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant