KR20220117413A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220117413A
KR20220117413A KR1020210020684A KR20210020684A KR20220117413A KR 20220117413 A KR20220117413 A KR 20220117413A KR 1020210020684 A KR1020210020684 A KR 1020210020684A KR 20210020684 A KR20210020684 A KR 20210020684A KR 20220117413 A KR20220117413 A KR 20220117413A
Authority
KR
South Korea
Prior art keywords
layer
dam
substrate
disposed
display area
Prior art date
Application number
KR1020210020684A
Other languages
English (en)
Inventor
이계욱
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210020684A priority Critical patent/KR20220117413A/ko
Priority to US17/479,220 priority patent/US20220263046A1/en
Priority to CN202210120474.4A priority patent/CN114975524A/zh
Publication of KR20220117413A publication Critical patent/KR20220117413A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H01L27/3258—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H01L27/3246—
    • H01L27/3283—
    • H01L27/3288—
    • H01L51/5237—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H10K50/8445—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/173—Passive-matrix OLED displays comprising banks or shadow masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/179—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H01L2227/323—
    • H01L2251/10—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED

Abstract

본 발명은 주변영역에 위치하는 댐부들의 폭을 최소화함으로써, 주변영역의 면적을 최소화하고 표시영역의 면적을 확대시킨 표시 장치를 위하여, 표시영역 및 표시영역 외측의 주변영역을 구비한 표시 장치에 있어서, 기판; 상기 기판 상에 배치되며, 상기 표시영역을 커버하는 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 구비한 봉지층; 상기 기판 상에 배치되며, 상기 주변영역에 위치한 제1댐부; 상기 기판 상에 배치되며, 상기 제1댐부로부터 외측 방향으로 이격된 제2댐부; 및 평면 상에서 상기 제1댐부와 상기 제2댐부 사이에 위치하며, 상기 제1댐부와 상기 제2댐부를 연결시키는 연결부;를 포함하고, 상기 제1댐부 및 상기 제2댐부 각각의 상면은, 상기 연결부의 상면보다 상기 기판의 일 면으로부터 더 높이 위치하는, 표시 장치를 제공한다.

Description

표시 장치{Display apparatus}
본 발명은 표시 장치에 관한 것이다.
표시 장치는 데이터를 시각적으로 표시하는 장치이다. 표시 장치는 이미지를 제공하는 표시영역과 표시영역 외측의 주변영역을 구비할 수 있다 표시영역에는 화소들이 배치되며, 주변영역에는 구동회로, 전원전원배선 등이 배치될 수 있다. 주변영역은 빛이 방출되지 않는 영역으로, 데드 스페이스(Dead space)일 수 있다.
최근 표시 장치는 그 용도가 다양해지면서 표시 장치의 품질을 향상시키는 설계가 다양하게 시도되고 있다. 특히, 박형화, 경량화, 저소비 전력화 등의 우수한 특성을 지닌 다양한 표시 장치가 개발되고 있다. 또한, 표시 장치의 데드 스페이스를 줄이고, 표시영역의 면적을 확대시키기 위한 연구가 활발히 진행되고 있다.
본 발명은 데드 스페이스를 최소화시키고, 표시영역의 면적을 확대시킨 표시 장치를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 표시영역 및 표시영역 외측의 주변영역을 구비한 표시 장치에 있어서, 기판; 상기 기판 상에 배치되며, 상기 표시영역을 커버하는 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 구비한 봉지층; 상기 기판 상에 배치되며, 상기 주변영역에 위치한 제1댐부; 상기 기판 상에 배치되며, 상기 제1댐부로부터 외측 방향으로 이격된 제2댐부; 및 평면 상에서 상기 제1댐부와 상기 제2댐부 사이에 위치하며, 상기 제1댐부와 상기 제2댐부를 연결시키는 연결부;를 포함하고, 상기 제1댐부 및 상기 제2댐부 각각의 상면은, 상기 연결부의 상면보다 상기 기판의 일 면으로부터 더 높이 위치하는, 표시 장치가 제공된다.
본 실시예에 따르면, 상기 기판과 상기 제1댐부 사이, 그리고 상기 기판과 상기 제2댐부 사이에 개재된 적어도 하나의 절연층;을 더 포함할 수 있다.
본 실시예에 따르면, 상기 적어도 하나의 절연층은 무기 절연물을 포함할 수 있다.
본 실시예에 따르면, 상기 적어도 하나의 절연층은 평면 상에서 상기 제1댐부와 상기 제2댐부 사이에 위치한 홀을 포함할 수 있다.
본 실시예에 따르면, 상기 연결부의 적어도 일부분은 상기 홀 내에 위치할 수 있다.
본 실시예에 따르면, 상기 연결부는 상기 홀을 통해 상기 기판과 접촉할 수 있다.
본 실시예에 따르면, 상기 기판과 상기 제1댐부 및 제2댐부 사이에 개재되며, 상기 제1댐부 및 상기 제2댐부와 각각 중첩하는 제1도전층 및 제2도전층;을 더 포함할 수 있다.
본 실시예에 따르면, 상기 제1도전층과 상기 제2도전층은 평면 상에서 서로 이격되어 배치될 수 있다.
본 실시예에 따르면, 상기 연결부는 상기 제1도전층과 상기 제2도전층 사이의 이격 영역에 중첩할 수 있다.
본 실시예에 따르면, 상기 표시영역에 위치하는 반도체층, 상기 반도체층과 중첩하는 게이트전극, 및 상기 반도체층의 일부분에 접속하는 소스전극 및 드레인전극을 구비한 박막트랜지스터;를 더 포함하고, 상기 제1도전층 및 상기 제2도전층은, 상기 게이트전극, 또는 상기 소스전극 및 상기 드레인전극과 동일한 물질을 포함할 수 있다.
본 실시예에 따르면, 상기 제1댐부 및 상기 제2댐부는 각각, 유기 절연물을 포함하는 제1층; 및 상기 제1층 상의 제2층;을 포함할 수 있다.
본 실시예에 따르면, 상기 기판 상에 배치되는 평탄화층; 상기 평탄화층 상에 배치되며, 상기 표시영역에 위치하는 화소전극; 상기 화소전극 상에 배치되며, 상기 화소전극과 중첩하는 개구를 구비한 화소정의막; 상기 화소정의막 상에 배치되며, 상기 화소전극과 중첩하는 대향전극; 및 상기 화소전극과 상기 대향전극 사이의 중간층;을 더 포함할 수 있다.
본 실시예에 따르면, 상기 제1댐부 및 상기 제2댐부 각각의 상기 제1층은 상기 평탄화층과 동일한 물질을 포함하며, 동일한 층 상에 배치될 수 있다.
본 실시예에 따르면, 상기 제1댐부 및 상기 제2댐부 각각의 상기 제2층은 상기 화소정의막과 동일한 물질을 포함할 수 있다.
본 실시예에 따르면, 상기 연결부는 상기 제1댐부 및 상기 제2댐부 각각의 상기 제2층과 동일한 물질을 포함할 수 있다.
본 실시예에 따르면, 상기 연결부, 상기 제1댐부의 상기 제2층, 및 상기 제2댐부의 상기 제2층은 일체로 형성될 수 있다.
본 실시예에 따르면, 상기 연결부는 상기 제1댐부의 상기 제1층의 측면 및 상기 제2댐부의 상기 제1층의 측면과 접촉할 수 있다.
본 실시예에 따르면, 상기 제1댐부 및 상기 제2댐부 각각은, 평면 상에서 상기 표시영역을 둘러싸는 폐루프 형상을 가질 수 있다.
본 발명의 다른 관점에 따르면, 표시영역 및 표시영역 외측의 주변영역을 구비한 표시 장치에 있어서, 기판; 상기 기판 상에 배치되는 적어도 하나의 무기절연층; 상기 적어도 하나의 무기절연층 상에 배치되는 유기절연층; 상기 유기절연층 상에 배치되며, 상기 표시영역에 위치하는 화소전극; 상기 화소전극의 가장자리를 덮는 화소정의막; 상기 화소전극 상에서 상기 화소전극과 중첩하도록 배치되는 중간층; 상기 중간층 상의 대향전극; 상기 대향전극을 커버하며, 적어도 하나의 유기봉지층을 포함하는 봉지층; 상기 적어도 하나의 무기절연층 상에 배치되며, 상기 주변영역에 위치한 복수의 댐부들; 및 상기 복수의 댐부들 중 서로 인접한 두 댐부들 사이에 위치하며, 상기 인접한 두 댐부들을 서로 연결시키는 연결부;를 포함하고, 상기 연결부는 상기 적어도 하나의 무기절연층에 형성된 홀을 통해 상기 기판의 일 면에 접촉하는, 표시 장치가 제공된다.
본 실시예에 따르면, 상기 복수의 댐부들 각각은, 상기 유기절연층과 동일한 물질을 포함하는 제1층; 및 상기 제1층 상에 배치되며, 상기 화소정의막과 동일한 물질을 포함하는 제2층;을 포함하고, 상기 연결부는 상기 복수의 댐부들 각각의 상기 제2층과 일체로 형성될 수 있다.
본 실시예에 따르면, 상기 기판과 상기 복수의 댐부들 사이에 위치하며, 상기 복수의 댐부들과 평면 상에서 중첩하는 복수의 도전층들;을 더 포함하며, 상기 홀은 상기 복수의 도전층들 중 서로 인접한 두 도전층들 사이에 위치할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
이러한 일반적이고 구체적인 측면이 시스템, 방법, 컴퓨터 프로그램, 또는 어떠한 시스템, 방법, 컴퓨터 프로그램의 조합을 사용하여 실시될 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 주변영역에 위치하는 댐부들의 폭을 최소화함으로써, 주변영역의 면적을 최소화하고 표시영역의 면적을 확대시킨 표시 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시하는 평면도이다.
도 2은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치에 포함된 어느 하나의 화소회로의 등가회로도이다.
도 4a는 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시하는 단면도이다.
도 4b는 도 4의 C부분을 확대하여 개략적으로 도시하는 단면도이다.
도 5는 본 발명의 일 실시예에 따른 표시 장치의 일부를 개략적으로 도시하는 평면도이다.
도 6은 본 발명의 다른 실시예에 따른 표시 장치를 개략적으로 도시하는 단면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 표시 장치를 개략적으로 도시하는 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
본 명세서에서 “A 및/또는 B”은 A이거나, B이거나, A와 B인 경우를 나타낸다. 그리고, “A 및 B 중 적어도 하나”는 A이거나, B이거나, A와 B인 경우를 나타낸다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우, 또는/및 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우, 및/또는 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우를 나타낸다.
x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시하는 평면도이다.
도 1을 참조하면, 표시 장치(1)는 표시영역(DA) 및 표시영역(DA)의 외측에 위치한 주변영역(PA)을 포함할 수 있다. 표시영역(DA)에는 복수의 화소(PX)들이 배치될 수 있고, 표시영역(DA)은 복수의 화소(PX)들에서 방출되는 빛을 통해 소정의 이미지를 제공할 수 있다. 화소(PX)는 화소회로에 의해 구동되는 발광소자(Light emitting element)가 빛을 방출하는 발광영역으로 정의될 수 있다. 각 화소(PX)는 예컨대, 적색, 녹색, 청색의 빛을 방출할 수 있다. 또는, 각 화소(PX)는 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다. 복수의 발광소자들 각각이 화소(PX)를 통해 방출하는 빛들에 의해 이미지가 제공될 수 있다.
주변영역(PA)은 이미지를 제공하지 않는 영역으로서, 데드 스페이스(Dead Space)일 수 있다. 주변영역(PA)은 표시영역(DA) 외측에 위치하며, 표시영역(DA)을 전체적으로 또는 부분적으로 둘러쌀 수 있다. 주변영역(PA)에는 표시영역(DA)에 전기적 신호나 전원을 제공하기 위한 드라이버 등이 배치될 수 있다. 주변영역(PA)에는 전자소자나 인쇄회로기판 등이 전기적으로 연결될 수 있는 영역인 패드부가 배치될 수 있다.
이하에서는 표시 장치(1)가 발광소자(Light emitting element)로서, 유기발광다이오드(Organic Light Emitting Diode, OLED)를 포함하는 것을 설명하지만, 본 발명의 표시 장치(1)는 이에 제한되지 않는다. 다른 실시예로서, 표시 장치(1)는 무기 발광 다이오드를 포함하는 발광 표시 장치, 즉 무기 발광 표시 장치(Inorganic Light Emitting Display)일 수 있다. 무기 발광다이오드는 무기물 반도체 기반의 재료들을 포함하는 PN다이오드를 포함할 수 있다. PN 접합 다이오드에 순방향으로 전압을 인가하면 정공과 전자가 주입되고, 그 정공과 전자의 재결합으로 생기는 에너지를 빛 에너지로 변환시켜 소정의 색상의 빛을 방출할 수 있다. 전술한 무기 발광다이오드는 수~수백 마이크로미터의 폭을 가질 수 있으며, 일부 실시예에서 무기 발광다이오드는 마이크로 LED로 지칭될 수 있다. 또 다른 실시예로서, 표시 장치(1)는 양자점 발광 표시 장치(Quantum dot Light Emitting Display)일 수 있다.
표시 장치(1)는 도 1에 도시된 바와 같이, 평면 상에서 사각형의 형상을 가질 수 있으나, 이에 제한되지 않는다. 표시 장치(1)는 평면 상에서 삼각형 등의 다각형, 원형, 타원형, 비정형 형상 등 다양한 형상을 가질 수 있다. 일 예로, 표시 장치(1)는 제1방향(예컨대, x 방향 또는 -x 방향)의 단변과 제2방향(예컨대, y 방향 또는 -y 방향)의 장변을 갖는 사각형의 형상을 가질 수 있다. 다른 예로, 표시 장치(1)는 제1방향으로의 변의 길이와 제2방향으로의 변의 길이는 동일할 수 있다. 또 다른 예로, 표시 장치(1)는 제1방향의 장변 및 제2방향의 단변을 가질 수 있다. 일부 실시예로, 표시 장치(1)의 코너는 라운드질 수 있다.
한편, 표시 장치(1)는 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(portable multimedia player), 네비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기뿐만 아니라, 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷(internet of things, IOT) 등의 다양한 제품의 표시 화면으로 이용될 수 있다. 또한, 일 실시예에 따른 표시 장치(1)는 스마트 워치(smart watch), 워치 폰(watch phone), 안경형 디스플레이, 및 헤드 장착형 디스플레이(head mounted display, HMD)와 같이 웨어러블 장치(wearable device)에 이용될 수 있다. 또한, 일 실시예에 따른 표시 장치(1)는 자동차의 계기판, 및 자동차의 센터페시아(center fascia) 또는 대쉬보드에 배치된 CID(Center Information Display), 자동차의 사이드 미러를 대신하는 룸 미러 디스플레이(room mirror display), 자동차의 뒷좌석용 엔터테인먼트로, 앞좌석의 배면에 배치되는 표시 화면으로 이용될 수 있다.
도 2은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이다.
도 2을 참조하면, 표시 장치(1)은 기판(100)을 포함하며, 표시 장치(1)에 구비되는 구성요소들은 기판(100) 상에 배치될 수 있다.
기판(100) 상의 표시영역(DA)에는 복수의 화소(PX)들이 배치될 수 있다. 화소(PX)는 전술한 바와 같이 발광소자에 의해 빛이 방출되는 발광영역으로 정의될 수 있다. 발광소자는 화소회로에 의해 구동될 수 있고, 화소회로는 제1방향(예컨대, x방향 또는 -x방향)으로 연장된 스캔선(SL) 및 제1방향과 교차하는 제2방향(예컨대, y방향 또는 -y방향)으로 연장된 데이터선(DL)과 연결될 수 있다. 데이터선(DL)과 스캔선(SL)은 표시영역(DA)에 배치되며, 평면 상에서 서로 교차할 수 있다. 여기서,'평면 상에서'란, 기판(100)의 일 면에 수직한 방향으로 표시 장치(1)를 바라볼 때의 모습을 의미할 수 있다.
비록 도 2에는 도시되지 않았으나, 기판(100) 상의 주변영역(PA)에는 스캔선(SL)에 스캔신호를 제공하는 스캔드라이버가 배치될 수 있으며, 데이터선(DL)에 데이터신호를 제공하는 데이터드라이버가 배치될 수 있다.
기판(100) 상의 주변영역(PA)에는 구동전원공급선(10), 및 공통전원공급선(20)이 배치될 수 있다. 구동전원공급선(10)은 표시영역(DA)의 제1에지(E1)에 대응하도록 배치될 수 있으며, 공통전원공급선(20)은 표시영역(DA)의 제2 내지 제4에지(E2, E3, E4)과 대응하도록 배치될 수 있다. 구동전원공급선(10)은 표시영역(DA)의 제1에지(E1)와 패드부(30) 사이에 배치될 수 있고, 공통전원공급선(20)은 제1에지(E1)와 대응하는 영역이 개방된 루프 형상으로 표시영역(DA)을 부분적으로 둘러쌀 수 있다.
구동전원공급선(10)은 표시영역(DA)의 제1에지(E1)를 따라 연장된 제1바디부(10a)를 포함한다. 제1바디부(10a)는 표시영역(DA)의 제1에지(E1)를 따라 x방향을 따라 연장될 수 있으며, 제1에지(E1)와 같거나 그보다 큰 길이를 가질 수 있다.
제1바디부(10a)는 제1바디부(10a)로부터 y방향으로 연장된 제1연결부(10b)와 일체로 형성될 수 있다. 제1연결부(10b)는 인입영역(POA)에서 패드부(30)를 향해 y방향을 따라 연장될 수 있다. 여기서, 인입영역(POA)은, 주변영역(PA) 중 패드부(30)와 인접한 표시영역(DA)의 제1에지(E1)와 기판(100)의 일 에지 사이의 영역으로서, 표시영역(DA)의 제1에지(E1)으로부터 패드부(30)까지의 영역일 수 있다. 제1연결부(10b)는 제1바디부(10a)로부터 기판(100)의 가장자리를 향해 연장되며, 패드부(30)의 제1단자(31)에 접속할 수 있다.
공통전원공급선(20)은 표시영역(DA)의 제2 내지 제4에지(E2, E3, E4)을 따라 연장된 제2바디부(20a)를 포함할 수 있다. 제2바디부(20a)는 표시영역(DA)의 제1에지(E1)를 제외한 제2 내지 제4에지(E2, E3, E4)을 따라 표시영역(DA)을 부분적으로 둘러쌀 수 있다. 표시영역(DA)의 제2에지(E2)는 제1에지(E1)의 반대편에 위치하고, 제3 및 제4에지(E3, E4)은 제1에지(E1)와 제2에지(E2)를 연결하되 서로 반대편에 위치한다. 제2바디부(20a)는 표시영역(DA)을 둘러싸되, 제1바디부(10a)의 양 단부의 주위를 감쌀 수 있다.
제2바디부(20a)는 제2바디부(20a)로부터 y방향으로 연장된 제2연결부(20b)와 일체로 형성될 수 있다. 제2연결부(20b)는 인입영역(POA)에서 패드부(30)를 향해 y방향을 따라 연장될 수 있다. 제2연결부(20b)는 인입영역(POA)에서 제1연결부(10b)와 나란하게 연장될 수 있으며, 패드부(30)의 제2단자(32)에 접속할 수 있다.
패드부(30)는 기판(100)의 일 단부에 대응하며, 절연층 등에 의해 덮이지 않고 노출되어, 플렉서블 인쇄회로기판 등을 통해 제어부(미도시)와 연결될 수 있다. 제어부의 신호 또는 전원은 패드부(30)를 통해 화소회로에 제공될 수 있다.
구동전원공급선(10)은 각 화소회로에 구동전원전압을 제공하고, 공통전원공급선(20)은 각 화소회로에 공통전원전압을 제공할 수 있다. 구동전원전압은 구동전원공급선(10)과 연결된 구동전압선(PL)을 통해 각 화소회로에 제공될 수 있다. 공통전원전압은 예컨대, 유기발광다이오드의 대향전극에 제공될 수 있는데, 공통전원전압의 전달을 위해 공통전원공급선(20)의 제2바디부(20a)와 유기발광다이오드의 대향전극은 주변영역(PA)에서 접속될 수 있다.
기판(100) 상의 주변영역(PA)에는 복수의 댐부들(400, 500)이 배치될 수 있다. 일 실시예로, 표시 장치(1)는, 기판(100) 상에 배치되며 주변영역(PA)에 위치한 제1댐부(400) 및 제2댐부(500)를 포함할 수 있다. 제2댐부(500)는 제1댐부(400)로부터 외측 방향으로 이격될 수 있다. 여기서, 외측 방향이란, 표시 장치(1)의 표시영역(DA)으로부터 멀어지는 방향으로 정의될 수 있다. 비록, 도 2에서는 댐부들이 2개 구비되는 것으로 도시되어 있으나, 본 발명은 이에 제한되지 않는다. 3개 또는 그 이상의 댐부들이 표시 장치(1)에 구비될 수 있다.
일 실시예로, 복수의 댐부들(400, 500)은 평면 상에서 표시영역(DA)을 전체적으로 둘러쌀 수 있다. 예컨대, 제1댐부(400) 및 제2댐부(500)는 평면 상에서 표시영역(DA)을 둘러싸는 폐루프(closed loop) 형상을 가질 수 있다. 이하 후술하는 바와 같이, 기판(100) 상의 표시영역(DA)에는 유기봉지층이 배치되며, 유기봉지층은 표시영역(DA)의 발광소자들을 보호할 수 있다. 이러한 유기봉지층은 표시영역(DA)을 중심으로 원하는 영역에 배치되어야 하는데, 유기봉지층이 상기 원하는 영역에서 벗어나 기판(100)의 에지 또는 측면에 이르거나 이에 근접하도록 형성되면, 유기봉지층이 외부 습기의 투습 경로를 제공하기 때문이다. 따라서, 유기봉지층이 원하는 영역에 배치되도록, 유기봉지층의 형성 시 유기봉지층을 형성하는 유기물의 위치를 제어하는, 표시영역(DA)을 둘러싸는 복수의 댐부들(400, 500)이 구비될 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시 장치에 포함된 어느 하나의 화소회로의 등가회로도이다.
도 3을 참조하면, 화소회로(PC)는 복수의 박막트랜지스터(Thin Film Transistor, TFT)들 및 스토리지 커패시터(storage capacitor)를 포함할 수 있다. 일 실시예로, 화소회로(PC)는 제1박막트랜지스터(T1), 제2박막트랜지스터(T2), 및 스토리지 커패시터(Cap)를 포함할 수 있다.
제2박막트랜지스터(T2)는 스위칭 박막트랜지스터로서, 스캔선(SL) 및 데이터선(DL)에 연결되며, 스캔선(SL)으로부터 입력되는 스위칭 전압(또는 스위칭 신호)에 기초하여 데이터선(DL)으로부터 입력된 데이터 전압(또는 데이터 신호)을 제1박막트랜지스터(T1)로 전달할 수 있다.
스토리지 커패시터(Cap)는 제2박막트랜지스터(T2)와 구동전압선(PL)에 연결되고, 제2박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 구동전원전압(ELVDD)의 차이에 해당하는 전압을 저장할 수 있다. 스토리지 커패시터(Cap)는 적어도 두 개의 전극, 예컨대 하부 전극(CE1) 및 상부 전극(CE2)을 포함할 수 있다.
제1박막트랜지스터(T1)는 구동 박막트랜지스터로서, 구동전압선(PL)과 스토리지 커패시터(Cap)에 연결되며, 스토리지 커패시터(Cap)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 발광소자로 흐르는 구동 전류를 제어할 수 있다. 발광소자는 발광다이오드, 예컨대 유기발광다이오드(Organic Light Emitting Diode, OLED)를 포함할 수 있다. 유기발광다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다. 유기발광다이오드(OLED)의 대향전극(예, 캐소드)은 공통전원전압(ELVSS)을 공급받을 수 있다.
도 3에서는 화소회로(PC)가 2개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다. 예컨대, 화소회로(PC)는 3개 이상의 박막트랜지스터 및/또는 2개 이상의 스토리지 커패시터를 포함할 수 있다. 일 실시예로, 화소회로(PC)는 7개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함할 수도 있다. 박막트랜지스터 및 스토리지 커패시터의 개수는 화소회로(PC)의 디자인에 따라 다양하게 변경될 수 있다. 다만, 이하 설명의 편의를 위해, 화소회로(PC)가 2개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함하는 경우에 대해 설명하도록 한다.
도 4a는 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시하는 단면도이며, 도 4b는 도 4의 C부분을 확대하여 개략적으로 도시하는 단면도이다. 도 4a는 도 2의 A-A'선 및 B-B'선을 따라 취한 표시 장치의 단면에 대응될 수 있다.
도 4a의 표시영역(DA)을 참조하면, 표시 장치(1)는 기판(100), 화소회로층(PCL), 화소정의막(120), 발광소자(200), 및 봉지층(300)의 적층 구조를 포함할 수 있다.
기판(100)은 고분자 수지를 포함하는 베이스층 및 무기층을 포함하는 다층 구조일 수 있다. 예컨대, 기판(100)은 고분자 수지를 포함하는 베이스층과 무기절연층의 배리어층을 포함할 수 있다. 예컨대, 기판(100)은 순차적으로 적층된 제1베이스층(101), 제1배리어층(102), 제2베이스층(103), 및 제2배리어층(104)을 포함할 수 있다. 제1베이스층(101)과 제2베이스층(103)은 폴리이미드(polyimide: PI), 폴리에테르술폰(PES, polyethersulfone), 폴리아릴레이트(polyarylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenene napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 또는/및 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 등을 포함할 수 있다. 제1배리어층(102)과 제2배리어층(104)은 실리콘옥사이드, 실리콘옥시나이트라이드, 및/또는 실리콘나이트라이드와 같은 무기절연물을 포함할 수 있다. 기판(100)은 플렉서블 특성을 가질 수 있다.
기판(100) 상에는 화소회로층(PCL)이 배치될 수 있다. 화소회로층(PCL)은 복수의 박막트랜지스터(TFT) 및 스토리지 커패시터(Cap)를 구비한 화소회로(PC)를 포함할 수 있다. 도 4a에서는 도시의 편의 상 하나의 박막트랜지스터(TFT)의 단면을 도시하였으며, 도시된 박막트랜지스터(TFT)는 예컨대 제1박막트랜지스터(T1, 도 3 참조)일 수 있다. 또한, 화소회로층(PCL)은 박막트랜지스터(TFT)의 구성요소들 아래 또는/및 위에 배치되는 여러 절연층들, 예컨대 버퍼층(111), 제1게이트절연층(112), 제2게이트절연층(113), 층간절연층(114), 패시베이션층(115), 및 제1평탄화층(116)을 포함할 수 있다.
버퍼층(111)은 기판(100)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(100) 상에 평탄면을 제공할 수 있다. 버퍼층(111)은 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiON)과 같은 무기 절연물을 포함할 수 있으며, 전술한 물질을 포함하는 단일 층 또는 다층 구조로 이루어질 수 있다.
버퍼층(111) 상의 박막트랜지스터(TFT)는 반도체층(Act)을 포함하며, 반도체층(Act)은 폴리 실리콘을 포함할 수 있다. 또는, 반도체층(Act)은 비정질(amorphous) 실리콘을 포함하거나, 산화물 반도체를 포함하거나, 유기 반도체 등을 포함할 수 있다. 반도체층(Act)은 채널영역(C) 및 채널영역(C)의 양측에 각각 배치된 드레인영역(D) 및 소스영역(S)을 포함할 수 있다. 게이트전극(GE)은 채널영역(C)과 중첩할 수 있다.
게이트전극(GE)은 저저항 금속 물질을 포함할 수 있다. 게이트전극(GE)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
반도체층(Act)과 게이트전극(GE) 사이의 제1게이트절연층(112)은 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등과 같은 무기 절연물을 포함할 수 있다.
제2게이트절연층(113)은 상기 게이트전극(GE)을 덮도록 구비될 수 있다. 제2게이트절연층(113)은 상기 제1게이트절연층(112)과 유사하게 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등과 같은 무기 절연물을 포함할 수 있다.
제2게이트절연층(113) 상부에는 스토리지 커패시터(Cap)의 상부 전극(CE2)이 배치될 수 있다. 상부 전극(CE2)은 그 아래의 게이트전극(GE)과 중첩할 수 있다. 이 때, 제2게이트절연층(113)을 사이에 두고 중첩하는 게이트전극(GE) 및 상부 전극(CE2)은 스토리지 커패시터(Cap)를 형성할 수 있다. 즉, 게이트전극(GE)은 스토리지 커패시터(Cap)의 하부 전극(CE1)으로 기능할 수 있다.
이와 같이, 스토리지 커패시터(Cap)와 박막트랜지스터(TFT)가 중첩되어 형성될 수 있다. 일부 실시예에서, 스토리지 커패시터(Cap)는 박막트랜지스터(TFT)와 중첩되지 않도록 형성될 수도 있다.
상부 전극(CE2)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질의 단일층 또는 다층일 수 있다.
층간절연층(114)은 상부 전극(CE2)을 덮을 수 있다. 층간절연층(114)은 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등을 포함할 수 있다. 층간절연층(114)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
드레인전극(DE) 및 소스전극(SE)은 각각 층간절연층(114) 상에 위치할 수 있다. 드레인전극(DE) 및 소스전극(SE)은 각각 그 하부의 절연층들에 형성된 컨택홀을 통해 드레인영역(D) 및 소스영역(S)과 연결될 수 있다. 드레인전극(DE) 및 소스전극(SE)은 전도성이 좋은 재료를 포함할 수 있다. 드레인전극(DE) 및 소스전극(SE)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 드레인전극(DE) 및 소스전극(SE)은 Ti/Al/Ti의 다층 구조를 가질 수 있다.
패시베이션층(115)은 층간절연층(114) 상에 배치되며, 박막트랜지스터(TFT)를 커버할 수 있다. 패시베이션층(115)은 예컨대, 실리콘질화물(SiNX)을 포함할 수 있다. 실리콘질화물에 포함된 수소는 박막트랜지스터(TFT)의 반도체층(Act)의 댕글링 본드와 결합하면서 반도체층(Act)에 있던 결함 사이트(defect site)를 제거하여, 박막트랜지스터(TFT)들의 특성을 향상시킬 수 있다. 또한, 패시베이션층(115)은 주변영역(PA)까지 연장될 수 있으며, 도 4a에는 도시되지 않았으나 주변영역(PA)에 위치한 공통전원공급선(20, 도 2 참조)의 에지 또는 측면을 커버할 수 있다. 이를 통해, 표시 장치(1)의 제조 공정에서 공통전원공급선(20)이 에천트에 의해 측면부터 손상되는 것을 방지할 수 있다.
제1평탄화층(116)은 패시베이션층(115) 상에 배치될 수 있다. 제1평탄화층(116)은 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 및 이들의 블렌드와 같은 유기 절연물을 포함할 수 있다.
지금까지 설명한 바와 같이, 기판(100) 상에는 적어도 하나의 무기절연층이 배치될 수 있으며, 예컨대, 버퍼층(111), 제1게이트절연층(112), 제2게이트절연층(113), 층간절연층(114) 및 패시베이션층(115)이 기판(100) 상에 배치될 수 있다. 상기 적어도 하나의 무기절연층 상에는 적어도 하나의 유기절연층이 배치될 수 있으며, 예컨대 제1평탄화층(116)이 상기 적어도 하나의 무기절연층 상에 배치될 수 있다. 도 4a에는 도시된 바와 같이, 상기 적어도 하나의 무기절연층은 표시영역(DA)으로부터 주변영역(PA)까지 연장되며, 표시영역(DA)뿐만 아니라 주변영역(PA)에도 배치될 수 있다. 비록 도 4a에는 도시되지 않았으나, 상기 적어도 하나의 유기절연층도 표시영역(DA)으로부터 주변영역(PA)의 일부까지 연장될 수 있다.
전술한 구조의 화소회로층(PCL) 상에는 발광소자(200)가 배치될 수 있다. 예컨대, 발광소자(200)는 제1평탄화층(116) 상에 배치될 수 있다. 발광소자(200)는 예컨대, 유기발광다이오드(OLED)일 수 있다. 발광소자(200)는 화소전극(210), 중간층(220), 및 대향전극(230)의 적층 구조를 포함할 수 있다. 발광소자(200)는 예컨대, 적색, 녹색, 또는 청색 빛을 방출하거나, 적색, 녹색, 청색, 또는 백색의 빛을 방출할 수 있다. 발광소자(200)는 발광영역을 통해 빛을 방출하며, 발광영역을 화소(PX)로 정의할 수 있다.
화소전극(210)은 제1평탄화층(116)에 형성된 컨택홀을 통해 박막트랜지스터(TFT)와 전기적으로 연결될 수 있다.
화소전극(210)은 인듐틴산화물(ITO; indium tin oxide), 인듐징크산화물(IZO; indium zinc oxide), 징크산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄징크산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 다른 실시예로, 화소전극(210)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 다른 실시예로, 화소전극(210)은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막을 더 포함할 수 있다.
화소전극(210) 상에는 화소전극(210)과 중첩하는 개구(120OP)를 구비한 화소정의막(120)이 배치된다. 화소정의막(120)은 화소전극(210)의 가장자리를 덮을 수 있다. 화소정의막(120)은 유기절연물 및/또는 무기절연물을 포함할 수 있다. 화소정의막(120)의 개구(120OP)는 화소전극(210)의 중앙부를 노출할 수 있고, 유기발광다이오드(OLED)에서 방출되는 빛의 발광영역을 정의할 수 있다. 예컨대, 개구(120OP)의 크기/폭이 발광영역의 크기/폭에 해당할 수 있다. 따라서, 화소(PX)의 크기 및/또는 폭은 해당하는 화소정의막(120)의 개구(120OP)의 크기 및/또는 폭에 의존할 수 있다.
중간층(220)은 화소전극(210)과 중첩하도록 배치되며, 화소전극(210)에 대응되도록 형성된 발광층(222)을 포함할 수 있다. 중간층(220)은 화소전극(210)과 후술할 대향전극(230) 사이에 위치할 수 있다. 발광층(222)은 소정의 색상의 빛을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다. 또는, 발광층(222)은 무기 발광물질을 포함하거나, 양자점을 포함할 수 있다.
일 실시예로, 중간층(220)은 발광층(222)의 아래와 위에 각각 배치되는 제1기능층(221) 및 제2기능층(223)을 포함할 수 있다. 제1기능층(221)은 예컨대, 홀 수송층(HTL: Hole Transport Layer)을 포함하거나, 홀 수송층 및 홀 주입층(HIL: Hole Injection Layer)을 포함할 수 있다. 제2기능층(223)은 발광층(222) 위에 배치되는 구성요소로서, 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다. 제1기능층(221) 및/또는 제2기능층(223)은 후술할 대향전극(230)과 마찬가지로 기판(100)을 전체적으로 커버하도록 형성되는 공통층일 수 있다.
대향전극(230)은 화소전극(210) 및 화소정의막(120) 상에 배치되며, 화소전극(210)과 중첩할 수 있다. 대향전극(230)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 대향전극(230)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(230)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다. 대향전극(230)은 기판(100)을 전체적으로 커버하도록 일체로 형성될 수 있다.
봉지층(300)은 발광소자(200) 상에 배치되며, 발광소자(200)의 대향전극(230)을 커버할 수 있다. 즉, 봉지층(300)은 기판(100) 상에 배치되며, 표시영역(DA)을 커버할 수 있다. 발광소자(200)로서 유기발광다이오드(OLED)는 유기물을 포함하기 때문에, 외부의 습기 및 공기가 유기발광다이오드(OLED)로 유입되면 유기발광다이오드(OLED)가 열화될 수 있다. 봉지층(300)은 표시영역(DA)의 유기발광다이오드(OLED)를 외부의 습기 및 공기로부터 보호할 수 있다.
일 실시예로, 봉지층(300)은 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함할 수 있다. 예컨대, 도 3는 봉지층(300)이 제1무기봉지층(310), 유기봉지층(320) 및 제2무기봉지층(330)의 적층 구조를 포함하는 것을 도시하고 있다. 제1무기봉지층(310)은 발광소자(200)를 커버하고, 제1무기봉지층(310) 상에 유기봉지층(320)이 배치되며, 제2무기봉지층(330)은 유기봉지층(320)을 커버할 수 있다.
제1무기봉지층(310) 및 제2무기봉지층(330)은 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 및 아연산화물(ZnO2) 중 하나 이상의 무기물을 포함할 수 있다.
제1무기봉지층(310)은 그 하부의 구조물을 따라 형성되기에, 상면이 평탄하지 않게 된다. 유기봉지층(320)은 이러한 제1무기봉지층(310)을 덮으며, 제1무기봉지층(310)과 달리 그 상면이 대략 평탄하도록 할 수 있다. 구체적으로, 유기봉지층(320)은 표시영역(DA)에서 그 상면이 대략 평탄하도록 할 수 있다.
유기봉지층(320)은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 일 실시예로, 유기봉지층(320)은 아크릴레이트(acrylate)를 포함할 수 있다. 유기봉지층(320)은 모노머를 경화하거나, 폴리머를 도포하여 형성할 수 있다. 유기봉지층(320)은 투명성을 가질 수 있다.
제1 및 제2무기봉지층(310, 330)은 화학기상증착법(CVD)에 의해 형성될 수 있으며, 유기봉지층(320)은 액상 형태의 유기물을 기판(100) 상에 도포한 후 경화하는 공정을 통해 형성될 수 있다.
도 4a에 도시된 바와 같이, 봉지층(300)은 표시영역(DA)으로부터 주변영역(PA)까지 연장되어 배치될 수 있다. 봉지층(300)의 유기봉지층(320)의 대부분은 표시영역(DA)에 배치될 수 있다. 주변영역(PA)에 배치되는 유기봉지층(320)의 일부분은 주변영역(PA) 중 표시영역(DA)에 인접한 영역에 배치될 수 있다.
만약, 유기봉지층(320)이 기판(100)의 에지 또는 측면에 이르거나 이에 근접하게 되면, 유기봉지층(320)은 기판(100)의 에지 또는 측면으로부터 외부의 습기 및 공기의 유입의 경로를 제공하게 되고, 유기발광다이오드(OLED)의 열화를 촉진하는 문제점이 발생할 수 있다. 또한, 일부 실시예에서, 유기봉지층(320) 상부 및 하부에 배치되는 여러 층들은 유기봉지층(320)이 배치되지 않은 주변영역(PA)에서 서로 부착될 수 있는데, 유기봉지층(320)이 주변영역(PA)의 대부분 상에 배치되면, 상기 여러 층들 사이의 부착력이 약해져 서로 떨어지는 문제점이 발생할 수 있다. 따라서, 봉지층(300)의 유기봉지층(320)의 형성 시, 유기봉지층(320)의 형성 영역을 제어하는 것이 요구될 수 있다.
도 4a 및 도 4b의 주변영역(PA)을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(1)는 기판(100) 상의 주변영역(PA)에 위치한 복수의 댐부들(400, 500)을 포함할 수 있다. 예컨대, 표시 장치(1)는 제1댐부(400) 및 제2댐부(500)를 포함할 수 있다. 제1댐부(400)와 제2댐부(500)는 서로 이격될 수 있고, 예컨대 제2댐부(500)는 제1댐부(400)로부터 외측 방향으로 이격될 수 있다. 여기서, 외측 방향이란, 표시 장치(1)의 표시영역(DA)으로부터 멀어지는 방향(예컨대, 도 4a에서 -x방향)으로 정의될 수 있다. 비록, 도 4a에서는 2개의 댐부들(400, 500)이 도시되어 있으나, 본 발명은 이에 제한되지 않으며, 3개 이상의 댐부들이 구비될 수 있다.
일 실시예로, 제1댐부(400) 및 제2댐부(500)는 각각, 복수의 층들의 적층 구조를 가질 수 있다. 예컨대, 제1댐부(400) 및 제2댐부(500)는 각각, 유기 절연물을 포함하는 제1층(410, 510) 및 제1층(410, 510) 상의 제2층(420, 520)을 포함할 수 있다. 일 실시예로, 제1댐부(400)의 제1층(410) 및 제2댐부(500)의 제1층(510)은 제1평탄화층(116)과 동일한 물질을 포함하며, 동일한 층 상에 배치될 수 있다. 예컨대, 제1댐부(400)의 제1층(410) 및 제2댐부(500)의 제1층(510)은 패시베이션층(115) 상에 배치될 수 있다. 일 실시예로, 제1댐부(400)의 제2층(420) 및 제2댐부(500)의 제2층(520)은 화소정의막(120)과 동일한 물질을 포함할 수 있다.
일 실시예로, 기판(100)과 복수의 댐부들(400, 500) 사이에는 적어도 하나의 절연층이 개재될 수 있고, 복수의 댐부들(400, 500)은 상기 적어도 하나의 절연층 상에 배치될 수 있다. 예컨대, 기판(100)과 제1댐부(400) 사이, 그리고 기판(100)과 제2댐부(500) 사이에는 적어도 하나의 절연층이 개재될 수 있다. 상기 적어도 하나의 절연층은 무기 절연물을 포함할 수 있다. 도 4a에 도시된 바와 같이, 상기 적어도 하나의 절연층은 버퍼층(111), 제1게이트절연층(112), 제2게이트절연층(113), 층간절연층(114) 및/또는 패시베이션층(115)을 포함할 수 있다. 예컨대, 제1댐부(400) 및 제2댐부(500)는 상기 적어도 하나의 절연층 중 가장 상부에 위치한 패시베이션층(115) 상에 배치될 수 있다.
제1댐부(400) 및 제2댐부(500)는 봉지층(300)의 유기봉지층(320)의 형성 시 유기봉지층(320)의 형성 영역을 제어할 수 있다. 예컨대, 유기봉지층(320)을 형성하는 액상 형태의 유기물이 표시영역(DA)을 중심으로 도포되지만, 주변영역(PA)을 향해 외측 방향(예컨대, 도 4a에서 -x방향)으로 흐를 수 있다. 제1댐부(400)는 이러한 유기물의 흐름을 1차적으로 방해하는 기능을 할 수 있다. 이러한 유기물 중 일부가 제1댐부(400)를 넘어 오버플로우(Over-flow)된 경우, 제2댐부(500)는 오버플로우된 유기물의 흐름을 2차적으로 방해하는 기능을 할 수 있다. 이에 따라, 유기봉지층(320)의 에지(320E)는 제1댐부(400)의 내측에 위치하거나, 또는 도 4a에 도시된 바와 같이 제1댐부(400)와 제2댐부(500) 사이에 위치할 수 있다. 결국, 유기봉지층(320)의 에지(320E)는 제2댐부(500)보다 외측에 위치하지 않을 수 있다. 이처럼, 제1댐부(400)와 제2댐부(500)는 유기봉지층(320)이 기판(100)의 에지 또는 측면에 이르거나 이에 근접하지 않도록, 유기봉지층(320)의 형성 영역을 제어할 수 있다.
한편, 표시 장치(1)의 주변영역(PA)의 면적, 즉 데드 스페이스(Dead Space)를 줄이기 위해서는, 댐부들(400, 500)의 폭을 최소화하는 것이 요구될 수 있다. 그러나, 댐부들(400, 500)의 폭을 줄일수록, 댐부들(400, 500)과 그 하부의 절연층(예컨대, 패시베이션층(115)) 사이의 접촉 면적이 작아지고, 따라서 이들 사이의 부착력이 작아질 수 있다. 이로 인해, 표시 장치(1)의 제조 공정 중 댐부들(400, 500)이 이탈(또는 소실)되는 문제점이 발생할 수 있다.
본 발명의 일 실시예에 따르면, 복수의 댐부들(400, 500) 중 서로 인접한 두 댐부들(400, 500) 사이에 위치하며, 인접한 두 댐부들(400, 500)을 서로 연결시키는 연결부(600)가 구비될 수 있다. 예컨대, 연결부(600)는 제1댐부(400)와 제2댐부(500) 사이에 위치하며, 제1댐부(400)와 제2댐부(500)를 연결시킬 수 있다. 연결부(600)는 제1댐부(400)와 제2댐부(500) 사이를 연결시키고, 댐부들(400, 500)과 그 하부의 절연층 사이의 접촉 면적을 늘림으로써, 제1댐부(400)와 제2댐부(500)의 이탈 가능성을 줄일 수 있다.
한편, 제1댐부(400)의 제2층(420)은 제1층(410) 상부에 위치하므로, 제2층(420)의 폭은 제1층(410)의 폭과 같거나 이보다 작을 수 있다. 마찬가지로, 제2댐부(500)의 제2층(520)의 폭은 제1층(510)의 폭과 같거나 이보다 작을 수 있다. 따라서, 제1댐부(400) 및 제2댐부(500) 각각의 제2층(420, 520)의 이탈 가능성이 제1층(410, 510)보다 클 수 있다.
본 발명의 일 실시예로, 연결부(600)는 제1댐부(400)의 제2층(420)과 제2댐부(500)의 제2층(520)을 서로 연결시킬 수 있다. 이를 위해, 연결부(600)는 제1댐부(400) 및 제2댐부(500) 각각의 제2층(420, 520)과 동일한 물질을 포함할 수 있다. 연결부(600)는 제1댐부(400)의 제2층(420) 및 제2댐부(500)의 제2층(520)과 일체로 형성될 수 있다. 즉, 제1댐부(400) 및 제2댐부(500) 각각의 제2층(420, 520)과 연결부(600)는 동일한 공정에서 함께 형성될 수 있다. 일 예로, 연결부(600)는 제1댐부(400)의 제1층(410)의 측면(410S) 및 제2댐부(500)의 제1층(510)의 측면(510S)과 접촉할 수 있다. 이처럼, 연결부(600)가 제1댐부(400)와 제2댐부(500) 각각의 제2층(420, 520)을 서로 연결시킴으로써, 제1댐부(400) 및 제2댐부(500) 각각의 제2층(420, 520)의 이탈 가능성을 줄일 수 있고, 최종적으로 제1 및 제2댐부(400, 500) 전체의 이탈 가능성을 최소화할 수 있다.
일 실시예로, 복수의 댐부들(400, 500) 각각의 상면(400U, 500U)과 연결부(600)의 상면(600U)은 서로 단차를 형성할 수 있다. 예컨대, 제1댐부(400) 및 제2댐부(500) 각각의 상면(400U, 500U)은 연결부(600)의 상면(600U)보다 기판(100)의 일 면으로부터 더 높이 위치할 수 있다. 바꿔 말하면, 연결부(600)의 상면(600U)은 제1댐부(400) 및 제2댐부(500) 각각의 상면(400U, 500U)보다 기판(100)에 더 가깝게 위치할 수 있다.
일 실시예로, 복수의 댐부들(400, 500) 각각의 상면(400U, 500U)과 연결부(600)의 상면(600U) 사이의 단차를 더 크게 형성하기 위해, 복수의 댐부들(400, 500)과 기판(100) 사이에 위치한 적어도 하나의 절연층은 홀(H)을 포함(또는 정의)할 수 있다. 예컨대, 도 4b에 도시된 바와 같이, 버퍼층(111), 제1게이트절연층(112), 제2게이트절연층(113), 층간절연층(114), 및 패시베이션층(115)은 각각 제1홀(H1), 제2홀(H2), 제3홀(H3), 제4홀(H4), 및 제5홀(H5)을 포함할 수 있다. 제1 내지 제5홀(H1, H2, H3, H4, H5)은 서로 중첩되며, 홀(H)을 정의할 수 있다.
일 예로, 홀(H)은 제1댐부(400)와 제2댐부(500) 사이에 위치할 수 있다. 제1댐부(400)와 제2댐부(500)를 연결시키는 연결부(600)는 상기 홀(H)과 중첩하도록 배치되고, 연결부(600)의 적어도 일부분은 홀(H) 내에 위치할 수 있다. 연결부(600)는 홀(H)을 통해 기판(100)의 일 면과 접촉할 수 있다. 이를 통해, 제1댐부(400) 및 제2댐부(500) 각각의 상면(400U, 500U)과 연결부(600)의 상면(600U) 사이의 단차가 더 커질 수 있다. 즉, 제1댐부(400) 및 제2댐부(500) 각각의 상면(400U, 500U)과 연결부(600)의 상면(600U) 사이의 높이 차이가 더 커질 수 있다.
비교예로서, 댐부들 각각의 상면과 연결부의 상면 사이에 단차가 존재하지 않는 경우, 유기봉지층을 형성하는 유기물 중 일부가 연결부의 상면을 타고 댐부들의 외측까지 오버플로우될 수 있다.
그러나, 본 발명의 일 실시예에 따르면, 연결부(600)의 상면(600U)이 제1댐부(400) 및 제2댐부(500) 각각의 상면(400U, 500U)보다 낮은 위치에 있게 되므로, 유기물이 연결부(600)의 상면(600U)을 타고 제2댐부(500)의 외측으로 오버플로우되는 것을 방지할 수 있다. 제1댐부(400)와 제2댐부(500)는 제1댐부(400)를 넘어온 유기물을 제1댐부(400)와 제2댐부(500) 사이에 가둬둘 수 있고, 결과적으로 유기물이 제2댐부(500)를 넘어가지 못하게 할 수 있다.
본 발명의 일 실시예로, 표시 장치(1)는 기판(100) 상의 주변영역(PA)에 위치하는 복수의 도전층(CL)들을 더 포함할 수 있다. 예컨대, 도 4a에 도시된 바와 같이, 제1 내지 제4도전층(CL1, CL2, CL3, CL4)이 구비될 수 있다. 그러나 본 발명은 이에 제한되지 않는다. 도전층(CL)은 2개, 3개, 또는 5개 이상 구비될 수 있다.
일 예로, 복수의 도전층(CL)은 전기적 신호 또는 전원을 전달하는 배선들로 이용될 수 있다. 다른 예로, 복수의 도전층(CL) 중 일부는 전기적으로 플로팅(floating)될 수 있고, 외부 정전기가 표시 장치(1)의 내부로 유입되는 것을 방지하기 위한 가드 링(guard ring)으로서 기능할 수 있다.
일 실시예로, 제1 내지 제4도전층(CL1, CL2, CL3, CL4)은 기판(100)과 복수의 댐부들(400, 500) 사이에 위치할 수 있다. 일 예로, 제1 내지 제4도전층(CL1, CL2, CL3, CL4)은 제1게이트절연층(112)과 제2게이트절연층(113) 사이에 개재될 수 있다. 다른 예로, 제1 내지 제4도전층(CL1, CL2, CL3, CL4)은 버퍼층(111)과 제1게이트절연층(112) 사이, 제2게이트절연층(113)과 층간절연층(114) 사이, 또는 층간절연층(114)과 패시베이션층(115) 사이에 개재될 수 있다.
일 실시예로, 제1 내지 제4도전층(CL1, CL2, CL3, CL4)은 박막트랜지스터(TFT)의 게이트전극(GE)과 동일한 물질을 포함할 수 있다. 다른 실시예로, 제1 내지 제4도전층(CL1, CL2, CL3, CL4)은 박막트랜지스터(TFT)의 소스전극(SE) 및 드레인전극(DE)과 동일한 물질을 포함할 수 있다.
이하에서는 설명의 편의 상, 도 4a에 도시된 바와 같이, 제1 내지 제4도전층(CL1, CL2, CL3, CL4)이 제1게이트절연층(112)과 제2게이트절연층(113) 사이에 개재되고, 박막트랜지스터(TFT)의 게이트전극(GE)과 동일한 물질을 포함하는 경우를 중심으로 설명하도록 한다.
일 실시예로, 복수의 도전층(CL)들 중 제1도전층(CL1)은 기판(100)과 제1댐부(400) 사이에 개재되며, 제1댐부(400)와 중첩할 수 있다. 또한, 제2도전층(CL2)은 기판(100)과 제2댐부(500) 사이에 개배되며, 제2댐부(500)와 중첩할 수 있다. 일 실시예로, 제1도전층(CL1)과 제2도전층(CL2)은 서로 이격되어 배치되고, 제1도전층(CL1)과 제2도전층(CL2) 사이에는 이격 영역(SA)이 정의될 수 있다.
일 실시예로, 상기 적어도 하나의 절연층에 형성된 홀(H)과 연결부(600)는, 복수의 도전층(CL)들 중 서로 인접한 두 도전층(CL)들 사이에 위치할 수 있다. 예컨대, 홀(H)은 제1도전층(CL1)과 제2도전층(CL2) 사이의 이격 영역(SA)과 중첩하도록 위치할 수 있다. 또한, 연결부(600)는 제1도전층(CL1)과 제2도전층(CL2) 사이의 이격 영역(SA)에 중첩할 수 있다. 즉, 연결부(600)의 일부분은 제1도전층(CL1)과 제2도전층(CL2) 사이의 이격 영역(SA)에 위치한 홀(H) 내에 위치하고, 상기 이격 영역(SA)에서 홀(H)을 통해 기판(100)과 접촉할 수 있다.
이와 같이, 제1 및 제2댐부(400, 500) 하부에 각각 제1 및 제2도전층(CL2)이 위치하면, 제1 및 제2도전층(CL2)의 두께만큼 제1 및 제2댐부(400, 500) 각각의 상면(400U, 500U)이 기판(100)으로부터 멀어질 수 있다. 이를 통해, 제1 및 제2댐부(400, 500)에 의한 유기물(유기봉지층을 형성하는 유기물)의 오버플로우 방지 기능이 더욱 향상될 수 있다. 또한, 제1 및 제2댐부(400, 500) 각각의 상면(400U, 500U)과 연결부(600)의 상면(600U) 사이의 단차가 더욱 커질 수 있다. 따라서, 제1 및 제2댐부(400, 500)가 상기 유기물을 가둬두는 효과는 더욱 향상될 수 있다.
도 5는 본 발명의 일 실시예에 따른 표시 장치의 일부를 개략적으로 도시하는 평면도이다. 도 5는 도 4a의 표시 장치의 주변영역에 대응하는 부분의 평면 상의 모습을 도시하되, 도전층들, 댐부들 및 연결부의 배치를 중심으로 도시하고 있다.
도 5를 참조하면, 기판(100) 상의 주변영역(PA)에는 복수의 도전층(CL)들이 배치되되, 복수의 도전층(CL)들은 일 방향(예컨대, y방향)으로 연장되고, 상기 연장 방향에 수직하는 방향(예컨대, x방향)을 따라 서로 이격될 수 있다.
일 실시예로, 복수의 댐부들(400, 500)은 각각 복수의 도전층(CL)들 중 일부들과 평면 상에서 중첩할 수 있다. 여기서 '평면 상에서'란, 기판(100)의 일 면에 수직한 방향으로 표시 장치(1)를 바라볼 때의 모습을 의미할 수 있다. 예컨대, 제1댐부(400)는 제1도전층(CL1)과 평면 상에서 중첩되며, 제2댐부(500)는 제2도전층(CL2)과 평면 상에서 중첩될 수 있다.
일 실시예로, 평면 상에서 제1댐부(400)와 제2댐부(500)는 서로 이격되며, 제1댐부(400)와 제2댐부(500) 사이에는 연결부(600)가 위치할 수 있다. 비록, 도 5에서는 하나의 연결부(600)가 도시되어 있으나, 본 발명은 이에 제한되지 않는다. 제1댐부(400)와 제2댐부(500) 사이의 연결부(600)는 복수개로 구비될 수 있고, 복수의 연결부(600)들은 제1 및 제2댐부(400, 500)의 연장 방향을 따라 서로 소정의 간격만큼 이격될 수 있다.
일 실시예로, 평면 상에서 제1댐부(400)와 제2댐부(500) 사이에는 홀(H)이 위치할 수 있으며, 연결부(600)는 홀(H)과 중첩할 수 있다. 일 실시예로, 연결부(600)의 폭(예컨대, y방향에 따른 폭)은 홀(H)의 일 방향(예컨대, y방향)에 따른 길이보다 작을 수 있다. 홀(H)과 연결부(600)는 제1도전층(CL1)과 제2도전층(CL2) 사이의 이격 영역(SA)과 중첩하도록 배치될 수 있다.
일 실시예로, 상기 이격 영역(SA)의 폭(w)은 제1 및 제2도전층(CL2)의 연장 방향을 따라 일정할 수 있다. 다른 실시예로, 도 5에 도시된 바와 같이, 상기 이격 영역(SA)의 폭(w)은 홀(H) 및 연결부(600)에 대응하는 영역에서 비교적 큰 제1폭(w1)을 가질 수 있다. 즉, 홀(H) 및 연결부(600)에 대응하는 영역에서 제1도전층(CL1)과 제2도전층(CL2) 사이의 이격 거리는, 다른 영역에서의 제1도전층(CL1)과 제2도전층(CL2) 사이의 이격 거리보다 클 수 있다.
도 6은 본 발명의 다른 실시예에 따른 표시 장치를 개략적으로 도시하는 단면도이다. 앞서 도 4a 및 도 4b를 참조하여 설명한 내용과 동일한 내용에 대한 설명은 생략하며, 이하 차이점 위주로 설명하도록 한다.
도 6을 참조하면, 표시 장치(1)는 제2평탄화층(117)을 더 포함할 수 있다. 제2평탄화층(117)은 제1평탄화층(116)과 화소전극(210) 사이에 개재될 수 있다. 제2평탄화층(117)은 제1평탄화층(116)과 동일한 물질을 포함할 수 있고, Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 및 이들의 블렌드와 같은 유기 절연물을 포함할 수 있다.
화소전극(210)은 제2평탄화층(117) 및 제1평탄화층(116)에 형성된 컨택홀들과 제1평탄화층(116) 상에 배치된 컨택메탈(CM)을 통해 박막트랜지스터(TFT)와 전기적으로 연결될 수 있다.
일 실시예로, 복수의 댐부들(400, 500) 각각의 제1층(410, 510)은 각각 복수의 서브층들을 포함할 수 있다. 예컨대, 제1댐부(400)의 제1층(410)은 제1서브층(411) 및 제1서브층(411) 상의 제2서브층(412)을 포함할 수 있다. 또한, 제2댐부(500)의 제1층(510)은 제1서브층(511) 및 제1서브층(511) 상의 제2서브층(512)을 포함할 수 있다. 비록 제1댐부(400) 및 제2댐부(500) 각각의 제1층(410, 510)이 2개의 서브층을 포함하는 것으로 설명하나, 본 발명은 이에 제한되지 않는다. 다른 예로, 제1댐부(400) 및 제2댐부(500) 각각의 제1층(410, 510)이 3개 이상의 서브층들을 포함할 수 있다.
일 실시예로, 제1댐부(400)의 제1층(410)의 제1서브층(411)과 제2댐부(500)의 제1층(510)의 제1서브층(511)은 각각 제1평탄화층(116)과 동일한 물질을 포함하며, 동일한 층 상에 배치될 수 있다. 또한, 제1댐부(400)의 제1층(410)의 제2서브층(412)과 제2댐부(500)의 제1층(510)의 제2서브층(512)은 각각 제2평탄화층(117)과 동일한 물질을 포함할 수 있다.
일 실시예로, 제1댐부(400)와 제2댐부(500) 사이의 연결부(600)는 제1댐부(400)의 제2층(420)과 제2댐부(500)의 제2층(520)을 서로 연결시킬 수 있다. 이러한 연결부(600)는, 제1댐부(400) 및 제2댐부(500) 각각의 제2층(420, 520)과 동일한 물질을 포함하고, 제1댐부(400) 및 제2댐부(500) 각각의 제2층(420, 520)과 일체로 형성될 수 있다. 연결부(600)는 제1댐부(400)의 제1층(410)의 측면(410S) 및 제2댐부(500)의 제1층(510)의 측면(510S)과 접촉할 수 있다. 도 6에 도시된 바와 같이, 제1댐부(400)의 제1층(410)의 측면(410S)은 제1댐부(400)의 제1서브층(411)의 측면 및 제2서브층(412)의 측면을 포함할 수 있다. 또한, 제2댐부(500)의 제1층(510)의 측면(510S)은 제2댐부(500)의 제1서브층(511)의 측면 및 제2서브층(512)의 측면을 포함할 수 있다.
도 6에 도시된 바와 같이, 제1댐부(400) 및 제2댐부(500) 각각의 제1층(510, 610)이 다층 구조로 형성됨으로써, 제1댐부(400) 및 제2댐부(500) 각각의 상면(400U, 500U)과 연결부(600)의 상면(600U) 사이의 단차는 더 커질 수 있다. 즉, 제1댐부(400) 및 제2댐부(500) 각각의 상면(400U, 500U)과 연결부(600)의 상면(600U) 사이의 높이 차이는 더 커질 수 있다. 이를 통해, 유기봉지층(320)의 형성 시, 유기물이 제1댐부(400) 및 제2댐부(500) 상으로 오버플로우될 가능성을 더 줄일 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 표시 장치를 개략적으로 도시하는 단면도이다. 앞서 도 4a, 도 4b 및 도 6을 참조하여 설명한 내용과 동일한 내용에 대한 설명은 생략하며, 이하 차이점 위주로 설명하도록 한다.
도 7을 참조하면, 표시 장치(1)는 제2게이트절연층(113)과 층간절연층(114) 사이에 개재되는 제5 내지 제8도전층(CL5, CL6, CL7, CL8), 및 층간절연층(114)과 제1평탄화층(116) 사이에 개재되는 제9 내지 제12도전층(CL9, CL10, CL11, CL12)을 더 포함할 수 있다. 일 실시예로, 제5 내지 제8도전층(CL5, CL6, CL7, CL8)은 화소회로(PC)의 스토리지 커패시터(Cap)의 상부 전극(CE2)과 동일한 물질을 포함하며, 동일한 층 상에 배치될 수 있다. 제9 내지 제12도전층(CL9, CL10, CL11, CL12)은 화소회로(PC)의 박막트랜지스터(TFT)의 소스전극(SE) 또는 드레인전극(DE)과 동일한 물질을 포함하며, 동일한 층 상에 배치될 수 있다.
일 실시예로, 제1댐부(400)와 제2댐부(500)를 연결시키는 연결부(600)는 제1도전층(CL1)과 제2도전층(CL2) 사이의 이격 영역, 제5도전층(CL5)과 제6도전층(CL6) 사이의 이격 영역, 그리고 제9도전층(CL9)과 제10도전층(CL10) 사이의 이격 영역과 중첩하도록 배치될 수 있다.
도 7에 도시된 바와 같이, 제1댐부(400)와 기판(100) 사이에는 3개의 도전층들(CL1, CL5, CL9)이 개재될 수 있다. 마찬가지로, 제2댐부(500)와 기판(100) 사이에도 3개의 도전층들(CL2, CL6, CL10)이 개재될 수 있다. 물론, 본 발명은 이에 제한되지 않으며, 제1 및 제2댐부(400, 500)와 기판(100) 사이에는 2개의 도전층들 또는 4개 이상의 도전층들이 개재될 수 있다.
이처럼, 제1 및 제2댐부(400, 500)와 기판(100) 사이에 개재된 도전층들의 개수가 증가함에 따라, 제1 및 제2댐부(400, 500) 각각의 상면(400U, 500U)이 기판(100)으로부터 보다 더 멀어질 수 있다. 즉, 제1댐부(400) 및 제2댐부(500) 각각의 상면(400U, 500U)과 연결부(600)의 상면(600U) 사이의 높이 차이는 더 커질 수 있다. 이를 통해, 유기봉지층(320)의 형성 시, 유기물이 제1댐부(400) 및 제2댐부(500) 상으로 오버플로우될 가능성을 더 줄일 수 있다.
상기와 같은 본 발명의 실시예들에 따르면, 주변영역(PA)에 위치하는 복수의 댐부들(400, 500) 중 서로 이웃하는 두 댐부들(400, 500) 사이를 연결시키는 연결부(600)를 구비함으로써, 댐부들(400, 500) 각각의 폭을 줄이더라도 댐부들(400, 500)이 이탈되지 않고 안정적으로 형성될 수 있다. 이를 통해, 표시 장치(1)의 주변영역(PA)의 면적(즉, 데드 스페이스)을 최소화하고 표시영역(DA)의 면적을 확대시킬 수 있다.
지금까지는 표시 장치에 대해서만 주로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 이러한 표시 장치를 제조하기 위한 표시 장치의 제조방법 역시 본 발명의 범위에 속한다고 할 것이다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.
1: 표시 장치
100: 기판
120: 화소정의막
200: 발광소자
300: 봉지층
320: 유기봉지층
400: 제1댐부
500: 제2댐부
600: 연결부
CL: 도전층
H: 홀

Claims (21)

  1. 표시영역 및 표시영역 외측의 주변영역을 구비한 표시 장치에 있어서,
    기판;
    상기 기판 상에 배치되며, 상기 표시영역을 커버하는 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 구비한 봉지층;
    상기 기판 상에 배치되며, 상기 주변영역에 위치한 제1댐부;
    상기 기판 상에 배치되며, 상기 제1댐부로부터 외측 방향으로 이격된 제2댐부; 및
    평면 상에서 상기 제1댐부와 상기 제2댐부 사이에 위치하며, 상기 제1댐부와 상기 제2댐부를 연결시키는 연결부;를 포함하고,
    상기 제1댐부 및 상기 제2댐부 각각의 상면은, 상기 연결부의 상면보다 상기 기판의 일 면으로부터 더 높이 위치하는, 표시 장치.
  2. 제1항에 있어서,
    상기 기판과 상기 제1댐부 사이, 그리고 상기 기판과 상기 제2댐부 사이에 개재된 적어도 하나의 절연층;을 더 포함하는, 표시 장치.
  3. 제2항에 있어서,
    상기 적어도 하나의 절연층은 무기 절연물을 포함하는, 표시 장치.
  4. 제2항에 있어서,
    상기 적어도 하나의 절연층은 평면 상에서 상기 제1댐부와 상기 제2댐부 사이에 위치한 홀을 포함하는, 표시 장치.
  5. 제4항에 있어서,
    상기 연결부의 적어도 일부분은 상기 홀 내에 위치하는, 표시 장치.
  6. 제4항에 있어서,
    상기 연결부는 상기 홀을 통해 상기 기판과 접촉하는, 표시 장치.
  7. 제2항에 있어서,
    상기 기판과 상기 제1댐부 및 제2댐부 사이에 개재되며, 상기 제1댐부 및 상기 제2댐부와 각각 중첩하는 제1도전층 및 제2도전층;을 더 포함하는, 표시 장치.
  8. 제7항에 있어서,
    상기 제1도전층과 상기 제2도전층은 평면 상에서 서로 이격되어 배치되는, 표시 장치.
  9. 제8항에 있어서,
    상기 연결부는 상기 제1도전층과 상기 제2도전층 사이의 이격 영역에 중첩하는, 표시 장치.
  10. 제7항에 있어서,
    상기 표시영역에 위치하는 반도체층, 상기 반도체층과 중첩하는 게이트전극, 및 상기 반도체층의 일부분에 접속하는 소스전극 및 드레인전극을 구비한 박막트랜지스터;를 더 포함하고,
    상기 제1도전층 및 상기 제2도전층은, 상기 게이트전극, 또는 상기 소스전극 및 상기 드레인전극과 동일한 물질을 포함하는, 표시 장치.
  11. 제1항에 있어서,
    상기 제1댐부 및 상기 제2댐부는 각각,
    유기 절연물을 포함하는 제1층; 및
    상기 제1층 상의 제2층;을 포함하는, 표시 장치.
  12. 제11항에 있어서,
    상기 기판 상에 배치되는 평탄화층;
    상기 평탄화층 상에 배치되며, 상기 표시영역에 위치하는 화소전극;
    상기 화소전극 상에 배치되며, 상기 화소전극과 중첩하는 개구를 구비한 화소정의막;
    상기 화소정의막 상에 배치되며, 상기 화소전극과 중첩하는 대향전극; 및
    상기 화소전극과 상기 대향전극 사이의 중간층;을 더 포함하는, 표시 장치.
  13. 제12항에 있어서,
    상기 제1댐부 및 상기 제2댐부 각각의 상기 제1층은 상기 평탄화층과 동일한 물질을 포함하며, 동일한 층 상에 배치되는, 표시 장치.
  14. 제12항에 있어서,
    상기 제1댐부 및 상기 제2댐부 각각의 상기 제2층은 상기 화소정의막과 동일한 물질을 포함하는, 표시 장치.
  15. 제11항에 있어서,
    상기 연결부는 상기 제1댐부 및 상기 제2댐부 각각의 상기 제2층과 동일한 물질을 포함하는, 표시 장치.
  16. 제11항에 있어서,
    상기 연결부, 상기 제1댐부의 상기 제2층, 및 상기 제2댐부의 상기 제2층은 일체로 형성되는, 표시 장치.
  17. 제11항에 있어서,
    상기 연결부는 상기 제1댐부의 상기 제1층의 측면 및 상기 제2댐부의 상기 제1층의 측면과 접촉하는, 표시 장치.
  18. 제1항에 있어서,
    상기 제1댐부 및 상기 제2댐부 각각은, 평면 상에서 상기 표시영역을 둘러싸는 폐루프 형상을 갖는, 표시 장치.
  19. 표시영역 및 표시영역 외측의 주변영역을 구비한 표시 장치에 있어서,
    기판;
    상기 기판 상에 배치되는 적어도 하나의 무기절연층;
    상기 적어도 하나의 무기절연층 상에 배치되는 유기절연층;
    상기 유기절연층 상에 배치되며, 상기 표시영역에 위치하는 화소전극;
    상기 화소전극의 가장자리를 덮는 화소정의막;
    상기 화소전극 상에서 상기 화소전극과 중첩하도록 배치되는 중간층;
    상기 중간층 상의 대향전극;
    상기 대향전극을 커버하며, 적어도 하나의 유기봉지층을 포함하는 봉지층;
    상기 적어도 하나의 무기절연층 상에 배치되며, 상기 주변영역에 위치한 복수의 댐부들; 및
    상기 복수의 댐부들 중 서로 인접한 두 댐부들 사이에 위치하며, 상기 인접한 두 댐부들을 서로 연결시키는 연결부;를 포함하고,
    상기 연결부는 상기 적어도 하나의 무기절연층에 형성된 홀을 통해 상기 기판의 일 면에 접촉하는, 표시 장치.
  20. 제19항에 있어서,
    상기 복수의 댐부들 각각은, 상기 유기절연층과 동일한 물질을 포함하는 제1층; 및 상기 제1층 상에 배치되며, 상기 화소정의막과 동일한 물질을 포함하는 제2층;을 포함하고,
    상기 연결부는 상기 복수의 댐부들 각각의 상기 제2층과 일체로 형성되는, 표시 장치.
  21. 제19항에 있어서,
    상기 기판과 상기 복수의 댐부들 사이에 위치하며, 상기 복수의 댐부들과 평면 상에서 중첩하는 복수의 도전층들;을 더 포함하며,
    상기 홀은 상기 복수의 도전층들 중 서로 인접한 두 도전층들 사이에 위치하는, 표시 장치.
KR1020210020684A 2021-02-16 2021-02-16 표시 장치 KR20220117413A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210020684A KR20220117413A (ko) 2021-02-16 2021-02-16 표시 장치
US17/479,220 US20220263046A1 (en) 2021-02-16 2021-09-20 Display apparatus
CN202210120474.4A CN114975524A (zh) 2021-02-16 2022-02-09 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210020684A KR20220117413A (ko) 2021-02-16 2021-02-16 표시 장치

Publications (1)

Publication Number Publication Date
KR20220117413A true KR20220117413A (ko) 2022-08-24

Family

ID=82801660

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210020684A KR20220117413A (ko) 2021-02-16 2021-02-16 표시 장치

Country Status (3)

Country Link
US (1) US20220263046A1 (ko)
KR (1) KR20220117413A (ko)
CN (1) CN114975524A (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102354977B1 (ko) * 2017-07-03 2022-01-25 삼성디스플레이 주식회사 디스플레이 장치
KR20210055954A (ko) * 2019-11-08 2021-05-18 엘지디스플레이 주식회사 기판 홀을 가지는 표시 장치

Also Published As

Publication number Publication date
CN114975524A (zh) 2022-08-30
US20220263046A1 (en) 2022-08-18

Similar Documents

Publication Publication Date Title
US11778866B2 (en) Display device with data lines curved along perimeter of through hole
US11569335B2 (en) Display device
US11600797B2 (en) Organic light-emitting display apparatus having peripheral dam containing metal-containing layer
KR102541447B1 (ko) 유기 발광 표시 장치
US9871089B2 (en) Display device
US11398543B2 (en) Display device including connective wirings within a display area thereof
KR20200145952A (ko) 표시 장치
KR20220027351A (ko) 유기발광 디스플레이 장치
US20210257433A1 (en) Display device
US20210376019A1 (en) Organic light-emitting display apparatus
EP4036982A2 (en) Display apparatus
KR20220117413A (ko) 표시 장치
CN112117307A (zh) 显示设备
CN217655881U (zh) 显示装置
CN220511584U (zh) 显示设备
US20220158128A1 (en) Display apparatus
CN220368986U (zh) 显示设备
US20230380245A1 (en) Display apparatus
KR20240038213A (ko) 표시 장치
KR20230161311A (ko) 표시 장치
KR20220097677A (ko) 표시 장치의 제조방법
CN117956841A (zh) 显示设备及其制造方法

Legal Events

Date Code Title Description
A201 Request for examination