CN114975524A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN114975524A
CN114975524A CN202210120474.4A CN202210120474A CN114975524A CN 114975524 A CN114975524 A CN 114975524A CN 202210120474 A CN202210120474 A CN 202210120474A CN 114975524 A CN114975524 A CN 114975524A
Authority
CN
China
Prior art keywords
layer
dam
display device
substrate
connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210120474.4A
Other languages
English (en)
Inventor
李啓旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114975524A publication Critical patent/CN114975524A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/173—Passive-matrix OLED displays comprising banks or shadow masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/179—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了显示装置。显示装置包括显示区域和在显示区域外部的外围区域并且包括衬底、封装层、第一坝部、第二坝部和连接器，封装层排列在衬底上方并且包括至少一个无机封装层和至少一个有机封装层，第一坝部排列在衬底上方并且排列在外围区域中，第二坝部排列在衬底上方并且在向外方向上与第一坝部间隔开，连接器在平面图中排列在第一坝部与第二坝部之间并且将第一坝部连接到第二坝部，其中，第一坝部和第二坝部中的每个的上表面距离衬底的表面比连接器的上表面距离衬底的表面更高。

Description

显示装置
本申请要求于2021年2月16日提交的第10-2021-0020684号韩国专利申请的优先权以及从其获得的所有权益，该韩国专利申请的内容通过引用以其整体并入本文。
技术领域
实施方式涉及显示装置。
背景技术
显示装置可视地显示数据。显示装置可包括显示图像的显示区域和在显示区域外部的外围区域。驱动电路、电力布线等可排列在外围区域中。外围区域是不从其发射光的区并且可为死区。
近来，由于显示装置的用途已多样化，正在各种尝试改善显示装置的质量的设计。正在开发具有诸如更小厚度、更轻重量和低功耗的优异特性的各种显示装置。此外，正在对限定减小的死区并且具有增大的显示区域的显示装置进行研究。
发明内容
实施方式包括限定减小的死区并且包括增大的显示区域的显示装置。然而，这种技术问题是实例，并且本发明不限于此。
附加特征将在下面的描述中部分地阐述，并且部分地将通过描述而明确，或者可通过实践所呈现的本发明的实施方式而习得。
在本发明的实施方式中，包括显示区域和在显示区域外部的外围区域的显示装置包括衬底、封装层、第一坝部、第二坝部和连接器，封装层排列在衬底上方并且包括至少一个无机封装层和至少一个有机封装层，第一坝部排列在衬底上方，排列在外围区域中并且包括面对衬底的第一表面和与第一坝部的第一表面相对的第二表面，第二坝部排列在衬底上方，在向外方向上与第一坝部间隔开，并且包括面对衬底的第一表面和与第二坝部的第一表面相对的第二表面，连接器在平面图中排列在第一坝部与第二坝部之间，将第一坝部连接到第二坝部并且包括面对衬底的第一表面和与连接器的第一表面相对的第二表面，其中，第一坝部和第二坝部中的每个的第二表面距离衬底的表面比连接器的第二表面距离衬底的表面更远。
在实施方式中，显示装置还可包括排列在衬底与第一坝部之间以及衬底与第二坝部之间的至少一个绝缘层。
在实施方式中，至少一个绝缘层可包括无机绝缘材料。
在实施方式中，在平面图中排列在第一坝部与第二坝部之间的孔可限定在至少一个绝缘层中。
在实施方式中，连接器的至少一部分可排列在孔内部。
在实施方式中，连接器可通过孔接触衬底。
在实施方式中，显示装置还可包括第一导电层和第二导电层，第一导电层和第二导电层分别排列在衬底与第一坝部之间和衬底与第二坝部之间并且分别与第一坝部和第二坝部重叠。
在实施方式中，第一导电层在平面图中可与第二导电层间隔开。
在实施方式中，连接器可与位于第一导电层与第二导电层之间的分离区域重叠。
在实施方式中，显示装置还可包括薄膜晶体管，薄膜晶体管包括位于显示区域中的半导体层、与半导体层重叠的栅电极、连接到半导体层一部分的源电极和漏电极，其中，第一导电层和第二导电层可包括与栅电极的材料相同的材料或者与源电极和漏电极的材料相同的材料。
在实施方式中，第一坝部和第二坝部中的每个可包括包含有有机绝缘材料的第一层和位于第一层上的第二层。
在实施方式中，显示装置还可包括排列在衬底上方的平坦化层、排列在平坦化层上并且排列在显示区域中的像素电极、排列在像素电极上并且限定与像素电极重叠的开口的像素限定层、排列在像素限定层上并且与像素电极重叠的相对电极、以及位于像素电极与相对电极之间的中间层。
在实施方式中，第一坝部和第二坝部中的每个的第一层可包括与平坦化层的材料相同的材料。
在实施方式中，第一坝部和第二坝部中的每个的第二层可包括与像素限定层的材料相同的材料。
在实施方式中，连接器可包括与第一坝部和第二坝部中的每个的第二层的材料相同的材料。
在实施方式中，连接器、第一坝部的第二层和第二坝部的第二层可被提供为一体。
在实施方式中，连接器可接触第一坝部的第一层的侧表面和第二坝部的第一层的侧表面。
在实施方式中，第一坝部和第二坝部中的每个可在平面图中具有围绕显示区域的封闭环形形状。
根据本发明的实施方式，包括显示区域和在显示区域外部的外围区域的显示装置包括衬底、排列在衬底上的至少一个无机绝缘层、位于至少一个无机绝缘层上的有机绝缘层、排列在有机绝缘层上并且排列在显示区域中的像素电极、覆盖像素电极的边缘的像素限定层、排列在像素电极上并且与像素电极重叠的中间层、位于中间层上的相对电极、覆盖相对电极并且包括至少一个有机封装层的封装层、排列在至少一个无机绝缘层上并且排列在外围区域中的多个坝部、以及排列在多个坝部之中的彼此相邻的两个坝部之间并且连接彼此相邻的两个坝部的连接器，其中，连接器通过限定在至少一个无机绝缘层中的孔而接触衬底的表面。
在实施方式中，多个坝部中的每个可包括第一层和第二层，第一层包括与有机绝缘层的材料相同的材料，并且第二层排列在第一层上并且包括与像素限定层的材料相同的材料，并且连接器与多个坝部中的每个的第二层可被提供为一体。
在实施方式中，显示装置还可包括排列在衬底与多个坝部之间并且在平面图中与多个坝部重叠的多个导电层，其中，孔可排列在多个导电层之中的彼此相邻的两个导电层之间。
根据下面的实施方式的描述、附图和权利要求书，这些和/或其它特征将变得明确并且更容易理解。
这些一般和预定特征可通过系统、方法、计算机程序、或者预定系统、方法和计算机程序的组合来实现。
附图说明
通过结合附图而作出的以下描述，本发明的以上和其它实施方式、特征和优点将更加明确，在附图中：
图1是显示装置的实施方式的示意性平面图；
图2是显示装置的实施方式的示意性平面图；
图3是显示装置的像素电路的实施方式的等效电路图；
图4A是显示装置的实施方式的示意性剖视图；
图4B是图4A的区C的实施方式的放大剖视图；
图5是显示装置的一部分的实施方式的示意性平面图；
图6是显示装置的实施方式的示意性剖视图；以及
图7是显示装置的实施方式的示意性剖视图。
具体实施方式
现在将详细地参照实施方式，实施方式的实例被示出在附图中，其中相同的附图标记始终指示相同的元件。在这方面，实施方式可具有不同的形式，并且不应被解释为限于本文中所阐述的描述。相应地，下面通过参照附图仅对实施方式进行描述以解释该描述的特征。如本文中所使用的，术语“和/或”包括相关所列项目中的一个或者多个的任何和所有组合。在整个本公开中，表述“a、b和c中的至少一个”表示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b和c的全部或者其变体。
由于本公开允许各种改变和许多实施方式，因此某些实施方式将在附图中示出并且在书面描述中进行描述。本公开的效果和特征以及用于实现本公开的效果和特征的方法将参考下面参照附图详细描述的实施方式来阐明。然而，本公开不限于下面的实施方式，并且可以各种形式实现。
在下文中，将参照附图对实施方式进行描述，其中，相同的附图标记始终指示相同的元件并且省略其重复描述。
虽然如“第一”和“第二”的这种术语可用于描述各种部件，但是这种部件不必受以上术语限制。以上术语仅用于将一个部件与另一部件区分开。
除非上下文另有明确说明，否则如本文中使用的单数形式“一(a)”、“一(an)”和“该(the)”也旨在包括复数形式。
将理解的是，如本文中使用的术语“包括(comprise)”、“包括(comprising)”、“包括(include)”和/或“包括(including)”指明所陈述的特征或部件的存在，但是不排除一个或多个其它特征或部件的添加。
还将理解的是，当层、区或部件被称为“位于”另一层、区或部件“上”时，其能够直接或间接地位于另一层、区或部件上。也就是说，例如，可存在有居间层、区或部件。
为了解释的便利，附图中的元件的尺寸可被放大或减小。例如，由于为了解释的便利而任意地示出了附图中的元件的尺寸和厚度，因此本公开不限于此。
当实施方式可不同地实现时，特定工艺顺序可与所描述的顺序不同地执行。例如，两个连续描述的工艺可实质上同时执行或者以与所描述的顺序相反的顺序执行。
在本说明书中，“A和/或B”意味着A、或B、或A和B。在本说明书中，“A和B中的至少一个”意味着A、或B、或A和B。
将理解的是，当层、区或部件被称为“连接”到另一层、区或部件时，其可“直接连接”到另一层、区或部件，或可在其它层、区或部件介于其间的情况下“间接连接”到另一层、区或部件。例如，将理解的是，当层、区或部件被称为“电连接”到另一层、区或部件时，其可“直接电连接”到另一层、区或部件，或者可在其它层、区或部件介于其间的情况下“间接电连接”到另一层、区或部件。
在下面的实例中，x轴、y轴和z轴不限于直角坐标系的三个轴，并且可在更广泛的意义上进行解释。例如，x轴、y轴和z轴可彼此垂直，或者可表示彼此不垂直的不同方向。
考虑到有关测量和与特定数量的测量相关的误差(即，测量系统的限制)，如本文中所使用的“约(about)”或者“大致(approximately)”包括所陈述的值并且意味着在如由本领域普通技术人员确定的针对特定值的可接受偏差范围内。例如，“约”能够意味着在一个或者多个标准偏差内，或者在所陈述的值的±30％、±20％、±10％、±5％内。
除非另有限定，否则如本文中所使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员通常理解的含义相同的含义。还将理解的是，术语，诸如在常用词典中限定的那些术语，应被解释为具有与它们在相关技术和本发明的上下文中的含义一致的含义，并且除非在本文中明确地如此限定，否则将不在理想化或者过于正式的意义上来解释。
图1是显示装置1的实施方式的示意性平面图。
参照图1，显示装置1可包括显示区域DA和在显示区域DA外部的外围区域PA。在显示区域DA中可排列有多个像素PX。显示区域DA可通过从多个像素PX发射的光来显示预设图像。像素PX可限定为由像素电路驱动的发光元件通过其发射光的发射区域。例如，每个像素PX可发射红色光、绿色光或蓝色光。在替代性实施方式中，每个像素PX可发射红色光、绿色光、蓝色光或白色光。图像可通过从像素PX发射的光显示，并且光可通过多个发光元件中的每个发射。
外围区域PA是不显示图像的区域，并且可为死区。外围区域PA可排列在显示区域DA外部，并且可完全或部分围绕显示区域DA。在外围区域PA中可排列有驱动器等，并且驱动器等可向显示区域DA提供电信号或电力。在外围区域PA中可排列有焊盘部，并且焊盘部可为可电连接有电子元件或印刷电路板等的区。
在下文中，尽管显示装置1包括作为发光元件的有机发光二极管OLED(参照图3)，但是显示装置1不限于此。在另一实施方式中，显示装置1可为包括无机发光二极管的发光显示装置，即，无机发光显示器。无机发光二极管可包括包含有无机半导体基材料的PN结二极管。当电压在正向方向上被施加到PN结二极管时，空穴和电子被注入PN结二极管，并且在由于空穴和电子的复合而生成的能量转换为光能的同时，可发射预设颜色的光。无机发光二极管可具有几微米到几百微米的宽度。在实施方式中，无机发光二极管可由微型发光二极管表示。在另一实施方式中，显示装置1可为量子点发光显示器。
如图1中所示，尽管显示装置1在平面图中可具有四边形，但是本发明不限于此。显示装置1可具有各种形状，诸如多边形(诸如三角形)、圆形形状、椭圆形形状和不规则形状。在实施方式中，显示装置1可具有在第一方向(例如，x方向或(-)x方向)上具有短边并且在第二方向(例如，y方向或(-)y方向)上具有长边的四边形形状。在另一实施方式中，在显示装置1中，第一方向上的边的长度可与第二方向上的边的长度相同。在另一实施方式中，显示装置1可具有在第一方向上的长边和在第二方向上的短边。在实施方式中，显示装置1的拐角可被倒圆。
显示装置1可用作包括电视机、笔记本计算机、监视器、广告板、物联网(“IoT”)装置的各种产品以及包括移动电话、智能电话、平板个人计算机、移动通信终端、电子记事本、电子书、便携式多媒体播放器(“PMP”)、导航器和超移动个人计算机(“UMPC”)的便携式电子装置的显示屏。此外，实施方式中的显示装置1可在包括智能手表、手表电话、眼镜型显示器和头戴式显示器(“HMD”)的可穿戴设备中使用。此外，显示装置1可用作用于车辆的仪表盘、用于车辆的中央仪表板、排列在仪表板上的中央信息显示器(“CID”)、取代车辆的侧视镜的室内镜显示器以及排列在前排座椅的背面上的作为车辆的后排座椅的娱乐的显示屏。
图2是显示装置1的实施方式的示意性平面图。
参照图2，显示装置1可包括衬底100。在显示装置1中提供的元件可排列在衬底100上。
多个像素PX可排列在衬底100的显示区域DA中。如上所述，像素PX可限定为由发光元件通过其发射光的发射区域。发光元件可由像素电路驱动。像素电路可连接到扫描线SL和数据线DL，扫描线SL可在第一方向(例如，x方向或(-)x方向)上延伸，并且数据线DL可在第二方向(例如，y方向或(-)y方向)上延伸。数据线DL和扫描线SL可排列在显示区域DA中，并且可在平面图中彼此交叉。这里，“在平面图中”可意味着当在与衬底100的一个表面垂直的方向上观察显示装置1时的显示装置1的图。
尽管在图2中未示出，但是在衬底100的外围区域PA中可排列有扫描驱动器和数据驱动器，扫描驱动器可将扫描信号提供到扫描线SL，并且数据驱动器可将数据信号提供到数据线DL。
在衬底100的外围区域PA中可排列有驱动电源线10和公共电源线20。驱动电源线10可排列成对应于显示区域DA的第一边缘E1，并且公共电源线20可排列成对应于显示区域DA的第二边缘E2、第三边缘E3和第四边缘E4。驱动电源线10可排列在显示区域DA的第一边缘E1与焊盘部30之间。公共电源线20可以其与第一边缘E1对应的区开口的环形形状部分围绕显示区域DA。
驱动电源线10包括沿显示区域DA的第一边缘E1延伸的第一主体部10a。第一主体部10a可在x方向上沿第一边缘E1延伸，并且具有等于或大于第一边缘E1的长度的长度。
第一主体部10a可与在y方向上从第一主体部10a延伸的第一连接器10b形成或提供为一体。第一连接器10b可在引入区域POA中朝向焊盘部30在y方向上延伸。这里，引入区域POA是外围区域PA的位于衬底100的靠近焊盘部30的一个边缘与显示区域DA的第一边缘E1之间的区。引入区域POA可为从显示区域DA的第一边缘E1到焊盘部30的区。第一连接器10b从第一主体部10a延伸到衬底100的边缘，并且可连接到焊盘部30的第一端子31。
公共电源线20可包括沿显示区域DA的第二边缘E2、第三边缘E3和第四边缘E4延伸的第二主体部20a。第二主体部20a可沿显示区域DA的除第一边缘E1之外的第二边缘E2、第三边缘E3和第四边缘E4部分围绕显示区域DA。显示区域DA的第二边缘E2排列成与第一边缘E1相对。第三边缘E3和第四边缘E4将第一边缘E1连接到第二边缘E2，并且排列成彼此相对。第二主体部20a可围绕显示区域DA并且围绕第一主体部10a的两个相对端部。
第二主体部20a可与在y方向上从第二主体部20a延伸的第二连接器20b形成或提供为一体。第二连接器20b可在引入区域POA中在y方向上朝向焊盘部30延伸。第二连接器20b可平行于第一连接器10b在引入区域POA中延伸，并且连接到焊盘部30的第二端子32。
焊盘部30可对应于衬底100的一个端部，并且通过未被绝缘层等覆盖并被暴露来通过柔性印刷电路板等连接到控制器(未示出)。控制器的信号或电力可通过焊盘部30提供到像素电路。
驱动电源线10可将驱动电源电压提供到每个像素电路，并且公共电源线20可将公共电源电压提供到每个像素电路。可通过连接到驱动电源线10的驱动电压线PL将驱动电源电压提供到每个像素电路。例如，公共电源电压可提供到有机发光二极管的相对电极。为了传输公共电源电压，公共电源线20的第二主体部20a可在外围区域PA中连接到有机发光二极管的相对电极。
在衬底100的外围区域PA中可排列有多个坝部。在实施方式中，显示装置1可包括排列在衬底100上并且排列在外围区域PA中的第一坝部400和第二坝部500。第二坝部500可在向外方向上与第一坝部400间隔开。这里，向外方向可限定为远离显示装置1的显示区域DA的方向。尽管在图2中示出了存在两个坝部，但是本发明不限于此。在其它实施方式中，可向显示装置1提供三个或更多个坝部。
在实施方式中，多个坝部可在平面图中完全围绕显示区域DA。在实施方式中，第一坝部400和第二坝部500在平面图中可各自具有围绕显示区域DA的封闭环形形状。如下面稍后将描述的，有机封装层可排列在衬底100的显示区域DA中，并且可保护显示区域DA中的发光元件。有机封装层应排列在位于显示区域DA周围的期望区中。当有机封装层偏离期望区并且形成或提供成到达或接近衬底100的边缘或侧表面时，有机封装层提供了外部湿气的传送路径。相应地，可提供多个坝部，例如，第一坝部400和第二坝部500，使得有机封装层排列在期望区中。多个坝部可围绕显示区域DA，并且在形成或提供有有机封装层时，控制构成有机封装层的有机材料的位置。
图3是显示装置1的像素电路PC的实施方式的等效电路图。
参照图3，像素电路PC可包括多个薄膜晶体管TFT(参照图4A)和存储电容器。在实施方式中，像素电路PC可包括第一薄膜晶体管T1、第二薄膜晶体管T2和存储电容器Cap。
第二薄膜晶体管T2用作开关薄膜晶体管，连接到扫描线SL和数据线DL，并且可基于从扫描线SL输入的开关电压(或开关信号)将数据电压(或数据信号)传输到第一薄膜晶体管T1。数据电压可从数据线DL输入。
存储电容器Cap可连接到第二薄膜晶体管T2和驱动电压线PL，并且可存储与从第二薄膜晶体管T2传输的电压和供给到驱动电压线PL的驱动电源电压ELVDD之间的差对应的电压。存储电容器Cap可包括至少两个电极，例如，底部电极CE1和顶部电极CE2。
第一薄膜晶体管T1用作驱动薄膜晶体管，连接到驱动电压线PL和存储电容器Cap，并且可根据存储在存储电容器Cap中的电压来控制从驱动电压线PL流到发光元件的驱动电流。发光元件可包括发光二极管，例如，有机发光二极管OLED。有机发光二极管OLED可根据驱动电流来发射具有预设亮度的光。有机发光二极管OLED的相对电极(例如，阴极)可接收公共电源电压ELVSS。在实施方式中，公共电源电压ELVSS的电压电平可低于驱动电源电压ELVDD的电压电平。在实施方式中，有机发光二极管OLED的相对电极(例如，阴极)可连接到地以接收0伏的电压。
尽管在图3中示出了像素电路PC包括两个薄膜晶体管和一个存储电容器，但是本发明不限于此。在实施方式中，像素电路PC可包括三个或更多个薄膜晶体管和/或两个或更多个存储电容器。在实施方式中，像素电路PC可包括七个薄膜晶体管和一个存储电容器。薄膜晶体管的数量和存储电容器的数量可根据像素电路PC的设计而不同地改变。为了描述的便利，对像素电路PC包括两个薄膜晶体管和一个存储电容器的情况进行描述。
图4A是实施方式中的显示装置1的示意性剖视图，并且图4B是图4A的区C的放大剖视图。图4A可对应于沿图2的线A-A'和线B-B'截取的显示装置1的剖面。
参照图4A的显示区域DA，显示装置1可包括衬底100、像素电路层PCL、像素限定层120、发光元件200和封装层300的堆叠结构。
衬底100可具有包括包含有聚合物树脂的基础层和无机层的多层结构。在实施方式中，衬底100可包括基础层和阻挡层。基础层可包括聚合物树脂，并且阻挡层可包括无机绝缘层。在实施方式中，衬底100可包括顺序地堆叠的第一基础层101、第一阻挡层102、第二基础层103和第二阻挡层104。在实施方式中，第一基础层101和第二基础层103可包括聚酰亚胺(“PI”)、聚醚砜(“PES”)、聚芳酯、聚醚酰亚胺(“PEI”)、聚萘二甲酸乙二醇酯(“PEN”)、聚对苯二甲酸乙二醇酯(“PET”)、聚苯硫醚(“PPS”)、聚碳酸酯、三乙酸纤维素(“TAC”)和/或醋酸丙酸纤维素(“CAP”)。第一阻挡层102和第二阻挡层104可包括无机绝缘材料，诸如硅氧化物、硅氮氧化物和/或硅氮化物。衬底100可为柔性的。
像素电路层PCL可排列在衬底100上。像素电路层PCL可包括包含有多个薄膜晶体管TFT和存储电容器Cap的像素电路PC。为了描述的便利，图4A示出了一个薄膜晶体管TFT的剖面。在实施方式中，所示的薄膜晶体管TFT可为第一薄膜晶体管T1(参照图3)。此外，像素电路层PCL可包括排列在薄膜晶体管TFT的元件下和/或上的多个绝缘层，例如，第一栅极绝缘层112、第二栅极绝缘层113、中间绝缘层114、钝化层115和第一平坦化层116。
缓冲层111可减小或阻止异物、湿气或外部空气从衬底100下方的渗透，并且在衬底100上提供平坦表面。在实施方式中，缓冲层111可包括诸如硅氧化物(SiO2)、硅氮化物(SiNx)或硅氮氧化物(SiON)的无机绝缘材料，并且具有包括以上材料的单层结构或多层结构。
缓冲层111上的薄膜晶体管TFT可包括半导体层Act。半导体层Act可包括多晶硅。在替代性实施方式中，半导体层Act可包括非晶硅、氧化物半导体或有机半导体。半导体层Act可包括沟道区C、漏极区D和源极区S。漏极区D和源极区S可分别排列在沟道区C的两个相对侧上。栅电极GE可与沟道区C重叠。
栅电极GE可包括低电阻金属材料。在实施方式中，栅电极GE可包括包含有钼(Mo)、铝(Al)、铜(Cu)或钛(Ti)的导电材料，并且具有包括以上材料的单层结构或多层结构。
在实施方式中，位于半导体层Act与栅电极GE之间的第一栅极绝缘层112可包括包含有硅氧化物(SiO2)、硅氮化物(SiNx)、硅氮氧化物(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或锌氧化物(ZnOx)的无机绝缘材料。锌氧化物(ZnOx)可以是ZnO和/或ZnO2。
在实施方式中，第二栅极绝缘层113可覆盖栅电极GE。与第一栅极绝缘层112类似，第二栅极绝缘层113可包括包含有硅氧化物(SiO2)、硅氮化物(SiNx)、硅氮氧化物(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或锌氧化物(ZnOx)的无机绝缘材料。锌氧化物(ZnOx)可以是ZnO和/或ZnO2。
存储电容器Cap的顶部电极CE2可排列在第二栅极绝缘层113上。顶部电极CE2可与其下方的栅电极GE重叠。在这种情况下，在第二栅极绝缘层113介于其间的情况下彼此重叠的栅电极GE和顶部电极CE2可构成存储电容器Cap。也即，栅电极GE可用作存储电容器Cap的底部电极CE1。
如上所述，存储电容器Cap和薄膜晶体管TFT可以重叠的方式形成或提供。在实施方式中，存储电容器Cap可不与薄膜晶体管TFT重叠。
在实施方式中，顶部电极CE2可包括铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和/或铜(Cu)中的至少一种并且可包括包含有以上材料的单层或多层。
中间绝缘层114可覆盖顶部电极CE2。在实施方式中，中间绝缘层114可包括硅氧化物(SiO2)、硅氮化物(SiNx)、硅氮氧化物(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或锌氧化物(ZnOx)。锌氧化物(ZnOx)可以是ZnO和/或ZnO2。中间绝缘层114可包括包含有以上无机绝缘材料的单层或多层。
在中间绝缘层114上可排列有漏电极DE和源电极SE。漏电极DE和源电极SE可通过在其下方的绝缘层中限定的接触孔分别连接到漏极区D和源极区S。漏电极DE和源电极SE可各自包括具有优异导电性的材料。在实施方式中，漏电极DE和源电极SE可包括包含有钼(Mo)、铝(Al)、铜(Cu)和钛(Ti)中的至少一种的导电材料，并且包括包含有以上材料的单层或多层。在实施方式中，漏电极DE和源电极SE可具有Ti/Al/Ti的多层结构。
钝化层115可排列在中间绝缘层114上，并且可覆盖薄膜晶体管TFT。在实施方式中，例如，钝化层115可包括硅氮化物(SiNx)。由于硅氮化物的氢结合到薄膜晶体管TFT的半导体层Act的悬空键并且去除了半导体层Act的缺陷位点，因此可改善薄膜晶体管TFT的特性。此外，钝化层115可延伸到外围区域PA。尽管在图4A中未示出，但是钝化层115可覆盖排列在外围区域PA中的公共电源线20(参照图2)的边缘或侧表面。通过此，在制造显示装置1的工艺期间，可防止公共电源线20的侧表面被蚀刻剂损坏。
第一平坦化层116可排列在钝化层115上。在实施方式中，第一平坦化层116可包括包含有诸如聚甲基丙烯酸甲酯(“PMMA”)或聚苯乙烯(“PS”)的通用聚合物、具有酚类基团的聚合物衍生物、丙烯酸基聚合物、酰亚胺基聚合物、芳醚基聚合物、酰胺基聚合物、氟基聚合物、对二甲苯基聚合物、乙烯醇基聚合物及它们的组合的有机绝缘材料。
如上所述，至少一个无机绝缘层可排列在衬底100上。在实施方式中，缓冲层111、第一栅极绝缘层112、第二栅极绝缘层113、中间绝缘层114和钝化层115可排列在衬底100上。至少一个有机绝缘层可排列在至少一个无机绝缘层上。在实施方式中，第一平坦化层116可排列在至少一个无机绝缘层上。如图4A中所示，至少一个无机绝缘层可从显示区域DA延伸到外围区域PA，并且不仅排列在显示区域DA中，而且排列在外围区域PA中。尽管在图4A中未示出，但是至少一个有机绝缘层可从显示区域DA延伸到外围区域PA的一部分。
发光元件200可排列在具有上述结构的像素电路层PCL上。在实施方式中，发光元件200可排列在第一平坦化层116上。例如，发光元件200可为有机发光二极管OLED。发光元件200可包括像素电极210、中间层220和相对电极230的堆叠结构。例如，发光元件200可发射红色光、绿色光或蓝色光，或发射红色光、绿色光、蓝色光或白色光。发光元件200可通过发射区域发射光。发射区域可限定为像素PX。
像素电极210可通过在钝化层115和第一平坦化层116中限定的接触孔电连接到薄膜晶体管TFT。
在实施方式中，像素电极210可包括导电氧化物，诸如氧化铟锡(“ITO”)、氧化铟锌(“IZO”)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(“IGO”)或氧化铝锌(“AZO”)。在另一实施方式中，像素电极210可包括包含有银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)或它们的组合的反射层。在另一实施方式中，像素电极210还可包括在反射层上/下的层，并且该层可包括ITO、IZO、ZnO或In2O3。
像素限定层120可排列在像素电极210上。在像素限定层120中可限定有与像素电极210重叠的开口120OP。像素限定层120可覆盖像素电极210的边缘。像素限定层120可包括有机绝缘材料和/或无机绝缘材料。像素限定层120的开口120OP可暴露像素电极210的中心部分并且限定从有机发光二极管OLED发射的光的发射区域。在实施方式中，开口120OP的尺寸/宽度可对应于发射区域的尺寸/宽度。相应地，像素PX的尺寸和/或宽度可取决于像素限定层120的与其对应的开口120OP的尺寸和/或宽度。
中间层220可排列成与像素电极210重叠，并且可包括对应于像素电极210的发射层222。中间层220可排列在像素电极210与下面描述的相对电极230之间。发射层222可包括发射具有预设颜色的光的聚合物有机材料或低分子量有机材料。在替代性实施方式中，发射层222可包括无机发光材料或量子点。
在实施方式中，中间层220可包括分别排列在发射层222下和上的第一功能层221和第二功能层223。例如，第一功能层221可包括空穴传输层(“HTL”)，或者包括HTL和空穴注入层(“HIL”)。第二功能层223排列在发射层222上，并且可包括电子传输层(“ETL”)和/或电子注入层(“EIL”)。与下面描述的相对电极230类似，第一功能层221和/或第二功能层223可为完全覆盖衬底100的公共层。
相对电极230可排列在像素电极210和像素限定层120上，并且可与像素电极210重叠。相对电极230可包括具有小功函数的导电材料。在实施方式中，相对电极230可包括包含有银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)或它们的合金的(半)透明层。在替代性实施方式中，相对电极230还可包括在(半)透明层上的层，该层包括ITO、IZO、ZnO或In2O3。相对电极230可形成或提供为一体以完全覆盖衬底100。
封装层300可排列在发光元件200上，并且可覆盖发光元件200的相对电极230。也即，封装层300可排列在衬底100上方，并且可覆盖显示区域DA。由于作为发光元件200的有机发光二极管OLED包括有机材料，因此当外部湿气或空气被引入有机发光二极管OLED时，有机发光二极管OLED可能劣化。封装层300可保护显示区域DA中的有机发光二极管OLED免受外部湿气或空气的影响。
在实施方式中，封装层300可包括至少一个无机封装层和至少一个有机封装层。在实施方式中，在图3中示出了封装层300包括第一无机封装层310、有机封装层320和第二无机封装层330的堆叠结构。第一无机封装层310可覆盖发光元件200，有机封装层320可排列在第一无机封装层310上，并且第二无机封装层330可覆盖有机封装层320。
在实施方式中，第一无机封装层310和第二无机封装层330可各自包括硅氧化物(SiO2)、硅氮化物(SiNx)、硅氮氧化物(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)和/或氧化锌(ZnO)之中的至少一种无机材料。
因为第一无机封装层310沿其下的结构形成或提供，所以第一无机封装层310的上表面是不平坦的。有机封装层320可覆盖第一无机封装层310。与第一无机封装层310不同，有机封装层320可使其上表面大致平坦。在实施方式中，有机封装层320可使其上表面在显示区域DA中大致平坦。
有机封装层320可包括聚合物基材料。聚合物基材料可包括丙烯酸基树脂、环氧基树脂、聚酰亚胺和聚乙烯。在实施方式中，有机封装层320可包括丙烯酸酯。可通过硬化单体或涂覆聚合物来形成或提供有机封装层320。有机封装层320可具有透明性。
第一无机封装层310和第二无机封装层330可通过化学气相沉积(“CVD”)来形成或提供。有机封装层320可通过在衬底100上涂覆液体有机材料并且使其硬化的工艺来形成或提供。
如图4A中所示，封装层300可从显示区域DA延伸到外围区域PA。封装层300的有机封装层320的大部分可排列在显示区域DA中。有机封装层320的排列在外围区域PA中的一部分可排列在外围区域PA的靠近显示区域DA的区中。
在有机封装层320到达或接近衬底100的边缘或侧表面的情况下，有机封装层320可提供外部湿气或空气从衬底100的边缘或侧表面导入的路径，并且促进有机发光二极管OLED的劣化。此外，在实施方式中，排列在有机封装层320上和下的多个层可在外围区域PA的未排列有有机封装层320的一部分中彼此附接。当有机封装层320排列在外围区域PA的大部分中时，多个层之间的粘合力可能减弱，并且因此多个层可能彼此分离。相应地，当封装层300的有机封装层320被形成或提供时，需要对有机封装层320的形成区进行控制。
参照图4A和图4B的外围区域PA，实施方式中的显示装置1可包括排列在衬底100的外围区域PA中的多个坝部。在实施方式中，显示装置1可包括第一坝部400和第二坝部500。第一坝部400可与第二坝部500间隔开。在实施方式中，第二坝部500可在向外方向上与第一坝部400间隔开。这里，向外方向可限定为远离显示装置1的显示区域DA的方向(例如，图4A中的(-)x方向)。尽管图4A示出了两个坝部，即，第一坝部400和第二坝部500，但是本发明不限于此，并且可提供三个或更多个坝部。
在实施方式中，第一坝部400和第二坝部500可各自具有多个层的堆叠结构。在实施方式中，第一坝部400和第二坝部500可分别包括包括有机材料的第一层410和510以及位于第一层410和510上的第二层420和520。在实施方式中，第一坝部400的第一层410和第二坝部500的第一层510可各自包括与第一平坦化层116的材料相同的材料，并且排列在与第一平坦化层116相同的层中。在实施方式中，第一坝部400的第一层410和第二坝部500的第一层510可各自排列在钝化层115上。在实施方式中，第一坝部400的第二层420和第二坝部500的第二层520可各自包括与像素限定层120的材料相同的材料。
在实施方式中，至少一个绝缘层可排列在衬底100与多个坝部之间。多个坝部可排列在至少一个绝缘层上。在实施方式中，至少一个绝缘层可排列在衬底100与第一坝部400之间以及衬底100与第二坝部500之间。至少一个绝缘层可包括无机绝缘材料。如图4A中所示，至少一个绝缘层可包括缓冲层111、第一栅极绝缘层112、第二栅极绝缘层113、中间绝缘层114和/或钝化层115。在实施方式中，第一坝部400和第二坝部500可排列在至少一个绝缘层的最上层中所排列的钝化层115上。
在形成或提供封装层300的有机封装层320时，第一坝部400和第二坝部500可控制有机封装层320的形成区。在实施方式中，尽管构成有机封装层320的液体有机材料主要涂覆在显示区域DA中，但是液体有机材料可能朝向外围区域PA在向外方向(例如，图4A中的(-)x方向)上流动。第一坝部400可主要地阻碍有机材料的流动。在有机材料的一部分溢出第一坝部400的情况下，第二坝部500可辅助地阻碍溢出的有机材料的流动。相应地，有机封装层320的边缘320E可排列在第一坝部400内部，或者如图4A中所示，有机封装层320的边缘320E可排列在第一坝部400与第二坝部500之间。结果，有机封装层320的边缘320E可不排列在第二坝部500外部。如上所述，第一坝部400和第二坝部500可控制形成或提供有有机封装层320的区，使得有机封装层320不到达或接近衬底100的边缘或侧表面。
为了减小显示装置1的外围区域PA(即死区)的面积，需要减小坝部，例如，第一坝部400和第二坝部500的宽度。然而，当第一坝部400和第二坝部500的宽度减小时，第一坝部400和第二坝部500与其下的绝缘层(例如，钝化层115)之间的接触面积减小，并且因此，它们之间的粘合力可能减小。相应地，在制造显示装置1的工艺期间，第一坝部400和第二坝部500可能脱离(或丢失)。
在实施方式中，连接器600可提供在多个坝部之中的彼此相邻的第一坝部400与第二坝部500之间，并且可将第一坝部400连接到第二坝部500。在实施方式中，连接器600可排列在第一坝部400与第二坝部500之间，并且可将第一坝部400连接到第二坝部500。连接器600可将第一坝部400连接到第二坝部500，并且增大第一坝部400和第二坝部500与其下的绝缘层之间的接触面积，从而减小第一坝部400和第二坝部500的脱离的可能性。
因为第一坝部400的第二层420排列在第一层410上，所以第二层420的宽度可等于或小于第一层410的宽度。类似地，第二坝部500的第二层520的宽度可等于或小于第一层510的宽度。相应地，第一坝部400和第二坝部500的第二层420和520的脱离的可能性可大于第一层410和510的脱离的可能性。
在实施方式中，连接器600可将第一坝部400的第二层420连接到第二坝部500的第二层520。为此目的，连接器600可包括与第一坝部400的第二层420和第二坝部500的第二层520中的每个的材料相同的材料。连接器600可与第一坝部400的第二层420和第二坝部500的第二层520单一个体地形成为一体。也即，连接器600与第一坝部400的第二层420和第二坝部500的第二层520可在相同的工艺中同时形成或提供。在实施方式中，连接器600可接触第一坝部400的第一层410的侧表面410S和第二坝部500的第一层510的侧表面510S。如上所述，连接器600连接第一坝部400的第二层420和第二坝部500的第二层520，以减小第一坝部400的第二层420和第二坝部500的第二层520的脱离的可能性。结果，可减小第一坝部400和第二坝部500的脱离的可能性。
在实施方式中，第一坝部400的上表面400U和第二坝部500的上表面500U与连接器600的上表面600U可构成台阶差。在实施方式中，第一坝部400的上表面400U和第二坝部500的上表面500U距离衬底100的表面比连接器600的上表面600U距离衬底100的表面更高。换句话说，与第一坝部400的上表面400U和第二坝部500的上表面500U到衬底100相比，连接器600的上表面600U可更靠近衬底100。
在实施方式中，为了增大连接器600的上表面600U与第一坝部400的上表面400U和第二坝部500的上表面500U之间的台阶差，排列在衬底100与第一坝部400和第二坝部500之间的至少一个绝缘层可限定孔H。在实施方式中，如图4B中所示，缓冲层111、第一栅极绝缘层112、第二栅极绝缘层113、中间绝缘层114和钝化层115可分别限定第一孔H1、第二孔H2、第三孔H3、第四孔H4和第五孔H5。第一孔H1、第二孔H2、第三孔H3、第四孔H4和第五孔H5可彼此重叠并且限定孔H。
在实施方式中，孔H可限定在第一坝部400与第二坝部500之间。将第一坝部400连接到第二坝部500的连接器600可与孔H重叠，并且连接器600的至少一部分可排列在孔H内部。连接器600可通过孔H接触衬底100的一个表面。通过此，连接器600的上表面600U与第一坝部400的上表面400U和第二坝部500的上表面500U之间的台阶差可进一步增大。也即，连接器600的上表面600U与第一坝部400的上表面400U和第二坝部500的上表面500U之间的高度差可进一步增大。
作为比较性实例，在多个坝部中的每个的上表面与连接器的上表面之间没有台阶差的情况下，构成有机封装层的有机材料的一部分可沿连接器的上表面溢出到多个坝部的外侧。
相反，在实施方式中，由于连接器600的上表面600U排列在比第一坝部400的上表面400U和第二坝部500的上表面500U低的位置处，所以可防止有机材料沿连接器600的上表面600U溢出到第二坝部500的外侧。第一坝部400和第二坝部500可将溢出第一坝部400的有机材料局限在第一坝部400与第二坝部500之间，并且作为结果，可防止有机材料溢出第二坝部500。
在实施方式中，显示装置1还可包括排列在衬底100的外围区域PA中的多个导电层CL。在实施方式中，如图4A中所示，可提供第一导电层CL1、第二导电层CL2、第三导电层CL3和第四导电层CL4。然而，本发明不限于此。可提供两个、三个或五个或更多个导电层CL。
在实施方式中，多个导电层CL可用作传输电信号或电力的布线。在另一实施方式中，多个导电层CL中的一些可被电浮置，并且可用作用于防止外部静电被引入到显示装置1中的保护环。
在实施方式中，第一导电层CL1、第二导电层CL2、第三导电层CL3和第四导电层CL4可排列在衬底100与多个坝部，即，第一坝部400和第二坝部500之间。在实施方式中，第一导电层CL1、第二导电层CL2、第三导电层CL3和第四导电层CL4可排列在第一栅极绝缘层112与第二栅极绝缘层113之间。在另一实施方式中，第一导电层CL1、第二导电层CL2、第三导电层CL3和第四导电层CL4可排列在缓冲层111与第一栅极绝缘层112之间、第二栅极绝缘层113与中间绝缘层114之间或中间绝缘层114与钝化层115之间。
在实施方式中，第一导电层CL1、第二导电层CL2、第三导电层CL3和第四导电层CL4可包括与薄膜晶体管TFT的栅电极GE的材料相同的材料。在另一实施方式中，第一导电层CL1、第二导电层CL2、第三导电层CL3和第四导电层CL4可包括与薄膜晶体管TFT的源电极SE和漏电极DE的材料相同的材料。
在下文中，为了描述的便利，如图4A中所示，主要描述第一导电层CL1、第二导电层CL2、第三导电层CL3和第四导电层CL4排列在第一栅极绝缘层112与第二栅极绝缘层113之间，并且包括与薄膜晶体管TFT的栅电极GE的材料相同的材料的情况。
在实施方式中，多个导电层CL之中的第一导电层CL1可排列在衬底100与第一坝部400之间，并且可与第一坝部400重叠。此外，第二导电层CL2可排列在衬底100与第二坝部500之间，并且可与第二坝部500重叠。在实施方式中，第一导电层CL1可与第二导电层CL2间隔开。在第一导电层CL1与第二导电层CL2之间可限定有分离区域SA。
在实施方式中，在至少一个绝缘层中限定的孔H和连接器600可排列在多个导电层CL之中的彼此相邻的两个导电层CL之间。在实施方式中，孔H可与位于第一导电层CL1与第二导电层CL2之间的分离区域SA重叠。此外，连接器600可与位于第一导电层CL1与第二导电层CL2之间的分离区域SA重叠。也即，连接器600可排列在位于第一导电层CL1与第二导电层CL2之间的分离区域SA中所排列的孔H内部，并且可通过位于分离区域SA中的孔H接触衬底100。
如上所述，当第一导电层CL1和第二导电层CL2分别排列在第一坝部400和第二坝部500下方时，第一坝部400的上表面400U和第二坝部500的上表面500U可以第一导电层CL1和第二导电层CL2的厚度进一步远离衬底100。通过此，可进一步改善通过第一坝部400和第二坝部500进行的有机材料(构成有机封装层的有机材料)的溢出防止功能。此外，连接器600的上表面600U与第一坝部400的上表面400U和第二坝部500的上表面500U之间的台阶差可进一步增大。相应地，可进一步改善第一坝部400和第二坝部500的局限有机材料的效果。
图5是显示装置的一部分的平面图。图5在平面图中示出了与显示装置1的外围区域PA对应的一部分的图，并且主要示出了导电层、坝部和连接器的排列。
参照图5，在衬底100的外围区域PA中，可排列有多个导电层CL，并且多个导电层CL可在一个方向(例如，y方向)上延伸，并且在垂直于延伸方向的方向(例如，x方向)上彼此间隔开。
在实施方式中，多个坝部，即，第一坝部400和第二坝部500可分别与多个导电层CL中的部分重叠。这里，“在平面图中”可指当在与衬底100的一个表面垂直的方向上观察显示装置1时的显示装置1的图。在实施方式中，在平面图中第一坝部400可与第一导电层CL1重叠，并且在平面图中第二坝部500可与第二导电层CL2重叠。
在实施方式中，在平面图中第一坝部400可与第二坝部500间隔开，并且连接器600可排列在第一坝部400与第二坝部500之间。尽管图5示出了一个连接器600，但是本发明不限于此。位于第一坝部400与第二坝部500之间的连接器600可提供为多个。多个连接器600可在第一坝部400和第二坝部500的延伸方向上以预设间隔彼此间隔开。
在实施方式中，在平面图中，孔H可限定在第一坝部400与第二坝部500之间，并且连接器600可与孔H重叠。在实施方式中，连接器600的宽度(例如，在y方向上的宽度)可小于孔H在一个方向(例如，y方向)上的长度。孔H和连接器600可与位于第一导电层CL1和第二导电层CL2之间的分离区域SA重叠。
在实施方式中，分离区域SA的宽度w在第一导电层CL1和第二导电层CL2的延伸方向上可为恒定的。在另一实施方式中，如图5中所示，在与孔H和连接器600对应的区中，分离区域SA的宽度w可具有相对大的第一宽度w1。也即，在与孔H和连接器600对应的区中的第一导电层CL1与第二导电层CL2之间的分离距离可大于在另一区中的第一导电层CL1与第二导电层CL2之间的分离距离。
图6是显示装置1的另一实施方式的剖视图。省略与以上参照图4A和图4B描述的内容相同的内容的描述，并且下面主要对差异进行描述。
参照图6，显示装置1还可包括第二平坦化层117。第二平坦化层117可排列在第一平坦化层116与像素电极210之间。第二平坦化层117可包括与第一平坦化层116的材料相同的材料，并且包括包含有诸如PMMA或PS的通用聚合物、具有酚类基团的聚合物衍生物、丙烯酸基聚合物、酰亚胺基聚合物、芳醚基聚合物、酰胺基聚合物、氟基聚合物、对二甲苯基聚合物、乙烯醇基聚合物或它们的组合的有机绝缘材料。
像素电极210可通过限定在第二平坦化层117和第一平坦化层116中的接触孔以及排列在第一平坦化层116上的接触金属CM电连接到薄膜晶体管TFT。
在实施方式中，第一坝部400的第一层410和第二坝部500的第一层510可各自包括多个子层。在实施方式中，第一坝部400的第一层410可包括第一子层411和第二子层412，并且第二子层412可布置在第一子层411上。此外，第二坝部500的第一层510可包括第一子层511和第二子层512，并且第二子层512可布置在第一子层511上。尽管描述了第一坝部400的第一层410和第二坝部500的第一层510包括两个子层，但是本发明不限于此。在另一实施方式中，第一坝部400的第一层410和第二坝部500的第一层510可包括三个或更多个子层。
在实施方式中，第一坝部400的第一层410的第一子层411和第二坝部500的第一层510的第一子层511可各自包括与第一平坦化层116的材料相同的材料，并且排列在与第一平坦化层116相同的层中。此外，第一坝部400的第一层410的第二子层412和第二坝部500的第一层510的第二子层512可各自包括与第二平坦化层117的材料相同的材料，并且排列在与第二平坦化层117相同的层中。
在实施方式中，位于第一坝部400与第二坝部500之间的连接器600可将第一坝部400的第二层420连接到第二坝部500的第二层520。连接器600可包括与第一坝部400的第二层420和第二坝部500的第二层520中的每个的材料相同的材料，并且与第一坝部400的第二层420和第二坝部500的第二层520形成或提供为一体。连接器600可接触第一坝部400的第一层410的侧表面410S和第二坝部500的第一层510的侧表面510S。如图6中所示，第一坝部400的第一层410的侧表面410S可包括第一坝部400的第一子层411的侧表面和第一坝部400的第二子层412的侧表面。此外，第二坝部500的第一层510的侧表面510S可包括第二坝部500的第一子层511的侧表面和第二坝部500的第二子层512的侧表面。
如图6中所示，由于第一坝部400的第一层410和第二坝部500的第一层510具有多层结构，所以连接器600的上表面600U与第一坝部400的上表面400U和第二坝部500的上表面500U之间的台阶差可进一步增大。也即，连接器600的上表面600U与第一坝部400的上表面400U和第二坝部500的上表面500U之间的高度差可进一步增大。通过此，在形成或提供有机封装层320时，可进一步减小有机材料在第一坝部400和第二坝部500上溢出的可能性。
图7是显示装置的另一实施方式的剖视图。省略与以上参照图4A、图4B和图6描述的内容相同的内容的描述，并且下面主要对差异进行描述。
参照图7，显示装置1还可包括第五导电层CL5、第六导电层CL6、第七导电层CL7和第八导电层CL8以及第九导电层CL9、第十导电层CL10、第十一导电层CL11和第十二导电层CL12。第五导电层CL5、第六导电层CL6、第七导电层CL7和第八导电层CL8可排列在第二栅极绝缘层113与中间绝缘层114之间，并且第九导电层CL9、第十导电层CL10、第十一导电层CL11和第十二导电层CL12可排列在中间绝缘层114与钝化层115之间。在实施方式中，第五导电层CL5、第六导电层CL6、第七导电层CL7和第八导电层CL8可包括与像素电路PC的存储电容器Cap的顶部电极CE2的材料相同的材料，并且排列在与顶部电极CE2相同的层中。第九导电层CL9、第十导电层CL10、第十一导电层CL11和第十二导电层CL12可包括与薄膜晶体管TFT的源电极SE或漏电极DE的材料相同的材料，并且排列在与源电极SE或漏电极DE相同的层中。
在实施方式中，将第一坝部400连接到第二坝部500的连接器600可与位于第一导电层CL1和第二导电层CL2之间的分离区域、位于第五导电层CL5和第六导电层CL6之间的分离区域以及位于第九导电层CL9和第十导电层CL10之间的分离区域重叠。
如图7中所示，三个导电层，即，第一导电层CL1、第五导电层CL5和第九导电层CL9可排列在第一坝部400与衬底100之间。类似地，三个导电层，即，第二导电层CL2、第六导电层CL6和第十导电层CL10也可排列在第二坝部500与衬底100之间。然而，本发明不限于此，并且在第一坝部400和第二坝部500与衬底100之间可排列有两个导电层或四个或更多个导电层。
当如上所述排列在第一坝部400和第二坝部500与衬底100之间的导电层的数量增大时，第一坝部400的上表面400U和第二坝部500的上表面500U可进一步远离衬底100。也即，连接器600的上表面600U与第一坝部400的上表面400U和第二坝部500的上表面500U之间的高度差可进一步增大。通过此，在形成或提供有机封装层320时，可进一步减小有机材料在第一坝部400和第二坝部500上溢出的可能性。
在实施方式中，由于将多个坝部之中的彼此相邻的第一坝部400与第二坝部500连接的连接器600排列在外围区域PA中，因此即使当第一坝部400和第二坝部500中的每个的宽度减小时，也可稳定地形成或提供第一坝部400和第二坝部500。通过此，可减小显示装置1的外围区域PA(即，死区)的面积，并且可增大显示区域DA的面积。
到目前为止，尽管主要对显示装置进行了描述，但是本发明并不限于此。在实施方式中，制造显示装置的方法也落入本发明的范围。
在实施方式中，具有减小的外围区域和增大的显示区域的显示装置可通过减小排列在外围区域中的坝部的宽度来实现。然而，本发明的范围不受该效果的限制。
应理解的是，本文中描述的实施方式应仅在描述性意义上考虑，而不用于限制的目的。每个实施方式内的特征或方面的描述通常应被视为可用于其它实施方式中的其它相似特征或方面。虽然已参照附图对实施方式进行了描述，但是本领域普通技术人员将理解，在不背离本发明的精神和范围的情况下可在其中作出形式和细节上的各种改变。

Claims (21)

1.一种显示装置，包括显示区域和在所述显示区域外部的外围区域，所述显示装置包括：
衬底；
封装层，所述封装层排列在所述衬底上方并且包括至少一个无机封装层和至少一个有机封装层，所述至少一个无机封装层覆盖所述显示区域；
第一坝部，所述第一坝部排列在所述衬底上方，排列在所述外围区域中，并且包括面对所述衬底的第一表面和与所述第一坝部的所述第一表面相对的第二表面；
第二坝部，所述第二坝部排列在所述衬底上方，在向外方向上与所述第一坝部间隔开，并且包括面对所述衬底的第一表面和与所述第二坝部的所述第一表面相对的第二表面；以及
连接器，所述连接器在平面图中排列在所述第一坝部与所述第二坝部之间，将所述第一坝部连接到所述第二坝部，并且包括面对所述衬底的第一表面和与所述连接器的所述第一表面相对的第二表面，
其中，所述第一坝部和所述第二坝部中的每个的所述第二表面距离所述衬底的表面比所述连接器的所述第二表面距离所述衬底的所述表面更远。
2.根据权利要求1所述的显示装置，还包括至少一个绝缘层，所述至少一个绝缘层排列在所述衬底与所述第一坝部之间以及所述衬底与所述第二坝部之间。
3.根据权利要求2所述的显示装置，其中，所述至少一个绝缘层包括无机绝缘材料。
4.根据权利要求2所述的显示装置，其中，在所述平面图中排列在所述第一坝部与所述第二坝部之间的孔限定在所述至少一个绝缘层中。
5.根据权利要求4所述的显示装置，其中，所述连接器的至少一部分排列在所述孔内部。
6.根据权利要求4所述的显示装置，其中，所述连接器通过所述孔接触所述衬底。
7.根据权利要求2所述的显示装置，还包括第一导电层和第二导电层，所述第一导电层和所述第二导电层分别排列在所述衬底与所述第一坝部之间和所述衬底与所述第二坝部之间，并且分别与所述第一坝部和所述第二坝部重叠。
8.根据权利要求7所述的显示装置，其中，所述第一导电层在所述平面图中与所述第二导电层间隔开。
9.根据权利要求8所述的显示装置，其中，所述连接器与位于所述第一导电层与所述第二导电层之间的分离区域重叠。
10.根据权利要求7所述的显示装置，还包括薄膜晶体管，所述薄膜晶体管包括位于所述显示区域中的半导体层、与所述半导体层重叠的栅电极以及连接到所述半导体层的一部分的源电极和漏电极，
其中，所述第一导电层和所述第二导电层包括与所述栅电极的材料相同的材料或者与所述源电极和所述漏电极的材料相同的材料。
11.根据权利要求1所述的显示装置，其中，所述第一坝部和所述第二坝部中的每个包括：
第一层，所述第一层包括有机绝缘材料；以及
第二层，所述第二层位于所述第一层上。
12.根据权利要求11所述的显示装置，还包括：
平坦化层，所述平坦化层排列在所述衬底上方；
像素电极，所述像素电极排列在所述平坦化层上并且排列在所述显示区域中；
像素限定层，所述像素限定层排列在所述像素电极上并且限定与所述像素电极重叠的开口；
相对电极，所述相对电极排列在所述像素限定层上并且与所述像素电极重叠；以及
中间层，所述中间层位于所述像素电极与所述相对电极之间。
13.根据权利要求12所述的显示装置，其中，所述第一坝部和所述第二坝部中的每个的所述第一层包括与所述平坦化层的材料相同的材料。
14.根据权利要求12所述的显示装置，其中，所述第一坝部和所述第二坝部中的每个的所述第二层包括与所述像素限定层的材料相同的材料。
15.根据权利要求11所述的显示装置，其中，所述连接器包括与所述第一坝部和所述第二坝部中的每个的所述第二层的材料相同的材料。
16.根据权利要求11所述的显示装置，其中，所述连接器、所述第一坝部的所述第二层和所述第二坝部的所述第二层被提供为一体。
17.根据权利要求11所述的显示装置，其中，所述连接器接触所述第一坝部的所述第一层的侧表面和所述第二坝部的所述第一层的侧表面。
18.根据权利要求1所述的显示装置，其中，所述第一坝部和所述第二坝部中的每个在所述平面图中具有围绕所述显示区域的封闭环形形状。
19.一种显示装置，包括显示区域和在所述显示区域外部的外围区域，所述显示装置包括：
衬底；
至少一个无机绝缘层，所述至少一个无机绝缘层排列在所述衬底上；
有机绝缘层，所述有机绝缘层位于所述至少一个无机绝缘层上；
像素电极，所述像素电极排列在所述有机绝缘层上并且排列在所述显示区域中；
像素限定层，所述像素限定层覆盖所述像素电极的边缘；
中间层，所述中间层排列在所述像素电极上并且与所述像素电极重叠；
相对电极，所述相对电极位于所述中间层上；
封装层，所述封装层覆盖所述相对电极并且包括至少一个有机封装层；
多个坝部，所述多个坝部排列在所述至少一个无机绝缘层上并且排列在所述外围区域中；以及
连接器，所述连接器排列在所述多个坝部之中的彼此相邻的两个坝部之间并且连接彼此相邻的所述两个坝部，
其中，所述连接器通过在所述至少一个无机绝缘层中限定的孔而接触所述衬底的表面。
20.根据权利要求19所述的显示装置，其中，所述多个坝部中的每个包括第一层和第二层，所述第一层包括与所述有机绝缘层的材料相同的材料，并且所述第二层排列在所述第一层上并且包括与所述像素限定层的材料相同的材料，以及
所述连接器与所述多个坝部中的每个的所述第二层被提供为一体。
21.根据权利要求19所述的显示装置，还包括多个导电层，所述多个导电层排列在所述衬底与所述多个坝部之间并且在平面图中与所述多个坝部重叠，
其中，所述孔排列在所述多个导电层之中的彼此相邻的两个导电层之间。
CN202210120474.4A 2021-02-16 2022-02-09 显示装置 Pending CN114975524A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210020684A KR20220117413A (ko) 2021-02-16 2021-02-16 표시 장치
KR10-2021-0020684 2021-02-16

Publications (1)

Publication Number Publication Date
CN114975524A true CN114975524A (zh) 2022-08-30

Family

ID=82801660

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210120474.4A Pending CN114975524A (zh) 2021-02-16 2022-02-09 显示装置

Country Status (3)

Country Link
US (1) US20220263046A1 (zh)
KR (1) KR20220117413A (zh)
CN (1) CN114975524A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220125904A (ko) * 2021-03-05 2022-09-15 삼성디스플레이 주식회사 디스플레이 장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102354977B1 (ko) * 2017-07-03 2022-01-25 삼성디스플레이 주식회사 디스플레이 장치
KR20210055954A (ko) * 2019-11-08 2021-05-18 엘지디스플레이 주식회사 기판 홀을 가지는 표시 장치

Also Published As

Publication number Publication date
KR20220117413A (ko) 2022-08-24
US20220263046A1 (en) 2022-08-18

Similar Documents

Publication Publication Date Title
US11569335B2 (en) Display device
US11925055B2 (en) Organic light-emitting diode display
US11600797B2 (en) Organic light-emitting display apparatus having peripheral dam containing metal-containing layer
US11812644B2 (en) Display apparatus including conductive pattern in substrate and method of manufacturing the same
CN109390354B (zh) 显示设备
US11730026B2 (en) Display apparatus
KR20200145952A (ko) 표시 장치
EP4036982A2 (en) Display apparatus
US20210376019A1 (en) Organic light-emitting display apparatus
EP3869565A1 (en) Display device
CN114975524A (zh) 显示装置
CN217655881U (zh) 显示装置
US20220158128A1 (en) Display apparatus
US20240196659A1 (en) Display apparatus and method of manufacturing the same
US20240099082A1 (en) Display apparatus
US20240147778A1 (en) Display apparatus and method of manufacturing the same
KR20240079322A (ko) 디스플레이 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination