CN117956841A - 显示设备及其制造方法 - Google Patents

显示设备及其制造方法 Download PDF

Info

Publication number
CN117956841A
CN117956841A CN202311416375.1A CN202311416375A CN117956841A CN 117956841 A CN117956841 A CN 117956841A CN 202311416375 A CN202311416375 A CN 202311416375A CN 117956841 A CN117956841 A CN 117956841A
Authority
CN
China
Prior art keywords
layer
electrode
sub
metal
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311416375.1A
Other languages
English (en)
Inventor
郑仁永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN117956841A publication Critical patent/CN117956841A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/822—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请涉及显示设备及其制造方法。显示设备包括：第一子像素电极；公共电压电极，与第一子像素电极相邻；金属堤层，具有第一开口和第一接触孔并且包括第一金属层和第二金属层，其中，第一开口与第一子像素电极重叠，并且第一接触孔与公共电压电极重叠；绝缘层，在第一子像素电极的外部分和金属堤层之间；第一中间层，在第一开口处与第一子像素电极重叠；第一相对电极，在第一开口处在第一中间层上，并且电连接到金属堤层；以及连接电极，通过金属堤层的第一接触孔与公共电压电极电连接，其中，连接电极将金属堤层电连接到公共电压电极。

Description

显示设备及其制造方法
相关申请的交叉引用
本申请要求于2022年10月31日在韩国知识产权局提交的第10-2022-0142464号韩国专利申请的优先权和权益，该韩国专利申请的全部公开内容通过引用并入本文中。
技术领域
一个或多个实施方式的方面涉及显示设备和制造该显示设备的方法。
背景技术
显示设备可视地显示数据。显示设备可以包括被划分成显示区域和外围区域(或非显示区域)的衬底。扫描线与显示区域中的数据线绝缘，并且多个像素可以布置在显示区域中。可以在显示区域中设置薄膜晶体管和电连接到薄膜晶体管的子像素电极，其中薄膜晶体管和子像素电极中的每个对应于像素中的每个。
此外，可以在显示区域中提供相对电极，其中相对电极被公共地设置到多个像素。可以在外围区域中设置配置成将电信号传递给显示区域的各种布线、扫描驱动器、数据驱动器、控制器、焊盘部分等。
显示设备的使用和应用随着时间的推移而变化。因此，已经进行了各种尝试来改善显示设备的质量。
在本背景技术部分中公开的以上信息仅用于增强对背景技术的理解，并且因此在本背景技术部分中讨论的信息不一定构成现有技术。
发明内容
一个或多个实施方式的方面包括配置成显示相对高质量图像的显示设备。然而，这些特征仅是根据一些实施方式的示例，并且根据本公开的实施方式不限于此。
另外的方面将部分地在随后的描述中阐述，并且部分地将从描述中显而易见，或者可以通过本公开的所呈现的实施方式的实践而习得。
根据一个或多个实施方式，显示设备包括：第一子像素电极；公共电压电极，布置成与第一子像素电极相邻；金属堤层，具有第一开口和第一接触孔并且包括第一金属层和在第一金属层上的第二金属层，其中，第一开口与第一子像素电极重叠，并且第一接触孔与公共电压电极重叠；绝缘层，布置在第一子像素电极的外部分和金属堤层之间；第一中间层，在金属堤层的第一开口处与第一子像素电极重叠；第一相对电极，在金属堤层的第一开口处在第一中间层上，并且电连接到金属堤层；以及连接电极，通过金属堤层的第一接触孔与公共电压电极电连接，其中，连接电极将金属堤层电连接到公共电压电极。
根据一些实施方式，第一相对电极可以直接接触第一金属层的面对金属堤层的第一开口的侧表面。
根据一些实施方式，连接电极可以直接接触金属堤层的面对金属堤层的第一接触孔的侧表面。
根据一些实施方式，显示设备还可以包括在第一相对电极上的第一无机封装层，其中，连接电极可以在第一无机封装层上延伸。
根据一些实施方式，显示设备还可以包括：第一有机封装层，在连接电极上；以及第二无机封装层，在第一有机封装层上。
根据一些实施方式，第二金属层的面对金属堤层的第一开口的部分可以包括尖端，尖端从第二金属层的底表面接触第一金属层的侧表面的点延伸到第一开口。
根据一些实施方式，连接电极可以包括与第一相对电极的材料相同的材料。
根据一些实施方式，显示设备还可以包括布置在第一子像素电极的外部分和绝缘层之间的保护层。
根据一些实施方式，保护层可以包括透明导电氧化物(TCO)。
根据一些实施方式，显示设备还可以包括第一虚设中间层，第一虚设中间层包括与第一中间层的材料相同的材料，并且在第二金属层上。
根据一些实施方式，显示设备还可以包括第一虚设相对电极，第一虚设相对电极包括与第一相对电极的材料相同的材料，并且在第一虚设中间层上。
根据一些实施方式，显示设备还可以包括：第二子像素电极；第二中间层，在金属堤层的第二开口处与第二子像素电极重叠；以及第二相对电极，在金属堤层的第二开口处在第二中间层上，其中，公共电压电极可以布置在第一子像素电极和第二子像素电极之间。
根据一些实施方式，显示设备还可以包括：第二虚设中间层，包括与第二中间层的材料相同的材料，并且在第二金属层上；以及第二虚设相对电极，包括与第二相对电极的材料相同的材料，并且在第二虚设中间层上，其中，连接电极可以布置在第二虚设中间层和第二金属层之间。
根据一个或多个实施方式，制造显示设备的方法，其特征在于，方法包括：形成包括第一子像素电极、第二子像素电极和第三子像素电极的子像素电极；形成与第一子像素电极、第二子像素电极和第三子像素电极中的至少一个相邻的公共电压电极；在第一子像素电极、第二子像素电极、第三子像素电极和公共电压电极上形成绝缘层；在绝缘层上形成金属堤层，金属堤层包括第一金属层和在第一金属层上的第二金属层；形成金属堤层的与第一子像素电极重叠的第一开口；形成绝缘层的与第一子像素电极重叠的开口；在金属堤层的第一开口和绝缘层的开口处形成与第一子像素电极重叠的第一中间层；在金属堤层的第一开口和绝缘层的开口处在第一中间层上形成第一相对电极；在绝缘层和金属堤层中形成与公共电压电极重叠的第一接触孔；以及形成连接电极，连接电极通过第一接触孔电连接至公共电压电极并将金属堤层电连接至公共电压电极。
根据一些实施方式，形成第一相对电极可以包括：沉积第一相对电极，使得第一相对电极直接接触第一金属层的面对金属堤层的第一开口的侧表面，以及形成连接电极可以包括：沉积连接电极，使得连接电极直接接触第一金属层的面对金属堤层的第一接触孔的侧表面。
根据一些实施方式，形成第一接触孔可以包括：形成分别与第一子像素电极、第二子像素电极和第三子像素电极重叠的光刻胶。
根据一些实施方式，形成光刻胶可以包括：使用全色调掩模形成与第一子像素电极重叠的第一光刻胶；使用半色调掩模形成与第二子像素电极重叠的第二光刻胶；以及使用半色调掩模形成与第三子像素电极重叠的第三光刻胶。
根据一些实施方式，形成第一接触孔还可以包括：去除绝缘层、金属堤层、第一中间层和第一相对电极中的每个的与公共电压电极重叠的部分；以及去除第一中间层和第一相对电极的与第二光刻胶和第三光刻胶重叠的部分。
根据一些实施方式，该方法还可以包括在第一相对电极上形成第一无机封装层，其中，连接电极可以形成在第一无机封装层上。
根据一些实施方式，形成金属堤层的第一开口可以包括：蚀刻第一金属层，使得第二金属层的面对金属堤层的第一开口的部分包括从第二金属层的底表面接触第一金属层的侧表面的点延伸到第一开口的尖端。
附图说明
本公开的特定实施方式的以上和其它方面、特征和特性将从以下结合附图的描述中变得更加显而易见，在附图中：
图1是根据一些实施方式的显示设备的示意性立体图；
图2是根据一些实施方式的显示设备的显示面板的示意性平面图；
图3和图4是根据一些实施方式的与显示设备的子像素中的一个对应的发光二极管和连接到相关发光二极管的子像素电路的示意性等效电路图；
图5A至图5J是示出根据一些实施方式的制造显示设备的子像素的工艺的剖视图；
图5K是根据一些实施方式的发光二极管的叠层结构的剖视图；
图6是根据一些实施方式的显示设备的示意性剖视图；以及
图7A至图7O是示出根据一些实施方式的制造显示设备的工艺的剖视图。
具体实施方式
现在将更详细地参考在附图中示出的一些实施方式的方面，其中相同的附图标记通篇表示相同的元件。在这一方面，所呈现的实施方式可以具有不同的形式，并且不应被解释为限于本文中阐述的描述。因此，下面仅通过参考附图来描述实施方式，以解释本说明书的方面。如本文中所使用的，术语“和/或”包括相关所列项目中的一个或多个的任何和所有组合。在整个公开内容中，表述“a、b和c中的至少一个”表示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b和c中的全部、或其变形。
由于本公开允许各种变化和多个实施方式，所以将在附图中示出特定实施方式并以书面描述对其进行描述。本公开的效果和特征以及用于实现它们的方法将参考下面参考附图详细描述的实施方式来阐明。然而，本公开不限于以下实施方式，并且可以以各种形式来实现。
在下文中，将参考附图描述实施方式，其中相同的附图标记通篇表示相同的元件，并且省略对其的重复描述。
虽然可以使用诸如“第一”和“第二”的术语来描述各种部件，但这些部件必定并非受限于以上术语。以上术语用于将一个部件与另一部件区分开。
本文中所使用的单数形式“一个”、“一种”和“该”旨在也包括复数形式，除非上下文另外清楚地指示。
将理解的是，如本文中所使用的术语“包含”、“包含有”、“包括”和/或“包括有”表示所陈述的特征或部件的存在，但不排除一个或多个其它特征或部件的添加。
还将理解的是，当层、区域或部件被称为在另一层、区域或部件“上”时，其可以直接或间接地在另一层、区域或部件上。也就是说，例如，可以存在中间的层、区域或部件。
为了便于解释，可以放大或缩小附图中的元件的尺寸。作为示例，为了便于描述，任意地表示附图中所示的每个元件的尺寸和厚度，并且因此，本公开不一定限于此。
在可以以不同方式实现特定实施方式的情况下，可以以与所描述的顺序不同的顺序来执行特定处理顺序。作为示例，连续描述的两个工艺可以基本上同步地(或同时)执行或者可以以相反的顺序执行。
在本说明书中，“A和/或B”意指A或B、或者A和B。在本说明书中，“A和B中的至少一个”意指A或B、或者A和B。
将理解的是，当层、区域或元件被称为“连接”到另一层、区域或元件时，其可以“直接连接”到另一层、区域或元件，或者可以“间接连接”到另一层、区域或元件，且另外的层、区域或元件插置在它们之间。例如，将理解的是，当层、区域或元件被称为“电连接”到另一层、区域或元件时，其可以“直接电连接”到另一层、区域或元件，或者可以“间接电连接”到另一层、区域或元件，且另外的层、区域或元件插置在它们之间。
x轴、y轴和z轴不限于直角坐标系的三个轴，并且可以以更宽泛的含义解释。例如，x轴、y轴和z轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。
图1是根据一些实施方式的显示设备1的示意性立体图。
参考图1，显示设备1可以包括显示区域DA和在显示区域DA之外(例如，在显示区域DA的外围或在显示区域DA所占区域之外)的非显示区域NDA。显示区域DA可以配置成通过布置在显示区域DA中的子像素P来显示图像。非显示区域NDA布置在显示区域DA之外，并且不显示图像。非显示区域NDA可以完全围绕显示区域DA。配置成向显示区域DA提供电信号或电力的驱动器等可以被布置在非显示区域NDA中。可以在非显示区域NDA中布置焊盘，其中焊盘是电子元件或印刷电路板可与之电连接的区域。
根据一些实施方式，尽管在图1中示出显示区域DA是其在x方向上的长度小于其在y方向上的长度的多边形(例如，四边形)，但是根据本公开的实施方式不限于此。根据一些实施方式，显示区域DA可以具有各种形状，诸如N边形(其中，N是3或更大的自然数)、圆形或椭圆形。尽管在图1中示出了显示区域DA具有显示区域DA的拐角包括直线与直线相交的顶点的形状，但是显示区域DA可以呈具有圆润拐角的多边形形状。
在下文中，为了便于描述，尽管描述了显示设备1是智能电话的情况，但是根据本公开的显示设备1不限于此。显示设备1可应用于各种产品并且可以在所述各种产品内使用，所述各种产品包括例如电视、笔记本计算机、监视器、广告牌、物联网(IoT)装置、以及包括移动电话、智能电话、平板个人计算机、移动通信终端、电子记事簿、电子书、便携式多媒体播放器(PMP)、导航和超移动个人计算机(UMPC)的便携式电子设备。
此外，根据一些实施方式的显示设备1可应用于可穿戴装置，并且可以在可穿戴装置内使用，所述可穿戴装置包括智能手表、手表电话、眼镜类型的显示器和头戴式显示器(HMD)。此外，根据一些实施方式，显示设备1可应用于用于汽车的仪表面板、用于汽车的中央仪表板或布置在仪表盘上的中央信息显示器(CID)中的显示屏、代替汽车侧镜的室内镜显示器、以及为汽车中的后座乘客布置在前座的背面上的娱乐系统的显示器。
图2是根据一些实施方式的显示设备1的显示面板10的示意性平面图。图2可以理解为显示面板10的衬底100。
参考图2，显示面板10可以包括显示区域DA和显示区域DA之外的非显示区域NDA。显示区域DA是配置成显示图像的部分，并且多个子像素P可以布置在显示区域DA中。尽管在图2中示出显示区域DA呈具有圆化边缘的近似矩形形状，但是根据本公开的实施方式不限于此。如上所述，显示区域DA可以具有各种形状，诸如N边形(其中，N是3或更大的自然数)、圆形或椭圆形。
子像素P中的每个可以包括诸如有机发光二极管(OLED)的显示元件。每个子像素P可以发射光，例如红光、绿光、蓝光或白光。
非显示区域NDA可以布置在显示区域DA之外。外部电路可以布置在非显示区域NDA中，其中外部电路驱动子像素P。第一扫描驱动电路11、第二扫描驱动电路12、发射控制驱动电路13、端子14、驱动电源线15和公共电源线16可以布置在非显示区域NDA中。
第一扫描驱动电路11可以配置成通过扫描线SL向子像素P提供扫描信号。第二扫描驱动电路12可以与第一扫描驱动电路11平行布置，且显示区域DA在第一扫描驱动电路11和第二扫描驱动电路12之间。布置在显示区域DA中的子像素P中的一些可以电连接到第一扫描驱动电路11，并且其它的子像素P可以连接到第二扫描驱动电路12。根据一些实施方式，可以省略第二扫描驱动电路12，并且布置在显示区域DA中的子像素P全部可以电连接到第一扫描驱动电路11。
发射控制驱动电路13可以布置在显示区域DA的设置有第一扫描驱动电路11的一侧上，并且配置成通过发射控制线EL向子像素P提供发射控制信号。尽管在图1中示出发射控制驱动电路13仅布置在显示区域DA的一侧上，但是多个发射控制驱动电路13可以像第一扫描驱动电路11和第二扫描驱动电路12那样，分别布置在显示区域DA的两个相对侧上。
驱动芯片20可以布置在非显示区域NDA中。驱动芯片20可以包括配置成驱动显示面板10的集成电路。尽管集成电路可以是配置成生成数据信号的数据驱动集成电路，但是根据本公开的实施方式不限于此。
端子14可以布置在非显示区域NDA中。端子14可以通过不被绝缘层覆盖而暴露，并且可以电连接到印刷电路板30。印刷电路板30的端子34可以电连接到显示面板10的端子14。
印刷电路板30配置成将控制器的信号或电力从电源传递到显示面板10。由控制器生成的多个控制信号可以分别通过印刷电路板30传递到多个驱动电路。此外，控制器可以配置成将驱动电压ELVDD(参见图3)传递到驱动电源线15，并将公共电压ELVSS(参见图3)传递到公共电源线16。
驱动电压ELVDD可以通过连接到驱动电源线15的驱动电压线PL传递到每个子像素P，并且公共电压ELVSS可以通过连接到公共电源线16的公共电压电极VSL(参见图6)传递到子像素P的相对电极。驱动电源线15可以具有在平面图中在显示区域DA下方在一个方向(例如，x方向)上延伸的形状。公共电源线16可以呈具有一个开口侧的环形形状，并且具有部分地围绕显示区域DA的形状。例如，公共电源线16可以在非显示区域NDA内从端子14的一侧或一边缘延伸并环绕显示区域DA，并且返回到端子14的另一侧或另一边缘。
控制器配置成生成数据信号，并且所生成的数据信号通过驱动芯片20被传递到输入线IL，并且通过连接到输入线IL的数据线DL被传递到子像素P。作为参考，“线”可以意指“布线”。这也可应用于下面的实施方式及其修改。
图3和图4是根据一些实施方式的与显示设备1的子像素P中的一个对应的发光二极管ED和连接到相关发光二极管ED的子像素电路PC的示意性等效电路图。
参考图3，发光二极管ED可以电连接到子像素电路PC，并且子像素电路PC可以包括第一晶体管T1、第二晶体管T2和存储电容器Cst。然而，子像素电路PC不限于图3中所示的部件，并且在一些实施方式中，在不背离根据本公开的实施方式的精神和范围的情况下，子像素电路PC可以包括另外的部件。
第二晶体管T2配置成根据通过扫描线GW输入的扫描信号Sgw将数据信号Dm传递到第一晶体管T1，其中数据信号Dm通过数据线DL输入。
存储电容器Cst可以连接到第二晶体管T2和驱动电压线PL，并且可以配置成存储与从第二晶体管T2传递的电压和提供给驱动电压线PL的驱动电压ELVDD之间的差对应的电压。
第一晶体管T1可以连接到驱动电压线PL和存储电容器Cst，并且配置成根据存储在存储电容器Cst中的电压来控制驱动电流Id，驱动电流Id从驱动电压线PL流到发光二极管ED。发光二极管ED的相对电极(例如，阴极)可以配置成接收公共电压ELVSS。发光二极管ED可以发射具有与驱动电流Id对应的亮度或发光度(例如，预设的亮度)的光。
尽管参考图3描述了子像素电路PC包括两个晶体管和一个存储电容器，但是根据本公开的实施方式不限于此。
参考图4，子像素电路PC可以包括七个晶体管和两个电容器。然而，根据本公开的实施方式不限于此。例如，在不背离根据本公开的实施方式的精神和范围的情况下，子像素电路PC可以包括另外的部件或更少的部件。
子像素电路PC可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7、存储电容器Cst和升压电容器Cbt。根据一些实施方式，子像素电路PC可以不包括升压电容器Cbt。
晶体管T1、T2、T3、T4、T5、T6和T7中的一些可以是n沟道金属氧化物半导体(NMOS)场效应晶体管(n沟道MOSFET)，并且其余的可以是p沟道金属氧化物半导体(PMOS)场效应晶体管(p沟道MOSFET)。根据一些实施方式，第三晶体管T3、第四晶体管T4和第七晶体管T7可以是n沟道MOSFET，并且其余的可以是p沟道MOSFET。
第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7、存储电容器Cst和升压电容器Cbt可以连接到信号线。信号线可以包括发射控制线EM、补偿栅极线GC、第一初始化栅极线GI1、第二初始化栅极线GI2和数据线DL。子像素电路PC可以电连接到电压线，例如驱动电压线PL、第一初始化电压线VL1和第二初始化电压线VL2。
第一晶体管T1可以是驱动晶体管。第一晶体管T1的第一栅电极可以连接到存储电容器Cst，第一晶体管T1的第一电极可以通过第五晶体管T5电连接到驱动电压线PL，并且第一晶体管T1的第二电极可以通过第六晶体管T6电连接到发光二极管ED的像素电极(例如，阳极)。第一晶体管T1的第一电极和第二电极中的一个可以是源电极，并且另一个可以是漏电极。第一晶体管T1可以配置成根据第二晶体管T2的开关操作向发光二极管ED提供驱动电流Id。
第二晶体管T2可以是开关晶体管。第二晶体管T2的第二栅电极连接到扫描线GW，第二晶体管T2的第一电极连接到数据线DL，第二晶体管T2的第二电极连接到第一晶体管T1的第一电极，并通过第五晶体管T5电连接到驱动电压线PL。第二晶体管T2的第一电极和第二电极中的一个可以是源电极，并且另一个可以是漏电极。第二晶体管T2可以根据通过扫描线GW传递的扫描信号Sgw导通。第二晶体管T2可以执行将数据信号Dm传递到第一晶体管T1的第一电极的切换操作，其中数据信号Dm通过数据线DL传递。
第三晶体管T3可以是配置成补偿第一晶体管T1的阈值电压的补偿晶体管。第三晶体管T3的第三栅电极连接到补偿栅极线GC。第三晶体管T3的第一电极连接到存储电容器Cst的下电极CE1。第三晶体管T3的第一电极进一步通过节点连接线166连接到第一晶体管T1的第一栅电极。第三晶体管T3的第一电极可以连接到第四晶体管T4。第三晶体管T3的第二电极连接到第一晶体管T1的第二电极并且通过第六晶体管T6电连接到发光二极管ED的像素电极(例如，阳极)。第三晶体管T3的第一电极和第二电极中的一个可以是源电极，并且另一个可以是漏电极。
第三晶体管T3根据通过补偿栅极线GC传递的补偿信号Sgc导通，并且通过经由节点连接线166将第一晶体管T1的第一栅电极电连接到第一晶体管T1的第二电极(例如，漏电极)来二极管式地连接第一晶体管T1。
第四晶体管T4可以是配置成初始化第一晶体管T1的第一栅电极的第一初始化晶体管。第四晶体管T4的第四栅电极连接到第一初始化栅极线GI1。第四晶体管T4的第一电极连接到配置成接收第一初始化电压Vint的第一初始化电压线VL1。第四晶体管T4的第二电极可以连接到存储电容器Cst的下电极CE1、第三晶体管T3的第一电极和第一晶体管T1的第一栅电极。第四晶体管T4的第一电极和第二电极中的一个可以是源电极，并且另一个可以是漏电极。第四晶体管T4可以根据通过第一初始化栅极线GI1传递的第一初始化信号Sgi1导通，并且可以通过将第一初始化电压Vint传递到第一晶体管T1的第一栅电极来执行初始化第一晶体管T1的第一栅电极的电压的初始化操作。
第五晶体管T5可以被操作为操作控制晶体管。第五晶体管T5的第五栅电极连接到发射控制线EM，第五晶体管T5的第一电极连接到驱动电压线PL，第五晶体管T5的第二电极连接到第一晶体管T1的第一电极和第二晶体管T2的第二电极。第五晶体管T5的第一电极和第二电极中的一个可以是源电极，并且另一个可以是漏电极。
第六晶体管T6可以被操作为发射控制晶体管。第六晶体管T6的第六栅电极连接到发射控制线EM，第六晶体管T6的第一电极连接到第一晶体管T1的第二电极和第三晶体管T3的第二电极，并且第六晶体管T6的第二电极电连接到第七晶体管T7的第二电极和发光二极管ED的像素电极(例如，阳极)。第六晶体管T6的第一电极和第二电极中的一个可以是源电极，并且另一个可以是漏电极。
第五晶体管T5和第六晶体管T6可以根据通过发射控制线EM传递的发射控制信号Sem同步地(或同时)导通。因此，第五晶体管T5的第五栅电极和第六晶体管T6的第六栅电极可以彼此电连接。响应于第五晶体管T5和第六晶体管T6被导通，驱动电压ELVDD被传递到发光二极管ED，并且驱动电流Id流过发光二极管ED。
第七晶体管T7可以是配置成初始化发光二极管ED的像素电极的第二初始化晶体管。第七晶体管T7的第七栅电极连接到第二初始化栅极线GI2。第七晶体管T7的第一电极连接到第二初始化电压线VL2。第七晶体管T7的第二电极连接到第六晶体管T6的第二电极和发光二极管ED的像素电极(例如，阳极)。第七晶体管T7可以根据通过第二初始化栅极线GI2传递的第二初始化信号Sgi2导通，并且配置成通过将第二初始化电压Vaint传递到发光二极管ED的像素电极(例如，阳极)来初始化发光二极管ED的像素电极。
根据一些实施方式，第二初始化栅极线GI2可以是下一扫描线。作为示例，与布置在第i行(i是大于0的自然数)中的子像素电路PC的第七晶体管T7连接的第二初始化栅极线GI2可以对应于布置在第(i+1)行中的子像素电路PC的扫描线。根据一些实施方式，第二初始化栅极线GI2可以是发射控制线EM。作为示例，发射控制线EM可以电连接到第五晶体管T5、第六晶体管T6和第七晶体管T7。
存储电容器Cst包括下电极CE1和上电极CE2。存储电容器Cst的下电极CE1连接到第一晶体管T1的第一栅电极，并且存储电容器Cst的上电极CE2连接到驱动电压线PL。存储电容器Cst可以配置成存储与第一晶体管T1的第一栅电极的电压和驱动电压ELVDD之间的差对应的电荷。
升压电容器Cbt包括第三电极CE3和第四电极CE4。第三电极CE3可以连接到第二晶体管T2的第二栅电极和扫描线GW，并且第四电极CE4可以连接到第三晶体管T3的第一电极和节点连接线166。当提供给扫描线GW的扫描信号Sgw截止时，升压电容器Cbt可以升高第一节点N1的电压。当第一节点N1的电压升高时，可以清楚地呈现出黑色灰度级。
第一节点N1可以是第一晶体管T1的第一栅电极、第三晶体管T3的第一电极、第四晶体管T4的第二电极和升压电容器Cbt的第四电极CE4彼此连接的区域。
根据一些实施方式，在图4中描述了第三晶体管T3和第四晶体管T4是n沟道MOSFET，并且第一晶体管T1、第二晶体管T2、第五晶体管T5、第六晶体管T6和第七晶体管T7是p沟道MOSFET。直接影响显示图像的显示设备的亮度的第一晶体管T1可以配置成包括包含具有高可靠性的多晶硅的半导体层，并且因此，可以通过该配置实现高分辨率的显示设备。
图5A至图5J是示出根据一些实施方式的制造显示设备1的子像素P的工艺的剖视图，并且图5K是根据一些实施方式的发光二极管ED的叠层结构的剖视图。
参考图5A，可以在衬底100上形成子像素电路PC。衬底100可以包括玻璃或聚合物树脂。衬底100可以具有包括聚合物树脂的基础层和无机阻挡层在其中堆叠的结构。聚合物树脂可以包括诸如聚醚砜(PES)、聚丙烯酸酯(PAR)、聚醚酰亚胺(PEI)、聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸乙二醇酯(PET)、聚苯硫醚(PPS)、聚芳酯、聚酰亚胺(PI)、聚碳酸酯、三乙酸纤维素(TAC)、乙酸丙酸纤维素(CAP)等的聚合物树脂。
缓冲层101可以位于衬底100的上表面上。缓冲层101可以防止或减少污染物或杂质穿透晶体管的半导体层的情况。缓冲层101可以包括无机绝缘材料，诸如氮化硅、氮氧化硅和氧化硅，并且包括包含以上无机绝缘材料的单层或多层。
子像素电路PC可以位于缓冲层101上。如上参考图3或图4所述，子像素电路PC可以包括多个晶体管和存储电容器。根据一些实施方式，图5A示出了子像素电路PC的第一晶体管T1、第六晶体管T6和存储电容器Cst。
第一晶体管T1可以包括第一半导体层A1和第一栅电极G1，其中第一半导体层A1在缓冲层101上，并且第一栅电极G1与第一半导体层A1的沟道区重叠。第一半导体层A1可以包括基于硅的半导体材料，例如多晶硅。第一半导体层A1可以包括沟道区、第一区和第二区，第一区和第二区分别在沟道区的两个相对侧上。第一区和第二区是包括其浓度高于沟道区的杂质浓度的杂质的区域。第一区和第二区中的一个可以对应于源区，并且另一个可以对应于漏区，且第一晶体管T1的沟道区在源区和漏区之间。
第六晶体管T6可以包括第六半导体层A6和第六栅电极G6，其中第六半导体层A6在缓冲层101上，并且第六栅电极G6与第六半导体层A6的沟道区重叠。第六半导体层A6可以包括基于硅的半导体材料，例如多晶硅。第六半导体层A6可以包括沟道区、第一区和第二区，第一区和第二区在沟道区的两个相对侧上。第一区和第二区是包括其浓度高于沟道区的杂质浓度的杂质的区域。第一区和第二区中的一个可以对应于源区，并且另一个可以对应于漏区，且第六晶体管T6的沟道区在源区和漏区之间。
第一栅电极G1和第六栅电极G6可以包括任何合适的导电材料，其包括例如钼(Mo)、铝(Al)、铜(Cu)和钛(Ti)，并且具有包括以上材料的单层结构或多层结构。
第一栅极绝缘层103可以位于第一栅电极G1和第六栅电极G6下方，其中第一栅极绝缘层103用于在第一半导体层A1和第一栅电极G1之间以及第六半导体层A6和第六栅电极G6之间的电绝缘。第一栅极绝缘层103可以包括诸如氮化硅、氮氧化硅和氧化硅的无机绝缘材料，并且包括包含以上无机绝缘材料的单层或多层。
存储电容器Cst可以包括彼此重叠的下电极CE1和上电极CE2。根据一些实施方式，存储电容器Cst的下电极CE1可以包括第一栅电极G1。换句话说，第一栅电极G1可以包括存储电容器Cst的下电极CE1。作为示例，存储电容器Cst的第一栅电极G1和下电极CE1可以是一个主体。
第一层间绝缘层105可以位于存储电容器Cst的下电极CE1和上电极CE2之间。第一层间绝缘层105可以包括任何合适的绝缘材料，例如，诸如氮化硅、氮氧化硅和氧化硅的无机绝缘材料，并且包括包含以上描述的绝缘材料(例如，无机绝缘材料)的单层结构或多层结构。
存储电容器Cst的上电极CE2可以包括诸如钼(Mo)、铝(Al)、铜(Cu)和/或钛(Ti)的低电阻材料的任何合适的导电材料，并且具有包括例如以上描述的材料的单层结构或多层结构。
第二层间绝缘层107可以位于存储电容器Cst上。第二层间绝缘层107可以包括诸如氮化硅、氮氧化硅和氧化硅的无机绝缘材料，并且包括包含以上无机绝缘材料的单层结构或多层结构。
源电极S1和/或漏电极D1可以位于第二层间绝缘层107上，源电极S1和/或漏电极D1电连接到第一晶体管T1的第一半导体层A1。源电极S6和/或漏电极D6可以位于第二层间绝缘层107上，源电极S6和/或漏电极D6电连接到第六晶体管T6的第六半导体层A6。源电极S1和S6和/或漏电极D1和D6可以包括铝(Al)、铜(Cu)和/或钛(Ti)，并且包括包含以上材料的单层或多层。
第一有机绝缘层109可以位于子像素电路PC上。第一有机绝缘层109可以包括有机绝缘材料，诸如丙烯酸、苯并环丁烯(BCB)、聚酰亚胺或六甲基二硅氧烷(HMDSO)。
连接金属CM可以位于第一有机绝缘层109上。连接金属CM可以包括铝(Al)、铜(Cu)和/或钛(Ti)，并且包括包含以上材料的单层或多层。
第二有机绝缘层111可以位于连接金属CM和子像素电极210之间。第二有机绝缘层111可以包括有机绝缘材料，诸如丙烯酸、苯并环丁烯(BCB)、聚酰亚胺或六甲基二硅氧烷(HMDSO)。根据参考图5A描述的一些实施方式，尽管子像素电路PC通过连接金属CM电连接到子像素电极210，但是根据一些实施方式，连接金属CM可以被省略，并且在子像素电路PC和子像素电极210之间可以定位有一个有机绝缘层。此外，在子像素电路PC和子像素电极210之间可以定位有三个或更多个有机绝缘层，并且子像素电路PC通过多个连接金属电连接到子像素电极210。
可以在第二有机绝缘层111上形成子像素电极210。子像素电极210可以形成为(半)透明电极或形成为反射电极。在子像素电极210被形成为(半)透明电极的情况下，子像素电极210可以包括铟锡氧化物(ITO)、铟锌氧化物(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、铟镓氧化物(IGO)或铝锌氧化物(AZO)。在子像素电极210被形成为反射电极的情况下，子像素电极210可以包括反射层以及在反射层上的层，所述反射层包括例如Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr或其化合物，所述在反射层上的层包括例如透明或透光的导电材料，诸如ITO、IZO、ZnO或In2O3。根据一些实施方式，子像素电极210可以具有ITO层、Ag层和ITO层在其中顺序堆叠的结构。子像素电极210可以通过第二有机绝缘层111的接触孔电连接到连接金属CM。
保护层113可以形成在子像素电极210上。保护层113可以与子像素电极210一起形成。作为示例，可以通过使用相同的掩模来形成子像素电极210和保护层113。保护层113可以防止或减少在制造显示设备的工艺中包括的各种蚀刻工艺或灰化工艺中使用的气体、液体材料等对子像素电极210造成损坏。保护层113可以包括导电氧化物，诸如铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟镓锌氧化物(IGZO)、铟锡锌氧化物(ITZO)、氧化锌(ZnO)、铝掺杂氧化锌(AZO)、镓掺杂的氧化锌(GZO)、锌锡氧化物(ZTO)、镓锡氧化物(GTO)和氟掺杂的氧化锡(FTO)。
参考图5B，可以在图5A所示的结构上形成绝缘层115。绝缘层115可以整体地形成在衬底100上。作为示例，绝缘层115可以与子像素电极210和保护层113重叠，并且直接接触第二有机绝缘层111的不存在子像素电极210和保护层113的上表面。绝缘层115可以覆盖子像素电极210和保护层113中的每个的侧表面。绝缘层115可以包括任何合适的绝缘材料，例如无机绝缘材料。在绝缘层115包括无机绝缘材料的情况下，与绝缘层115包括有机绝缘材料的情况相比，在制造显示设备的工艺期间，可以防止或减少由于从包括有机绝缘材料的绝缘层发射的气体而导致的发光二极管的质量的劣化。
绝缘层115可以包括无机绝缘材料，诸如氮化硅、氮氧化硅和氧化硅，并且包括包含以上无机绝缘材料的单层结构或多层结构。根据一些实施方式，绝缘层115可以具有氧化硅层和氮化硅层的双层结构。氧化硅层的厚度可以小于氮化硅层的厚度。根据一些实施方式，绝缘层115的厚度可以小于保护层113的厚度。作为示例，绝缘层115的厚度可以是约并且保护层113的厚度可以是约/>但根据本公开的实施方式不限于此。
参考图5C，可以在图5B所示的绝缘层115上形成金属堤层300。金属堤层300可以包括第一金属层310和在第一金属层310上的第二金属层320。
第一金属层310和第二金属层320可以包括不同的金属。作为示例，第一金属层310和第二金属层320可以包括具有不同蚀刻选择性的金属。根据一些实施方式，第一金属层310可以包括包含铝(Al)的层，并且第二金属层320可以包括包含钛(Ti)的层。
第一金属层310的厚度可以大于第二金属层320的厚度。根据一些实施方式，第一金属层310的厚度可以是第二金属层320的厚度的约5倍。根据一些实施方式，第一金属层310的厚度可以是第二金属层320的厚度的约6倍，是第二金属层320的厚度的约7倍，或者是第二金属层320的厚度的约8倍。根据一些实施方式，第一金属层310的厚度可以是约至约/>并且第二金属层320的厚度可以是约/>至约/>第一金属层310的厚度可以是绝缘层115的厚度的约4倍或更多、约5倍或更多、或约6倍或更多。
参考图5D，在金属堤层300上形成光刻胶PR。光刻胶PR可以包括与子像素电极210和保护层113重叠的开口。金属堤层300的上表面的一部分可以通过光刻胶PR的开口暴露。
参考图5E，可以使用光刻胶PR作为掩模来去除金属堤层300的一部分，例如第二金属层320的一部分和第一金属层310的一部分。作为示例，可以通过光刻胶PR的开口顺序地去除第二金属层320的一部分和第一金属层310的一部分。第二金属层320的一部分和第一金属层310的一部分可以通过干法蚀刻去除。在蚀刻工艺期间，绝缘层115和保护层113可以配置成保护其下方的子像素电极210。
通过蚀刻工艺，可以在第二金属层320中或贯穿第二金属层320形成开口320OP1，其中开口320OP1与子像素电极210和保护层113重叠并且从第二金属层320的上表面贯穿到底表面。可以在第一金属层310中形成开口310OP1，其中开口310OP1与子像素电极210和保护层113重叠并且从第一金属层310的上表面贯穿到底表面。
参考图5F，通过使用光刻胶PR作为掩模，可以在金属堤层300中形成具有底切(undercut)形状的开口。
作为示例，可以通过使用光刻胶PR作为掩模来进一步蚀刻第一金属层310的一部分，并且可以在第一金属层310中形成开口310OP2，其中开口310OP2的宽度大于在图5E的工艺中形成的第一金属层310的开口310OP1的宽度。根据一些实施方式，第一金属层310的开口310OP2可以具有其宽度朝向下部分减小的形状。作为示例，第一金属层310的开口310OP2的上部分的宽度可以大于其下部分的宽度。换句话说，第一金属层310的面对开口310OP2的侧表面可以包括向前锥化的倾斜表面。
根据一些实施方式，可以通过湿法蚀刻在金属堤层300中形成具有底切形状的开口OP。作为示例，第一金属层310的开口310OP2可以通过湿法蚀刻形成。因为第一金属层310和第二金属层320包括具有不同蚀刻选择性的金属，所以可以在湿法蚀刻工艺期间去除第一金属层310的一部分，并且可以形成其宽度大于第二金属层320的开口320OP1的宽度的第一金属层310的开口310OP2。在形成第一金属层310的开口310OP2的蚀刻工艺期间，绝缘层115和保护层113可以配置成保护其下方的子像素电极210。
因为第一金属层310的开口310OP2与第二金属层320的开口320OP1重叠的同时具有大直径，所以第二金属层320可以具有第一尖端PT1。
第二金属层320的限定第二金属层320的开口320OP1的部分可以从第一金属层310的面对第一金属层310的开口310OP2的侧表面与第二金属层320的底表面相遇的点CP突出到开口320OP1，并且可以形成底切结构。第二金属层320的进一步突出到开口320OP1的部分可以对应于第一尖端PT1。第一尖端PT1的长度(例如，从点CP到第一尖端PT1的边缘(或侧表面)的长度a)可以是2μm或更小。根据一些实施方式，第二金属层320的第一尖端PT1的长度a可以是约0.3μm至约1μm，或者可以是约0.3μm至约0.7μm。
第一金属层310的面对第一金属层310的开口310OP2的侧表面的锥形倾斜角θ(例如，第一金属层310的侧表面相对于平行于衬底100的上表面的虚拟线IML的倾斜角)可以等于或大于约60°且小于约90°。
参考图5G，可以使用光刻胶PR作为掩模来去除绝缘层115的一部分。绝缘层115的一部分可以通过干法蚀刻去除。绝缘层115的开口115OP1的宽度可以基本上与光刻胶PR的开口区域的宽度和/或金属堤层300的开口OP的上侧的宽度(例如，第二金属层320的开口320OP1的宽度)相同。
作为示例，绝缘层115的开口115OP1的宽度可以小于第一金属层310的下部分的宽度。第一金属层310的侧表面的下部分(例如，第一金属层310的侧表面与底表面相遇的点)可以与绝缘层115的上表面相遇。
参考图5H，可以使用光刻胶PR作为掩模来去除保护层113的一部分。可以使用湿法蚀刻去除保护层113的一部分，并且可以通过保护层113的开口113OP1暴露子像素电极210。因为保护层113的一部分被去除，所以保护层113的开口113OP1的宽度可以大于绝缘层115的开口115OP1的宽度。换句话说，保护层113的限定保护层113的开口113OP1的边缘(或侧表面)可以位于绝缘层115下方。
然后，可以使用任何合适的光刻胶去除工艺来去除光刻胶PR。
参考图5I，在从其去除光刻胶PR的图5H的结构上形成与子像素电极210重叠的中间层220和相对电极230。子像素电极210、中间层220和相对电极230的叠层结构对应于发光二极管ED。根据一些实施方式，中间层220和相对电极230各自可以通过诸如热沉积的沉积方法形成。
中间层220可以包括如图5K所示的发射层222。中间层220可以包括位于子像素电极210和发射层222之间和/或发射层222和相对电极230之间的公共层。在下文中，参考图5K，位于子像素电极210和发射层222之间的公共层被称为第一公共层221，并且位于发射层222和相对电极230之间的公共层被称为第二公共层223。
发射层222可以包括发射具有预设颜色(红色、绿色或蓝色)的光的聚合物有机材料或低分子量有机材料。根据一些实施方式，发射层222可以包括无机材料或量子点。
第一公共层221可以包括空穴传输层(HTL)和/或空穴注入层(HIL)。第二公共层223可以包括电子传输层(ETL)和/或电子注入层(EIL)。第一公共层221和第二公共层223可以各自包括有机材料。
中间层220可以具有包括单个发射层的单叠层结构，或者可以具有串联结构，其是包括多个发射层的多叠层结构。在中间层220具有串联结构的情况下，电荷生成层(CGL)可以位于多个叠层之间。
相对电极230可以包括具有低功函数的导电材料。作为示例，相对电极230可以包括(半)透明层，其包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)或其合金。可选地，相对电极230还可包括在(半)透明层上的层，所述层包括ITO、IZO、ZnO或In2O3。根据一些实施方式，相对电极230可以具有镁(Mg)和银(Ag)在其中堆叠的结构。
再次参考图5I，中间层220可以与子像素电极210重叠，并且通过金属堤层300的开口OP、绝缘层115的开口115OP1和保护层113的开口113OP1接触子像素电极210。发光二极管ED的发射区域的宽度可以与绝缘层115的开口115OP1的宽度基本上相同。
因为在没有单独掩模的情况下沉积中间层220和相对电极230，所以用于形成中间层220的沉积材料和用于形成相对电极230的沉积材料可以在金属堤层300上形成虚设中间层220b和虚设相对电极230b。中间层220可以与虚设中间层220b分离并间隔开，并且相对电极230可以与虚设相对电极230b分离并间隔开。中间层220和虚设中间层220b可以包括相同的材料和/或相同数量的子层(例如，第一公共层、发射层和第二公共层)。相对电极230和虚设相对电极230b可以包括相同的材料。
相对电极230的边缘或外部分(或相邻部分)可以延伸超过中间层220的边缘或外部分(或相邻部分)并直接接触第一金属层310的侧表面。第一金属层310可以电连接到相对电极230。在本说明书中，相对电极230的“外部分(或相邻部分)”表示“相对电极230的包括相对电极230的边缘的部分”。
参考图5J，在发光二极管ED上形成第一无机封装层510。第一无机封装层510包括在封装层500(参见图6)中，并且封装层500可以包括至少一个无机封装层和至少一个有机封装层。尽管图5J示出了其中仅定位有第一无机封装层510的结构，但是根据一些实施方式，封装层500可以包括第一无机封装层510、在第一无机封装层510上的有机封装层520(参见图6)、以及在有机封装层520(参见图6)上的第二无机封装层530(参见图6)。
第一无机封装层510和第二无机封装层530可以包括无机材料(例如，无机绝缘或封装材料)，诸如以氧化铝、氧化钛、氧化钽、氧化铪、锌氧化物(ZnOx，其包括ZnO和/或ZnO2)、氧化硅、氮化硅和氮氧化硅中的至少一种无机材料为例，并且使用化学气相沉积进行沉积。第一无机封装层510和第二无机封装层530可以包括包含以上材料的单层或多层。有机封装层520可以包括基于聚合物的材料。基于聚合物的材料可以包括基于丙烯酸的树脂、基于环氧的树脂、聚酰亚胺和聚乙烯。根据一些实施方式，有机封装层520可以包括丙烯酸酯。
具有相对优异的台阶覆盖性的第一无机封装层510可以覆盖具有底切结构的金属堤层300的开口OP的内表面的至少一部分。根据一些实施方式，可以形成与虚设相对电极230b的上表面和侧表面、虚设中间层220b的侧表面、第二金属层320的侧表面和底表面、第一金属层310的侧表面和相对电极230的上表面连续地重叠(或连续地覆盖它们)的第一无机封装层510。
有机封装层520(参见图6)可以位于第一无机封装层510上并且可以填充金属堤层300的开口OP的至少一部分。第二无机封装层530(参见图6)位于有机封装层520上。
根据图5A至图5J所示的一些实施方式，尽管金属堤层300包括第一金属层310和在第一金属层310上的第二金属层320，但是根据本公开的实施方式不限于此。根据一些实施方式，金属堤层300可以包括第一金属层310、第一金属层310上的第二金属层320、以及第一金属层310下方的第三金属层。第三金属层可以包括与第一金属层310的材料相同或不同的材料。
图6是根据一些实施方式的显示设备1的示意性剖视图。
参考图6，显示设备1可以包括第一子像素区域PA1、第二子像素区域PA2和第三子像素区域PA3，并且包括在相邻子像素区域之间的非子像素区域NPA。显示设备1的平面形状实际上可以与衬底100的平面形状相同。因此，当显示设备1包括第一子像素区域PA1、第二子像素区域PA2和第三子像素区域PA3以及非子像素区域NPA时，其可以表示衬底100包括第一子像素区域PA1、第二子像素区域PA2和第三子像素区域PA3以及非子像素区域NPA。
第一发光二极管ED1、第二发光二极管ED2和第三发光二极管ED3可以位于衬底100之上。第一发光二极管ED1、第二发光二极管ED2和第三发光二极管ED3可以分别布置在第一子像素区域PA1、第二子像素区域PA2和第三子像素区域PA3中。
第一子像素电路PC1、第二子像素电路PC2和第三子像素电路PC3可以位于衬底100与第一发光二极管ED1、第二发光二极管ED2和第三发光二极管ED3之间。第一子像素电路PC1、第二子像素电路PC2和第三子像素电路PC3可以各自包括以上参考图3或图4描述的晶体管和存储电容器。根据一些实施方式，在图6中示出了第一子像素电路PC1、第二子像素电路PC2和第三子像素电路PC3各自具有与参考图5A描述的子像素电路PC(参见图5A)的结构相同的结构，并且特定结构与以上描述的那些相同。
分别电连接到第一子像素电路PC1、第二子像素电路PC2和第三子像素电路PC3的第一发光二极管ED1、第二发光二极管ED2和第三发光二极管ED3可以各自具有子像素电极、中间层和相对电极的叠层结构。
作为示例，第一发光二极管ED1可以包括第一子像素电极1210、第一中间层1220和第一相对电极1230。第一子像素电极1210可以电连接到第一子像素电路PC1。第二发光二极管ED2可以包括第二子像素电极2210、第二中间层2220和第二相对电极2230。第二子像素电极2210可以电连接到第二子像素电路PC2。第三发光二极管ED3可以包括第三子像素电极3210、第三中间层3220和第三相对电极3230。第三子像素电极3210可以电连接到第三子像素电路PC3。
第一中间层1220、第二中间层2220和第三中间层3220可以各自包括如参考图5K描述的发射层以及第一公共层和/或第二公共层。具体结构和材料与以上描述的那些相同。这里，第一中间层1220的发射层、第二中间层2220的发射层和第三中间层3220的发射层可以配置成发射不同颜色的光。
第一子像素电极1210、第二子像素电极2210和第三子像素电极3210可以各自包括内部分和围绕内部分的外部分。在本说明书中，子像素电极的“外部分(或相邻部分)”表示子像素电极的包括子像素电极的边缘的部分，并且“子像素电极的内部分”表示子像素电极的被外部分(或相邻部分)围绕的另一部分。
第一中间层1220可以与第一子像素电极1210的内部分重叠并接触，并且第一相对电极1230可以与第一中间层1220重叠。绝缘层115可以位于第一子像素电极1210的外部分上。绝缘层115可以与第一子像素电极1210的外部分重叠并且在第二有机绝缘层111上延伸以覆盖第一子像素电极1210的侧表面。第一保护层1113可以位于绝缘层115和第一子像素电极1210的外部分之间。绝缘层115和第一保护层1113各自位于第一子像素电极1210的外部分上，并且不存在于第一子像素电极1210的内部分上。换句话说，绝缘层115和第一保护层1113可以各自包括与第一子像素电极1210的内部分重叠的开口。
类似地，第二中间层2220可以与第二子像素电极2210的内部分重叠并接触，并且第二相对电极2230可以与第二中间层2220重叠。第二子像素电极2210的外部分可以与绝缘层115重叠。第三中间层3220可以与第三子像素电极3210的内部分重叠并接触，并且第三相对电极3230可以与第三中间层3220重叠。第三子像素电极3210的外部分可以与绝缘层115重叠。绝缘层115可以与第二子像素电极2210和第三子像素电极3210中的每个的外部分重叠，并且在第二有机绝缘层111上延伸以覆盖第二子像素电极2210和第三子像素电极3210中的每个的侧表面。第二保护层2113可以位于绝缘层115和第二子像素电极2210之间，并且第三保护层3113可以位于绝缘层115和第三子像素电极3210之间。
金属堤层300可以包括分别与第一子像素电极1210、第二子像素电极2210和第三子像素电极3210重叠的第一开口OP1、第二开口OP2和第三开口OP3。图6的金属堤层300的第一开口OP1、第二开口OP2和第三开口OP3可以各自具有与以上参考图5F描述的开口OP(参见图5F)相同的结构。
作为示例，第一开口OP1、第二开口OP2和第三开口OP3可以各自从金属堤层300的上表面贯穿到底表面，并且具有底切形状的剖面结构。第一金属层310的面对金属堤层300的第一开口OP1、第二开口OP2和第三开口OP3之中的相关开口的侧表面可以具有向前锥化的形状并且具有等于或大于60°且小于90°的倾斜角。金属堤层300的第二金属层320可以包括延伸到第一开口OP1、第二开口OP2和第三开口OP3之中的相关开口的第一尖端PT1(参见图5F)。第一尖端PT1的长度可以是2μm或更小。根据一些实施方式，第一尖端PT1的长度可以是约0.3μm至约1μm，或者可以是约0.3μm至约0.7μm。
在根据一些实施方式的显示设备1中，当形成第一中间层1220、第二中间层2220和第三中间层3220以及第一相对电极1230、第二相对电极2230和第三相对电极3230时，由于包括第一开口OP1、第二开口OP2和第三开口OP3的金属堤层300具有底切结构，因此可以在不使用单独的掩模的情况下，沉积第一中间层1220、第二中间层2220和第三中间层3220以及第一相对电极1230、第二相对电极2230和第三相对电极3230。因此，可以防止或减少由于掩模而对显示设备1的损坏。
因为在不使用掩模的情况下沉积形成中间层的材料和形成相对电极的材料，所以形成中间层的材料和形成相对电极的材料可以沉积在第一开口OP1、第二开口OP2和第三开口OP3之中的相关开口中，并沉积在金属堤层300上。至少一个虚设中间层和至少一个虚设相对电极可以位于金属堤层300上。至少一个虚设相对电极可以与分别位于第一开口OP1、第二开口OP2和第三开口OP3中的第一相对电极1230、第二相对电极2230和第三相对电极3230分离并隔开。至少一个虚设中间层可以与分别位于第一开口OP1、第二开口OP2和第三开口OP3中的第一中间层1220、第二中间层2220和第三中间层3220分离并隔开。
根据一些实施方式，虚设中间层可以包括与第一中间层1220一起沉积的第一虚设中间层1220b、与第二中间层2220一起沉积的第二虚设中间层2220b、以及与第三中间层3220一起沉积的第三虚设中间层3220b。虚设相对电极可以包括与第一相对电极1230一起沉积的第一虚设相对电极1230b、与第二相对电极2230一起沉积的第二虚设相对电极2230b、以及与第三相对电极3230一起沉积的第三虚设相对电极3230b。
第一发光二极管ED1、第二发光二极管ED2和第三发光二极管ED3可以由封装层500封装。根据一些实施方式，如图6所示，封装层500包括第一无机封装层510、在第一无机封装层510上的有机封装层520、以及在有机封装层520上的第二无机封装层530。第一无机封装层510、有机封装层520和第二无机封装层530的材料与以上参考图5J描述的材料相同。
第一无机封装层510可以覆盖第一无机封装层510下方的结构和/或层。作为示例，具有相对优异的台阶覆盖性的第一无机封装层510可以覆盖第一开口OP1、第二开口OP2和第三开口OP3内的结构和/或层。第一无机封装层510可以与第一虚设相对电极1230b、第二虚设相对电极2230b和第三虚设相对电极3230b的上表面和侧表面、第一虚设中间层1220b、第二虚设中间层2220b和第三虚设中间层3220b的侧表面、第一尖端PT1的侧表面和底表面、第一金属层310的侧表面、以及第一相对电极1230、第二相对电极2230和第三相对电极3230的上表面重叠(或覆盖它们)。
第一无机封装层510可以包括覆盖第一子像素区域PA1的第一子像素无机封装层1510、覆盖第二子像素区域PA2的第二子像素无机封装层2510、以及覆盖第三子像素区域PA3的第三子像素无机封装层3510。也就是说，如图6所示，第一无机封装层510可以不布置在非子像素区域NPA中。通过封装层500，可以形成针对每个子像素区域对子像素区域进行封装的结构，并且可以实现抑制诸如黑点的缺陷的产生的效果。
有机封装层520的一部分可以至少部分地填充第一开口OP1、第二开口OP2和第三开口OP3中的每个。有机封装层520的另一部分可以至少部分地填充第一接触孔CNT1和第二接触孔CNT2中的每个。
公共电压电极VSL可以布置成与第一子像素电极1210、第二子像素电极2210和第三子像素电极3210相邻。如图6所示，公共电压电极VSL可以布置在相邻的发光二极管之间或相邻的子像素电极之间。例如，公共电压电极VSL可以布置在第一子像素电极1210和第二子像素电极2210之间、以及第二子像素电极2210和第三子像素电极3210之间。公共电压电极VSL可以在一个方向(例如，y方向)上延伸。
公共电压电极VSL可以电连接到布置在非显示区域NDA中的公共电源线16(参见图2)。因此，公共电压电极VSL可以配置成从公共电源线16(参见图2)接收公共电压ELVSS(参见图3或图4)。公共电压电极VSL可以配置成通过下面描述的连接电极240将公共电压ELVSS传递到第一相对电极1230、第二相对电极2230和第三相对电极3230。
公共电压电极VSL可以与第一子像素电极1210、第二子像素电极2210和第三子像素电极3210位于相同的层(例如，第二有机绝缘层111)上，并且可以包括与第一子像素电极1210、第二子像素电极2210和第三子像素电极3210的材料相同的材料。作为示例，在第一子像素电极1210、第二子像素电极2210和第三子像素电极3210具有ITO层、Ag层和ITO层的三层结构的情况下，公共电压电极VSL也可以具有ITO层、Ag层和ITO层的三层结构。然而，根据本公开的实施方式不限于此，并且公共电压电极VSL可以与连接金属CM位于相同的层上，并且可以包括与连接金属CM的材料相同的材料。在这种情况下，公共电压电极VSL可以电连接到与第一子像素电极1210、第二子像素电极2210和第三子像素电极3210位于相同的层上的电极，并且可以配置成传递公共电压ELVSS。
金属堤层300可以包括分别与公共电压电极VSL重叠的多个接触孔。金属堤层300可以包括第一接触孔CNT1和第二接触孔CNT2，其中第一接触孔CNT1与布置在第一子像素电极1210和第二子像素电极2210之间的公共电压电极VSL重叠，并且第二接触孔CNT2与布置在第二子像素电极2210和第三子像素电极3210之间的公共电压电极VSL重叠。
第一接触孔CNT1和第二接触孔CNT2可以从金属堤层300的上表面贯穿到绝缘层115的底表面。也就是说，第一接触孔CNT1和第二接触孔CNT2可以通过去除金属堤层300的与公共电压电极VSL重叠的部分和绝缘层115的与公共电压电极VSL重叠的部分来形成。第一接触孔CNT1和第二接触孔CNT2可以将公共电压电极VSL的上表面的一部分暴露于外部。因此，因为下面描述的连接电极240可以电连接到公共电压电极VSL，所以公共电压ELVSS可以被传递到相对电极230。
连接电极240可以沉积成覆盖第一接触孔CNT1和第二接触孔CNT2。也就是说，连接电极240的一部分可以直接接触公共电压电极VSL的暴露的上表面的一部分，并且连接电极240的另一部分可以直接接触金属堤层300的面对第一接触孔CNT1或第二接触孔CNT2的侧表面。连接电极240可以将公共电压电极VSL电连接到金属堤层300。
然而，连接电极240不限于沉积到第一接触孔CNT1和第二接触孔CNT2，而是可以整体地沉积。连接电极240也可以沉积在第一子像素区域PA1、第二子像素区域PA2和第三子像素区域PA3中。根据一些实施方式，连接电极240可以在第一子像素区域PA1中位于第一子像素无机封装层1510上，在第二子像素区域PA2中位于第二金属层320和第二虚设中间层2220b之间，并且在第三子像素区域PA3中位于第二金属层320和第三虚设中间层3220b之间。然而，连接电极240在子像素区域PA1、PA2和PA3中所处的位置不限于此，并且可以根据形成第一接触孔CNT1，第二接触孔CNT2和连接电极240的工艺顺序而改变。
连接电极240可以包括具有低功函数的导电材料。连接电极240可以包括与相对电极230的材料相同的材料。作为示例，连接电极240可以包括(半)透明层，其包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)或其合金。可选地，连接电极240还可以包括在(半)透明层上的层，所述层包括ITO、IZO、ZnO或In2O3。根据一些实施方式，连接电极240可以具有镁(Mg)和银(Ag)在其中堆叠的结构。
第一相对电极1230、第二相对电极2230和第三相对电极3230可以通过连接电极240电连接到公共电压电极VSL。也就是说，第一相对电极1230、第二相对电极2230和第三相对电极3230可以各自通过连接电极240和金属堤层300电连接到公共电压电极VSL。例如，第一相对电极1230的外部分可以电连接(例如，可以直接接触)金属堤层300的面对第一开口OP1的侧表面(例如，第一金属层310的侧表面)。连接电极240可以电连接到(可以直接接触)金属堤层300的面对第一接触孔CNT1的侧表面。也就是说，金属堤层300的两个相对侧可以分别直接接触连接电极240和第一相对电极1230。因此，因为连接电极240可以电连接到第一相对电极1230，并且连接电极240可以通过第一接触孔CNT1连接到公共电压电极VSL，所以第一相对电极1230可以电连接到公共电压电极VSL。
因此，尽管位于金属堤层300的第一开口OP1中的第一相对电极1230、位于金属堤层300的第二开口OP2中的第二相对电极2230、以及位于金属堤层300的第三开口OP3中的第三相对电极3230在空间上彼此分离并隔开，但第一相对电极1230、第二相对电极2230和第三相对电极3230可以彼此电连接，并且可以具有相同的电压电平。也就是说，第一相对电极1230、第二相对电极2230和第三相对电极3230可以各自具有与由公共电压电极VSL提供的电压(例如，公共电压ELVSS(参见图3或图4))相同的电压电平。
结果，在根据一些实施方式的显示设备中，因为第一相对电极1230、第二相对电极2230和第三相对电极3230各自通过连接电极240和金属堤层300连接到公共电压电极VSL，并且可以配置成接收公共电压ELVSS，所以可以有效地防止或减小相对电极230的电压降。
图7A至图7O是示出根据一些实施方式的制造显示设备的工艺的剖视图。
参考图7A，可以在衬底100上形成第一子像素电路PC1、第二子像素电路PC2和第三子像素电路PC3、第一有机绝缘层109、第二有机绝缘层111和连接金属CM。根据一些实施方式，如图7A所示，第一子像素电路PC1、第二子像素电路PC2和第三子像素电路PC3具有与参考图5A描述的子像素电路PC(参见图5A)的结构相同的结构。
可以在第二有机绝缘层111上形成第一子像素电极1210、第二子像素电极2210和第三子像素电极3210，并且可以形成公共电压电极VSL。第一子像素电极1210、第二子像素电极2210和第三子像素电极3210可以分别布置在第一子像素区域PA1、第二子像素区域PA2和第三子像素区域PA3中并且彼此分开。公共电压电极VSL可以被布置成与第一子像素电极1210、第二子像素电极2210和第三子像素电极3210中的一个相邻。第一子像素电极1210、第二子像素电极2210和第三子像素电极3210以及公共电压电极VSL可以在相同的工艺期间同步地(或同时)形成。第一子像素电极1210、第二子像素电极2210和第三子像素电极3210以及公共电压电极VSL可以包括相同的材料。
第一子像素电极1210、第二子像素电极2210和第三子像素电极3210以及公共电压电极VSL可以包括反射层和透明导电层，所述反射层包括Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr或其化合物，所述透明导电层包括ITO、IZO、ZnO或In2O3。根据一些实施方式，第一子像素电极1210、第二子像素电极2210和第三子像素电极3210以及公共电压电极VSL可以具有ITO层、Ag层和ITO层在其中顺序堆叠的结构。
第一保护层1113、第二保护层2113和第三保护层3113可以形成为分别与第一子像素电极1210、第二子像素电极2210和第三子像素电极3210重叠。第一保护层1113、第二保护层2113和第三保护层3113可以包括导电氧化物，诸如ITO、IZO、IGZO、ITZO、ZnO、AZO、GZO、ZTO、GTO和FTO。第一保护层1113、第二保护层2113和第三保护层3113以及第一子像素电极1210、第二子像素电极2210和第三子像素电极3210可以在相同的工艺期间一起被图案化。
可以在第一保护层1113、第二保护层2113和第三保护层3113上形成包括第一金属层310和第二金属层320的金属堤层300。在形成金属堤层300之前，可以形成绝缘层115。
可以在绝缘层115上形成与金属堤层300对应的材料层，例如第一金属层310和第一金属层310上的第二金属层320。诸如第一金属层310和第二金属层320的材料和厚度的特性与以上参考图5C描述的那些相同。作为示例，第一金属层310的厚度可以大于第二金属层320。
可以在第一子像素区域PA1中在金属堤层300中形成第一开口OP1。金属堤层300的第一开口OP1的结构和形成工艺与以上参考图5D至图5H描述的那些相同。也就是说，可以使用光刻胶PR作为掩模顺序地去除第二金属层320的一部分和第一金属层310的一部分，并且可以形成具有底切形状的开口。还可以在第一子像素区域PA1中在绝缘层115和保护层113中形成开口，以与金属堤层300的第一开口OP1重叠。第一子像素电极1210的上表面的一部分可以通过金属堤层300的第一开口OP1、绝缘层115的开口和保护层113的开口而暴露。
然后，可以形成与第一子像素电极1210重叠的第一中间层1220和第一相对电极1230。第一中间层1220和第一相对电极1230可以填充金属堤层300的第一开口OP1、绝缘层115的开口以及保护层113的开口。也就是说，第一中间层1220可以与第一子像素电极1210重叠，并且通过金属堤层300的第一开口OP1、绝缘层115的开口和保护层113的开口与第一子像素电极1210接触。因为第一中间层1220和第一相对电极1230可以沉积在显示面板10的整个表面上，所以第一虚设中间层1220b和第一虚设相对电极1230b可以位于金属堤层300上。第一中间层1220和第一相对电极1230可以各自通过诸如热沉积的沉积方法形成。
接下来，可以形成覆盖第一发光二极管ED1的第一子像素无机封装层1510。具有相对优异的台阶覆盖性的第一子像素无机封装层1510可以覆盖第一子像素区域PA1的第一开口OP1的内表面的至少一部分。此外，第一子像素无机封装层1510可以连续地形成，以覆盖第一虚设相对电极1230b的上表面。
参考图7B，可以在第一子像素无机封装层1510上形成光刻胶PR和半色调光刻胶HPR。光刻胶PR可以被形成为与第一子像素区域PA1重叠，并且半色调光刻胶HPR可以被形成为与第二子像素区域PA2和第三子像素区域PA3中的每个重叠。光刻胶PR和半色调光刻胶HPR可以不在非子像素区域NPA中形成。因为光刻胶PR被形成为与第一子像素区域PA1重叠，所以光刻胶PR可以被形成为填充形成在第一子像素区域PA1中的第一开口OP1。
光刻胶PR可以通过在第一子像素无机封装层1510上形成光敏材料层并且然后使用全色调掩模对光敏材料层进行曝光和显影而形成。同样，半色调光刻胶HPR可以通过在第一子像素无机封装层1510上形成光敏材料层并且然后使用半色调掩模对光敏材料层进行曝光和显影而形成。因此，使用全色调掩模形成的光刻胶PR的厚度可以大于使用半色调掩模形成的半色调光刻胶HPR的厚度。
参考图7C，可以通过使用光刻胶PR和半色调光刻胶HPR作为掩模去除位于非子像素区域NPA中的结构的一部分来形成第一接触孔CNT1和第二接触孔CNT2。也就是说，在非子像素区域NPA(其是在其中不布置光刻胶PR和半色调光刻胶HPR的区域)中，可以去除与公共电压电极VSL重叠的结构的一部分，以暴露公共电压电极VSL。例如，各自与公共电压电极VSL重叠的绝缘层115的一部分、第一金属层310的一部分、第二金属层320的一部分、第一虚设中间层1220b的一部分、第一虚设相对电极1230b的一部分、以及第一子像素无机封装层1510的一部分可以被去除以形成第一接触孔CNT1和第二接触孔CNT2。形成第一接触孔CNT1和第二接触孔CNT2的工艺可以通过干法蚀刻工艺执行。
可以与形成第一接触孔CNT1和第二接触孔CNT2的蚀刻工艺同步地(或同时地)去除位于第二子像素区域PA2和第三子像素区域PA3中的结构的一部分。也就是说，不仅可以对与公共电压电极VSL重叠的区域执行蚀刻工艺，而且可以对其中布置有半色调光刻胶HPR的区域执行蚀刻工艺。例如，可以去除第一虚设中间层1220b的位于第二子像素区域PA2和第三子像素区域PA3中的部分、第一虚设相对电极1230b的位于第二子像素区域PA2和第三子像素区域PA3中的部分以及第一子像素无机封装层1510的位于第二子像素区域PA2和第三子像素区域PA3中的部分。也就是说，绝缘层115和金属堤层300可以保留在第二子像素电极2210和第三子像素电极3210上。这是因为布置在第二子像素区域PA2和第三子像素区域PA3中的半色调光刻胶HPR是使用半色调掩模形成的，并且半色调光刻胶HPR的厚度小于布置在第一子像素区域PA1中的光刻胶PR的厚度。在执行蚀刻工艺时，蚀刻并去除布置在第二子像素区域PA2和第三子像素区域PA3中的半色调光刻胶HPR，并且可以去除第一虚设中间层1220b、第一虚设相对电极1230b和第一子像素无机封装层1510，它们是位于半色调光刻胶HPR下方的结构的部分。
尽管可以在第一子像素区域PA1中执行蚀刻，但是由于使用全色调掩模形成光刻胶PR并且光刻胶PR具有大的厚度，所以光刻胶PR的一部分被蚀刻，并且剩余的光刻胶PR以及光刻胶PR的下部结构可以不被蚀刻。
如上所述，因为使用半色调掩模的半色调光刻胶HPR被布置在第二子像素区域PA2和第三子像素区域PA3中，所以可以形成暴露公共电压电极VSL的第一接触孔CNT1和第二接触孔CNT2，而不需要另外的掩模。因为不需要另外的掩模，所以公共电压电极VSL可以电连接到相对电极230，并且因此可以相对有效地防止或降低相对电极230的电压降，并且可以同步地(或同时地)实现降低制造成本和减少处理时间的效果。
然后，通过灰化处理去除保留在第一子像素区域PA1中的光刻胶PR。
接下来，参考图7D，连接电极240可以在显示面板的前表面上从第一接触孔CNT1形成到第二接触孔CNT2。在第一子像素区域PA1中，连接电极240可以位于第一子像素无机封装层1510上，并且可以延伸以覆盖第一开口OP1的内表面。在第二子像素区域PA2和第三子像素区域PA3中，连接电极240可以位于金属堤层300上。
连接电极240可以延伸以覆盖第一接触孔CNT1和第二接触孔CNT2的内表面。例如，连接电极240可以从布置在第一子像素区域PA1中并面对第一接触孔CNT1的金属堤层300的侧表面延伸到布置在第二子像素区域PA2中并面对第一接触孔CNT1的金属堤层300的侧表面。同样，连接电极240可以从布置在第二子像素区域PA2中并面对第二接触孔CNT2的金属堤层300的侧表面延伸到布置在第三子像素区域PA3中并面对第二接触孔CNT2的金属堤层300的侧表面。此外，因为第一接触孔CNT1和第二接触孔CNT2暴露公共电压电极VSL的上表面的一部分，所以连接电极240的下表面的一部分可以直接接触公共电压电极VSL。
如上所述，连接电极240可以包括具有小功函数的导电材料。连接电极240可以包括与相对电极230的材料相同的材料。作为示例，连接电极240可以包括(半)透明层，其包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)或其合金。根据一些实施方式，连接电极240可以具有镁(Mg)和银(Ag)在其中堆叠的结构。
然后，为了在第二子像素区域PA2中形成第二开口OP2，可以在除了与第二子像素电极2210重叠的部分之外的其余区域中形成光刻胶PR。
接下来，参考图7E，可以在第二子像素区域PA2中在金属堤层300中形成第二开口OP2。金属堤层300的第二开口OP2的结构和形成工艺与以上参考图5D至图5H描述的那些相同。也就是说，可以使用光刻胶PR作为掩模顺序地去除第二金属层320的一部分和第一金属层310的一部分，并且可以形成具有底切形状的开口。此外，可以在第二子像素区域PA2中形成与金属堤层300的第二开口OP2重叠的绝缘层115的开口115OP2和保护层113的开口113OP2。第二子像素电极2210的上表面的一部分可以通过金属堤层300的第二开口OP2、绝缘层115的开口115OP2和保护层113的开口113OP2暴露。
接下来，参考图7F，可以形成与第二子像素电极2210重叠的第二中间层2220和第二相对电极2230。第二中间层2220和第二相对电极2230可以填充金属堤层300的第二开口OP2、绝缘层115的开口以及保护层113的开口。也就是说，第二中间层2220可以与第二子像素电极2210重叠，并且通过金属堤层300的第二开口OP2、绝缘层115的开口和保护层113的开口与第二子像素电极2210接触。然而，因为第二中间层2220和第二相对电极2230可以沉积在显示面板的前表面上，所以第二虚设中间层2220b和第二虚设相对电极2230b也可以布置在第一子像素区域PA1、第三子像素区域PA3和非子像素区域NPA中。第二虚设中间层2220b的一部分和第二虚设相对电极2230b的一部分也可以位于第一接触孔CNT1的内表面和第二接触孔CNT2的内表面中。第二中间层2220和第二相对电极2230可以各自通过诸如热沉积的沉积方法形成。
接下来，可以形成第二子像素无机封装层2510以覆盖第二发光二极管ED2。具有相对优异的台阶覆盖性的第二子像素无机封装层2510可以覆盖第二子像素区域PA2的第二开口OP2的内表面的至少一部分。此外，第二子像素无机封装层2510可以连续地形成，以覆盖第二虚设相对电极2230b的上表面。
接下来，参考图7G，可以在第二子像素无机封装层2510上形成光刻胶PR。然而，可以仅在第二子像素区域PA2中形成与第二子像素电极2210重叠的光刻胶PR。因为光刻胶PR被形成为与第二子像素区域PA2重叠，所以光刻胶PR可以被形成为填充形成在第二子像素区域PA2中的第二开口OP2。光刻胶PR可以通过在第二子像素无机封装层2510上形成光敏材料层并且然后使用全色调掩模对光敏材料层进行曝光和显影而形成。
接下来，参考图7H，可以使用光刻胶PR作为掩模来去除位于除了第二子像素区域PA2之外的区域中的结构的一部分。例如，可以去除各自布置在除了第二子像素区域PA2之外的第一子像素区域PA1、第三子像素区域PA3和非子像素区域NPA中的第二虚设中间层2220b的一部分、第二虚设相对电极2230b的一部分以及第二子像素无机封装层2510的一部分。此外，第二中间层2220、第二虚设中间层2220b、第二相对电极2230、第二虚设相对电极2230b和第二子像素无机封装层2510可以仅布置在第二子像素区域PA2中。
参考图7I，可以通过灰化处理来去除保留在第二子像素区域PA2中的光刻胶PR。
参考图7J，为了在第三子像素区域PA3中形成第三开口OP3，可以在除了与第三子像素电极3210重叠的部分之外的其余区域中形成光刻胶PR。
参考图7K，可以在第三子像素区域PA3中在金属堤层300中形成第三开口OP3。金属堤层300的第三开口OP3的结构和形成工艺与以上参考图5D至图5H描述的那些相同。也就是说，可以使用光刻胶PR作为掩模顺序地去除第二金属层320的一部分和第一金属层310的一部分，并且可以形成具有底切形状的开口。此外，可以在第三子像素区域PA3中形成与金属堤层300的第三开口OP3重叠的绝缘层115的开口115OP3和保护层113的开口113OP3。第三子像素电极3210的上表面的一部分可以通过金属堤层300的第三开口OP3、绝缘层115的开口115OP3和保护层113的开口113OP3暴露。
接下来，参考图7L，可以形成与第三子像素电极3210重叠的第三中间层3220和第三相对电极3230。第三中间层3220和第三相对电极3230可以填充金属堤层300的第三开口OP3、绝缘层115的开口以及保护层113的开口。也就是说，第三中间层3220可以与第三子像素电极3210重叠，并且通过金属堤层300的第三开口OP3、绝缘层115的开口和保护层113的开口与第三子像素电极3210接触。然而，因为第三中间层3220和第三相对电极3230可以沉积在显示面板的前表面上，所以第三虚设中间层3220b和第三虚设相对电极3230b也可以布置在第一子像素区域PA1、第二子像素区域PA2和非子像素区域NPA中。第三虚设中间层3220b的一部分和第三虚设相对电极3230b的一部分也可以位于第一接触孔CNT1的内表面、第二开口OP2的内表面、以及第二接触孔CNT2的内表面中。第三中间层3220和第三相对电极3230可以各自通过诸如热沉积的沉积方法形成。
接下来，可以形成第三子像素无机封装层3510以覆盖第三发光二极管ED3。具有相对优异的台阶覆盖性的第三子像素无机封装层3510可以覆盖第三子像素区域PA3的第三开口OP3的内表面的至少一部分。此外，第三子像素无机封装层3510可以连续地形成，以覆盖第三虚设相对电极3230b的上表面。
接下来，参考图7M，可以在第三子像素无机封装层3510上形成光刻胶PR。然而，可以仅在第三子像素区域PA3中形成与第三子像素电极3210重叠的光刻胶PR。因为光刻胶PR被形成为与第三子像素区域PA3重叠，所以光刻胶PR可以被形成为填充形成在第三子像素区域PA3中的第三开口OP3。光刻胶PR可以通过在第三子像素无机封装层3510上形成光敏材料层并且然后使用全色调掩模对光敏材料层进行曝光和显影而形成。
接下来，参考图7N，可以使用光刻胶PR作为掩模来去除位于除了第三子像素区域PA3之外的区域中的结构的一部分。例如，可以去除各自布置在除了第三子像素区域PA3之外的第一子像素区域PA1、第二子像素区域PA2和非子像素区域NPA中的第三虚设中间层3220b的一部分、第三虚设相对电极3230b的一部分、以及第三子像素无机封装层3510的一部分。此外，第三中间层3220、第三虚设中间层3220b、第三相对电极3230、第三虚设相对电极3230b和第三子像素无机封装层3510可以仅布置在第三子像素区域PA3中。
接下来，参考图7O，可以在连接电极240、第二子像素无机封装层2510和第三子像素无机封装层3510上形成有机封装层520和第二无机封装层530。
有机封装层520可以通过涂覆和固化单体形成。根据一些实施方式，有机封装层520的一部分可以至少部分地填充第一开口OP1、第二开口OP2和第三开口OP3、第一接触孔CNT1和/或第二接触孔CNT2。
第二无机封装层530可以包括氧化铝、氧化钛、氧化钽、氧化铪、锌氧化物(ZnOx，其包括ZnO和/或ZnO2)、氧化硅、氮化硅和氮氧化硅中的至少一种无机材料，并且使用化学气相沉积进行沉积。
在根据一些实施方式的显示设备中，因为可以在不使用掩模的情况下形成发光二极管的中间层和相对电极，所以可以防止或减少对包括在显示设备中的元件的损坏，并且可以相对增加分辨率。此外，使用相对电极、金属堤层和公共电压电极的电连接，可以防止或减小相对电极的电压降。然而，这些特征仅是示例，并且根据本公开的实施方式的范围不受这些特征的限制。
应理解，本文中描述的实施方式应仅以描述性含义来考虑，而不是出于限制的目的。在每个实施方式内的特征或方面的描述通常应被认为可用于其它实施方式中的其它类似特征或方面。虽然已经参考附图描述了一个或多个实施方式，但是本领域的普通技术人员将理解，在不背离由所附权利要求及其等同限定的精神和范围的情况下，可以在其中在形式和细节上做出各种改变。

Claims (10)

1.显示设备，包括：
第一子像素电极；
公共电压电极，与所述第一子像素电极相邻；
金属堤层，具有第一开口和第一接触孔并且包括第一金属层和在所述第一金属层上的第二金属层，其中，所述第一开口与所述第一子像素电极重叠，并且所述第一接触孔与所述公共电压电极重叠；
绝缘层，在所述第一子像素电极的外部分和所述金属堤层之间；
第一中间层，在所述金属堤层的所述第一开口处与所述第一子像素电极重叠；
第一相对电极，在所述金属堤层的所述第一开口处在所述第一中间层上，并且电连接到所述金属堤层；以及
连接电极，通过所述金属堤层的所述第一接触孔与所述公共电压电极电连接，
其中，所述连接电极将所述金属堤层电连接到所述公共电压电极。
2.根据权利要求1所述的显示设备，其中，所述连接电极直接接触所述金属堤层的面对所述金属堤层的所述第一接触孔的侧表面。
3.根据权利要求2所述的显示设备，还包括在所述第一相对电极上的第一无机封装层，
其中，所述连接电极在所述第一无机封装层上延伸。
4.根据权利要求1所述的显示设备，其中，所述连接电极包括与所述第一相对电极的材料相同的材料。
5.制造显示设备的方法，包括：
形成包括第一子像素电极、第二子像素电极和第三子像素电极的子像素电极；
形成与所述第一子像素电极、所述第二子像素电极和所述第三子像素电极中的至少一个相邻的公共电压电极；
在所述第一子像素电极、所述第二子像素电极、所述第三子像素电极和所述公共电压电极上形成绝缘层；
在所述绝缘层上形成金属堤层，所述金属堤层包括第一金属层和在所述第一金属层上的第二金属层；
形成所述金属堤层的与所述第一子像素电极重叠的第一开口；
形成所述绝缘层的与所述第一子像素电极重叠的开口；
在所述金属堤层的所述第一开口和所述绝缘层的所述开口处形成与所述第一子像素电极重叠的第一中间层；
在所述金属堤层的所述第一开口和所述绝缘层的所述开口处在所述第一中间层上形成第一相对电极；
在所述绝缘层和所述金属堤层中形成与所述公共电压电极重叠的第一接触孔；以及
形成连接电极，所述连接电极通过所述第一接触孔电连接至所述公共电压电极并将所述金属堤层电连接至所述公共电压电极。
6.根据权利要求5所述的方法，其中，形成所述第一相对电极包括：沉积所述第一相对电极，使得所述第一相对电极直接接触所述第一金属层的面对所述金属堤层的所述第一开口的侧表面，以及
形成所述连接电极包括：沉积所述连接电极，使得所述连接电极直接接触所述第一金属层的面对所述金属堤层的所述第一接触孔的侧表面。
7.根据权利要求5所述的方法，其中，形成所述第一接触孔包括：形成分别与所述第一子像素电极、所述第二子像素电极和所述第三子像素电极重叠的光刻胶。
8.根据权利要求7所述的方法，其中，形成所述光刻胶包括：
使用全色调掩模形成与所述第一子像素电极重叠的第一光刻胶；
使用半色调掩模形成与所述第二子像素电极重叠的第二光刻胶；以及
使用半色调掩模形成与所述第三子像素电极重叠的第三光刻胶。
9.根据权利要求8所述的方法，其中，形成所述第一接触孔还包括：
去除所述绝缘层、所述金属堤层、所述第一中间层和所述第一相对电极中的每个的与所述公共电压电极重叠的部分；以及
去除所述第一中间层和所述第一相对电极的与所述第二光刻胶和所述第三光刻胶重叠的部分。
10.根据权利要求5所述的方法，还包括在所述第一相对电极上形成第一无机封装层，
其中，所述连接电极形成在所述第一无机封装层上。
CN202311416375.1A 2022-10-31 2023-10-30 显示设备及其制造方法 Pending CN117956841A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0142464 2022-10-31
KR1020220142464A KR20240065491A (ko) 2022-10-31 2022-10-31 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
CN117956841A true CN117956841A (zh) 2024-04-30

Family

ID=90802502

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311416375.1A Pending CN117956841A (zh) 2022-10-31 2023-10-30 显示设备及其制造方法

Country Status (3)

Country Link
US (1) US20240147778A1 (zh)
KR (1) KR20240065491A (zh)
CN (1) CN117956841A (zh)

Also Published As

Publication number Publication date
KR20240065491A (ko) 2024-05-14
US20240147778A1 (en) 2024-05-02

Similar Documents

Publication Publication Date Title
EP4340572A1 (en) Display apparatus and method of manufacturing the same
KR20230135730A (ko) 디스플레이 장치
US20240147778A1 (en) Display apparatus and method of manufacturing the same
US20240188343A1 (en) Display apparatus and method of manufacturing the same
EP4326034A1 (en) Display apparatus and method of manufacturing the same
US20240237459A1 (en) Display apparatus
EP4346352A1 (en) Display apparatus and method of manufacturing the same
US20240113267A1 (en) Display apparatus
US20240324305A1 (en) Display apparatus
KR20240079322A (ko) 디스플레이 장치
US20240324361A1 (en) Display apparatus
US20240324317A1 (en) Display apparatus and method of manufacturing the same
KR20240144635A (ko) 표시 장치 및 그의 제조 방법
US20240324382A1 (en) Display apparatus
KR20240144706A (ko) 표시 장치
KR20240114857A (ko) 디스플레이 장치
KR20240144744A (ko) 디스플레이 장치 및 그 제조방법
CN118695696A (zh) 显示设备和制造该显示设备的方法
CN118019395A (zh) 显示装置
KR20240144582A (ko) 표시 장치
KR20240144671A (ko) 표시 장치
KR20240033772A (ko) 표시 장치
KR20240144637A (ko) 표시 장치
KR20240118237A (ko) 표시 장치 및 그 제조 방법
KR20240123884A (ko) 표시 장치 및 그의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication