KR20230143271A - 표시 패널, 표시 패널의 제조 방법 및 표시 패널을 포함하는 전자 기기 - Google Patents

표시 패널, 표시 패널의 제조 방법 및 표시 패널을 포함하는 전자 기기 Download PDF

Info

Publication number
KR20230143271A
KR20230143271A KR1020220041910A KR20220041910A KR20230143271A KR 20230143271 A KR20230143271 A KR 20230143271A KR 1020220041910 A KR1020220041910 A KR 1020220041910A KR 20220041910 A KR20220041910 A KR 20220041910A KR 20230143271 A KR20230143271 A KR 20230143271A
Authority
KR
South Korea
Prior art keywords
layer
display area
electrode
partition
display panel
Prior art date
Application number
KR1020220041910A
Other languages
English (en)
Inventor
박성상
강두석
김용명
김의강
김혁진
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220041910A priority Critical patent/KR20230143271A/ko
Priority to EP23157154.8A priority patent/EP4258845A1/en
Priority to US18/174,466 priority patent/US20230320178A1/en
Priority to CN202310350536.5A priority patent/CN116896927A/zh
Publication of KR20230143271A publication Critical patent/KR20230143271A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/822—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G09F9/335—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes being organic light emitting diodes [OLED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H10K50/8445—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/50—OLEDs integrated with light modulating elements, e.g. with electrochromic elements, photochromic elements or liquid crystal elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes

Abstract

본 발명의 일 실시예는, 개구를 갖는 기판과, 상기 개구 주변의 표시영역에 배치되며, 제1전극, 제2전극, 및 상기 제1전극과 상기 제2전극 사이의 중간층을 포함하는 발광요소와, 상기 표시영역과 상기 개구 사이의 제1비표시영역에 배치된 적어도 하나의 격벽과, 상기 적어도 하나의 격벽 아래에 배치된 멀티-절연층, 및 상기 발광요소 상에 배치되며, 적어도 하나의 무기봉지층 및 유기봉지층을 포함하는 봉지층;을 포함하며, 상기 제2전극은 상기 표시영역으로부터 상기 제1비표시영역을 향해 연장되고, 상기 멀티-절연층은, 상기 제1비표시영역에서 상기 제2전극의 에지부 및 상기 적어도 하나의 격벽 사이에 위치하는 오목부를 포함하는, 표시 패널을 개시한다.

Description

표시 패널, 표시 패널의 제조 방법 및 표시 패널을 포함하는 전자 기기 {Display panel, manufacturing method of the display panel, and electronic apparatus including the display panel}
본 발명의 실시예들은 표시 패널, 표시 패널의 제조 방법 및 표시 패널을 포함하는 전자 기기에 관한 것이다.
근래에 표시 패널은 그 용도가 다양해지고 있다. 또한, 표시 패널의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
표시 패널 중 표시영역이 차지하는 면적을 확대하면서, 표시 패널에 접목 또는 연계하는 다양한 기능들이 추가되고 있다. 면적을 확대하면서 다양한 기능을 추가하기 위한 방안으로서 표시영역 중 일부를 이미지를 표현하는 기능 이외의 기능을 위해 사용하는 연구가 계속되고 있다.
본 발명의 실시예들은, 표시영역의 내측에 배치된 적어도 하나의 개구를 갖는 표시 패널과 그 제조 방법, 및 전자 기기를 개시한다.
본 발명의 일 실시예는, 전극 사이의 중간층을 포함하는 발광요소; 상기 표시영역과 상기 개구 사이의 제1비표시영역에 배치된 적어도 하나의 격벽; 상기 적어도 하나의 격벽 아래에 배치된 멀티-절연층; 및 상기 발광요소 상에 배치되며, 적어도 하나의 무기봉지층 및 유기봉지층을 포함하는 봉지층;을 포함하며, 상기 제2전극은 상기 표시영역으로부터 상기 제1비표시영역을 향해 연장되고, 상기 멀티-절연층은, 상기 제1비표시영역에서 상기 제2전극의 에지부 및 상기 적어도 하나의 격벽 사이에 위치하는 오목부를 포함하는, 표시 패널을 개시한다.
상기 멀티-절연층은 복수의 무기절연층들을 포함할 수 있다.
상기 유기봉지층은, 상기 제2전극의 상기 에지부 및 상기 오목부에 중첩할 수 있다.
상기 중간층은 상기 표시영역으로부터 상기 제1비표시영역을 향해 연장되는 유기물층을 더 포함하며, 상기 유기물층의 일부는 상기 제1비표시영역에서 상기 오목부를 커버할 수 있다.
상기 유기물층은, 상기 제1비표시영역에서 상호 이격되어 배치된 복수의 제1개구부들, 및 상기 복수의 제1개구부들에 의해 분리된 복수의 분리 부분들을 포함할 수 있다.
상기 유기물층의 상기 복수의 분리 부분들 중 적어도 어느 하나는, 상기 적어도 하나의 격벽의 상면 및 측면을 커버할 수 있다.
상기 적어도 하나의 격벽은 상기 표시영역에 가장 가까운 제1격벽을 포함하고, 상기 오목부는 상기 제1비표시영역에서 상기 제2전극의 에지부 및 상기 제1격벽 사이에 위치할 수 있다.
상기 적어도 하나의 격벽은, 상기 제1격벽 보다 상기 기판의 상기 개구에 인접한 제2격벽, 및 상기 제2격벽 보다 상기 기판의 상기 개구에 더 인접한 제3격벽을 더 포함할 수 있다.
상기 멀티-절연층은, 상기 제3격벽과 상기 기판의 상기 개구 사이에 위치하는 크랙방지 오목부를 더 포함할 수 있다.
본 발명의 다른 실시예는, 투과영역, 표시영역, 및 상기 투과영역과 상기 표시영역 사이의 제1비표시영역을 포함하는 표시 패널; 및 상기 표시 패널의 아래에 배치되고, 상기 투과영역에 대응하는 컴포넌트;를 포함하는 전자 기기이며, 상기 표시 패널은, 상기 투과영역에 대응하는 개구를 갖는 기판; 상기 개구 주변의 표시영역에 배치되며, 제1전극, 제2전극, 및 상기 제1전극과 상기 제2전극 사이의 중간층을 포함하는 발광요소; 상기 표시영역과 상기 개구 사이의 제1비표시영역에 배치된 적어도 하나의 격벽; 상기 적어도 하나의 격벽 아래에 배치된 복수의 무기절연층들을 포함하는 멀티-절연층; 및 상기 발광요소 상에 배치되며, 적어도 하나의 무기봉지층 및 유기봉지층을 포함하는 봉지층;을 포함하며, 상기 제2전극은 상기 표시영역으로부터 상기 제1비표시영역을 향해 연장되고, 상기 멀티-절연층은, 상기 제1비표시영역에서 상기 제2전극의 에지부 및 상기 적어도 하나의 격벽 사이에 위치하는 오목부를 포함할 수 있다.
상기 컴포넌트는 카메라 또는 센서를 포함할 수 있다.
상기 유기봉지층은, 상기 제2전극의 상기 에지부 및 상기 오목부에 중첩할 수 있다.
상기 중간층은 상기 표시영역으로부터 상기 제1비표시영역을 향해 연장되는 유기물층을 더 포함하며, 상기 유기물층의 일부는 상기 제1비표시영역에서 상기 오목부를 커버할 수 있다.
상기 유기물층은, 상기 제1비표시영역에서 상호 이격되어 배치된 복수의 제1개구부들, 및 상기 복수의 제1개구부들에 의해 분리된 복수의 분리 부분들을 포함할 수 있다.
상기 유기물층의 상기 복수의 분리 부분들 중 적어도 어느 하나는, 상기 적어도 하나의 격벽의 상면 및 측면을 커버할 수 있다.
상기 적어도 하나의 격벽은 상기 표시영역에 가장 가까운 제1격벽을 포함하고, 상기 오목부는 상기 제1비표시영역에서 상기 제2전극의 에지부 및 상기 제1격벽 사이에 위치할 수 있다.
상기 적어도 하나의 격벽은, 상기 제1격벽 보다 상기 기판의 상기 개구에 인접한 제2격벽, 및 상기 제2격벽 보다 상기 기판의 상기 개구에 더 인접한 제3격벽을 더 포함할 수 있다.
상기 멀티-절연층은, 상기 제3격벽과 상기 기판의 상기 개구 사이에 위치하는 크랙방지 오목부를 더 포함할 수 있다.
본 발명의 다른 실시예는, 투과영역, 표시영역, 및 상기 투과영역과 상기 표시영역 사이의 제1비표시영역을 포함하는 기판을 준비하는 공정; 상기 기판 상에 복수의 무기절연층을 포함하는 멀티-절연층을 형성하는 공정; 상기 제1비표시영역에 위치하도록 상기 멀티-절연층의 두께 방향을 따라 오목한 오목부를 형성하는 공정; 제1전극, 제2전극, 및 상기 제1전극과 상기 제2전극 사이의 중간층을 포함하는 발광요소를 형성하되, 상기 중간층에 포함된 유기물층 및 상기 제2전극은 상기 표시영역 및 상기 제1비표시영역에 형성되는, 공정; 상기 제1비표시영역에 배치된 적어도 하나의 격벽을 형성하는 공정; 상기 발광요소 상에 배치되며, 적어도 하나의 무기봉지층 및 유기봉지층을 포함하는 봉지층을 형성하는 공정; 및 상기 제1비표시영역에 배치된 상기 유기물층의 적어도 일부 및 상기 제2전극의 일부를 제거하는 공정;을 포함하며, 상기 제거하는 공정에 의해 상기 제2전극의 에지부는 상기 제1비표시영역에 위치하되, 상기 제2전극의 상기 에지부는 상기 오목부를 사이에 두고 상기 적어도 하나의 격벽의 반대편에 위치하는, 표시 패널의 제조 방법을 개시한다.
상기 제거하는 공정은, 레이저 빔을 조사하는 공정을 포함할 수 있다.
상기 제거하는 공정은, 상기 제1비표시영역에 위치하는 상기 유기물층의 일부들을 제거하여 상기 유기물층의 복수의 제1개구부들을 형성하는 공정을 포함하고, 상기 유기물층은 상기 복수의 제1개구부들에 의해 분리된 복수의 분리 부분들을 포함할 수 있다.
상기 적어도 하나의 격벽은, 상기 제1비표시영역에서 상호 이격된 복수의 격벽들을 포함하고, 상기 복수의 제1개구부들 중 어느 하나의 제1개구부는 상기 복수의 격벽들 중 이웃하는 격벽들 사이에 위치할 수 있다.
상기 복수의 제1개구부들 중 상기 표시영역에 가장 가까운 제1개구부는, 상기 오목부와 상기 적어도 하나의 격벽 사이에 위치할 수 있다.
상기 봉지층을 형성하는 단계는, 상기 표시영역 및 상기 제1비표시영역 상에 제1무기봉지층을 형성하는 공정; 상기 제1무기봉지층 상에 상기 유기봉지층을 형성하는 공정; 및 상기 유기봉지층 상에 제2무기봉지층을 형성하는 공정을 포함하되, 상기 유기봉지층은 상기 제2전극의 상기 에지부 및 상기 오목부에 중첩할 수 있다.
상기 오목부를 형성하는 공정은, 상기 적어도 하나의 격벽과 상기 투과영역 사이에 위치하는 크랙방지 오목부를 형성하는 공정을 더 포함할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명의 실시예들에 따르면, 개구를 포함하는 표시 패널 및 이를 포함하는 전자 기기의 수분 투습에 대한 문제 및 크랙의 발생에 대한 문제를 방지할 수 있으며, 유기발광다이오드의 제2전극의 에지부의 위치를 용이하게 제어할 수 있다. 이와 같은 효과는 예시적인 것으로, 실시예들에 따른 효과는 후술하는 내용을 통해 자세하게 설명한다.
도 1a 및 도 1b는 각각 본 발명의 일 실시예에 따른 전자 기기를 개략적으로 나타낸 사시도이다.
도 2는 일 실시예에 따른 표시 패널을 간략하게 나타낸 단면도로서, 도 1a의 I-I'선에 따른 단면도이다.
도 3a는 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 나타낸 평면도이고, 도 3b는 도 3a의 표시 패널을 개략적으로 나타낸 측면도이다.
도 4a는 본 발명의 일 실시예에 따른 표시 패널의 어느 하나의 발광다이오드에 연결된 등가 회로를 나타낸다.
도 4b는 본 발명의 다른 실시예에 따른 표시 패널의 어느 하나의 발광다이오드에 연결된 등가 회로를 나타낸다.
도 5는 본 발명의 일 실시예에 따른 표시 패널의 일부를 나타낸 평면도이다.
도 6은 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 나타낸 단면도로서, 도 5의 VI-VI'선에 따른 단면에 해당한다.
도 7은 도 6에 도시된 적어도 하나의 유기물층을 발췌하여 나타낸 평면도이다.
도 8은 도 6에 도시된 제2전극을 발췌하여 나타낸 평면도이다.
도 9는 도 6의 IX부분을 발췌하여 나타낸 단면도이다.
도 10a 내지 도 10e는 본 발명의 일 실시예에 따른 표시 패널의 제조 공정에 따른 단면도이다.
도 11a 내지 도 11d는 도 10e의 XI부분에 해당하는 단면 이미지이다.
도 12는 도 10b의 XII 부분을 발췌한 단면도이다.
도 13은 본 발명의 다른 실시예에 따른 표시 패널을 개략적으로 나타낸 단면도이다.
도 14는 본 발명의 다른 실시예에 따른 표시 패널의 제2비표시영역을 나타낸다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다.
본 명세서에서 "A 및/또는 B"은 A이거나, B이거나, A와 B인 경우를 나타낸다. 본 명세서에서"A 및 B 중 적어도 어느 하나"는 A이거나, B이거나, A와 B인 경우를 나타낸다.
도 1a 및 도 1b는 각각 본 발명의 일 실시예에 따른 전자 기기를 개략적으로 나타낸 사시도이다.
도 1a 및 도 1b를 참조하면, 전자 기기(1)는 동영상이나 정지영상을 표시하는 장치로서, 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(portable multimedia player), 내비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기뿐만 아니라, 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷(internet of things, IOT) 등의 다양한 제품의 표시 화면으로 사용될 수 있다. 또한, 일 실시예에 따른 전자 기기(1)는 스마트 워치(smart watch), 워치 폰(watch phone), 안경형 디스플레이, 및 헤드 장착형 디스플레이(head mounted display, HMD)와 같이 웨어러블 장치(wearable device)에 사용될 수 있다. 또한, 일 실시예에 따른 전자 기기(1)는 자동차의 계기판, 및 자동차의 센터페시아(center fascia) 또는 대쉬보드에 배치된 CID(Center Information Display), 자동차의 사이드 미러를 대신하는 룸 미러 디스플레이(room mirror display), 자동차의 뒷좌석용 엔터테인먼트로, 앞좌석의 배면에 배치되는 디스플레이로 사용될 수 있다. 전술한 전자 기기는 휠 수 있거나(bendable), 접을 수 있거나(foldable), 돌돌 말 수(rollable) 있다. 도 1a 및 도 1b에서는 설명의 편의를 위해 일 실시예에 따른 전자 기기(1)가 스마트 폰으로 사용되는 것을 도시한다.
전자 기기(1)는 평면상 직사각형 형태로 이루어질 수 있다. 예를 들어, 전자 기기(1)는 도 1a 및 도 1b과 같이 x방향의 단변과 y방향의 장변을 갖는 직사각형의 평면 형태를 가질 수 있다. x방향의 단변과 y방향의 장변이 만나는 모서리는 소정의 곡률을 갖도록 둥글게 형성되거나 직각으로 형성될 수 있다. 전자 기기(1)의 평면 형태는 직사각형에 한정되지 않고, 다른 다각형, 타원형, 또는 비정형 형상으로 형성될 수 있다.
전자 기기(1)는 투과영역(TA, 또는 제1영역) 및 투과영역(TA)을 적어도 부분적으로 둘러싸는 표시영역(DA, 또는 제2영역)을 포함할 수 있다. 전자 기기(1)는 투과영역(TA)과 표시영역(DA) 사이에 위치하는 제1비표시영역(NDA1, 또는 제3영역), 및 표시영역(DA)의 외측, 예컨대 표시영역(DA)을 둘러싸는 제2비표시영역(NDA2, 또는 제4영역)을 포함할 수 있다.
투과영역(TA)은 표시영역(DA)의 내측에 위치할 수 있다. 일 실시예로, 투과영역(TA)은 도 1a에 도시된 바와 같이 표시영역(DA)의 좌상측에 배치될 수 있다. 또는, 투과영역(TA)은 도 1b에 도시된 바와 같이 표시영역(DA)의 상측 중앙에 배치될 수 있다. 또는, 표시영역(DA)의 우상측에 배치되는 것과 같이 다양하게 배치될 수 있다. 본 명세서의 평면도 상에서 "좌", "우", "상", "하"는 전자 기기(1)의 수직한 방향에서 전자 기기(1)를 바라보았을 때의 방향을 가리킨다. 예를 들어, "좌"는 -x 방향, "우"는 +x 방향, "상"은 +y 방향, "하"는 -y 방향을 가리킨다. 도 1a 및 도 1b에서는 투과영역(TA)이 하나 배치된 것을 도시하나, 다른 실시예로서 투과영역(TA)은 복수 개 구비될 수 있다.
도 2는 일 실시예에 따른 표시 패널을 간략하게 나타낸 단면도로서, 도 1a의 I-I'선에 따른 단면도이다. 도 2는 도 1b의 II-II'선에 따른 단면을 나타내고 있으나, 도 1a에 도시된 전자 기기도 도 2에 도시된 것과 같은 구조를 가질 수 있다.
도 2를 참조하면, 전자 기기(1)는 표시 패널(10) 및 표시 패널(10)의 투과영역(TA)에 배치되는 컴포넌트(70)를 포함할 수 있다. 표시 패널(10) 및 컴포넌트(70)는 하우징(HS)에 수용될 수 있다.
표시 패널(10)은 기판(100), 표시층(200), 입력감지층(400), 광학 기능층(500), 및 커버 윈도우(600)를 포함할 수 있다.
표시층(200)은 이미지를 표시하기 위하여 빛을 방출하는 발광요소들 및 발광요소들에 전기적으로 연결되며 트랜지스터들을 포함하는 회로요소들을 포함할 수 있다.
입력감지층(400)은 외부의 입력, 예컨대 터치 이벤트에 따른 좌표정보를 획득할 수 있다. 입력감지층(400)은 감지전극(sensing electrode 또는 touch electrode) 및 감지전극과 연결된 신호라인(trace line)들을 포함할 수 있다. 입력감지층(400)은 표시층(200) 위에 배치될 수 있다. 입력감지층(400)은 뮤추얼 캡 방식 또는/및 셀프 캡 방식으로 외부 입력을 감지할 수 있다.
입력감지층(400)은 표시층(200) 상에 직접 형성되거나, 별도로 형성된 후 광학 투명 점착제와 같은 점착층을 통해 결합될 수 있다. 예컨대, 입력감지층(400)은 표시층(200)을 형성하는 공정 이후에 연속적으로 이뤄질 수 있으며, 이 경우 점착층은 입력감지층(400)과 표시층(200) 사이에 개재되지 않을 수 있다. 도 2에는 입력감지층(400)이 표시층(200)과 광학 기능층(500) 사이에 개재된 것을 도시하지만, 다른 실시예로서 입력감지층(400)은 광학 기능층(500) 위에 배치될 수 있다.
광학 기능층(500)은 반사 방지층을 포함할 수 있다. 반사 방지층은 커버 윈도우(600)를 통해 외부에서 표시 패널(10)을 향해 입사하는 빛(외부광)의 반사율을 감소시킬 수 있다. 반사 방지층은 위상지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다.
다른 실시예로, 반사 방지층은 블랙매트릭스와 컬러필터들을 포함할 수 있다. 컬러필터들은 표시층(200)의 발광다이오드들 각각에서 방출되는 빛의 색상을 고려하여 배열될 수 있다. 또 다른 실시예로, 반사 방지층은 상쇄간섭 구조물을 포함할 수 있다. 상쇄간섭 구조물은 서로 다른 층 상에 배치된 제1반사층과 제2반사층을 포함할 있다. 제1반사층 및 제2반사층에서 각각 반사된 제1반사광과 제2반사광은 상쇄 간섭될 수 있고, 그에 따라 외부광 반사율이 감소될 수 있다.
광학 기능층(500)은 렌즈층을 포함할 수 있다. 렌즈층은 표시층(200)에서 방출되는 빛의 출광 효율을 향상시키거나, 색편차를 줄일 수 있다. 렌즈층은 오목하거나 볼록한 렌즈 형상을 가지는 층을 포함하거나, 또는/및 굴절률이 서로 다른 복수의 층을 포함할 수 있다. 광학 기능층(500)은 전술한 반사 방지층 및 렌즈층을 모두 포함하거나, 이들 중 어느 하나를 포함할 수 있다.
표시 패널(10)은 개구(10H)를 포함할 수 있다. 이와 관련하여, 도 2는 기판(100), 표시층(200), 입력감지층(400), 및 광학 기능층(500)이 각각 제1 내지 제4개구(100H, 200H, 400H, 500H)를 포함하며, 제1 내지 제4개구(100H, 200H, 400H, 500H)들이 서로 중첩되는 것을 도시한다.
제1개구(100H)는 기판(100)의 상면으로부터 바닥면을 관통하는 관통홀일 수 있다. 제2개구(200H)는 표시층(200)의 상면으로부터 바닥면을 관통하는 관통홀일 수 있고, 제3개구(400H)는 입력감지층(400)의 상면으로부터 바닥면을 관통하는 관통홀일 수 있으며, 제4개구(500H)는 광학 기능층(500)의 상면으로부터 바닥면을 관통하는 관통홀일 수 있다. 제1 내지 제4개구(100H, 200H, 400H, 500H)는 투과영역(TA)에 서로 중첩하도록 위치할 수 있다. 제1 내지 제4개구(100H, 200H, 400H, 500H)의 크기(또는 직경)은 서로 같거나 서로 다를 수 있다.
다른 실시예로, 기판(100), 표시층(200), 입력감지층(400), 및 광학 기능층(500) 중 적어도 하나는 개구를 포함하지 않을 수 있다. 예컨대, 기판(100), 표시층(200), 입력감지층(400), 및 광학 기능층(500) 중에서 선택된 어느 한 개, 두 개, 또는 세 개의 구성요소는 개구를 포함하지 않을 수 있다.
커버 윈도우(600)는 광학 기능층(500) 상에 배치될 수 있다. 커버 윈도우(600)는 광학 기능층(500)과의 사이에 개재된 투명 광학 투명 점착제(OCA, optical clear adhesive)와 같은 점착층을 통해 결합될 수 있다. 커버 윈도우(600)는 글래스재 또는 플라스틱재를 포함할 수 있다. 플라스틱재는 폴리에테르술폰, 폴리아크릴레이트, 폴리에테르 이미드, 폴리에틸렌 나프탈레이트, 폴리에틸렌 테레프탈레이드, 폴리페닐렌 설파이드, 폴리아릴레이트, 폴리이미드, 폴리카보네이트 또는 셀룰로오스 아세테이트 프로피오네이트 등을 포함할 수 있다.
커버 윈도우(600)는 가요성을 갖는 윈도우를 포함할 수 있다. 예컨대, 커버 윈도우(600)는 폴리이미드 윈도우, 또는 초박형 글래스(ultra-thin glass) 윈도우를 포함할 수 있다.
투과영역(TA)은 전자 기기(1)에 다양한 기능을 부가하기 위한 컴포넌트(70)가 위치하는 일종의 컴포넌트 영역(예, 센서 영역, 카메라 영역, 스피커 영역 등)일 수 있다. 컴포넌트(70)는 표시 패널(10)의 개구(10H)와 중첩하게 배치될 수 있다.
컴포넌트(70)는 전자요소를 포함할 수 있다. 예컨대, 컴포넌트(70)는 빛이나 음향을 이용하는 전자요소일 수 있다. 예컨대, 전자요소는 적외선 센서와 같이 빛을 이용하는 센서, 빛을 수광하여 이미지를 촬상하는 카메라, 빛이나 음향을 출력하고 감지하여 거리를 측정하거나 지문 등을 인식하는 센서, 빛을 출력하는 소형 램프이거나, 소리를 출력하는 스피커 등을 포함할 수 있다. 빛을 이용하는 전자요소는, 가시광, 적외선광, 자외선광 등과 같이 다양한 파장 대역의 빛을 이용할 수 있다. 컴포넌트(70)로부터 외부로 출력되거나 외부로부터 컴포넌트(70)를 향해 진행하는 빛 또는/및 음향은 투과영역(TA)을 통해 이동할 수 있다.
다른 실시예로, 전자 기기(1)가 스마트 워치나 차량용 계기판으로 이용되는 경우, 컴포넌트(70)는 시계 바늘이나 소정의 정보(예, 차량 속도 등)를 지시하는 바늘 등을 포함하는 부재일 수 있다. 이 경우, 바늘과 같은 컴포넌트(70)가 외부로 노출될 수 있도록 커버 윈도우(600)는 도 2에 도시된 것과 달리 투과영역(TA)에 위치하는 개구를 포함할 수 있다. 또는, 전자 기기(1)가 스피커와 같은 컴포넌트(70)를 포함하는 경우에도 커버 윈도우(600)는 투과영역(TA)에 대응하는 개구를 포함할 수 있다.
도 3a는 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 나타낸 평면도이고, 도 3b는 도 3a의 표시 패널을 개략적으로 나타낸 측면도이다.
도 3a를 참조하면, 표시 패널(10)은 표시영역(DA), 투과영역(TA), 제1비표시영역(NDA1), 및 제2비표시영역(NDA2)을 포함할 수 있다.
표시영역(DA)은 이미지를 표시하는 부분으로, 표시영역(DA)은 예컨대, 원형, 타원형, 다각형, 특정 도형의 형상 등 다양한 형상을 가질 수 있다. 도 1에서는 표시영역(DA)이 대략 사각형의 형상을 갖는 것을 도시하지만, 다른 실시예로서 표시영역(DA)은 모서리가 둥근 대략 사각형의 형상을 가질 수 있다.
표시 패널(10)은 표시영역(DA)에 배치된 발광요소로서 발광다이오드(LED)들을 포함하며, 표시 패널(10)은 각 발광다이오드(LED)에서 방출되는 빛, 예컨대 적색, 녹색, 청색의 빛을 이용하여 이미지를 표시할 수 있다. 발광다이오드(LED)는 유기 발광층을 포함하는 유기 발광다이오드(organic light emitting diode)를 포함할 수 있다. 일부 실시예로, 발광다이오드(LED)는 무기물을 포함하는 무기 발광다이오드일 수 있다. 무기발광다이오드는 무기물 반도체 기반의 재료들을 포함하는 PN 접합 다이오드를 포함할 수 있다. PN 접합 다이오드에 순방향으로 전압을 인가하면 정공과 전자가 주입되고, 그 정공과 전자의 재결합으로 생기는 에너지를 빛 에너지로 변환시켜 소정의 색상의 빛을 방출할 수 있다. 전술한 무기발광다이오드는 수~수백 마이크로미터 또는 수~수백 나노미터의 폭을 가질 수 있다. 발광다이오드(LED)의 발광층은 전술한 유기물 또는 무기물을 포함할 수 있으나, 다른 실시예로서 발광다이오드(LED)의 발광층은 양자점을 포함할 수 있다. 바꾸어 말하면, 발광다이오드(LED)의 양자점 발광다이오드일 수 있다.
발광다이오드(LED)는 트랜지스터들을 포함하는 부화소회로(PC)에 전기적으로 연결되어 온/오프될 수 있다. 이와 관련하여 도 3a는 부화소회로(PC)에 전기적으로 연결된 신호선으로서 스캔선(SL) 및 데이터선(DL)을 도시한다. 부화소회로(PC)들은 표시영역(DA)에 배치될 수 있다.
투과영역(TA)은 표시영역(DA)의 내측에 배치되며, 표시영역(DA)에 의해 전체적으로 둘러싸일 수 있다. 투과영역(TA)은 도 3a에 도시된 바와 같이 표시영역(DA)의 상측 중앙에 배치될 수 있다. 다른 실시예로, 투과영역(TA)은 표시영역(DA)의 좌상측에 배치되거나 우상측과 같이 다양한 위치에 배치될 수 있다.
제1비표시영역(NDA1)은 발광다이오드(LED)가 배치되지 않는 비표시영역으로, 투과영역(TA)과 표시영역(DA) 사이에 위치할 수 있다. 제1비표시영역(NDA1)은 투과영역(TA)을 전체적으로 둘러쌀 수 있다. 제1비표시영역(NDA1)에는 투과영역(TA) 주변에 구비된 부화소회로(PC)들에 신호를 제공하는 신호라인들이 지나갈 수 있다. 예컨대, 데이터선(DL) 및/또는 스캔선(SL)은 표시영역(DA)을 y방향 및/또는 x방향을 따라 가로지르되, 데이터선(DL) 및/또는 스캔선(SL)의 일 부분들은 투과영역(TA)에 형성된 표시 패널(10)의 개구(10H, 또는 투과영역 TA)의 에지를 따라 제1비표시영역(NDA1)에서 우회할 수 있다. 일 실시예로서, 도 3a는 데이터선(DL)이 투과영역(TA) 주변을 우회하는 것을 도시한다.
제1비표시영역(NDA1)은 수분이 진행하는 것을 방지하기 위한 구조를 포함할 수 있다. 표시 패널(10)이 투과영역(TA)에 위치하는 개구(10H)를 포함하는 경우, 개구(10H)를 통해 유입될 수 있는 수분이 표시영역(DA)으로 진행하는 것을 방지하기 위한 구조가 제1비표시영역(NDA1)에 배치될 수 있다. 예컨대, 유기물로 형성된 층(예컨대, 후술할 제1기능층 및 제2기능층)은 표시영역(DA)을 전체적으로 커버하도록 표시영역(DA)에서는 연속적으로 형성될 수 있으나, 제1비표시영역(NDA1)에서는 불연속적으로 형성될 수 있다. 예컨대, 유기물로 형성된 층(예컨대, 후술할 제1 및 제2기능층)은, 제1비표시영역(NDA1)에 배치되며 상호 분리된 복수의 부분들을 포함할 수 있다.
제2비표시영역(NDA2)은 표시영역(DA)의 외측에 배치될 수 있다. 제2비표시영역(NDA2)은 표시영역(DA)을 전체적으로 둘러쌀 수 있다. 제2비표시영역(NDA2)의 일 부분(이하, 돌출 주변영역이라 함)은 표시영역(DA)으로부터 멀어지는 방향을 따라 연장될 수 있다. 다르게 말하면, 표시 패널(10)은 투과영역(TA), 제1비표시영역(NDA1), 표시영역(DA) 및 표시영역(DA)을 둘러싸는 제2비표시영역(NDA2)의 일 부분을 포함하는 메인영역(MR), 및 메인영역(MA)으로부터 일 방향을 따라 연장된 서브영역(SR)을 포함할 수 있다. 서브영역(SR)이 전술한 돌출 주변영역에 해당할 수 있다. 서브영역(SR)의 폭(x방향으로의 폭)은 메인영역(MR)의 폭(x방향으로의 폭) 보다 작을 수 있으며, 서브영역(SR)의 일부는 도 3b에 도시된 바와 같이 벤딩될 수 있다. 표시 패널(10)이 도 3b에 도시된 바와 같이 벤딩되는 경우, 표시 패널(10)을 포함하는 전자 기기(1, 도 1)를 바라볼 때 비표시영역인 제2비표시영역(NDA2)이 시인되지 않도록 하거나 시인되더라도 그 시인되는 면적이 최소화되도록 할 수 있다.
표시 패널(10)의 형상은 기판(100)의 형상과 실질적으로 동일할 수 있다. 예컨대, 기판(100)이 투과영역(TA), 제1비표시영역(NDA1), 표시영역(DA), 및 제2비표시영역(NDA2)을 포함한다고 할 수 있다. 또는, 기판(100)은 메인영역(MR) 및 서브영역(SR)을 포함한다고 할 수 있다.
제2비표시영역(NDA2)에는 각 부화소회로(PC)에 스캔신호를 제공하는 제1구동회로(2101)와 제2구동회로(2102), 각 부화소회로(PC)에 데이터신호를 제공하는 데이터 구동회로(2200), 및 제1전원전압(ELVDD, 도 4)을 제공하기 위한 구동전압공급선(3000), 및 제2전원전압(ELVSS, 도 4)을 제공하기 위한 공통전압공급선(4000)이 배치될 수 있다.
제1구동회로(2101)와 제2구동회로(2102)는 표시영역(DA)을 사이에 두고 반대편에 위치할 수 있다. 투과영역(TA)을 중심으로 좌측에 배치된 스캔선(SL)은 제1구동회로(2101)에 전기적으로 연결될 수 있고, 투과영역(TA)을 중심으로 우측에 배치된 스캔선(SL)은 제2구동회로(2102)에 전기적으로 연결될 수 있다.
데이터 구동회로(2200)는 표시영역(DA)을 지나는 데이터선(DL)을 통해 데이터신호를 부화소회로(PC)에 전달할 수 있다. 구동전압공급선(3000)은 표시영역(DA)의 일측에 배치될 수 있고, 공통전압공급선(4000)은 표시영역(DA)의 주변을 부분적으로 둘러쌀 수 있다.
기판(100)의 일측에는 제1단자부(TD1)가 위치할 수 있다. 제1단자부(TD1) 상에는 인쇄회로기판(5000)이 부착될 수 있다. 인쇄회로기판(5000)은 제1단자부(TD1)와 전기적으로 연결되는 제2단자부(TD2)를 포함하며, 제어부(6000)는 인쇄회로기판(5000) 상에 배치될 수 있다. 제어부(6000)의 제어신호들은 제1 및 제2단자부(TD1, TD2)를 통해 제1 및 제2구동회로(3031, 3032), 데이터 구동회로(4000), 구동전압공급선(3000), 및 공통전압공급선(4000)에 각각 제공될 수 있다.
도 3a에는 데이터 구동회로(2200)가 기판(100) 상에 배치된 것을 도시하나, 다른 실시예에 따르면, 데이터 구동회로(2200)는 표시 패널(10)의 일 측에 배치된 패드와 전기적으로 접속된 회로기판(printed circuit board) 상에 배치될 수 있다. 회로기판은 가요성을 가질 수 있으며, 회로기판의 일부는 기판(100)의 배면 아래에 위치하도록 구부러질 수 있다.
도 4a는 본 발명의 일 실시예에 따른 표시 패널의 어느 하나의 발광다이오드에 연결된 등가 회로를 나타낸다. 앞서 도 3을 참조하여 설명한 바와 같이 발광다이오드의 발광층은 유기물, 무기물, 양자점 등을 포함할 수 있으며, 일 실시예로서 도 4a는 발광다이오드가 유기발광다이오드(OLED)인 경우로 설명한다. 도 4a는 발광다이오드가 유기발광다이오드(OLED)를 포함하는 것을 도시하고 있으나, 다른 실시예로서 표시 패널(10)은 유기발광다이오드(OLED) 대신에 앞서 설명한 무기발광다이오드나 양자점발광다이오드를 포함할 수 있음은 앞서 설명한 바와 같다.
유기발광다이오드(OLED)는 부화소회로(PC)에 전기적으로 연결될 수 있다. 도 4a를 참조하면, 부화소회로(PC)는 제1 내지 제7 트랜지스터(T1, T2, T3, T4, T5, T6, T7), 스토리지 커패시터(storage capacitor, Cst), 및 부스트 커패시터(boost capacitor, Cbt)를 포함할 수 있다. 일부 실시예로서, 부화소회로(PC)는 부스트 커패시터(Cbt)를 포함하지 않을 수 있으며, 이하에서는 설명의 편의를 위하여 부스트 커패시터(Cbt)를 포함하는 부화소회로(PC)로 설명한다.
제1 내지 제7 트랜지스터(T1, T2, T3, T4, T5, T6, T7) 중 일부는 NMOS(n-channel MOSFET)이고, 나머지는 PMOS(p-channel MOSFET)일 수 있다. 예컨대, 제3 및 제4트랜지스터(T3, T4)는 NMOS(n-channel MOSFET)이고, 나머지는 PMOS(p-channel MOSFET)일 수 있다. 다른 실시예로, 제3, 제4, 및 제7 트랜지스터(T3, T4, T7)는 NMOS(n-channel MOSFET)이고, 나머지는 PMOS(p-channel MOSFET)일 수 있다. 또는, 제1 내지 제7 트랜지스터(T1, T2, T3, T4, T5, T6, T7) 중 하나의 트랜지스터만 NMOS(n-channel MOSFET)이고, 나머지는 PMOS(p-channel MOSFET)일 수 있다.
제1 내지 제7 트랜지스터(T1, T2, T3, T4, T5, T6, T7), 스토리지 커패시터(Cst), 및 부스트 커패시터(Cbt)는 신호선에 연결될 수 있다. 신호선은 제1스캔신호(Sn)를 전달하는 제1스캔선(SL1), 제2스캔신호(Sn')를 전달하는 제2스캔선(SL2), 이전 스캔신호(Sn-1)를 전달하는 이전 스캔선(SLp), 발광제어신호(En)를 전달하는 발광제어선(133), 이후 스캔신호(Sn+1)를 전달하는 이후 스캔선(SLn, next scan line), 및 제1스캔선(SL1)과 교차하며 데이터신호(Dm)를 전달하는 데이터선(171)을 포함할 수 있다.
구동전압선(175)은 제1트랜지스터(T1)에 구동전압(ELVDD)을 전달하며, 제1및 제2초기화 전압선(145, 165)은 초기화하는 초기화전압(Vint)을 전달할 수 있다.
제1트랜지스터(T1)는 구동 트랜지스터일 수 있다. 제1트랜지스터(T1)의 제1게이트전극(또는 제1제어전극)은 스토리지 커패시터(Cst)와 연결되어 있고, 구동 트랜지스터(T1)의 제1전극은 제5트랜지스터(T5)를 경유하여 구동전압선(175)에 전기적으로 연결되며, 제1트랜지스터(T1)의 제2전극은 제6트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)의 화소전극과 전기적으로 연결될 수 있다. 제1트랜지스터(T1)의 제1전극 및 제2전극 중 하나는 소스전극이고 다른 하나는 드레인전극일 수 있다. 제1트랜지스터(T1)는 제2트랜지스터(T2)의 스위칭 동작에 따라 데이터신호(Dm)를 전달받아 유기발광다이오드(OLED)에 구동전류(Id)를 공급할 수 있다.
제2트랜지스터(T2)는 스위칭 트랜지스터일 수 있다. 제2트랜지스터(T2)의 제2게이트전극(또는 제2제어전극)은 제1스캔선(SL1)에 연결되어 있고, 제2트랜지스터(T2)의 제1전극은 데이터선(171)에 연결되어 있으며, 제2트랜지스터(T2)의 제2전극은 제1트랜지스터(T1)의 구동 제1전극에 연결되어 있으면서 제5트랜지스터(T5)를 경유하여 구동전압선(175)에 전기적으로 연결되어 있다. 제2트랜지스터(T2)의 제1전극 및 제2전극 중 하나는 소스전극이고 다른 하나는 드레인전극일 수 있다. 제2트랜지스터(T2)는 제1스캔선(SL1)을 통해 전달받은 제1스캔신호(Sn)에 따라 턴-온되어 데이터선(171)으로 전달된 데이터신호(Dm)를 제1트랜지스터(T1)의 제1전극으로 전달하는 스위칭 동작을 수행할 수 있다.
제3트랜지스터(T3)는 제1트랜지스터(T1)의 문턱 전압을 보상하는 보상 트랜지스터일 수 있다. 제3트랜지스터(T3)의 제3게이트전극(또는 보상 제어전극)은 제2스캔선(SL2)에 연결되어 있다. 제3트랜지스터(T3)의 제1전극은 노드연결선(166)을 통하여 스토리지 커패시터(Cst)의 하부전극(CE1) 및 제1트랜지스터(T1)의 제1게이트전극에 연결되어 있다. 제3트랜지스터(T3)의 제1전극은 제4트랜지스터(T4)에 연결될 수 있다. 제3트랜지스터(T3)의 제2전극은 제1트랜지스터(T1)의 제2전극에 연결되어 있으면서 제6트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)의 화소전극과 전기적으로 연결되어 있다. 제3트랜지스터(T3)의 제1전극 및 제2전극 중 하나는 소스전극이고 다른 하나는 드레인전극일 수 있다.
제3트랜지스터(T3)는 제2스캔선(SL2)을 통해 전달받은 제2스캔신호(Sn')에 따라 턴-온되어 제1트랜지스터(T1)의 제1게이트전극과 제2전극을 전기적으로 연결하여 제1트랜지스터(T1)를 다이오드 연결시킨다.
제4트랜지스터(T4)는 제1트랜지스터(T1)의 제1게이트전극을 초기화하는 제1초기화 트랜지스터일 수 있다. 제4트랜지스터(T4)의 제4게이트전극(또는 제4제어전극)은 이전 스캔선(SLp)에 연결되어 있다. 제4트랜지스터(T4)의 제1전극은 제1초기화 전압선(145)에 연결되어 있다. 제4트랜지스터(T4)의 제2전극은 스토리지 커패시터(Cst)의 하부전극(CE1), 제3트랜지스터(T3)의 제1전극 및 제1트랜지스터(T1)의 제1게이트전극에 연결될 수 있다. 제4트랜지스터(T4)의 제1전극 및 제2전극 중 하나는 소스전극이고 다른 하나는 드레인전극일 수 있다. 제4트랜지스터(T4)는 이전 스캔선(SLp)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴-온되어 초기화전압(Vint)을 제1트랜지스터(T1)의 제1게이트전극에 전달하여 제1트랜지스터(T1)의 제1게이트전극의 전압을 초기화시키는 초기화동작을 수행할 수 있다.
제5트랜지스터(T5)는 동작제어 트랜지스터일 수 있다. 제5트랜지스터(T5)의 제5게이트전극(또는 제5제어전극)은 발광제어선(133)에 연결되어 있으며, 제5트랜지스터(T5)의 제1전극은 구동전압선(175)과 연결되어 있고, 제5트랜지스터(T5)의 제2전극은 제1트랜지스터(T1)의 구동 제1전극 및 제2트랜지스터(T2)의 제2전극과 연결되어 있다. 제5트랜지스터(T5)의 제1전극 및 제2전극 중 하나는 소스전극이고 다른 하나는 드레인전극일 수 있다.
제6트랜지스터(T6)는 발광제어 트랜지스터일 수 있다. 제6트랜지스터(T6)의 제6게이트전극(또는 제6제어전극)은 발광제어선(133)에 연결되어 있고, 제6트랜지스터(T6)의 제1전극은 제1트랜지스터(T1)의 제2전극 및 제3트랜지스터(T3)의 제2전극에 연결되어 있으며, 제6트랜지스터(T6)의 제2전극은 제7트랜지스터(T7)의 제2전극 및 유기발광다이오드(OLED)의 화소전극에 전기적으로 연결되어 있다. 제6트랜지스터(T6)의 제1전극 및 제2전극 중 하나는 소스전극이고 다른 하나는 드레인전극일 수 있다.
제5트랜지스터(T5) 및 제6트랜지스터(T6)는 발광제어선(133)을 통해 전달받은 발광제어신호(En)에 따라 동시에 턴-온되어, 구동전압(ELVDD)이 유기발광다이오드(OLED)에 전달되어 유기발광다이오드(OLED)에 구동전류(Id)가 흐르도록 할 수 있다.
제7트랜지스터(T7)는 유기발광다이오드(OLED)의 화소전극을 초기화하는 제2초기화 트랜지스터일 수 있다. 제7트랜지스터(T7)의 제7게이트전극(또는 제7제어전극)은 이후 스캔선(SLn)에 연결되어 있다. 제7트랜지스터(T7)의 제1전극은 제2초기화 전압선(165)에 연결되어 있다. 제7트랜지스터(T7)의 제2전극은 제6트랜지스터(T6)의 제2전극 및 유기발광다이오드(OLED)의 화소전극에 연결되어 있다. 제7트랜지스터(T7)는 이후 스캔선(SLn)을 통해 전달받은 이후 스캔신호(Sn+1)에 따라 턴-온되어 유기발광다이오드(OLED)의 화소전극을 초기화시킬 수 있다. 도 4a는 제7트랜지스터(T7)는 이후 스캔선(SLn)에 연결된 것을 도시하고 있으나, 제7트랜지스터(T7)는 발광제어선(133)에 연결되어 발광제어신호(En)에 따라 구동될 수 있다.
스토리지 커패시터(Cst)는 하부전극(CE1)과 상부전극(CE2)을 포함한다. 스토리지 커패시터(Cst)의 하부전극(CE1)은 제1트랜지스터(T1)의 제1게이트전극과 연결되며, 스토리지 커패시터(Cst)의 상부전극(CE2)은 구동전압선(175)과 연결된다. 스토리지 커패시터(Cst)는 제1트랜지스터(T1)의 제1게이트전극의 전압과 구동전압(ELVDD) 차에 대응하는 전하를 저장할 수 있다.
부스트 커패시터(Cbt)는 제3전극(CE3) 및 제4전극(CE4)을 포함한다. 제3전극(CE3)은 제2트랜지스터(T2)의 제2게이트전극 및 제1스캔선(SL1)에 연결되며, 제4전극(CE4)은 제3트랜지스터(T3)의 제1전극 및 노드연결선(166)에 연결될 수 있다. 부스트 커패시터(Cbt)는 제1스캔선(SL1)으로 공급되는 제1스캔신호(Sn)가 턴-오프될 때, 제1노드(N1)의 전압을 상승시킬 수 있으며, 제1노드(N1)의 전압이 상승되면 블랙 계조를 선명하게 표현할 수 있다.
제1노드(N1)는 제1트랜지스터(T1)의 제1게이트전극, 제3트랜지스터(T3)의 제1전극, 제4트랜지스터(T4)의 제2전극, 및 부스트 커패시터(Cbt)의 제4전극(CE4)이 연결되는 영역일 수 있다.
일 실시 형태로, 도 4a는 제3 및 제4트랜지스터(T3, T4)는 NMOS(n-channel MOSFET)이고, 제1, 제2, 제5 내지 제7 트랜지스터(T1, T2, T5, T6, T7)은 PMOS(p-channel MOSFET)인 것을 설명하고 있다. 디스플레이장치의 밝기에 직접적으로 영향을 미치는 제1트랜지스터(T1)의 경우 높은 신뢰성을 갖는 다결정 실리콘으로 구성된 반도체층을 포함하도록 구성하며, 이를 통해 고해상도의 표시 장치를 구현할 수 있다.
도 4b는 본 발명의 다른 실시예에 따른 표시 패널의 어느 하나의 발광다이오드에 연결된 등가 회로를 나타낸다. 도 4a를 참조하여 설명한 부화소회로(PC)는 제3 및 제4트랜지스터(T3, T4)는 NMOS(n-channel MOSFET)이고, 제1, 제2, 제5 내지 제7 트랜지스터(T1, T2, T5, T6, T7)은 PMOS(p-channel MOSFET)인 것을 설명하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로, 도 4b에 도시된 바와 같이 제1 내지 제7 트랜지스터(T1, T2, T3, T4, T5, T6, T7)는 모두 PMOS(p-channel MOSFET)일 수 있으며, 부스터 커패시터는 생략될 수 있다.
도 4b에 도시된 바와 같이, 제2트랜지스터(T2)와 제3트랜지스터(T3)는 모두 동일한 스캔선, 예컨대 제1스캔선(SL1)에 연결될 수 있다. 다른 구성요소들은 앞서 도 4a를 참조하여 설명한 바와 같다.
도 5는 본 발명의 일 실시예에 따른 표시 패널의 일부를 나타낸 평면도이다.
도 5를 참조하면, 부화소(P)들이 표시영역(DA)에 배치되며, 투과영역(TA)과 표시영역(DA) 사이에는 제1비표시영역(NDA1)이 위치할 수 있다.
투과영역(TA)에 인접한 부화소(P)들은 평면상에서 투과영역(TA)을 중심으로 상호 이격되어 배치될 수 있다. 부화소(P)들은 투과영역(TA)을 중심으로 상하로 이격되어 배치되거나, 투과영역(TA)을 중심으로 좌우로 이격되어 배치될 수 있다. 부화소(P)는 빛이 방출되는 최소면적으로서, 적색, 녹색, 또는 청색의 빛이 방출되는 영역이다. 부화소(P)의 빛은 앞서 도 3을 참조하여 설명한 발광다이오드를 통해 구현되며, 부화소(P)들의 위치는 각각 발광다이오드들의 위치에 해당한다. 따라서, 부화소(P)들이 평면상에서 투과영역(TA)을 중심으로 상호 이격되어 배치된다고 함은 발광다이오드들이 평면 상에서 투과영역(TA)을 중심으로 상호 이격되어 배치되는 것을 나타낼 수 있다. 예컨대, 평면상에서, 발광다이오드들은 투과영역(TA)을 중심으로 상하로 이격되어 배치되거나, 투과영역(TA)을 중심으로 좌우로 이격되어 배치될 수 있다.
각 부화소(P)의 발광다이오드에 전기적으로 연결된 부화소회로로 신호를 공급하는 신호라인들 중 투과영역(TA)과 인접한 신호라인들은 투과영역(TA) 및/또는 개구(10H)를 우회할 수 있다. 표시영역(DA)을 지나는 데이터선들 중 일부 데이터선(DL)은, 투과영역(TA)을 사이에 두고 위와 아래에 각각 배치된 부화소(P)들에 데이터신호를 제공하도록 ±y방향으로 연장되되, 제1비표시영역(NDA1)에서 투과영역(TA) 및/또는 개구(10H)의 에지를 따라 우회할 수 있다. 표시영역(DA)을 지나는 스캔선들 중 일부 스캔선(SL)은, 투과영역(TA)을 사이에 두고 좌우에 각각 배치되며 상호 이격될 수 있다. 예컨대, 투과영역(TA)을 사이에 두고 좌측의 스캔선(SL)과 우측의 스캔선(SL)은 동일한 행에 위치하되 서로 분리 및 이격될 수 있다.
제1비표시영역(NDA1)에는 전술한 데이터선(DL)들의 우회부분(DL-C) 보다 투과영역(TA)에 더 인접하게 배치된 적어도 하나의 격벽이 위치할 수 있다. 이와 관련하여 도 5는 제1 내지 제3격벽(PW1, PW2, PW3)을 도시하고 있다. 제1 내지 제3격벽(PW1, PW2, PW3)은 각각 투과영역(TA) 및/또는 개구(10H)를 둘러싸는 폐루프 형상으로, 제1 내지 제3격벽(PW1, PW2, PW3)은 제1비표시영역(NDA1)에서 상호 이격되어 배치될 수 있다.
제1비표시영역(NDA1)에는 데이터선(DL)들의 우회부분(DL-C)과 적어도 하나의 격벽 사이에 위치하는 오목부(RC)가 위치할 수 있다. 오목부(RC)는 표시 패널에 배치된 멀티-절연층(예컨대, 멀티-무기절연층)의 일부를 제거하여 형성된 일종의 홈에 해당할 수 있다. 오목부(RC)는 평면상에서 도 5에 도시된 바와 같이 투과영역(TA) 및/또는 개구(10H)를 둘러싸는 폐루프 형상일 수 있다.
도 6은 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 나타낸 단면도로서, 도 5의 VI-VI'선에 따른 단면에 해당하며, 도 7은 도 6에 도시된 적어도 하나의 유기물층을 발췌하여 나타낸 평면도이고, 도 8은 도 6에 도시된 제2전극을 발췌하여 나타낸 평면도이며, 도 9는 도 6의 IX부분을 발췌하여 나타낸 단면도이다. 도 6은 설명의 편의 상 앞서 도 2를 참조하여 설명한 표시 패널(10)에서 광학기능층(50, 도 2) 및 커버 윈도우(60, 도 2)을 생략하고 도시한다.
도 6을 참조하면, 표시 패널(10)은 투과영역(TA)에 위치하는 개구(10H)를 포함할 수 있다. 개구(10H)는 표시 패널(10)의 상면과 하면을 관통하는 관통홀의 형상일 수 있다.
표시 패널(10)이 투과영역(TA)에 위치하는 개구(10H)를 포함한다고 함은, 표시 패널(10)에 포함된 복수의 층들도 투과영역(TA)에 위치하는 개구를 포함하는 것을 나타낼 수 있다. 기판(100)은 투과영역(TA)에 위치하는 제1개구(100H)를 포함할 수 있으며, 기판(100)의 제1개구(100H)는 기판(100)의 상면으로부터 하면을 관통하는 관통홀 형상을 갖는다.
도 6의 표시영역(DA)을 살펴보면, 기판(100) 상에 부화소회로(PC)가 배치되고, 부화소회로(PC) 상에 유기발광다이오드(OLED)가 배치될 수 있다. 도 6 투과영역(TA)에 가장 가까이 배치된 부화소회로(PC) 및 유기발광다이오드(OLED)를 도시하고 있다. 도 6에 도시된 부화소회로(PC) 및 유기발광다이오드(OLED)의 구조는 투과영역(TA)으로부터 멀리 배치된 다른 부화소회로(PC) 및 유기발광다이오드(OLED)의 구조와 동일하다.
기판(100)은 글래스재 또는 고분자 수지를 포함할 수 있다. 예컨대, 고분자 수지는 폴리에테르술폰, 폴리아크릴레이트, 폴리에테르 이미드, 폴리에틸렌 나프탈레이트, 폴리에틸렌 테레프탈레이드, 폴리페닐렌 설파이드, 폴리아릴레이트, 폴리이미드, 폴리카보네이트 또는 셀룰로오스 아세테이트 프로피오네이트 등을 포함할 수 있다. 고분자 수지를 포함하는 기판(100)은 플렉서블, 롤러블 또는 벤더블 특성을 가질 수 있다. 기판(100)은 전술한 고분자 수지를 포함하는 층 및 무기층(미도시)을 포함하는 다층 구조일 수 있다.
버퍼층(201)은 기판(100)의 상면 상에 배치될 수 있다. 버퍼층(201)은 불순물이 트랜지스터의 반도체층으로 침투하는 것을 방지할 수 있다. 버퍼층(201)은 실리콘나이트라이드, 실리콘옥시나이트라이드 및 실리콘옥사이드와 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단층 또는 다층일 수 있다.
부화소회로(PC)는 버퍼층(201) 상에 배치될 수 있다. 부화소회로(PC)는 앞서 도 4a를 참조하여 설명한 바와 같이 복수의 트랜지스터들 및 스토리지 커패시터를 포함할 수 있다. 이와 관련하여 도 6은 제1트랜지스터(T1), 제3트랜지스터(T3), 및 스토리지 커패시터(Cst)를 도시한다.
제1트랜지스터(T1)는 버퍼층(201) 상의 반도체층(이하, 제1반도체층이라 함, A1) 및 제1반도체층(A1)의 채널영역(C1)과 중첩하는 게이트전극(이하, 제1게이트전극이라 함, GE1)을 포함할 수 있다. 제1반도체층(A1)은 실리콘계 반도체물질, 예컨대 폴리 실리콘을 포함할 수 있다. 제1반도체층(A1)은 채널영역(C1)과 채널영역(C1)의 양측에 배치된 제1영역(B1) 및 제2영역(D1)을 포함할 수 있다. 제1영역(B1) 및 제2영역(D1)은 채널영역(C1) 보다 고농도의 불순물을 포함하는 영역으로, 제1영역(B1) 및 제2영역(D1) 중 어느 하나는 소스영역이고 다른 하나는 드레인영역에 해당할 수 있다.
제1반도체층(A1)과 제1게이트전극(GE1) 사이에는 제1게이트절연층(203)이 배치될 수 있다. 제1게이트절연층(203)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드와 같은 무기절연물을 포함할 수 있으며, 전술한 무기절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
제1게이트전극(GE1)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 전술한 물질을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
스토리지 커패시터(Cst)는 서로 중첩하는 하부전극(CE1) 및 상부전극(CE2)을 포함할 수 있다. 일 실시예로, 스토리지 커패시터(Cst)의 하부전극(CE1)은 제1게이트전극(GE1)을 포함할 수 있다. 바꾸어 말하면, 제1게이트전극(GE1)은 스토리지 커패시터(Cst)의 하부전극(CE1)을 포함할 수 있다. 예컨대, 제1게이트전극(GE1)과 스토리지 커패시터(Cst)의 하부전극(CE1)은 일체로 형성될 수 있다.
스토리지 커패시터(Cst)의 하부전극(CE1)과 상부전극(CE2) 사이에는 제1층간절연층(205)이 배치될 수 있다. 제1층간절연층(205)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드와 같은 무기절연물을 포함할 수 있으며, 전술한 무기절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
스토리지 커패시터(Cst)의 상부전극(CE2)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu) 및/또는 티타늄(Ti)과 같은 저저항의 도전 물질을 포함할 수 있으며, 전술한 물질로 이루어진 단일층 또는 다층 구조를 포함할 수 있다.
스토리지 커패시터(Cst) 상에는 제2층간절연층(207)이 배치될 수 있다. 제2층간절연층(207)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드와 같은 무기절연물을 포함할 수 있으며, 전술한 무기절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
제3트랜지스터(T3)의 반도체층(이하, 제3반도체층이라 함, A3)은 제2층간절연층(207) 상에 배치될 수 있다. 제3반도체층(A3)은 산화물계 반도체 물질을 포함할 수 있다. 예컨대, 제3반도체층(A3)은 Zn 산화물계 물질, 예컨대 Zn 산화물, In-Zn 산화물, Ga-In-Zn 산화물 등으로 형성될 수 있다. 일부 실시예에서, 제3반도체층(A3)은 ZnO에 인듐(In)과 갈륨(Ga), 주석(Sn)과 같은 금속이 함유된 IGZO(In-Ga-Zn-O), ITZO(In-Sn-Zn-O), 또는 IGTZO(In-Ga-Sn-Zn-O) 반도체일 수 있다.
제3반도체층(A3)은 채널영역(C3) 및 채널영역(C3)의 양측에 배치된 제1영역(B3) 및 제2영역(D3)을 포함할 수 있다. 제1영역(B3) 및 제2영역(D3) 중 어느 하는 소스영역이고 다른 하나는 드레인 영역에 해당할 수 있다.
제3트랜지스터(T3)는 제3반도체층(A3)의 채널영역(C3)에 중첩하는 게이트전극(이하, 제3게이트전극이라 함, GE3)을 포함할 수 있다. 제3게이트전극(GE3)은 제3반도체층(A3)의 아래에 배치된 하부게이트전극(G3A) 및 채널영역(C3)의 위에 배치된 상부게이트전극(G3B)을 포함하는 이중 게이트 구조를 가질 수 있다.
하부게이트전극(G3A)은 스토리지 커패시터(Cst)의 상부전극(CE2)과 동일한 층(예, 제1층간절연층, 205) 상에 배치될 수 있다. 하부게이트전극(G3A)은 스토리지 커패시터(Cst)의 상부전극(CE2)과 동일한 물질을 포함할 수 있다.
상부게이트전극(G3B)은 제2게이트절연층(209)을 사이에 두고 제3반도체층(A3) 위에 배치될 수 있다. 제2게이트절연층(209)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드와 같은 무기절연물을 포함할 수 있으며, 전술한 무기절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
제3층간절연층(210)은 상부게이트전극(G3B) 상에 배치될 수 있다. 제3층간절연층(210)은 실리콘옥시나이트라이드와 같은 무기절연물을 포함할 수 있으며, 전술한 무기절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
도 6은 스토리지 커패시터(Cst)의 상부전극(CE2)이 제3게이트전극(GE3)의 하부게이트전극(G3A)과 동일한 층 상에 배치된 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로, 스토리지 커패시터(Cst)의 상부전극(CE2)은 제3반도체층(A3)과 동일한 층 상에 배치될 수 있으며, 제3반도체층(A3)의 제1영역(B3) 및 제2영역(D3)과 동일한 물질을 포함할 수 있다.
제1트랜지스터(T1)와 제3트랜지스터(T3)는 노드연결선(166)을 통해 전기적으로 연결될 수 있다. 노드연결선(166)은 제3층간절연층(210) 상에 배치될 수 있다. 노드연결선(166)의 일측은 제1트랜지스터(T1)의 제1게이트전극(GE1)에 접속될 수 있고, 노드연결선(166)의 타측은 제3트랜지스터(T3)의 제3반도체층(A3)의 제1영역(B3)에 접속될 수 있다.
노드연결선(166)은 알루미늄(Al), 구리(Cu), 및/또는 티타늄(Ti)을 포함할 수 있으며, 전술한 물질을 포함하는 단층 또는 다층으로 이루어질 수 있다. 예컨대, 노드연결선(166)은 티타늄층/알루미늄층/티타늄층의 3층 구조를 가질 수 있다.
제1유기절연층(211)은 노드연결선(166) 상에 배치될 수 있다. 제1유기절연층(211)은 유기절연물을 포함할 수 있다. 유기절연물은 아크릴, BCB(Benzocyclobutene), 폴리이미드(polyimide) 또는 HMDSO(Hexamethyldisiloxane) 등을 포함할 수 있다.
데이터선(DL) 및 구동전압선(PL)은 제1유기절연층(211) 상에 배치될 수 있으며, 제2유기절연층(213)으로 커버될 수 있다. 데이터선(DL) 및 구동전압선(PL)은 알루미늄(Al), 구리(Cu), 및/또는 티타늄(Ti)을 포함할 수 있으며, 전술한 물질을 포함하는 단층 또는 다층으로 이루어질 수 있다. 예컨대, 데이터선(DL) 및 구동전압선(PL)은 티타늄층/알루미늄층/티타늄층의 3층 구조를 가질 수 있다.
제2유기절연층(213)은 아크릴, BCB, 폴리이미드 및/또는 HMDSO와 같은 유기절연물을 포함할 수 있다. 도 6은 데이터선(DL) 및 구동전압선(PL)이 제1유기절연층(211) 상에 형성된 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 데이터선(DL) 및 구동전압선(PL) 중 어느 하나는 노드연결선(166)과 동일한 층, 예컨대 제3층간절연층(210) 상에 배치될 수 있다.
유기발광다이오드(OLED)의 제1전극(221)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 다른 실시예로, 제1전극(221)은 전술한 반사막의 위 및/또는 아래에 도전성 산화물층을 더 포함할 수 있다. 도전성 산화물층은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3: indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 및/또는 알루미늄징크옥사이드(AZO; aluminum zinc oxide)를 포함할 수 있다. 일 실시예로, 제1전극(221)은 ITO층/Ag층/ ITO층의 3층 구조를 가질 수 있다.
뱅크층(215)은 제1전극(221) 상에 배치될 수 있다. 뱅크층(215)은 제1전극(221)에 중첩하는 개구를 포함하되, 제1전극(221)의 에지를 커버할 수 있다. 뱅크층(215)은 폴리이미드와 같은 유기절연물을 포함할 수 있다.
뱅크층(215) 상에는 스페이서(217)가 형성될 수 있다. 스페이서(217)는 뱅크층(215)과 동일한 공정에서 함께 형성되거나, 별개의 공정에서 각각 개별적으로 형셩될 수 있다. 일 실시예로, 스페이서(217)는 폴리이미드와 같은 유기 절연물을 포함할 수 있다. 또는, 뱅크층(215)은 차광성 염료를 포함하는 유기절연물을 포함하고 스페이서(217)는 폴리이미드와 같은 유기 절연물을 포함할 수 있다.
중간층(222)은 발광층(222b)을 포함한다. 중간층(222)은 발광층(222b)의 아래에 배치된 제1기능층(222a) 및/또는 발광층(222b)의 위에 배치된 제2기능층(222c)을 포함할 수 있다. 발광층(222b)은 소정의 색상의 빛을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다. 제2기능층(222c)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다. 제1기능층(222a) 및 제2기능층(222c)은 유기물을 포함할 수 있다.
제2전극(223)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 제2전극(223)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 제2전극(223)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다.
발광층(222b)은 뱅크층(215)의 개구를 통해 제1전극(221)과 중첩하도록 표시영역(DA) 상에 형성될 수 있다. 반면, 중간층에 포함된 유기물층, 예컨대 제1기능층(222a)과 제2기능층(222c)은 표시영역(DA)을 전체적으로 커버할 수 있다. 제2전극(223)도 표시영역(DA)을 전체적으로 커버할 수 있다.
캡핑층(225)은 제2전극(223) 상에 배치될 수 있다. 캡핑층(225)은 무기물 또는 유기물을 포함할 수 있다. 캡핑층(225)은 LiF, 무기절연물, 및/또는 유기절연물을 포함할 수 있다. 캡핑층(225)은 표시영역(DA)을 전체적으로 커버할 수 있다.
제1전극(221), 중간층(222), 및 제2전극(223)을 포함하는 유기발광다이오드(OLED)는 봉지층(300)으로 커버될 수 있다. 봉지층(300)은 적어도 하나의 유기봉지층 및 적어도 하나의 무기봉지층을 포함할 수 있다. 일 실시예로, 도 6은 봉지층(300)이 제1 및 제2무기봉지층(310, 330) 및 이들 사이에 개재된 유기봉지층(320)을 포함하는 것을 도시한다. 봉지층(300)은 캡핑층(225) 상에 배치될 수 있다.
제1무기봉지층(310) 및 제2무기봉지층(330)은 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드, 징크옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 중 하나 이상의 무기물을 포함할 수 있다. 제1무기봉지층(310) 및 제2무기봉지층(330)은 전술한 물질을 포함하는 단일 층 또는 다층일 수 있다. 유기봉지층(320)은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 일 실시예로, 유기봉지층(320)은 아크릴레이트(acrylate)를 포함할 수 있다.
제1무기봉지층(310) 및 제2무기봉지층(330)의 두께는 서로 다를 수 있다. 제1무기봉지층(310)의 두께가 제2무기봉지층(330)의 두께 보다 클 수 있다. 또는, 제2무기봉지층(330)의 두께가 제1무기봉지층(310)의 두께 보다 크거나, 제1무기봉지층(310) 및 제2무기봉지층(330)의 두께는 서로 동일할 수 있다.
입력감지층(400)은 봉지층(300) 상에 배치될 수 있다. 입력감지층(400)은 표시영역(DA)에 배치된 터치전극(TE)들, 및 적어도 하나의 터치절연층을 포함할 수 있다. 이와 관련하여, 도 6은 입력감지층(400)이 제2무기봉지층(330) 상의 제1터치절연층(410), 제1터치도전층(420), 제1터치도전층(420) 상의 제2터치절연층(430), 제2터치절연층(430) 상의 제2터치도전층(440), 및 제2터치도전층(440) 상의 제3터치절연층(450)을 포함하는 것을 도시한다.
제1터치절연층(410), 제2터치절연층(430) 및 제3터치절연층(450)은 각각, 무기절연물 및/또는 유기절연물을 포함할 수 있다. 일 실시예로서, 제1터치절연층(410) 및 제2터치절연층(430)은 각각 실리콘옥사이드, 실리콘나이트라이드, 및/또는 실리콘옥시나이트라이드와 같은 무기절연물을 포함하고, 제3터치절연층(450)은 유기절연물을 포함할 수 있다.
입력감지층(400)의 터치전극(TE)은 제1터치도전층(420) 및 제2터치도전층(440)이 접속된 구조를 포함할 수 있다. 또는, 터치전극(TE)은 제1터치도전층(420) 및 제2터치도전층(440) 중 어느 하나를 구비할 수 있다.
제1터치도전층(420) 및 제2터치도전층(440)은 각각 알루미늄(Al), 구리(Cu), 및/또는 티타늄(Ti)을 포함할 수 있으며, 전술한 물질을 포함하는 단층 또는 다층으로 이루어질 수 있다. 예컨대, 제1터치도전층(420) 및 제2터치도전층(440)은 각각 티타늄층/알루미늄층/티타늄층의 3층 구조를 가질 수 있다.
다음으로, 도 6의 제1비표시영역(NDA1)을 살펴보면, 제1유기절연층(211) 및 제2유기절연층(213)은 제1비표시영역(NDA1)으로 연장될 수 있다. 제1유기절연층(211)의 일측 에지는 제1비표시영역(NDA1) 상에 위치할 수 있다. 이와 관련하여 도 6은 제1유기절연층(211)의 일측 에지에 해당하는 측면이 제1비표시영역(NDA1)에 위치하는 것을 도시한다. 제2유기절연층(213)의 일측 에지는 제1비표시영역(NDA1) 상에 위치할 수 있다. 이와 관련하여 도 6은 제2유기절연층(213)의 일측 에지에 해당하는 측면이 제1비표시영역(NDA1)에 위치하는 것을 도시한다. 제2유기절연층(213)는 제1유기절연층(211)의 측면을 커버할 수 있다. 제2유기절연층(213)의 일측 에지는 제1유기절연층(211)의 일측 에지 보다 투과영역(TA)에 더 가까이 위치할 수 있다. 제1유기절연층(211) 및 제2유기절연층(213) 각각의 일측 에지는 제1격벽(PW1)과 이격될 수 있다.
제1비표시영역(NDA1)에서 데이터선들의 우회부분(DL-C)들은 제1유기절연층(211)을 사이에 두고 서로 다른 층 상에 위치할 수 있다. 이웃한 데이터선들의 우회부분(DL-C)들 중 하나는 제1유기절연층(211)의 위에 배치되고 다른 하나는 제1유기절연층(211)의 아래에 배치될 수 있다. 도 6에 도시된 데이터선들의 우회부분(DL-C)들은 앞서 도 5를 참조하여 설명한 데이터선(DL) 중 제1비표시영역(NDA1)에 위치하는 부분(도 5에서 투과영역(TA)을 따라 커브진 부분)에 해당한다.
제1비표시영역(NDA1)에는 적어도 하나의 격벽이 배치된다. 일 실시예로서, 도 6은 격벽이 3개인 것을 도시하고 있으나 다른 실시예로 격벽은 1개, 2개 또는 4개 이상일 수 있다.
제1격벽(PW1), 제2격벽(PW2), 및 제3격벽(PW3)은 제1비표시영역(NDA1)에 배치되되, 표시영역(DA)으로부터 투과영역(TA)을 향하는 방향을 따라 상호 이격될 수 있다. 제1격벽(PW1)은 표시영역(DA)에 가장 인접하고, 제3격벽(PW3)은 제1격벽(PW1) 보다 투과영역(TA)에 인접하며, 제2격벽(PW2)은 제1격벽(PW1)과 제3격벽(PW3) 사이에 배치될 수 있다. 제1격벽(PW1), 제2격벽(PW2), 및 제3격벽(PW3)은 각각 도 5에 도시된 바와 같이 투과영역(TA) 및 개구(10H)를 둘러싸는 폐루프(closed-loop) 형상일 수 있다.
도 6 및 후술할 실시예들에 도시된 바와 같이 표시 패널(10)의 개구(10H)에 대응하여 기판(100)에도 제1개구(100H)가 형성되므로, 본 명세서에서 "투과영역(TA)", "표시 패널(10)의 개구(10H)", 및 "기판(100)의 제1개구(100H)"는 서로 바꾸어서 사용될 수 있다. 예컨대, "표시 패널(10)의 개구(10H)를 둘러싼다"라는 것은, 기판(100)의 제1개구(100H)를 둘러싼다, 및/또는 "투과영역(TA)을 둘러싼다"는 것을 나타낼 수 있다.
제1격벽(PW1), 제2격벽(PW2), 및 제3격벽(PW3)은 절연물을 포함할 수 있다. 예컨대, 제1격벽(PW1), 제2격벽(PW2), 및 제3격벽(PW3)은 유기절연물을 포함할 수 있으며, 표시영역(DA)에 배치된 복수의 절연성 물질층을 형성하는 공정에서 함께 형성될 수 있다
제1격벽(PW1), 제2격벽(PW2), 및 제3격벽(PW3)의 높이는 동일하게 형성되거나 서로 다르게 형성될 수 있다. 도 6은 제1격벽(PW1) 및 제2격벽(PW2)이 서로 동일한 높이를 갖고, 제3격벽(PW3)이 제1격벽(PW1) 및 제2격벽(PW2) 보다 작은 높이를 갖는 것을 도시한다. 다른 실시예로, 제1격벽(PW1), 제2격벽(PW2), 및 제3격벽(PW3)은 서로 다른 높이를 가질 수 있다.
전술한 하나 이상의 격벽, 예컨대 제1격벽(PW1), 제2격벽(PW2), 및 제3격벽(PW3)은 봉지층(300)을 형성하는 공정에서 유기봉지층(320)을 이루는 물질의 흐름을 제어할 수 있다. 예컨대, 유기봉지층(320)은 표시영역(DA) 상에 모노머를 잉크젯 등의 공정을 통해 도포한 후 모노머를 경화하여 형성할 수 있는데, 격벽은 모노머의 흐름을 제어함으로써 유기봉지층(320)의 위치를 제어할 수 있다. 이와 관련하여 도 6은 유기봉지층(320)의 에지(320E)가 제1격벽(PW1)의 일측에 위치하는 것을 도시한다. 다른 실시예로, 유기봉지층(320)의 에지(320E)는 제1격벽(PW1)의 상면 상에 위치함으로써 유기봉지층(320)의 일부가 제1격벽(PW1)의 상면과 중첩할 수 있다.
유기봉지층(320)의 에지(320E)가 어느 하나의 격벽, 예컨대 제1격벽(PW1)의 일측에 위치하기에, 제2무기봉지층(330)은 제1비표시영역(NDA1)에서 제1무기봉지층(310)과 직접 접촉할 수 있다. 예컨대, 제1 및 제2무기봉지층(310, 330)은 유기봉지층(320)의 에지(320E)와 표시 패널(10)의 개구(10H) 사이의 영역에서 직접 접촉할 수 있다. 일 실시예로서, 도 6은 제1무기봉지층(310)과 제2무기봉지층(330)이 제1격벽(PW1)과 표시 패널(10)의 개구(10H) 사이의 영역에서 직접 접촉하는 것을 도시한다.
입력감지층(400)의 절연층, 예컨대 제1터치절연층(410), 제2터치절연층(430), 및 제3터치절연층(450)은 제1비표시영역(NDA1)으로 연장될 수 있다. 유기 절연물을 포함하는 제3터치절연층(450)은 제1비표시영역(NDA1)에 배치되되 제3터치절연층(450) 아래에 배치된 구조를 전체적으로 커버할 수 있다. 제3터치절연층(450)은 일종의 평탄화층으로의 기능을 가질 수 있으며, 따라서 입력감지층(400)의 상면은 실질적으로 편평한 면을 가질 수 있다. 바꾸어 말하면, 표시영역(DA)에서 기판(100)의 상면으로부터 제3터치절연층(450)의 상면까지의 수직거리는, 제1비표시영역(NDA1)에서 기판(100)의 상면으로부터 제3터치절연층(450)의 상면까지의 수직거리와 실질적으로 동일할 수 있다. 여기서, 실질적으로 동일하다고 함은 오차가 약 30% 이하(보다 바람직하게 약 20% 이하)인 것을 나타낼 수 있다.
중간층(222)에 포함된 적어도 하나의 유기물층(222o)은 표시영역(DA)을 전체적으로 커버하도록 형성될 수 있다. 유기물층(222o)은 제1비표시영역(NDA1)에도 존재할 수 있다. 유기물층(222op)은 수분이 유입되는 경로를 제공할 수 있으나, 유기물층(222o)이 제1비표시영역(NDA1)에 위치한 개구부(이하, 제1개구부라 함, 222oh)를 포함하기에 개구(10H)를 통해 유입 가능한 수분이 유기물층(222o)을 통해 표시영역(DA)으로 이동하는 것을 방지하거나 최소화할 수 있다.
유기물층(222o)의 제1개구부(222oh)들은 도 6에 도시된 바와 같이 제1비표시영역(NDA1)에서 상호 이격되어 배치될 수 있다. 이와 관련하여, 도 6은 제1격벽(PW1)과 오목부(RC) 사이의 제1개구부(222oh), 제1격벽(PW1)과 제2격벽(PW2) 사이의 제1개구부(222oh), 제2격벽(PW2)과 제3격벽(PW3) 사이의 제1개구부(222oh), 및 제3격벽(PW3)과 크랙방지 오목부(GC) 사이의 제1개구부(222oh)를 도시한다. 유기물층(222o)이 제1기능층(222a) 및 제2기능층(222c)을 포함하는 경우, 제1기능층(222a)의 개구부(222ah) 및 제2기능층(222c)의 개구부(222ch)는 서로 중첩하며 전술한 제1개구부(222oh)를 형성할 수 있다.
유기물층(222o)은 제1개구부(222oh)에 의해 제1비표시영역(NDA1)에서 상호 이격된 분리 부분(222op)들을 포함할 수 있다. 유기물층(222o)이 제1기능층(222a) 및 제2기능층(222c)을 포함하는 경우, 유기물층(222o)의 분리 부분(222op)은 서로 중첩된 제1기능층(222a)의 일 부분(이하 분리 부분이라 함, 222ap) 및 제2기능층(222c)의 일 부분(이하, 분리 부분이라 함, 222cp)을 포함할 수 있다. 도 6의 실시예에 따르면, 제1기능층(222a)의 분리 부분(222ap) 및 제2기능층(222c)의 분리 부분(222cp)의 중첩 구조가 유기물층(222o)의 분리 부분(222op)에 해당할 수 있다.
제1개구부(222oh)들 중에서 일부 제1개구부(222oh)들은 각각 이웃한 격벽 사이에 위치할 수 있다. 예컨대, 도 6에 도시된 바와 같이 제1격벽(PW1)과 제2격벽(PW2) 사이, 제2격벽(PW2)과 제3격벽(PW3) 사이에 각각 제1개구부(222oh)가 위치할 수 있다.
제1개구부(222oh)들 중에서 표시영역(DA)에 가장 가까운 제1개구부(222oh)는 오목부(RC)와 제1격벽(PW1) 사이에 위치할 수 있다. 표시영역(DA)에서 제1전극(221)과 제2전극(223) 사이에 개재된 유기물층(222o)의 일 부분은 제1비표시영역(NDA1)으로 연장되지만 제1격벽(PW1)을 지나지는 않는다. 표시영역(DA)에서 제1비표시영역(NDA1)으로 연장된 유기물층(222o)의 일 부분의 에지는 오목부(RC)와 제1격벽(PW1) 사이에 위치할 수 있다. 바꾸어 말하면, 도 6의 단면도 상에서 표시영역(DA)에 가장 가까운 제1개구부(222oh)의 좌측 부분은 표시영역(DA)에서 제1비표시영역(NDA1)로 연장된 유기물층(222o)의 일 부분의 에지에 해당하고, 표시영역(DA)에 가장 가까운 제1개구부(222oh)의 우측 부분은 표시영역(DA)에 가장 가까운 분리 부분(222op)의 에지에 해당할 수 있다.
도 7을 참조하면, 제1개구부(222oh) 각각은 개구(10H)의 가장자리를 따라 연장되며, 평면도 상에서 개구(10H)를 완전히 둘러싸는 폐루프 형상을 가질 수 있다. 따라서, 제1개구부(222oh)에 의해 상호 이격된 유기물층(222o)의 분리 부분(222op)들도 도 7에 도시된 바와 같이 투과영역(TA)을 전체적으로 둘러싸는 폐루프 형상을 가질 수 있다. 단면 상에서, 유기물층(222o)의 분리 부분(222op)은 각각 도 6에 도시된 바와 같이 제1격벽(PW1), 제2격벽(PW2), 및 제3격벽(PW3)을 커버할 수 있다.
다시 도 6을 참조하면, 격벽 상에 배치된 유기물층(222o)의 분리 부분(222op)은 격벽의 상면과 측면을 커버하되 양 에지부는 격벽 아래의 무기절연층과 직접 접촉할 수 있다. 예컨대, 제1격벽(PW1) 상의 유기물층(222o)의 분리 부분(222op)은 제1격벽(PW1)의 상면과 측면에 직접 접촉할 수 있으며, 양 에지부가 제3층간절연층(210)의 상면과 직접 접촉할 수 있다. 마찬가지로, 제2격벽(PW2) 또는 제3격벽(PW3) 상의 유기물층(222o)의 분리 부분(222op)은 제2격벽(PW2) 또는 제3격벽(PW3)의 상면과 측면에 직접 접촉할 수 있으며, 양 에지부가 제3층간절연층(210)의 상면과 직접 접촉할 수 있다.
투과영역(TA)에 가장 가까이 배치된 유기물층(222o)의 분리 부분(222op)은 크랙방지 오목부(GC)를 커버할 수 있다. 표시 패널(10)의 개구(10H)를 형성하는 공정 또는 표시 패널(10)의 제조를 위한 다른 공정에서, 크랙이 발생하여 표시영역(DA)으로 전파되는 것을 차단하기 위하여, 기판(100)과 격벽 사이에 개재되는 멀티-절연층(MIL)은 크랙방지 오목부(GC)를 포함할 수 있다. 크랙방지 오목부(GC)는 일종의 홈으로서 멀티-절연층(MIL)의 깊이 방을 따라 일부를 제거하여 형성될 수 있다.
멀티-절연층(MIL)은 복수의 무기절연층을 포함할 수 있으며, 복수의 무기절연층은 2개 이상의 무기절연층을 의미한다. 일 실시예로, 멀티-절연층(MIL)는 버퍼층(201), 제1게이트절연층(203), 제1층간절연층(205), 제2층간절연층(207), 제2게이트절연층(209), 및 제3층간절연층(210)을 포함할 수 있다. 크랙방지 오목부(GC)는 멀티-절연층(MIL)를 이루는 서브층들 중 일부를 제거하여 형성할 수 있으며, 도 6은 크랙방지 오목부(GC)가 깊이 방향(또는 두께 방향)을 따라 제2층간절연층(207)의 일부, 제2게이트절연층(209)의 일부, 및 제3층간절연층(210)의 일부를 제거하여 형성된 것을 도시한다.
표시영역(DA)을 전체적으로 커버하도록 형성된 제2전극(223)은 제1비표시영역(NDA1)으로 연장되되, 제2전극(223)의 에지부(223ep)는 표시영역(DA)과 제1격벽(PW1) 사이에 위치하는 것을 도시한다. 일 실시예로, 도 6은 제2전극(223)의 에지부(223ep)가 표시영역(DA)과 오목부(RC) 사이, 예컨대, 제2유기절연층(213)의 에지(또는 측면)과 오목부(RC) 사이에 위치하는 것을 도시한다.
일 실시예로서, 도 6에 도시된 제2전극(223)의 에지부(223ep)는 제2전극(223) 중 개구(10H)에 가장 인접한 부분으로서, 제2전극(223)의 에지부(223ep)로부터 개구(10H)까지의 영역에는 제2전극(223)에 해당하는 층이 존재하지 않을 수 있다. 바꾸어 말하면, 제2전극(223)의 에지부(223ep)로부터 개구(10H) 사이에는 제2전극(223)과 동일한 물질 및 구조를 갖는 층이 존재하지 않을 수 있다.
제2전극(223)의 에지부(223ep)는 표시영역(DA)과 오목부(RC) 사이에 위치할 수 있다. 캡핑층(225)의 에지부(225ep)도 표시영역(DA)과 오목부(RC) 사이에 위치할 수 있다.
제2전극(223)과 마찬가지로, 캡핑층(225)의 에지부(225ep)로부터 개구(10H) 사이에는 캡핑층(225)과 동일한 물질 및 구조를 갖는 층이 존재하지 않을 수 있다.
제2전극(223)의 에지부(223ep) 및 캡핑층(225)의 에지부(225ep)는 제1무기봉지층(310)으로 커버될 수 있으며, 유기봉지층(320)에 중첩될 수 있다. 제2전극(223)은 표시영역(DA) 및 제1비표시영역(NDA1)을 전체적으로 커버하는 제2전극물질층을 형성한 후 제1비표시영역(NDA1)에 위치하는 제2전극물질층의 일부를 제거함으로써 형성될 수 있다.
유기물층(222o)이 복수의 제1개구부(222oh)들을 포함하는 반면, 도 8에 도시된 바와 같이 제2전극(223) 및 캡핑층(225)은 각각 단일의 제2개구부(223oh) 및 단일의 제3개구부(225oh)를 포함할 수 있다. 도 6, 도 7 및 도 8을 참조하면, 단일의 제2개구부(223oh) 및 제3개구부(225oh)는 복수의 제1개구부(222oh)들과 중첩하게 배치될 수 있다. 바꾸어 말하면, 단일의 제2개구부(223oh) 및/또는 단일의 제3개구부(225oh) 내에, 제1개구부(222oh) 및 제1개구부(222oh)에 의해 이격된 분리 부분(222op)들이 위치할 수 있다.
유기물층(222o)의 제1개구부(222oh)들, 제2전극(223)의 제2개구부(223oh), 및 캡핑층(225)의 제3개구부(225oh)는 표시 패널(10)의 제조 공정 중 레이저 리프트 오프 공정을 통해 제거될 수 있다. 레이저 리프트 오프 공정에서의 레이저 빔은 기판(100) 상에 형성된 다양한 층들, 예컨대 무기절연층 및 유기절연물을 포함하는 격벽의 구조물들에 의해 굴절되어 표시영역(DA)을 향해 이동할 수 있다. 굴절된 레이저 빔에 의해 제2전극(223)의 에지부(223ep)는 제3층간절연층(210)의 상면으로부터 z방향(기판(100)의 상면에서 멀어지는 방향)을 따라 말려 올라갈 수 있다(curl up). 이와 같이 레이저 빔에 의해 제2전극(223)의 에지부(223ep)의 위치 제어가 용이하지 않으면, 제2전극(223)의 에지부(223ep)가 유기봉지층(320)을 뚫고 지나가는 형상을 갖는 것과 같은 불량이 야기되어 표시 패널(10)의 봉지 특성이 저하되어 불량이 야기되는 문제가 있다. 그러나, 본 발명은 표시영역(DA)과 격벽(예컨대, 제1격벽(PW1)) 사이에 오목부(RC)가 배치되기에 전술한 레이저 빔의 굴절을 방지할 수 있으며 따라서 제2전극(223)의 에지부(223ep)의 위치를 용이하게 제어할 수 있다.
오목부(RC)는 기판(100)과 격벽 사이에 개재되는 멀티-절연층(MIL)에 형성될 수 있다. 오목부(RC)는 앞서 도 5에 도시된 바와 같이 표시영역(DA)과 제1격벽(PW1) 사이에서 투과영역(TA)을 둘러싸는 폐루프 형상을 가질 수 있다. 오목부(RC)는 일종의 홈으로서, 멀티-절연층(MIL)를 이루는 서브층들 중 일부를 제거하여 형성할 수 있다. 일 실시예로, 도 6은 오목부(RC)가 깊이 방향(또는 두께 방향)을 따라 제2층간절연층(207)의 일부, 제2게이트절연층(209)의 일부, 및 제3층간절연층(210)의 일부를 제거하여 형성된 것을 도시한다.
도 9을 참조하면, 제2층간절연층(207) 및 제3층간절연층(210)은 각각 서로 다른 물질을 포함하는 복수층을 포함할 수 있다. 예컨대, 제2층간절연층(207)은 실리콘나이트라이드를 포함하는 제1서브층(207a) 및 실리콘옥사이드를 포함하는 제2서브층(207b)를 포함할 수 있고, 제3층간절연층(210)은 실리콘옥사이드를 포함하는 제1서브층(210a) 및 실리콘나이트라이드를 포함하는 제2서브층(210b)를 포함할 수 있다. 일 실시예로, 버퍼층(201), 제1게이트절연층(203), 및 제2게이트절연층(209)은 동일한 물질(예컨대, 실리콘옥사이드)를 포함할 수 있고, 제1층간절연층(205)은 실리콘 나이트라이드를 포함할 수 있다.
오목부(RC)는 제2층간절연층(207)의 상면과 하면을 관통하는 홀(207h), 제2게이트절연층(209)의 상면과 하면을 관통하는 홀(209h), 및 제3층간절연층(210)의 상면과 하면을 관통하는 홀(210h)이 중첩되면서 형성될 수 있다. 오목부(RC)는 상부의 폭이 하부의 폭 보다 클 수 있으며, 오목부(RC)의 내측면은 완만한 경사를 가질 수 있다. 오목부(RC)의 바닥면 아래에는 적어도 하나의 실리콘나이트라이드층이 배치될 수 있다. 이와 관련하여, 도 9는 실리콘나이트라이드를 포함하는 제1층간절연층(205)이 오목부(RC) 아래에 배치된 것을 도시한다.
도 6 및 도 9는 오목부(RC)가 제2층간절연층(207), 제2게이트절연층(209), 및 제3층간절연층(210)을 관통하는 것을 설명하고 있으나 본 발명은 이에 한정되지 않는다. 오목부(RC)는 멀티-절연층(MIL)에 포함된 하나 또는 그 이상의 서브층의 일부를 제거하여 형성할 수 있으며, 서브층의 개수를 한정할 것은 아니다. 예컨대 오목부(RC)의 깊이는 멀티-절연층(MIL)의 두께와 동일하거나, 그 보다 작을 수 있다.
도 10a 내지 도 10e는 본 발명의 일 실시예에 따른 표시 패널의 제조 공정에 따른 단면도이다.
도 10a를 참조하면, 기판(100)을 준비한다. 이 후, 표시영역(DA)에 위치하도록 기판(100) 상에 트랜지스터 및 스토리지 커패시터(Cst)를 형성한다. 이와 관련하여, 도 10a는 기판(100) 상에 제1 및 제3트랜지스터(T1, T3) 및 스토리지 커패시터(Cst)가 형성된 것을 도시한다. 제1트랜지스터(T1)를 형성하기 전에 버퍼층(201)이 형성될 수 있다. 제1 및 제3트랜지스터(T1, T3) 및 스토리지 커패시터(Cst)를 형성하는 공정은, 제1 및 제3반도체층(A1, A3)과 전극들을 형성하는 공정 및 절연층들을 형성하는 공정을 포함할 수 있다. 버퍼층(201), 제1게이트절연층(203), 제1층간절연층(205), 제2층간절연층(207), 제2게이트절연층(209), 및 제3층간절연층(210)은 표시영역(DA), 제1비표시영역(NDA1) 및 투과영역(TA)을 전체적으로 커버하도록 형성될 수 있다.
제1트랜지스터(T1)의 제1게이트전극(GE1)과 제3트랜지스터(T3)의 제3반도체층(A3)을 전기적으로 연결하기 위하여, 제1트랜지스터(T1)의 제1게이트전극(GE1) 상의 절연층들 및 제3트랜지스터(T3)의 제3반도체층(A3) 상의 절연층들은 각각 제1 및 제2콘택홀(210h1, 210h2)를 포함할 수 있다. 제1콘택홀(210h1)은 제2게이트절연층(209) 및 제3층간절연층(210)을 관통하여 형성될 수 있고, 제2콘택홀(210h2)은 제1층간절연층(205), 제2층간절연층(207), 제2게이트절연층(209) 및 제3층간절연층(210)을 관통하여 형성될 수 있다.
제1콘택홀(210h1)을 형성하는 식각공정에서 오목부(RC) 및 크랙방지 오목부(GC)가 형성될 수 있다. 오목부(RC) 및 크랙방지 오목부(GC)는 각각 멀티-절연층(MIL)에 포함된 서브층들(예, 무기절연층들) 중 일부 서브층들을 관통하도록 형성될 수 있으며, 오목부(RC) 및 크랙방지 오목부(GC)는 서로 동일한 깊이를 가질 수 있다. 일 실시예로, 도 10a는 오목부(RC) 및 크랙방지 오목부(GC)는 각각 제2층간절연층(207), 제2게이트절연층(209) 및 제3층간절연층(210)의 부분들을 제거하여 형성할 수 있다. 다른 실시예로, 오목부(RC) 및 크랙방지 오목부(GC)는 각각 제1게이트절연층(203), 제1층간절연층(205), 제2층간절연층(207), 제2게이트절연층(209), 및 제3층간절연층(210)의 부분들을 제거하여 형성할 수 있다.
도 10b를 참조하면, 오목부(RC) 및 크랙방지 오목부(GC)가 형성된 기판(100) 상에 적어도 하나의 희생층(20) 및 노드연결선(166)을 형성할 수 있다. 적어도 하나의 희생층(20) 및 노드연결선(166)은 동일한 층(예컨대, 제3층간절연층(166)) 상에 위치할 수 있으며, 동일한 물질을 포함할 수 있다. 적어도 하나의 희생층(20) 및 노드연결선(166)은 알루미늄(Al), 구리(Cu), 및/또는 티타늄(Ti)을 포함할 수 있으며, 전술한 물질을 포함하는 단층 또는 다층으로 이루어질 수 있다.
적어도 하나의 희생층(20)은 제1비표시영역(NDA1)에 배치될 수 있다. 일 실시예로, 도 10b는 적어도 하나의 희생층(20)이 제1희생층(21), 제2희생층(22), 제3희생층(23), 및 제4희생층(24)을 포함하는 것을 도시한다. 제1희생층(21)은 표시영역(DA)과 제1격벽(PW1) 사이에 위치할 수 있다. 보다 구체적으로, 제1희생층(21)은 오목부(RC)와 제1격벽(PW1) 사이에 위치할 수 있다. 제2희생층(22)은 제1격벽(PW1)과 제2격벽(PW2) 사이에 위치할 수 있으며, 제3희생층(23)은 제2격벽(PW2)과 제3격벽(PW3) 사이에 위치할 수 있다. 제4희생층(24)은 제3격벽(PW3)과 크랙방지 오목부(GC) 사이에 위치할 수 있다.
제1희생층(21), 제2희생층(22), 제3희생층(23), 및 제4희생층(24) 각각의 폭(예, x방향으로의 폭)은 동일하거나 서로 다를 수 있다. 일 실시예로, 도 10a는 제1희생층(21), 제2희생층(22), 제3희생층(23), 및 제4희생층(24) 각각의 폭(예, x방향으로의 폭)이 동일한 것을 도시한다. 다른 실시예로서 제1희생층(21), 제2희생층(22), 제3희생층(23), 및 제4희생층(24) 중 선택된 적어도 어느 하나의 희생층의 폭은 나머지 희생층의 폭 보다 작을 수 있다. 예컨대, 제4희생층(24)의 폭은 제1희생층(21), 제2희생층(22) 및 제3희생층(23)중 어느 하나의 폭 보다 작을 수 있다.
적어도 하나의 희생층(20)을 형성한 후, 제1유기절연층(211), 데이터선(DL)과 구동전압선(PL)을 형성하며, 제2유기절연층(212)을 형성할 수 있다. 이후, 제1전극(221), 뱅크층(215)와 스페이서(217)을 형성할 수 있다.
제1유기절연층(211), 제2유기절연층(212), 뱅크층(215)와 스페이서(217)를 형성하는 공정에서 적어도 하나의 격벽, 예컨대 제1 내지 제3격벽(PW1, PW2, PW3)을 형성할 수 있다. 제1격벽(PW1) 및 제2격벽(PW2)은 도 10b에 도시된 바와 같이 3개의 서브층들을 포함할 수 있으며, 전술한 3개의 서브층들은 제1유기절연층(211), 제2유기절연층(212), 뱅크층(215)와 스페이서(217) 중에서 선택된 3개의 층과 동일한 물질을 포함할 수 있다. 제3격벽(PW3)은 도 10b에 도시된 바와 같이 2개의 서브층들을 포함할 수 있으며, 전술한 2개의 서브층들은 제1유기절연층(211), 제2유기절연층(212), 뱅크층(215)와 스페이서(217) 중에서 선택된 2개의 층과 동일한 물질을 포함할 수 있다.
표시영역(NDA)에 발광요소에 해당하는 유기발광다이오드(OLED)를 형성할 수 있다. 제1전극(221)은 제2유기절연층(213) 상에 배치되며, 전술한 뱅크층(215)에 의해 가장자리가 커버될 수 있다. 발광층(222b)은 제1전극(221)에 중첩하여 배치되며, 발광층(222b) 상에 제2전극(223)이 형성될 수 있다.
제1전극(221)과 제2전극(223) 사이에는 유기물층(222o)에 해당하는 제1 및 제2기능층(222a, 222c)이 형성될 수 있다. 유기물층(222o)에 해당하는 제1 및 제2기능층(222a, 222c)이 각각 표시영역(DA), 제1비표시영역(NDA1) 및 투과영역(TA)에 위치하도록 형성될 수 있다. 제2전극(230)은 표시영역(DA), 제1비표시영역(NDA1) 및 투과영역(TA)에 위치하도록 형성될 수 있다.
다음으로 기판(100)의 하면으로부터 상면을 향하는 방향을 따라 레이저 빔(LB)을 조사하여 제1 및 제2기능층(222a, 222c)의 일부들, 및 제2전극(230)의 일부를 제거할 수 있다. 레이저 빔(LB)은 제1비표시영역(NDA1)에 조사되되, 표시영역(DA)에서 투과영역(TA)을 향하는 방향을 따라 레이저 빔(LB)이 이동하면서 복수회 조사될 수 있다. 일 실시예로, 레이저 빔(LB)의 출력은 제2전극(223)의 밴드갭에 기초하여 설정될 수 있다.
레이저 빔(LB)에 의해 제1비표시영역(NDA1)에 위치하는 제2전극(223)의 일 부분, 및 제1비표시영역(NDA1)에 위치하는 캡핑층(225)의 일 부분이 제거될 수 있다(레이저 리프트 오프 공정).
도 10c은, 제1비표시영역(NDA1)에 위치하는 제2전극(223)의 일 부분 및 캡핑층(225)의 일 부분이 제거되면서 형성된 제2전극(223)의 제2개구부(223oh) 및 캡핑층(225)의 제3개구부(225oh)를 도시한다. 제2전극(223)의 제2개구부(223oh) 및 캡핑층(225)의 제3개구부(225oh) 각각은 제1비표시영역(NDA1)에 위치하는 단일의 개구부이다. 제1개구부(223oh) 및 제2개구부(225oh)는 투과영역(TA) 및 제1비표시영역(NDA1)의 대부분을 차지하도록 형성될 수 있다.
전술한 레이저 리프트 오프 공정에서, 제1 내지 제4 희생층(21, 22, 23, 24)은 레이저를 흡수하여 소정의 온도로 가열될 수 있으며, 제1 내지 제4 희생층(21, 22, 23, 24) 상에 위치하는 층들은 제1 내지 제4 희생층(21, 22, 23, 24)과 함께 제거될 수 있다. 예컨대, 제1 내지 제4 희생층(21, 22, 23, 24) 상에 위치하는 유기물층(222o)의 일부(구체적으로, 제1기능층(222a)의 일부 및 제2기능층(222c)의 일부)가 제거될 수 있다. 이와 관련하여, 도 10c은 유기물층(222o)의 제1개구부(222oh)들을 포함하는 것을 도시한다.
유기물층(222o)이 제1 및 제2기능층(222a, 222c)을 포함하는 경우, 유기물층(222o)의 제1개구부(222oh)는 제1기능층(222a)의 개구부(222ah) 및 제2기능층(222c)의 개구부(222ch)가 중첩하면서 형성될 수 있다.
유기물층(222o)은 제1개구부(222oh)에 의해 분리된 복수의 분리 부분(222op)을 포함한다. 유기물층(222o)이 제1 및 제2기능층(222a, 222c)을 포함하는 경우, 분리 부분(222op)은 제1기능층(222a)의 분리 부분(222ap) 및 제2기능층(222c)의 분리 부분(222cp)을 포함할 수 있다. 유기물층(222o)의 분리 부분(222op)은 제1개구부(222oh)에 의해 상호 이격될 수 있다.
표시영역(DA)에 가장 가까이 배치된 제1희생층(21, 도 10b)이 오목부(RC) 와 제1격벽(PW1) 사이에 배치되기에, 표시영역(DA)에서 제1비표시영역(NDA1)로 연장된 유기물층(222o)의 일부는 오목부(RC)를 커버할 수 있다. 제1 내지 제3 격벽(PW1, PW2, PW3)은 분리 부분(222op), 예컨대 제1기능층(222a)의 분리 부분(222ap) 및 제2기능층(222c)의 분리 부분(222cp)에 의해 커버될 수 있고, 크랙방지 오목부(GC)도 분리 부분(222op)으로 커버될 수 있다.
도 10c를 참조하여 설명한 바와 같이 유기물층(222o), 제2전극(223) 및 캡핑층(225)의 일부가 제거된 후, 봉지층(300) 및 입력감지층(400)을 형성할 수 있다.
도 10d를 참조하면, 봉지층(300)의 제1무기봉지층(310)은 기판(100)을 전체적으로 커버하도록 형성될 수 있다. 제1무기봉지층(310)은 화학기상증착법 등으로 형성될 수 있다. 앞서 설명한 레이저 리프트 오프 공정에서 제1 내지 제4 희생층(21, 22, 23, 24)이 제거되기에, 제1무기봉지층(310)은 노출된 제3층간절연층(210)의 상면과 직접 접촉할 수 있다.
제1무기봉지층(310)은 상대적으로 스텝 커버리지가 우수하기 때문에, 제2전극(223) 및 캡핑층(225)의 에지부(223ep, 2225ep)를 커버할 수 있다.
유기봉지층(320)은 모노머를 잉크젯 방식 등을 통해 도포한 후 이를 경화하여 형성될 수 있으며, 유기봉지층(320)은 모노머가 경화되면서 형성된 수지를 포함할 수 있다. 유기봉지층(320)의 구체적 물질은 앞서 설명한 바와 같다. 유기봉지층(320)은 제2전극(223) 및 캡핑층(225)의 에지부(223ep. 2225ep)에 중첩할 수 있다.
제2무기봉지층(330)은 유기봉지층(320) 상에 형성되며, 제1무기봉지층(310)과 마찬가지로 화학기상증착법 등으로 형성될 수 있다. 제2무기봉지층(330)은 유기봉지층(320)이 존재 하지 않는 제1비표시영역(NDA1)의 일부 및 투과영역(TA) 상에서 제1무기봉지층(310)과 직접 접촉할 수 있다. 예컨대, 제2무기봉지층(330)은 유기봉지층(320)의 에지(320E) 및 투과영역(TA) 사이에서 제1무기봉지층(310)과 직접 접촉할 수 있으며, 따라서 투습의 가능성을 더욱 감소시키거나 방지할 수 있다.
이 후, 제1터치절연층(410)이 형성되고, 제1터치도전층(420), 제2터치절연층(430), 제2터치도전층(440), 및 제3터치절연층(450)이 순차적으로 형성될 수 있다.
이 후, 레이저 커팅 등의 방식을 이용하여 커팅라인(CL)을 따라 투과영역(TA)을 절단하면, 도 10e에 도시된 바와 같이 표시 패널(10)은 투과영역(TA)에 형성된 개구(10H)를 포함할 수 있다. 도 10e의 구조는 앞서 도 6을 참조하여 설명한 바와 같다.
도 11a 내지 도 11d는 도 10e의 XI부분에 해당하는 단면 이미지이다.
도 11a 내지 도 11d를 참조하면, 제2전극(223)의 에지부(223ep) 및 캡핑층(225)의 에지부(225ep)는 제3층간절연층(210)의 상면으로부터 z방향(제3무기절연층(210)의 상면에 수직한 방향)을 따라 제1높이(h)를 갖도록 위치할 수 있다. 제1높이(h)는 약 2㎛ 이거나 그보다 작을 수 있다. 제2전극(223)의 에지부(223ep) 및 캡핑층(225)의 에지부(225ep)는 제3층간절연층(210)의 상면으로부터 들어 올려(curl-up)질 수 있다.
예컨대, 도 11a에 도시된 바와 같이, 제2전극(223)의 에지부(223ep) 및 캡핑층(225)의 에지부(225ep)는 대략 L자 형상을 갖도록 구부러지거나, 도 11b, 도 11c, 및 도 11d에 도시된 바와 같이 대략 C자 형상을 갖도록 구부러질 수 있다.
제1무기봉지층(310)은 스텝 커버리지가 우수하기에 도 11a 내지 도 11d에 도시된 바와 같이 제2전극(223)의 에지부(223ep) 및 캡핑층(225)의 에지부(225ep)는 제1무기봉지층(310)으로 커버될 수 있다.
도 12는 도 10b의 XII 부분을 발췌한 단면도이다.
도 12를 참조하면, 오목부(RC)는 레이저 빔(LB)이 기판(100) 상의 구조(예컨대, 제2희생층, 22)에 반사된 후 굴절되어 제2전극(223) 및 캡핑층(225)로 진행하는 것을 방지할 수 있다.
본 발명의 비교예로서, 전술한 오목부(RC)가 없는 경우, 레이저 빔(LB)이 제2전극(223) 및 캡핑층(225)에 도달할 수 있으며, 제2전극(223)의 에지부(223ep) 및 캡핑층(225)의 에지부(225ep)는 도 11a 내지 도 11d에 도시된 제1높이(h) 보다 더 큰 높이를 가지게 된다. 바꾸어 말하면, 오목부(RC)가 없는 경우, 제2전극(223)의 에지부(223ep) 및 캡핑층(225)의 에지부(225ep)는 유기봉지층(320)의 상면을 뚫고 지나갈 수 있을 정도의 높이를 가질 수 있다. 그러나, 본 발명의 실시예에 따르면 전술한 오목부(RC)에 의해 제2전극(223)의 에지부(223ep) 및 캡핑층(225)의 에지부(225ep)의 위치를 용이하게 제어할 수 있다.
도 13은 본 발명의 다른 실시예에 따른 표시 패널을 개략적으로 나타낸 단면도이고, 도 14는 본 발명의 다른 실시예에 따른 표시 패널의 제2비표시영역을 나타낸다. 도 13의 표시 패널(10')은 도 6의 표시 패널(10)의 변형예로서, 제3트랜지스터(T3), 멀티-절연층(MIL), 오목부(RC), 및 크랙방지 오목부(GC)에 차이가 있고 다른 구성은 도 6의 표시 패널(10)과 동일하다. 도 13에 도시된 구성요소로서 도 6과 동일한 부재번호는 동일한 구성을 설명하는 것이며, 이하에서는 차이점을 위주로 설명한다.
도 13에 도시된 표시 패널(10')의 표시영역(DA)을 참조하면, 기판(100) 상에는 부화소회로(PC) 및 유기발광다이오드(OLED)가 배치될 수 있다. 부화소회로(PC)는 앞서 도 4b를 참조하여 설명한 바와 같이 복수의 트랜지스터들 및 스토리지 커패시터를 포함할 수 있다. 이와 관련하여 도 13은 제1트랜지스터(T1), 제3트랜지스터(T3), 및 스토리지 커패시터(Cst)를 도시한다. 제1트랜지스터(T1)의 제1반도체층(A1)과 제3트랜지스터(T3)의 제3반도체층(A3)은 동일한 층(예, 버퍼층, 201) 상에 배치되고 동일한 물질을 포함할 수 있다.
기판(100)과 유기발광다이오드(OLED)의 제1전극(221) 사이에는 복수의 절연층들이 형성되며, 이와 관련하여 도 13은 버퍼층(201), 제1게이트절연층(203), 제1층간절연층(205), 제2층간절연층(207), 제1유기절연층(211) 및 제2유기절연층(213)을 도시한다. 제1반도체층(A1)과 제3트랜지스터(T3)의 제3반도체층(A3)은 동일한 층(예, 버퍼층, 201) 상에 배치되기에, 앞서 도 6을 참조하여 설명한 제2게이트절연층(209, 도 6) 및 제3층간절연층(210, 도 6)은 생략될 수 있다.
도 13의 제1비표시영역(NDA1)을 참조하면, 제1 내지 제3격벽(PW1, PW2, PW3)이 상호 이격되어 배치될 수 있다. 유기물층(222o)은 제1비표시영역(NDA1)에 배치된 제1개구부(222oh)들, 및 제1개구부(222oh)들에 의해 상호 이격된 분리 부분(222op)들을 포함할 수 있다. 제2전극(223) 및 캡핑층(225)은 각각 제2개구부(223oh) 및 제3개구부(225oh)를 포함할 수 있다.
유기물층(222o)의 제1개구부(222oh)들 및 분리 부분(222op), 제2전극(223)의 제2개구부(223oh) 및 에지부(223ep) 및 캡핑층(225)의 제3개구부(225oh) 및 에지부(225ep)는 앞서 도 6 및 도 11a 내지 도 11d를 참조하여 설명한 바와 같다.
오목부(RC)와 크랙방지 오목부(GC)는 제1비표시영역(NDA1)에 배치될 수 있다. 오목부(RC)는 제2전극(223)과 캡핑층(225)의 에지부(223ep, 225ep) 및 제1격벽(PW1) 사이에 배치될 수 있으며, 크랙방지 오목부(GC)는 제3격벽(PW3)과 개구(10H, 또는 투과영역(TA), 또는 기판(100)의 제1개구(100H)) 사이에 배치될 수 있음은 앞서 설명한 바와 같다.
오목부(RC)와 크랙방지 오목부(GC)는 멀티-절연층(MIL)의 두께 방향을 따라 멀티-절연층(MIL)의 일부를 제거함으로써 형성될 수 있다. 멀티-절연층(MIL)은 버퍼층(201), 제1게이트절연층(203), 제1층간절연층(205), 및 제2층간절연층(207)을 포함할 수 있다. 예컨대, 오목부(RC)와 크랙방지 오목부(GC)는 각각 도 13에 도시된 바와 같이 제2층간절연층(207)의 일부를 제거함으로써 형성할 수 있다. 다른 실시예로서, 오목부(RC)와 크랙방지 오목부(GC)는 각각 버퍼층(201), 제1게이트절연층(203), 제1층간절연층(205), 및 제2층간절연층(207)에서 선택된 두 개 이상의 층의 일부를 제거하여 형성할 수 있다.
도 13의 오목부(RC)와 크랙방지 오목부(GC)는 도 14에 도시된 표시 패널(10')의 제2비표시영역(NDA2)에 배치된 개구(OP)를 형성하는 공정에서 함께 형성될 수 있다.
도 14를 참조하면, 기판(100) 상의 멀티-절연층(MIL)은 제2비표시영역(NDA2)에도 존재한다. 앞서 도 3a 및 도 3b를 참조하여 설명한 바와 같이 기판(100)은 제2비표시영역(NDA2)의 일부이자 서브영역(SR)은 벤딩될 수 있다. 이 때 벤딩을 용이하게 하며 벤딩시 발생하는 크랙의 발생을 최소화하거나 크랙이 전파되는 것을 방지하기 위하여 멀티-절연층(MIL)은 개구(OP)를 포함할 수 있다.
개구(OP)는 멀티-절연층(MIL)에 포함된 서브층들 중 적어도 어느 하나의 층의 일부를 제거하여 형성될 수 있다. 일 실시예로, 도 14는 멀티-절연층(MIL)의 제2층간절연층(207)의 일부를 제거함으로써 개구(OP)가 형성된 것을 도시한다. 멀티-절연층(MIL)은 개구(OP)의 깊이는 도 13의 오목부(RC)와 크랙방지 오목부(GC) 각각의 깊이와 실질적으로 동일할 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1: 전자 기기
10: 표시 패널
10H: 개구
221: 제1전극
222b: 발광층
222a: 제1기능층
222c: 제2기능층
222: 중간층
223: 제2전극
225: 캡핑층
300: 봉지층
310: 제1무기봉지층
320: 유기봉지층
330: 제2무기봉지층
MIL: 멀티-절연층
RC: 오목부

Claims (25)

  1. 개구를 갖는 기판;
    상기 개구 주변의 표시영역에 배치되며, 제1전극, 제2전극, 및 상기 제1전극과 상기 제2전극 사이의 중간층을 포함하는 발광요소;
    상기 표시영역과 상기 개구 사이의 제1비표시영역에 배치된 적어도 하나의 격벽;
    상기 적어도 하나의 격벽 아래에 배치된 멀티-절연층; 및
    상기 발광요소 상에 배치되며, 적어도 하나의 무기봉지층 및 유기봉지층을 포함하는 봉지층;을 포함하며,
    상기 제2전극은 상기 표시영역으로부터 상기 제1비표시영역을 향해 연장되고,
    상기 멀티-절연층은, 상기 제1비표시영역에서 상기 제2전극의 에지부 및 상기 적어도 하나의 격벽 사이에 위치하는 오목부를 포함하는, 표시 패널.
  2. 제1항에 있어서,
    상기 멀티-절연층은 복수의 무기절연층들을 포함하는, 표시 패널.
  3. 제1항에 있어서,
    상기 유기봉지층은, 상기 제2전극의 상기 에지부 및 상기 오목부에 중첩하는, 표시 패널.
  4. 제1항에 있어서,
    상기 중간층은 상기 표시영역으로부터 상기 제1비표시영역을 향해 연장되는 유기물층을 더 포함하며, 상기 유기물층의 일부는 상기 제1비표시영역에서 상기 오목부를 커버하는, 표시 패널.
  5. 제4항에 있어서,
    상기 유기물층은,
    상기 제1비표시영역에서 상호 이격되어 배치된 복수의 제1개구부들, 및 상기 복수의 제1개구부들에 의해 분리된 복수의 분리 부분들을 포함하는, 표시 패널.
  6. 제5항에 있어서,
    상기 유기물층의 상기 복수의 분리 부분들 중 적어도 어느 하나는,
    상기 적어도 하나의 격벽의 상면 및 측면을 커버하는, 표시 패널.
  7. 제1항에 있어서,
    상기 적어도 하나의 격벽은 상기 표시영역에 가장 가까운 제1격벽을 포함하고,
    상기 오목부는 상기 제1비표시영역에서 상기 제2전극의 에지부 및 상기 제1격벽 사이에 위치하는, 표시 패널.
  8. 제7항에 있어서,
    상기 적어도 하나의 격벽은,
    상기 제1격벽 보다 상기 기판의 상기 개구에 인접한 제2격벽, 및 상기 제2격벽 보다 상기 기판의 상기 개구에 더 인접한 제3격벽을 더 포함하는, 표시 패널.
  9. 제8항에 있어서,
    상기 멀티-절연층은, 상기 제3격벽과 상기 기판의 상기 개구 사이에 위치하는 크랙방지 오목부를 더 포함하는, 표시 패널.
  10. 투과영역, 표시영역, 및 상기 투과영역과 상기 표시영역 사이의 제1비표시영역을 포함하는 표시 패널; 및
    상기 표시 패널의 아래에 배치되고, 상기 투과영역에 대응하는 컴포넌트;를 포함하되,
    상기 표시 패널은,
    상기 투과영역에 대응하는 개구를 갖는 기판;
    상기 개구 주변의 표시영역에 배치되며, 제1전극, 제2전극, 및 상기 제1전극과 상기 제2전극 사이의 중간층을 포함하는 발광요소;
    상기 표시영역과 상기 개구 사이의 제1비표시영역에 배치된 적어도 하나의 격벽;
    상기 적어도 하나의 격벽 아래에 배치된 복수의 무기절연층들을 포함하는 멀티-절연층; 및
    상기 발광요소 상에 배치되며, 적어도 하나의 무기봉지층 및 유기봉지층을 포함하는 봉지층;을 포함하며,
    상기 제2전극은 상기 표시영역으로부터 상기 제1비표시영역을 향해 연장되고,
    상기 멀티-절연층은, 상기 제1비표시영역에서 상기 제2전극의 에지부 및 상기 적어도 하나의 격벽 사이에 위치하는 오목부를 포함하는, 전자 기기.
  11. 제10항에 있어서,
    상기 컴포넌트는 카메라 또는 센서를 포함하는, 전자 기기.
  12. 제10항에 있어서,
    상기 유기봉지층은, 상기 제2전극의 상기 에지부 및 상기 오목부에 중첩하는, 표시 패널.
  13. 제10항에 있어서,
    상기 중간층은 상기 표시영역으로부터 상기 제1비표시영역을 향해 연장되는 유기물층을 더 포함하며, 상기 유기물층의 일부는 상기 제1비표시영역에서 상기 오목부를 커버하는, 표시 패널.
  14. 제13항에 있어서,
    상기 유기물층은,
    상기 제1비표시영역에서 상호 이격되어 배치된 복수의 제1개구부들, 및 상기 복수의 제1개구부들에 의해 분리된 복수의 분리 부분들을 포함하는, 표시 패널.
  15. 제14항에 있어서,
    상기 유기물층의 상기 복수의 분리 부분들 중 적어도 어느 하나는,
    상기 적어도 하나의 격벽의 상면 및 측면을 커버하는, 표시 패널.
  16. 제10항에 있어서,
    상기 적어도 하나의 격벽은 상기 표시영역에 가장 가까운 제1격벽을 포함하고,
    상기 오목부는 상기 제1비표시영역에서 상기 제2전극의 에지부 및 상기 제1격벽 사이에 위치하는, 표시 패널.
  17. 제16항에 있어서,
    상기 적어도 하나의 격벽은,
    상기 제1격벽 보다 상기 기판의 상기 개구에 인접한 제2격벽, 및 상기 제2격벽 보다 상기 기판의 상기 개구에 더 인접한 제3격벽을 더 포함하는, 표시 패널.
  18. 제17항에 있어서,
    상기 멀티-절연층은, 상기 제3격벽과 상기 기판의 상기 개구 사이에 위치하는 크랙방지 오목부를 더 포함하는, 표시 패널.
  19. 투과영역, 표시영역, 및 상기 투과영역과 상기 표시영역 사이의 제1비표시영역을 포함하는 기판을 준비하는 공정;
    상기 기판 상에 복수의 무기절연층을 포함하는 멀티-절연층을 형성하는 공정;
    상기 제1비표시영역에 위치하도록 상기 멀티-절연층의 두께 방향을 따라 오목한 오목부를 형성하는 공정;
    제1전극, 제2전극, 및 상기 제1전극과 상기 제2전극 사이의 중간층을 포함하는 발광요소를 형성하되, 상기 중간층에 포함된 유기물층 및 상기 제2전극은 상기 표시영역 및 상기 제1비표시영역에 형성되는, 공정;
    상기 제1비표시영역에 배치된 적어도 하나의 격벽을 형성하는 공정;
    상기 발광요소 상에 배치되며, 적어도 하나의 무기봉지층 및 유기봉지층을 포함하는 봉지층을 형성하는 공정; 및
    상기 제1비표시영역에 배치된 상기 유기물층의 적어도 일부 및 상기 제2전극의 일부를 제거하는 공정;을 포함하며,
    상기 제거하는 공정에 의해 상기 제2전극의 에지부는 상기 제1비표시영역에 위치하되, 상기 제2전극의 상기 에지부는 상기 오목부를 사이에 두고 상기 적어도 하나의 격벽의 반대편에 위치하는, 표시 패널의 제조 방법.
  20. 제19항에 있어서,
    상기 제거하는 공정은, 레이저 빔을 조사하는 공정을 포함하는, 표시 패널의 제조 방법.
  21. 제19항에 있어서,
    상기 제거하는 공정은,
    상기 제1비표시영역에 위치하는 상기 유기물층의 일부들을 제거하여 상기 유기물층의 복수의 제1개구부들을 형성하는 공정을 포함하고,
    상기 유기물층은 상기 복수의 제1개구부들에 의해 분리된 복수의 분리 부분들을 포함하는, 표시 패널의 제조 방법.
  22. 제21항에 있어서,
    상기 적어도 하나의 격벽은, 상기 제1비표시영역에서 상호 이격된 복수의 격벽들을 포함하고,
    상기 복수의 제1개구부들 중 어느 하나의 제1개구부는 상기 복수의 격벽들 중 이웃하는 격벽들 사이에 위치하는, 표시 패널의 제조 방법.
  23. 제22항에 있어서,
    상기 복수의 제1개구부들 중 상기 표시영역에 가장 가까운 제1개구부는, 상기 오목부와 상기 적어도 하나의 격벽 사이에 위치하는, 표시 패널의 제조 방법.
  24. 제19항에 있어서,
    상기 봉지층을 형성하는 단계는,
    상기 표시영역 및 상기 제1비표시영역 상에 제1무기봉지층을 형성하는 공정;
    상기 제1무기봉지층 상에 상기 유기봉지층을 형성하는 공정; 및
    상기 유기봉지층 상에 제2무기봉지층을 형성하는 공정을 포함하되,
    상기 유기봉지층은 상기 제2전극의 상기 에지부 및 상기 오목부에 중첩하는, 표시 패널의 제조 방법.
  25. 제19항에 있어서,
    상기 오목부를 형성하는 공정은,
    상기 적어도 하나의 격벽과 상기 투과영역 사이에 위치하는 크랙방지 오목부를 형성하는 공정을 더 포함하는, 표시 패널의 제조 방법.
KR1020220041910A 2022-04-04 2022-04-04 표시 패널, 표시 패널의 제조 방법 및 표시 패널을 포함하는 전자 기기 KR20230143271A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020220041910A KR20230143271A (ko) 2022-04-04 2022-04-04 표시 패널, 표시 패널의 제조 방법 및 표시 패널을 포함하는 전자 기기
EP23157154.8A EP4258845A1 (en) 2022-04-04 2023-02-17 Display panel, method of manufacturing the display panel, and electronic apparatus including the display panel
US18/174,466 US20230320178A1 (en) 2022-04-04 2023-02-24 Display panel, method of manufacturing the display panel, and electronic apparatus including the display panel
CN202310350536.5A CN116896927A (zh) 2022-04-04 2023-04-04 显示面板、制造显示面板的方法以及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220041910A KR20230143271A (ko) 2022-04-04 2022-04-04 표시 패널, 표시 패널의 제조 방법 및 표시 패널을 포함하는 전자 기기

Publications (1)

Publication Number Publication Date
KR20230143271A true KR20230143271A (ko) 2023-10-12

Family

ID=85283990

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220041910A KR20230143271A (ko) 2022-04-04 2022-04-04 표시 패널, 표시 패널의 제조 방법 및 표시 패널을 포함하는 전자 기기

Country Status (4)

Country Link
US (1) US20230320178A1 (ko)
EP (1) EP4258845A1 (ko)
KR (1) KR20230143271A (ko)
CN (1) CN116896927A (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102576994B1 (ko) * 2018-06-28 2023-09-12 삼성디스플레이 주식회사 디스플레이 장치
KR20200115834A (ko) * 2019-03-27 2020-10-08 삼성디스플레이 주식회사 표시 패널
KR20220044061A (ko) * 2020-09-29 2022-04-06 삼성디스플레이 주식회사 표시 패널, 그 제조 방법 및 전자 기기

Also Published As

Publication number Publication date
CN116896927A (zh) 2023-10-17
EP4258845A1 (en) 2023-10-11
US20230320178A1 (en) 2023-10-05

Similar Documents

Publication Publication Date Title
KR101974086B1 (ko) 표시모듈
US11825711B2 (en) Display panel including bendable corner display area and display apparatus including the same
US11507151B2 (en) Display apparatus
KR102078175B1 (ko) 표시모듈
CN114203769A (zh) 显示设备及制造该显示设备的方法
KR20210087611A (ko) 표시 장치
CN217086574U (zh) 显示设备
KR20230143271A (ko) 표시 패널, 표시 패널의 제조 방법 및 표시 패널을 포함하는 전자 기기
KR20200018535A (ko) 표시모듈
KR20240054475A (ko) 표시 패널 및 이를 포함하는 전자 기기
CN219146072U (zh) 显示设备
CN219303667U (zh) 显示装置
US11825708B2 (en) Display panel and display device including first and second wirings
CN218831213U (zh) 显示面板和包括该显示面板的电子装置
CN220210914U (zh) 显示面板及显示装置
EP4220720A1 (en) Display panel
US20240072015A1 (en) Display panel, method of manufacturing the display panel, and electronic apparatus including the display panel
US20230389397A1 (en) Display apparatus and electronic apparatus including the same
US20220285463A1 (en) Display apparatus
US20230232676A1 (en) Display apparatus
KR20230033252A (ko) 디스플레이 장치 및 그 제조방법
KR20240032263A (ko) 표시 패널
CN116267011A (zh) 制造显示面板的方法
KR20220166401A (ko) 표시 패널 및 이를 포함하는 전자 기기
KR20220087664A (ko) 표시 패널