KR20240083957A - 표시 패널 및 이를 포함하는 전자 기기 - Google Patents

표시 패널 및 이를 포함하는 전자 기기 Download PDF

Info

Publication number
KR20240083957A
KR20240083957A KR1020220168128A KR20220168128A KR20240083957A KR 20240083957 A KR20240083957 A KR 20240083957A KR 1020220168128 A KR1020220168128 A KR 1020220168128A KR 20220168128 A KR20220168128 A KR 20220168128A KR 20240083957 A KR20240083957 A KR 20240083957A
Authority
KR
South Korea
Prior art keywords
layer
metal
data line
disposed
bridge wiring
Prior art date
Application number
KR1020220168128A
Other languages
English (en)
Inventor
정인영
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220168128A priority Critical patent/KR20240083957A/ko
Priority to US18/523,901 priority patent/US20240188342A1/en
Priority to CN202311647610.6A priority patent/CN118159064A/zh
Publication of KR20240083957A publication Critical patent/KR20240083957A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/822—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)

Abstract

본 발명의 일 실시예는, 부화소전극; 상기 부화소전극과 중첩하는 개구 및 서로 인접하게 배치된 부화소전극들 사이에 배치되는 그루브를 포함하는 금속 뱅크층; 상기 부화소전극 위에 배치되되 상기 금속 뱅크층 아래에 배치되는 절연층; 상기 금속 뱅크층과 동일한 물질을 포함하고, 상기 절연층 상에 배치되는 브릿지 배선; 상기 금속 뱅크층의 상기 개구를 통해 상기 부화소전극과 중첩하는 중간층; 및 상기 금속 뱅크층의 상기 개구를 통해 상기 중간층 상에 배치되는 대향전극;을 포함하고, 상기 그루브는 평면상 상기 브릿지 배선의 적어도 일부를 둘러싸는, 표시 패널을 제공한다.

Description

표시 패널 및 이를 포함하는 전자 기기{Display panel and electronic apparatus comprising the same}
본 발명은 표시 패널 및 이를 포함하는 전자 기기의 구조에 관한 것이다.
유기발광 표시 패널과 같은 표시 패널은 발광다이오드의 휘도 등을 제어하기 위해 박막트랜지스터들이 표시영역에 배치된다. 박막트랜지스터들은 전달된 데이터신호, 구동전압, 및 공통전압을 이용하여 대응하는 발광다이오드에서 소정의 색을 갖는 빛을 방출하도록 제어한다.
데이터신호, 구동전압, 및 공통전압 등을 제공하기 위해, 표시영역 외측의 비표시영역에는 데이터 구동회로, 구동전압공급선, 공통전압공급선 등이 위치한다.
본 발명의 실시예들은 데드 스페이스를 줄이면서도 우수한 품질의 이미지를 제공할 수 있는 전자 기기를 제공하고자 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 실시예는, 부화소전극; 상기 부화소전극과 중첩하는 개구 및 서로 인접하게 배치된 부화소전극들 사이에 배치되는 그루브를 포함하는 금속 뱅크층; 상기 부화소전극 위에 배치되되 상기 금속 뱅크층 아래에 배치되는 절연층; 상기 금속 뱅크층과 동일한 물질을 포함하고, 상기 절연층 상에 배치되는 브릿지 배선; 상기 금속 뱅크층의 상기 개구를 통해 상기 부화소전극과 중첩하는 중간층; 및 상기 금속 뱅크층의 상기 개구를 통해 상기 중간층 상에 배치되는 대향전극;을 포함하고, 상기 그루브는 평면상 상기 브릿지 배선의 적어도 일부를 둘러싸는, 표시 패널을 제공한다.
일 실시예에 있어서, 상기 대향전극은 상기 개구를 향하는 상기 금속 뱅크층의 측면과 직접 접촉할 수 있다.
일 실시예에 있어서, 상기 금속 뱅크층 및 상기 브릿지 배선은 각각 제1 금속층 및 상기 제1 금속층 상의 제2 금속층을 포함할 수 있다.
일 실시예에 있어서, 상기 금속 뱅크층의 상기 제2 금속층의 일 부분은, 상기 제2 금속층의 바닥면과 상기 제1 금속층의 측면이 접하는 지점으로부터 상기 개구 및 상기 그루브 각각을 향해 연장된 팁을 포함할 수 있다.
일 실시예에 있어서, 상기 브릿지 배선은 상기 그루브를 사이에 두고 상기 금속 뱅크층과 이격되어 배치될 수 있다.
일 실시예에 있어서, 투과영역 및 상기 투과영역을 둘러싸는 표시영역을 포함하는 기판;을 더 포함하고, 상기 브릿지 배선은 상기 투과영역에 인접하게 배치되어, 상기 투과영역의 적어도 일부를 감쌀 수 있다.
일 실시예에 있어서, 상기 부화소전극, 상기 중간층, 및 상기 대향전극으로 구성되는 발광다이오드와 전기적으로 연결되는 박막 트랜지스터; 상기 박막 트랜지스터에 신호를 공급하는 스캔선 및 데이터선;을 더 포함하고, 상기 스캔선은 제1 방향으로 연장되고, 상기 데이터선은 상기 제1 방향과 교차하는 제2 방향으로 연장되고, 상기 브릿지 배선은 상기 데이터선과 전기적으로 연결될 수 있다.
일 실시예에 있어서, 상기 데이터선 중 일부는 상기 투과영역을 사이에 두고 상호 이격되어 데이터선 제1 부분 및 데이터선 제2 부분으로 분리되고, 상기 브릿지 배선은 상기 데이터선 제1 부분 및 상기 데이터선 제2 부분을 전기적으로 연결시킬 수 있다.
일 실시예에 있어서, 상기 데이터선과 상기 브릿지 배선은 서로 다른 층 상에 배치되고, 상기 데이터선과 상기 브릿지 배선은 상기 데이터선과 상기 브릿지 배선 사이에 개재되는 절연층의 컨택홀을 통해 서로 접속할 수 있다,
일 실시예에 있어서, 상기 컨택홀은 상기 투과영역의 주변에 배치될 수 있다.
일 실시예에 있어서, 상기 브릿지 배선의 일 부분과 상기 데이터선의 일 부분 사이에 개재되는 도전메탈을 더 포함하고, 상기 브릿지 배선의 일 부분과 상기 데이터선의 일 부분은 상기 도전메탈에 의해 전기적으로 연결될 수 있다.
일 실시예에 있어서, 상기 브릿지 배선은, 상기 제1 방향을 따라 연장되는 수평 브릿지 배선 및 상기 제2 방향을 따라 연장되는 수직 브릿지 배선을 포함할 수 있다.
일 실시예에 있어서, 상기 수평 브릿지 배선 및 상기 수직 브릿지 배선은 동일한 층 상에 배치되며, 상기 수평 브릿지 배선 및 상기 수직 브릿지 배선은 일체로 형성될 수 있다.
일 실시예에 있어서, 상기 금속 뱅크층의 상기 개구의 내측면을 적어도 일부 커버하는 제1 무기봉지층; 상기 제1 무기봉지층 상에 배치되는 유기봉지층; 및 상기 유기봉지층 상에 배치되는 제2 무기봉지층;을 더 포함하고, 상기 금속 뱅크층의 상기 그루브를 통해 상기 절연층과 상기 유기봉지층은 직접 접촉할 수 있다.
본 발명의 다른 실시예는, 투과영역 및 상기 투과영역을 둘러싸는 표시영역을 포함하는 표시 패널; 및 상기 표시 패널의 배면에 위치하며 상기 투과영역과 대응하는 컴포넌트;를 포함하고, 상기 표시 패널은, 부화소전극; 상기 부화소전극과 중첩하는 개구 및 서로 인접하게 배치된 부화소전극들 사이에 배치되는 그루브를 포함하는 금속 뱅크층; 상기 부화소전극 위에 배치되되 상기 금속 뱅크층 아래에 배치되는 절연층; 상기 금속 뱅크층과 동일한 물질을 포함하고, 상기 절연층 상에 배치되는 브릿지 배선; 상기 금속 뱅크층의 상기 개구를 통해 상기 부화소전극과 중첩하는 중간층; 및 상기 금속 뱅크층의 상기 개구를 통해 상기 중간층 상에 배치되는 대향전극;을 포함하고, 상기 브릿지 배선은 상기 그루브를 사이에 두고 상기 금속 뱅크층과 이격되어 배치되는, 전자 기기를 제공한다.
일 실시예에 있어서, 상기 대향전극은 상기 개구를 향하는 상기 금속 뱅크층의 측면과 직접 접촉할 수 있다.
일 실시예에 있어서, 상기 금속 뱅크층 및 상기 브릿지 배선은 각각 제1 금속층 및 상기 제1 금속층 상의 제2 금속층을 포함하고, 상기 제2 금속층의 일 부분은, 상기 제2 금속층의 바닥면과 상기 제1 금속층의 측면이 접하는 지점으로부터 상기 개구 및 상기 그루브 각각을 향해 연장된 팁을 포함할 수 있다.
일 실시예에 있어서, 상기 브릿지 배선은 상기 투과영역에 인접하게 배치되어, 상기 투과영역의 적어도 일부를 감쌀 수 있다.
일 실시예에 있어서, 상기 부화소전극, 상기 중간층, 및 상기 대향전극으로 구성되는 발광다이오드와 전기적으로 연결되는 박막 트랜지스터; 상기 박막 트랜지스터에 신호를 공급하는 스캔선 및 데이터선;을 더 포함하고, 상기 스캔선은 제1 방향으로 연장되고, 상기 데이터선은 상기 제1 방향과 교차하는 제2 방향으로 연장되고, 상기 브릿지 배선은 상기 데이터선과 전기적으로 연결될 수 있다.
일 실시예에 있어서, 상기 데이터선 중 일부는 상기 투과영역을 사이에 두고 상호 이격되어 데이터선 제1 부분 및 데이터선 제2 부분으로 분리되고, 상기 브릿지 배선은 상기 데이터선 제1 부분 및 상기 데이터선 제2 부분을 전기적으로 연결시킬 수 있다.
일 실시예에 있어서, 상기 데이터선과 상기 브릿지 배선은 서로 다른 층 상에 배치되고, 상기 데이터선과 상기 브릿지 배선은 상기 데이터선과 상기 브릿지 배선 사이에 개재되는 절연층의 컨택홀을 통해 서로 접속할 수 있다.
일 실시예에 있어서, 상기 브릿지 배선의 일 부분과 상기 데이터선의 일 부분 사이에 개재되는 도전메탈을 더 포함하고, 상기 브릿지 배선의 일 부분과 상기 데이터선의 일 부분은 상기 도전메탈에 의해 전기적으로 연결될 수 있다.
일 실시예에 있어서, 상기 브릿지 배선은, 상기 제1 방향을 따라 연장되는 수평 브릿지 배선 및 상기 제2 방향을 따라 연장되는 수직 브릿지 배선을 포함하고, 상기 수평 브릿지 배선 및 상기 수직 브릿지 배선은 동일한 층 상에 배치되며, 상기 수평 브릿지 배선 및 상기 수직 브릿지 배선은 일체로 형성될 수 있다.
일 실시예에 있어서, 상기 컴포넌트는 센서 또는 카메라를 포함할 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따른 전자 기기는 금속 뱅크층을 이용하여 발광층을 패터닝할 수 있어 해상도를 향상시키고 우수한 품질의 이미지를 제공할 수 있다. 또한, 카메라와 같은 각종 컴포넌트와 대응되는 투과영역을 표시영역 내에 배치하는 구조에서, 금속 뱅크층의 일부를 이용하여 홀 우회배선을 대체하여 데드 스페이스의 면적을 최소화할 수 있다. 전술한 효과는 예시적인 것으로서, 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1a 및 도 1b는 본 발명의 일 실시예에 따른 전자 기기를 개략적으로 나타낸 사시도이다.
도 2a 및 도 2b는 각각 본 발명의 일 실시예에 따른 전자 기기의 단면도로서, 도 1의 II-II'선에 따른 단면에 해당한다.
도 3은 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 나타낸 평면도이다.
도 4는 도 3의 표시 패널을 개략적으로 나타낸 측면도이다.
도 5는 본 발명의 일 실시예에 따른 표시 패널에 배치된 발광다이오드와 전기적으로 연결된 부화소회로를 개략적으로 나타낸 등가회로도이다.
도 6a 내지 도 6j는 본 발명의 일 실시예에 따른 표시 패널의 제조 공정에 따른 상태를 개략적으로 나타낸 단면도이다.
도 6k는 본 발명의 일 실시예에 따른 발광다이오드의 적층 구조를 나타낸 단면도이다.
도 7은 본 발명의 일 실시예에 따른 표시 패널의 투과영역 및 투과영역에 인접한 표시영역의 일부를 개략적으로 나타낸 평면도이다.
도 8은 본 발명의 일 실시예에 따른 표시 패널의 일부를 나타낸 평면도로서, 도 7의 B 부분에 대응한다.
도 9는 도 8의 Ⅸ-Ⅸ'선에 따른 단면도이다.
도 10은 도 8의 Ⅹ-Ⅹ'선에 따른 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서 상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라, 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다.
도 1a 및 도 1b는 본 발명의 일 실시예에 따른 전자 기기를 개략적으로 도시한 사시도이다.
도 1a 및 도 1b를 참조하면, 일 실시예에 따른 전자 기기(1)는 동영상이나 정지영상을 표시하는 장치로서, 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(portable multimedia player), 내비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기뿐만 아니라, 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷(internet of things, IOT) 등의 다양한 제품의 표시 화면으로 사용될 수 있다. 또한, 일 실시예에 따른 전자 기기(1)는 스마트 워치(smart watch), 워치 폰(watch phone), 안경형 디스플레이, 및 헤드 장착형 디스플레이(head mounted display, HMD)와 같이 웨어러블 장치(wearable device)에 사용될 수 있다. 또한, 일 실시예에 따른 전자 기기(1)는 자동차의 계기판, 및 자동차의 센터페시아(center fascia) 또는 대쉬보드에 배치된 CID(Center Information Display), 자동차의 사이드 미러를 대신하는 룸 미러 디스플레이(room mirror display), 자동차의 뒷좌석용 엔터테인먼트로, 앞좌석의 배면에 배치되는 디스플레이로 사용될 수 있다. 이하에서는, 설명의 편의를 위해 일 실시예에 따른 전자 기기(1)가 스마트 폰으로 사용되는 것을 도시한다.
본 명세서의 평면도 상에서 "좌", "우", "상", "하"는 전자 기기(1)의 수직한 방향에서 전자 기기(1)를 바라보았을 때의 방향을 가리킨다. 예를 들어, "좌"는 -x 방향, "우"는 +x 방향, "상"은 +y 방향, "하"는 -y 방향을 가리킨다.
전자 기기(1)는 평면상 직사각형 형태로 이루어질 수 있다. 예를 들어, 전자 기기(1)는 도 1a 및 도 1b과 같이 x방향의 단변과 y방향의 장변을 갖는 직사각형의 평면 형태를 가질 수 있다. x방향의 단변과 y방향의 장변이 만나는 모서리(corner)는 소정의 곡률을 갖도록 둥글게 형성되거나 직각으로 형성될 수 있다. 전자 기기(1)의 평면 형태는 직사각형에 한정되지 않고, 다른 다각형, 타원형, 또는 비정형 형상으로 형성될 수 있다.
전자 기기(1)는 표시영역(DA)의 내측에 배치된 적어도 하나의 투과영역(TA)을 포함할 수 있다. 도 1a 및 도 1b는 하나의 투과영역(TA)을 도시하고 있으나, 전자 기기(1)는 두개 또는 그 이상의 투과영역(TA)을 포함할 수 있다. 투과영역(TA)은 표시영역(DA)에 의해 전체적으로 둘러싸일 수 있다. 투과영역(TA)은 도 2를 참조하여 후술할 컴포넌트가 배치되는 영역으로서, 전자 기기(1)는 컴포넌트를 이용하여 다양한 기능을 가질 수 있다.
도 1a에서는 투과영역(TA)이 좌상측에 배치된 것을 도시하나 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 투과영역(TA)은 도 1b에 도시된 바와 같이 상측 중앙에 배치될 수 있다. 또는, 다른 실시예로서 투과영역(TA)은 우상측에 배치되거나, 표시영역(DA)의 중앙에 배치되는 것과 같이 다양하게 위치할 수 있다.
표시영역(DA)은 표시영역(DA)상에 배치된 복수의 부화소들에서 방출되는 빛을 이용하여 소정의 이미지를 제공할 수 있다. 각 부화소는 소정의 색의 빛을 방출하는 표시요소를 포함할 수 있다. 예컨대, 적색, 녹색, 또는 청색의 빛을 방출하는 표시요소들이 x방향 및 y방향을 따라 이차원적으로 배열될 수 있으며, 이미지를 방출하는 표시영역(DA)이 정의될 수 있다.
비표시영역(NDA)은 부화소들이 배치되지 않는 영역으로서, 투과영역(TA)을 둘러싸는 제1 비표시영역(NDA1) 및 표시영역(DA)을 둘러싸는 제2 비표시영역(NDA2)을 포함할 수 있다. 제1 비표시영역(NDA1)은 투과영역(TA)과 표시영역(DA) 사이에 배치되고, 제2 비표시영역(NDA2)은 표시영역(DA)의 외곽에 배치될 수 있다.
도 2a 및 도 2b는 각각 본 발명의 일 실시예에 따른 전자 기기의 단면도로서, 도 1a의 II-II’선에 따른 단면에 해당한다. 도 2a 및 도 2b는 도 1a의 II-II’의 단면을 도시하고 있으나, 도 1b의 단면구조도 도 2a 및 도 2b에 설명된 구조와 동일한 구조를 가질 수 있다.
도 2a 및 도 2b를 참조하면, 전자 기기(1)는 일측이 개방되고 내부에 공간을 갖는 하우징(HS)을 포함할 수 있다. 하우징(HS)의 개방된 일측은 윈도우(60)와 결합될 수 있다.
윈도우(60)의 배면 상에는 표시 패널(10), 입력감지층(40), 및 광학 기능층(50)이 배치될 수 있으며, 표시 패널(10)의 배면 상에는 컴포넌트(20)가 배치될 수 있다.
컴포넌트(20)는 빛 또는 음향을 이용하는 전자요소일 수 있다. 전자요소는 근접센서와 같이 거리를 측정하는 센서, 사용자의 신체의 일부(예, 지문, 홍채, 얼굴 등)을 인식하는 센서, 빛을 출력하는 소형 램프이거나, 카메라를 포함할 수 있다. 빛을 이용하는 전자요소는, 가시광, 적외선광, 또는 자외선광과 같이 다양한 파장 대역의 빛을 이용할 수 있다. 음향을 이용하는 전자요소는, 초음파 또는 다른 주파수 대역의 음향을 이용할 수 있다.
표시 패널(10)은 이미지를 표시할 수 있다. 표시 패널(10)은 표시영역(DA)에 배치된 표시요소들을 이용하여 이미지를 표시할 수 있다. 표시 패널(10)은 발광다이오드를 포함하는 발광 표시 패널일 수 있다. 발광다이오드는 유기 발광층을 포함하는 유기 발광다이오드(organic light emitting diode)를 포함할 수 있다. 일부 실시예로, 발광다이오드는 무기물을 포함하는 무기 발광다이오드일 수 있다. 무기발광다이오드는 무기물 반도체 기반의 재료들을 포함하는 PN 접합 다이오드를 포함할 수 있다. PN 접합 다이오드에 순방향으로 전압을 인가하면 정공과 전자가 주입되고, 그 정공과 전자의 재결합으로 생기는 에너지를 빛 에너지로 변환시켜 소정의 색상의 빛을 방출할 수 있다. 전술한 무기발광다이오드는 수~수백 마이크로미터 또는 수~수백 나노미터의 폭을 가질 수 있으며, 일부 실시예에서 무기발광다이오드는 마이크로 LED로 지칭될 수 있다. 발광다이오드의 발광층은 전술한 유기물 또는 무기물을 포함할 수 있으나, 다른 실시예로서 발광다이오드의 발광층은 양자점을 포함할 수 있다. 바꾸어 말하면, 발광다이오드는 양자점 발광다이오드일 수 있다.
표시 패널(10)은 강성이 있어 쉽게 구부러지지 않는 리지드(rigid) 표시 패널 또는 유연성이 있어 쉽게 구부러지거나 접히거나 말릴 수 있는 플렉시블(flexible) 표시 패널일 수 있다. 예를 들어, 표시 패널(10)은 접고 펼 수 있는 폴더블(foldable) 표시 패널, 표시면이 구부러진 커브드(curved) 표시 패널, 표시면 이외의 영역이 구부러진 벤디드(bended) 표시 패널, 말거나 펼 수 있는 롤러블(rollable) 표시 패널, 및 연신 가능한 스트레처블(stretchable) 표시 패널일 수 있다.
입력감지층(40)은 외부의 입력, 예컨대 터치 이벤트에 따른 좌표정보를 획득한다. 입력감지층(40)은 감지전극(sensing electrode 또는 touch electrode) 및 감지전극과 연결된 트레이스라인들을 포함할 수 있다. 입력감지층(40)은 표시 패널(10) 위에 배치될 수 있다. 입력감지층(40)은 뮤추얼 캡 방식 또는/및 셀프 캡 방식으로 외부 입력을 감지할 수 있다.
입력감지층(40)은 표시 패널(10) 상에 직접 형성될 수 있다. 예컨대, 입력감지층(40)은 표시 패널(10)을 형성하는 공정 이후에 연속적으로 이뤄질 수 있으며, 이 경우 점착층은 입력감지층(40)과 표시 패널(10) 사이에 개재되지 않을 수 있다. 또는, 입력감지층(40)은 별도로 형성된 후 점착층을 통해 결합될 수 있다. 점착층은 광학 투명 점착제를 포함할 수 있다.
광학 기능층(50)은 반사 방지층을 포함할 수 있다. 반사 방지층은 윈도우(60)를 통해 외부에서 표시 패널(10)을 향해 입사하는 빛(외부광)의 반사율을 감소시킬 수 있다. 반사 방지층은 위상지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다.
다른 실시예로, 반사 방지층은 블랙매트릭스와 컬러필터들을 포함할 수 있다. 컬러필터들은 표시 패널(10)의 부화소들 각각에서 방출되는 빛의 색상을 고려하여 배열될 수 있다. 또 다른 실시예로, 반사 방지층은 상쇄간섭 구조물을 포함할 수 있다. 상쇄간섭 구조물은 서로 다른 층 상에 배치된 제1 반사층과 제2 반사층을 포함할 있다. 제1 반사층 및 제2 반사층에서 각각 반사된 제1 반사광과 제2 반사광은 상쇄 간섭될 수 있고, 그에 따라 외부광 반사율이 감소될 수 있다.
광학 기능층(50)은 렌즈층을 포함할 수 있다. 렌즈층은 표시 패널(10)에서 방출되는 빛의 출광 효율을 향상시키거나, 색편차를 줄일 수 있다. 렌즈층은 오목하거나 볼록한 렌즈 형상을 가지는 층을 포함하거나, 또는/및 굴절률이 서로 다른 복수의 층을 포함할 수 있다. 광학 기능층(50)은 전술한 반사 방지층 및 렌즈층을 모두 포함하거나, 이들 중 어느 하나를 포함할 수 있다.
광학 기능층(50)은 광학 투명 점착제(OCA, optical clear adhesive)와 같은 점착층을 통해 윈도우(60)와 결합될 수 있다.
일부 실시예로서, 표시 패널(10), 입력감지층(40), 및/또는 광학 기능층(50)은 각각 투과영역(TA)에 위치하는 관통홀을 포함할 수 있다. 이와 관련하여, 도 2a는 표시 패널(10), 입력감지층(40), 및 광학 기능층(50) 각각이 제1 내지 제3관통홀(10H, 40H, 50H)을 포함하는 것을 개시한다. 제1 관통홀(10H)은 표시 패널(10)의 상면으로부터 하면을 향해 표시 패널(10)을 관통할 수 있고, 제2 관통홀(40H)은 입력감지층(40)의 상면으로부터 하면을 향해 입력감지층(40)을 관통할 수 있으며, 제3 관통홀(50H)은 광학 기능층(50)의 상면으로부터 하면을 향해 광학 기능층(50)을 관통할 수 있다.
일부 실시예로서, 표시 패널(10), 입력감지층(40), 및 광학 기능층(50)에서 선택된 적어도 하나는 관통홀을 포함하지 않을 수 있다. 예컨대, 표시 패널(10), 입력감지층(40), 및 광학 기능층(50) 중에서 선택된 하나 또는 둘은 관통홀을 포함하지 않을 수 있다. 또는, 투과영역(TA)의 투과율을 확보할 수 있다면, 도 2b에 도시된 바와 같이 표시 패널(10), 입력감지층(40), 및 광학 기능층(50) 각각은 투과영역(TA)에 위치하는 관통홀을 포함하지 않을 수 있다. 이 경우, 투과영역(TA) 주변의 제1 비표시영역(NDA1)은 생략될 수 있다. 바꾸어 말하면, 투과영역(TA)은 표시영역(DA)으로 둘러싸이되, 투과영역(TA)과 표시영역(DAD) 사이의 제1 비표시영역(NDA1)은 존재하지 않을 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 나타낸 평면도이고, 도 4는 도 3의 표시 패널을 개략적으로 나타낸 측면도이다.
도 3을 참조하면, 표시 패널(10)은 투과영역(TA), 표시영역(DA), 제1 비표시영역(NDA1) 및 제2 비표시영역(NDA2)을 포함할 수 있다. 표시 패널(10)의 형상은 사실상 기판(100)의 형상과 동일할 수 있다.
투과영역(TA)은 표시영역(DA)의 내측에 배치되며, 표시영역(DA)에 의해 전체적으로 둘러싸일 수 있다. 투과영역(TA)은 도 3에 도시된 바와 같이 표시영역(DA)의 상측 중앙에 배치될 수 있다. 다른 실시예로, 투과영역(TA)은 표시영역(DA)의 조상측에 배치되거나 우상측과 같이 다양한 위치에 배치될 수 있다.
제1 비표시영역(NDA1)은 투과영역(TA)과 표시영역(DA) 사이에 위치하되, 투과영역(TA)을 전체적으로 둘러쌀 수 있다. 앞서 도 2a를 참조하여 설명한 바와 같이 표시 패널(10)이 투과영역(TA)에 위치하는 제1 관통홀(10H, 도 2a)을 포함하는 경우 제1 관통홀(10H)을 통해 유입될 수 있는 수분이 표시영역(DA)으로 진행하는 것을 방지하기 위한 구조가 배치될 수 있다. 예컨대, 유기물로 형성된 층(예컨대, 후술할 제1 기능층 및 제2 기능층)은 표시영역(DA)을 전체적으로 커버하도록 표시영역(DA)에서는 연속적으로 형성될 수 있으나, 제1 비표시영역(NDA1)에서는 불연속적으로 형성될 수 있다. 예컨대, 유기물로 형성된 층(예컨대, 후술할 제1 및 제2기능층)은, 제1 비표시영역(NDA1)에 배치되며 상호 분리된 복수의 부분들을 포함할 수 있다.
표시 패널(10)의 일부 층(예컨대 후술할 제2전극(예, 캐소드)은 표시영역(DA)을 전체적으로 커버하도록 표시영역(DA)에서는 연속적으로 형성될 수 있으나, 투과영역(TA)의 투과도를 증가시키기 위하여 투과영역(TA)에 대응하는 부분이 제거될 수 있다. 일부 실시예로서, 앞서 도 2b를 참조하여 설명한 바와 같이 표시 패널(10)이 제1관통홀(10H)을 포함하지 않는 경우, 표시 패널(10)에 포함된 복수의 층들 중 하나(예컨대, 후술할 제2전극(예, 캐소드)는 투과영역(TA)에 위치하는 개구(또는 관통홀)을 포함할 수 있으며, 따라서 투과율을 증가시킬 수 있다.
표시영역(DA)은 이미지를 표시하는 부분으로, 표시영역(DA)은 예컨대, 원형, 타원형, 다각형, 특정 도형의 형상 등 다양한 형상을 가질 수 있다. 도 1에서는 표시영역(DA)이 대략 사각형의 형상을 갖는 것을 도시하지만, 다른 실시예로서 표시영역(DA)은 모서리가 둥근 대략 사각형의 형상을 가질 수 있다.
표시영역(DA)에는 발광다이오드(LED)들이 배치될 수 있다. 발광다이오드(LED)들은 표시영역(DA)에 배열된 부화소회로(PC)들에 각각 전기적으로 연결될 수 있다. 부화소회로(PC)는 발광다이오드(LED)의 온/오프 및 휘도 등을 제어하기 위한 신호선 또는 전압선에 연결된 트랜지스터들을 포함할 수 있다. 이와 관련하여, 도 3은 트랜지스터들에 전기적으로 연결된 신호선으로서 스캔선(SL), 발광제어선(EL), 데이터선(DL)을 도시하며, 전압선으로서 구동전압선(VDDL), 공통전압선(VSSL), 제1 초기화전압선(INL1), 및 제2 초기화전압선(INL2)을 도시한다.
제2 비표시영역(NDA2)은 표시영역(DA)의 외측에 배치될 수 있다. 제2 비표시영역(NDA2)은 표시영역(DA)을 전체적으로 둘러쌀 수 있다. 제2 비표시영역(NDA2)의 일 부분(이하, 돌출 주변영역이라 함)은 표시영역(DA)으로부터 멀어지는 방향을 따라 연장될 수 있다. 다르게 말하면, 표시 패널(10)은 투과영역(TA), 제1 비표시영역(NDA1), 표시영역(DA) 및 표시영역(DA)을 둘러싸는 제2 비표시영역(NDA2)의 일 부분을 포함하는 메인영역(MR) 및 메인영역(MR)으로부터 일 방향을 따라 연장된 서브영역(SR)을 포함할 수 있으며, 서브영역(SR)이 전술한 돌출 주변영역에 해당할 수 있다. 서브영역(SR)의 폭(x방향으로의 폭)은 메인영역(MR)의 폭(x방향으로의 폭) 보다 작을 수 있으며, 서브영역(SR)의 일부는 도 4에 도시된 바와 같이 벤딩될 수 있다. 표시 패널(10)이 도 4에 도시된 바와 같이 벤딩되는 경우, 표시 패널(10)을 포함하는 전자 기기(1, 도 1a 등)를 바라볼 때 비표시영역인 제2 비표시영역(NDA2)이 시인되지 않도록 하거나 시인되더라도 그 시인되는 면적이 최소화되도록 할 수 있다.
표시 패널(10)의 형상은 기판(100)의 형상과 실질적으로 동일할 수 있다. 예컨대, 기판(100)이 투과영역(TA), 제1 비표시영역(NDA1), 표시영역(DA), 및 제2 비표시영역(NDA2)을 포함한다고 할 수 있다. 또는, 기판(100)은 메인영역(MR) 및 서브영역(SR)을 포함한다고 할 수 있다.
제2 비표시영역(NDA2)에는 도 3에 도시된 바와 같이 공통전압공급선(1000), 구동전압공급선(2000), 제1 구동회로(3031), 제2 구동회로(3032), 및 데이터 구동회로(4000)가 배치될 수 있다.
공통전압공급선(1000)은 표시영역(DA)의 제1 에지(E1)에 인접하게 배치된 제1 공통전압입력부(1011), 제2 공통전압입력부(1012), 및 제3 공통전압입력부(1014)를 포함할 수 있다. 일 실시예로, 제1 공통전압입력부(1011) 및 제2 공통전압입력부(1012)는 표시영역(DA)의 제1 에지(E1)와 인접하되 상호 이격되어 배치될 수 있다. 제3 공통전압입력부(1014)는 표시영역(DA)의 제1 에지(E1)와 인접하되 제1 공통전압입력부(1011) 및 제2 공통전압입력부(1012) 사이에 위치할 수 있다.
제1 공통전압입력부(1011) 및 제2 공통전압입력부(1012)는 표시영역(DA)의 제2 에지(E2), 제3 에지(E3), 및 제4 에지(E4)를 따라 연장된 바디부(1013)에 의해 연결될 수 있다. 다르게 말하면, 제1 공통전압입력부(1011), 제2 공통전압입력부(1012) 및 바디부(1013)는 일체로 형성될 수 있다. 또는, 공통전압공급선(1000)은 일측이 개방된 루프 형상으로, 공통전압공급선(1000)의 양 단부는 각각 제1 공통전압입력부(1011) 및 제2 공통전압입력부(1012)에 해당하고, 제1 공통전압입력부(1011) 및 제2 공통전압입력부(1012) 사이가 바디부(1013)에 해당할 수 있다.
제1 보조공통전압공급선(1021) 및 제2 보조공통전압공급선(1022)은 제2 비표시영역(NDA2)에 배치될 수 있다. 제1 보조공통전압공급선(1021) 및 제2 보조공통전압공급선(1022)은 각각 공통전압공급선(1000)으로부터 연장된 일종의 브랜치일 수 있다.
제1 보조공통전압공급선(1021)은 공통전압공급선(1000)과 전기적으로 연결되되, 표시영역(DA)의 제2 에지(E2)를 따라 연장될 수 있다. 제1 보조공통전압공급선(1021)은 후술할 제1 구동회로(3031)와 표시영역(DA)의 제2 에지(E2) 사이에 위치할 수 있다.
제2 보조공통전압공급선(1022)은 공통전압공급선(1000)과 전기적으로 연결되되, 표시영역(DA)의 제4 에지(E4)를 따라 연장될 수 있다. 제2 보조공통전압공급선(1022)은 후술할 제2 구동회로(3032)와 표시영역(DA)의 제4 에지(E4) 사이에 위치할 수 있다. 공통전압공급선(1000), 제1 보조공통전압공급선(1021) 및 제2 보조공통전압공급선(1022)은 표시영역(DA)을 지나는 공통전압선(VSSL)들에 전기적으로 연결될 수 있다. 표시영역(DA)에 배치된 공통전압선(VSSL)들은 서로 교차하도록 연장될 수 있다. 예컨대, 공통전압선(VSSL)들은 y방향으로 연장된 공통전압선들 및 x방향으로 연장된 공통전압선들을 포함할 수 있다. 이하에서는 설명의 편의를 위하여, ‘y방향으로 연장된 공통전압선’을 수직공통전압선(VSL)이라 하고, ‘x방향으로 연장된 공통전압선’을 수평공통전압선(HSL)이라 한다.
수직공통전압선(VSL) 및 수평공통전압선(HSL)은 서로 교차하도록 표시영역(DA)을 지날 수 있다. 수직공통전압선(VSL) 및 수평공통전압선(HSL)은 서로 다른 층 상에 위치할 수 있다.
수직공통전압선(VSL)은 공통전압공급선(1000)에 전기적으로 연결될 수 있다. 수직공통전압선(VSL)들 각각의 일 단부는 바디부(1013)에 연결될 수 있고, 수직공통전압선(VSL)들 각각의 타 단부는 제1 공통전압입력부(1011), 제2 공통전압입력부(1012), 또는 제3 공통전압입력부(1014)에 연결될 수 있다.
수평공통전압선(HSL)은 제1 보조공통전압공급선(1021) 및 제2 보조공통전압공급선(1022)에 전기적으로 연결될 수 있다. 수평공통전압선(HSL)들 각각의 일 단부는 제1 보조공통전압공급선(1021)에 연결되고, 수평공통전압선(HSL)들 각각의 타 단부는 제2 보조공통전압공급선(1022)에 연결될 수 있다.
일부 실시예로서, 수직공통전압선(VSL) 및 수평공통전압선(HSL)은 이들 사이에 개재되는 적어도 하나의 절연층의 컨택홀을 통해 서로 전기적으로 연결될 수 있다. 수직공통전압선(VSL) 및 수평공통전압선(HSL)의 접속을 위한 컨택홀은 표시영역(DA)에 위치할 수 있다. 예컨대, 표시영역(DA)의 제1 에지(E1)와 투과영역(TA) 사이에 위치하는 표시영역(DA)의 일부 영역 상에 수직공통전압선(VSL) 및 수평공통전압선(HSL)의 접속을 위한 컨택홀이 배치될 수 있다. 다른 실시예로서, 표시영역(DA)에서 수직공통전압선(VSL) 및 수평공통전압선(HSL)은 표시영역(DA)에서 서로 콘택되지 않을 수 있다.
구동전압공급선(2000)은 표시영역(DA)을 사이에 두고 상호 이격된 제1 구동전압입력부(2021) 및 제2 구동전압입력부(2022)를 포함할 수 있다. 제1 구동전압입력부(2021) 및 제2 구동전압입력부(2022)는 표시영역(DA)을 사이에 두고 실질적으로 평행하게 연장될 수 있다. 제1 구동전압입력부(2021)는 표시영역(DA)의 제1 에지(E1)에 인접하게 배치되고, 제2 구동전압입력부(2022)는 표시영역(DA)의 제3 에지(E3)에 인접하게 배치될 수 있다.
구동전압공급선(2000)은 표시영역(DA)을 지나는 구동전압선(VDDL)들에 전기적으로 연결될 수 있다. 표시영역(DA)에 배치된 구동전압선(VDDL)들은 서로 교차하도록 연장될 수 있다. 예컨대, 구동전압선(VDDL)들은 y방향으로 연장된 구동전압선들 및 x방향으로 연장된 구동전압선들을 포함할 수 있다. 이하에서는 설명의 편의를 위하여, ‘y방향으로 연장된 구동전압선’을 수직구동전압선(VDL)이라 하고, ‘x방향으로 연장된 구동전압선’을 수평구동전압선(HDL)이라 한다.
수직구동전압선(VDL) 및 수평구동전압선(HDL)은 서로 교차하도록 표시영역(DA)을 지날 수 있다. 수직구동전압선(VDL) 및 수평구동전압선(HDL)은 서로 다른 층 상에 위치하되, 이들 사이에 위치하는 적어도 하나의 절연층에 형성된 컨택홀을 통해 접속될 수 있다. 수직구동전압선(VDL) 및 수평구동전압선(HDL)은 간의 접속을 위한 컨택홀은 표시영역(DA)에 위치할 수 있다.
제1 구동회로(3031) 및 제2 구동회로(3032)는 제2 비표시영역(NDA2)에 배치되며, 스캔선(SL) 및 발광제어선(EL)과 전기적으로 연결될 수 있다. 일 실시예로, 스캔선(SL)들 중 일부 스캔선들(예컨대, 투과영역(TA)의 좌측에 배치된 스캔선들)는 제1 구동회로(3031)에 전기적으로 연결되고, 나머지 스캔선들(예컨대, 투과영역(TA)의 우측에 배치된 스캔선들)은 제2 구동회로(3032)에 연결될 수 있다. 제1 구동회로(3031) 및 제2 구동회로(3032)는 스캔 신호를 생성하는 스캔구동부를 포함하며, 생성된 스캔 신호는 스캔선(SL)을 통해 부화소회로(PC)의 어느 하나의 트랜지스터에 전달될 수 있다. 제1 구동회로(3031) 및 제2 구동회로(3032)는 발광제어 신호를 생성하는 발광제어구동부를 포함하며, 생성된 발광제어 신호는 발광제어선(EL)을 통해 부화소회로(PC)의 어느 하나의 트랜지스터에 전달될 수 있다.
데이터 구동회로(4000)는 표시영역(DA)을 지나는 데이터선(DL)을 통해 데이터신호를 부화소회로(PC)의 어느 하나의 트랜지스터에 전달될 수 있다.
기판(100)의 일측에는 제1 단자부(TD1)가 위치할 수 있다. 제1 단자부(TD1) 상에는 인쇄회로기판(5000)이 부착될 수 있다. 인쇄회로기판(5000)은 제1 단자부(TD1)와 전기적으로 연결되는 제2 단자부(TD2)를 포함하며, 제어부(6000)는 인쇄회로기판(5000) 상에 배치될 수 있다. 제어부(6000)의 제어신호들은 제1 및 제2 단자부(TD1, TD2)를 통해 제1 및 제2 구동회로(3031, 3032), 데이터 구동회로(4000), 구동전압공급선(2000), 및 공통전압공급선(1000)에 각각 제공될 수 있다.
도 5는 본 발명의 일 실시예에 따른 표시 패널에 배치된 발광다이오드와 전기적으로 연결된 부화소회로를 개략적으로 나타낸 등가회로도이다.
부화소회로(PC)는 도 5에 도시된 것과 같이 복수의 박막트랜지스터들(T1 내지 T7) 및 스토리지 커패시터(Cst)를 포함할 수 있다. 부화소회로(PC)는 발광다이오드와 전기적으로 연결되는데, 이하에서는 설명의 편의상 발광다이오드가 유기발광다이오드(OLED)인 것으로 설명한다.
복수의 박막트랜지스터들(T1 내지 T7)은 구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 보상 트랜지스터(T3), 제1 초기화 트랜지스터(T4), 동작제어 트랜지스터(T5), 발광제어 트랜지스터(T6) 및 제2 초기화 트랜지스터(T7)를 포함할 수 있다.
발광다이오드, 예컨대 유기발광다이오드(OLED)는 제1 전극(예컨대 애노드) 및 제2 전극(예컨대 캐소드)을 포함할 수 있으며, 유기발광다이오드(OLED)의 제1 전극은 발광제어 트랜지스터(T6)를 매개로 구동 트랜지스터(T1)에 연결되어 구동 전류(Id)를 제공받고, 제2 전극은 공통전압(ELVSS)을 제공받을 수 있다. 유기발광다이오드(OLED)는 구동 전류(Id)에 상응하는 휘도의 광을 생성할 수 있다.
복수의 박막트랜지스터들(T1 내지 T7)는 PMOS(p-channel MOSFET)일 수 있다. 다른 실시예로, 복수의 박막트랜지스터들(T1 내지 T7) 중 일부는 NMOS(n-channel MOSFET)이고 나머지는 PMOS(p-channel MOSFET)일 수 있다. 예컨대, 복수의 박막트랜지스터들(T1 내지 T7) 중 보상 트랜지스터(T3)와 제1 초기화 트랜지스터(T4)는 NMOS(n-channel MOSFET)이고, 나머지는 PMOS(p-channel MOSFET)일 수 있다. 또는, 복수의 박막트랜지스터들(T1 내지 T7) 중 보상 트랜지스터(T3)는 NMOS이고, 나머지는 PMOS일 수 있다. 또는, 복수의 박막트랜지스터들(T1 내지 T7) 모두 NMOS일 수 있다. 복수의 박막트랜지스터들(T1 내지 T7)는 비정질실리콘 또는 폴리실리콘을 포함할 수 있다. 필요에 따라, NMOS인 박막트랜지스터는 산화물 반도체를 포함할 수 있다.
부화소회로(PC)는 스캔신호(Sn)를 전달하는 스캔선(SL), 제1 초기화 트랜지스터(T4)에 이전 스캔신호(Sn-1)를 전달하는 이전 스캔선(SL-1), 제2 초기화 트랜지스터(T7)에 이후 스캔신호(Sn+1)를 전달하는 이후 스캔선(SL+1)에 전기적으로 연결될 수 있다.
부화소회로(PC)는 동작제어 트랜지스터(T5) 및 발광제어 트랜지스터(T6)에 발광제어신호(En)를 전달하는 발광제어선(EL), 및 데이터신호(Dm)를 전달하는 데이터선(DL)에 전기적으로 연결될 수 있다.
구동전압선(VDDL), 예컨대 수직구동전압선(VDL)은 구동 트랜지스터(T1)에 구동전압(ELVDD)을 전달하고, 제1 초기화전압선(INL1)은 구동 트랜지스터(T1)를 초기화하는 제1 초기화전압(Vint1)을 전달하며, 제2 초기화전압선(INL2)은 유기발광다이오드(OLED)의 제1전극을 초기화하는 제2 초기화전압(Vint2)을 전달할 수 있다.
구동 트랜지스터(T1)의 구동 게이트전극은 제2 노드(N2)를 통해 스토리지 커패시터(Cst)와 연결되어 있고, 구동 트랜지스터(T1)의 소스전극(또는 소스영역)과 드레인전극(또는 드레인영역) 중 어느 하나는 제1 노드(N1)를 통해 동작제어 트랜지스터(T5)를 경유하여 수직구동전압선(VDL)에 연결되어 있으며, 구동 트랜지스터(T1)의 소스전극(또는 소스영역)과 드레인전극(또는 드레인영역) 중 다른 하나는 제3 노드(N3)를 통해 발광제어 트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)의 제1 전극(예, 애노드)과 전기적으로 연결될 수 있다. 구동 트랜지스터(T1)는 스위칭 트랜지스터(T2)의 스위칭 동작에 따라 데이터신호(Dm)를 전달받아 유기발광다이오드(OLED)에 구동전류를 공급할 수 있다. 즉, 구동 트랜지스터(T1)는 데이터신호(Dm)에 의해 달라지는 제2 노드(N2)에 인가된 전압에 대응하여, 수직구동전압선(VDL)과 전기적으로 접속된 제1 노드(N1)로부터 유기발광다이오드(OLED)로 흐르는 전류량을 제어할 수 있다.
스위칭 트랜지스터(T2)의 스위칭 게이트전극은 스캔신호(Sn)를 전달하는 스캔선(SL)에 연결되어 있고, 스위칭 트랜지스터(T2)의 소스전극(또는 소스영역)과 드레인전극(또는 드레인영역) 중 어느 하나는 데이터선(DL)에 연결되어 있으며, 스위칭 트랜지스터(T2)의 소스전극(또는 소스영역)과 드레인전극(또는 드레인영역) 중 다른 하나는 제1 노드(N1)를 통해 구동 트랜지스터(T1)에 연결되면서 동작제어 트랜지스터(T5)를 경유하여 수직구동전압선(VDL)에 연결될 수 있다. 스위칭 트랜지스터(T2)는 스캔선(SL)에 인가된 전압에 대응하여, 데이터선(DL)으로부터의 데이터신호(Dm)를 제1 노드(N1)로 전달할 수 있다. 즉, 스위칭 트랜지스터(T2)는 스캔선(SL)을 통해 전달받은 스캔신호(Sn)에 따라 턴-온되어 데이터선(DL)으로 전달된 데이터신호(Dm)를 제1 노드(N1)를 통해 구동 트랜지스터(T1)로 전달하는 스위칭 동작을 수행할 수 있다.
보상 트랜지스터(T3)의 보상 게이트전극은 스캔선(SL)에 연결되어 있다. 보상 트랜지스터(T3)의 소스전극(또는 소스영역)과 드레인전극(또는 드레인영역) 중 어느 하나는 제3 노드(N3)를 통해 발광제어 트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)의 제1전극에 연결될 수 있다. 보상 트랜지스터(T3)의 소스전극(또는 소스영역)과 드레인전극(또는 드레인영역) 중 다른 하나는 제2 노드(N2)를 통해 스토리지 커패시터(Cst)의 제1 커패시터 전극(CE1) 및 구동 트랜지스터(T1)의 구동 게이트전극에 연결될 수 있다. 이러한 보상 트랜지스터(T3)는 스캔선(SL)을 통해 전달받은 제2 스캔신호(Sn')에 따라 턴-온되어 구동 트랜지스터(T1)를 다이오드 연결시킬 수 있다.
제1 초기화 트랜지스터(T4)의 제1 초기화 게이트전극은 이전 스캔선(SL-1)에 연결될 수 있다. 제1 초기화 트랜지스터(T4)의 소스전극(또는 소스영역)과 드레인전극(또는 드레인영역) 중 어느 하나는 제1 초기화전압선(INL1)에 연결될 수 있다. 제1 초기화 트랜지스터(T4)의 소스전극(또는 소스영역)과 드레인전극(또는 드레인영역) 중 다른 하나는 제2 노드(N2)를 통해 스토리지 커패시터(Cst)의 제1 커패시터 전극(CE1)과 구동 트랜지스터(T1)의 구동 게이트전극 등에 연결될 수 있다. 제1 초기화 트랜지스터(T4)는 이전 스캔선(SL-1)에 인가된 전압에 대응하여, 제1 초기화전압선(INL1)으로부터의 제1 초기화전압(Vint1)을 제2 노드(N2)에 인가할 수 있다. 즉, 제1 초기화 트랜지스터(T4)는 이전 스캔선(SL-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴-온되어 제1 초기화전압(Vint1)을 구동 트랜지스터(T1)의 구동 게이트전극에 전달하여 구동 트랜지스터(T1)의 구동 게이트전극의 전압을 초기화시키는 초기화동작을 수행할 수 있다.
동작제어 트랜지스터(T5)의 동작제어 게이트전극은 발광제어선(EL)에 연결되어 있으며, 동작제어 트랜지스터(T5)의 소스전극(또는 소스영역)과 드레인전극(또는 드레인영역) 중 어느 하나는 수직구동전압선(VDL)과 연결되어 있고 다른 하나는 제1 노드(N1)를 통해 구동 트랜지스터(T1) 및 스위칭 트랜지스터(T2)에 연결될 수 있다.
발광제어 트랜지스터(T6)의 발광제어 게이트전극은 발광제어선(EL)에 연결되어 있고, 발광제어 트랜지스터(T6)의 소스전극(또는 소스영역)과 드레인전극(또는 드레인영역) 중 어느 하나는 제3 노드(N3)를 통해 구동 트랜지스터(T1) 및 보상 트랜지스터(T3)에 연결되어 있으며, 발광제어 트랜지스터(T6)의 소스전극(또는 소스영역)과 드레인전극(또는 드레인영역) 중 다른 하나는 유기발광다이오드(OLED)의 제1 전극(예, 애노드)에 전기적으로 연결될 수 있다.
동작제어 트랜지스터(T5) 및 발광제어 트랜지스터(T6)는 발광제어선(EL)을 통해 전달받은 발광제어신호(En)에 따라 동시에 턴-온되어, 구동전압(ELVDD)이 유기발광다이오드(OLED)에 전달되어 유기발광다이오드(OLED)에 구동전류가 흐르도록 한다.
제2 초기화 트랜지스터(T7)의 제2 초기화 게이트전극은 이후 스캔선(SL+1)에 연결되어 있고, 제2 초기화 트랜지스터(T7)의 소스전극(또는 소스영역)과 드레인전극(또는 드레인영역) 중 어느 하나는 유기발광다이오드(OLED)의 제1 전극(예, 애노드)에 연결되어 있으며, 제2 초기화 트랜지스터(T7)의 소스전극(또는 소스영역)과 드레인전극(또는 드레인영역) 중 다른 하나는 제2 초기화전압선(INL2)에 연결되어, 제2 초기화전압(Vint2)을 제공받을 수 있다. 제2 초기화 트랜지스터(T7)는 이후 스캔선(SL+1)을 통해 전달받은 이후 스캔신호(Sn+1)에 따라 턴-온되어 유기발광다이오드(OLED)의 제1 전극(예, 애노드)을 초기화시킨다.
도 5에서는, 제1 초기화 트랜지스터(T4)와 제2 초기화 트랜지스터(T7)가 각각 이전 스캔선(SL-1) 및 이후 스캔선(SL+1)에 연결된 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 제1 초기화 트랜지스터(T4) 및 제2 초기화 트랜지스터(T7)는 모두 이전 스캔선(SL-1)에 연결되어 이전 스캔신호(Sn-1)에 따라 구동할 수 있다.
스토리지 커패시터(Cst)는 제1 커패시터 전극(CE1)과 제2 커패시터 전극(CE2)을 포함할 수 있다. 스토리지 커패시터(Cst)의 제1커패시터 전극(CE1)은 제2 노드(N2)를 통해 구동 트랜지스터(T1)의 구동 게이트전극과 연결되며, 스토리지 커패시터(Cst)의 제2 커패시터 전극(CE2)은 수직구동전압선(VDL)과 연결된다. 스토리지 커패시터(Cst)는 구동 트랜지스터(T1)의 구동 게이트전극 전압과 구동전압(ELVDD) 차에 대응하는 전하가 저장될 수 있다.
도 6a 내지 도 6j는 본 발명의 일 실시예에 따른 표시 패널의 제조 공정에 따른 상태를 개략적으로 나타낸 단면도이며, 도 6k는 본 발명의 일 실시예에 따른 발광다이오드의 적층 구조를 나타낸 단면도이다.
도 6a를 참조하면, 기판(100) 상에 부화소회로(PC)를 형성할 수 있다. 기판(100)은 글래스재 또는 고분자 수지를 포함할 수 있다. 기판(100)은 고분자 수지를 포함하는 베이스층과 무기배리어층이 적층된 구조를 포함할 수 있다. 고분자 수지는 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenene napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트, 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP)일 수 있다.
버퍼층(101)은 기판(100)의 상면 상에 배치될 수 있다. 버퍼층(101)은 불순물이 트랜지스터의 반도체층으로 침투하는 것을 방지할 수 있다. 버퍼층(101)은 실리콘질화물, 실리콘산질화물 및 실리콘산화물과 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단층 또는 다층일 수 있다.
부화소회로(PC)는 버퍼층(101) 상에 배치될 수 있다. 부화소회로(PC)는 앞서 도 5와 같이 복수의 트랜지스터들 및 스토리지 커패시터를 포함할 수 있다. 일 실시예로서, 도 6a은 부화소회로(PC)의 구동 트랜지스터(T1), 발광제어 트랜지스터(T6), 및 스토리지 커패시터(Cst)를 도시한다.
구동 트랜지스터(T1)는 버퍼층(101) 상의 제1 반도체층(A1) 및 제1 반도체층(A1)의 채널영역과 중첩하는 제1 게이트전극(G1)을 포함할 수 있다. 제1 반도체층(A1)은 실리콘계 반도체물질, 예컨대 폴리 실리콘을 포함할 수 있다. 제1 반도체층(A1)은 채널영역과 채널영역의 양측에 배치된 제1 영역 및 제2 영역을 포함할 수 있다. 제1 영역 및 제2 영역은 채널영역 보다 고농도의 불순물을 포함하는 영역으로, 제1 영역 및 제2 영역 중 어느 하나는 소스영역이고 다른 하나는 드레인영역에 해당할 수 있다.
발광제어 트랜지스터(T6)는 버퍼층(101) 상의 제6 반도체층(A6) 및 제6 반도체층(A6)의 채널영역과 중첩하는 제6 게이트전극(G6)을 포함할 수 있다. 제6 반도체층(A6)은 실리콘계 반도체물질, 예컨대 폴리 실리콘을 포함할 수 있다. 제6 반도체층(A6)은 채널영역과 채널영역의 양측에 배치된 제1 영역 및 제2 영역을 포함할 수 있다. 제1 영역 및 제2 영역은 채널영역 보다 고농도의 불순물을 포함하는 영역으로, 제1 영역 및 제2 영역 중 어느 하나는 소스영역이고 다른 하나는 드레인영역에 해당할 수 있다.
제1 게이트전극(G1) 및 제6 게이트전극(G6)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 전술한 물질을 포함하는 단일층 또는 다층 구조를 포함할 수 있다. 제1 게이트전극(G1) 및 제6 게이트전극(G6)의 아래에는 제1 반도체층(A1) 및 제6 반도체층(A6)과의 전기적 절연을 위한 제1 게이트절연층(103)이 배치될 수 있다. 제1 게이트절연층(103)은 실리콘질화물, 실리콘산질화물 및 실리콘산화물과 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단층 또는 다층일 수 있다.
스토리지 커패시터(Cst)는 서로 중첩하는 제1 커패시터 전극(CE1) 및 제2 커패시터 전극(CE2)을 포함할 수 있다. 일 실시예로, 스토리지 커패시터(Cst)의 제1 커패시터 전극(CE1)은 제1 게이트전극(G1)을 포함할 수 있다. 바꾸어 말하면, 제1 게이트전극(GE1)은 스토리지 커패시터(Cst)의 제1 커패시터 전극(CE1)을 포함할 수 있다. 예컨대, 제1 게이트전극(G1)과 스토리지 커패시터(Cst)의 제1 커패시터 전극(CE1)은 일체일 수 있다.
스토리지 커패시터(Cst)의 제1 커패시터 전극(CE1)과 제2 커패시터 전극(CE2) 사이에는 제1 층간절연층(105)이 배치될 수 있다. 제1 층간절연층(105)은 실리콘산화물, 실리콘질화물, 실리콘산질화물과 같은 무기절연물을 포함할 수 있으며, 전술한 무기절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
스토리지 커패시터(Cst)의 제2 커패시터 전극(CE2)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu) 및/또는 티타늄(Ti)과 같은 저저항의 도전 물질을 포함할 수 있으며, 전술한 물질로 이루어진 단일층 또는 다층 구조를 포함할 수 있다.
스토리지 커패시터(Cst) 상에는 제2 층간절연층(107)이 배치될 수 있다. 제2 층간절연층(107)은 실리콘산화물, 실리콘질화물, 실리콘산질화물과 같은 무기절연물을 포함할 수 있으며, 전술한 무기절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
구동 트랜지스터(T1)의 제1 반도체층(A1)에 전기적으로 연결된 소스전극(S1) 및/또는 드레인전극(D1)은 제2 층간절연층(107) 상에 배치될 수 있다. 발광제어 트랜지스터(T6)의 제6 반도체층(A6)에 전기적으로 연결된 소스전극(S6) 및/또는 드레인전극(D6)은 제2 층간절연층(107) 상에 배치될 수 있다. 소스전극(S1, S6) 및/또는 드레인전극(D1, D6)은 알루미늄(Al), 구리(Cu), 및/또는 티타늄(Ti)을 포함할 수 있으며, 전술한 물질을 포함하는 단층 또는 다층으로 이루어질 수 있다.
제1 유기절연층(109)은 부화소회로(PC) 상에 배치될 수 있다. 제1 유기절연층(109)은 아크릴, BCB(Benzocyclobutene), 폴리이미드(polyimide) 또는 HMDSO(Hexamethyldisiloxane) 등과 같은 유기절연물을 포함할 수 있다.
접속메탈(CM)은 제1 유기절연층(109) 상에 배치될 수 있다. 접속메탈(CM)은 알루미늄(Al), 구리(Cu), 및/또는 티타늄(Ti)을 포함할 수 있으며, 전술한 물질을 포함하는 단층 또는 다층으로 이루어질 수 있다.
제2 유기절연층(111)은 접속메탈(CM)과 부화소전극(210) 사이에 배치될 수 있다. 제2 유기절연층(111)은 아크릴, BCB(Benzocyclobutene), 폴리이미드(polyimide) 또는 HMDSO(Hexamethyldisiloxane) 등과 같은 유기절연물을 포함할 수 있다. 두 3a를 참조하여 설명한 실시예에 따르면, 부화소회로(PC)와 부화소전극(210)이 접속메탈(CM)을 통해 전기적으로 연결된 것을 도시하고 있으나, 다른 실시예에 따르면 접속메탈(CM)은 생략될 수 있으며, 부화소회로(PC)와 부화소전극(210) 사이에 하나의 유기절연층이 위치할 수 있다. 또는, 부화소회로(PC)와 부화소전극(210) 사이에 세 개 이상의 유기절연층이 위치할 수 있으며 복수의 점속메탈들을 통해 부화소회로(PC)와 부화소전극(210)이 전기적으로 연결될 수 있다.
부화소전극(210)은 제2 유기절연층(111) 상에 형성될 수 있다. 부화소전극(210)은 (반)투명전극이 되도록 형성할 수도 있고 반사전극이 되도록 형성할 수도 있다. 부화소전극(210)이 (반)투명전극으로 형성할 경우, 예컨대 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3 indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminium zinc oxide)로 형성될 수 있다. 부화소전극(210)이 반사전극으로 형성할 경우에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 또는 이들의 화합물 등으로 반사막을 형성하고, 이 반사막 상에 ITO, IZO, ZnO 또는 In2O3로 형성된 막을 형성할 수 있다. 일 실시예로, 부화소전극(210)은 ITO층, Ag층, ITO층이 순차적으로 적층된 구조일 수 있다. 부화소전극(210)은 제2 유기절연층(111)의 컨택홀을 통해 접속메탈(CM)에 전기적으로 연결될 수 있다.
부화소전극(210) 상에는 보호층(113)이 형성될 수 있다. 보호층(113)은 부화소전극(210)과 함께 형성될 수 있다. 예컨대, 부화소전극(210) 및 보호층(113)은 동일한 마스크를 이용하여 형성될 수 있다. 보호층(113)은 표시 패널의 제조 공정에 포함된 다양한 에칭 공정 또는 애슁 공정 등에서 사용되는 기체 또는 액체 물질 등에 의해 부화소전극(210)이 손상되는 것을 방지할 수 있다. 보호층(113)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), IGZO (indium gallium zinc oxide), ITZO(Indium Tin Zinc Oxide), ZnO(Zinc Oxide), AZO(Aluminum doped Zinc Oxide), GZO(Gallium doped Zinc Oxide), ZTO(Zinc Tin Oxide), GTO(Gallium Tin Oxide) 및 FTO(Fluorine doped Tin Oxide) 등과 같은 도전성 산화물을 포함할 수 있다.
도 6b를 참조하면, 도 6a와 같은 구조 상에 절연층(115)을 형성할 수 있다. 절연층(115)은 기판(100) 상에서 전체적으로 형성될 수 있다. 예컨대, 절연층(115)은 부화소전극(210) 및 보호층(113)과 중첩하되 부화소전극(210) 및 보호층(113)이 존재하지 않는 제2 유기절연층(111) 상면과 직접 접촉할 수 있다. 절연층(115)은 부화소전극(210) 및 보호층(113) 각각의 측면을 커버할 수 있다. 절연층(115)은 무기절연물을 포함할 수 있다. 절연층(115)은 무기절연물을 포함하는 경우, 절연층(115)이 유기절연물을 포함하는 경우에 비하여 표시 패널의 제조 공정시 유기절연물인 절연층으로부터 방출되는 기체에 의하여 발광다이오드의 품질이 저하되는 것을 방지하거나 최소화할 수 있다.
절연층(115)은 실리콘산화물, 실리콘질화물, 실리콘산질화물과 같은 무기절연물을 포함할 수 있으며, 전술한 무기절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다. 일 실시예로, 절연층(115)은 실리콘산화물층 및 실리콘질화물층의 이층 구조일 수 있다. 실리콘산화물층의 두께는 실리콘질화물층의 두께 보다 작을 수 있다. 일부 실시예로서, 절연층(115)의 두께는 보호층(113)의 두께 보다 작을 수 있다. 예컨대, 절연층(115)의 두께는 약 1000이고 보호층(113)의 두께는 약 500 일 수 있으나, 본 발명은 이에 한정되지 않는다.
도 6c를 참조하면, 도 6b에 도시된 절연층(115) 상에 금속 뱅크층(300)을 형성한다. 금속 뱅크층(300)은 제1 금속층(310) 및 제1 금속층(310) 상의 제2 금속층(320)을 포함할 수 있다.
제1 금속층(310) 및 제2 금속층(320)은 서로 다른 금속을 포함할 수 있다. 예컨대, 제1 금속층(310) 및 제2 금속층(320)은 식각선택비가 서로 다른 금속을 포함할 수 있다. 일 실시예로, 제1 금속층(310)은 알루미늄(Al)을 포함하는 층일 수 있고, 제2 금속층(320)은 티타늄(Ti)을 포함하는 층일 수 있다.
제1 금속층(310)의 두께는 제2 금속층(320)의 두께 보다 크게 형성될 수 있다. 일 실시예로, 제1 금속층(310)의 두께는 제2 금속층(320)의 두께의 약 5배 보다 클 수 있다. 다른 실시예로, 제1 금속층(310)의 두께는 제2 금속층(320)의 두께의 약 6배 보다 크거나, 약 7배보다 크거나, 약 8배 보다 클 수 있다. 일 실시예로, 제1 금속층(310)의 두께는 약 4000 내지 약 8000 일 수 있고, 제2 금속층(320)의 두께는 약 500 내지 약 800 일 수 있다. 제1 금속층(310)의 두께는 절연층(115)의 두께의 약 4배 이상, 또는 약 5배 이상, 또는 약 6배 이상일 수 있다.
도 6d를 참조하면, 금속 뱅크층(300) 상에 포토레지스트(PR)를 형성한다. 포토레지스트(PR)는 부화소전극(210) 및 보호층(113)과 중첩하는 개구를 포함할 수 있다. 포토레지스트(PR)의 개구를 통해 금속 뱅크층(300)의 상면의 일부가 노출될 수 있다.
도 6e를 참조하면, 포토레지스트(PR)를 마스크로 하여 금속 뱅크층(300)의 일부, 예컨대 제2 금속층(320)의 일부 및 제1 금속층(310)의 일부를 제거할 수 있다. 예컨대, 포토레지스트(PR)의 개구를 통해 제2 금속층(320)의 일부, 및 제1 금속층(310)의 일부를 순차적으로 제거할 수 있다. 제2 금속층(320)의 일부, 및 제1 금속층(310)의 일부는, 건식 식각(dry etching)에 의해 제거될 수 있다. 식각 공정시 절연층(115) 및 보호층(113)은 그 아래의 부화소전극(210)을 보호할 수 있다.
식각 공정에 의해, 제2 금속층(320)에는 부화소전극(210) 및 보호층(113)과 중첩하며 제2 금속층(320)의 상면으로부터 바닥면을 관통하는 개구(320OP1)가 형성될 수 있다. 제1 금속층(310)에는 부화소전극(210) 및 보호층(113)과 중첩하며 제1 금속층(310)의 상면으로부터 바닥면을 관통하는 개구(310OP1)가 형성될 수 있다.
도 6f를 참조하면, 포토레지스트(PR)를 마스크로 하여 금속 뱅크층(300)에 언더컷 형상의 개구(OP)를 형성할 수 있다.
예컨대, 포토레지스트(PR)를 마스크로 하여 제1 금속층(310)의 일부를 더 식각할 수 있으며, 제1 금속층(310)에는 전술한 도 3e의 공정에서 형성된 제1 금속층(310)의 개구(310OP1) 보다 큰 폭을 갖는 개구(310OP2)가 형성될 수 있다. 일부 실시예로서, 제1 금속층(310)의 개구(310OP2)는 하부를 향해 폭이 감소하는 형상을 가질 수 있다. 예컨대, 제1 금속층(310)의 개구(310OP2)의 상부의 폭은 하부의 폭 보다 클 수 있다. 바꾸어 말하면, 개구(310OP2)를 향하는 제1 금속층(310)의 측면은 순방향 테이퍼진 경사면을 포함할 수 있다.
일부 실시예로서, 금속 뱅크층(300)에 언더컷 형상의 개구(OP)는 습식 식각(wet etching)을 통해 형성될 수 있다. 예컨대, 제1 금속층(310)의 개구(310OP2)는 습식 식각(wet etching)을 통해 형성될 수 있다. 제1 금속층(310)과 제2 금속층(320)은 식각 선택비가 다른 금속을 포함하기에, 습식 식각 공정에서 제1 금속층(310)의 일부가 제거될 수 있고, 제2 금속층(320)의 개구(320OP1) 보다 큰 폭을 포함하는 제1 금속층(310)의 개구(310OP2)가 형성될 수 있다. 제1 금속층(310)의 개구(310OP2)를 형성하기 위한 식각 공정시 절연층(115) 및 보호층(113)은 그 아래의 부화소전극(210)을 보호할 수 있다.
제1 금속층(310)의 개구(310OP2)는 제2 금속층(320)의 개구(320OP1)와 중첩한 채 큰 직경을 갖기에, 제2 금속층(320)은 제1 팁(PT1)을 가질 수 있다.
제2 금속층(320)의 개구(320OP1)를 정의하는 제2 금속층(320)의 일부는 제1 금속층(310)의 개구(310OP2)를 향하는(facing) 제1 금속층(310)의 측면과 제2 금속층(320)의 바닥면이 만나는 지점(CP)로부터 개구(320OP1)를 향해 돌출되며, 언더컷 구조를 이룰 수 있다. 개구(320OP1)를 향해 더 돌출된 제2 금속층(320)의 일부가 제1 팁(PT1)에 해당할 수 있다. 제1 팁(PT1)의 길이, 예컨대 전술한 지점(CP)로부터 제1 팁(PT1)의 에지(또는 측면)까지의 길이("a")는 약 2㎛ 이하일 수 있다. 일부 실시예로서, 제2 금속층(320)의 제1 팁(PT1)의 길이는 약 0.3㎛ 내지 약 1㎛, 또는 약 0.3㎛ 내지 약 0.7㎛ 일 수 있다.
제1 금속층(310)의 개구(310OP2)를 향하는 순방향 테이퍼진 제1 금속층(310)의 측면의 경사각(예컨대, 기판(100)의 상면과 나란한 가상의 선(IML)에 대한 제1 금속층(310)의 측면의 경사각, θ)은 약 60˚와 같거나 그보다 크고 약 90 ˚ 보다 작을 수 있다.
도 6g를 참조하면, 포토레지스트(PR)를 마스크로 이용하여 절연층(115)의 일부를 제거할 수 있다. 절연층(115)의 일부는 건식 식각에 의해 제거될 수 있다. 절연층(115)의 개구(115OP)의 폭은 포토레지스트(PR)의 개구영역의 폭, 및/또는 금속 뱅크층(300)의 개구(OP)의 상측 폭(예컨대, 제2 금속층(320)의 개구(320OP1)의 폭)과 실질적으로 동일할 수 있다.
예컨대, 절연층(115)의 개구(115OP)의 폭은 제1 금속층(310)의 하부의 폭 보다 작을 수 있다. 제1 금속층(310)의 측면의 하부(예컨대 제1금속층(310)의 측면과 바닥면이 만나는 지점)는, 절연층(115)의 상면과 만날 수 있다.
도 6h를 참조하면, 포토레지스트(PR)를 마스크로 이용하여 보호층(113)의 일부를 제거할 수 있다. 보호층(113)의 일부는 습식 식각을 이용하여 제거될 수 있으며, 보호층(113)의 개구(113OP)를 통해 부화소전극(210)이 노출될 수 있다. 보호층(113)의 일부가 제거되면서 형성된 보호층(113)의 개구(113OP)의 폭은 절연층(115)의 개구(115OP)의 폭 보다 클 수 있다. 바꾸어 말하면, 보호층(113)의 개구(113OP)를 정의하는 보호층(113)의 에지(또는 측면)은 절연층(115) 아래에 위치할 수 있다.
이 후, 포토레지스트(PR)를 제거한다.
도 6i를 참조하면, 포토레지스트(PR)를 제거한 도 6h의 구조 상에 부화소전극(210)과 중첩하도록 중간층(220) 및 대향전극(230)을 형성한다. 부화소전극(210), 중간층(220), 및 대향전극(230)의 적층 구조는 발광다이오드(ED)에 해당한다. 일부 실시예로서, 중간층(220) 및 대향전극(230)은 각각 열증착법과 같은 증착 방식을 통해 형성될 수 있다.
중간층(220)은 도 6k에 도시된 바와 같이 발광층(222)을 포함할 수 있다. 중간층(220)은 부화소전극(210)과 발광층(222) 사이, 및/또는 발광층(222)과 대향전극(230) 사이에 개재되는 공통층을 포함할 수 있다. 이하, 부화소전극(210)과 발광층(222) 사이의 공통층을 제1 공통층(221)이라 하고 발광층(222)과 대향전극(230) 사이에 개재되는 공통층을 제2 공통층(223)이라 한다.
발광층(222)은 소정의 색상(적색, 녹색, 또는 청색)의 빛을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다. 다른 실시예로서, 발광층(222)은 무기물 또는 양자점을 포함할 수 있다.
제1 공통층(221)은 홀 수송층(HTL: Hole Transport Layer) 및/또는 홀 주입층(HIL: Hole Injection Layer)을 포함할 수 있다. 제2 공통층(223)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다. 제1 공통층(221)및 제2 공통층(223)은 유기물을 포함할 수 있다.
중간층(220)은 단일의 발광층을 포함하는 단일 스택 구조이거나, 복수의 발광층들을 포함하는 멀티 스택 구조인 탠덤 구조를 가질 수 있다. 탠덤 구조를 갖는 경우, 복수의 스택들 사이에는 전하생성층(CGL, Charge Generation Layer)이 배치될 수 있다.
대향전극(230)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 대향전극(230)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(230)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다.
다시 도 6i를 참조하면, 중간층(220)은 금속 뱅크층(300)의 개구(OP), 절연층(115)의 개구(115OP1) 및 보호층(113)의 개구(113OP1)를 통해 부화소전극(210)과 중첩 및 접촉할 수 있다. 발광다이오드(ED)의 발광영역의 폭은 절연층(115)의 개구(115OP1)의 폭과 실질적으로 동일할 수 있다.
중간층(220) 및 대향전극(230)은 별도의 마스크 없이 증착되므로, 중간층(220)을 형성하기 위한 증착 물질 및 대향전극(230)을 형성하기 위한 증착 물질은 금속 뱅크층(300) 상에서 더미중간층(220b) 및 더미대향전극(230b)을 형성할 수 있다. 중간층(220)과 더미중간층(220b)은 서로 분리 및 이격될 수 있고, 대향전극(230)과 더미대향전극(230b)은 서로 분리 및 이격될 수 있다. 중간층(220)과 더미중간층(220b)은 동일한 물질 및/또는 동일한 개수의 서브층(예컨대, 제1 공통층, 발광층, 제2 공통층)을 포함할 수 있다. 대향전극(230)과 더미대향전극(230b)은 서로 동일한 물질을 포함할 수 있다.
대향전극(230)의 에지 또는 외측부분(또는 주변부분)은 중간층(220)의 에지 또는 외측부분(또는 주변부분)을 지나 연장되며 제1 금속층(310)의 측면과 직접 접촉할 수 있다. 제1 금속층(310)과 대향전극(230)은 전기적으로 연결될 수 있다. 본 명세서에서 대향전극(230)의 외측부분(또는 주변부분)"이라고 함은 "대향전극(230)의 에지를 포함하는 대향전극(230)의 일 부분"을 나타낸다.
도 6j를 참조하면, 발광다이오드(ED) 상에 봉지층(500)을 형성한다. 봉지층(500)은 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함할 수 있다. 일 실시에로, 도 3j는 봉지층(500)이 제1 무기봉지층(510), 제1 무기봉지층(510) 상의 유기봉지층(520), 및 유기봉지층(520) 상의 제2 무기봉지층(530)을 포함하는 것을 도시한다.
제1 무기봉지층(510) 및 제2 무기봉지층(530)은 알루미늄산화물, 티타늄산화물, 탄탈륨산화물, 하프늄산화물, 징크산화물, 실리콘산화물, 실리콘질화물, 또는 실리콘산질화물 중 하나 이상의 무기물을 포함할 수 있으며, 화학기상증착법과 같은 방식으로 증착될 수 있다. 제1 무기봉지층(510) 및 제2 무기봉지층(530)은 전술한 물질을 포함하는 단일 층 또는 다층일 수 있다. 유기봉지층(520)은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 일 실시예로, 유기봉지층(520)은 아크릴레이트(acrylate)를 포함할 수 있다.
상대적으로 스텝 커버리지가 우수한 제1 무기봉지층(510)은 언더컷 구조의 금속 뱅크층(300)의 개구(OP)의 내측면의 적어도 일부를 커버할 수 있다. 일 실시예로, 제1 무기봉지층(510)은 더미대향전극(230b)의 상면과 측면, 더미중간층(220b)의 측면, 제2 금속층(320)의 측면과 바닥면, 제1 금속층(310)의 측면, 대향전극(230)의 상면과 중첩(또는 커버)하도록 연속적으로 형성될 수 있다.
유기봉지층(520)은 제1 무기봉지층(510) 상에 위치하되, 금속 뱅크층(300)의 개구(OP)의 적어도 일부를 채울 수 있다. 제2 무기봉지층(530)은 유기봉지층(520) 상에 배치된다.
도 6a 내지 도 6j에 도시된 실시예에서, 금속 뱅크층(300)은 제1 금속층(310), 제1 금속층(310) 상의 제2 금속층(320)을 포함하는 것으로 도시되고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 금속 뱅크층(300)은 제1 금속층(310), 제1 금속층(310) 상의 제2 금속층(320), 및 제1 금속층(310) 아래의 제3 금속층을 포함할 수 있으며, 제3 금속층은 제1금속층과 동일한 물질을 포함하거나 다른 물질을 포함할 수 있다.
도 7은 본 발명의 일 실시예에 따른 표시 패널의 투과영역 및 투과영역에 인접한 표시영역의 일부를 개략적으로 나타낸 평면도이다.
도 7을 참조하면, 부화소(P)들이 표시영역(DA)에 배치될 수 있다. 투과영역(TA)과 표시영역(DA) 사이에는 제1 비표시영역(NDA1)이 위치할 수 있다. 투과영역(TA)에 인접한 부화소(P)들은 평면상에서 투과영역(TA)을 중심으로 상호 이격되어 배치될 수 있다.
도 7의 평면 상에서, 부화소(P)들은 투과영역(TA)을 중심으로 상하로 이격되어 배치되거나, 투과영역(TA)을 중심으로 좌우로 이격되어 배치될 수 있다. 각 부화소(P)는 발광다이오드에서 방출되는 적색, 녹색, 청색의 빛을 이용하므로, 도 7에 도시된 부화소(P)들의 위치는 각각 발광다이오드들의 위치에 해당한다. 따라서, 부화소(P)들이 평면상에서 투과영역(TA)을 중심으로 상호 이격되어 배치된다고 함은 발광다이오드들이 평면 상에서 투과영역(TA)을 중심으로 상호 이격되어 배치되는 것을 나타낼 수 있다. 예컨대, 평면상에서, 발광다이오드들은 투과영역(TA)을 중심으로 상하로 이격되어 배치되거나, 투과영역(TA)을 중심으로 좌우로 이격되어 배치될 수 있다. 다만, 이에 제한되는 것은 아니고, 일부 실시예에서는 투과영역(TA)상에도 복수의 부화소(P)들이 배치될 수 있다.
제1 비표시영역(NDA1), 즉 표시영역(DA)과 투과영역(TA) 사이에는 서브 그루브(SG)들이 위치할 수 있다. 평면 상에서, 서브 그루브(SG)들은 각각 투과영역(TA)을 둘러싸는 폐루프(closed-loop) 형상일 수 있으며, 서브 그루브(SG)들은 상호 이격되어 배열될 수 있다.
도 7을 참조하면, 투과영역(TA)의 상측과 하측의 선은 투과영역(TA)을 사이에 두고 상호 분리 또는 이격될 수 있다. 예컨대, 제1 내지 제4 데이터선(DL1, DL2, DL3, DL4)은 투과영역(TA)의 상측과 하측에 각각 배치되며 상호 분리 또는 이격된 부분들을 포함할 수 있다. 다만, 셜명의 편의를 위해 투과영역(TA)을 사이에 두고 상호 분리 또는 이격되는 데이터선(DL)은 제1 내지 제4 데이터선(DL1, DL2, DL3, DL4)만을 도시하였으나, 이에 제한되는 것은 아니고, 투과영역(TA)에 인접하게 배치된 데이터선(DL)들을 더 포함할 수 있다.
투과영역(TA)의 좌측과 우측의 선은 투과영역(TA)을 사이에 두고 상호 분리 또는 이격될 수 있다. 예컨대, 제1 및 제2 스캔선(SL1, SL2)은 투과영역(TA)의 좌측과 우측에 각각 배치되며 상호 분리 또는 이격된 부분들을 포함할 수 있다. 다만, 셜명의 편의를 위해 투과영역(TA)을 사이에 두고 상호 분리 또는 이격되는 스캔선(SL)은 제1 스캔선(SL1) 및 제2 스캔선(SL2)만을 도시하였으나, 이에 제한되는 것은 아니고, 투과영역(TA)에 인접하게 배치된 스캔선(SL)들을 더 포함할 수 있다.
먼저, 투과영역(TA)의 좌측과 우측의 스캔선(SL)들에 대하여 설명한다.
스캔선(SL)은 제1 방향(예, x방향)을 따라 연장되되, 일부 스캔선들은 투과영역(TA)을 사이에 두고 상호 이격된 부분들을 포함할 수 있다. 이와 관련하여, 도 7은 제1 스캔선(SL1) 및 제2 스캔선(SL2)이 각각 제1 방향(예, x방향)을 따라 연장되되 투과영역(TA)을 사이에 두고 상호 이격된 스캔선 제1 부분(SL1a, SL2a) 및 스캔선 제2 부분(SL1b, SL2b)을 포함하는 것을 도시한다. 즉, 스캔선 제1 부분(SL1a, SL2a)는 투과영역(TA)을 기준으로 좌측에 배치될 수 있고, 스캔선 제2 부분(SL1b, SL2b)는 투과영역(TA)을 기준으로 우측에 배치될 수 있다. 이에 따라, 스캔선 제1 부분(SL1a, SL2a)은 앞서 도 3을 참조하여 설명한 바와 같이 표시영역(DA)을 중심으로 좌측에 배치된 제1 구동회로(3031, 도 3)로부터 신호를 전달받을 수 있고, 스캔선 제2 부분(SL1b, SL2b)은 표시영역(DA)을 중심으로 우측에 배치된 제2 구동회로(3032, 도 3)로부터 신호를 전달받을 수 있다.
다음으로, 투과영역(TA)의 상측과 하측의 데이터선(DL)들에 대하여 설명한다.
데이터선(DL)은 제2 방향(예, y방향)을 따라 연장되되, 일부 데이터선들은 투과영역(TA)을 사이에 두고 상호 이격된 부분들을 포함할 수 있다. 이와 관련하여, 도 7은 제1 내지 제4 데이터선(DL1, DL2, DL3, DL4)이 각각 제2 방향(예, y방향)을 따라 연장되되 투과영역(TA)을 사이에 두고 상호 이격된 데이터선 제1 부분(DL1a, DL2a, DL3a, DL4a) 및 데이터선 제2 부분(DL1b, DL2b, DL3b, DL4b)을 포함하는 것을 도시한다. 즉, 데이터선 제1 부분(DL1a, DL2a, DL3a, DL4a)은 투과영역(TA)을 기준으로 상측에 배치될 수 있고, 데이터선 제2 부분(DL1b, DL2b, DL3b, DL4b)은 투과영역(TA)을 기준으로 하측에 배치될 수 있다.
스캔선 제1 부분(SL1a, SL2a) 및 스캔선 제2 부분(SL1b, SL2b)이 좌측 및 우측에 배치된 구동회로로부터 각각 신호를 전달받았던 것과 달리, 데이터선 제1 부분(DL1a, DL2a, DL3a, DL4a) 및 데이터선 제2 부분(DL1b, DL2b, DL3b, DL4b)은 하측에 배치된 데이터 구동회로(4000, 도 3)로부터 동일하게 신호를 전달받을 수 있다.
이를 위해, 데이터선 제1 부분(DL1a, DL2a, DL3a, DL4a) 및 데이터선 제2 부분(DL1b, DL2b, DL3b, DL4b)을 연결시킬 수 있는 브릿지 배선(BL1, BL2, BL3, BL4)을 배치할 수 있다. 즉, 투과영역(TA)을 사이에 두고 상호 이격된 데이터선 제1 부분(DL1a, DL2a, DL3a, DL4a)과 데이터선 제2 부분(DL1b, DL2b, DL3b, DL4b)은 표시영역(DA)에 위치하는 브릿지 배선(BL1, BL2, BL3, BL4)을 통해 전기적으로 연결될 수 있다. 예컨대, 제1 데이터선 제1 부분(DL1a)과 제1 데이터선 제2 부분(DL1b)은 제1 브릿지 배선(BL1)을 통해 전기적으로 연결될 수 있다.
구체적으로, 제1 브릿지 배선(BL1)은 제2 방향(예, y방향)을 따라 연장된 제1 수직 브릿지 배선(VB1) 및 제1 수직 브릿지 배선(VB1)의 양 단부에 각각 배치되며 제1 방향(예, x방향)을 따라 각각 연장된 한 쌍의 제1 수평 브릿지 배선(HB1, HB1')들을 포함할 수 있다. 즉, 제1 브릿지 배선(BL1)은 제1 수직 브릿지 배선(VB1) 및 한 쌍의 제1 수평 브릿지 배선(HB1, HB1')들을 포함함에 따라, 투과영역(TA)의 적어도 일부 영역을 감싸면서 제1 데이터선 제1 부분(DL1a) 및 제1 데이터선 제2 부분(DL1b)을 연결시킬 수 있다.
일 실시예에서, 제1 수직 브릿지 배선(VBL1)은 한 쌍의 제1 수평 브릿지 배선(HB1, HB1')들과 동일한 층 상에 동일한 물질을 포함하도록 형성될 수 있다. 또한, 제1 수직 브릿지 배선(VBL1) 및 한 쌍의 제1 수평 브릿지 배선(HB1, HB1')들은 일체로 형성될 수 있다.
한편, 제1 브릿지 배선(BL1)과 제1 데이터선(DL1)은 서로 다른 층상에 배치될 수 있다. 이에, 제1 데이터선(DL1)과 제1 브릿지 배선(BL1)은 제1 데이터선(DL1)과 제1 브릿지 배선(BL1) 사이에 개지되는 절연층(예컨대, 제2 유기절연층)의 컨택홀을 통해 서로 접속할 수 있다.
구체적으로, 제1 브릿지 배선(BL1)의 제1 단부는 상측 제1 수평 브릿지 배선(HB1)으로부터 연장되어, 제1 데이터선의 제1 부분(DL1a)과 교차하되 상측 제1 컨택홀(CNT1a)을 통해 제1 데이터선의 제1 부분(DL1a)에 전기적으로 접속될 수 있다. 제1 브릿지 배선(BL1)의 제2 단부는 하측 제1 수평 브릿지 배선(HB1')으로부터 연장되어, 제1 데이터선의 제2 부분(DL1b)과 교차하되 하측 제1 컨택홀(CNT1b)을 통해 제1 데이터선의 제2 부분(DL1b)에 전기적으로 접속할 수 있다.
상측 제1 컨택홀(CNT1a)은 제1 브릿지 배선(BL1)의 제1 단부와 제1 데이터선의 제1 부분(DL1a) 사이에 개재된 절연층(예컨대, 제2 유기절연층)의 일부분에 정의될 수 있다. 하측 제1 컨택홀(CNT1b)은 제1 브릿지 배선(BL1)의 제2 단부와 제1 데이터선의 제2 부분(DL1b) 사이에 개재된 절연층(예컨대, 제2 유기절연층)의 일부분에 정의될 수 있다.
제1 브릿지 배선(BL1)과 제1 데이터선의 제1 부분(DL1a)의 접속 지점인 상측 제1 컨택홀(CNT1a) 및 제1 브릿지 배선(BL1)과 제1 데이터선의 제2 부분(DL1b)의 접속 지점인 하측 제1 컨택홀(CNT1b)은 표시영역(DA)에 위치할 수 있다. 상측 제1 컨택홀(CNT1a), 하측 제1 컨택홀(CNT1b) 및 제1 브릿지 배선(BL1)이 표시영역(DA)을 활용하기에, 데드 스페이스인 제1 비표시영역(NDA1)의 면적을 줄일 수 있다.
상기와 같은 제1 데이터선(DL1) 및 제1 브릿지 배선(BL1)의 구조는 제2 내지 제4 데이터선(DL2, DL3, DL4) 및 제2 내지 제4 브릿지 배선(BL2, BL3, BL4)에도 동일하게 적용될 수 있다.
구체적으로, 제2 데이터선의 제1 부분(DL2a)과 제2 데이터선의 제2 부분(DL2b)은 제2 브릿지 배선(BL2)을 통해 전기적으로 연결될 수 있고, 제3 데이터선의 제1 부분(DL3a)과 제3 데이터선의 제2 부분(DL3b)은 제3 브릿지 배선(BL3)을 통해 전기적으로 연결될 수 있으며, 제4 데이터선의 제1 부분(DL4a)과 제4 데이터선의 제2 부분(DL4b)은 제4 브릿지 배선(BL4)을 통해 전기적으로 연결될수 있다.
제2 브릿지 배선(BL2)은 제2 방향(예, y방향)을 따라 연장된 제2 수직 브릿지 배선(VB2) 및 제2 수직 브릿지 배선(VB2)의 양 단부에 각각 배치되며 제1 방향(예, x방향)을 따라 각각 연장된 한 쌍의 제2 수평 브릿지 배선(HB2, HB2')들을 포함할 수 있다. 제3 브릿지 배선(BL3)은 제2 방향(예, y방향)을 따라 연장된 제3 수직 브릿지 배선(VB3) 및 제3 수직 브릿지 배선(VB3)의 양 단부에 각각 배치되며 제1 방향(예, x방향)을 따라 각각 연장된 한 쌍의 제3 수평 브릿지 배선(HB3, HB3')들을 포함할 수 있다. 제4 브릿지 배선(BL4)은 제2 방향(예, y방향)을 따라 연장된 제4 수직 브릿지 배선(VB4) 및 제4 수직 브릿지 배선(VB4)의 양 단부에 각각 배치되며 제1 방향(예, x방향)을 따라 각각 연장된 한 쌍의 제4 수평 브릿지 배선(HB4, HB4')들을 포함할 수 있다. 상기와 같은 제2 내지 제4 브릿지 배선(BL2, BL3, BL4)들은 투과영역(TA)의 적어도 일부 영역을 감싸면서 투과영역(TA)을 기준으로 이격된 데이터선들을 각각 연결시킬 수 있다.
또한, 마찬가지로 제2 내지 제4 브릿지 배선(BL2, BL3, BL4)은 제2 내지 제4 데이터선(DL2, DL3, DL4)과 서로 다른 층상에 배치될 수 있다. 이에, 제2 내지 제4 데이터선(DL2, DL3, DL4)과 제2 내지 제4 브릿지 배선(BL2, BL3, BL4)은 제2 내지 제4 데이터선(DL2, DL3, DL4)과 제2 내지 제4 브릿지 배선(BL2, BL3, BL4) 사이에 개재되는 절연층의 컨택홀을 통해 서로 접속할 수 있다.
구체적으로, 제2 브릿지 배선(BL2)의 양측 단부는 각각 한 쌍의 제2 수평 브릿지 배선(HB2, HB2')으로부터 연장되어, 제2 컨택홀(CNT2a, CNT2b)들을 통해 각각 제2 데이터선의 제1 부분(DL2a) 및 제2 데이터선의 제2 부분(DL2b)에 전기적으로 접속될 수 있다. 제3 브릿지 배선(BL3)의 양측 단부는 각각 한 쌍의 제3 수평 브릿지 배선(HB3, HB3')으로부터 연장되어, 제3 컨택홀(CNT3a, CNT3b)들을 통해 각각 제3 데이터선의 제1 부분(DL3a) 및 제3 데이터선의 제2 부분(DL2b)에 전기적으로 접속될 수 있다. 제4 브릿지 배선(BL4)의 양측 단부는 각각 한 쌍의 제4 수평 브릿지 배선(HB4, HB4')으로부터 연장되어, 제4 컨택홀(CNT4a, CNT4b)들을 통해 각각 제4 데이터선의 제1 부분(DL4a) 및 제4 데이터선의 제2 부분(DL4b)에 전기적으로 접속될 수 있다. 제2 컨택홀(CNT2a, CNT2b)들, 제3 컨택홀(CNT3a, CNT3b)들, 및 제4 컨택홀(CNT4a, CNT4b)들은 표시영역(DA)에 위치하므로, 데드 스페이스인 제1 비표시영역(NDA1)의 면적을 줄일 수 있다.
결론적으로, 종래에는 투과영역(TA)을 기준으로 상호 이격 또는 분리되어 있는 데이터선들을 연결시키기 위해, 투과영역(TA) 우회배선을 배치해야 했으므로, 제1 비표시영역(NDA1)의 면적이 넓어지는 문제점이 있었다. 이에 반해, 본 발명의 일 실시예에 따른 표시 패널은 투과영역(TA)을 기준으로 분리되어 있는 데이터선 제1 부분(DL1a, DL2a, DL3a, DL4a)들과 데이터선 제2 부분(DL1b, DL2b, DL3b, DL4b)들을 표시영역(DA)에 배치되는 제1 내지 제4 브릿지 배선(BL1, BL2, BL3, BL4)을 이용하여 각각 연결시킬 수 있다. 이에, 본 발명의 일 실시예에 따른 표시 패널은 배선들을 우회시키기 위한 투과영역(TA) 주변의 별도 공간이 필요 없게 되므로, 제1 비표시영역(NDA1)과 같은 데드 스페이스의 면적을 줄일 수 있다. 뿐만 아니라, 투과영역(TA) 주변 영역의 배선 설계를 단순화할 수 있는 효과도 동시에 구현할 수 있다.
도 8은 본 발명의 일 실시예에 따른 표시 패널의 일부를 나타낸 평면도로서, 도 7의 B 부분에 대응하고, 도 9는 도 8의 Ⅸ-Ⅸ'선에 따른 단면도이며, 도 10은 도 9의 Ⅹ-Ⅹ'선에 따른 단면도이다. 도 8에서는 설명의 편의를 위해, 제2 금속층(320), 절연층(115), 제1 브릿지 배선(BL1), 제2 브릿지 배선(BL2), 및 부화소(P)등을 간략하게 도시하였다.
도 8을 참조하면, 복수의 부화소(P)들이 표시영역(DA)에 배치될 수 있다. 복수의 부화소(P)들이 배치되지 않는 비부화소영역(NPA)에는 제1 금속층(310) 및 제2 금속층(320)을 포함하는 금속 뱅크층(300)이 배치될 수 있다. 또한, 복수의 부화소(P)들 사이에는 데이터선(DL)이 배치되어, 각 부화소(P)에 데이터 구동회로(4000, 도 3)으로부터의 데이터신호를 전달할 수 있다. 도 8에서는 설명의 편의를 위해 데이터선(DL)으로 제1 데이터선(DL1) 및 제2 데이터선(DL2)만을 간략하게 도시하였으나, 복수의 부화소(P)들 사이마다 데이터선들이 배치될 수 있다.
다만, 앞서 설명하였듯이, 데이터선(DL)들 중 일부는 투과영역(TA)을 사이에 두고 상호 이격되어 데이터선 제1 부분(DL1a, DL2a) 및 데이터선 제2 부분(DL1b, DL2b)으로 분리될 수 있다. 이에, 투과영역(TA)과 인접한 표시영역(DA)에는 브릿지 배선(BL)이 배치되어 분리된 데이터선을 연결시킬 수 있다. 즉, 제1 브릿지 배선(BL1)은 제1 데이터선 제1 부분(DL1a) 및 제1 데이터선 제2 부분(DL1b)을 연결시킬 수 있고, 제2 브릿지 배선(BL2)은 제2 데이터선 제1 부분(DL2a) 및 제2 데이터선 제2 부분(DL2b)을 연결시킬 수 있다. 브릿지 배선(BL)은 투과영역(TA)에 인접하게 배치되며, 투과영역(TA)의 적어도 일부를 감쌀 수 있다.
이때, 브릿지 배선(BL)은 금속 뱅크층(300)의 일부를 이용하여 형성될 수 있다. 즉, 금속 뱅크층(300)에 중앙 일부분만을 남겨놓도록 그루브(G)를 형성하여, 금속 뱅크층(300)의 중앙 일부분을 브릿지 배선(BL)으로 이용할 수 있다. 이에, 그루브(G)는 평면상 브릿지 배선(BL)의 적어도 일부를 둘러쌀 수 있다. 브릿지 배선(BL)은 그루브(G)를 사이에 두고 금속 뱅크층(300)과 이격되어 배치될 수 있다. 그루브(G)는 금속 뱅크층(300)의 제1 금속층(310) 및 제2 금속층(320)을 식각하여 형성될 수 있고, 그루브(G)를 통해 금속 뱅크층(300) 아래에 배치되는 절연층(115)이 노출될 수 있다.
데이터선(DL)과 브릿지 배선(BL)은 서로 다른 층 상에 배치될 수 있고, 데이터선(DL)과 브릿지 배선(BL)은 데이터선(DL)과 브릿지 배선(BL) 사이에 개재되는 절연층의 컨택홀을 통해 서로 접속할 수 있다. 예컨대, 제1 브릿지 배선(BL1)은 상측 제1 컨택홀(CNT1a)을 통해 제1 데이터선 제1 부분(DL1a)과 접속할 수 있고, 제2 브릿지 배선(BL2)은 상측 제2 컨택홀(CNT2a)을 통해 제2 데이터선 제1 부분(DL2a)과 접속할 수 있다. 이에 따라, 제1 브릿지 배선(BL)은 제1 데이터선 제1 부분(DL1a)과 제1 데이터선 제2 부분(DL1b)간의 데이터신호를 전달할 수 있고, 제2 브릿지 배선(BL2)은 제2 데이터선 제1 부분(DL2a)과 제2 데이터선 제2 부분(DL2b)간의 데이터신호를 전달할 수 있다.
도 9를 참조하면, 전자 기기(1)는 제1 내지 제3 부화소영역(PA1, PA2, PA3) 및 이웃하는 부화소영역들 사이의 비부화소영역(NPA)을 포함할 수 있다. 전자 기기(1)의 평면 형상은 사실상 기판(100)의 평면 형상과 동일할 수 있다. 따라서, 전자 기기(1)가 제1 내지 제3 부화소영역(PA1, PA2, PA3) 및 비부화소영역(NPA)을 포함한다고 함은, 기판(100)이 제1 내지 제3 부화소영역(PA1, PA2, PA3) 및 비부화소영역(NPA)을 포함한다는 것을 나타낼 수 있다.
제1 내지 제3 발광다이오드(ED1, ED2, ED3)는 기판(100) 상에 각각 배치될 수 있다. 제1 내지 제3 발광다이오드(ED1, ED2, ED3)는 각각 제1 내지 제3 부화소영역(PA1, PA2, PA3)에 배치될 수 있다.
기판(100)과 제1 내지 제3 발광다이오드(ED1, ED2, ED3) 사이에는 제1 내지 제3 부화소회로(PC1, PC2, PC3)가 배치될 수 있다. 제1 내지 제3 부화소회로(PC1, PC2, PC3)가 앞서 도 6a 또는 도 6b를 참조하여 설명한 바와 같은 트랜지스터 및 스토리지 커패시터를 포함할 수 있다. 일 실시예로, 도 9는 제1 내지 제3 부화소회로(PC1, PC2, PC3)가 도 6a를 참조하여 설명한 부화소회로(PC, 도 3)와 동일한 구조를 갖는 것을 도시하며, 구체적 구조는 앞서 설명한 바와 같다.
제1 내지 제3 부화소회로(PC1, PC2, PC3)에 각각 전기적으로 연결된 제1 내지 제3 발광다이오드(ED1, ED2, ED3)은 각각 부화소전극, 중간층, 및 대향전극의 적층 구조를 가질 수 있다.
예컨대, 제1 발광다이오드(ED1)는 제1 부화소전극(1210), 제1 중간층(1220), 및 제1 대향전극(1230)을 포함할 수 있다. 제1 부화소전극(1210)은 제1 부화소회로(PC1)와 전기적으로 연결될 수 있다. 제2 발광다이오드(ED2)는 제2 부화소전극(2210), 제2 중간층(2220), 및 제2 대향전극(2230)을 포함할 수 있다. 제2 부화소전극(2210)은 제2 부화소회로(PC2)와 전기적으로 연결될 수 있다. 제3 발광다이오드(ED3)는 제3 부화소전극(3210), 제3 중간층(3220), 및 제3 대향전극(3230)을 포함할 수 있다. 제3 부화소전극(3210)은 제3 부화소회로(PC3)와 전기적으로 연결될 수 있다.
제1 중간층(1220), 제2 중간층(2220), 및 제3 중간층(3220) 각각은 도 3k를 참조하여 설명한 바와 같이 발광층, 그리고 제1 및/또는 제2 공통층을 포함할 수 있으며, 구체적 구조 및 물질은 앞서 설명한 바와 같다. 여기서, 제1 중간층(1220)의 발광층, 제2 중간층(2220)의 발광층, 및 제3 중간층(3220)의 발광층은 서로 다른 색의 빛을 방출할 수 있다.
제1 부화소전극(1210), 제2 부화소전극(2210), 및 제3 부화소전극(3210) 각각은 내측부분 및 내측부분을 둘러싸는 외측부분을 포함할 수 있다. 본 명세서에서 부화소전극의 외측부분(또는 주변부분)"이라고 함은 "부화소전극의 에지를 포함하는 부화소전극의 일 부분"을 나타내고, "부화소전극의 내측부분"이라고 함은 전술한 외측부분(또는 주변부분)에 의해 둘러싸인 부화소영역의 다른 일 부분을 나타낸다.
제1 부화소전극(1210)의 내측부분 상에 제1 중간층(1220)이 중첩 및 접촉하고, 제1 중간층(1220) 상에는 제1 대향전극(1230)이 중첩할 수 있다. 제1 부화소전극(1210)의 외측부분 상에는 절연층(115)이 배치될 수 있다. 절연층(115)은 제1 부화소전극(1210)의 외측부분과 중첩하며, 제1 부화소전극(1210)의 측면을 커버하도록 제2 유기절연층(111) 상으로 연장될 수 있다. 절연층(115)과 제1 부화소전극(1210)의 외측부분 사이에는 제1 보호층(1113)이 배치될 수 있다. 절연층(115) 및 제1 보호층(1113)은 각각 제1 부화소전극(1210)의 외측부분 상에 위치하고, 제1 부화소전극(1210)의 내측부분 상에는 존재하지 않는다. 다르게 말하면, 절연층(115) 및 제1 보호층(1113)은 각각 제1 부화소전극(1210)의 내측부분과 중첩하는 개구를 포함할 수 있다.
유사하게, 제2 부화소전극(2210)의 내측부분 상에 제2 중간층(2220)이 중첩 및 접촉하고, 제2 중간층(2220) 상에는 제2 대향전극(2230)이 중첩할 수 있다. 제2 부화소전극(2210)의 외측부분은 절연층(115)과 중첩될 수 있다. 제3 부화소전극(3210)의 내측부분 상에 제3 중간층(3220)이 중첩 및 접촉하고, 제3 중간층(3220) 상에는 제3 대향전극(3230)이 중첩할 수 있다. 제3 부화소전극(3210)의 외측부분은 절연층(115)과 중첩될 수 있다. 절연층(115)은 제2 부화소전극(2210) 및 제3 부화소전극(3210) 각각의 외측부분과 중첩하되, 제2 부화소전극(2210) 및 제3 부화소전극(3210) 각각의 측면을 커버하도록 제2 유기절연층(111) 상으로 연장될 수 있다. 절연층(115)과 제2 부화소전극(2210)의 외측부분 사이에는 제2 보호층(2113)이 배치될 수 있고, 절연층(115)과 제3 부화소전극(3210)의 외측부분 사이에는 제3 보호층(3113)이 배치될 수 있다.
금속 뱅크층(300)은 제1 내지 제3 부화소전극(1210, 2210, 3210) 각각에 중첩하는 제1 내지 제3 개구(OP1, OP2, OP3)를 포함할 수 있다. 도 9의 금속 뱅크층(300)의 제1 내지 제3 개구(OP1, OP2, OP3)는 각각 앞서 도 6f를 참조하여 설명한 개구(OP, 도 3f)와 동일한 구조를 갖는다.
예컨대, 제1 내지 제3 개구(OP1, OP2, OP3) 각각은 금속 뱅크층(300)의 상면으로부터 바닥면을 관통하되, 언더컷 형상의 단면 구조를 가질 수 있다. 금속 뱅크층(300)의 제1 내지 제3 개구(OP1, OP2, OP3) 중 해당하는 개구를 향하는 제1 금속층(310)의 측면은 순방향 테이퍼진 형상이며 약 60˚와 같거나 그보다 크고 약 90˚ 보다 작은 경사각을 가질 수 있다. 금속 뱅크층(300)의 제2 금속층(320)은 제1 내지 제3 개구(OP1, OP2, OP3) 중 해당하는 개구를 향해 연장된 제1 팁(PT1)을 포함할 수 있다. 제1 팁(PT1)의 길이는 약 2㎛ 이하일 수 있다. 일부 실시예로서, 제1 팁(PT1)의 길이는 약 0.3㎛ 내지 약 1㎛이거나, 또는 약 0.3㎛ 내지 약 0.7㎛ 일 수 있다.
본 발명의 일 실시예에 따른 전자 기기(1)는 언더컷 구조의 제1 내지 제3 개구(OP1, OP2, OP3)를 포함하는 금속 뱅크층(300)의 구조에 의해 제1 내지 제3 중간층(1220, 2220, 3220), 그리고 제1 내지 제3 대향전극(1230, 2230, 3230)을 형성할 때 별도의 마스크를 사용하지 않은 채 증착할 수 있다. 따라서 마스크에 의한 전자 기기(1)의 손상을 방지할 수 있다.
마스크를 사용하지 않고 중간층을 형성하는 물질 및 대향전극을 형성하는 물질을 증착하므로, 중간층을 형성하는 물질 및 대향전극을 형성하는 물질은 제1 내지 제3 개구(OP1, OP2, OP3) 중 해당하는 개구 내에 증착될 수 있을 뿐만 아니라 금속 뱅크층(300) 상에도 증착될 수 있다. 금속 뱅크층(300) 상에는 적어도 하나의 더미중간층 및 적어도 하나의 더미대향전극이 배치될 수 있다. 적어도 하나의 더미중간층은 제1 내지 제3 개구(OP1, OP2, OP3) 각각에 위치하는 제1 내지 제3 중간층(1220, 2220, 3220)과 분리 및 이격될 수 있다. 적어도 하나의 더미대향전극은 제1 내지 제3 개구(OP1, OP2, OP3) 각각에 위치하는 제1 내지 제3 대향전극(1230, 2230, 3230)과 분리 및 이격될 수 있다. 예컨대, 더미중간층은 제1 더미중간층(1220b), 제2 더미중간층(2220b), 및 제3 더미중간층(3220b)을 포함할 수 있고, 더미대향전극은 제1 더미대향전극(1230b), 제2 더미대향전극(2230b), 및 제3 더미대향전극(3230b)을 포함할 수 있다.
금속 뱅크층(300)의 제1 개구(OP1)에 배치된 제1 대향전극(1230), 금속 뱅크층(300)의 제2 개구(OP2)에 배치된 제2 대향전극(2230), 및 금속 뱅크층(300)의 제3 개구(OP3)에 배치된 제3 대향전극(3230)은 공간적으로 서로 분리 또는 이격될 수 있다. 제1 대향전극(1230), 제2 대향전극(2230), 및 제3 대향전극(3230)은 전기적으로 연결될 수 있으며, 동일한 전압 레벨을 가질 수 있다. 예컨대, 제1 대향전극(1230), 제2 대향전극(2230), 및 제3 대향전극(3230)은 각각 공통전압선(VSSL)이 제공하는 전압(예컨대, 공통전압)과 동일한 전압 레벨을 가질 수 있다. 제1 내지 제3 대향전극(1230, 2230, 3230) 각각은 금속 뱅크층(300)을 통해 수직공통전압선(VSL) 또는 수평공통전압선(HSL)에 전기적으로 연결될 수 있다.
예컨대, 제1 대향전극(1230)의 외측부분은 제1 개구(OP1)를 향하는 금속 뱅크층(300)의 측면(예컨대 제1 금속층(310)의 측면)과 전기적으로 연결(예, 직접 접촉)되고, 금속 뱅크층(300)이 공통전압선(VSL)의 일 부분에 전기적으로 연결됨에 따라, 제1 대향전극(1230)이 공통전압을 전달받을 수 있다. 마찬가지로, 제2 대향전극(2230)의 외측부분 및 제3 대향전극(3230)의 외측부분도 각각 제2 개구(OP2) 및 제3 개구(OP3)를 향하는 금속 뱅크층(300)의 측면에 직접 접촉되고, 금속 뱅크층(300)이 공통전압선(VSL)의 일 부분에 전기적으로 연결됨에 따라, 제2 대향전극(2230) 및 제3 대향전극(3230)도 공통전압을 전달받을 수 있다.
제1 내지 제3 발광다이오드(ED1, ED2, ED3)은 봉지층(500)에 의해 봉지될 수 있다. 일 실시예로, 도 9는 봉지층(500)이 제1 무기봉지층(510), 제1 무기봉지층(510) 상의 유기봉지층(520), 및 유기봉지층(520) 상의 제2 무기봉지층(530)을 포함하는 것을 도시한다. 제1 무기봉지층(510), 유기봉지층(520), 및 제2 무기봉지층(530)의 물질은 앞서 도 6j를 참조하여 설명한 바와 같다.
제1 무기봉지층(510)은 제1 무기봉지층(510) 아래의 구조 및/또는 층을 커버할 수 있다. 예컨대, 상대적으로 스텝 커버리지가 우수한 제1 무기봉지층(510)은 제1 내지 제3 개구(OP1, OP2, OP3) 및 후술할 그루브(G) 각각의 내측 구조 및/또는 층을 커버할 수 있다. 제1 무기봉지층(510)은 제1 부화소영역(PA1)에 배치되는 제1 부화소 무기봉지층(1510), 제2 부화소영역(PA2)에 배치되는 제2 부화소 무기봉지층(2510), 및 제3 부화소영역(PA3)에 배치되는 제3 부화소 무기봉지층(3510)을 포함할 수 있다. 제1 부화소 무기봉지층(1510), 제2 부화소 무기봉지층(2510), 및 제3 부화소 무기봉지층(3510)은 서로 동일한 물질을 포함할 수 있다. 제1 무기봉지층은 더미제1 내지 제3 대향전극(1230b, 2230b, 3230b)의 상면과 측면, 제1 내지 제3 더미중간층(1220b, 2220b, 3220b)의 측면, 제1 팁(PT1)에 해당하는 제2 금속층(320)의 측면과 바닥면, 제1 금속층(310)의 측면, 제1 내지 제3 대향전극(1230, 2230, 3230)의 상면과 중첩(또는 커버)할 수 있다.
유기봉지층(520)의 일부는 제1 내지 제3 개구(OP1, OP2, OP3) 각각을 적어도 부분적으로 채울 수 있다. 유기봉지층(520)의 다른 일부는 그루브(G)들 각각을 적어도 부분적으로 채울 수 있다. 금속 뱅크층(300)의 그루브(G)를 통해 절연층(115)과 유기봉지층(520)은 직접 접촉할 수 있다. 제2 무기봉지층(350)은 유기봉지층(520) 상에 형성될 수 있다.
한편, 금속 뱅크층(300)은 제1 내지 제3 개구(OP1, OP2, OP3) 뿐만 아니라, 그루브(G) 및 더미 금속 뱅크층(300a, 300b)들을 포함할 수 있다. 그루브(G) 및 더미 금속 뱅크층(300a, 300b)들은 투과영역(TA)과 인접한 표시영역(DA)내에 배치된 발광다이오드들 사이, 즉 비부화소영역(NPA)에 배치될 수 있다.
그루브(G)는 금속 뱅크층(300)의 상면에 대하여 오목한 형상을 가질 수 있다. 그루브(G)는 제1 내지 제3 개구(OP1, OP2, OP3)와 마찬가지로 언더컷 형상을 가질 수 있다. 금속 뱅크층(300)의 제2 금속층(320)의 일부는 그루브(G)를 향해 돌출된 제2 팁(PT2)을 포함할 수 있다. 그루브(G)는 금속 뱅크층(300)의 제1 금속층(310) 및 제2 금속층(320)을 식각하여 형성할 수 있으므로, 그루브(G)는 절연층(115)을 노출할 수 있다. 즉, 그루브(G)의 바닥면이 절연층(1150)의 상면과 실질적으로 동일할 수 있다. 다만, 이에 제한되는 것은 아니고, 그루브(G)는 금속 뱅크층(300) 및 절연층(115)을 식각하여, 제2 유기절연층(111)의 상면을 노출할 수 있다.
금속 뱅크층(300)의 일부를 식각하여 형성된 그루브(G)에 의해, 금속 뱅크층(300)으로부터 제1 더미 금속 뱅크층(300a) 및 제2 더미 금속 뱅크층(300b)이 상호 분리될 수 있다. 즉, 제1 더미 금속 뱅크층(300a)은 그루브(G)를 사이에 두고 금속 뱅크층(300)과 이격되어 배치될 수 있고, 제2 더미 금속 뱅크층(300b)도 그루브(G)를 사이에 두고 금속 뱅크층(300)과 이격되어 배치될 수 있다. 이에, 제1 더미 금속 뱅크층(300a)은 제1 금속층(310)과 동일한 물질을 포함하는 제1-1 더미 금속층(310a) 및 제2 금속층(320)과 동일한 물질을 포함하는 제2-1 더미 금속층(320a)을 포함할 수 있다. 제2 더미 금속 뱅크층(300b)은 제1 금속층(310)과 동일한 물질을 포함하는 제1-2 더미 금속층(310b) 및 제2 금속층(320)과 동일한 물질을 포함하는 제2-2 더미 금속층(320b)을 포함할 수 있다.
그루브(G)에 의해 금속 뱅크층(300)과 이격된 더미 금속 뱅크층(300a, 300b)은 브릿지 배선(BL)으로 기능할 수 있다. 예컨대, 제1 더미 금속 뱅크층(300a)은 제1 브릿지 배선(BL1)으로 이용될 수 있고, 제2 더미 금속 뱅크층(300b)은 제2 브릿지 배선(BL2)으로 이용될 수 있다. 이에, 평면상 도 8에서와 같이 그루브(G)는 브릿지 배선(BL) 각각을 적어도 부분적으로 둘러싸도록 형성될 수 있다. 다만, 더미 금속 뱅크층(300a, 300b)이 브릿지 배선(BL)으로 기능하기 위해서는, 더미 금속 뱅크층(300a, 300b)는 데이터선(DL)에 전기적으로 연결되어야 한다.
도 10을 참조하면, 전자 기기(1)는 제4 부화소영역(PA4), 제5 부화소영역(PA5) 및 이웃하는 부화소영역들 사이의 비부화소영역(NPA)을 포함할 수 있다. 제4 부화소영역(PA4) 및 제5 부화소영역(PA5)에 각각 배치되는 제4 발광다이오드(ED4) 및 제5 발광다이오드(ED5)는 앞서 도 9를 참조하여 설명한 제1 내지 제3 발광다이오드(ED1, ED2, ED3)와 동일한 구조를 갖는 것을 도시하며, 구체적 구조는 앞서 설명한 바와 같다. 제4 부화소영역(PA4) 및 제5 부화소영역(PA5)에 각각 배치되는 제4 부화소회로(PC4) 및 제5 부화소회로(PC5)도 마찬가지로 앞서 도 6a를 참조하여 설명한 부화소회로(PC, 도 3)와 동일한 구조를 갖는 것을 도시하며, 구체적 구조는 앞서 설명한 바와 같다.
이때, 데이터선(DL)은 제4 부화소회로(PC4)와 제5 부화소회로(PC5) 사이의 비부화소영역(NPA)에 배치될 수 있다. 데이터선(DL)은 각 화소에 배치되는 부화소회로(PC)들에 인접하게 배치되어, 각각의 부화소회로(PC)들에 데이터신호를 전달할 수 있다. 데이터선(DL)들은 부화소회로(PC)의 소스전극(S1) 및/또는 드레인전극(D1)과 동일한 층(예컨대, 제2 층간절연층(107))상에 배치될 수 있으며, 소스전극(S1) 및/또는 드레인전극(D1)과 동일한 물질을 포함할 수 있다. 예컨대, 데이터선(DL)은 알루미늄(Al), 구리(Cu), 및/또는 티타늄(Ti)을 포함할 수 있으며, 전술한 물질을 포함하는 단층 또는 다층으로 이루어질 수 있다.
데이터선(DL)은 절연층 예컨대, 제1 유기절연층(109), 제2 유기절연층(111) 및 절연층(115)을 사이에 두고 제1 더미 금속 뱅크층(300a)에 전기적으로 접속될 수 있다. 구체적으로, 데이터선(DL)은 제1 더미 금속 뱅크층(300a)과 절연층에 형성된 상측 제1 컨택홀(CNT1a)을 통해 전기적으로 연결될 수 있다.
이때, 데이터선(DL)은 제1 더미 금속 뱅크층(300a)과 직접 접촉할 수도 있으나, 도 10과 같이 데이터선(DL)과 제1 더미 금속 뱅크층(300a) 사이에 개재된 도전메탈(CM2)을 통해 전기적으로 연결될 수 있다. 즉, 제1 브릿지 배선(BL1)으로 이용된 제1 더미 금속 뱅크층(300a)의 일 부분과 데이터선(DL)의 일 부분은 도전메탈(CM2)에 의해 전기적으로 연결될 수 있다. 도전메탈(CM2)은 접속메탈(CM)과 동일한 층 상에 배치될 수 있으며, 동일한 물질을 포함할 수 있다. 도전메탈(CM2)은 알루미늄(Al), 구리(Cu), 및/또는 티타늄(Ti)을 포함할 수 있으며, 전술한 물질을 포함하는 단층 또는 다층으로 이루어질 수 있다.
이와 같은 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
DA: 표시영역
NDA1, NDA2: 제1 비표시영역, 제2 비표시영역
TA: 투과영역
DL: 데이터선
DL1, DL2, DL3, DL4: 제1 내지 제4 데이터선
DL1a, DL2a, DL3a, DL4a: 제1 내지 제4 데이터선의 제1 부분
DL1b, DL2b, DL3b, DL4b: 제1 내지 제4 데이터선의 제2 부분
SL: 스캔선
SL1, SL2: 제1 스캔선, 제2 스캔선
SL1a, SL2a: 제1 스캔선의 제1 부분, 제2 스캔선의 제1 부분
SL1b, SL2b: 제1 스캔선의 제2 부분, 제2 스캔선의 제2 부분
BL: 브릿지 배선
BL1, BL2, BL3, BL4: 제1 내지 제4 브릿지 배선
HB1, HB1': 제1 수평 브릿지 배선
HB2, HB2': 제2 수평 브릿지 배선
HB3, HB3': 제3 수평 브릿지 배선
HB4, HB4': 제4 수평 브릿지 배선
VB1, VB2, VB3, VB4: 제1 내지 제4 수직 브릿지 배선
CNT1a, CNT2a, CNT3a, CNT4a: 상측 제1 내지 제4 컨택홀
CNT1b, CNT2b, CNT3b, CNT4b: 하측 제1 내지 제4 컨택홀
OP1, OP2, OP3, OP4, OP5: 제1 내지 제5 개구
G: 그루브
CM2: 도전메탈
1: 전자 기기
115: 절연층
300: 금속 뱅크층
300a, 300b: 제1 더미 금속 뱅크층, 제2 더미 금속 뱅크층
310, 310a, 310b: 제1 금속층, 제1-1 금속층, 제1-2 금속층
320, 320a, 320b: 제2 금속층, 제2-1 금속층, 제2-2 금속층

Claims (24)

  1. 부화소전극;
    상기 부화소전극과 중첩하는 개구 및 서로 인접하게 배치된 부화소전극들 사이에 배치되는 그루브를 포함하는 금속 뱅크층;
    상기 부화소전극 위에 배치되되 상기 금속 뱅크층 아래에 배치되는 절연층;
    상기 금속 뱅크층과 동일한 물질을 포함하고, 상기 절연층 상에 배치되는 브릿지 배선;
    상기 금속 뱅크층의 상기 개구를 통해 상기 부화소전극과 중첩하는 중간층; 및
    상기 금속 뱅크층의 상기 개구를 통해 상기 중간층 상에 배치되는 대향전극;을 포함하고,
    상기 그루브는 평면상 상기 브릿지 배선의 적어도 일부를 둘러싸는, 표시 패널.
  2. 제1 항에 있어서,
    상기 대향전극은 상기 개구를 향하는 상기 금속 뱅크층의 측면과 직접 접촉하는, 표시 패널.
  3. 제1 항에 있어서,
    상기 금속 뱅크층 및 상기 브릿지 배선은 각각 제1 금속층 및 상기 제1 금속층 상의 제2 금속층을 포함하는, 표시 패널.
  4. 제3 항에 있어서,
    상기 금속 뱅크층의 상기 제2 금속층의 일 부분은,
    상기 제2 금속층의 바닥면과 상기 제1 금속층의 측면이 접하는 지점으로부터 상기 개구 및 상기 그루브 각각을 향해 연장된 팁을 포함하는, 표시 패널.
  5. 제1 항에 있어서,
    상기 브릿지 배선은 상기 그루브를 사이에 두고 상기 금속 뱅크층과 이격되어 배치되는, 표시 패널.
  6. 제1 항에 있어서,
    투과영역 및 상기 투과영역을 둘러싸는 표시영역을 포함하는 기판;을 더 포함하고,
    상기 브릿지 배선은 상기 투과영역에 인접하게 배치되어, 상기 투과영역의 적어도 일부를 감싸는, 표시 패널.
  7. 제6 항에 있어서,
    상기 부화소전극, 상기 중간층, 및 상기 대향전극으로 구성되는 발광다이오드와 전기적으로 연결되는 박막 트랜지스터;
    상기 박막 트랜지스터에 신호를 공급하는 스캔선 및 데이터선;을 더 포함하고,
    상기 스캔선은 제1 방향으로 연장되고, 상기 데이터선은 상기 제1 방향과 교차하는 제2 방향으로 연장되고,
    상기 브릿지 배선은 상기 데이터선과 전기적으로 연결되는, 표시 패널.
  8. 제7 항에 있어서,
    상기 데이터선 중 일부는 상기 투과영역을 사이에 두고 상호 이격되어 데이터선 제1 부분 및 데이터선 제2 부분으로 분리되고,
    상기 브릿지 배선은 상기 데이터선 제1 부분 및 상기 데이터선 제2 부분을 전기적으로 연결시키는, 표시 패널.
  9. 제7 항에 있어서,
    상기 데이터선과 상기 브릿지 배선은 서로 다른 층 상에 배치되고,
    상기 데이터선과 상기 브릿지 배선은 상기 데이터선과 상기 브릿지 배선 사이에 개재되는 절연층의 컨택홀을 통해 서로 접속하는, 표시 패널.
  10. 제9 항에 있어서,
    상기 컨택홀은 상기 투과영역의 주변에 배치되는, 표시 패널.
  11. 제9 항에 있어서,
    상기 브릿지 배선의 일 부분과 상기 데이터선의 일 부분 사이에 개재되는 도전메탈을 더 포함하고,
    상기 브릿지 배선의 일 부분과 상기 데이터선의 일 부분은 상기 도전메탈에 의해 전기적으로 연결되는, 표시 패널.
  12. 제7 항에 있어서,
    상기 브릿지 배선은,
    상기 제1 방향을 따라 연장되는 수평 브릿지 배선 및 상기 제2 방향을 따라 연장되는 수직 브릿지 배선을 포함하는, 표시 패널.
  13. 제12 항에 있어서,
    상기 수평 브릿지 배선 및 상기 수직 브릿지 배선은 동일한 층 상에 배치되며, 상기 수평 브릿지 배선 및 상기 수직 브릿지 배선은 일체로 형성되는, 표시 패널.
  14. 제1 항에 있어서,
    상기 금속 뱅크층의 상기 개구의 내측면을 적어도 일부 커버하는 제1 무기봉지층;
    상기 제1 무기봉지층 상에 배치되는 유기봉지층; 및
    상기 유기봉지층 상에 배치되는 제2 무기봉지층;을 더 포함하고,
    상기 금속 뱅크층의 상기 그루브를 통해 상기 절연층과 상기 유기봉지층은 직접 접촉하는, 표시 패널.
  15. 투과영역 및 상기 투과영역을 둘러싸는 표시영역을 포함하는 표시 패널; 및
    상기 표시 패널의 배면에 위치하며 상기 투과영역과 대응하는 컴포넌트;를 포함하고,
    상기 표시 패널은,
    부화소전극;
    상기 부화소전극과 중첩하는 개구 및 서로 인접하게 배치된 부화소전극들 사이에 배치되는 그루브를 포함하는 금속 뱅크층;
    상기 부화소전극 위에 배치되되 상기 금속 뱅크층 아래에 배치되는 절연층;
    상기 금속 뱅크층과 동일한 물질을 포함하고, 상기 절연층 상에 배치되는 브릿지 배선;
    상기 금속 뱅크층의 상기 개구를 통해 상기 부화소전극과 중첩하는 중간층; 및
    상기 금속 뱅크층의 상기 개구를 통해 상기 중간층 상에 배치되는 대향전극;을 포함하고,
    상기 브릿지 배선은 상기 그루브를 사이에 두고 상기 금속 뱅크층과 이격되어 배치되는, 전자 기기.
  16. 제15 항에 있어서,
    상기 대향전극은 상기 개구를 향하는 상기 금속 뱅크층의 측면과 직접 접촉하는, 전자 기기.
  17. 제15 항에 있어서,
    상기 금속 뱅크층 및 상기 브릿지 배선은 각각 제1 금속층 및 상기 제1 금속층 상의 제2 금속층을 포함하고,
    상기 제2 금속층의 일 부분은,
    상기 제2 금속층의 바닥면과 상기 제1 금속층의 측면이 접하는 지점으로부터 상기 개구 및 상기 그루브 각각을 향해 연장된 팁을 포함하는, 전자 기기.
  18. 제15 항에 있어서,
    상기 브릿지 배선은 상기 투과영역에 인접하게 배치되어, 상기 투과영역의 적어도 일부를 감싸는, 전자 기기.
  19. 제15 항에 있어서,
    상기 부화소전극, 상기 중간층, 및 상기 대향전극으로 구성되는 발광다이오드와 전기적으로 연결되는 박막 트랜지스터;
    상기 박막 트랜지스터에 신호를 공급하는 스캔선 및 데이터선;을 더 포함하고,
    상기 스캔선은 제1 방향으로 연장되고, 상기 데이터선은 상기 제1 방향과 교차하는 제2 방향으로 연장되고,
    상기 브릿지 배선은 상기 데이터선과 전기적으로 연결되는, 전자 기기.
  20. 제19 항에 있어서,
    상기 데이터선 중 일부는 상기 투과영역을 사이에 두고 상호 이격되어 데이터선 제1 부분 및 데이터선 제2 부분으로 분리되고,
    상기 브릿지 배선은 상기 데이터선 제1 부분 및 상기 데이터선 제2 부분을 전기적으로 연결시키는, 전자 기기.
  21. 제19 항에 있어서,
    상기 데이터선과 상기 브릿지 배선은 서로 다른 층 상에 배치되고,
    상기 데이터선과 상기 브릿지 배선은 상기 데이터선과 상기 브릿지 배선 사이에 개재되는 절연층의 컨택홀을 통해 서로 접속하는, 전자 기기.
  22. 제21 항에 있어서,
    상기 브릿지 배선의 일 부분과 상기 데이터선의 일 부분 사이에 개재되는 도전메탈을 더 포함하고,
    상기 브릿지 배선의 일 부분과 상기 데이터선의 일 부분은 상기 도전메탈에 의해 전기적으로 연결되는, 전자 기기.
  23. 제19 항에 있어서,
    상기 브릿지 배선은,
    상기 제1 방향을 따라 연장되는 수평 브릿지 배선 및 상기 제2 방향을 따라 연장되는 수직 브릿지 배선을 포함하고,
    상기 수평 브릿지 배선 및 상기 수직 브릿지 배선은 동일한 층 상에 배치되며, 상기 수평 브릿지 배선 및 상기 수직 브릿지 배선은 일체로 형성되는, 전자 기기.
  24. 제15 항에 있어서,
    상기 컴포넌트는 센서 또는 카메라를 포함하는, 전자 기기.
KR1020220168128A 2022-12-05 2022-12-05 표시 패널 및 이를 포함하는 전자 기기 KR20240083957A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220168128A KR20240083957A (ko) 2022-12-05 2022-12-05 표시 패널 및 이를 포함하는 전자 기기
US18/523,901 US20240188342A1 (en) 2022-12-05 2023-11-30 Display panel and electronic apparatus including the same
CN202311647610.6A CN118159064A (zh) 2022-12-05 2023-12-04 显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220168128A KR20240083957A (ko) 2022-12-05 2022-12-05 표시 패널 및 이를 포함하는 전자 기기

Publications (1)

Publication Number Publication Date
KR20240083957A true KR20240083957A (ko) 2024-06-13

Family

ID=91279584

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220168128A KR20240083957A (ko) 2022-12-05 2022-12-05 표시 패널 및 이를 포함하는 전자 기기

Country Status (3)

Country Link
US (1) US20240188342A1 (ko)
KR (1) KR20240083957A (ko)
CN (1) CN118159064A (ko)

Also Published As

Publication number Publication date
US20240188342A1 (en) 2024-06-06
CN118159064A (zh) 2024-06-07

Similar Documents

Publication Publication Date Title
US11683951B2 (en) Display panel and display device
CN112117301A (zh) 显示面板
KR20210024292A (ko) 표시 장치
KR20210032600A (ko) 디스플레이 장치
KR20200104978A (ko) 표시 패널
JP2024519232A (ja) 表示基板及び表示装置
KR20230005013A (ko) 표시 장치
US11910659B2 (en) Display device
CN115835691A (zh) 基板、显示面板和包括该显示面板的显示装置
KR20240083957A (ko) 표시 패널 및 이를 포함하는 전자 기기
EP4340572A1 (en) Display apparatus and method of manufacturing the same
US20230389398A1 (en) Display panel and display device
CN219303667U (zh) 显示装置
CN220711946U (zh) 显示装置
US20230232653A1 (en) Display panel
US20240114734A1 (en) Display device, electronic device including the same
US20240113267A1 (en) Display apparatus
US20240065059A1 (en) Display panel and electronic device including same
KR20230013689A (ko) 표시 패널 및 전자 장치
KR20240043892A (ko) 표시 장치 및 그 제조 방법
KR20240054475A (ko) 표시 패널 및 이를 포함하는 전자 기기
CN117596943A (zh) 显示装置和制造该显示装置的方法
KR20240049738A (ko) 표시 패널 및 이의 제조 방법.
KR20230092098A (ko) 표시 패널의 제조 방법
KR20240084571A (ko) 표시 장치 및 그 제조방법