KR20240015220A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20240015220A
KR20240015220A KR1020220092644A KR20220092644A KR20240015220A KR 20240015220 A KR20240015220 A KR 20240015220A KR 1020220092644 A KR1020220092644 A KR 1020220092644A KR 20220092644 A KR20220092644 A KR 20220092644A KR 20240015220 A KR20240015220 A KR 20240015220A
Authority
KR
South Korea
Prior art keywords
opening
layer
pixel
connection area
disposed
Prior art date
Application number
KR1020220092644A
Other languages
English (en)
Inventor
윤종현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220092644A priority Critical patent/KR20240015220A/ko
Priority to US18/195,403 priority patent/US20240040843A1/en
Priority to CN202321923612.9U priority patent/CN220554267U/zh
Publication of KR20240015220A publication Critical patent/KR20240015220A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/81Anodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/82Cathodes
    • H10K50/822Cathodes characterised by their shape
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/842Containers
    • H10K50/8428Vertical spacers, e.g. arranged between the sealing arrangement and the OLED
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/35Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 누설되는 전류를 줄이고 복수의 대향전극들에 전기적 신호를 효과적으로 전달할 수 있는 표시 장치를 위하여, 기판; 상기 기판 상에 배치된 화소전극; 상기 화소전극의 적어도 일부를 노출하여 발광영역과 연결영역을 정의하는 제1개구를 포함하는 화소정의막; 상기 화소정의막 상에 배치되고, 상기 화소전극의 적어도 일부를 노출하는 제2개구를 포함하는 스페이서; 상기 발광영역에 배치된 발광층; 및 상기 발광층 상에 배치되며, 상기 화소정의막과 상기 스페이서의 적어도 일부를 덮는 대향전극;을 포함하고, 상기 제1개구를 정의하는 상기 화소정의막의 내측면이 상기 기판의 상면과 이루는 제1각도는 상기 제2개구를 정의하는 상기 스페이서의 내측면이 상기 기판의 상면과 이루는 제2각도보다 크게 구비되며, 상기 스페이서의 바디부의 적어도 일부는 상기 제1개구의 내부에 배치되는, 표시 장치를 제공한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
표시 장치는 데이터를 시각적으로 표시하는 장치이다. 표시 장치는 휴대폰 등과 같은 소형 제품의 디스플레이로 사용되기도 하고, 텔레비전 등과 같은 대형 제품의 디스플레이로 사용되기도 한다.
표시 장치에 포함된 일부층은 복수개의 표시소자들에 있어서 공통적으로 구비된다. 따라서 하나의 표시소자에 전류가 공급되는 경우, 이웃한 다른 표시소자에도 전류가 공급되어 표시 장치의 색 순도가 저하될 수 있다. 이러한 점을 해결하기 위하여 표시 장치는 세퍼레이터 등을 포함할 수 있다.
그러나 이러한 종래의 표시 장치는 누설전류를 방지하기 위하여 추가적인 공정이 필요하다. 본 발명은 누설 전류를 줄일 수 있으며, 공정 단계를 최소화할 수 있는 표시 장치를 제공하고자 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 실시예는, 기판; 상기 기판 상에 배치된 화소전극; 상기 화소전극의 적어도 일부를 노출하여 발광영역과 연결영역을 정의하는 제1개구를 포함하는 화소정의막; 상기 화소정의막 상에 배치되고, 상기 화소전극의 적어도 일부를 노출하는 제2개구를 포함하는 스페이서; 상기 발광영역에 배치된 발광층; 및 상기 발광층 상에 배치되며, 상기 화소정의막과 상기 스페이서의 적어도 일부를 덮는 대향전극;을 포함하고, 상기 제1개구를 정의하는 상기 화소정의막의 내측면이 상기 기판의 상면과 이루는 제1각도는 상기 제2개구를 정의하는 상기 스페이서의 내측면이 상기 기판의 상면과 이루는 제2각도보다 크게 구비되며, 상기 스페이서의 바디부의 적어도 일부는 상기 제1개구의 내부에 배치되는, 표시 장치를 개시한다.
일 실시예에 있어서, 상기 스페이서의 바디부는 상기 발광영역에는 배치되지 않고, 상기 연결영역에 배치될 수 있다.
일 실시예에 있어서, 상기 연결영역에서, 상기 대향전극은 상기 제2개구의 측면을 덮으며, 상기 발광층 상에 배치된 대향전극은 상기 연결영역을 통하여 상기 스페이서 상면에 배치된 대향전극과 연결될 수 있다.
일 실시예에 있어서, 상기 연결영역 이외의 영역에서, 상기 발광층 상에 배치된 대향전극은 상기 스페이서 상면에 배치된 대향전극과 이격될 수 있다.
일 실시예에 있어서, 상기 제1각도는 60° 이상 130° 이하의 범위를 가지며, 상기 제2각도는 0° 초과 80° 이하의 범위를 가질 수 있다.
일 실시예에 있어서, 상기 제1개구는 상기 발광영역에 대응하는 다각형 형상의 메인개구 및 연결영역에 대응하여 상기 다각형 형상의 코너에서 돌출된 연결개구를 포함할 수 있다.
일 실시예에 있어서, 상기 제1개구는 평면상에서 원형 또는 다각형 형상으로 구비될 수 있다.
일 실시예에 있어서, 상기 제2개구는 원형 또는 다각형 형상의 메인개구 및 상기 연결영역에 대응하여 상기 제1개구를 향하여 돌출된 연결개구를 포함할 수 있다.
일 실시예에 있어서, 상기 연결영역은 상기 제1개구의 가장자리에 위치할 수 있다.
일 실시예에 있어서, 상기 연결영역은 하나의 부화소영역에서 적어도 하나 이상으로 구비될 수 있다.
일 실시예에 있어서, 상기 스페이서와 상기 화소정의막은 서로 다른 물질을 포함할 수 있다.
본 발명의 다른 실시예는, 기판 상에 서로 이격되어 배치된 제1화소전극 및 제2화소전극; 상기 제1화소전극의 적어도 일부를 노출하여 제1발광영역과 제1연결영역을 정의하는 제1-1개구 및 상기 제2화소전극의 적어도 일부를 노출하여 제2발광영역과 제2연결영역을 정의하는 제1-2개구를 포함하는 화소정의막; 상기 화소정의막 상에 배치되고, 상기 제1화소전극의 적어도 일부를 노출하는 제2-1개구 및 상기 제2화소전극의 적어도 일부를 노출하는 제2-2개구를 포함하는 스페이서; 상기 제1발광영역에 배치된 제1발광층 및 상기 제2발광영역에 배치된 제2발광층; 및 상기 제1발광층 및 상기 제2발광층 상에 배치되며, 상기 화소정의막과 상기 스페이서를 적어도 일부 덮는 대향전극;을 포함하며, 상기 스페이서의 바디부의 적어도 일부는 상기 제1-1개구 및 상기 제1-2개구의 내부에 배치되고, 상기 제1-1개구 및 상기 제1-2개구를 정의하는 상기 화소정의막의 내측면은 상기 기판의 상면과 둔각을 이루며, 상기 제2-1개구 및 상기 제2-2개구를 정의하는 상기 화소정의막의 내측면은 상기 기판의 상면과 예각을 이루는, 표시 장치를 개시한다.
일 실시예에 있어서, 상기 스페이서의 바디부는 상기 제1연결영역 및 상기 제2연결영역에 배치될 수 있다.
일 실시예에 있어서, 상기 제1연결영역 및 상기 제2연결영역을 통하여, 상기 제1화소전극 상에 배치된 대향전극은 상기 제2화소전극 상에 배치된 대향전극과 연결될 수 있다.
일 실시예에 있어서, 상기 제1연결영역 및 상기 제2연결영역 이외의 영역에서, 상기 제1화소전극 상에 배치된 대향전극과 상기 제2화소전극 상에 배치된 대향전극은 서로 이격될 수 있다.
일 실시예에 있어서, 상기 제1연결영역은 상기 제1-1개구의 가장자리에 위치하며, 상기 제2연결영역은 상기 제1-2개구의 가장자리에 위치할 수 있다.
일 실시예에 있어서, 상기 제1연결영역은 상기 제1화소전극 상에서 적어도 하나 이상으로 구비되며, 상기 제2연결영역은 상기 제2화소전극 상에서 적어도 하나 이상으로 구비될 수 있다.
일 실시예에 있어서, 상기 제1-1개구과 상기 제1-2개구는 각각 상기 제1발광영역과 상기 제2발광영역에 대응하는 다각형 형상의 메인개구 및 상기 제1연결영역과 상기 제2연결영역에 대응하여 상기 다각형 형상의 코너에서 돌출된 연결개구를 포함할 수 있다.
일 실시예에 있어서, 상기 제1-1개구 및 상기 제1-2개구는 원형 또는 다각형 형상으로 구비될 수 있다.
일 실시예에서, 상기 스페이서와 상기 화소정의막은 서로 다른 물질을 포함할 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 누설 전류를 줄이면서도 공정단계를 최소화할 수 있는 표시 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 일부를 개략적으로 도시하는 평면도이다.
도 2는 도 1의 표시 장치가 포함하는 일 화소의 등가회로도이다.
도 3은 도 1의 표시 장치의 K부분을 확대하여 개략적으로 도시하는 평면도이다.
도 4는 도 3의 I-I'선에 따라 취한 단면을 개략적으로 도시하는 단면도이다.
도 5는 도 3의 II-II'선에 따라 취한 단면을 개략적으로 도시하는 단면도이다..
도 6 내지 8은 도 1의 표시 장치의 K부분에 나타날 수 다른 실시예들을 확대하여 개략적으로 도시하는 평면도이다.
도 9은 도 6의 III-III'선에 따라 취한 단면을 개략적으로 도시하는 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서 상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예컨대, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라, 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다.
표시 장치는 화상을 표시하는 장치로서, 게임기, 멀티미디어기기, 초소형 PC와 같이 휴대가 가능한 모바일 기기일 수 있다. 후술할 표시 장치는 액정 표시 장치(Liquid Crystal Display), 전기영동 표시 장치(Electrophoretic Display), 유기 발광 표시 장치(Organic Light Emitting Display), 무기 EL 표시 장치(Inorganic Light Emitting Display), 전계 방출 표시 장치(Field Emission Display), 표면 전도 전자 방출 표시 장치(Surface-conduction Electron-emitter Display), 양자점 표시 장치(Quantum dot display), 플라즈마 표시 장치(Plasma Display), 음극선관 표시 장치(Cathode Ray Display) 등을 포함할 수 있다. 이하에서는, 본 발명의 일 실시예에 따른 표시 장치로서, 유기 발광 표시 장치를 예로 하여 설명하지만, 본 발명의 실시예들은 전술한 바와 같은 다양한 방식의 표시 장치가 사용될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치(1)의 일부를 개략적으로 나타낸 평면도이다.
도 1에 도시된 것과 같이, 표시 장치(1)는 복수의 화소(PX)들이 배치된 표시영역(DA) 및 표시영역(DA)의 외측에 위치하는 주변영역(PA)을 포함할 수 있다. 구체적으로, 주변영역(PA)은 표시영역(DA)을 전체적으로 둘러쌀 수 있다. 이는 표시 장치가 포함하는 기판(100, 도 4 참조)이 그러한 표시영역(DA) 및 주변영역(PA)을 갖는 것으로 이해될 수도 있다.
표시 장치(1)의 각 화소(PX)는 소정의 색상의 빛을 방출할 수 있는 영역으로, 표시 장치(1)는 화소(PX)들에서 방출되는 빛을 이용하여 이미지를 제공할 수 있다. 예컨대, 각 화소(PX)는 적색의 광, 녹색의 광 또는 청색의 광을 방출할 수 있다.
표시영역(DA)은 도 1에 도시된 바와 같이 사각형을 포함한 다각형의 형상을 가질 수 있다. 예컨대, 표시영역(DA)은 가로의 길이가 세로의 길이보다 긴 직사각형의 형상을 갖거나, 가로의 길이가 세로의 길이보다 짧은 직사각형의 형상을 갖거나, 정사각형의 형상을 가질 수 있다. 또는, 표시영역(DA)은 타원 또는 원형과 같이 다양한 형상을 가질 수 있다.
주변영역(PA)은 화소(PX)들이 배치되지 않는 비표시영역일 수 있다. 주변영역(PA)에는 화소(PX)들에 전기적 신호나 전원을 제공하기 위한 드라이버 등이 배치될 수 있다. 주변영역(PA)은 각종 전자소자나 인쇄회로기판 등이 전기적으로 연결될 수 있는 패드(미도시)들이 배치될 수 있다. 각 패드들은 주변영역(PA)에 상호 이격되어 배치되며, 인쇄회로기판이나 집적회로소자와 전기적으로 연결될 수 있다.
도 2는 도 1의 표시 장치(1)가 포함하는 일 화소(PX)의 등가회로도이다. 도 2에 도시된 것과 같이, 일 화소(PX)는 화소회로(PC) 및 이에 전기적으로 연결된 유기발광다이오드(OLED)를 포함할 수 있다.
화소회로(PC)는 제1트랜지스터(T1), 제2트랜지스터(T2) 및 스토리지 커패시터(Cst)를 포함할 수 있다. 제2트랜지스터(T2)는 스위칭 트랜지스터로서, 스캔라인(SL) 및 데이터선(DL)에 연결되며, 스캔라인(SL)으로부터 입력되는 스위칭 신호에 의해 턴-온(turn-on)되어 데이터선(DL)으로부터 입력된 데이터 신호를 제1트랜지스터(T1)로 전달할 수 있다. 스토리지 커패시터(Cst)는 일단이 제2트랜지스터(T2)에 전기적으로 연결되고 타단이 구동전압선(PL)에 전기적으로 연결되며, 제2트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 구동전원전압(ELVDD)의 차이에 해당하는 전압을 저장할 수 있다.
제1트랜지스터(T1)는 구동 트랜지스터로서, 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광다이오드(OLED)로 흐르는 구동 전류의 크기를 제어할 수 있다. 유기발광다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다. 유기발광다이오드(OLED)의 대향전극은 전극전원전압(ELVSS)을 공급받을 수 있다.
도 2는 화소회로(PC)가 2개의 트랜지스터들과 1개의 스토리지 커패시터를 포함하는 것을 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대, 트랜지스터의 개수 또는 스토리지 커패시터의 개수는 화소회로(PC)의 설계에 따라 다양하게 변경될 수 있다.
도 3은 도 1의 표시 장치(1)의 K부분을 확대하여 개략적으로 도시하는 평면도이다.
도 3에 도시된 것과 같이, 기판(100)의 표시영역(DA)에는 복수의 화소(PX)들이 배치될 수 있다. 화소(PX)들 각각은 부화소(sub-pixel)를 의미할 수 있으며, 유기발광다이오드(OLED)와 같은 표시소자를 포함할 수 있다. 화소(PX)는 예컨대, 녹색의 광, 적색의 광 또는 청색의 광을 방출할 수 있다. 예컨대, 화소(PX)는 녹색의 광을 방출하는 제1화소(PX1), 적색의 광을 방출하는 제2화소(PX2) 또는 청색의 광을 방출하는 제3화소(PX3)일 수 있다. 녹색의 광은 495nm 내지 580nm의 파장 대역에 속하는 광이고, 적색의 광은 580nm 내지 780nm 의 파장 대역에 속하는 광이며, 청색의 광은 400nm 내지 495nm의 파장 대역에 속하는 광일 수 있다.
표시영역(DA)에는 복수의 화소전극(210)들이 배치될 수 있다. 복수의 화소전극(210)은 제1화소(PX1)가 포함하는 제1화소전극(210-1), 제2화소(PX2)가 포함하는 제2화소전극(210-2) 및 제3화소(PX3)가 포함하는 제3화소전극(210-3)을 포함할 수 있다. 예컨대, 제1화소전극(210-1), 제2화소전극(210-2) 및 제3화소전극(210-3)은 평면 상에서 상호 이격되어 배치될 수 있다. 제1화소전극(210-1), 제2화소전극(210-2) 및 제3화소전극(210-3)은 도 3에 도시된 바와 같이 동일한 크기를 가질 수 있다. 다른 실시예로, 제1화소전극(210-1), 제2화소전극(210-2) 및 제3화소전극(210-3)은 서로 다른 크기를 가질 수 있다. 간략화를 위하여, 이하에서는 제3화소(PX3)에 대하여는 생략하여 설명한다.
화소정의막(PDL)은 화소전극(210) 상에 배치되며, 화소전극(210)의 적어도 일부를 노출하는 제1개구(OP1)를 포함할 수 있다. 제1개구(OP1)는 화소전극(210)의 중앙부를 노출시킬 수 있다.
화소정의막(PDL)은 제1개구(OP1)를 통하여 발광영역(EA)과 연결영역(CA)을 정의할 수 있다. 발광영역(EA)은 제1개구(OP1)의 중앙부를 포함할 수 있다. 연결영역(CA)은 제1개구(OP1)의 가장자리에 위치할 수 있다. 연결영역(CA)은 인접한 화소(PX)와 가장 거리가 먼 곳에 위치할 수 있다. 발광영역(EA)은 연결영역(CA)과 일부 중첩할 수 있다. 연결영역(CA)은 하나의 부화소영역에서 적어도 하나 이상으로 구비될 수 있다.
일 실시예에 있어서, 제1개구(OP1)는 발광영역(EA)에 대응하는 메인개구(OP1-m) 및 연결영역(CA)에 대응하는 연결개구(OP1-c)를 포함할 수 있다. 메인개구(OP1-m)는 발광영역(EA)에 대응하는 다각형 형상일 수 있다. 연결개구(OP1-c)는 상기 다각형 형상의 코너에서 돌출된 형상일 수 있다.
제1개구(OP1)는 제1화소전극(210-1) 상에 배치된 제1-1개구(OP1-1) 및 제2화소전극(210-2) 상에 배치된 제1-2개구(OP1-2)를 포함할 수 있다. 일 실시예에서, 제1-1개구(OP1-1)는 제1발광영역(EA1)과 제1연결영역(CA1)을 정의할 수 있다. 제1-2개구(OP1-2)는 제2발광영역(EA2)과 제2연결영역(CA2)을 정의할 수 있다.
제1연결영역(CA1) 및 제2연결영역(CA2)은 복수로 구비될 수 있다. 예를 들어, 제1연결영역(CA1)은 제1-1연결영역(CA1-1), 제1-2연결영역(CA1-2), 제1-3연결영역(CA1-3) 및 제1-4연결영역(CA1-4)을 포함할 수 있다. 마찬가지로 제2연결영역(CA2)은 제2-1연결영역(CA2-1), 제2-2연결영역(CA2-2), 제2-3연결영역(CA2-3) 및 제2-4연결영역(CA2-4)을 포함할 수 있다.
제1-1개구(OP1-1) 및 제1-2개구(OP1-2)는 도 3에 도시된 바와 같이 동일한 크기를 가질 수 있다. 다른 실시예로, 제1-1개구(OP1-1) 및 제1-2개구(OP1-2) 서로 다른 크기를 가질 수 있다.
도 3에서는 도시되지 않았으나, 광을 방출하는 발광층(미도시)은 이러한 화소정의막(PDL)의 제1개구(OP1) 내에 위치할 수 있다. 대향전극(230)은 이러한 발광층 상에 배치될 수 있다. 화소전극(210), 발광층 및 대향전극(230)의 적층 구조는 하나의 유기발광다이오드(OLED)를 형성할 수 있다. 화소정의막(PDL)의 하나의 개구는 하나의 유기발광다이오드(OLED)와 대응될 수 있다.
스페이서(SPC)는 화소정의막(PDL) 상에 배치될 수 있다. 스페이서(SPC)는 화소전극(210) 상에 배치되며, 화소전극(210)의 적어도 일부를 노출하는 제2개구(OP2)를 포함할 수 있다. 제2개구(OP2)는 화소전극(210)의 중앙부를 노출시킬 수 있다. 도 3에 도시된 바와 같이, 제2개구(OP2)는 평면상에서 사각형을 포함한 다각형 형상일 수 있다. 다른 실시예에서, 제2개구(OP2)는 원형 또는 비정형의 형상으로 구비될 수 있다.
제2개구(OP2)는 제1화소전극(210-1) 상에 배치된 제2-1개구(OP2-1) 및 제2화소전극(210-2) 상에 배치된 제2-2개구(OP2-2)를 포함할 수 있다. 제1-1개구(OP1-1) 및 제1-2개구(OP1-2)는 도 3에 도시된 바와 같이 동일한 크기를 가질 수 있다. 다른 실시예로, 제1-1개구(OP1-1) 및 제1-2개구(OP1-2) 서로 다른 크기를 가질 수 있다.
스페이서(SPC)의 바디부의 일부는 제1개구(OP1)의 내부에 배치될 수 있다. 스페이서(SPC)의 바디부는 화소정의막(PDL)의 연결개구(OP1-c)에 배치될 수 있다. 스페이서(SPC)의 바디부가 배치되는 제1개구(OP1)의 내부는 연결영역(CA)과 중첩할 수 있다. 다시 말해, 스페이서(SPC)의 바디부의 일부는 연결영역(CA)에 배치될 수 있다. 스페이서(SPC)의 바디부는 발광영역(EA)에는 배치되지 않을 수 있다.
제2개구(OP2)를 정의하는 스페이서(SPC)의 내측면이 기판(100, 도 4 참조)과 이루는 제2각도(a2, 도 4참조)는 제1개구(OP1)를 정의하는 화소정의막(PDL)의 내측면이 기판(100, 도 4 참조)과 이루는 제1각도(a1, 도 4 참조)보다 작게 구비될 수 있다. 구체적인 내용은 단면도를 통해 후술한다.
도 4는 도 3의 I-I'선에 따라 취한 단면을 개략적으로 도시하는 단면도이다.
도 4에 도시된 것과 같이, 본 실시예에 따른 표시 장치는 기판(100)을 구비할 수 있다. 기판(100)은 플렉서블 또는 벤더블 특성을 갖는 다양한 물질을 포함할 수 있다. 예컨대 기판(100)은 글라스, 금속 또는 고분자 수지를 포함할 수 있다. 또한, 기판(100)은 폴리에테르술폰(polyethersulphone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate)와 같은 고분자 수지를 포함할 수 있다. 물론 기판(100)은 각각 이와 같은 고분자 수지를 포함하는 두 개의 층들과 그 층들 사이에 개재된 (실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 등의) 무기물을 포함하는 배리어층을 포함하는 다층구조를 가질 수도 있는 등, 다양한 변형이 가능하다.
기판(100) 상에는 표시소자와 화소회로(PC)를 포함하는 화소(PX)들이 배치될수 있다. 도 4에서는 화소(PX)들이 표시소자로서 유기발광다이오드(OLED)를 포함하는 것으로 도시하고 있다. 예컨대, 유기발광다이오드(OLED)는 제1유기발광다이오드(OLED1) 또는 제2유기발광다이오드(OLED2)일 수 있다. 즉, 제1화소(PX1)는 제1유기발광다이오드(OLED1)를 포함하며, 제2화소(PX2)는 제2유기발광다이오드(OLED2)를 포함할 수 있다.
기판(100) 상에는 화소회로(PC)가 배치될 수 있다. 각 화소(PX)의 화소회로(PC)의 구조는 서로 동일하므로, 하나의 화소회로(PC)를 중심으로 설명한다. 화소회로(PC)는 복수의 박막트랜지스터(TFT)들 및 스토리지 커패시터(Cst)를 포함한다. 도시의 편의상 도 4에는 하나의 박막트랜지스터(TFT)가 도시되어 있는 바, 이러한 박막트랜지스터(TFT)는 전술한 구동 박막트랜지스터(T1, 도 2 참조)에 해당할 수 있다.
박막트랜지스터(TFT)와 기판(100) 사이에는 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등과 같은 무기물을 포함하는 버퍼층(201)이 개재될 수 있다. 버퍼층(201)은 기판(100)의 상면의 평활성을 높이거나 기판(100) 등으로부터의 불순물이 박막트랜지스터(TFT)의 반도체층(Act)으로 침투하는 것을 방지하거나 최소화하는 역할을 할 수 있다.
도 4에 도시된 것과 같이, 박막트랜지스터(TFT)는 비정질실리콘, 다결정실리콘, 유기반도체물질 또는 산화물반도체물질을 포함하는 반도체층(Act)을 구비할 수 있다. 그리고 박막트랜지스터(TFT)는 게이트전극(GE), 소스전극(SE) 및/또는 드레인전극(DE)을 포함할 수 있다. 게이트전극(GE)은 다양한 도전성 물질을 포함하며 다양한 층상구조를 가질 수 있는데, 예컨대 Mo층과 Al층을 포함할 수 있다. 또는 게이트전극(GE)은 TiNx층, Al층 및/또는 Ti층을 포함할 수도 있다. 소스전극(SE)과 드레인전극(DE) 역시 다양한 도전성 물질을 포함하며 다양한 층상구조를 가질 수 있는데, 예컨대 Ti층, Al층 및/또는 Cu층을 포함할 수 있다.
반도체층(Act)과 게이트전극(GE)과의 절연성을 확보하기 위해, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함하는 게이트절연층(203)이 반도체층(Act)과 게이트전극(GE) 사이에 개재될 수 있다. 도 4에서는 게이트절연층(203)이 기판(100)의 전면(全面)에 대응하는 형상을 가지며, 사전설정된 부분에 컨택홀들이 형성된 구조를 가지는 것으로 도시하고 있지만, 본 발명이 이에 한정되는 것은 아니다. 예컨대 게이트절연층(203)은 게이트전극(GE)과 동일한 형상으로 패터닝될 수도 있다.
아울러 게이트전극(GE)의 상부에는 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함하는 제1층간절연층(205)이 배치될 수 있다. 제1층간절연층(205)은 전술한 물질을 포함하는 단층 또는 다층구조를 가질 수 있다. 이와 같이 무기물을 포함하는 절연막은 CVD(chemical vapor deposition) 또는 ALD(atomic layer deposition)를 통해 형성될 수 있다. 이는 후술하는 실시예들 및 그 변형예들에 있어서도 마찬가지이다.
스토리지 커패시터(Cst)는 제1층간절연층(205)을 사이에 두고 상호 중첩하는 제1전극(CE1)과 제2전극(CE2)을 포함할 수 있다. 스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩될 수 있다. 이와 관련하여, 도 4는 박막트랜지스터(TFT)의 게이트전극(GE)이 스토리지 커패시터(Cst)의 제1전극(CE1)인 것을 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대, 스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩하지 않을 수 있다. 스토리지 커패시터(Cst)의 제2전극(CE2)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 이러한 재료를 포함하는 다층 또는 단층구조를 가질 수 있다.
스토리지 커패시터(Cst)의 제2전극(CE2)의 상부에는 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함하는 제2층간절연층(207)이 배치될 수 있다. 제2층간절연층(207)은 전술한 물질을 포함하는 단층 또는 다층구조를 가질 수 있다.
소스전극(SE) 및 드레인전극(DE)은 그러한 제2층간절연층(207) 상에 배치될 수 있다. 데이터선(DL)은 소스전극(SE) 및 드레인전극(DE)과 동일한 층 상에 위치할 수 있으며, 동일한 물질을 포함할 수 있다. 소스전극(SE), 드레인전극(DE) 및 데이터선(DL)은 전도성이 우수한 재료를 포함할 수 있다. 소스전극(SE) 및 드레인전극(DE)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 이러한 재료를 포함하는 다층 또는 단층구조를 가질 수 있다. 예컨대, 소스전극(SE), 드레인전극(DE) 및 데이터선(DL)은 Ti/Al/Ti의 다층구조를 가질 수 있다.
물론 본 발명이 이에 한정되는 것은 아니다. 예컨대 박막트랜지스터(TFT)는 소스전극(SE)과 드레인전극(DE) 중 어느 하나만 구비하거나, 이들을 모두 구비하지 않을 수도 있다. 예컨대 일 박막트랜지스터(TFT)가 드레인전극(DE)을 갖지 않고, 이 박막트랜지스터(TFT)에 연결되는 타 박막트랜지스터(TFT)는 소스전극(SE)을 갖지 않으며, 이 두 박막트랜지스터들의 반도체층(Act)이 서로 연결될 수도 있다. 이러한 연결구조는, 일 박막트랜지스터(TFT)가 소스전극(SE)도 갖고 타 박막트랜지스터(TFT)가 드레인전극(DE)도 가지며, 일 박막트랜지스터(TFT)의 소스전극(SE)이 타 박막트랜지스터(TFT)의 드레인전극(DE)에 연결된 것과 동일한 효과를 가져올 수 있다.
도 4에 도시된 것과 같이, 평탄화층(208)은 박막트랜지스터(TFT) 및 스토리지 커패시터(Cst)를 덮도록 배치될 수 있다. 평탄화층(208)은 유기 절연 물질을 포함할 수 있다. 예컨대, 평탄화층(208)은 포토레지스트, BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA), 폴리스티렌(Polystyrene), 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 또는 이들의 혼합물 등을 포함할 수 있다. 도 4에 도시되지는 않았으나, 평탄화층(208) 하부에는 제3층간절연층(미도시)이 더 배치될 수 있다. 제3층간절연층은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드와 같은 무기 절연물을 포함할 수 있다.
평탄화층(208) 상에는 제1유기발광다이오드(OLED1) 및 제2유기발광다이오드(OLED2)가 상호 이격되어 배치될 수 있다.
제1화소전극(210-1)과 제2화소전극(210-2)은 상호 이격되어 평탄화층(208) 상에 배치될 수 있다. 제1화소전극(210-1) 및 제2화소전극(210-2)은 ITO, In2O3 또는 IZO 등의 투광성인 도전성 산화물로 형성된 투광성 도전층과, Al 또는 Ag 등과 같은 금속으로 형성된 반사층을 포함한다. 예컨대 제1화소전극(210-1) 및 제2화소전극(210-2)은 ITO/Ag/ITO의 3층 구조를 가질 수 있다.
제1화소전극(210-1) 및 제2화소전극(210-2)은 도 4에 도시된 것과 같이 소스전극(SE) 및 드레인전극(DE) 중 어느 하나와 컨택하여 박막트랜지스터(TFT)와 전기적으로 연결될 수 있다. 구체적으로, 제1화소전극(210-1) 및 제2화소전극(210-2) 각각은 평탄화층(208)에 형성된 컨택홀을 통해 소스전극(SE) 및 드레인전극(DE) 중 어느 하나와 컨택 할 수 있다.
평탄화층(208) 상부에는 화소정의막(PDL)이 배치될 수 있다. 화소정의막(PDL)은 화소전극(210)의 적어도 일부를 노출하는 제1개구(OP1)를 가짐으로써 화소(PX)를 정의하는 역할을 한다.
화소정의막(PDL)은 제1개구(OP1)를 포함할 수 있다. 제1개구(OP1)는 제1화소전극(210-1) 상에 배치된 제1-1개구(OP1-1) 및 제2화소전극(210-2) 상에 배치된 제1-2개구(OP1-2)를 포함할 수 있다. 일 실시예에서, 제1-1개구(OP1-1)는 제1발광영역(EA1)과 제1연결영역(CA1)을 정의할 수 있다. 제1-2개구(OP1-2)는 제2발광영역(EA2)과 제2연결영역(CA2)을 정의할 수 있다.
제1연결영역(CA1) 및 제2연결영역(CA2)은 제1개구(OP1)의 가장자리에 위치할 수 있다. 제1연결영역(CA1) 및 제2연결영역(CA2)은 복수로 구비될 수 있다. 예를 들어, 제1연결영역(CA1)은 제1-1연결영역(CA1-1) 및 제1-3연결영역(CA1-3)을 포함할 수 있다. 제2연결영역(CA2)은 제2-2연결영역(CA2-2) 및 제2-4연결영역(CA2-4)을 포함할 수 있다. 도 4는 제1-1연결영역(CA1-1), 제1-3연결영역(CA1-3), 제2-2연결영역(CA2-2) 및 제2-4연결영역(CA2-4)의 단면을 나타내고 있다.
화소정의막(PDL)은 화소전극(210)의 가장자리와 화소전극(210) 상부의 대향전극(230) 사이의 거리를 증가시킬 수 있다. 이로 인해, 화소전극(210)의 가장자리에서 아크 등이 발생하는 것이 방지될 수 있다. 이와 같은 화소정의막(PDL)은 예컨대 폴리이미드 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물을 포함할 수 있다. 일부 실시예에서, 화소정의막(PDL)은 광차단 물질을 포함하며, 블랙으로 구비될 수 있다. 광차단 물질은 카본 블랙, 탄소나노튜브, 블랙 염료를 포함하는 수지 또는 페이스트, 금속 입자, 예컨대 니켈, 알루미늄, 몰리브덴 및 그의 합금, 금속 산화물 입자(예를 들어, 크롬 산화물), 또는 금속 질화물 입자(예를 들어, 크롬 질화물) 등을 포함할 수 있다. 화소정의막(PDL)이 광차단 물질을 포함하는 경우, 화소정의막(PDL)의 하부에 배치된 금속 구조물들에 의한 외광 반사를 줄일 수 있다
도 4를 참조하면, 본 발명의 일 실시예에 있어서, 제1개구(OP1)을 정의하는 화소정의막(PDL)의 내측면이 기판(100)의 상면과 이루는 제1각도(a1)는 60° 이상 130° 이하의 범위를 가질 수 있다.
스페이서(SPC)는 화소정의막(PDL) 상에 배치될 수 있다. 스페이서(SPC)는 화소전극(210)의 적어도 일부를 노출하는 제2개구(OP2)를 포함할 수 있다. 제2개구(OP2)는 제1화소전극(210-1)의 적어도 일부를 노출하는 제2-1개구(OP2-1) 및 제2화소전극(210-2)의 적어도 일부를 노출하는 제2-2개구(OP2-2)를 포함할 수 잇다.
스페이서(SPC)의 바디부의 일부는 화소정의막(PDL)의 제1개구(OP1)의 내부에 배치될 수 있다. 스페이서(SPC)의 바디부는 제1개구(OP1)에 포함된 연결개구(OP1-c)에 배치될 수 있다. 스페이서(SPC)의 바디부가 배치되는 제1개구(OP1)의 내부는 연결영역(CA)과 중첩할 수 있다. 도 4를 참조하면, 스페이서(SPC)의 바디부의 일부는 제1-1연결영역(CA1-1), 제1-3연결영역(CA1-3), 제2-2연결영역(CA2-2) 및 제2-4연결영역(CA2-4)에 배치될 수 있다.
일 실시예에 있어서, 스페이서(SPC)는 화소정의막(PDL)과 다른 물질을 포함할 수 있다. 예컨대, 화소정의막(PDL)은 네거티브 감광성 물질을 포함하는데 반해 스페이서(SPC)는 포지티브 감광성 물질을 포함하는 것과 같이, 이들은 서로 다른 물질을 포함할 수 있으며, 각각 별개의 마스크 공정을 통해 형성될 수 있다. 스페이서(SPC)는 투명 절연층일 수 있다.
도 4를 참조하면, 제2개구(OP2)를 정의하는 스페이서(SPC)의 내측면이 기판(100)과 이루는 제2각도(a2)는 제1개구(OP1)를 정의하는 화소정의막(PDL)의 내측면이 기판(100)과 이루는 제1각도(a1)보다 작게 구비될 수 있다. 제2각도(a2)는 0° 초과 80° 이하의 범위를 가질 수 있다. 이에 따라, 후술할 대향전극(230)은 연결영역(CA)에서 스페이서(SPC)의 제2개구(OP2)의 측면을 덮을 수 있으며, 인접한 화소(PX)의 대향전극(230)은 서로 연결될 수 있다.
제1화소전극(210-1) 상에는 제1중간층(220-1)이 배치될 수 있다. 제2화소전극(210-2) 상에는 제2중간층(220-2)이 배치될 수 있다. 제1중간층(220-1) 및 제2중간층(220-2)은 저분자 또는 고분자 물질을 포함할 수 있다. 제1중간층(220-1)은 제1발광층을 포함할 수 있다. 제1발광층은 제1-1개구(OP1-1)의 내부에만 배치될 수 있다. 제2중간층(220-2)은 제2발광층을 포함할 수 있다. 제2발광층은 제1-2개구(OP1-2)의 내부에만 배치될 수 있다.
제1중간층(220-1) 및 제2중간층(220-2)이 저분자 물질을 포함할 경우, 제1중간층(220-1) 및 제2중간층(220-2)은 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있으며, 진공증착의 방법으로 형성될 수 있다.
제1중간층(220-1) 및 제2중간층(220-2)이 고분자 물질을 포함할 경우, 제1중간층(220-1) 및 제2중간층(220-2)은 홀 수송층(HTL) 및 발광층(EML)을 포함하는 구조를 가질 수 있다. 이 때, 홀 수송층은 PEDOT을 포함하고, 발광층(EML)은 PPV(polyphenylene vinylene)계 및 폴리플루오렌(polyfluorene)계 등 고분자 물질을 포함할 수 있다. 이러한 제1중간층(220-1) 및 제2중간층(220-2)은 스크린 인쇄나 잉크젯 인쇄방법, 레이저열전사방법(LITI; Laser induced thermal imaging) 등으로 형성할 수 있다.
제1대향전극(230-1)은 제1중간층(220-1) 상에 배치될 수 있다. 제2대향전극(230-2)은 제2중간층(220-2) 상에 배치될 수 있다. 즉, 제1중간층(220-1)은 제1화소전극(210-1)과 제1대향전극(230-1) 사이에 개재될 수 있으며, 제2중간층(220-2)은 제2화소전극(210-2)과 제2대향전극(230-2) 사이에 개재될 수 있다.
제1대향전극(230-1) 및 제2대향전극(230-2)은 ITO, In2O3 또는 IZO으로 형성된 투광성 도전층을 포함할 수 있고, 또한 Al이나 Ag 등과 같은 금속을 포함하는 반투과막을 포함할 수 있다. 예컨대 제1대향전극(230-1) 및 제2대향전극(230-2)은 Mg 또는 Ag를 포함하는 반투과막일 수 있다. 도 4에는 도시되어 있지 않으나, 제1대향전극(230-1) 및 제2대향전극(230-2) 상에는 캡핑층(미도시)이 위치할 수 있다. 예컨대, 캡핑층은 유기물, 무기물 및 이들의 혼합물 중에서 선택된 물질을 포함하여 단층 또는 다층으로 구비될 수 있다. 캡핑층 상에는 선택적 실시예로서 LiF층이 위치할 수도 있다. 한편, 제1대향전극(230-1) 및 제2대향전극(230-2)은 동일한 공정을 통해 동일한 물질로 동시에 형성될 수 있다. 구체적으로, 제1대향전극(230-1) 및 제2대향전극(230-2)을 형성하는 물질이 기판(100)의 전면(全面)에 증착될 수 있다.
대향전극(230)은 화소정의막(PDL)과 스페이서(SPC)의 적어도 일부를 덮을 수 있다. 연결영역(CA)에서 스페이서(SPC)의 바디부는 화소정의막(PDL)의 제1개구(OP1) 내부에 배치되므로, 도 4에 도시된 바와 같이, 제1-1연결영역(CA1-1), 제1-3연결영역(CA1-3), 제2-2연결영역(CA2-2) 및 제2-4연결영역(CA2-4)에서 대향전극(230)은 스페이서(SPC) 상에 배치될 수 있다.
스페이서(SPC)의 제2각도(a2)는 예각으로 구비될 수 있으므로, 대향전극(230)은 스페이서(SPC)의 측면을 덮을 수 있다. 이에 따라, 제1대향전극(230-1)은 제1연결영역(CA1)을 통하여 스페이서(SPC)의 상면에 배치된 잔존대향전극(230a)과 연결될 수 있다. 제2대향전극(230-2)은 제2연결영역(CA2)을 통하여 스페이서(SPC)의 상면에 배치된 잔존대향전극(230a)과 연결될 수 있다. 또한 제1대향전극(230-1)은 제1연결영역(CA1) 및 제2연결영역(CA2)을 통하여 제2대향전극(230-2)과 연결될 수 있다.
이와 같이 복수의 화소(PX)에 배치된 대향전극(230)이 연결영역(CA)을 통하여 서로 연결될 수 있으므로, 표시 장치(1)는 대향전극(230)에 전기적 신호를 효과적으로 전달할 수 있다.
일반적으로, 복수개의 표시소자들이 포함하는 대향전극은 표시영역(DA)의 전면에 걸쳐 일체(一體)로 형성함으로써, 복수개의 표시소자들이 포함하는 대향전극들은 전기적으로 연결될 수 있다. 일체(一體)로 형성된 대향전극들을 통해, 복수개의 표시소자에는 동일한 전기적 신호가 공급될 수 있다. 예컨대, 일체(一體)로 형성된 대향전극들을 통해, 복수개의 표시소자에는 동일한 전극전원전압(ELVSS)이 공급될 수 있다. 따라서, 일체(一體)로 형성된 대향전극들은 표시소자들에 전극전원전압(ELVSS)을 공급하는 배선의 역할을 할 수 있다.
한편, 본 발명은 전술한 연결영역(CA)을 통하여 대향전극(230)들을 연결하여 표시소자들에 전극전원전압(ELVSS)를 공급할 수 있다.
도 5는 도 3의 II-II'선에 따라 취한 단면을 개략적으로 도시하는 단면도이다. 이하 도 4의 도시와 상이한 부분을 중심으로 설명하며, 동일한 구성에 대한 중복하는 설명은 생략한다.
도 5를 참조하면, 평탄화층(208) 상에는 제1유기발광다이오드(OLED1) 및 제2유기발광다이오드(OLED2)가 상호 이격되어 배치될 수 있다. 제1화소전극(210-1)과 제2화소전극(210-2)은 상호 이격되어 평탄화층(208) 상에 배치될 수 있다.
제1화소전극(210-1) 상에는 제1중간층(220-1)이 배치될 수 있다. 제2화소전극(210-2) 상에는 제2중간층(220-2)이 배치될 수 있다. 제1중간층(220-1) 및 제2중간층(220-2)은 저분자 또는 고분자 물질을 포함할 수 있다.
일 실시예에서, 제1유기발광다이오드(OLED1)의 제1중간층(220-1)은 제1-1공통층, 제1발광층 및 제2-1공통층을 포함할 수 있다. 제1발광층은 소정의 색상의 광을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다. 제2유기발광다이오드(OLED2)의 제2중간층(220-2)은 제1-2공통층, 제2발광층 및 제2-2공통층을 포함할 수 있다.
제1발광층 및 제2발광층은 소정의 파장 대역의 광을 방출할 수 있다. 예컨대, 제1발광층 및 제2발광층은 녹색, 적색 또는 청색의 광을 방출할 수 있다. 제2유기발광다이오드(OLED2)의 제2발광층은 제1유기발광다이오드(OLED1)의 제1발광층과 상이한 파장 대역의 광을 방출할 수 있다.
유기발광다이오드(OLED)는 탠덤 구조(tandem structure)를 가질 수 있다. 구체적으로, 유기발광다이오드(OLED)는 하부발광층 및 상부발광층을 포함하며, 상부발광층은 하부발광층과 중첩하도록 제1하부발광층(222L-1) 상에 배치될 수 있다. 즉, 발광층은 하부발광층 및 상부발광층을 포함할 수 있다.
화소전극(210)과 하부발광층 사이에는 제1공통층이 개재될 수 있다. 제1공통층은 단층 또는 다층구조를 가질 수 있다. 예컨대 제1공통층이 고분자 물질로 형성되는 경우, 제1공통층은 단층구조인 정공 수송층(HTL: Hole Transport Layer)으로서, 폴리에틸렌 디옥시티오펜(PEDOT: poly-(3,4-ethylenedioxythiophene)이나, 폴리아닐린(PANI: polyaniline), TPD(N, N'-diphenyl-N,N'-bis(3-methylphenyl)-1,1'-bi-phenyl-4,4'-diamine) 또는 NPB(N,N'-di(naphthalen-1-yl)-N,N'-diphenyl-benzidine)로 형성할 수 있다. 제1공통층이 저분자 물질로 형성되는 경우, 제1공통층은 정공 주입층(HIL: Hole Injection Layer)과 정공 수송층(HTL)을 포함할 수 있다.
상부발광층 상부에는 제2공통층이 배치될 수 있다. 제2공통층은 언제나 구비되는 것은 아닐 수 있다. 예컨대, 제1공통층 및 발광층을 고분자 물질로 형성하는 경우, 제2공통층을 형성하는 것이 바람직할 수 있다. 제2공통층은 단층 또는 다층구조를 가질 수 있다. 제2공통층은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다. 제2공통층 상에는 대향전극이 배치될 수 있다.
중간층(220)은 전하생성층(Charge generation layer)을 더 포함할 수 있다. 전하생성층은 하부발광층과 상부발광층 사이에 위치할 수 있다. 전하생성층은 하부발광층을 포함하는 제1스택과 상부발광층을 포함하는 제2스택에 전하를 공급하는 역할을 할 수 있다.
중간층(220)은 제3공통층및 제4공통층을 더 포함할 수 있다. 제3공통층은 하부발광층과 전하생성층 사이에 위치할 수 있다. 제4공통층은 전하생성층과 상부발광층 사이에 위치할 수 있다. 제3공통층은 전자 수송층을 포함하고, 제4공통층은 정공 수송층을 포함할 수 있다.
예컨대, 중간층(220)은 제1공통층, 하부발광층, 제3공통층, 전하생성층, 제4공통층, 상부발광층 및 제2공통층을 포함할 수 있다.
제1대향전극(230-1)은 제1중간층(220-1) 상에 배치될 수 있다. 제2대향전극(230-2)은 제2중간층(220-2) 상에 배치될 수 있다. 즉, 제1중간층(220-1)은 제1화소전극(210-1)과 제1대향전극(230-1) 사이에 개재될 수 있으며, 제2중간층(220-2)은 제2화소전극(210-2)과 제2대향전극(230-2) 사이에 개재될 수 있다.
전술한 바와 같이, 제1유기발광다이오드(OLED1)의 제1중간층(220-1) 및 제2유기발광다이오드(OLED2)의 제2중간층(220-2)은 동일한 공정을 통해 동일한 물질로 동시에 형성되는 층들을 포함할 수 있다. 제1유기발광다이오드(OLED1)의 제1대향전극(230-1) 및 제2유기발광다이오드(OLED2)의 제2대향전극(230-2)은 동일한 공정을 통해 동일한 물질로 동시에 형성될 수 있다.
구체적으로, 이러한 층들은 해당하는 층들을 형성하기 위한 물질을 기판의 전면(全面)에 증착함으로써 형성될 수 있다. 이러한 층들을 통해 제1유기발광다이오드(OLED1)와 제2유기발광다이오드(OLED2) 사이에 누설 전류가 흐를 수 있다.
예컨대, 제1유기발광다이오드(OLED1)은 녹색의 광을 방출하고, 제2유기발광 다이오드(OLED2)는 적색의 광을 방출한다고 가정할 수 있다. 녹색의 광을 방출하는 제1유기발광다이오드(OLED1)에만 전류를 공급하려고 하는 경우에도, 일체로 형성되는 층들에 의해 제2유기발광다이오드(OLED2)에도 전류가 공급될 수 있다.
그 결과, 제1유기발광다이오드(OLED1)로부터 녹색의 광이 방출될 뿐만 아니라 제2유기발광다이오드(OLED2)로부터 적색의 광도 방출되어, 색 순도가 저하될 수 있다.
하지만, 본 실시예에 따른 표시 장치(1)의 경우, 전술한 바와 같이 화소정의막(PDL)의 제1각도(a1), 스페이서(SPC)의 제2각도(a2) 및 화소정의막(PDL)과 스페이서(SPC)의 배치관계를 조절함으로써, 연결영역(CA) 이외의 영역에서 상기 일체로 형성될 수 있는 층들을 이격 시킬 수 있다. 즉 연결영역(CA)을 통해 전기적 신호를 전달하는 동시에 누설전류를 방지할 수 있다.
도 5를 참조하면, 평탄화층(208) 상부에는 화소정의막(PDL)이 배치될 수 있다. 화소정의막(PDL)은 화소전극(210)의 적어도 일부를 노출하는 제1개구(OP1)를 가짐으로써 화소(PX)를 정의하는 역할을 한다.
제1개구(OP1)는 제1화소전극(210-1)의 적어도 일부를 노출하는 제1-1개구(OP1-1) 및 제2화소전극(210-2)의 적어도 일부를 노출하는 제1-2개구(OP1-2)를 포함할 수 있다. 본 발명의 일 실시예에 있어서, 제1개구(OP1)을 정의하는 화소정의막(PDL)의 내측면이 기판(100)의 상면과 이루는 제1각도(a1)는 60° 이상 130° 이하의 범위를 가질 수 있다.
화소정의막(PDL) 상에는 스페이서(SPC)가 배치될 수 있다. 스페이서(SPC)는 화소전극(210)의 적어도 일부를 노출하는 제2개구(OP2)를 포함할 수 있다. 제2개구(OP2)는 제1화소전극(210-1)의 적어도 일부를 노출하는 제2-1개구(OP2-1) 및 제2화소전극(210-2)의 적어도 일부를 노출하는 제2-2개구(OP2-2)를 포함할 수 잇다. 제2개구(OP2)를 정의하는 스페이서(SPC)의 내측면이 기판(100)과 이루는 제2각도(a2)는 0° 초과 80° 이하의 범위를 가질 수 있다.
스페이서(SPC)의 바디부는 발광영역(EA)에는 배치되지 않고, 도 4에 도시된 바와 같이 연결영역(CA)에 배치될 수 있다. 도 5는 연결영역(CA)을 지나지 않는 II-II'선에 따른 단면도를 나타낸다.
도 5에서 도시된 바와 같이, 연결영역(CA)을 제외한 영역에서, 스페이서(SPC)는 화소정의막(PDL)의 상면의 일부를 덮을 수 있다. 다시 말해, 연결영역(CA) 이외의 영역에서, 스페이서(SPC)의 바디부는 제1개구(OP1)의 바깥쪽에 배치될 수 있다. 화소정의막(PDL)의 제1각도(a1)에 따라, 대향전극(230)은 화소정의막(PDL)의 측면을 덮지 않을 수 있다.
연결영역(CA)을 제외한 영역에서, 제1대향전극(230-1)은 스페이서(SPC) 상면에 배치된 잔존대향전극(230a)과 이격될 수 있다. 제1대향전극(230-1)은 스페이서(SPC) 상면에 배치된 잔존대향전극(230a)과 이격될 수 있다.
연결영역(CA)을 제외한 영역에서, 제1대향전극(230-1)은 제2대향전극(230-2)와 이격될 수 있다. 또한 제1중간층(220-1) 및 제2중간층(220-2)은 이격될 수 있다. 이에 따라, 인접한 화소(PX)로의 누설전류를 최소화 할 수 있다.
잔존중간층(220a)은 제1잔존공통층, 제3잔존공통층, 잔존전하생성층, 제4잔존공통층, 제2잔존공통층을 포함할 수 있다.
잔존대향전극(230a), 제1대향전극(230-1) 및 제2대향전극(230-2)은 동일한 공정을 통해 동일한 물질로 동시에 형성될 수 있다. 구체적으로, 제1대향전극(230-1) 및 제2대향전극(230-2)을 형성하는 물질이 기판(100)의 전면(全面)에 증착될 시, 스페이서(SPC) 상부에 형성된 층은 잔존대향전극(230a)일 수 있다. 예컨대, 잔존대향전극(230a)은 제2잔존공통층 상에 형성될 수 있다.
도 6, 도 7, 도 8은 도 1의 표시 장치의 K부분에 나타날 수 다른 실시예를 확대하여 개략적으로 도시하는 평면도이다.
도 6 내지 8에 도시된 것과 같이, 기판(100)의 표시영역(DA)에는 복수의 화소(PX)들이 배치될 수 있다. 화소(PX)들 각각은 부화소(sub-pixel)를 의미하며, 유기발광다이오드(OLED)와 같은 표시소자를 포함할 수 있다. 화소(PX)는 예컨대, 녹색의 광, 적색의 광 또는 청색의 광을 방출할 수 있다.
표시영역(DA)에는 복수의 화소전극(210)들이 배치될 수 있다. 복수의 화소전극(210)은 제1화소(PX1)가 포함하는 제1화소전극(210-1), 제2화소(PX2)가 포함하는 제2화소전극(210-2) 및 제3화소(PX3)가 포함하는 제3화소전극(210-3)을 포함할 수 있다. 예컨대, 제1화소전극(210-1), 제2화소전극(210-2) 및 제3화소전극(210-3)은 평면 상에서 상호 이격되어 배치될 수 있다. 제1화소전극(210-1), 제2화소전극(210-2) 및 제3화소전극(210-3)은 도 3에 도시된 바와 같이 동일한 크기를 가질 수 있다. 다른 실시예로, 제1화소전극(210-1), 제2화소전극(210-2) 및 제3화소전극(210-3)은 서로 다른 크기를 가질 수 있다. 간략화를 위하여, 이하에서는 제3화소(PX3)에 대하여는 생략하여 설명한다.
화소정의막(PDL)은 화소전극(210) 상에 배치되며, 화소전극(210)의 적어도 일부를 노출하는 제1개구(OP1)를 포함할 수 있다. 제1개구(OP1)는 화소전극(210)의 중앙부를 노출시킬 수 있다.
화소정의막(PDL)은 제1개구(OP1)를 통하여 발광영역(EA)과 연결영역(CA)을 정의할 수 있다. 발광영역(EA)은 제1개구(OP1)의 중앙부에 위치할 수 있다. 연결영역(CA)은 제1개구(OP1)의 가장자리에 위치할 수 있다. 발광영역(EA)은 연결영역(CA)과 일부 중첩할 수 있다. 연결영역(CA)은 하나의 부화소영역에서 적어도 하나 이상으로 구비될 수 있다.
도 6을 참조하면, 제1개구(OP1)는 평면상에서 원형 형상일 수 있다. 도 7, 도 8을 함께 참조하면, 제1개구(OP1)는 평면상에서 타원형 또는 사각형을 포함한 다각형 형상일 수 있다.
제1개구(OP1)는 제1화소전극(210-1) 상에 배치된 제1-1개구(OP1-1) 및 제2화소전극(210-2) 상에 배치된 제1-2개구(OP1-2)를 포함할 수 있다. 일 실시예에서, 제1-1개구(OP1-1)는 제1발광영역(EA1)과 제1연결영역(CA1)을 정의할 수 있다. 제1-2개구(OP1-2)는 제2발광영역(EA2)과 제2연결영역(CA2)을 정의할 수 있다.
제1연결영역(CA1) 및 제2연결영역(CA2)은 복수로 구비될 수 있다.
도 6 및 도 8을 참조하면, 제1연결영역(CA1)은 제1-1연결영역(CA1-1), 제1-2연결영역(CA1-2), 제1-3연결영역(CA1-3) 및 제1-4연결영역(CA1-4)을 포함할 수 있다. 마찬가지로 제2연결영역(CA2)은 제2-1연결영역(CA2-1), 제2-2연결영역(CA2-2), 제2-3연결영역(CA2-3) 및 제2-4연결영역(CA2-4)을 포함할 수 있다.
도 7을 참조하면, 제1연결영역(CA1)은 제1-1연결영역(CA1-1) 및 제1-2연결영역(CA1-2)을 포함할 수 있으며, 제2연결영역(CA2)은 제2-1연결영역(CA2-1) 및 제2-2연결영역(CA2-2)을 포함할 수 있다. 즉, 하나의 화소(PX)에 구비될 수 있는 연결영역의 수는 필요에 따라 선택될 수 있다.
다시 도 6 내지 도8을 참조하면, 제1-1개구(OP1-1) 및 제1-2개구(OP1-2)는 도시된 바와 같이 동일한 크기를 가질 수 있다. 다른 실시예로, 제1-1개구(OP1-1) 및 제1-2개구(OP1-2) 서로 다른 크기를 가질 수 있다.
스페이서(SPC)는 화소정의막(PDL) 상에 배치될 수 있다. 스페이서(SPC)는 화소전극(210) 상에 배치되며, 화소전극(210)의 적어도 일부를 노출하는 제2개구(OP2)를 포함할 수 있다. 제2개구(OP2)는 화소전극(210)의 중앙부를 노출시킬 수 있다.
일 실시예에 있어서, 제2개구(OP2)는 원형, 타원형 또는 다각형 형상의 메인개구(OP2-m) 및 연결영역(CA)에 대응하여 제1개구(OP1)를 향하여 돌출된 연결개구(OP2-c)를 포함할 수 있다. 다른 실시예에서, 제2개구(OP2)는 비정형의 형상으로 구비될 수 있다.
제2개구(OP2)는 제1화소전극(210-1) 상에 배치된 제2-1개구(OP2-1) 및 제2화소전극(210-2) 상에 배치된 제2-2개구(OP2-2)를 포함할 수 있다. 제1-1개구(OP1-1) 및 제1-2개구(OP1-2)는 도 3에 도시된 바와 같이 동일한 크기를 가질 수 있다. 다른 실시예로, 제1-1개구(OP1-1) 및 제1-2개구(OP1-2)는 서로 다른 크기를 가질 수 있다.
도 9은 도 6의 III-III'선에 따라 취한 단면을 개략적으로 도시하는 단면도이다. 도 4 및 도 5와 동일한 구성에 대한 중복하는 설명은 생략한다.
평탄화층(208) 상에 배치되는 화소정의막(PDL)은 제1화소전극(210-1)의 적어도 일부 및 제2화소전극(210-2)의 적어도 일부를 덮을 수 있다. 화소정의막(PDL)은 제1화소(PX1)를 정의하는 제1-1개구(OP1-1) 및 제2화소(PX2)를 정의하는 제1-2개구(OP1-2)를 포함할 수 있다. 제1-1개구(OP1-1)는 제1발광영역(EA1) 및 제1-4연결영역(CA1-4)을 정의할 수 있다. 제1-2개구(OP1-2)는 제2발광영역(EA2) 및 제2-1연결영역(CA2-1)을 정의할 수 있다.
제1발광영역(EA1)은 제1-1개구(OP1-1)의 중앙부를 포함할 수 있다. 제2발광영역(EA2)은 제1-2개구(OP1-2)의 중앙부를 포함할 수 있다. 제1-4연결영역(CA1-4)은 제1-1개구(OP1-1)의 가장자리에 위치할 수 있다. 제2-1연결영역(CA2-1)은 제2-2개구(OP2-1)의 가장자리에 위치할 수 있다.
스페이서(SPC)는 화소정의막(PDL) 상에 배치될 수 있다. 스페이서(SPC)는 제1화소전극(210-1)의 적어도 일부를 노출하는 제2-1개구(OP2-1) 및 제2화소전극(210-2)의 적어도 일부를 노출하는 제2-2개구(OP2-2)를 포함할 수 있다.
제1중간층(220-1)은 제1화소전극(210-1) 상에 배치될 수 있다. 제2중간층(220-2)은 제2화소전극(210-1) 상에 배치될 수 있다. 제1대향전극(230-1)은 제1중간층(220-1) 상에 배치될 수 있다. 제2대향전극(230-2)은 제2중간층(220-2) 상에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 제1개구(OP1)을 정의하는 화소정의막(PDL)의 내측면이 기판(100)의 상면과 이루는 제1각도(a1)는 제2개구(OP2)를 정의하는 스페이서(SPC)의 내측면이 기판(100)과 이루는 제2각도(a2)보다 클 수 있다. 제1각도(a1)는 60° 이상 130° 이하의 범위를 가질 수 있다. 제2각도(a2)는 0° 초과 80° 이하의 범위를 가질 수 있다.
제1-4연결영역(CA1-4)에서 스페이서(SPC)의 바디부는 제1-1개구(OP1-1) 내부에 배치될 수 있다. 제2-1연결영역(CA2-1)에서 스페이서(SPC)의 바디부는 제1-2개구(OP1-2) 내부에 배치될 수 있다. 스페이서(SPC)의 바디부는 제1개구(OP1)의 연결개구(OP1-c)에 배치될 수 있다. 제1-4연결영역(CA1-4) 및 제2-1연결영역(CA2-1)에서 스페이서(SPC)의 바디부는 화소정의막(PDL)의 측면을 덮을 수 있다.
스페이서(SPC)의 제2각도(a2)는 화소정의막(PDL)의 제1각도(a1)보다 작을 수 있다. 제2각도(a2)는 0° 초과 80° 이하의 범위를 가질 수 있으므로, 제1중간층(220-1) 및 제1대향전극(230-1)은 스페이서(SPC)의 측면을 덮을 수 있다. 제1중간층(220-1) 및 제1대향전극(230-1)은 제1-4연결영역(CA1-4)을 통하여 인접한 영역의 중간층(220) 및 대향전극(230)과 연결될 수 있다. 제2중간층(220-2) 및 제2대향전극(230-2)은 제2-1연결영역(CA2-1)을 통하여 인접한 영역의 중간층(220) 및 대향전극(230)과 연결될 수 있다.
스페이서(SPC)의 바디부는 제1발광영역(EA1) 및 제2발광영역(EA2)에는 배치되지 않을 수 있다. 도 9를 참조하면, 연결영역(CA) 이외의 영역에서, 제1중간층(220-1) 및 제1대향전극(230-1)은 스페이서(SPC) 상의 잔존중간층(220a) 및 잔존대향전극(230a)과 이격된다. 마찬자기로, 제2중간층(220-2) 및 제2대향전극(230-2)은 스페이서(SPC) 상의 잔존중간층(220a) 및 잔존대향전극(230a)과 이격된다. 이에 따라, 제1중간층(220-1) 및 제1대향전극(230-1)은 각각 제2중간층(220-2) 및 제2대향전극(230-2)과 이격된다. 이에 따라, 중간층(220) 및 대향전극(230)에 의한 누설전류를 최소화 할 수 있다.
정리하면, 본 발명의 일 실시예는, 연결영역(CA)을 통하여 인접한 화소(PX) 간에 중간층(220) 및 대향전극(230)을 연결하여 전류의 흐름을 확보할 수 있으며, 연결영역(CA) 이외의 영역에서는 인접한 화소(PX) 간에 중간층(220) 및 대향전극(230)을 이격시켜 누설전류를 최소화할 수 있다. 이에 따라, 본 발명의 표시 장치(1)는 전기적신호를 효과적으로 전달할 수 있다.
한편, 이러한 유기발광다이오드(OLED)들은 외부로부터의 수분이나 산소 등에 의해 쉽게 손상될 수 있기에, 봉지층(미도시)이 이러한 유기발광다이오드(OLED)들을 덮어 이들을 보호하도록 할 수 있다. 봉지층은 제1무기봉지층, 유기봉지층 및 제2무기봉지층을 포함할 수 있고, 표시영역(DA)을 덮으며 표시영역(DA) 외측까지 연장될 수 있다.
이와 같이 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1: 표시 장치
100: 기판
210-1: 제1화소전극
210-2: 제2화소전극
220-1: 제1중간층
220-2: 제2중간층
230-1: 제1대향전극
230-2: 제2대향전극
OP1: 제1개구
OP2: 제2개구
PDL: 화소정의막
SPC: 스페이서
a1: 제1각도
a2: 제2각도
EA: 발광영역
CA: 연결영역

Claims (20)

  1. 기판;
    상기 기판 상에 배치된 화소전극;
    상기 화소전극의 적어도 일부를 노출하여 발광영역과 연결영역을 정의하는 제1개구를 포함하는 화소정의막;
    상기 화소정의막 상에 배치되고, 상기 화소전극의 적어도 일부를 노출하는 제2개구를 포함하는 스페이서;
    상기 발광영역에 배치된 발광층; 및
    상기 발광층 상에 배치되며, 상기 화소정의막과 상기 스페이서의 적어도 일부를 덮는 대향전극;을 포함하고,
    상기 제1개구를 정의하는 상기 화소정의막의 내측면이 상기 기판의 상면과 이루는 제1각도는 상기 제2개구를 정의하는 상기 스페이서의 내측면이 상기 기판의 상면과 이루는 제2각도보다 크게 구비되며,
    상기 스페이서의 바디부의 적어도 일부는 상기 제1개구의 내부에 배치되는, 표시 장치.
  2. 제1항에 있어서,
    상기 스페이서의 바디부는 상기 발광영역에는 배치되지 않고, 상기 연결영역에 배치되는, 표시 장치.
  3. 제2항에 있어서,
    상기 연결영역에서,
    상기 대향전극은 상기 제2개구의 측면을 덮으며,
    상기 발광층 상에 배치된 대향전극은 상기 연결영역을 통하여 상기 스페이서 상면에 배치된 대향전극과 연결되는, 표시 장치.
  4. 제2항에 있어서,
    상기 연결영역 이외의 영역에서,
    상기 발광층 상에 배치된 대향전극은 상기 스페이서 상면에 배치된 대향전극과 이격된, 표시 장치.
  5. 제1항에 있어서,
    상기 제1각도는 60° 이상 130° 이하의 범위를 가지며,
    상기 제2각도는 0° 초과 80° 이하의 범위를 가지는, 표시 장치.
  6. 제1항에 있어서,
    상기 제1개구는 상기 발광영역에 대응하는 다각형 형상의 메인개구 및 상기 연결영역에 대응하여 상기 다각형 형상의 코너에서 돌출된 연결개구를 포함하는, 표시 장치.
  7. 제1항에 있어서,
    상기 제1개구는 평면상에서 원형 또는 다각형 형상으로 구비되는, 표시 장치.
  8. 제7항에 있어서,
    상기 제2개구는 원형 또는 다각형 형상의 메인개구 및 상기 연결영역에 대응하여 상기 제1개구를 향하여 돌출된 연결개구를 포함하는, 표시 장치.
  9. 제1항에 있어서,
    상기 연결영역은 상기 제1개구의 가장자리에 위치하는, 표시 장치.
  10. 제1항에 있어서,
    상기 연결영역은 하나의 부화소영역에서 적어도 하나 이상으로 구비되는, 표시 장치.
  11. 제1항에 있어서,
    상기 스페이서와 상기 화소정의막은 서로 다른 물질을 포함하는, 표시 장치.
  12. 기판 상에 서로 이격되어 배치된 제1화소전극 및 제2화소전극;
    상기 제1화소전극의 적어도 일부를 노출하여 제1발광영역과 제1연결영역을 정의하는 제1-1개구 및 상기 제2화소전극의 적어도 일부를 노출하여 제2발광영역과 제2연결영역을 정의하는 제1-2개구를 포함하는 화소정의막;
    상기 화소정의막 상에 배치되고, 상기 제1화소전극의 적어도 일부를 노출하는 제2-1개구 및 상기 제2화소전극의 적어도 일부를 노출하는 제2-2개구를 포함하는, 스페이서;
    상기 제1발광영역에 배치된 제1발광층 및 상기 제2발광영역에 배치된 제2발광층; 및
    상기 제1발광층 및 상기 제2발광층 상에 배치되며, 상기 화소정의막과 상기 스페이서를 적어도 일부 덮는 대향전극;을 포함하며,
    상기 스페이서의 바디부의 적어도 일부는 상기 제1-1개구 및 상기 제1-2개구의 내부에 배치되고,
    상기 제1-1개구 및 상기 제1-2개구를 정의하는 상기 화소정의막의 내측면은 상기 기판의 상면과 둔각을 이루며,
    상기 제2-1개구 및 상기 제2-2개구를 정의하는 상기 화소정의막의 내측면은 상기 기판의 상면과 예각을 이루는, 표시 장치.
  13. 제12항에 있어서,
    상기 스페이서의 바디부는 상기 제1연결영역 및 상기 제2연결영역에 배치되는, 표시 장치.
  14. 제13항에 있어서,
    상기 제1연결영역 및 상기 제2연결영역을 통하여,
    상기 제1화소전극 상에 배치된 대향전극은 상기 제2화소전극 상에 배치된 대향전극과 연결된, 표시 장치.
  15. 제13항에 있어서,
    상기 제1연결영역 및 제2연결영역 이외의 영역에서,
    상기 제1화소전극 상에 배치된 대향전극과 상기 제2화소전극 상에 배치된 대향전극은 서로 이격된, 표시 장치.
  16. 제12항에 있어서,
    상기 제1연결영역은 상기 제1-1개구의 가장자리에 위치하며,
    상기 제2연결영역은 상기 제1-2개구의 가장자리에 위치하는, 표시 장치.
  17. 제12항에 있어서,
    상기 제1연결영역은 상기 제1화소전극 상에서 적어도 하나 이상으로 구비되며,
    상기 제2연결영역은 상기 제2화소전극 상에서 적어도 하나 이상으로 구비되는, 표시 장치.
  18. 제12항에 있어서,
    상기 제1-1개구와 상기 제1-2개구는 각각 상기 제1발광영역과 상기 제2발광영역에 대응하는 다각형 형상의 메인개구 및 상기 제1연결영역과 상기 제2연결영역에 대응하여 상기 다각형 형상의 코너에서 돌출된 연결개구를 포함하는, 표시 장치.
  19. 제12항에 있어서,
    상기 제1-1개구 및 상기 제1-2개구는 원형 또는 다각형 형상으로 구비되는, 표시 장치.
  20. 제1항에 있어서,
    상기 스페이서와 상기 화소정의막은 서로 다른 물질을 포함하는, 표시 장치.
KR1020220092644A 2022-07-26 2022-07-26 표시 장치 KR20240015220A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220092644A KR20240015220A (ko) 2022-07-26 2022-07-26 표시 장치
US18/195,403 US20240040843A1 (en) 2022-07-26 2023-05-10 Display apparatus
CN202321923612.9U CN220554267U (zh) 2022-07-26 2023-07-21 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220092644A KR20240015220A (ko) 2022-07-26 2022-07-26 표시 장치

Publications (1)

Publication Number Publication Date
KR20240015220A true KR20240015220A (ko) 2024-02-05

Family

ID=89664123

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220092644A KR20240015220A (ko) 2022-07-26 2022-07-26 표시 장치

Country Status (3)

Country Link
US (1) US20240040843A1 (ko)
KR (1) KR20240015220A (ko)
CN (1) CN220554267U (ko)

Also Published As

Publication number Publication date
CN220554267U (zh) 2024-03-01
US20240040843A1 (en) 2024-02-01

Similar Documents

Publication Publication Date Title
US11476246B2 (en) Display device
KR102544242B1 (ko) 표시 장치
US10553669B2 (en) Display device
US11088232B2 (en) Display device
CN108074960B (zh) 显示装置
US11871638B2 (en) Display device with touch unit having reflection prevention unit overlapping valley
KR102649144B1 (ko) 디스플레이 장치
CN110364549B (zh) 显示设备
US11171195B2 (en) Display device including a power supply line that overlaps a driving circuit
KR20190064716A (ko) 디스플레이 장치 및 그 제조 방법
KR20200099251A (ko) 표시 장치
CN111326554A (zh) 显示装置
EP3817062A2 (en) Organic light-emitting display apparatus
CN220554267U (zh) 显示装置
US20230422559A1 (en) Display apparatus
KR102541927B1 (ko) 표시 장치
KR20230134028A (ko) 표시 장치 및 그 제조방법
KR20240026333A (ko) 디스플레이 장치
KR20240020362A (ko) 표시 장치 및 표시 장치의 제조방법
KR20240065518A (ko) 표시 장치
KR20230078907A (ko) 유기발광표시장치