KR20220041261A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220041261A
KR20220041261A KR1020200123541A KR20200123541A KR20220041261A KR 20220041261 A KR20220041261 A KR 20220041261A KR 1020200123541 A KR1020200123541 A KR 1020200123541A KR 20200123541 A KR20200123541 A KR 20200123541A KR 20220041261 A KR20220041261 A KR 20220041261A
Authority
KR
South Korea
Prior art keywords
dam
disposed
pixels
layer
organic layer
Prior art date
Application number
KR1020200123541A
Other languages
English (en)
Inventor
이혜민
이형섭
현진호
성우용
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200123541A priority Critical patent/KR20220041261A/ko
Priority to US17/483,629 priority patent/US12016195B2/en
Priority to CN202111121157.6A priority patent/CN114256310A/zh
Publication of KR20220041261A publication Critical patent/KR20220041261A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H01L51/5246—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H01L27/326—
    • H01L51/0096—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133308—Support structures for LCD panels, e.g. frames or bezels
    • G02F1/133331—Cover glasses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1652—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being flexible, e.g. mimicking a sheet of paper, or rollable
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2380/00—Specific applications
    • G09G2380/02—Flexible displays
    • H01L2251/558—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H10K50/171—Electron injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 전면부, 상기 전면부의 제1 측으로부터 연장되는 제1 벤딩부, 상기 전면부의 제2 측으로부터 연장되는 제2 벤딩부, 및 상기 제1 벤딩부와 상기 제2 벤딩부 사이에 배치되는 코너부를 포함하는 표시 패널로서, 상기 전면부에 배치되는 복수의 제1 화소 및 상기 코너부에 배치되는 복수의 제2 화소를 포함하는 표시 패널을 포함하되, 상기 표시 패널은, 기판, 상기 기판 상에 배치되며, 상기 복수의 제1 화소를 둘러싸는 제1 댐, 및 상기 기판 상에 배치되며, 상기 복수의 제2 화소를 둘러싸는 제2 댐을 더 포함하고, 상기 기판은 상기 코너부에 배치되며, 각각의 적어도 일부가 분리된 복수의 절개 패턴을 포함하고, 상기 복수의 제2 화소와 상기 제2 댐은 상기 절개 패턴 각각에 배치되고, 상기 기판의 일면을 기준으로 상기 제1 댐의 상면의 높이는 상기 제2 댐의 상면의 높이보다 높다.

Description

표시 장치{Display device}
본 발명은 표시 장치에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있다. 예를 들어, 표시 장치는 스마트폰, 디지털 카메라, 노트북 컴퓨터, 네비게이션, 및 스마트 텔레비전과 같이 다양한 전자기기에 적용되고 있다.
표시 장치는 액정 표시 장치(Liquid Crystal Display Device), 전계 방출 표시 장치(Field Emission Display Device), 발광 표시 장치(Light Emitting Display Device) 등과 같은 수광형 표시 장치와 유기 발광 소자를 포함하는 유기 발광 표시 장치, 무기 반도체와 같은 무기 발광 소자를 포함하는 무기 발광 표시 장치, 및 초소형 발광 소자를 포함하는 초소형 발광 표시 장치 등과 같은 발광 표시 장치를 포함한다.
표시 장치가 다양한 전자기기에 적용됨에 따라, 다양한 디자인을 갖는 표시 장치가 요구되고 있다. 예를 들어, 표시 장치는 전면(前面)부 뿐만 아니라 전면(前面)부의 네 측 가장자리 각각에서 구부러진 벤딩부와 각 벤딩부 사이에 배치되는 코너부에서 화상을 표시할 수 있다.
본 발명이 해결하고자 하는 과제는 댐 구조물이 마스크 찍힘에 의해 불량이 발생하는 것을 억제 또는 방지할 수 있는 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제 해결을 위한 일 실시예에 따른 표시 장치는 전면부, 상기 전면부의 제1 측으로부터 연장되는 제1 벤딩부, 상기 전면부의 제2 측으로부터 연장되는 제2 벤딩부, 및 상기 제1 벤딩부와 상기 제2 벤딩부 사이에 배치되는 코너부를 포함하는 표시 패널로서, 상기 전면부에 배치되는 복수의 제1 화소 및 상기 코너부에 배치되는 복수의 제2 화소를 포함하는 표시 패널을 포함하되, 상기 표시 패널은, 기판, 상기 기판 상에 배치되며, 상기 복수의 제1 화소를 둘러싸는 제1 댐, 및 상기 기판 상에 배치되며, 상기 복수의 제2 화소를 둘러싸는 제2 댐을 더 포함하고, 상기 기판은 상기 코너부에 배치되며, 각각의 적어도 일부가 분리된 복수의 절개 패턴을 포함하고, 상기 복수의 제2 화소와 상기 제2 댐은 상기 절개 패턴 각각에 배치되고, 상기 기판의 일면을 기준으로 상기 제1 댐의 상면의 높이는 상기 제2 댐의 상면의 높이보다 높다.
상기 제1 댐은 제1 댐 패턴 및 제2 댐 패턴을 포함하고, 상기 제1 댐 패턴은 반복 배치되는 복수의 제1 단위 패턴을 포함하며, 상기 제2 댐 패턴은 반복 배치되는 복수의 제2 단위 패턴을 포함할 수 있다.
상기 복수의 제1 단위 패턴과 상기 제2 단위 패턴은 동일한 배열 방향을 갖고, 서로 엇갈리도록 배치될 수 있다.
상기 제1 단위 패턴과 상기 제2 단위 패턴의 평면상 형상은 사각형 및 육각형 중 적어도 어느 하나를 가질 수 있다.
상기 기판 상에 배치되며, 상기 복수의 절개 패턴 각각에 배치된 상기 제2 댐을 연결하는 연결 댐을 더 포함할 수 있다.
상기 복수의 제1 화소 상에 배치되며 상기 복수의 제1 화소를 커버하는 제1 유기막, 및 상기 제2 복수의 제2 화소 상에 배치되며 상기 복수의 제2 화소를 커버하는 제2 유기막을 포함하는 유기 봉지막을 더 포함하고, 상기 제1 유기막은 상기 제1 댐 및 상기 제2 댐과 중첩할 수 있다.
상기 제1 유기막은 상기 제1 댐의 전 영역을 커버하며, 상기 제1 댐과 상기 제2 댐의 사이 영역을 충진할 수 있다.
상기 제1 유기막의 두께는 상기 제2 유기막의 두께보다 클 수 있다.
상기 제1 유기막의 두께는 7㎛ 내지 9㎛의 범위 내에 있고, 상기 제2 유기막의 두께는 3㎛ 내지 5㎛의 범위 내에 있을 수 있다.
상기 제1 댐과 상기 제2 댐은 언더컷 형상을 포함할 수 있다.
상기 제1 벤딩부는 제1 곡률을 포함하고, 상기 제2 벤딩부는 제2 곡률을 포함하며, 상기 코너부는 상기 제1 곡률과 상기 제2 곡률에 의해 구부러지는 복곡률을 포함할 수 있다.
상기 제1 곡률과 상기 제2 곡률은 상이할 수 있다.
상기 과제 해결을 위한 일 실시예에 따른 표시 장치는 전면부, 상기 전면부의 제1 측으로부터 연장되는 제1 벤딩부, 상기 전면부의 제2 측으로부터 연장되는 제2 벤딩부, 및 상기 제1 벤딩부와 상기 제2 벤딩부 사이에 배치되는 코너부를 포함하는 표시 패널로서, 상기 전면부에 배치되는 복수의 제1 화소 및 상기 코너부에 배치되는 복수의 제2 화소를 포함하는 표시 패널을 포함하되, 상기 표시 패널은, 기판, 상기 기판 상에 배치되며, 상기 복수의 제1 화소를 둘러싸는 제1 댐, 상기 기판 상에 배치되며, 상기 복수의 제2 화소를 둘러싸는 제2 댐, 및 상기 복수의 제1 화소 상에 배치되며 상기 복수의 제1 화소를 커버하는 제1 유기막, 및 상기 제2 복수의 제2 화소 상에 배치되며 상기 복수의 제2 화소를 커버하는 제2 유기막을 포함하는 유기 봉지막을 더 포함하고, 상기 기판은 코너부에 배치되며, 각각의 적어도 일부가 분리된 복수의 절개 패턴을 포함하고, 상기 복수의 제2 화소와 상기 제2 댐은 상기 절개 패턴 각각에 배치되고, 상기 제1 유기막은 상기 제1 댐 및 상기 제2 댐과 중첩한다.
상기 제1 유기막은 상기 제1 댐의 전 영역을 커버하며, 상기 제1 댐과 상기 제2 댐의 사이 영역을 충진할 수 있다.
상기 제1 유기막의 두께는 7㎛ 내지 9㎛의 범위 내에 있고, 상기 제2 유기막의 두께는 3㎛ 내지 5㎛의 범위 내에 있을 수 있다.
상기 기판의 일면을 기준으로 상기 제1 댐의 상면의 높이는 상기 제2 댐의 상면의 높이보다 높을 수 있다.
상기 제1 댐은 제1 댐 패턴 및 제2 댐 패턴을 포함하고, 상기 제1 댐 패턴은 반복 배치되는 복수의 제1 단위 패턴을 포함하며, 상기 제2 댐 패턴은 반복 배치되는 복수의 제2 단위 패턴을 포함할 수 있다.
상기 기판 상에 배치되며, 상기 복수의 절개 패턴 각각에 배치된 상기 제2 댐을 연결하는 연결 댐을 더 포함할 수 있다.
상기 과제 해결을 위한 일 실시예에 따른 표시 장치는 기저부와 기저부로부터 돌출된 복수의 절개 패턴을 포함하는 기판, 상기 기저부 상에 배치되는 복수의 제1 화소, 상기 절개 패턴 각각에 배치되는 복수의 제2 화소, 상기 기저부 상에 배치되며, 상기 복수의 제1 화소를 둘러싸는 제1 댐, 및 상기 복수의 절개 패턴 각각에 배치되며, 상기 복수의 제2 화소를 둘러싸는 제2 댐을 포함하되, 상기 기판의 일면을 기준으로 상기 제1 댐의 상면의 높이는 상기 제2 댐의 상면의 높이보다 높다.
상기 복수의 제1 화소 상에 배치되며 상기 복수의 제1 화소를 커버하는 제1 유기막, 및 상기 제2 복수의 제2 화소 상에 배치되며 상기 복수의 제2 화소를 커버하는 제2 유기막을 포함하는 유기 봉지막을 더 포함하고, 상기 제1 유기막은 상기 제1 댐 및 상기 제2 댐과 중첩할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치에 의하면, 댐 구조물이 마스크 찍힘에 의해 불량이 발생하는 것을 억제 또는 방지할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치를 보여주는 사시도이다.
도 2는 일 실시예에 따른 표시 장치를 보여주는 평면도이다.
도 3은 일 실시예에 따른 표시 장치를 보여주는 전개도이다.
도 4는 일 실시예에 따른 표시 장치를 보여주는 단면도이다.
도 5는 일 실시예에 따른 제1 표시 영역의 레이아웃도이다.
도 6은 도 5의 Ⅵ-Ⅵ' 선을 따라 절단한 단면도이다.
도 7은 도 3의 A 영역을 확대한 확대도이다.
도 8은 도 7의 B 영역을 확대한 확대도이다.
도 9는 도 8의 Ⅸ-Ⅸ' 선을 따라 자른 단면도이다.
도 10은 도 8의 Ⅹ-Ⅹ' 선을 따라 자른 단면도이다.
도 11은 도 8의 ⅩⅠ-ⅩⅠ' 선을 따라 자른 단면도이다.
도 12는 도 7의 C 영역을 확대한 확대도이다.
도 13 내지 도 15는 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도이다.
도 16은 다른 실시예에 따른 표시 장치의 평면도 일부를 확대한 확대도이다.
도 17은 도 16의 ⅩⅦ-ⅩⅦ' 선을 따라 자른 단면도이다.
도 18은 또 다른 실시예에 따른 표시 장치의 평면도 일부를 확대한 확대도이다.
도 19는 또 다른 실시예에 따른 표시 장치의 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치를 보여주는 사시도이다. 도 2는 일 실시예에 따른 표시 장치를 보여주는 평면도이다.
도 1 및 도 2를 참조하면, 일 실시예에 따른 표시 장치(10)는 후술할 표시 영역(DA, 도 3 참조)을 통해 화면이나 영상을 표시하며, 표시 영역(DA, 도 3 참조)을 포함하는 다양한 장치가 그에 포함될 수 있다. 예를 들어 본 명세서의 실시예들에 따른 표시 장치(10)는 스마트폰 이외에 휴대 전화기, 태블릿 PC, PDA(Personal Digital Assistant), PMP(Portable Multimedia Player), 텔레비전, 게임기, 손목 시계형 전자 기기, 헤드 마운트 디스플레이, 퍼스널 컴퓨터의 모니터, 노트북 컴퓨터, 자동차 네비게이션, 자동차 계기판, 디지털 카메라, 캠코더, 외부 광고판, 전광판, 의료 장치, 검사 장치, 냉장고와 세탁기 등과 같은 다양한 가전 제품, 또는 사물 인터넷 장치에 적용될 수 있다.
본 명세서에서, 평면 상 표시 장치(10)의 단변은 제1 방향(DR1)과 나란한 방향으로 연장되며, 표시 장치(10)의 장변은 제2 방향(DR2)과 나란한 방향으로 연장될 수 있다. 예를 들어, 제1 방향(DR1)과 제2 방향(DR2)은 상호 수직하도록 교차하며, 평면도상 제1 방향(DR1)은 표시 장치(10)의 가로 방향이고, 제2 방향(DR2)은 평면도상 표시 장치(10)의 세로 방향일 수 있다. 제3 방향(DR3)은 제1 방향(DR1)과 제2 방향(DR2)에 수직하는 방향으로, 예를 들어, 제3 방향(DR3)은 표시 장치(10)의 두께 방향일 수 있다.
일 실시예에 따른 표시 장치(10)는 표시 패널(100)을 포함할 수 있다. 표시 패널(100)은 플렉시블(Flexible) 표시 패널일 수 있다. 즉, 표시 패널(100)은 적어도 일부 영역이 벤딩(bending), 폴딩(folding) 및/또는 롤링(rolling)이 가능한 표시 패널을 지칭한다.
표시 패널(100)은 전면부(FS), 제1 벤딩부(SS1), 제2 벤딩부(SS2), 제3 벤딩부(SS3), 제4 벤딩부(SS4), 제1 코너부(CS1), 제2 코너부(CS2), 제3 코너부(CS3), 및 제4 코너부(CS4)를 포함할 수 있다. 제1 벤딩부(SS1), 제2 벤딩부(SS2), 제3 벤딩부(SS3), 제4 벤딩부(SS4), 제1 코너부(CS1), 제2 코너부(CS2), 제3 코너부(CS3), 및 제4 코너부(CS4)는 벤딩 라인(BL1, BL2, BL3, BL4)에 의해 구분될 수 있다.
전면부(FS)는 제1 내지 제4 벤딩 라인(BL1, BL2, BL3, BL4)에 의해 둘러싸일 수 있다. 전면부(FS)는 제1 방향(DR1)의 단변과 제2 방향(DR2)의 장변을 갖는 사각형 형상을 포함할 수 있다. 전면부(FS)가 사각형 형상을 포함하는 경우, 전면부(FS)의 장변과 단변이 만나는 각 모서리는 평면상 둥근 형상을 가질 수 있으나, 이에 제한되는 것은 아니다. 전면부(FS)는 다른 다각형, 원형 또는 타원형의 평면 형태를 가질 수 있다. 도 1 및 도 2에서는 전면부(FS)가 평탄하게 형성된 것을 예시하였으나, 이에 한정되지 않는다. 전면부(FS)는 적어도 일부 영역에서 제3 방향(DR3)으로 볼록하거나 오목한 형상을 포함할 수도 있다.
전면부(FS)가 사각형의 형상을 포함하는 경우, 전면부(FS)는 제1 내지 제4 측을 포함할 수 있다. 제1 측과 제3 측은 전면부(FS)의 제1 방향(DR1) 일측 및 타측을 지칭하고, 제2 측과 제4 측은 전면부(FS)의 제2 방향(DR2) 일측 및 타측을 지칭할 수 있다.
제1 내지 제4 벤딩부(SS1, SS2, SS3, SS4)는 전면부(FS)의 제1 방향(DR1) 일측 및 타측과 제2 방향(DR2) 일측 및 타측에 배치될 수 있다. 제1 내지 제4 벤딩부(SS1, SS2, SS3, SS4) 각각은 전면부(FS)의 제1 내지 제4 측으로부터 연장되며, 벤딩 라인(BL1, BL2, BL3, BL4)을 따라 구부러질 수 있다. 제1 내지 제4 벤딩부(SS1, SS2, SS3, SS4) 각각은 벤딩되는 경우, 제1 내지 제4 곡률을 가질 수 있다.
제1 코너부(CS1, CS2, CS3, CS4)는 벤딩부(SS1, SS2, SS3, SS4) 사이에 배치될 수 있다. 제1 코너부(CS1, CS2, CS3, CS4) 각각은 복곡률을 포함할 수 있다.
예를 들어, 제1 코너부(CS1)는 제1 벤딩부(SS1)와 제2 벤딩부(SS2) 사이에 배치될 수 있다. 제1 코너부(CS1)는 제1 벤딩부(SS1)의 하측 및 제2 벤딩부(SS2)의 좌측에 접할 수 있다. 제1 코너부(CS1)는 제1 벤딩부(SS1)의 제1 곡률과 제2 벤딩부(SS2)의 제2 곡률에 의해 구부러지는 복곡률 영역일 수 있다. 이에 대한 설명은 제2 내지 제4 코너부(CS2, CS3, CS4)에도 적용될 수 있다.
제1 코너부(CS1), 제2 코너부(CS2), 제3 코너부(CS3), 및 제4 코너부(CS4) 각각에는 절개 패턴(CP, 도 5 참조)이 배치될 수 있다. 이에 대한 자세한 설명은 후술한다.
도 3은 일 실시예에 따른 표시 장치를 보여주는 전개도이다.
도 3을 참조하면, 표시 패널(100)은 표시 영역(DA), 비표시 영역(NDA), 벤딩부(BA), 및 패드부(PA)를 포함할 수 있다.
표시 영역(DA)은 화상을 표시할 수 있다. 표시 영역(DA)은 화소들 또는 발광 영역들을 포함할 수 있다. 비표시 영역(NDA)은 표시가 이루어지지 않을 수 있다. 비표시 영역(NDA)은 화소들 또는 발광 영역들을 포함하지 않을 수 있다. 비표시 영역(NDA)에는 화소들 또는 발광 영역들을 구동하기 위한 신호 배선들 또는 스캔 구동부가 배치될 수 있다. 표시 장치(10)의 베젤(Bezel) 영역은 비표시 영역(NDA)으로 구성될 수 있다.
표시 영역(DA)은 제1 내지 제3 표시 영역들(DA1, DA2, DA3)을 포함할 수 있다. 표시 영역(DA: DA1, DA2, DA3) 각각은 복수의 화소를 포함할 수 있으며, 화면을 표시할 수 있다.
표시 영역(DA: DA1, DA2, DA3)은 표시 패널(100)의 전면부(FS), 제1 벤딩부(SS1), 제2 벤딩부(SS2), 제3 벤딩부(SS3), 제4 벤딩부(SS4), 제1 코너부(CS1), 제2 코너부(CS2), 제3 코너부(CS3), 및 제4 코너부(CS4)에 배치될 수 있다. 이에 따라, 표시 패널(100)의 전면부(FS), 제1 벤딩부(SS1), 제2 벤딩부(SS2), 제3 벤딩부(SS3), 및 제4 벤딩부(SS4) 뿐만 아니라, 제1 코너부(CS1), 제2 코너부(CS2), 제3 코너부(CS3), 및 제4 코너부(CS4)에서도 화상이 표시될 수 있다.
제1 표시 영역(DA1)은 표시 패널(100)의 메인 표시 영역으로 전면부(FS)에 배치될 수 있다. 다만, 이에 제한되는 것은 아니고, 제1 표시 영역(DA1)은 전면부(FS) 뿐만 아니라 제1 벤딩부(SS1)의 적어도 일부 영역, 제2 벤딩부(SS2)의 적어도 일부 영역, 제3 벤딩부(SS3)의 적어도 일부 영역, 및 제4 벤딩부(SS4)의 적어도 일부 영역에 걸쳐 배치될 수도 있다.
제2 표시 영역(DA2)들 각각은 제1 표시 영역(DA1)의 코너들 중 어느 하나의 바깥쪽에 배치될 수 있다. 제2 표시 영역(DA2) 각각은 제1 표시 영역(DA1)과 제3 표시 영역(DA3) 사이에 배치될 수 있다. 제2 표시 영역(DA2)들 각각의 적어도 일부 영역은 코너부들(CS1~CS4) 중 어느 하나에 배치될 수 있다. 또한, 제2 표시 영역(DA2)들 각각의 적어도 일부 영역은 제1 내지 제4 벤딩부들(SS1~SS4) 중 어느 두 개에 배치될 수 있다. 이에 제한되는 것은 아니며, 제2 표시 영역(DA2)의 적어도 일부 영역은 전면부(FS)에 배치될 수도 있다.
후술하겠으나, 제2 표시 영역(DA2)에는 제1 표시 영역(DA1)의 화소들 또는 발광 영역들을 구동하기 위한 신호 배선들 및/또는 스캔 구동부가 배치될 수 있다. 아울러, 제2 표시 영역(DA2)은 상기 신호 배선들 및/또는 스캔 구동부 상부에 배치되는 화소 또는 발광 영역을 포함할 수 있다. 이 경우, 사용자는 제1 표시 영역(DA1)과 제3 표시 영역(DA3) 사이의 비표시 영역을 인지하지 못할 수 있다. 다시 말해서, 제1 표시 영역(DA1)과 제3 표시 영역(DA3) 사이에 화소 또는 발광 영역을 포함하는 제2 표시 영역(DA2)을 배치함으로써, 사용자는 제1 표시 영역(DA1)이 표시하는 화상과 제3 표시 영역(DA3)이 표시하는 화상 사이에 갭(gap)을 인지하지 못하며, 이에 따라, 사용자는 보다 몰입감 있는 화면을 제공받을 수 있다.
제3 표시 영역(DA3)들 각각은 제2 표시 영역(DA2)의 바깥쪽에 배치될 수 있다. 제3 표시 영역(DA3)들 각각의 적어도 일부 영역은 코너부들(CS1~CS4) 중 어느 하나에 배치될 수 있다. 다만, 이에 제한되는 것은 아니며, 제3 표시 영역(DA3) 각각은 제1 내지 제4 벤딩부들(SS1~SS4) 중 적어도 어느 두 개에 배치될 수 있다.
제3 표시 영역(DA3)이 제1 표시 영역(DA1)의 각 코너부에 배치됨에 따라, 벤딩부(SS1, SS2, SS3, SS4) 사이의 영역에서 화면이 표시될 수 있다. 제3 표시 영역(DA3)을 포함하는 표시 장치(10)를 전면(前面)에서 바라보는 경우, 사용자는 표시 장치(10)의 전 영역에서 표시가 되는 것으로 인식할 수 있다. 다시 말해서, 사용자는 실질적으로 베젤이 존재하지 않는 것으로 인식할 수 있으며, 보다 몰입감 있는 화면을 제공받을 수 있다.
비표시 영역(NDA)은 제1 벤딩부(SS1), 제2 벤딩부(SS2), 제3 벤딩부(SS3), 제4 벤딩부(SS4), 제1 코너부(CS1), 제2 코너부(CS2), 제3 코너부(CS3), 및 제4 코너부(CS4)에 걸쳐 배치될 수 있다. 비표시 영역(NDA)은 벤딩부들(SS1, SS2, SS3, SS4)에서 제1 표시 영역(DA1) 및 제3 표시 영역(DA3)의 바깥쪽에 배치될 수 있다. 예를 들어, 비표시 영역(NDA)은 제1 벤딩부(SS1)의 좌측 가장자리, 제2 벤딩부(SS2)의 하측 가장자리, 제3 벤딩부(SS3)의 우측 가장자리, 및 제4 벤딩부(SS4)의 상측 가장자리에 배치될 수 있다.
비표시 영역(NDA)은 코너부들(CS1, CS2, CS3, CS4)에서 제3 표시 영역(DA3)의 바깥쪽에 배치될 수 있다. 예를 들어, 비표시 영역(NDA)은 제1 코너부(CS1)의 상측과 우측이 만나는 코너의 가장자리, 제2 코너부(CS2)의 하측과 우측이 만나는 코너의 가장자리, 제3 코너부(CS3)의 상측과 우측이 만나는 코너의 가장자리, 및 제4 코너부(CS4)의 상측과 좌측이 만나는 코너의 가장자리에 배치될 수 있다.
벤딩부(BA)는 제2 벤딩부(SS2)의 하측으로부터 연장될 수 있다. 벤딩부(BA)는 제2 벤딩부(SS2)와 패드부(PA) 사이에 배치될 수 있다. 벤딩부(BA)의 제1 방향(DR1)의 길이는 제2 벤딩부(SS2)의 제1 방향(DR1)의 길이보다 짧을 수 있다. 벤딩부(BA)는 제2 벤딩부(SS2)의 하측의 제5 벤딩 라인(BL5)을 따라 구부러질 수 있다.
패드부(PA)는 벤딩부(BA)의 하측으로부터 연장될 수 있다. 패드부(PA)의 제1 방향(DR1)의 길이는 벤딩부(BA)의 제1 방향(DR1)의 길이보다 길 수 있으나, 이에 한정되지 않는다. 패드부(PA)의 제1 방향(DR1)의 길이는 벤딩부(BA)의 제1 방향(DR1)의 길이와 실질적으로 동일할 수 있다. 패드부(PA)는 벤딩부(BA)의 하측의 제6 벤딩 라인(BL6)을 따라 구부러질 수 있다. 패드부(PA)는 전면부(FS)의 하면 상에 배치될 수 있다.
패드부(PA) 상에는 통합 구동 회로(IDC)와 패드(PAD)들이 배치될 수 있다. 통합 구동 회로(IDC)는 집적회로(integrated circuit, IC)로 형성될 수 있다. 통합 구동 회로(IDC)는 COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 패드부(PA) 상에 부착될 수 있다. 또는, 통합 구동 회로(IDC)는 패드부(PA)의 패드(PAD)들 상에 배치되는 회로 보드 상에 배치될 수 있다.
통합 구동 회로(IDC)는 패드부(PA)의 패드(PAD)들에 전기적으로 연결될 수 있다. 통합 구동 회로(IDC)는 패드부(PA)의 패드(PAD)들을 통해 디지털 비디오 데이터와 타이밍 신호들을 입력 받을 수 있다. 통합 구동 회로(IDC)는 디지털 비디오 데이터를 아날로그 데이터 전압들로 변환하여 표시 영역들(DA1, DA2, DA3)의 데이터 배선들로 출력할 수 있다.
도 4는 일 실시예에 따른 표시 장치를 보여주는 단면도이다. 도 4에는 도 2의 Ⅰ-Ⅰ'를 따라 절단한 표시 장치(10)의 일 예가 나타나 있다.
도 4를 참조하면, 표시 장치(10)는 표시 패널(100) 이외에 커버 윈도우(CW)와 반사 방지 부재(PF)를 더 포함할 수 있다. 표시 패널(100)은 기판(SUB), 표시층(DISL), 센서 전극층(SENL)을 포함할 수 있다. 반사 방지 부재(PF)는 표시 패널(100) 상에 배치되고, 커버 윈도우(CW)는 반사 방지 부재(PF) 상에 배치될 수 있다.
기판(SUB)은 기판(SUB) 상에 배치되는 구성들을 지지할 수 있다. 기판(SUB)은 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉시블(flexible) 기판을 포함할 수 있다. 예를 들어, 기판(SUB)은 폴리이미드(polyimide: PI)를 포함할 수 있다. 또는, 기판(SUB)은 금속 재질의 물질을 포함할 수도 있다. 또한, 기판(SUB)의 일부 영역만 플렉시블하거나, 기판(SUB)의 전체 영역이 플렉시블 할 수 있다.
도시하진 않았으나, 기판(SUB)은 복수의 적층 구조를 가질 수 있다. 예를 들어, 기판(SUB)은 순차 적층된 제1 기판(미도시)과 제2 기판(미도시)을 포함할 수 있으며, 제1 기판과 제2 기판 사이에 배치된 서브 버퍼막(미도시)를 더 포함할 수 있다.
기판(SUB) 상에는 표시층(DISL)이 배치될 수 있다. 표시층(DISL) 에는 발광 소자 뿐만 아니라 발광 소자를 구동하는 박막 트랜지스터(TFT, Thin film transistor), 이와 전기적으로 연결된 스캔 배선들, 데이터 배선들, 전원 배선들 등이 배치될 수 있다. 또한, 발광 소자를 봉지하기 위한 봉지층을 포함할 수 있다. 이에 대한 자세한 설명은 후술한다.
표시층(DISL) 상에는 센서 전극층(SENL)이 배치될 수 있다. 센서 전극층(SENL)은 센서 전극들을 포함할 수 있다. 센서 전극층(SENL)은 센서 전극들을 이용하여 사람 또는 물체의 터치를 감지할 수 있다. 센서 전극층(SENL)은 표시층(DISL)과 일체로 제공될 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 센서 전극층(SENL)은 별도의 필름 또는 패널의 형태로 제공되고, 표시층(DISL) 상에 배치될 수도 있다.
센서 전극층(SENL) 상에는 반사 방지 부재(PF)가 배치될 수 있다. 반사 방지 부재(PF)는 편광 필름의 형태로 부착될 수 있다. 반사 방지 부재(PF)는 통과하는 빛을 편광시킬 수 있다. 반사 방지 부재(PF)는 외광 반사를 감소시키는 역할을 할 수 있다. 다만, 이에 제한되는 것은 아니고, 반사 방지 부재(PF)는 표시 패널(100) 내부에 반사 방지층의 형태로 적층될 수도 있다. 이 경우, 반사 방지 부재(PF)는 특정 파장의 빛을 선택적으로 투광하는 컬러 필터 등을 포함할 수도 있다.
반사 방지 부재(PF) 상에는 커버 윈도우(CW)가 배치될 수 있다. 커버 윈도우(CW)는 하부의 구성들을 외부의 충격 등으로부터 보호하는 역할을 수행할 수 있다. 커버 윈도우(CW)는 OCA(optically clear adhesive) 필름 또는 OCR(optically clear resin) 같은 투명 접착 부재에 의해 반사 방지 부재(PF) 상에 부착될 수 있다. 커버 윈도우(CW)는 유리와 같은 무기물일 수도 있고, 플라스틱 또는 고분자 재료와 같은 유기물일 수도 있다.
벤딩부(BA)는 제5 벤딩 라인(BL5)에서 벤딩되어 제2 벤딩부(SS2)의 하면에 배치될 수 있다. 패드부(PA)는 제6 벤딩 라인(BL6)에서 벤딩되어 전면부(FS)의 하면 상에 배치될 수 있다. 패드부(PA)는 접착 부재(ADH)에 의해 전면부(FS)의 하면에 부착될 수 있다. 접착 부재(ADH)는 압력 민감 점착제(pressure sensitive adhesive)일 수 있다.
도 5는 일 실시예에 따른 제1 표시 영역의 레이아웃도이다. 도 5에서는 제1 표시 영역(DA1)의 복수의 제1 화소(PX1)과 센서 전극층(도 4의 SENL)의 구동 전극(TE)들과 감지 전극(RE)들을 예시하였다. 도 5에서는 사용자의 터치를 감지하기 위해 두 종류의 센서 전극들, 즉 구동 전극(TE)들과 감지 전극(RE)들을 포함하는 상호 용량 방식의 터치 전극인 것을 예시하였다. 도 5에서는 설명의 편의를 위해 제1 방향(DR1)으로 인접한 두 개의 감지 전극(RE)들과 제2 방향(DR2)으로 인접한 두 개의 구동 전극(TE)들만 도시하였다.
도 5를 참조하면, 구동 전극(TE)들과 감지 전극(RE)들은 서로 전기적으로 분리될 수 있다. 구동 전극(TE)들과 감지 전극(RE)들은 동일한 층에 형성되므로 서로 이격 배치될 수 있다. 구동 전극(TE)과 감지 전극(RE) 사이에는 갭이 형성될 수 있다.
감지 전극(RE)들은 제1 방향(DR1)으로 전기적으로 연결될 수 있다. 구동 전극(TE)들은 제2 방향(DR2)으로 전기적으로 연결될 수 있다. 감지 전극(RE)들과 구동 전극(TE)들이 그들의 교차부에서 전기적으로 분리되기 위해, 제2 방향(DR2)으로 서로 인접한 구동 전극(TE)들은 연결 전극(BE1)들을 통해 전기적으로 연결될 수 있다.
연결 전극(BE1)은 구동 전극(TE)들 및 감지 전극(RE)들과 상이한 층에 형성되며, 제1 터치 콘택홀(TCNT1, 도 6 참조)을 통해 구동 전극(TE)들과 접속될 수 있다. 연결 전극(BE1)은 제1 터치 콘택홀(TCNT1)들을 통해 서로 이격된 구동 전극(TE)들과 전기적으로 연결되며, 상기 구동 전극(TE)들은 연결 전극(BE1)을 통해 전기적으로 연결될 수 있다.
구동 전극(TE)들과 감지 전극(RE)들 각각은 메쉬 구조 또는 그물망 구조의 평면 형태를 가질 수 있으나, 이에 제한되는 것은 아니다.
제1 표시 영역(DA1)은 화상을 표시하기 위한 복수의 제1 화소(PX1)를 포함할 수 있다. 복수의 제1 화소(PX1) 각각은 복수의 발광 영역들(EA1, EA2, EA3, EA4)을 포함할 수 있다. 예를 들어, 복수의 제1 화소(PX1) 각각은 제1 발광 영역(EA1), 제2 발광 영역(EA2), 제3 발광 영역(EA3), 및 제4 발광 영역(EA4)을 포함할 수 있다. 제1 발광 영역(EA1), 제2 발광 영역(EA2), 제3 발광 영역(EA3), 및 제4 발광 영역(EA4)은 서로 다른 색을 발광할 수 있으나, 이에 제한되는 것은 아니다.
구동 전극(TE)들, 감지 전극(RE)들, 및 연결 전극(BE1)들이 평면 상 메쉬 구조 또는 그물망 구조로 형성되므로, 발광 영역들(EA1, EA2, EA3, EA4)은 제3 방향(DR3)에서 구동 전극(TE)들, 감지 전극(RE)들, 및 연결 전극(BE1)들과 중첩하지 않을 수 있다. 따라서, 발광 영역들(EA1, EA2, EA3, EA4)들로부터 발광된 광이 구동 전극(TE)들, 감지 전극(RE)들, 및 연결 전극(BE1)들에 의해 차단됨으로써, 광의 휘도가 감소되는 것을 방지하거나 줄일 수 있다.
도 6은 도 5의 Ⅵ-Ⅵ' 선을 따라 절단한 단면도이다.
도 6을 참조하면, 기판(SUB) 상에는 표시층(DISL)이 배치되며, 표시층(DISL)은 박막 트랜지스터층(TFTL), 발광 소자층(EML), 및 봉지층(TFEL)을 포함할 수 있다. 표시층(DISL) 상에는 구동 전극(TE)들, 감지 전극(RE)들, 및 연결 전극(BE1)들을 포함하는 센서 전극층(SENL)이 배치될 수 있다. 복수의 제1 화소(PX1) 각각은 제1 박막 트랜지스터(ST1)와 제1 발광 소자(LEL1)를 포함할 수 있다.
기판(SUB) 상에는 제1 박막 트랜지스터(ST1)들을 포함하는 박막 트랜지스터층(TFTL)이 배치될 수 있다. 박막 트랜지스터층(TFTL)은 제1 박막 트랜지스터(ST1), 제1 연결 전극(ANDE1), 제1 버퍼막(BF1), 게이트 절연막(130), 제1 층간 절연막(141), 제2 층간 절연막(142), 제1 평탄화막(150), 및 제2 평탄화막(160)을 포함할 수 있다.
기판(SUB) 상에는 제1 버퍼막(BF1)이 배치될 수 있다. 제1 버퍼막(BF1)은 하부에서 침투할 수 있는 불순물 등을 차단하며, 상부에 배치되는 구성들의 접착력을 향상시키고, 평탄화 역할을 수행할 수 있다. 제1 버퍼막(BF1)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
제1 버퍼막(BF1) 상에는 제1 박막 트랜지스터(ST1)가 배치될 수 있다. 제1 박막 트랜지스터(ST1)는 제1 액티브층(ACT1), 제1 게이트 전극(G1), 제1 소스 전극(S1), 및 제1 드레인 전극(D1)을 포함할 수 있다.
제1 버퍼막(BF1) 상에는 제1 박막 트랜지스터(ST1)의 제1 액티브층(ACT1)이 배치될 수 있다. 제1 액티브층(ACT1)은 다결정 실리콘, 단결정 실리콘, 저온 다결정 실리콘, 비정질 실리콘과 같은 실리콘 반도체를 포함할 수 있다. 제1 액티브층(ACT1)은 제1 게이트 전극(G1)과 두께 방향(제3 방향(DR3))으로 중첩하는 영역에서 채널 영역, 및 상기 채널 영역 일측 및 타측에 배치되는 소스/드레인 영역을 포함할 수 있다.
제1 박막 트랜지스터(ST1)의 제1 액티브층(ACT) 상에는 게이트 절연막(130)이 배치될 수 있다. 게이트 절연막(130)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
게이트 절연막(130) 상에는 제1 박막 트랜지스터(ST1)의 제1 게이트 전극(G1)과 제1 커패시터 전극(CAE1)이 배치될 수 있다. 제1 박막 트랜지스터(ST1)의 제1 게이트 전극(G1)은 제3 방향(DR3)에서 제1 액티브층(ACT1)과 중첩할 수 있다. 제1 커패시터 전극(CAE1)은 제3 방향(DR3에서 제2 커패시터 전극(CAE2)과 중첩할 수 있다. 제1 게이트 전극(G1)과 제1 커패시터 전극(CAE1)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제1 게이트 전극(G1)과 제1 커패시터 전극(CAE1) 상에는 제1 층간 절연막(141)이 배치될 수 있다. 제1 층간 절연막(141)은 무기막을 포함할 수 있다.
제1 층간 절연막(141) 상에는 제2 커패시터 전극(CAE2)이 배치될 수 있다. 제2 커패시터 전극(CAE2)은 제3 방향(DR3)에서 제1 커패시터 전극(CAE1)과 중첩할 수 있다. 제1 커패시터 전극(CAE1), 제2 커패시터 전극(CAE2), 및 제1 층간 절연막(141)에 의해 커패시터가 형성될 수 있다. 제2 커패시터 전극(CAE2)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제2 커패시터 전극(CAE2) 상에는 제2 층간 절연막(142)이 배치될 수 있다. 제2 층간 절연막(142)은 무기막을 포함할 수 있다.
제2 층간 절연막(142) 상에는 제1 박막 트랜지스터(ST1)의 제1 소스 전극(S1)과 제1 드레인 전극(D1)이 배치될 수 있다. 제1 소스 전극(S1)과 제1 드레인 전극(D1)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제1 박막 트랜지스터(ST1)의 제1 소스 전극(S1)은 게이트 절연막(130), 제1 층간 절연막(141), 및 제2 층간 절연막(142)을 관통하는 콘택홀을 통해 제1 액티브층(ACT1)의 채널 영역의 일 측에 배치된 도전 영역에 연결될 수 있다. 제1 박막 트랜지스터(ST1)의 제1 드레인 전극(D1)은 게이트 절연막(130), 제1 층간 절연막(141), 및 제2 층간 절연막(142)을 관통하는 콘택홀을 통해 제1 액티브층(ACT1)의 채널 영역의 타 측에 배치된 도전 영역에 연결될 수 있다.
제1 소스 전극(S1)과 제1 드레인 전극(D1) 상에는 박막 트랜지스터들로 인한 단차를 평탄하게 하기 위한 제1 평탄화막(150)이 배치될 수 있다. 제1 평탄화막(150)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
제1 평탄화막(150) 상에는 제1 연결 전극(ANDE1)이 배치될 수 있다. 제1 연결 전극(ANDE1)은 제1 평탄화막(150)을 관통하는 콘택홀을 통해 제1 박막 트랜지스터(ST1)의 제1 소스 전극(S1) 또는 제1 드레인 전극(D1)에 연결될 수 있다. 제1 연결 전극(ANDE1)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제1 연결 전극(ANDE1) 상에는 제2 평탄화막(160)이 배치될 수 있다. 제2 평탄화막(160)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막을 포함할 수 있다.
제2 평탄화막(160) 상에는 배리어막(161)이 배치될 수 있다. 배리어막(161)은 무기막을 포함할 수 있다.
박막 트랜지스터층(TFTL) 상에는 발광 소자층(EML)이 배치된다. 발광 소자층(EML)은 제1 발광 소자(LEL1)와 화소 정의막(180)을 포함할 수 있다.
제1 발광 소자(LEL1)들 각각은 화소 전극(171), 발광층(172), 및 공통 전극(173)을 포함할 수 있다. 발광 영역들(EA1, EA2, EA3, EA4) 각각은 화소 전극(171), 발광층(172), 및 공통 전극(173)이 순차적으로 적층되어 화소 전극(171)으로부터의 정공과 공통 전극(173)으로부터의 전자가 발광층(172)에서 서로 결합되어 발광하는 영역을 나타낸다. 이 경우, 화소 전극(171)은 애노드 전극이고, 공통 전극(173)은 캐소드 전극일 수 있다. 제1 발광 영역(EA1), 제2 발광 영역(EA2), 및 제4 발광 영역(EA4)은 도 6에 도시된 제3 발광 영역(EA3)과 실질적으로 동일할 수 있다.
화소 전극(171)은 배리어막(161) 상에 배치될 수 있다. 화소 전극(171)은 배리어막(161)과 제2 평탄화막(160)을 관통하는 콘택홀을 통해 제1 연결 전극(ANDE1)에 접속될 수 있다.
발광층(172)을 기준으로 공통 전극(173) 방향으로 발광하는 상부 발광(top emission) 구조에서 화소 전극(171)은 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 알루미늄(Al)의 단일층으로 형성되거나, 반사율을 높이기 위해 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)로 형성될 수 있다. APC 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu)의 합금이다.
화소 정의막(180)은 표시 화소들의 발광 영역들(EA1, EA2, EA3, EA4)을 정의하는 역할을 한다. 이를 위해, 화소 정의막(180)은 배리어막(161) 상에서 화소 전극(171)의 일부 영역을 노출하도록 형성될 수 있다. 화소 정의막(180)은 화소 전극(171)의 가장자리를 덮을 수 있다. 화소 정의막(180)은 배리어막(161)과 제2 평탄화막(160)을 관통하는 콘택홀에 배치될 수 있다. 이로 인해, 배리어막(161)과 제2 평탄화막(160)을 관통하는 콘택홀은 화소 정의막(180)에 의해 채워질 수 있다. 화소 정의막(180)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
화소 정의막(180)에 의해 노출되는 화소 전극(171) 상에는 발광층(172)이 배치된다. 발광층(172)은 유기 물질을 포함하여 소정의 색을 발광할 수 있다. 예를 들어, 발광층(172)은 정공 주입/수송층(hole Injection/transporting layer), 유기 물질층, 및 전자 주입/수송층(electron Injection/transporting layer)을 포함할 수 있다. 유기 물질층은 호스트와 도펀트를 포함할 수 있다. 유기 물질층은 소정의 광을 발광하는 물질을 포함할 수 있으며, 인광 물질 또는 형광 물질을 이용하여 형성될 수 있다.
공통 전극(173)은 발광층(172) 상에 배치된다. 공통 전극(173)은 발광층(172)을 덮을 수 있다. 공통 전극(173)은 표시 화소들에 공통적으로 형성되는 공통층일 수 있다. 공통 전극(173) 상에는 캡핑층(capping layer)이 형성될 수 있다.
상부 발광 구조에서 공통 전극(173)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 도전 물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 공통 전극(173)이 반투과 금속물질로 형성되는 경우, 마이크로 캐비티(micro cavity)에 의해 출광 효율이 높아질 수 있다.
발광 소자층(EML) 상에는 봉지층(TFEL)이 형성될 수 있다. 봉지층(TFEL)은 발광 소자층(EML)에 산소 또는 수분이 침투되는 것을 방지하기 위해 적어도 하나의 무기막을 포함할 수 있다. 또한, 봉지층(TFEL)은 이물(particle)로부터 발광 소자층(EML)을 보호하기 위해 적어도 하나의 유기막을 포함할 수 있다.
예를 들어, 박막 봉지층(TFEL)은 공통 전극(173) 상에 배치되는 제1 봉지 무기막(191), 제1 봉지 무기막(191) 상에 배치되는 봉지 유기막(192), 및 봉지 유기막(192) 상에 배치되는 제2 봉지 무기막(193)을 포함할 수 있다. 제1 봉지 무기막(191)과 제2 봉지 무기막(193)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 및 알루미늄옥사이드층 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다. 유기막은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 중 적어도 어느 하나를 포함할 수 있다.
박막 봉지층(TFEL) 상에는 센서 전극층(SENL)이 배치된다. 센서 전극층(SENL)은 오버 코트막(OC), 제1 터치 무기막(TINS1), 제2 터치 무기막(TINS2), 터치 유기막(TINS3)을 포함하며, 구동 전극(TE)들, 감지 전극(RE)들, 및 연결 전극(BE1)들을 포함할 수 있다.
박막 봉지층(TFEL) 상에는 오버 코트막(OC)이 배치될 수 있다. 오버 코트막(OC)은 적어도 하나의 무기막을 포함할 수 있다. 예를 들어, 오버 코트막(OC)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
오버 코트막(OC) 상에는 제1 터치 무기막(TINS1)이 배치될 수 있다. 제1 터치 무기막(TINS1)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
제1 터치 무기막(TINS1) 상에는 연결 전극(BE1)들이 배치될 수 있다. 연결 전극(BE1)들은 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 알루미늄(Al)의 단일층으로 형성되거나, 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)로 형성될 수 있다.
연결 전극(BE1)들 상에는 제2 터치 무기막(TINS2)이 배치될 수 있다. 제2 터치 무기막(TINS2)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
제2 터치 무기막(TINS2) 상에는 구동 전극(TE)들과 감지 전극(RE)들이 배치될 수 있다. 구동 전극(TE)들과 감지 전극(RE)들은 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 알루미늄(Al)의 단일층으로 형성되거나, 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)로 형성될 수 있다.
구동 전극(TE)들과 감지 전극(RE)들 상에는 터치 유기막(TINS3)이 배치될 수 있다. 터치 유기막(TINS3)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 또는 폴리이미드 수지(polyimide resin)일 수 있다.
도 7은 도 3의 A 영역을 확대한 확대도이다. 도 7은 일 실시예에 따른 표시 패널(100)의 제1 코너부(CS1)에 배치된 표시 영역(DA: DA1, DA2, DA3)과 비표시 영역(NDA)을 상세히 보여주는 레이아웃도를 도시한다.
도 7을 참조하면, 제1 벤딩 라인(BL1)과 제2 벤딩 라인(BL2)의 교차점(CRP)은 제2 표시 영역(DA2)에 배치될 수 있다. 이 경우, 제1 표시 영역(DA1)은 전면부(FS), 제1 벤딩부(SS1), 제2 벤딩부(SS2), 및 제1 코너부(CS1)에 배치될 수 있다. 제2 표시 영역(DA2)은 제1 벤딩부(SS1), 제2 벤딩부(SS2), 및 제1 코너부(CS1)에 배치될 수 있다. 제2 표시 영역(DA2)은 전면부(FS), 제1 벤딩부(SS1), 제2 벤딩부(SS2), 및 제1 코너부(CS1)에 배치될 수 있다. 제3 표시 영역(DA3)은 제1 벤딩부(SS1), 제2 벤딩부(SS2), 및 제1 코너부(CS1)에 배치될 수 있다. 비표시 영역(NDA)은 제1 벤딩부(SS1), 제2 벤딩부(SS2), 및 제1 코너부(CS1)에 배치될 수 있다.
한편, 제1 벤딩 라인(BL1)과 제2 벤딩 라인(BL2)의 교차점(CRP)의 위치는 이에 제한되지 않으며, 제1 표시 영역(DA1) 또는 제3 표시 영역(DA3)에 배치될 수도 있다.
기판(SUB)은 기저부(BS)와 절개 패턴(CP)을 포함할 수 있다. 기판(SUB)의 기저부(BS)는 전면부(FS), 벤딩부(SS1, SS2, SS3, SS4)에 걸쳐 배치될 수 있다. 기저부(BS)는 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)에 걸쳐 배치될 수 있다. 기저부(BS) 상에는 제1 화소(PX1) 및 제2 화소(PX2)가 배치되며, 제1 댐(DAM1)이 배치될 수 있다. 제1 댐(DAM1)은 기저부(BS)의 테두리를 따라 배치될 수 있다.
절개 패턴(CP)은 기저부(BS)로부터 돌출될 수 있다. 절개 패턴(CP)의 일단은 기저부(BS)와 연결될 수 있다. 절개 패턴(CP)이 기저부(BS)와 연결된 부분을 제외한 나머지 영역은 노출될 수 있다. 다시 말해서, 절개 패턴(CP)이 기저부(BS)와 연결된 부분을 제외한 나머지 영역은 기저부(BS)와 분리되고, 인접하는 절개 패턴(CP)과 적어도 일부 영역이 분리될 수 있다. 절개 패턴(CP)은 제3 표시 영역(DA3)에 배치될 수 있다. 절개 패턴(CP)은 복수로 제공될 수 있다.
복수로 제공된 절개 패턴(CP)은 각 코너부(CS1, CS2, CS3, CS4) 중 적어도 어느 하나에 배치될 수 있다. 이에 제한되는 것은 아니고, 복수의 절개 패턴(CP)의 일부는 벤딩부(SS1, SS2, SS3, SS4) 중 어느 하나에 배치될 수 있다. 제2 댐(DAM2, 도 8 참조)은 각각의 절개 패턴(CP) 상에 배치되며, 절개 패턴(CP) 각각의 테두리를 따라 배치될 수 있다. 제2 댐(DAM2, 도 8 참조)의 평면상 형상은 절개 패턴(CP)의 평면상 형상에 상응할 수 있으나, 이에 제한되는 것은 아니다.
복수의 절개 패턴(CP)이 돌출되는 기저부(BS)의 끝단은 곡선을 포함할 수 있으나, 이에 제한되는 것은 아니다, 이에 따라, 복수의 절개 패턴(CP) 각각이 돌출되는 방향은 상이할 수 있다. 각 절개 패턴(CP)이 기저부(CS)로부터 돌출된 방향의 길이는 돌출된 방향과 수직한 방향의 폭보다 클 수 있다.
절개 패턴(CP) 각각은 기저부(BS)로부터 돌출되고, 기저부(BS)와 연결될 수 있다. 전개도상, 상호 인접한 절개 패턴(CP)은 적어도 일부 영역에서 서로 이격될 수 있다.
절개 패턴(CP) 각각의 폭은 비표시 영역(NDA)을 향할수록 작아질 수 있다. 이 경우, 절개 패턴(CP) 각각은 평면상 사다리꼴의 형상을 포함할 수 있으나, 이에 제한되는 것은 아니다. 절개 패턴(CP) 각각이 사다리꼴의 형상을 포함하는 경우, 상기 사다리꼴의 일 변은 기저부(BS)와 연결되며, 나머지 세변은 다른 구성과 연결되지 않으며, 분리될 수 있다.
복수의 절개 패턴(CP)은 서로 대향할 수 있다. 다시 말해서, 복수의 절개 패턴(CP)은 절개부(CG)를 사이에 두고 서로 이격될 수 있고, 각 절개 패턴(CP)의 측면은 서로 대향할 수 있다. 전개도 상 서로 인접하는 절개 패턴(CP) 사이의 간격은 비표시 영역(NDA)을 향할수록 증가할 수 있다.
절개 패턴(CP)이 벤딩되는 경우, 서로 인접한 절개 패턴(CP) 사이의 간격은 줄어들거나, 서로 인접한 절개 패턴(CP)은 직접 접촉할 수 있다. 서로 인접한 절개 패턴(CP)은 직접 접촉하는 경우, 서로 인접한 절개 패턴(CP) 사이에서 물리적인 계면(또는 경계)이 위치할 수 있다. 다만, 이에 제한되는 것은 아니고, 절개 패턴(CP)이 벤딩되는 경우, 서로 인접한 절개 패턴(CP)은 서로 중첩(overlap)할 수도 있다. 나아가, 절개 패턴(CP)이 벤딩되는 경우, 각 절개 패턴(CP) 상에 배치된 제3 화소(PX3) 사이의 간격은 감소할 수 있다.
또한, 복수의 절개 패턴(CP) 중 최외곽에 위치하는 절개 패턴(CP)은 벤딩시, 인접하는 벤딩부(SS1, SS2, SS3, SS4)에 배치된 기저부(BS)와 직접 접촉할 수 있다. 이 경우, 절개 패턴(CP)과 상기 절개 패턴(CP)과 인접하고, 벤딩부(SS1, SS2, SS3, SS4)에 배치된 기저부(BS) 사이에는 물리적인 계면(또는 경계)이 위치할 수 있다.
절개부(CG)에 의해, 서로 인접한 절개 패턴(CP)들은 적어도 일부 영역에서 이격 배치될 수 있다. 절개부(CG)에 의해 서로 인접한 절개 패턴(CP)들 사이에 공간이 마련될 수 있다. 이로 인해, 제1 코너부(CS1)가 복곡률을 갖더라도, 제1 코너부(CS1)의 연신과 수축이 가능하므로, 절개부(CG)들에 의해 제1 코너부(CS1)에 인가되는 스트레인은 줄어들 수 있다. 절개 패턴(CP)들은 표시 패널(100)의 기판(도 4의 SUB)을 레이저에 의해 절개함으로써 형성될 수 있으나, 이에 제한되는 것은 아니다.
제3 표시 영역의 외측의 곡률은 내측의 곡률보다 클 수 있다. 예를 들어, 제3 표시 영역(DA3)은 초승달의 평면 형태를 가질 수 있다. 이로 인해, 제1 코너부(CS1)에서 절개 패턴(CP)들의 면적은 상이할 수 있다. 또한, 제1 코너부(CS1)에서 절개 패턴(CP)들 각각이 돌출된 길이는 상이할 수 있다. 제1 코너부(CS1)에서 절개 패턴(CP)들 각각이 돌출된 길이는 절개 패턴(CP)과 제2 표시 영역(DA2)이 접하는 위치에서 절개 패턴(CP)과 비표시 영역(NDA)이 접하는 위치 사이의 최소 길이와 실질적으로 동일할 수 있다.
표시 패널(100)은 제1 댐(DAM1)을 더 포함할 수 있다. 제1 댐(DAM1)은 제1 표시 영역(DA1)을 둘러싸도록 배치될 수 있다. 제1 댐(DAM1)은 제2 표시 영역(DA2)과 비표시 영역(NDA)에 걸쳐 배치될 수 있다. 제1 댐(DAM1)은 제1 코너부(CS1), 제1 벤딩부(SS1), 및 제2 벤딩부(SS2)에 걸쳐 배치될 수 있다. 또한, 도시하진 않았으나, 제1 댐(DAM1)은 제2 내지 제4 코너부(CS2, CS3, CS4)와 제3 및 제4 벤딩부(SS3, SS4)에도 배치될 수 있다. 제1 댐(DAM1)에 대한 자세한 설명은 후술한다.
도 8은 도 7의 B 영역을 확대한 확대도이다. 도 9는 도 8의 Ⅸ-Ⅸ' 선을 따라 자른 단면도이다. 도 10은 도 8의 Ⅹ-Ⅹ' 선을 따라 자른 단면도이다. 도 11은 도 8의 ⅩⅠ-ⅩⅠ' 선을 따라 자른 단면도이다. 도 8은 일 실시예에 따른 표시 패널(100)의 제1 코너부(CS1)에 배치된 제2 및 제3 표시 영역(DA2, DA3)을 보다 상세히 도시한다.
도 8 내지 도 11을 더 참조하면, 제2 표시 영역(DA2)은 복수의 제2 화소(PX2)를 포함하며, 제3 표시 영역(DA3)은 복수의 제3 화소(PX3)을 포함할 수 있다. 복수의 제2 화소(PX2) 각각은 복수의 발광 영역들(EA1', EA2', EA3')을 포함할 수 있으며, 복수의 제3 화소(PX3) 각각은 복수의 발광 영역들(EA1'', EA2'', EA3'')을 포함할 수 있다.
제2 표시 영역(DA2)은 제2 박막 트랜지스터(ST2) 및 스캔 구동 트랜지스터(SDT)를 포함할 수 있다. 제2 박막 트랜지스터(ST2)는 제2 화소(PX2)를 구동하며, 스캔 구동 트랜지스터(SDT)는 제1 화소(PX1)를 구동할 수 있다.
제2 표시 영역(DA2)에는 구동 전압 배선(VSL)이 더 배치될 수 있다. 구동 전압 배선(VSL)은 제1 표시 영역(DA1)의 제1 화소(PX1)에 구동 전압을 인가할 수 있다. 다만, 이에 제한되는 것은 아니고, 구동 전압 배선(VSL)은 제2 표시 영역(DA2)의 제2 화소(PX2) 및 제3 표시 영역(DA3)의 제3 화소(PX3) 중 적어도 어느 하나에 구동 전압을 인가할 수도 있다.
구동 전압 배선(VSL)은 제2 표시 영역(DA2) 뿐만 아니라 비표시 영역(NDA)에도 배치될 수 있다. 다시 말해서, 구동 전압 배선(VSL)은 제2 표시 영역(DA2)과 비표시 영역(NDA)에 걸쳐 배치될 수 있다. 또한, 구동 전압 배선(VSL)은 제3 표시 영역(DA3)에도 배치될 수 있다. 이 경우, 구동 전압 배선(VSL)은 제1 댐(DAM1) 및 제2 댐(DAM2)과 두께 방향(제3 방향(DR3))으로 중첩할 수 있다.
구동 전압 배선(VSL)은 제1 평탄화막(150) 상에 배치될 수 있으며, 구동 전압 배선(VSL) 상에는 식각 방지 패턴(EST) 및 제1 댐(DAM1)과 제2 댐(DAM2)이 배치될 수 있다. 구동 전압 배선(VSL)은 제1 연결 전극(ANDE1)과 동일한 층에 형성될 수 있으나, 이에 제한되는 것은 아니다.
제2 표시 영역(DA2)은 화소 구동부(PXD)를 더 포함할 수 있다. 화소 구동부(PXD)는 제2 표시 영역(DA2)에서 제1 표시 영역(DA1) 측에 인접한 영역에 배치될 수 있으나, 이에 제한되는 것은 아니다. 제2 박막 트랜지스터(ST2)들은 화소 구동부(PXD)에 배치될 수 있다. 다만, 이에 제한되는 것은 아니며, 화소 구동부(PXD)에는 스캔 구동부의 스캔 구동 트랜지스터(SDT)들이 더 배치될 수도 있다.
스캔 구동 트랜지스터(SDT)는 제2 표시 영역(DA2)에 배치되고, 제2 화소(PX2) 하부에 배치될 수 있으나, 이에 제한되는 것은 아니다.
스캔 구동 트랜지스터(SDT)는 스캔 액티브층(SACT), 스캔 게이트 전극(SG), 스캔 소스 전극(SS), 및 스캔 드레인 전극(SD)을 포함할 수 있다. 스캔 구동 트랜지스터(SDT)는 스캔 액티브층(SACT), 스캔 게이트 전극(SG), 스캔 소스 전극(SS), 및 스캔 드레인 전극(SD)은 제1 박막 트랜지스터(ST1)의 제1 액티브층(ACT1), 제1 게이트 전극(G1), 제1 소스 전극(S1), 및 제1 드레인 전극(D1)과 실질적으로 동일하므로, 제2 박막 트랜지스터(ST2)에 대한 설명은 생략한다.
제2 박막 트랜지스터(ST2)는 제2 액티브층(ACT2), 제2 게이트 전극(G2), 제2 소스 전극(S2), 및 제2 드레인 전극(D2)을 포함할 수 있다. 제2 박막 트랜지스터(ST2)의 제2 액티브층(ACT2), 제2 게이트 전극(G2), 제2 소스 전극(S2), 및 제2 드레인 전극(D2)은 도 6의 제1 박막 트랜지스터(ST1)의 제1 액티브층(ACT1), 제1 게이트 전극(G1), 제1 소스 전극(S1), 및 제1 드레인 전극(D1)과 실질적으로 동일하므로, 제2 박막 트랜지스터(ST2)에 대한 설명은 생략한다.
표시 패널(10)은 화소 연결 배선(PXC)을 더 포함할 수 있다. 화소 연결 배선(PXC)은 일 방향으로 연장될 수 있다. 다시 말해서, 화소 연결 배선(PXC)은 화소 구동부(PXD)의 외측에서 화소 구동부(PXD)의 내측까지 연장될 수 있다. 화소 연결 배선(PXC1)은 제3 방향(DR3)에서 적어도 하나의 스캔 구동 트랜지스터(SDT)와 중첩할 수 있다.
화소 연결 배선(PXC)은 제1 구동 콘택홀(DCT1)을 통해 제2 박막 트랜지스터(ST2)의 제2 드레인 전극(D2)에 연결될 수 있다. 제1 구동 콘택홀(DCT1)은 제1 평탄화막(150)을 관통하여 제2 박막 트랜지스터(ST2)의 제2 드레인 전극(D2)을 노출하는 홀일 수 있다.
제1 발광 영역(EA1')의 화소 전극(171')은 제1 화소 콘택홀(PCT1)을 통해 화소 연결 배선(PXC)에 연결될 수 있다. 단면도상 제1 발광 영역(EA1')의 화소 전극(171')과 화소 연결 배선(PXC)이 전기적으로 연결된 것을 도시하였으나, 이에 대한 설명은 제2 발광 영역(EA2')의 화소 전극(171')과 제3 발광 영역(EA3')의 화소 전극(171')에도 적용될 수 있다.
화소 연결 배선 (PXC)은 제1 연결 전극(ANDE1)과 동일한 층에 배치되고, 제1 연결 전극(ANDE1)과 동일한 물질로 형성될 수 있다. 예를 들어, 화소 연결 배선(PXC)은 제1 평탄화막(150) 상에 배치될 수 있다. 화소 연결 배선(PXC) 상에는 제2 평탄화막(160)이 배치될 수 있다.
제2 발광 소자(LEL2)의 화소 전극(171')은 제1 화소 콘택홀(PCT1)을 통해 화소 연결 배선(PXC)에 연결될 수 있다. 제1 화소 콘택홀(PCT1)은 제2 평탄화막(160)을 관통하여 화소 연결 배선(PXC)을 노출하는 홀일 수 있다.
제3 표시 영역(DA3)은 제3 박막 트랜지스터(ST3)들을 포함할 수 있다. 제3 박막 트랜지스터(ST3)는 제3 액티브층(ACT3), 제3 게이트 전극(G3), 제3 소스 전극(S3), 및 제3 드레인 전극(D3)을 포함할 수 있다. 제3 박막 트랜지스터(ST3)의 제3 액티브층(ACT3), 제3 게이트 전극(G3), 제3 소스 전극(S3), 및 제3 드레인 전극(D3)은 도 6의 제1 박막 트랜지스터(ST1)의 제1 액티브층(ACT1), 제1 게이트 전극(G1), 제1 소스 전극(S1), 및 제1 드레인 전극(D1)과 실질적으로 동일하므로, 제3 박막 트랜지스터(ST3)에 대한 자세한 설명은 생략한다.
발광 소자층(EML)의 제3 발광 소자(LEL3)들은 도 6의 발광 소자층(EML)의 제1 발광 소자(LEL1)들과 실질적으로 동일하므로, 발광 소자층(EML)의 제3 발광 소자(LEL3)들에 대한 설명은 생략한다.
또한, 절개 패턴(CP)의 절개면 또는 측면 상에는 제1 봉지 무기막(191)과 제2 봉지 무기막(193)이 배치될 수 있다. 예를 들어, 절개 패턴(CP)의 기판(SUB), 제1 버퍼막(BF1), 게이트 절연막(130), 제1 층간 절연막(141), 제2 층간 절연막(142), 제1 평탄화막(150)의 절개면 또는 측면 상에는 제1 봉지 무기막(191)과 제2 봉지 무기막(193)이 배치될 수 있다. 이로 인해, 절개 패턴(CP)의 절개면 또는 측면을 통해 수분 또는 산소가 유입되어 발광층(172")이 손상되는 것을 방지할 수 있다.
제1 댐(DAM1)은 제2 표시 영역(DA2)에서 제2 화소(PX2)의 외측에 배치될 수 있다. 다시 말해서, 제1 댐(DAM1)은 제2 표시 영역(DA2)에 배치되며, 평면상 제2 화소(PX2)와 제3 표시 영역(DA3) 사이에 배치될 수 있다. 또는, 제1 댐(DAM1)은 제2 표시 영역(DA2)에 배치되며, 평면상 제2 화소(PX2)와 제2 댐(DAM2) 사이에 배치될 수 있다.
제1 댐(DAM1)은 비표시 영역(NDA)과 제2 표시 영역(DA2)에서 서로 다른 패턴을 가질 수 있다. 이에 대해 자세히 설명하기 위해 도 12가 더 참조된다.
도 12는 도 7의 C 영역을 확대한 확대도이다. 도 12는 제2 표시 영역(DA2)과 비표시 영역(NDA)에 배치된 제1 댐(DAM1)의 평면상 형상을 도시한다.
도 12를 더 참조하면, 비표시 영역(NDA)에 배치된 제1 댐(DAM1)은 제1 표시 영역(DA1)의 테두리를 따라 연장되는 라인(line) 형상을 포함할 수 있다. 제1 댐(DAM1)은 제1 표시 영역(DA1)의 제1 방향(DR1) 일측 및 타측과 제2 방향(DR2) 일측 및 타측에 위치하는 비표시 영역(NDA)에 배치되고, 각 비표시 영역(NDA)에 배치된 제1 댐(DAM1)의 각 부분은 일체로 형성될 수 있다. 제2 표시 영역(DA2)에 배치된 제1 댐(DAM1)은 일체로 형성되지 않으며, 복수의 제1 단위 패턴(DAMP1)과 복수의 제2 단위 패턴(DAMP2)이 반복 배치된 형상을 포함할 수 있다.
구체적으로 설명하면, 제2 표시 영역(DA2)에서 제1 댐(DAM1)은 제1 댐 패턴(DAM11) 및 제2 댐 패턴(DAM12)을 포함할 수 있다. 제1 댐 패턴(DAM11) 및 제2 댐 패턴(DAM12)은 제1 표시 영역(DA1)을 둘러싸도록 배치될 수 있다. 제2 댐 패턴(DAM12)은 제1 댐 패턴(DAM11)의 외측에 배치될 수 있다. 다시 말해서, 제2 댐 패턴(DAM12)은 제1 댐 패턴(DAM11)보다 제3 표시 영역(DA3)에 가깝게 배치될 수 있으며, 제2 댐 패턴(DAM12)은 제1 댐 패턴(DAM11)과 제2 댐(DAM2) 사이에 배치될 수 있다.
제1 댐 패턴(DAM11)은 서로 이격 배치된 복수의 제1 단위 패턴(DAMP1)을 포함하고, 제2 댐 패턴(DAM12)은 서로 이격 배치된 복수의 제2 단위 패턴(DAMP2)을 포함할 수 있다. 제1 단위 패턴(DAMP1)과 제2 단위 패턴(DAMP2)은 서로 이격 배치될 수 있다. 제1 댐 패턴(DAM11)의 제1 단위 패턴(DAMP1)과 제2 댐 패턴(DAM12)의 제2 단위 패턴(DAMP2)은 각각 제1 표시 영역(DA1)을 둘러싸도록 반복하여 배치될 수 있다.
각각의 제1 단위 패턴(DAMP1)과 각각의 제2 단위 패턴(DAMP2)은 섬(Island) 형상으로 형성될 수 있다. 제1 단위 패턴(DAMP1)과 제2 단위 패턴(DAMP2)의 평면상 형상은 동일할 수 있으나, 이에 제한되는 것은 아니다. 제1 단위 패턴(DAMP1)과 제2 단위 패턴(DAMP2)의 평면상 형상은 사각형 형상을 포함할 수 있으나, 이에 제한되는 것은 아니다.
제1 댐 패턴(DAM11)에서 제1 단위 패턴(DAMP1)이 반복 배열되는 방향과 제2 댐 패턴(DAM12)에서 제2 단위 패턴(DAMP2)이 반복 배열되는 방향은 실질적으로 동일할 수 있다. 제1 단위 패턴(DAMP1)과 제2 단위 패턴(DAMP2)은 서로 엇갈려서 배치될 수 있다. 다시 말해서, 서로 인접하는 2개의 제1 단위 패턴(DAMP1) 사이를 지나가는 가상의 직선은 상기 제1 단위 패턴(DAMP1)과 인접한 제2 단위 패턴(DAMP2)을 관통할 수 있다. 또한, 서로 인접하는 2개의 제2 단위 패턴(DAMP2) 사이를 지나가는 가상의 직선은 상기 제2 단위 패턴(DAMP2)과 인접한 제1 단위 패턴(DAMP1)을 관통할 수 있다.
이에 따라, 봉지 유기막(192, 또는 제1 유기막(OF1))이 제1 댐(DAM1) 상에 배치되는 경우, 각 단위 패턴(DAMP1, DAMP2) 사이에서 모세관 현상(Capillary phenomenon)에 의해, 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)에서 제3 표시 영역(DA3)으로 흐르는 봉지 유기막(192, 또는 제1 유기막(OF1))의 흐름을 제어할 수 있다.
다시 말해서, 봉지 유기막(192, 또는 제1 유기막(OF1))을 형성하는 경우, 각 단위 패턴(DAMP1, DAMP2) 사이의 이격 공간에서 모세관 현상(Capillary phenomenon)이 발생하고, 봉지 유기막(192, 또는 제1 유기막(OF1))은 제1 댐(DAM1)의 각 단위 패턴(DAMP1, DAMP2)을 넘기보다 각 단위 패턴(DAMP1, DAMP2) 사이를 우선하여 채우도록 흐를 수 있다. 이에 따라, 봉지 유기막(192, 또는 제1 유기막(OF1))의 흐름을 제어할 수 있고, 봉지 유기막(192, 또는 제1 유기막(OF1))은 대체로 균일하게 제3 표시 영역(DA3)을 향해 진행할 수 있다. 나아가, 봉지 유기막(192, 또는 제1 유기막(OF1))은 제2 댐(DAM2)의 일측에서 대체로 균일한 두께로 배치될 수 있고, 봉지 유기막(192, 또는 제1 유기막(OF1))이 시인되는 것을 억제 또는 방지할 수 있다.
제2 댐(DAM2)은 제3 표시 영역(DA3)에 배치될 수 있다. 제2 댐(DAM2)은 각 절개 패턴(CP)마다 제공될 수 있다. 제2 댐(DAM2)은 각 절개 패턴(CP)에 배치된 복수의 제3 화소(PX2)를 둘러싸도록 배치될 수 있다. 제2 댐(DAM2)은 절개 패턴(CP)의 테두리를 따라 배치될 수 있다.
각 절개 패턴(CP)의 제2 댐(DAM2)은 연결 댐(DAM3)에 의해 상호 연결될 수 있다. 이 경우, 각 절개 패턴(CP)의 일측은 상호 연결되어 있을 수 있다. 예를 들어, 기판(SUB)은 연결 영역(CA)을 더 포함하고, 각 절개부(CG)에서 제2 표시 영역(DA2)에 가까운 영역에 연결 영역(CA)이 배치되고, 연결 영역(CA)에 의해 인접하는 절개 패턴(CP)이 일부 영역에서 연결될 수 있다. 이 경우, 연결 댐(DAM3)의 적어도 일부는 연결 영역(CA)에 배치될 수 있다.
다만, 이에 제한되는 것은 아니고, 연결 영역(CA)은 생략될 수도 있다. 이 경우, 연결 댐(DAM3)은 기저부(BS)의 제2 표시 영역(DA2)을 거쳐 인접하는 절개 패턴(CP)의 제2 댐(DAM2)을 연결할 수도 있다.
연결 댐(DAM3)에 의해 서로 인접하는 제2 댐(DAM2)이 상호 연결되고, 제1 표시 영역(DA1)의 제1 화소(PX1) 및 제2 표시 영역(DA2)의 제2 화소(PX2)는 제2 댐(DAM2) 및 연결 댐(DAM3)에 의해 둘러싸일 수 있다. 따라서, 제1 댐(DAM1)의 제1 단위 패턴(DAMP1)과 제2 단위 패턴(DAMP2)이 섬 형상을 포함하더라도, 봉지 유기막(192)이 절개부(CG)로 넘치는 것을 방지할 수 있다. 다시 말해서, 제2 댐(DAM2)과 연결 댐(DAM3)은 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)에 배치되는 봉지 유기막(192)이 절개부(CG)로 넘치는 것을 방지할 수 있다. 따라서, 표시 장치(10)의 신뢰성이 향상될 수 있다.
제1 댐(DAM1)과 제2 댐(DAM2)은 제1 평탄화막(150) 상에 배치될 수 있다. 제1 평탄화막(150) 상에는 식각 방지 패턴(EST)이 더 배치될 수 있다. 식각 방지 패턴(EST)은 구동 전압 배선(VSL) 상에 배치될 수 있으나, 이에 제한되는 것은 아니다. 식각 방지 패턴(EST)은 무기물을 포함할 수 있으나, 이에 제한되는 것은 아니다. 식각 방지 패턴(EST)은 제1 댐(DAM1)의 주변과 제2 댐(DAM2)의 주변에 배치될 수 있으며, 제1 댐(DAM1)과 제2 댐(DAM2)을 형성하는 과정에서 에치-스토퍼(Etch-stopper)의 역할을 수행할 수 있다. 또한, 식각 방지 패턴(EST)은 하부의 구동 전압 배선(VSL)이 식각에 의해 손상되는 것을 방지할 수 있다. 식각 방지 패턴(EST)은 적어도 일부가 제1 댐(DAM1) 및/또는 제2 댐(DAM2)과 두께 방향(제3 방향(DR3))으로 중첩할 수 있다.
제1 댐(DAM1)은 제1 평탄화막(150)과 동일한 물질로 형성되는 제1 서브 댐(SDAM1), 제2 평탄화막(160)과 동일한 물질로 형성되는 제2 서브 댐(SDAM2), 뱅크(180)와 동일한 물질로 형성되는 제3 서브 댐(SDAM3) 및 스페이서(SC)를 포함할 수 있다. 스페이서(SC)는 제3 서브 댐(SDAM3)과 일체로 형성될 수 있으나, 이에 제한되는 것은 아니다. 제1 서브 댐(SDAM1), 제2 서브 댐(SDAM2), 제3 서브 댐(SDAM3) 및 스페이서(SC)은 순차적으로 적층될 수 있다.
댐(DAM2)은 제2 평탄화막(160)과 동일한 물질로 형성되는 제1 서브 댐(SDAM1'), 배리어막(161)과 동일한 물질로 형성되는 제2 서브 댐(SDAM2'), 및 뱅크(180)와 동일한 물질로 형성되는 제3 서브 댐(SDAM3')을 포함할 수 있다. 제1 서브 댐(SDAM1'), 제2 서브 댐(SDAM2') 및 제3 서브 댐(SDAM3')은 순차적으로 적층될 수 있다.
다시 말해서, 제1 댐(DAM1)과 제2 댐(DAM2)은 실질적으로 동일한 구성을 포함하며, 제1 댐(DAM1)은 스페이서(SC)를 더 포함할 수 있다.
스페이서(SC)는 상부에 배치되는 구조물과의 간격을 유지시키는 역할을 할 수 있다. 예를 들어, 스페이서(SC)는 파인 메탈 마스크를 통해 발광층(EL)의 유기 물질을 증착하는 경우, 파인 메탈 마스크의 처짐을 방지하는 역할을 할 수 있다. 경우에 따라 스페이서(SC)는 또한 상부에 적층되는 구조물을 지지하는 역할을 할 수 있고, 스페이서(SC)는 제1 기판(101)과 제2 기판(102)의 셀갭(Cell Gap)을 유지하는 역할을 하며, 표시 패널(10) 가압시 응력을 스트레스에 의한 변형을 완화시키는 역할을 할 수 있다.
제1 댐(DAM1)의 상면의 높이(h1)와 제2 댐(DAM2)의 상면의 높이(h2)는 서로 다를 수 있다. 다시 말해서, 기판(SUB)의 일면을 기준으로 제1 댐(DAM1)의 상면은 제2 댐(DAM2)의 상면보다 높은 위치에 위치할 수 있다. 또는, 제1 평탄화막(150)의 상면을 기준으로 제1 댐(DAM1)의 상면은 제2 댐(DAM2)의 상면보다 높은 위치에 위치할 수 있다. 아울러, 이에 제한되는 것은 아니지만, 제2 댐(DAM2)의 상면의 높이(h2)는 화소 정의막(180)의 상면의 높이와 실질적으로 동일할 수 있다. 제1 댐(DAM1)의 두께와 제2 댐(DAM2)의 두께는 상이할 수 있다. 이에 제한되는 것은 아니지만, 제1 댐(DAM1)의 두께는 제2 댐(DAM2)의 두께보다 두꺼울 수 있다.
제1 댐(DAM1)의 상면의 높이(h1)가 제2 댐(DAM2)의 상면의 높이(h2)보다 높은 위치에 위치함에 따라, 제2 댐(DAM2)은 메탈 마스크(FMM, Fine metal mask)에 의한 찍힘을 억제 또는 방지할 수 있다. 이에 따라, 메탈 마스크에 의한 찍힘에 의해 발생할 수 있는 이물이나 크랙 등을 억제 또는 방지할 수 있고, 나아가, 표시 장치(10)의 신뢰성이 향상될 수 있다.
제1 댐(DAM1)은 박막 봉지층(TFEL)의 봉지 유기막(192)과 두께 방향(제3 방향(DR3))으로 중첩할 수 있다. 구체적으로 설명하면, 봉지 유기막(192)은 제1 유기막(OF1)과 제2 유기막(OF2)을 포함할 수 있다. 제1 유기막(OF1)은 제2 댐(DAM)의 일측에 배치되며, 제1 표시 영역(DA1)과 제2 표시 영역(DA2)에 걸쳐 배치될 수 있다. 제2 유기막(OF2)은 제2 댐(DAM)의 타측에 배치되며, 제3 표시 영역(DA3)에 배치될 수 있다. 제1 유기막(OF1)과 제2 유기막(OF2)은 제2 댐(DAM2)을 사이에 두고 이격 배치될 수 있으나, 이에 제한되는 것은 아니다.
제1 유기막(OF1)과 제2 유기막(OF2)은 서로 다른 두께를 가질 수 있다. 제1 유기막(OF1)의 두께(TH1)는 제2 유기막(OF2)의 두께(TH2)보다 클 수 있다. 제1 유기막(OF1)의 두께(TH1)과 제2 유기막(OF2)의 두께(TH2)는 각각 화소 정의막(180)의 상면과 제1 유기막(OF1)의 상면 사이의 두께와 화소 정의막(180)의 상면과 제2 유기막(OF2)의 상면 사이의 두께를 지칭할 수 있다. 이에 제한되는 것은 아니지만, 예를 들어, 제1 유기막(OF1)의 두께(TH1)는 7㎛ 내지 9㎛의 범위 내에 있거나, 6㎛ 내지 10㎛의 범위 내에 있거나, 8㎛일 수 있다. 제2 유기막(OF2)의 두께(TH1)는 3㎛ 내지 5㎛의 범위 내에 있거나, 2㎛ 내지 6㎛의 범위 내에 있거나, 4㎛일 수 있다.
대체로 벤딩되지 않는 제1 표시 영역(DA1)과 제2 표시 영역(DA2)에 배치된 제1 유기막(OF1)이 상대적으로 큰 두께를 포함하고, 대체로 벤딩되는 제3 표시 영역(DA3)에 배치된 제2 유기막(OF2)이 상대적으로 작은 두께를 포함함에 따라, 제1 표시 영역(DA1)과 제2 표시 영역(DA2)에 배치된 제1 화소(PX1)와 제2 화소(PX2)는 보다 견고하게 밀봉될 수 있으며, 이와 동시에, 제3 표시 영역(DA3)의 제3 화소(PX3)가 밀봉되며 각 절개 패턴(CP)이 보다 원활히 벤딩될 수 있다.
제1 유기막(OF1)은 제1 댐(DAM1)의 전 영역을 커버할 수 있다. 다시 말해서, 제1 유기막(OF1)은 제1 표시 영역(DA1)과 제2 표시 영역(DA2) 뿐만 아니라, 제1 댐(DAM1)을 넘어, 사이 영역(BTA)까지 배치될 수 있다. 즉, 제1 유기막(OF1)은 제1 댐(DAM1)과 제2 댐(DAM2) 사이의 사이 영역(BTA)을 충진할 수 있다. 제1 유기막(OF1)은 제2 댐(DAM2) 너머의 영역에는 배치되지 않을 수 있다. 예를 들어, 제1 유기막(OF1)은 제2 댐(DAM2)으로 둘러싸인 내부 영역에는 배치되지 않을 수 있다. 아울러, 제2 유기막(OF2)은 제3 표시 영역(DA3)에 배치되며, 제2 댐(DAM2) 너머의 사이 영역(BTA)에는 배치되지 않을 수 있다.
이 경우, 제1 유기막(OF1)은 제1 댐(DAM1)의 전 영역과 중첩하고 제1 댐(DAM1)의 전 영역과 두께 방향(제3 방향(DR3))으로 중첩할 수 있다. 제1 유기막(OF1)은 제2 댐(DAM2)의 적어도 일부 영역을 커버하고, 제2 댐(DAM2)의 적어도 일부 영역과 두께 방향(제3 방향(DR3))으로 중첩할 수 있다. 또한, 제2 유기막(OF2)는 제2 댐(DAM2)의 적어도 일부 영역을 커버하고, 제2 댐(DAM2)의 적어도 일부 영역과 두께 방향(제3 방향(DR3))으로 중첩할 수 있다.
이에 따라, 제1 댐(DAM1)은 봉지 유기막(192)에 의해 커버되고, 제1 댐(DAM1)의 상면이 제2 댐(DAM2)의 상면보다 높은 위치에 배치되어 마스크에 의한 찍힘이 발생하더라도, 봉지 유기막(192)에 의해 커버되어, 제1 댐(DAM1)에 의한 신뢰성 감소를 억제 또는 방지할 수 있다. 나아가, 표시 장치(10)의 신뢰성이 향상될 수 있다.
아울러, 제1 댐(DAM1)이 제1 유기막(OF1)에 의해 커버되고, 제1 유기막(OF1)이 사이 영역(BTA)까지 배치됨에 따라, 제1 댐(DAM1) 상부의 제1 유기막(OF1)은 일정 두께를 확보할 수 있다. 따라서, 제1 댐(DAM1) 상부에 배치되는 센서 전극층(SENL)이 터치를 감지하는 경우, 제1 댐(DAM1)이 배치된 영역에서의 터치 감도가 향상될 수 있다.
도면에서 공통 전극(173', 173'')이 제1 댐(DAM1)과 제2 댐(DAM) 상에 배치되지 않는 것으로 도시하였으나, 이에 제한되는 것은 아니다. 예를 들어, 제1 댐(DAM1) 상에는 제2 화소(PX2)의 공통 전극(173')이 더 배치될 수 있고, 제1 댐(DAM1) 상에 배치된 제2 화소(PX2)의 공통 전극(173')은 제2 표시 영역(DA2)의 화소 정의막(180) 상에 배치된 제2 화소(PX2)의 공통 전극(173')과 단락될 수도 있다. 또한, 제2 댐(DAM2) 상에는 제3 화소(PX3)의 공통 전극(173'')이 더 배치될 수 있고, 제2 댐(DAM2) 상에 배치된 제3 화소(PX3)의 공통 전극(173'')은 제3 표시 영역(DA3)의 화소 정의막(180) 상에 배치된 제3 화소(PX3)의 공통 전극(173'')과 단락될 수도 있다.
단면도상 제1 댐(DAM1)과 제2 댐(DAM2)은 언더컷(under-cut)형상을 포함할 수 있다. 다시 말해서, 제1 댐(DAM1)의 제2 서브 댐(SDAM2)의 측면은 제1 서브 댐(SDAM1)의 측면보다 외측으로 돌출될 수 있으며, 제2 댐(DAM2)의 제2 서브 댐(SDAM2')의 측면은 제1 서브 댐(SDAM1')의 측면보다 외측으로 돌출될 수 있다. 또한, 이에 제한되는 것은 아니지만, 제1 댐(DAM1)의 제3 서브 댐(SDAM3)의 측면은 제1 서브 댐(SDAM1)의 측면보다 외측으로 돌출될 수 있으며, 제2 댐(DAM2)의 제3 서브 댐(SDAM3')의 측면은 제1 서브 댐(SDAM1')의 측면보다 외측으로 돌출될 수 있다.
제1 댐(DAM1)과 제2 댐(DAM2)이 모두 언더컷 형상을 포함함에 따라, 벤딩부(SS1, SS2, SS3, SS4)와 코너부(CS1, CS2, CS3, CS4)가 구부러지는 경우, 봉지 유기막(192)의 접착력이 개선될 수 있다. 따라서, 벤딩부(SS1, SS2, SS3, SS4)와 코너부(CS1, CS2, CS3, CS4)가 구부러지더라도, 봉지 유기막(192)의 들뜸 불량 등을 억제 또는 방지할 수 있어, 표시 장치(10)의 신뢰성이 향상될 수 있다.
이하에서, 일 실시예에 따른 표시 장치(10)의 제조 방법에 대해 설명한다.
도 13 내지 도 15는 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도이다.
우선, 도 13을 참조하면, 기판(SUB) 상에 제3 박막 트랜지스터(ST3) 및 스캔 구동 트랜지스터(SDT)를 형성하고, 이를 커버하는 제1 평탄화막(150)을 형성한다. 도면상 제3 박막 트랜지스터(ST3)과 스캔 구동 트랜지스터(SDT)만을 도시하였으나, 이에 제한되는 것은 아니고, 제3 박막 트랜지스터(ST3) 및 스캔 구동 트랜지스터(SDT)과 함께 제1 박막 트랜지스터(ST1, 도 6 참조)과 제2 박막 트랜지스터(ST2, 도 10 참조)가 형성될 수 있다.
이후, 제1 평탄화막(150) 상에 구동 전압 배선(VSL), 제1 연결 전극(ANDE1), 식각 방지 패턴(EST) 및 화소 연결 배선(PXC)을 형성한다. 이 경우, 식각 방지 패턴(EST)은 패턴화될 수 있다. 이에 따라, 제1 평탄화막(150)에서 아웃-개싱(out-gassing)이 원활하게 진행될 수 있어, 표시 장치(10)의 신뢰성이 향상될 수 있다.
이후, 구동 전압 배선(VSL), 제1 연결 전극(ANDE1), 식각 방지 패턴(EST) 및 화소 연결 배선(PXC) 상에 제2 평탄화막용 물질층(160a)을 형성한다. 제2 평탄화막용 물질층(160a)은 제1 연결 전극(ANDE1), 식각 방지 패턴(EST) 및 화소 연결 배선(PXC)을 커버하며, 기판의 전 영역에 걸쳐 형성될 수 있다.
이후, 제2 평탄화막용 물질층(160a) 상에 제2 서브 댐(SDAM2, SDAM2'), 배리어막(161) 및 화소 전극(171', 171'')을 형성한다. 이 경우, 제2 서브 댐(SDAM2, SDAM2')과 배리어막(161)은 실질적으로 동일한 물질을 포함하며, 패턴화될 수 있다. 이에 따라, 제2 평탄화막용 물질층(160a)에서 아웃-개싱(out-gassing)이 원활하게 진행될 수 있어, 표시 장치(10)의 신뢰성이 향상될 수 있다.
이후, 배리어막(161) 및 화소 전극(171', 171'') 상에 화소 정의막용 물질층(180a)을 형성한다. 화소 정의막용 물질층(180a)은 배리어막(161) 및 화소 전극(171', 171'')을 커버하며, 기판의 전 영역에 걸쳐 형성될 수 있다.
이어, 도 14를 참조하면, 화소 정의막용 물질층(180a)을 패턴화한다. 화소 정의막용 물질층(180a)은 예를 들어, 감광성 물질을 포함하는 유기 물질을 포함하여 이루어질 수 있다. 이 경우, 패턴화된 서브 댐(SDAM2, SDAM3, SDAM2', SDAM3')과 스페이서(SC)는 화소 정의막용 물질층(180a)을 노광 및 현상함으로써 형성될 수 있다. 화소 정의막용 물질층(180a)은 노광 및 현상에 의해, 서로 다른 높이를 갖는 영역을 형성할 수 있다.
구체적으로 설명하면, 스페이서(SC)와 제3 서브 댐(SDAM3, SDAM3')은 화소 정의막용 물질층(180a)을 노광 및 현상함으로써 형성되고, 노광하는 과정에서 하프 톤 마스크(half-tone mask)가 사용될 수 있다. 화소 정의막용 물질층(180a)은 하프 톤 마스크(half-tone mask)을 통해 노광될 수 있고, 화소 정의막용 물질층(180a)의 영역별로 노광되는 정도가 다를 수 있다. 이에 따라, 화소 정의막용 물질층(180a)은 제2 표시 영역(DA2)에서 서로 다른 높이를 갖는 영역을 형성할 수 있다. 예를 들어, 스페이서(SC)는 제2 표시 영역(DA2)의 제3 서브 댐(SDAM3) 상에 형성되고, 제3 표시 영역(DA3)의 제3 서브 댐(SDAM3') 상에는 형성되지 않을 수 있다. 이에 따라, 후술하는 과정에 따라, 제1 댐(DAM1, 도 9 참조)의 상면과 제2 댐(DAM2, 도 9 참조)의 상면은 기판(SUB)을 기준으로 서로 다른 높이를 가질 수 있다.
아울러, 화소 정의막용 물질층(180a)을 패터닝하는 경우, 제2 서브 댐(SDAM2, SDAM2')의 측면 일부가 노출될 수 있다. 제2 서브 댐(SDAM2, SDAM2')의 측면은 제3 서브 댐(SDAM3, SDAM3')의 측면보다 외측으로 돌출될 수 있다.
이어, 도 15를 참조하면, 제2 평탄화막용 물질층(160a)을 패터닝함으로써, 제2 평탄화막(160)과 제1 서브 댐(SDAM1, SDAM1')을 형성한다.
구체적으로 설명하면, 패턴화된 서브 댐(SDAM2, SDAM3, SDAM2', SDAM3')과 스페이서(SC) 상에 패턴화된 하드 마스크(HM)를 형성하고, 이를 식각 마스크로 하여, 하부의 제2 평탄화막용 물질층(160a)을 식각한다. 식각되는 제2 평탄화막용 물질층(160a)은 식각 방지 패턴(EST)이 배치된 영역과 중첩할 수 있다. 다시 말해서, 상기 하드 마스크(HM)는 패터닝되어 하부의 식각 방지 패턴(EST)을 노출할 수 있고, 상기 하드 마스크(HM)를 이용하여 제2 평탄화막용 물질층(160a)을 식각함으로써, 제2 평탄화막용 물질층(160a)을 패터닝할 수 있다.
제2 평탄화막용 물질층(160a) 하부에 배치된 식각 방지 패턴(EST)에 의해, 제1 댐(DAM1)과 제2 댐(DAM2)은 언더컷(under-cut)형상을 포함할 수 있다.
이하, 다른 실시예에 대해 설명한다. 이하의 실시예에서, 이전에 이미 설명된 것과 동일한 구성에 대해서는 중복 설명을 생략하거나 간략화하고, 차이점을 위주로 설명한다.
도 16은 다른 실시예에 따른 표시 장치의 평면도 일부를 확대한 확대도이다. 도 17은 도 16의 ⅩⅦ-ⅩⅦ' 선을 따라 자른 단면도이다.
도 16 및 도 17을 참조하면, 본 실시예에 따른 표시 장치(10_1)는 서브 제2 댐(DAM2s)을 더 포함한다는 점에서 도 8 및 도 9의 실시예와 차이가 있다.
구체적으로 설명하면, 본 실시예에 따른 표시 장치(10_1)는 서브 제2 댐(DAM2s)을 더 포함할 수 있다. 서브 제2 댐(DAM2s)은 제3 표시 영역(DA3)에 배치될 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 제2 표시 영역(DA2)에 배치되거나, 비표시 영역(NDA)에 배치될 수도 있다. 서브 제2 댐(DAM2s)은 제1 댐(DA1)과 제2 댐(DA2) 사이에 배치될 수 있다. 서브 제2 댐(DAM2s)은 일체로 형성될 수 있다. 서브 제2 댐(DAM2s)은 제2 댐(DAM2)과 연결 댐(DAM3)의 측면을 커버할 수 있다.
기판(SUB)의 일면을 기준으로, 서브 제2 댐(DAM2s)의 상면의 높이는 제2 댐(DAM2)의 상면의 높이와 실질적으로 동일할 수 있다. 기판(SUB)의 일면을 기준으로, 서브 제2 댐(DAM2s)의 상면의 높이는 제1 댐(DAM1)의 상면의 높이보다 낮을 수 있다.
유기 봉지막(192)의 제1 유기막(OF1)은 제1 댐(DAM1)을 넘어 서브 제2 댐(DAM2s)까지 배치될 수 있다. 제1 유기막(OF1)은 제2 서브 댐(DAM2s) 너머의 영역에는 배치되지 않을 수 있다. 제2 유기막(OF2)은 제2 댐(DAM2) 너머의 영역에는 배치되지 않을 수 있다. 이에 따라, 제2 댐(DAM2)과 제2 서브 댐(DAM2s) 사이의 서브 사이 영역(BTAs)에는 유기 봉지막(192)이 배치되지 않을 수 있다.
이 경우에도, 제2 댐(DAM2)과 서브 제2 댐(DAM2s)은 메탈 마스크(FMM, Fine metal mask)에 의한 찍힘을 억제 또는 방지할 수 있으며, 제1 댐(DAM1)은 메탈 마스크에 의한 찍힘이 발생하더라도, 봉지 유기막(192)에 의해 커버될 수 있다. 아울러, 제2 댐(DAM2)과 제1 댐(DAM1) 사이에 서브 제2 댐(DAM2s)을 더 배치함에 따라, 유기 봉지막(192)이 흘러 넘치는 것을 보다 원활히 방지할 수 있고, 표시 장치(10_1)의 신뢰성이 보다 향상될 수 있다.
도 18은 또 다른 실시예에 따른 표시 장치의 평면도 일부를 확대한 확대도이다.
도 18을 참조하면, 본 실시예에 따른 표시 장치(10_2)의 제1 댐(DAM1)의 각 단위 패턴(DAMP1_2, DAMP2_2)은 평면상 사각형의 형상을 포함하지 않고, 다양한 형상을 포함할 수 있다는 점에서 도 8의 실시예와 차이가 있다.
구체적으로 설명하면, 본 실시예에 따른 표시 장치(10_2)의 제1 댐(DAM1)의 각 단위 패턴(DAMP1_2, DAMP2_2)은 평면상 다양한 형상을 포함할 수 있다. 예를 들어, 각 단위 패턴(DAMP1_2, DAMP2_2)은 평면상 육각형(hexagonal) 형상을 포함할 수 있다. 이 경우, 각 단위 패턴(DAMP1_2, DAMP2_2)이 배열되는 방향의 축은 이와 수직하는 방향의 축의 길이보다 길 수 있으나, 이에 제한되는 것은 아니다.
이 경우에도, 각 단위 패턴(DAMP1_2, DAMP2_2) 사이에서 모세관 현상(Capillary phenomenon)에 의해, 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)에서 제3 표시 영역(DA3)으로 흐르는 봉지 유기막(192, 또는 제1 유기막(OF1))의 흐름을 제어할 수 있다. 아울러, 봉지 유기막(192, 또는 제1 유기막(OF1))의 성질 및/또는 제2 표시 영역(DA2)과 제3 표시 영역(DA3)이 벤딩되는 정도 등에 따라, 봉지 유기막(192, 또는 제1 유기막(OF1))의 흐름을 제어하는 각 단위 패턴(DAMP1_2, DAMP2_2)의 평면상 형상은 다양할 수 있다.
도 19는 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 19를 참조하면, 본 실시예에 따른 표시 장치(10_2)의 유기 봉지막(192)의 제1 유기막(OF1_3)과 제2 유기막(OF2_3)은 직접 접촉할 수 있다는 점에서 도 9의 실시예와 차이가 있다.
구체적으로 설명하면, 본 실시예에 따른 유기 봉지막(192)의 제1 유기막(OF1_3)과 제2 유기막(OF2_3)은 적어도 일부 영역에서 직접 접촉할 수 있다. 유기 봉지막(192)의 제1 유기막(OF1_3)과 제2 유기막(OF2_3)은 제2 댐(DAM2) 상에서 직접 접촉할 수 있으며, 상호 두께 방향으로 중첩할 수 있다. 예를 들어, 제1 유기막(OF1_3)은 제2 유기막(OF2_3) 상에 배치될 수 있으나, 이에 제한되는 것은 아니다.
도 19에서 유기 봉지막(192)의 제1 유기막(OF1_3)과 제2 유기막(OF2_3)이 직접 접촉하는 부분에서 서로 구별되어, 두께 방향으로 중첩하는 것으로 도시하였으나, 이에 제한되는 것은 아니고, 제1 유기막(OF1_3)과 제2 유기막(OF2_3)이 직접 접촉하여 서로 섞일 수 있고, 물리적인 경계가 존재하지 않을 수도 있다.
이 경우에도, 이 경우에도, 제2 댐(DAM2)은 메탈 마스크(FMM, Fine metal mask)에 의한 찍힘을 억제 또는 방지할 수 있으며, 제1 댐(DAM1)은 메탈 마스크에 의한 찍힘이 발생하더라도, 봉지 유기막(192)에 의해 커버될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치 300: 표시 패널
FS: 전면부 SS1: 제1 벤딩부
SS2: 제2 벤딩부 SS3: 제3 벤딩부
SS4: 제4 벤딩부 CS1: 제1 코너부
CS2: 제2 코너부 CS3: 제3 코너부
CS4: 제4 코너부 DA1: 제1 표시 영역
DA2: 제2 표시 영역 DA3: 제3 표시 영역
NDA: 비표시 영역 TE: 구동 전극
RE: 감지 전극 CP: 절개 패턴
CG: 절개부 DAM1: 제1 댐
DAM2: 제2 댐

Claims (20)

  1. 전면부, 상기 전면부의 제1 측으로부터 연장되는 제1 벤딩부, 상기 전면부의 제2 측으로부터 연장되는 제2 벤딩부, 및 상기 제1 벤딩부와 상기 제2 벤딩부 사이에 배치되는 코너부를 포함하는 표시 패널로서, 상기 전면부에 배치되는 복수의 제1 화소 및 상기 코너부에 배치되는 복수의 제2 화소를 포함하는 표시 패널을 포함하되,
    상기 표시 패널은,
    기판,
    상기 기판 상에 배치되며, 상기 복수의 제1 화소를 둘러싸는 제1 댐, 및
    상기 기판 상에 배치되며, 상기 복수의 제2 화소를 둘러싸는 제2 댐을 더 포함하고,
    상기 기판은 상기 코너부에 배치되며, 각각의 적어도 일부가 분리된 복수의 절개 패턴을 포함하고,
    상기 복수의 제2 화소와 상기 제2 댐은 상기 절개 패턴 각각에 배치되고,
    상기 기판의 일면을 기준으로 상기 제1 댐의 상면의 높이는 상기 제2 댐의 상면의 높이보다 높은 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 댐은 제1 댐 패턴 및 제2 댐 패턴을 포함하고,
    상기 제1 댐 패턴은 반복 배치되는 복수의 제1 단위 패턴을 포함하며, 상기 제2 댐 패턴은 반복 배치되는 복수의 제2 단위 패턴을 포함하는 표시 장치.
  3. 제2 항에 있어서,
    상기 복수의 제1 단위 패턴과 상기 제2 단위 패턴은 동일한 배열 방향을 갖고, 서로 엇갈리도록 배치되는 표시 장치.
  4. 제3 항에 있어서,
    상기 제1 단위 패턴과 상기 제2 단위 패턴의 평면상 형상은 사각형 및 육각형 중 적어도 어느 하나를 갖는 표시 장치.
  5. 제2 항에 있어서,
    상기 기판 상에 배치되며, 상기 복수의 절개 패턴 각각에 배치된 상기 제2 댐을 연결하는 연결 댐을 더 포함하는 표시 장치.
  6. 제1 항에 있어서,
    상기 복수의 제1 화소 상에 배치되며 상기 복수의 제1 화소를 커버하는 제1 유기막, 및 상기 제2 복수의 제2 화소 상에 배치되며 상기 복수의 제2 화소를 커버하는 제2 유기막을 포함하는 유기 봉지막을 더 포함하고,
    상기 제1 유기막은 상기 제1 댐 및 상기 제2 댐과 중첩하는 표시 장치.
  7. 제6 항에 있어서,
    상기 제1 유기막은 상기 제1 댐의 전 영역을 커버하며, 상기 제1 댐과 상기 제2 댐의 사이 영역을 충진하는 표시 장치.
  8. 제7 항에 있어서,
    상기 제1 유기막의 두께는 상기 제2 유기막의 두께보다 큰 표시 장치.
  9. 제8 항에 있어서,
    상기 제1 유기막의 두께는 7㎛ 내지 9㎛의 범위 내에 있고, 상기 제2 유기막의 두께는 3㎛ 내지 5㎛의 범위 내에 있는 표시 장치.
  10. 제1 항에 있어서,
    상기 제1 댐과 상기 제2 댐은 언더컷 형상을 포함하는 표시 장치.
  11. 제1 항에 있어서,
    상기 제1 벤딩부는 제1 곡률을 포함하고, 상기 제2 벤딩부는 제2 곡률을 포함하며, 상기 코너부는 상기 제1 곡률과 상기 제2 곡률에 의해 구부러지는 복곡률을 포함하는 표시 장치.
  12. 제11 항에 있어서,
    상기 제1 곡률과 상기 제2 곡률은 상이한 표시 장치.
  13. 전면부, 상기 전면부의 제1 측으로부터 연장되는 제1 벤딩부, 상기 전면부의 제2 측으로부터 연장되는 제2 벤딩부, 및 상기 제1 벤딩부와 상기 제2 벤딩부 사이에 배치되는 코너부를 포함하는 표시 패널로서, 상기 전면부에 배치되는 복수의 제1 화소 및 상기 코너부에 배치되는 복수의 제2 화소를 포함하는 표시 패널을 포함하되,
    상기 표시 패널은,
    기판,
    상기 기판 상에 배치되며, 상기 복수의 제1 화소를 둘러싸는 제1 댐,
    상기 기판 상에 배치되며, 상기 복수의 제2 화소를 둘러싸는 제2 댐, 및
    상기 복수의 제1 화소 상에 배치되며 상기 복수의 제1 화소를 커버하는 제1 유기막, 및 상기 제2 복수의 제2 화소 상에 배치되며 상기 복수의 제2 화소를 커버하는 제2 유기막을 포함하는 유기 봉지막을 더 포함하고,
    상기 기판은 코너부에 배치되며, 각각의 적어도 일부가 분리된 복수의 절개 패턴을 포함하고,
    상기 복수의 제2 화소와 상기 제2 댐은 상기 절개 패턴 각각에 배치되고,
    상기 제1 유기막은 상기 제1 댐 및 상기 제2 댐과 중첩하는 표시 장치.
  14. 제13 항에 있어서,
    상기 제1 유기막은 상기 제1 댐의 전 영역을 커버하며, 상기 제1 댐과 상기 제2 댐의 사이 영역을 충진하는 표시 장치.
  15. 제14 항에 있어서,
    상기 제1 유기막의 두께는 7㎛ 내지 9㎛의 범위 내에 있고, 상기 제2 유기막의 두께는 3㎛ 내지 5㎛의 범위 내에 있는 표시 장치.
  16. 제13 항에 있어서,
    상기 기판의 일면을 기준으로 상기 제1 댐의 상면의 높이는 상기 제2 댐의 상면의 높이보다 높은 표시 장치.
  17. 제16 항에 있어서,
    상기 제1 댐은 제1 댐 패턴 및 제2 댐 패턴을 포함하고,
    상기 제1 댐 패턴은 반복 배치되는 복수의 제1 단위 패턴을 포함하며, 상기 제2 댐 패턴은 반복 배치되는 복수의 제2 단위 패턴을 포함하는 표시 장치.
  18. 제17 항에 있어서,
    상기 기판 상에 배치되며, 상기 복수의 절개 패턴 각각에 배치된 상기 제2 댐을 연결하는 연결 댐을 더 포함하는 표시 장치.
  19. 기저부와 기저부로부터 돌출된 복수의 절개 패턴을 포함하는 기판;
    상기 기저부 상에 배치되는 복수의 제1 화소;
    상기 절개 패턴 각각에 배치되는 복수의 제2 화소;
    상기 기저부 상에 배치되며, 상기 복수의 제1 화소를 둘러싸는 제1 댐; 및
    상기 복수의 절개 패턴 각각에 배치되며, 상기 복수의 제2 화소를 둘러싸는 제2 댐을 포함하되,
    상기 기판의 일면을 기준으로 상기 제1 댐의 상면의 높이는 상기 제2 댐의 상면의 높이보다 높은 표시 장치.
  20. 제19 항에 있어서,
    상기 복수의 제1 화소 상에 배치되며 상기 복수의 제1 화소를 커버하는 제1 유기막, 및 상기 제2 복수의 제2 화소 상에 배치되며 상기 복수의 제2 화소를 커버하는 제2 유기막을 포함하는 유기 봉지막을 더 포함하고,
    상기 제1 유기막은 상기 제1 댐 및 상기 제2 댐과 중첩하는 표시 장치.
KR1020200123541A 2020-09-24 2020-09-24 표시 장치 KR20220041261A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200123541A KR20220041261A (ko) 2020-09-24 2020-09-24 표시 장치
US17/483,629 US12016195B2 (en) 2020-09-24 2021-09-23 Display device including corner display having cutouts and dams
CN202111121157.6A CN114256310A (zh) 2020-09-24 2021-09-24 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200123541A KR20220041261A (ko) 2020-09-24 2020-09-24 표시 장치

Publications (1)

Publication Number Publication Date
KR20220041261A true KR20220041261A (ko) 2022-04-01

Family

ID=80740873

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200123541A KR20220041261A (ko) 2020-09-24 2020-09-24 표시 장치

Country Status (3)

Country Link
US (1) US12016195B2 (ko)
KR (1) KR20220041261A (ko)
CN (1) CN114256310A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220140094A (ko) * 2021-04-08 2022-10-18 삼성디스플레이 주식회사 표시 패널, 표시 장치, 및 표시 장치의 제조방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102643154B1 (ko) * 2016-12-08 2024-03-05 삼성디스플레이 주식회사 표시 장치
KR102024267B1 (ko) 2017-09-11 2019-09-23 숭실대학교산학협력단 탄력적 침입 탐지 시스템 및 그 동작 방법
KR102352312B1 (ko) * 2017-09-29 2022-01-19 삼성디스플레이 주식회사 표시 장치
KR102453147B1 (ko) * 2017-12-11 2022-10-07 엘지디스플레이 주식회사 플렉서블 표시장치
KR102403929B1 (ko) * 2018-02-23 2022-06-02 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN108766977B (zh) * 2018-05-24 2021-04-13 京东方科技集团股份有限公司 一种oled显示基板、显示面板及其制备方法
KR102678482B1 (ko) 2018-10-12 2024-06-27 삼성디스플레이 주식회사 표시 패널
KR102705784B1 (ko) * 2018-11-27 2024-09-11 삼성디스플레이 주식회사 표시 장치
KR20200081628A (ko) * 2018-12-27 2020-07-08 삼성디스플레이 주식회사 디스플레이 장치
KR20200120787A (ko) * 2019-04-11 2020-10-22 삼성디스플레이 주식회사 표시 장치
KR102669067B1 (ko) * 2019-04-29 2024-05-28 삼성디스플레이 주식회사 표시장치
KR20210044942A (ko) * 2019-10-15 2021-04-26 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
KR20210127281A (ko) 2020-04-13 2021-10-22 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US12016195B2 (en) 2024-06-18
US20220093897A1 (en) 2022-03-24
CN114256310A (zh) 2022-03-29

Similar Documents

Publication Publication Date Title
KR101611924B1 (ko) 유기 발광 다이오드 표시 장치
KR20140030551A (ko) 유기 발광 표시 장치 및 이의 제조 방법
CN114388587A (zh) 显示装置
KR20220004871A (ko) 표시 장치와 그의 제조 방법
KR20210099687A (ko) 표시 장치 및 이의 제조 방법
KR20220053075A (ko) 지문 센서, 지문 센서의 제조 방법, 및 지문 센서를 포함한 표시 장치
CN112909042A (zh) 包括阻挡图案的显示装置
WO2021238343A1 (zh) 显示面板及显示装置
KR20220041261A (ko) 표시 장치
KR20210100796A (ko) 표시패널 및 이의 제조 방법
EP4002477A2 (en) Display device and method of providing the same
US11678527B2 (en) Display device and method of fabricating the same
KR20220095312A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20220165849A (ko) 표시 장치
KR20220063774A (ko) 표시 장치 및 표시 장치의 제조 방법
CN218831219U (zh) 显示装置
EP4287255B1 (en) Display device, method of manufacturing the same, and tiled display device including the same
US20230207605A1 (en) Transparent display device
US20230225158A1 (en) Display device and method of manufacturing the same
US20220131113A1 (en) Display device and method of manufacturing the display device
US20240105897A1 (en) Display device, method of manufacturing the same and tiled display device including the same
KR20230111675A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20240049763A (ko) 표시 장치, 표시 장치의 제조 방법 및 지문 센서
CN115701760A (zh) 显示装置
KR20230104316A (ko) 표시 장치