JP2019132987A - 表示装置 - Google Patents

Abstract

【課題】 表示品位の向上が可能な表示装置を提供する。【解決手段】 一実施形態に係る表示装置は、第１導電層を含む第１基板と、前記第１基板と対向する第１下面と、前記第１下面の反対側の第１上面とを有する基体を含む第２基板と、前記第１基板と前記第２基板との間に配置された表示機能層と、前記第１上面に設けられた第２導電層と、前記第１上面に設けられ、前記第２導電層に電気的に接続された第３導電層と、前記第３導電層を覆い、遮光性を有する第４導電層と、前記基体に設けられた、第１貫通孔と、前記第１導電層及び前記第２導電層を電気的に接続する接続材と、前記第１貫通孔及び前記接続材と重畳し、遮光性を有する絶縁材料と、を備え、前記接続材は、前記第１貫通孔を通って前記第１導電層及び前記第２導電層に接触している。【選択図】 図１

Description

本発明の実施形態は、表示装置に関する。

表示装置の一例として、液晶表示装置が知られている。液晶表示装置は、画素電極やスイッチング素子が形成されたアレイ基板と、アレイ基板に対向する対向基板と、これらアレイ基板及び対向基板の間に配置された液晶層とを備えている。
液晶表示装置が対向基板の側から触れられると、対向基板に静電気が蓄積することがある。このような静電気による電界や、液晶表示装置の外部からの電界が液晶層に作用すると、液晶分子の配向が乱れて表示品位が低下し得る。また、液晶表示装置の製造工程においても、対向基板に静電気が蓄積し得る。この静電気が放電すると、各種配線や回路等が損傷し、製造歩留りの低下を招き得る。
上記のような表示品位の低下や製造歩留りの低下を抑制するために、例えば、対向基板の外面に導電層を設け、この導電層と、アレイ基板の接地された配線とを導電性のテープで接続する技術が提案されている。この構成においては、導電層により対向基板の帯電を防ぎ、外部からの電界も遮蔽することができる。

特開２０１５−１６１７５３号公報

本開示の一態様における目的は、表示品位の向上が可能な表示装置を提供することにある。

一実施形態に係る表示装置は、第１導電層を含む第１基板と、前記第１基板と対向する第１下面と、前記第１下面の反対側の第１上面とを有する基体を含む第２基板と、前記第１基板と前記第２基板との間に配置された表示機能層と、前記第１上面に設けられた第２導電層と、前記第１上面に設けられ、前記第２導電層に電気的に接続された第３導電層と、前記第３導電層を覆い、遮光性を有する第４導電層と、前記基体に設けられた、第１貫通孔と、前記第１導電層及び前記第２導電層を電気的に接続する接続材と、前記第１貫通孔及び前記接続材と重畳し、遮光性を有する絶縁材料と、を備え、前記接続材は、前記第１貫通孔を通って前記第１導電層及び前記第２導電層に接触している。

図１は、第１実施形態の表示装置の一構成例を示す平面図である。 図２は、導電層、オーバーコート層、及び保護材の一例を示す平面図である。 図３は、図１に示した表示パネルの基本構成及び等価回路を示す図である。 図４は、表示領域における表示装置の一部を概略的に示す断面図である。 図５は、センサの一構成例を示す平面図である。 図６は、図１に示したＡ１−Ｂ１線に沿って切断した表示装置の一部の概略的な断面図である。 図７は、図２に示したＡ２−Ｂ２線に沿って切断した表示装置の一部の概略的な断面図である。 図８は、第１実施形態の他の構成例に係る表示装置の一部の概略的な断面図である。 図９は、第２実施形態に係る表示装置の一例を示す平面図である。 図１０は、第２実施形態に係る表示装置の導電層、オーバーコート層、及び保護材の一例を示す平面図である。 図１１は、第２実施形態に係る表示装置の概略的な平面図である。 図１２は、第２実施形態に係る表示装置の一部の概略的な断面図である。

以下、いくつかの実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。

各実施形態においては、表示装置の一例として液晶表示装置を開示する。この液晶表示装置は、例えば、スマートフォン、タブレット端末、携帯電話端末、ノートブックタイプのパーソナルコンピュータ、車載機器、ゲーム機器等の種々の装置に用いることができる。各実施形態にて開示する主要な構成は、有機エレクトロルミネッセンス表示装置等の自発光型の表示装置、電気泳動素子等を有する電子ペーパ型の表示装置、ＭＥＭＳ（Micro Electro Mechanical Systems）を応用した表示装置、或いはエレクトロクロミズムを応用した表示装置など、他種の表示装置にも適用可能である。

＜第１実施形態＞
図１は、第１実施形態の表示装置ＤＳＰの一構成例を示す平面図である。ここでは、表示装置ＤＳＰの一例として、センサＳＳを搭載した液晶表示装置について説明する。第１方向Ｘ、第２方向Ｙ、及び、第３方向Ｚは、互いに直交しているが、９０度以外の角度で交差していてもよい。第１方向Ｘ及び第２方向Ｙは、表示装置ＤＳＰを構成する基板の主面と平行な方向に相当し、第３方向Ｚは、表示装置ＤＳＰの厚さ方向に相当する。以下、第３方向Ｚの長さを厚さと称する。ここでは、第１方向Ｘ及び第２方向Ｙによって規定されるＸ−Ｙ平面における表示装置ＤＳＰの平面図を示している。以下の説明において、第３方向ＺからＸ−Ｙ平面を見ることを平面視という。

表示装置ＤＳＰは、表示パネルＰＮＬ、ＩＣチップＩ１、配線基板ＳＵＢ３などを備えている。表示パネルＰＮＬは、液晶表示パネルであり、第１基板ＳＵＢ１と、第２基板ＳＵＢ２と、シールＳＥと、表示機能層（後述する液晶層ＬＣ）と、を備えている。第２基板ＳＵＢ２は、第１基板ＳＵＢ１に対向している。シールＳＥは、図１において右上がりの斜線で示した部分に相当し、第１基板ＳＵＢ１と第２基板ＳＵＢ２とを接着している。以下の説明で、Ｘ−Ｙ平面に対して垂直な方向、例えば、第３方向Ｚにおいて、第１基板ＳＵＢ１から第２基板ＳＵＢ２に向かう方向を上方（あるいは、単に上）と称し、第２基板ＳＵＢ２から第１基板ＳＵＢ１に向かう方向を下方（あるいは、単に下）と称する。
表示パネルＰＮＬは、画像を表示する表示領域ＤＡ、及び、表示領域ＤＡを囲む額縁状の非表示領域ＮＤＡを備えている。表示領域ＤＡは、例えば、シールＳＥによって囲まれた内側に位置している。シールＳＥは、非表示領域ＮＤＡに位置している。

ＩＣチップＩ１は、配線基板ＳＵＢ３に実装されている。なお、図示した例に限らず、ＩＣチップＩ１は、第２基板ＳＵＢ２よりも外側に延出した第１基板ＳＵＢ１に実装されていてもよいし、配線基板ＳＵＢ３に接続される外部回路基板に実装されていてもよい。ＩＣチップＩ１は、例えば、画像を表示するのに必要な信号を出力するディスプレイドライバＤＤを内蔵している。ここでのディスプレイドライバＤＤは、後述する信号線駆動回路ＳＤ、走査線駆動回路ＧＤ、及び、共通電極駆動回路ＣＤの少なくとも一部を含むものである。また、図示した例では、ＩＣチップＩ１は、タッチパネルコントローラなどとして機能する検出回路ＲＣを内蔵している。なお、検出回路ＲＣは、ＩＣチップＩ１とは異なる他のＩＣチップに内蔵されていてもよい。

センサＳＳは、表示装置ＤＳＰへの被検出物の接触あるいは接近を検出するためのセンシングを行うものである。センサＳＳは、複数の検出電極Ｒｘ（Ｒｘ１、Ｒｘ２、Ｒｘ３、Ｒｘ４…）を備えている。複数の検出電極Ｒｘは、それぞれ、第２基板ＳＵＢ２に設けられている。これらの検出電極Ｒｘは、それぞれ、第１方向Ｘに延出し、第２方向Ｙに間隔をおいて並んでいる。

複数の検出電極Ｒｘ（Ｒｘ１、Ｒｘ２、Ｒｘ３、Ｒｘ４…）は、それぞれ、検出部ＲＳ（ＲＳ１、ＲＳ２、ＲＳ３、ＲＳ４…）と、端子部ＲＴ（ＲＴ１、ＲＴ２、ＲＴ３、ＲＴ４…）と、パッドＤＰ（ＤＰ１、ＤＰ２、ＤＰ３、ＤＰ４…）と、接続部ＣＮ（ＣＮ１、ＣＮ２、ＣＮ３、ＣＮ４…）とを備えている。
検出部ＲＳは、それぞれ、表示領域ＤＡに位置し、第１方向Ｘに延出している。検出電極Ｒｘにおいては、主として検出部ＲＳがセンシングに利用される。図示した例では、検出部ＲＳは、それぞれ、帯上に示されているが、より具体的には、微細な金属細線の集合体によって形成されている。なお、図示した例では、検出電極Ｒｘは、それぞれ、２本の検出部ＲＳを備えているが、３本以上の検出部ＲＳを備えていても良いし、１本の検出部ＲＳを備えていてもよい。

端子部ＲＴは、それぞれ、検出部ＲＳに電気的に繋がっている。図示した例では、奇数番目の検出電極Ｒｘ１、Ｒｘ３…の各々の端子部ＲＴ１、ＲＴ３…は、非表示領域ＮＤＡの第１方向Ｘで一端側部（以下、第１側部と称する）に位置している。また、偶数番目の検出電極Ｒｘ２、Ｒｘ４…の各々の端子部ＲＴ２、ＲＴ４…は、いずれも非表示領域ＮＤＡの第１側部と第１方向Ｘで反対側の他端側部（以下、第２側部と称する）に位置している。端子部ＲＴは、平面視でシールＳＥと重なる位置に形成されている。

パッドＤＰは、それぞれ、端子部ＲＴに電気的に接続されている。図示した例では、パッドＤＰは、接続配線ＣＷ（ＣＷ１、ＣＷ２、ＣＷ３、ＣＷ４…）を介して検出部ＲＳ及び端子部ＲＴに電気的に接続されている。奇数番目の検出電極Ｒｘ１、Ｒｘ３…の各々のパッドＤＰ１、ＤＰ３…は、第１側部に位置している。また、偶数番目の検出電極Ｒｘ２、Ｒｘ４…の各々のパッドＤＰ２、ＤＰ４…は、第２側部に位置している。なお、パッドＤＰは、検出電極Ｒｘとは別体で形成されていてもよい。また、パッドＤＰは、検出部ＲＳに直接接続されていてもよい。また、パッドＤＰは、それぞれ、平面視した場合に、四角形状以外の形状、例えば、円形状、楕円形状、及び多角形状等に形成されていてもよい。パッドＤＰは、例えば、検出電極Ｒｘと後述するパッドＰとの導通を検査するための検査パッドである。

一方で、第１基板ＳＵＢ１は、複数のパッドＰ（Ｐ１、Ｐ２、Ｐ３、Ｐ４…）及び複数の配線Ｗ（Ｗ１、Ｗ２、Ｗ３、Ｗ４…）を備えている。図示した例では、奇数番目のパッドＰ１、Ｐ３…及び配線Ｗ１、Ｗ３…は、いずれも非表示領域ＮＤＡの第１側部に位置している。また、偶数番目のパッドＰ２、Ｐ４…及び配線Ｗ２、Ｗ４…は、いずれも非表示領域ＮＤＡの第２側部に位置している。パッドＰ及び配線Ｗは、それぞれ、平面視でシールＳＥと重なっている。パッドＰは、それぞれ、平面視で、対応する端子部ＲＴと重なる位置に形成されている。図示した例では、パッドＰは、それぞれ、平面視した場合に台形状に形成されている。なお、パッドＰは、それぞれ、平面視した場合に台形状以外の形状、例えば、多角形状、円形状、及び、楕円形状等に形成されていてもよい。配線Ｗは、それぞれ、パッドＰに接続され、第２方向Ｙに沿って延出し、配線基板ＳＵＢ３を介してＩＣチップＩ１の検出回路ＲＣと電気的に接続されている。なお、パッドＰ、配線Ｗ、及び配線基板ＳＵＢ３は、静電気対策の構成、例えば、接地電位（ＧＮＤ）が印加された構成を有していてもよい。

図示したように、パッドＰ３が第２方向ＹにおいてパッドＰ１よりも配線基板ＳＵＢ３に近い位置に配置されたレイアウトでは、配線Ｗ１は、第１方向ＸにおいてパッドＰ３の内側（つまり、表示領域ＤＡが設けられた方向）を迂回し、パッドＰ３と配線基板ＳＵＢ３との間で、配線Ｗ３の内側で配線Ｗ３に並んで配置されている。同様に、配線Ｗ２は、第１方向ＸにおいてパッドＰ４の内側を迂回し、パッドＰ４と配線基板ＳＵＢ３との間で、配線Ｗ４の内側で配線Ｗ４に並んで配置されている。

複数の接続用孔（接続孔）Ｖ（Ｖ１、Ｖ２、Ｖ３、Ｖ４…）は、それぞれ、端子部ＲＴ（ＲＴ１、ＲＴ２、ＲＴ３、ＲＴ４…）とパッドＰ（Ｐ１、Ｐ２、Ｐ３、Ｐ４…）とが対向する位置に形成されている。また、複数の接続用孔Ｖは、それぞれ、端子部ＲＴを含む第２基板ＳＵＢ２及びシールＳＥを貫通するとともに、パッドＰまで貫通するように形成され得る。図示した例では、複数の接続用孔Ｖは、それぞれ、平面視で円形であるが、その形状は図示した例に限らず、楕円形などの他の形状であっても良い。複数の接続用孔Ｖには、接続材Ｃ（Ｃ１、Ｃ２、Ｃ３、Ｃ４…）がそれぞれ設けられている。接続材Ｃは、それぞれ、端子部ＲＴとパッドＰとを電気的に接続している。つまり、第２基板ＳＵＢ２に設けられた複数の検出電極Ｒｘは、それぞれ、接続材Ｃを介して、第１基板ＳＵＢ１のパッドＰに接続された配線基板ＳＵＢ３の検出回路ＲＣと電気的に接続している。検出回路ＲＣは、複数の検出電極Ｒｘの各々から出力されたセンサ信号を読み取り、被検出物の接触あるいは接近の有無や、被検出物の位置座標などを検出する。以下、パッドＰを第１導電層と称し、検出電極Ｒｘを第２導電層と称する場合もある。なお、第１基板ＳＵＢ１は、第２基板ＳＵＢ２から接続用孔Ｖを介して流れる静電気対策の構成を有していてもよい。例えば、第１基板ＳＵＢ１は、第２基板ＳＵＢ２から接続用孔Ｖを介して流れる静電気対策として接地電位が印加された構成を有していてもよい。
以上で説明したような表示装置ＤＳＰのレイアウトによれば、非表示領域ＮＤＡにおける第１側部の幅と第２側部の幅とを均一化することができ、狭額縁化に好適である。

図２は、導電層ＣＢ、オーバーコート層３０、及び保護材ＰＴの一例を示す平面図である。ここでは、図１に示した検出電極Ｒｘ１のパッドＤＰ１及び端子部ＲＴ１を用いて説明するが他のパッドＤＰ及び端子部ＲＴにもパッドＤＰ１及び端子部ＲＴ１と同様の構成が適用できる。
表示装置ＤＳＰは、検出電極Ｒｘを保護するオーバーコート層３０と、パッドＤＰを保護する導電層ＣＢと、接続材Ｃを保護する保護材ＰＴとをさらに備えている。図示した例では、オーバーコート層３０は、平面視した場合に検出電極Ｒｘ１のほとんどに重なっている。オーバーコート層３０は、パッドＤＰ１、接続用孔Ｖ１、及び接続材Ｃ１には重なっていない。導電層ＣＢは、パッドＤＰ１と接続配線ＣＷの一部とに重なっている。導電層ＣＢは、平面視した場合、非表示領域ＮＤＡに位置し、パッドＤＰ１よりも大きい。また、第１方向Ｘにおいて、導電層ＣＢの幅は、第２基板ＳＵＢ２の端部ＳＵＢ２Ｅから表示領域ＤＡまでの距離よりも小さくなるように形成され得る。導電層ＣＢは、遮光性を有する導電材料、例えば、黒色の導電材料で形成されている。導電層ＣＢは、カーボンを主成分とする材料、例えば、カーボンブラックで形成されている。なお、図示した例では、導電層ＣＢは、四角形状に形成されているが、四角形状でなくともよい。例えば、導電層ＣＢは、円形状、楕円形状、又は多角形状に形成されていてもよい。また、導電層ＣＢは、平面視した場合、パッドＤＰ１と同じ大きさであってもよい。導電層ＣＢは、平面視した場合に、少なくともパッドＤＰ１に重なっていればよい。例えば、導電層ＣＢは、パッドＤＰ１の全体に重なっている。保護材ＰＴは、接続用孔Ｖ１及び接続材Ｃ１に重畳している。図示した例では、保護材ＰＴは、平面視した場合、円形状に形成されているが、円形状でなくともよい。例えば、保護材ＰＴは、四角形状、多角形状、又は多角形状に形成されていてもよい。保護材ＰＴは、遮光性を有する絶縁材料、例えば、黒色の有機絶縁材料で形成されている。保護材ＰＴは、例えば、酸窒化チタン（チタンブラック）で形成されている。オーバーコート層３０、導電層ＣＢ、及び保護材ＰＴについて後述する。

図３は、図１に示した表示パネルＰＮＬの基本構成及び等価回路を示す図である。
表示パネルＰＮＬは、表示領域ＤＡにおいて、複数の画素ＰＸを備えている。ここで、画素とは、画素信号に応じて個別に制御することができる最小単位を示し、例えば、後述する走査線と信号線とが交差する位置に配置されたスイッチング素子を含む領域に存在する。複数の画素ＰＸは、第１方向Ｘ及び第２方向Ｙにマトリクス状に配置されている。また、表示パネルＰＮＬは、表示領域ＤＡにおいて、複数本の走査線Ｇ（Ｇ１〜Ｇｎ）、複数本の信号線Ｓ（Ｓ１〜Ｓｍ）、共通電極ＣＥなどを備えている。複数の走査線Ｇは、第１方向Ｘに延出し、第２方向Ｙに並んでいる。複数の信号線Ｓは、第２方向Ｙに延出し、第１方向Ｘに並んでいる。走査線Ｇ及び信号線Ｓは、モリブデン、タングステン、チタン、アルミニウムなどの金属材料又はこれらの合金材料によって形成され、単層構造であってもよいし、多層構造であってもよい。なお、走査線Ｇ及び信号線Ｓは、必ずしも直線的に延出していなくてもよく、それらの一部が屈曲していてもよい。共通電極ＣＥは、複数の画素ＰＸに亘って配置されている。走査線Ｇ、信号線Ｓ、及び、共通電極ＣＥは、それぞれ非表示領域ＮＤＡに引き出されている。非表示領域ＮＤＡにおいて、走査線Ｇは走査線駆動回路ＧＤに接続され、信号線Ｓは信号線駆動回路ＳＤに接続され、共通電極ＣＥは共通電極駆動回路ＣＤに接続されている。信号線駆動回路ＳＤ、走査線駆動回路ＧＤ、及び、共通電極駆動回路ＣＤは、第１基板ＳＵＢ１上に形成されてもよいし、これらの一部或いは全部が図１に示したＩＣチップＩ１に内蔵されていてもよい。

各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥ、及び液晶層ＬＣ等を備えている。スイッチング素子ＳＷは、例えば薄膜トランジスタ（ＴＦＴ）によって構成され、走査線Ｇ及び信号線Ｓと電気的に接続されている。より具体的には、スイッチング素子ＳＷは、ゲート電極ＷＧ、ソース電極ＷＳ、及び、ドレイン電極ＷＤを備えている。ゲート電極ＷＧは、走査線Ｇと電気的に接続されている。図示した例では、信号線Ｓと電気的に接続された電極をソース電極ＷＳと称し、画素電極ＰＥと電気的に接続された電極をドレイン電極ＷＤと称する。共通電極ＣＥ及び画素電極ＰＥは、例えばインジウム錫酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）などの透明な導電材料によって形成されている。
走査線Ｇは、第１方向Ｘに並んだ画素ＰＸの各々におけるスイッチング素子ＳＷと接続されている。信号線Ｓは、第２方向Ｙに並んだ画素ＰＸの各々におけるスイッチング素子ＳＷと接続されている。画素電極ＰＥの各々は、例えば、共通電極ＣＥと対向し、画素電極ＰＥと共通電極ＣＥとの間に生じる電界によって液晶層ＬＣを駆動している。保持容量ＣＳは、例えば、共通電極ＣＥと画素電極ＰＥとの間に形成される。

図４は、表示領域ＤＡにおける表示装置ＤＳＰの一部を概略的に示す断面図である。ここでは、表示装置ＤＳＰを第１方向Ｘに沿って切断した断面図を示す。図示した表示装置ＤＳＰは、主に基板主面と略平行な横電界を利用する表示モードに対応した構成を有している。なお、表示装置ＤＳＰは、基板主面に対して垂直な縦電界や、基板主面に対して斜め方向の電界、或いは、それらを組み合わせて利用する表示モードに対応した構成を有してもよい。横電界を利用する表示モードでは、例えば第１基板ＳＵＢ１及び第２基板ＳＵＢ２のいずれか一方が画素電極ＰＥ及び共通電極ＣＥの双方を備える構成が適用可能である。縦電界や斜め電界を利用する表示モードでは、例えば、第１基板ＳＵＢ１が画素電極ＰＥ及び共通電極ＣＥの一方を備え、第２基板ＳＵＢ２が画素電極ＰＥ及び共通電極ＣＥの他方を備える構成が適用可能である。なお、ここでの基板主面とは、Ｘ−Ｙ平面と平行な面である。

第１基板ＳＵＢ１は、第１基体１０（第１絶縁基板）、信号線Ｓ、共通電極ＣＥ、画素電極ＰＥ、第１絶縁層１１、第２絶縁層１２、第３絶縁層１３、及び第１配向層１４などを備えている。なお、ここでは、上述のスイッチング素子ＳＷや走査線Ｇ、これらの間に介在する各種絶縁層等の図示を省略している。
第１基体１０は、例えば、無アルカリガラスによって形成され、第２基板ＳＵＢ２と対向する上面１０Ａ（第１面１０Ａ）と、上面１０Ａの反対側の下面１０Ｂ（第２面１０Ｂ）とを有している。第１絶縁層１１は、上面１０Ａの上に配置されている。信号線Ｓは、第１絶縁層１１の上に配置されている。第２絶縁層１２は、信号線Ｓ及び第１絶縁層１１の上に配置されている。共通電極ＣＥは、第２絶縁層１２の上に配置されている。第３絶縁層１３は、共通電極ＣＥの上に配置されている。画素電極ＰＥは、第３絶縁層１３の上に配置されている。画素電極ＰＥは、第３絶縁層１３を介して共通電極ＣＥと対向している。図４の例において、画素電極ＰＥは、１つのスリットＳＬを有している。但し、画素電極ＰＥは、より多くのスリットＳＬを有してもよいし、スリットＳＬを有さなくてもよい。第１配向層１４は、画素電極ＰＥ及び第３絶縁層１３を覆っている。例えば、第１絶縁層１１及び第３絶縁層１３は無機絶縁層であり、第２絶縁層１２は有機絶縁層である。
なお、第１基板ＳＵＢ１の構成は、図示した例に限らず、画素電極ＰＥが第２絶縁層１２と第３絶縁層１３との間に位置し、共通電極ＣＥが第３絶縁層１３と第１配向層１４との間に位置してもよい。また、画素電極ＰＥ及び共通電極ＣＥの双方が櫛歯状に形成され、互いに噛み合うように同層に配置されてもよい。

第２基板ＳＵＢ２は、第２基体２０（第２絶縁基板）、遮光層２１、カラーフィルタ２２、オーバーコート層２３、第２配向層２４などを備えている。
第２基体２０は、例えば無アルカリガラスによって形成され、第１基板ＳＵＢ１と対向する下面２０Ａ（第１面２０Ａ）と、下面２０Ａの反対側の上面２０Ｂ（第２面２０Ｂ）とを有している。遮光層２１及びカラーフィルタ２２は、下面２０Ａの下に配置されている。遮光層２１は、各画素を区画し、信号線Ｓの直上に位置している。

カラーフィルタ２２は、画素電極ＰＥと対向し、その一部が遮光層２１と重なっている。カラーフィルタ２２は、赤色カラーフィルタ、緑色カラーフィルタ、青色カラーフィルタなどを含む。オーバーコート層２３は、カラーフィルタ２２を覆っている。第２配向層２４は、オーバーコート層２３を覆っている。液晶層ＬＣは、第１配向層１４と第２配向層２４との間に配置されている。なお、カラーフィルタ２２は、第１基板ＳＵＢ１に配置されてもよい。カラーフィルタ２２は、４色以上のカラーフィルタを含んでいてもよい。白色を表示する画素には、白色のカラーフィルタが配置されていてもよいし、無着色の樹脂材料が配置されていてもよいし、カラーフィルタを配置せずにオーバーコート層を配置してもよい。

検出電極Ｒｘは、第２基体２０の主面２０Ｂの側に位置している。図示した例では、検出電極Ｒｘは、第２基体２０の上面２０Ｂに接触している。検出電極Ｒｘは、金属を含む導電層、例えば、ＩＴＯやＩＺＯ等の透明な導電材料によって形成されていてもよいし、金属を含む導電層の上に透明導電層が積層されていてもよいし、導電性の有機材料や、微細な導電性物質の分散体などによって形成されていてもよい。オーバーコート層（保護層）３０は、検出電極Ｒｘの上に接触し、検出電極Ｒｘの上のほとんどを覆っている。オーバーコート層３０は、例えば、有機絶縁材料で形成されている。

表示装置ＤＳＰは、カバー部材ＣＧと、照明装置ＢＬと、第１偏光板ＰＬ１と、第２偏光板ＰＬ２と、をさらに備えている。
第１偏光板ＰＬ１は、上面２０Ｂの側に位置している。図示した例では、第１偏光板ＰＬ１は、カバー部材ＣＧと検出電極Ｒｘとの間に位置している。第１偏光板ＰＬ１は、オーバーコート層３０に接着されている。カバー部材ＣＧは、接着層５０を介して第１偏光板ＰＬ１に貼り付けられている。カバー部材ＣＧは、例えば、ガラスを用いて形成されているが、ガラス以外の材料を用いて形成されていてもよい。第２偏光板ＰＬ２は、下面１０Ｂ側に位置している。図示した例では、第２偏光板ＰＬ２は、第１基板ＳＵＢ１と照明装置ＢＬとの間に位置している。第２偏光板ＰＬ２は、下面１０Ｂに接触している。各偏光板ＰＬ１、ＰＬ２は、少なくとも表示領域ＤＡの全域と対向している。なお、表示装置ＤＳＰは、カバー部材ＣＧと第２基板ＳＵＢ２との間、及び、第１基板ＳＵＢ１と照明装置ＢＬとの間に位相差板などの光学素子をさらに備えてもよい。また、第２偏光板ＰＬ２と検出電極Ｒｘとの間には、各種絶縁層や各種導電層が配置されていてもよい。
なお、図４に示す表示装置ＤＳＰは、照明装置ＢＬからの光を選択的に透過させることで画像を表示する透過型の構造の適用例である。この例に限らず、表示装置ＤＳＰは、第２基板ＳＵＢ２の上方からの光を選択的に反射させることで画像を表示する反射型であってもよいし、透過型及び反射型の双方の機能を備えた半透過型であってもよい。

図５は、センサＳＳの一構成例を示す平面図である。
図５に示した例では、センサＳＳは、センサ駆動電極Ｔｘ、及び、検出電極Ｒｘを備えている。図５において、センサ駆動電極Ｔｘは、右下がりの斜線で示した部分に相当し、第１基板ＳＵＢ１に設けられている。また、検出電極Ｒｘは、右上がりの斜線で示した部分に相当し、第２基板ＳＵＢ２に設けられている。センサ駆動電極Ｔｘ及び検出電極Ｒｘは、Ｘ−Ｙ平面において、互いに交差している。検出電極Ｒｘは、第３方向Ｚにおいて、センサ駆動電極Ｔｘと対向している。

センサ駆動電極Ｔｘ及び検出電極Ｒｘは、表示領域ＤＡに位置し、それらの一部が非表示領域ＮＤＡに延在している。図示した例では、センサ駆動電極Ｔｘは、それぞれ第２方向Ｙに延出した帯状の形状を有し、第１方向Ｘに間隔を置いて並んでいる。検出電極Ｒｘは、それぞれ第１方向Ｘに延出し、第２方向Ｙに間隔を置いて並んでいる。検出電極Ｒｘは、図１を参照して説明したように、第１基板ＳＵＢ１に設けられたパッドＰに接続され、配線を介して検出回路ＲＣと電気的に接続されている。センサ駆動電極Ｔｘの各々は、配線ＷＲを介して共通電極駆動回路ＣＤと電気的に接続されている。なお、センサ駆動電極Ｔｘ及び検出電極Ｒｘの個数やサイズ、形状は特に限定されるものではなく種々変更可能である。

センサ駆動電極Ｔｘは、上記の共通電極ＣＥを含み、画素電極ＰＥとの間で電界を発生させる機能を有するとともに、検出電極Ｒｘとの間で容量を発生させることで被検出物の位置を検出するための機能を有している。
共通電極駆動回路ＣＤは、表示領域ＤＡに画像を表示する表示駆動時に、共通電極ＣＥを含むセンサ駆動電極Ｔｘに対してコモン駆動信号を供給する。また、共通電極駆動回路ＣＤは、センシングを行うセンシング駆動時に、センサ駆動電極Ｔｘに対してセンサ駆動信号を供給する。検出電極Ｒｘは、センサ駆動電極Ｔｘへのセンサ駆動信号の供給に伴って、センシングに必要なセンサ信号（つまり、センサ駆動電極Ｔｘと検出電極Ｒｘとの間の電極間容量の変化に基づいた信号）を出力する。検出電極Ｒｘから出力された検出信号は、図１に示した検出回路ＲＣに入力される。

なお、上記した構成例におけるセンサＳＳは、一対の電極間の静電容量（上記の例ではセンサ駆動電極Ｔｘと検出電極Ｒｘとの間の静電容量）の変化に基づいて被検出物を検出する相互容量方式に限らず、検出電極Ｒｘの静電容量の変化に基づいて被検出物を検出する自己容量方式であっても良い。

図６は、図１に示したＡ１−Ｂ１線に沿って切断した表示装置ＤＳＰの一部の概略的な断面図である。ここでは、図４に示した第１基板ＳＵＢ１及び第２基板ＳＵＢ２が備える各要素、照明装置ＢＬ、及び第２偏光板ＰＬ２の図示を適宜省略している。以下、接続用孔Ｖ１を用いて説明するが他の接続用孔Ｖにも接続用孔Ｖ１と同様の構成が適用できる。

第１基板ＳＵＢ１と第２基板ＳＵＢ２とは、シールＳＥによって貼り合わされている。シールＳＥは、例えば、図１に示したように表示領域ＤＡを囲う環状に形成されている。図６に示した例において、シールＳＥと第１基体１０との間に第２絶縁層１２が配置され、シールＳＥと第２基体２０との間に遮光層２１及びオーバーコート層２３が配置されている。シールＳＥ、第２絶縁層１２、遮光層２１、及びオーバーコート層２３は、例えば有機絶縁層である絶縁層ＩＬを構成する。なお、絶縁層ＩＬは、無機絶縁層を含んでいてもよい。以下、絶縁層ＩＬを層間絶縁層ＩＬと称する場合もある。
なお、絶縁層ＩＬは、図４に示した第１配向層１４や第２配向層２４などをさらに含んでもよい。また、絶縁層ＩＬは、第２絶縁層１２、オーバーコート層２３、及び遮光層２１の少なくとも１つを含まなくてもよい。絶縁層ＩＬは、他の層を含んでいてもよい。

第１基板ＳＵＢ１は、第１導電層Ｌ１を備えている。図６に示した例において、第１導電層Ｌ１は、第１基体１０の上面１０Ａに形成されるとともに、第２絶縁層１２で覆われている。この例に限らず、第１導電層Ｌ１と第１基体１０との間や第１導電層Ｌ１と第２絶縁層１２との間に、各種絶縁層や各種導電層が配置されてもよい。第１導電層Ｌ１は、例えば、モリブデン、タングステン、チタン、アルミニウム、銀、銅、クロムなどの金属材料や、これらの金属材料を組み合わせた合金や、ＩＴＯ及びＩＺＯなどの透明な導電材料によって形成することができる。第１導電層Ｌ１は、単層構造であってもよいし、多層構造であってもよい。

第２導電層Ｌ２は、第２基体２０の上面２０Ｂの側に位置している。図示した例では、第２導電層Ｌ２は、オーバーコート層３０で覆われている。また、第２導電層Ｌ２は、第２基体２０の上面２０Ｂに接触している。図示した例では、第２導電層Ｌ２は、図１に示した検出電極Ｒｘ１に相当する。第２導電層Ｌ２は、例えば、モリブデン、タングステン、チタン、アルミニウム、銀、銅、クロムなどの金属材料や、これらの金属材料を組み合わせた合金や、ＩＴＯ及びＩＺＯなどの透明な導電材料によって形成することができる。第２導電層Ｌ２は、単層構造であってもよいし、多層構造であってもよい。なお、第２導電層Ｌ２と上面２０Ｂとの間には、各種絶縁層や各種導電層が配置されていてもよい。また、オーバーコート層３０と第２導電層Ｌ２との間にも、各種絶縁層や各種導電層が配置されていてもよい。オーバーコート層３０は、第１偏光板と第２導電層Ｌ２との間に位置している。
第１偏光板ＰＬ１は、第２基体２０の上面２０Ｂの側から順に、接着層４０と、保護層４１と、偏光層４２と、保護層４３と、コート層４４とを備えている。図６に示した例では、第１偏光板ＰＬ１は、接着層４０によりオーバーコート層３０に接着している。なお、接着層４０とオーバーコート層３０との間には各種絶縁層や各種導電層が配置されていてもよい。

偏光層４２は、例えばポリビニルアルコール（ＰＶＡ）を主体として形成されており、光の特定の偏光成分を吸収し、他の偏光成分を通過させる。保護層４１及び保護層４３は、例えばトリアセチルセルロース（ＴＡＣ）により形成されている。保護層４１及び保護層４３は、偏光層４２を挟み込んで、偏光層４２を両面から保護している。コート層４４は、目的に応じた適宜の機能を有した層である。一例として、コート層４４としては、ハードコート層（ＨＣ）、アンチグレア層（ＡＧ）、反射防止層（ＡＲ）、或いは低反射層（ＬＲ）などを適用できる。第２偏光板ＰＬ２も、以上述べた第１偏光板ＰＬ１と同様の構成を有している。
本実施形態において、接着層４０は、導電性を有した導電接着層である。例えば、接着層４０に有機導電体を混ぜることにより、接着層４０に導電性を与えることができる。接着層４０は、第１偏光板ＰＬ１とオーバーコート層３０との間の全域に亘って形成されている。したがって、接着層４０は、表示領域ＤＡの全域と対向する。

オーバーコート層３０は、貫通孔ＶＡ１を有している。第２導電層Ｌ２は、貫通孔ＶＡ１に繋がる貫通孔ＶＡ２を有している。第２基体２０は、下面２０Ａと上面２０Ｂとを貫通し、貫通孔ＶＡ１及びＶＡ２に繋がる貫通孔ＶＡ３を有している。絶縁層ＩＬは、下面２０Ａと上面１０Ａとの間を貫通し、各貫通孔ＶＡ１、ＶＡ２、及びＶＡ３に繋がる貫通孔ＶＡ４を有している。第１導電層Ｌ１は、各貫通孔ＶＡ１〜ＶＡ４に繋がる貫通孔ＶＡ５を有している。また、第１基体１０は、各貫通孔ＶＡ１〜ＶＡ５に繋がる凹部Ｒ１を上面１０Ａに有している。図示した例では、各貫通孔ＶＡ１〜ＶＡ５及び凹部Ｒ１は、非表示領域ＮＤＡに位置している。なお、貫通孔ＶＡ４は、絶縁層ＩＬを構成する各層、すなわち図６に示した例ではシールＳＥ、第２絶縁層１２、遮光層２１、及びオーバーコート層２３をそれぞれ貫通している。

凹部Ｒ１は、上面１０Ａから下面１０Ｂに向かって形成されているが、図示した例では、下面１０Ｂまで貫通していない。一例では、凹部Ｒ１の第３方向Ｚに沿った深さは、第１基体１０の第３方向Ｚに沿った厚さの約１／５〜約１／２程度である。なお、第１基体１０は、凹部Ｒ１の代わりに、上面１０Ａと下面１０Ｂとの間を貫通する貫通孔を有してもよい。

各貫通孔ＶＡ１〜ＶＡ５及び凹部Ｒ１は、それぞれの孔の中心位置が平面視で見て一致しており、第３方向Ｚに沿った同一直線状に位置し、接続用孔Ｖ１を構成している。各貫通孔ＶＡ１〜ＶＡ５及び凹部Ｒ１は、例えば平面視における形状が正円形であるが、楕円形などの他の形状であってもよい。なお、接続用孔Ｖ１は、第３方向に沿った同一直線状に位置する各貫通孔ＶＡ１〜ＶＡ５及び凹部Ｒ１の少なくとも１つによって構成されていてもよい。

図６に示した例において、各貫通孔ＶＡ１〜ＶＡ５は、いずれも下方に向かうに連れて幅（内径）が小さくなる。すなわち、貫通孔ＶＡ１の内面Ｆ１、貫通孔ＶＡ２の内面Ｆ２、貫通孔ＶＡ３の内面Ｆ３、貫通孔ＶＡ４の内面Ｆ４、及び貫通孔ＶＡ５の内面Ｆ５は、第３方向Ｚに対して傾いたテーパ状である。図６に示した例では、各内面Ｆ１〜Ｆ５が断面視で直線状であるが、曲線状であってもよい。また、各貫通孔ＶＡ１〜ＶＡ５は、上方に向かうに連れて幅（内径）が小さくなる形状を有してもよいし、幅が一定（各内面Ｆ１〜Ｆ５が第３方向Ｚと平行）であってもよい。

貫通孔ＶＡ１と貫通孔ＶＡ２との境界近傍においては、貫通孔ＶＡ２の幅よりも貫通孔ＶＡ１の幅の方が大きい。これにより、第２導電層Ｌ２は、貫通孔ＶＡ２の周囲において、オーバーコート層３０から露出している第１領域Ａ１を有している。例えば、第１領域Ａ１の平面視における形状は、貫通孔ＶＡ２を全周に亘って囲う環状である。但し、第１領域Ａ１は、貫通孔ＶＡ２の周囲の一部に設けられてもよいし、断続的に複数設けられてもよい。

貫通孔ＶＡ４と貫通孔ＶＡ５との境界近傍においては、貫通孔ＶＡ５の幅よりも貫通孔ＶＡ４の幅の方が大きい。これにより、第１導電層Ｌ１は、貫通孔ＶＡ５の周囲において、絶縁層ＩＬから露出した第２領域Ａ２を有している。例えば、第２領域Ａ２の平面視における形状は、貫通孔ＶＡ５を全周に亘って囲う環状である。但し、第２領域Ａ２は、貫通孔ＶＡ５の周囲の一部に設けられてもよいし、断続的に複数設けられてもよい。

表示装置ＤＳＰは、各貫通孔ＶＡ２〜ＶＡ５を通じて第１導電層Ｌ１と第２導電層Ｌ２とを電気的に接続する接続材Ｃをさらに備えている。図６に示した例では、接続材Ｃは、図１に示した接続材Ｃ１に相当する。接続材Ｃは、各貫通孔ＶＡ１〜ＶＡ５の内面Ｆ１〜Ｆ５、凹部Ｒ１の内面、第１領域Ａ１、及び第２領域Ａ２を途切れることなく連続的に覆っている。一例として、接続材Ｃは、銀などの金属材料を含み、その粒径が数ナノメートルから数十ナノメートルのオーダーの微粒子を含むものであることが望ましい。

接続材Ｃは、貫通孔ＶＡ５の内面Ｆ５だけでなく、第２領域Ａ２においても第１導電層Ｌ１に接触している。これにより、内面Ｆ５にのみ接触する場合に比べて接触面積を大きくでき、導通の信頼性が向上する。また、接続材Ｃは、貫通孔ＶＡ２の内面Ｆ２だけでなく第１領域Ａ１においても第２導電層Ｌ２に接触している。これにより、内面Ｆ２にのみ接触する場合に比べて接触面積を大きくでき、導通の信頼性が向上する。

接続材Ｃの内側には、遮光性を有する絶縁材料である保護材ＰＴが充填されている。図示した例では、保護材ＰＴは、第１領域Ａ１に位置する接続材Ｃの端部も覆っている。保護材ＰＴの一部は、貫通孔ＶＡ１を覆い、貫通孔ＶＡ１の上に突出している。なお、保護材ＰＴは、貫通孔ＶＡ１から突出していなくともよい。この保護材ＰＴにより、接続用孔Ｖ１に露出する各部や接続材Ｃが外部から浸入する水分などにより腐食することが防がれる。さらに、保護材ＰＴにより、接続用孔Ｖ１に起因した凹凸の発生が防がれる。

保護材ＰＴの上面は、第１偏光板ＰＬ１の接着層４０で覆われている。この接着層４０を介して、第１偏光板ＰＬ１の下面は、オーバーコート層３０及び保護材ＰＴに接着している。第１偏光板ＰＬ１の上面は、接着層５０を介してカバー部材ＣＧに接着している。このようにカバー部材ＣＧが設けられるために、接続用孔Ｖ１の形成により第２基板ＳＵＢ２などの強度が低下したとしても、接続用孔Ｖ１の近傍が十分に保護される。
カバー部材ＣＧは、例えば、第２偏光板ＰＬ２と対向する側の面に、加飾層５１（遮光層）を備えている。加飾層５１は、非表示領域ＮＤＡと対向し、上述した表示領域ＤＡの形状に応じて開口している。この加飾層５１により、接続用孔Ｖ１が外部から視認できなくなっている。

図７は、図２に示したＡ２−Ｂ２線に沿って切断した表示装置ＤＳＰの一部の概略的な断面図である。ここでは、図４に示した第１基板ＳＵＢ１及び第２基板ＳＵＢ２が備える各要素、照明装置ＢＬ、及び第２偏光板ＰＬ２の図示を適宜省略している。
パッドＤＰ１は、第２基体２０の上面２０Ｂの側に位置している。図示した例では、パッドＤＰ１は、第２基体２０の上面２０Ｂに接触し、接続配線ＣＷ１を介して端子部ＲＴ１に接続されている。
導電層ＣＢは、第２導電層Ｌ２の一部と第１偏光板ＰＬ１とに電気的に接続されている。図示した例では、導電層ＣＢは、第２導電層Ｌ２のパッドＤＰ１と、接続配線ＣＷの一部とに接触している。導電層ＣＢの一部は、第２方向Ｙにおいて、パッドＤＰ１の端部も覆い、第２基体２０の上面２０Ｂに接触している。導電層ＣＢの上面は、第１偏光板ＰＬ１の接着層４０に接着している。第２導電層Ｌ２の上に位置する導電層ＣＢの一部の厚さは、例えば、オーバーコート層３０の厚さ以下である。図示した例では、導電層ＣＢは、オーバーコート層３０に接触している。以下で、パッドＤＰ（ＤＰ１）を第３導電層Ｌ３と称し、導電層ＣＢを第４導電層Ｌ４と称し、第１偏光板ＰＬ１の接着層４０を第５導電層Ｌ５と称する場合もある。例えば、第５導電層Ｌ５（接着層４０）、第４導電層Ｌ４（導電層ＣＢ）、第３導電層Ｌ３（パッドＤＰ）、第２導電層Ｌ２、接続材Ｃ、及び第１導電層Ｌ１等を通って接地電位となる電流の経路を形成することで、静電気や外部からの電界等が表示領域ＤＡに作用することを防止できる。なお、第５導電層Ｌ５は、導電性を有していれば、導電接着層でなくともよい。例えば、第５導電層Ｌ５は、金属材料で形成されていてもよい。導電層ＣＢと第５導電層Ｌ５とが電気的に接続されていれば、導電層ＣＢと第５導電層Ｌ５との間には、各種絶縁層や各種導電層等が配置されていてもよい。また、導電層ＣＢの一部の厚さは、オーバーコート層３０の厚さよりも大きくてもよい。

以上の第１実施形態の構造によれば、パッドＤＰを導電層ＣＢで覆うことで、例えば、浸入した水分や接着層４０に含まれる成分等によるパッドＤＰの腐食を防止できる。第５導電層Ｌ５、第４導電層Ｌ４、第３導電層Ｌ３、第２導電層、接続材Ｃ、及び第１導電層Ｌ１等を介して第１偏光板ＰＬ１の接着層４０を接地電位とすることが可能であるため、第１偏光板ＰＬ１や第２基板ＳＵＢ２の静電気に起因した帯電を防ぐことができる。これにより、静電気の放電に起因した各種配線や回路の損傷を防いで製造歩留りを改善することができる。加えて、表示装置ＤＳＰの使用時においては静電気などによる電界が液晶層ＬＣに作用することを防ぎ、表示品位を向上させることができる。
また、導電層ＣＢが遮光性を有しているため、パッドＤＰで反射した光が視認されることを防止できる。
さらに、接続用孔Ｖ１を通じて第１導電層Ｌ１と第２導電層Ｌ２とを接続している。したがって、極めて少ないスペースで第１導電層Ｌ１と第２導電層Ｌ２とを接続できる。これにより、表示装置ＤＳＰを狭額縁化が可能となる。

次に、本実施形態に係る表示装置ＤＳＰの変形例及び他の実施形態について説明する。以下に説明する本実施形態に係る表示装置ＤＳＰの変形例や他の実施形態において、前述した実施形態と同一の部分には、同一の参照符号を付しその詳細な説明を省略し、前述の実施形態と異なる部分を中心に詳細に説明する。なお、他の構成例や他の実施形態においても、前述の実施形態と同様の効果を得ることができる。

＜第１実施形態の変形例＞
図８は、本実施形態の他の構成例に係る表示装置ＤＳＰの一部の概略的な断面図である。ここでは、図４に示した第１基板ＳＵＢ１及び第２基板ＳＵＢ２が備える各要素、照明装置ＢＬ、及び第２偏光板ＰＬ２の図示を適宜省略している。
図８に示した例では、導電層ＣＢの一部がオーバーコート層３０の上面に接触している点が前述の実施形態の表示装置ＤＳＰと相違している。このような構成においても、上記同様の効果が得られる。

＜第２実施形態＞
次に図９乃至図１２を参照して第２実施形態に係る表示装置ＤＳＰについて説明する。第２実施形態の表示装置ＤＳＰは、第６導電層Ｌ６と第７導電層Ｌ７とを備えている点が第１実施形態の表示装置ＤＳＰと相違している。
図９は、第２実施形態に係る表示装置ＤＳＰの一例を示す平面図である。
第２実施形態に係る表示装置ＤＳＰにおいて、第６導電層Ｌ６は、パッドＤＰと、端子部ＲＴと、接続配線ＣＷとを備えている。図示した例では、第６導電層Ｌ６は、パッドＤＰ５と、端子部ＲＴ５と、接続配線ＣＷ５とを備えている。第６導電層Ｌ６は、非表示領域ＮＤＡに位置している。図示した例では、第６導電層Ｌ６は、平面視でシールＳＥと重なる位置に形成されている。第６導電層Ｌ６は、前述した第２導電層Ｌ２と同じ材料で形成されていてもよい。第６導電層Ｌ６は、単層構造であってもよいし、多層構造であってもよい。パッドＤＰ５は、接続配線ＣＷ５を介して端子部ＲＴ５に電気的に接続されている。なお、図示した例では、パッドＤＰ５と端子部ＲＴ５とは、第２方向Ｙに沿って設けられているが、第２方向Ｙに沿って設けられていなくともよい。また、図示した例では、接続用孔Ｖ５が、端子部ＲＴ５に形成されている。接続用孔Ｖ５には、接続材Ｃ５が設けられている。

図１０は、第２実施形態に係る表示装置ＤＳＰの導電層ＣＢ、オーバーコート層３０、及び保護材ＰＴの一例を示す平面図である。
図示した例では、オーバーコート層３０は、平面視した場合に第６導電層Ｌ６のほとんどに重なっている。オーバーコート層３０は、パッドＤＰ５、接続用孔Ｖ５、及び接続材Ｃ５には重なっていない。導電層ＣＢは、パッドＤＰ５と接続配線ＣＷ５の一部とに重なっている。導電層ＣＢは、非表示領域ＮＤＡに位置し、パッドＤＰ５よりも大きい。

図１１は、第２実施形態に係る表示装置ＤＳＰの概略的な平面図である。図１１は、主に、接続用孔Ｖ５に関連する要素の構成例を示している。
表示装置ＤＳＰは、第７導電層Ｌ７を備えている。図示した例では、第７導電層Ｌ７は、表示領域ＤＡを囲っている。非表示領域ＮＤＡにおいて、第７導電層Ｌ７は、シールＳＥ及び第１偏光板ＰＬ１と平面視で重なっている。第７導電層Ｌ７の両端は、配線基板ＳＵＢ３に接続されている。第７導電層Ｌ７には、配線基板ＳＵＢ３を介して接地電位（ＧＮＤ）が印加されている。接地電位は、固定的な電位であって、例えば０Ｖである。このような第７導電層Ｌ７は、静電気や外部からの電界が表示領域ＤＡに作用することを防ぐガードリングとして機能する。なお、第７導電層Ｌ７の形状は図１１に示した例に限られず、種々の態様を採用し得る。例えば、第７導電層Ｌ７は、表示領域ＤＡを囲っていなくてもよい。また、第７導電層Ｌ７は、ガードリングとしての機能を有さずに、単に第６導電層Ｌ６と配線基板ＳＵＢ３とを接続するための配線であってもよい。また、ガードリングは、外部電界から各回路等に向けての電界の作用を防護するとの観点に鑑み、第１基板ＳＵＢ１上に形成される各種回路に対して最も外側となる位置に設けられることが好ましく、当該第１基板ＳＵＢ１の辺縁部に沿って形成される構成を採用することも可能である。なお、前述した第１導電層Ｌ１は、第７導電層Ｌ７と同じ構成であってもよい。

第７導電層Ｌ７は、シールＳＥと重畳する位置において、パッドＰ５を有している。例えば、パッドＰ５は、第７導電層Ｌ７の線幅が拡大した領域に相当する。接続用孔Ｖ５は、このパッドＰと平面視で重なる位置に設けられている。図１１に示した例では、非表示領域ＮＤＡの（右側の）第２側部にパッドＰ５及び接続用孔Ｖ５が設けられている。但し、パッドＰ５及び接続用孔Ｖ５は、他の位置に設けられもよいし、１つだけでなく複数設けられてもよい。また、パッドＰ５を設けずに、線幅が一定の第７導電層Ｌ７と重なる位置に接続用孔Ｖ５を設けてもよい。

図１２は、第２実施形態に係る表示装置ＤＳＰの一部の概略的な断面図である。ここでは、図４に示した第１基板ＳＵＢ１及び第２基板ＳＵＢ２が備える各要素、照明装置ＢＬ、及び第２偏光板ＰＬ２の図示を適宜省略している。
第１基板ＳＵＢ１は、第７導電層Ｌ７を備えている。図示した例では、第７導電層Ｌ７は、第１基体１０の上面１０Ａに形成されるとともに、第２絶縁層１２で覆われている。この例に限らず、第７導電層Ｌ７と第１基体１０との間や第７導電層Ｌ７と第２絶縁層１２との間に、各種絶縁層や各種導電層が配置されてもよい。第７導電層Ｌ７は、例えば、モリブデン、タングステン、チタン、アルミニウム、銀、銅、クロムなどの金属材料や、これらの金属材料を組み合わせた合金や、ＩＴＯ及びＩＺＯなどの透明な導電材料によって形成することができる。第７導電層Ｌ７は、単層構造であってもよいし、多層構造であってもよい。

第６導電層Ｌ６は、第２基体２０の上面２０Ｂの側に位置している。図示した例では、第６導電層Ｌ６は、オーバーコート層３０で覆われている。また、第６導電層Ｌ６は、第２基体２０の上面２０Ｂに接触している。パッドＤＰ５（第３導電層Ｌ３）は、第２基体２０の上面２０Ｂの側に位置している。図示した例では、パッドＤＰ５は、第２基体２０の上面２０Ｂに接触し、接続配線ＣＷ５を介して端子部ＲＴ５に接続されている。
導電層ＣＢは、第６導電層Ｌ６の一部と第１偏光板ＰＬ１とに電気的に接続されている。図示した例では、導電層ＣＢは、第６導電層Ｌ６のパッドＤＰ５と、接続配線ＣＷ５の一部とに接触している。導電層ＣＢの一部は、第２方向Ｙにおいて、パッドＤＰ５の端部も覆い、第２基体２０の上面２０Ｂに接触している。導電層ＣＢの上面は、第１偏光板ＰＬ１の接着層４０に接触している。第６導電層Ｌ６の上に位置する導電層ＣＢの一部の厚さは、例えば、オーバーコート層３０の厚さ以下である。なお、導電層ＣＢの一部の厚さは、オーバーコート層３０の厚さよりも大きくてもよい。また、第６導電層Ｌ６と上面２０Ｂとの間には、各種絶縁層や各種導電層が配置されていてもよい。また、オーバーコート層３０と第６導電層Ｌ６との間にも各種絶縁層や各種導電層が配置されていてもよい。

オーバーコート層３０は、貫通孔ＶＡ６を有している。第６導電層Ｌ６は、貫通孔ＶＡ６に繋がる貫通孔ＶＡ７を有している。第２基体２０は、下面２０Ａと上面２０Ｂとを貫通し、貫通孔ＶＡ６及びＶＡ７に繋がる貫通孔ＶＡ８を有している。絶縁層ＩＬは、下面２０Ａと上面１０Ａとの間を貫通し、各貫通孔ＶＡ６、ＶＡ７、及びＶＡ８に繋がる貫通孔ＶＡ９を有している。第７導電層Ｌ７は、各貫通孔ＶＡ６〜ＶＡ９に繋がる貫通孔ＶＡ１０を有している。また、第１基体１０は、各貫通孔ＶＡ６〜ＶＡ１０に繋がる凹部Ｒ２を上面１０Ａに有している。図示した例では、各貫通孔ＶＡ６〜ＶＡ１０及び凹部Ｒ２は、非表示領域ＮＤＡに位置している。なお、貫通孔ＶＡ９は、絶縁層ＩＬを構成する各層、すなわち図１２に示した例ではシールＳＥ、第２絶縁層１２、遮光層２１、及びオーバーコート層２３をそれぞれ貫通している。凹部Ｒ２は、前述した凹部Ｒ１とほぼ同等の構成が適用できる。そのため、凹部Ｒ２の詳細な説明は省略する。

各貫通孔ＶＡ６〜ＶＡ１０及び凹部Ｒ２は、それぞれの孔の中心位置が平面視で見て一致しており、第３方向Ｚに沿った同一直線状に位置し、接続用孔Ｖ５を構成している。各貫通孔ＶＡ６〜ＶＡ１０及び凹部Ｒ２は、例えば平面視における形状が正円形であるが、楕円形などの他の形状であってもよい。なお、接続用孔Ｖ５は、第３方向に沿った同一直線状に位置する各貫通孔ＶＡ６〜ＶＡ１０及び凹部Ｒ２の少なくとも１つによって構成されていてもよい。

図１２に示した例において、各貫通孔ＶＡ６〜ＶＡ１０は、いずれも下方に向かうに連れて幅（内径）が小さくなる。すなわち、貫通孔ＶＡ６の内面Ｆ６、貫通孔ＶＡ７の内面Ｆ７、貫通孔ＶＡ８の内面Ｆ８、貫通孔ＶＡ９の内面Ｆ９、及び貫通孔ＶＡ１０の内面Ｆ１０は、第３方向Ｚに対して傾いたテーパ状である。図１２に示した例では、各内面Ｆ６〜Ｆ１０が断面視で直線状であるが、曲線状であってもよい。また、各貫通孔ＶＡ６〜ＶＡ１０は、上方に向かうに連れて幅（内径）が小さくなる形状を有してもよいし、幅が一定（各内面Ｆ６〜Ｆ１０が第３方向Ｚと平行）であってもよい。

貫通孔ＶＡ６と貫通孔ＶＡ７との境界近傍においては、貫通孔ＶＡ７の幅よりも貫通孔ＶＡ６の幅の方が大きい。これにより、第６導電層Ｌ６は、貫通孔ＶＡ７の周囲において、オーバーコート層３０から露出している第３領域Ａ３を有している。例えば、第３領域Ａ３の平面視における形状は、貫通孔ＶＡ７を全周に亘って囲う環状である。但し、第３領域Ａ３は、貫通孔ＶＡ７の周囲の一部に設けられてもよいし、断続的に複数設けられてもよい。

貫通孔ＶＡ９と貫通孔ＶＡ１０との境界近傍においては、貫通孔ＶＡ１０の幅よりも貫通孔ＶＡ９の幅の方が大きい。これにより、第７導電層Ｌ７は、貫通孔ＶＡ１０の周囲において、絶縁層ＩＬから露出した第４領域Ａ４を有している。例えば、第４領域Ａ４の平面視における形状は、貫通孔ＶＡ１０を全周に亘って囲う環状である。但し、第４領域Ａ４は、貫通孔ＶＡ１０の周囲の一部に設けられてもよいし、断続的に複数設けられてもよい。

表示装置ＤＳＰは、各貫通孔ＶＡ７〜ＶＡ１０を通じて第６導電層Ｌ６と第７導電層Ｌ７とを電気的に接続する接続材Ｃ５をさらに備えている。接続材Ｃ５は、各貫通孔ＶＡ６〜ＶＡ１０の内面Ｆ６〜Ｆ１０、凹部Ｒ２の内面、第３領域Ａ３、及び第４領域Ａ４を途切れることなく連続的に覆っている。

接続材Ｃ５は、貫通孔ＶＡ１０の内面Ｆ１０だけでなく、第４領域Ａ４においても第７導電層Ｌ７に接触している。これにより、内面Ｆ１０にのみ接触する場合に比べて接触面積を大きくでき、導通の信頼性が向上する。また、接続材Ｃ５は、貫通孔ＶＡ７の内面Ｆ７だけでなく第３領域Ａ３においても第６導電層Ｌ６に接触している。これにより、内面Ｆ７に接触する場合にくらべて接触面積を大きくでき、導通の信頼性が向上する。
接続材Ｃ５の内側には、保護材ＰＴが充填されている。図示した例では、保護材ＰＴは、第３領域Ａ３に位置する接続材Ｃの端部も覆っている。保護材ＰＴの一部が、貫通孔ＶＡ６の上に突出している。なお、保護材ＰＴは、貫通孔ＶＡ６から突出していなくともよい。

このような構成によれば、例えば、第５導電層Ｌ５、第４導電層Ｌ４、第３導電層Ｌ３、第６導電層Ｌ６、接続材Ｃ、及び第７導電層Ｌ７等を通って接地電位とする電流の経路を形成することで、静電気や外部からの電解等が表示領域ＤＡに作用することを防止できる。
第２実施形態によれば、前述の実施形態と同様の効果が得られる。

以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
各実施形態では、接続用孔Ｖ１及びＶ５がそれぞれ第１基体１０の凹部Ｒ１及びＲ２を有するとしたが、接続用孔Ｖ１及びＶ５は、それぞれ凹部Ｒ１及び凹部Ｒ２を有さなくてもよい。また、接続用孔Ｖ１及びＶ５は、それぞれ第１導電層Ｌ１を貫通する貫通孔ＶＡ５及びＶＡ１０を有さなくてもよい。
本明細書にて開示した構成から得られる表示装置の一例を以下に付記する。
（１）
第１導電層を含む第１基板と、
前記第１基板と対向する第１下面と、前記第１下面の反対側の第１上面とを有する基体を含む第２基板と、
前記第１基板と前記第２基板との間に配置された表示機能層と、
前記第１上面に設けられた第２導電層と、
前記第１上面に設けられ、前記第２導電層に電気的に接続された第３導電層と、
前記第３導電層を覆い、遮光性を有する第４導電層と、
前記基体に設けられた、第１貫通孔と、
前記第１導電層及び前記第２導電層を電気的に接続する接続材と、
前記第１貫通孔及び前記接続材と重畳し、遮光性を有する絶縁材料と、
を備え、
前記接続材は、前記第１貫通孔を通って前記第１導電層及び前記第２導電層に接触している、表示装置。
（２）
画像を表示する表示領域と、前記表示領域を囲む非表示領域とを有し、
前記第３導電層及び前記第４導電層は、前記非表示領域に位置する、（１）に記載の表示装置。
（３）
前記第４導電層の第２上面に設けられた偏光板をさらに備え、
前記偏光板は、前記第２上面に電気的に接続している第５導電層を有し、
前記第５導電層は、前記偏光板を前記第４導電層に接着するとともに導電材を含有した導電接着層である、（１）又は（２）に記載の表示装置。
（４）
前記偏光板と前記第２導電層との間に位置しているオーバーコート層をさらに有し、
前記第４導電層は、前記オーバーコート層に接触している、（３）に記載の表示装置。
（５）
前記第４導電層は、平面視で前記第３導電層に重なる、（１）乃至（４）のいずれか１に記載の表示装置。
（６）
前記第１導電層は、接地電位となる、（１）乃至（５）のいずれか１に記載の表示装置。
（７）
前記第１導電層と前記基体との間に配置された絶縁層をさらに備え、
前記絶縁層は、前記第１貫通孔に繋がる第２貫通孔を有し、
前記接続材は、前記第１貫通孔及び前記第２貫通孔を通って前記第１導電層及び前記第３導電層に接触している、（１）乃至（６）のいずれか１に記載の表示装置。

ＤＳＰ…表示装置、ＳＵＢ１…第１基板、ＳＵＢ２…第２基板、１０…第１基体、２０…第２基体、ＰＬ１…第１偏光板、ＰＬ２…第２偏光板、３０…オーバーコート層、４０…接着層、４１…保護層、４２…偏光層、４３…保護層、４４…コート層、ＤＡ…表示領域、ＮＤＡ…非表示領域、ＬＣ…液晶層、ＣＧ…カバー部材、ＢＬ…照明装置、Ｌ１…第１導電層、Ｌ２…第２導電層、Ｌ３…第３導電層、Ｌ４…第４導電層、Ｌ５…第５導電層、Ｌ６…第６導電層、Ｌ７…第７導電層、Ｖ１、Ｖ５…接続用孔、ＶＡ１〜ＶＡ１０…貫通孔、Ｒ１、Ｒ２…凹部、Ａ１…第１領域、Ａ２…第２領域、Ａ３…第３領域、Ａ４…第４領域、Ｃ…接続材、ＰＴ…保護材。

Claims (7)

1. 第１導電層を含む第１基板と、
   前記第１基板と対向する第１下面と、前記第１下面の反対側の第１上面とを有する基体を含む第２基板と、
   前記第１基板と前記第２基板との間に配置された表示機能層と、
   前記第１上面に設けられた第２導電層と、
   前記第１上面に設けられ、前記第２導電層に電気的に接続された第３導電層と、
   前記第３導電層を覆い、遮光性を有する第４導電層と、
   前記基体に設けられた、第１貫通孔と、
   前記第１導電層及び前記第２導電層を電気的に接続する接続材と、
   前記第１貫通孔及び前記接続材と重畳し、遮光性を有する絶縁材料と、
   を備え、
   前記接続材は、前記第１貫通孔を通って前記第１導電層及び前記第２導電層に接触している、
   表示装置。
2. 画像を表示する表示領域と、前記表示領域を囲む非表示領域とを有し、
   前記第３導電層及び前記第４導電層は、前記非表示領域に位置する、請求項１に記載の表示装置。
3. 前記第４導電層の第２上面に設けられた偏光板をさらに備え、
   前記偏光板は、前記第２上面に電気的に接続している第５導電層を有し、
   前記第５導電層は、前記偏光板を前記第４導電層に接着するとともに導電材を含有した導電接着層である、請求項１又は２に記載の表示装置。
4. 前記偏光板と前記第２導電層との間に位置しているオーバーコート層をさらに有し、
   前記第４導電層は、前記オーバーコート層に接触している、請求項３に記載の表示装置。
5. 前記第４導電層は、平面視で前記第３導電層に重なる、請求項１乃至４のいずれか１項に記載の表示装置。
6. 前記第１導電層は、接地電位となる、請求項１乃至５のいずれか１項に記載の表示装置。
7. 前記第１導電層と前記基体との間に配置された絶縁層をさらに備え、
   前記絶縁層は、前記第１貫通孔に繋がる第２貫通孔を有し、
   前記接続材は、前記第１貫通孔及び前記第２貫通孔を通って前記第１導電層及び前記第２導電層に接触している、
   請求項１乃至６のいずれか１項に記載の表示装置。

Images