JP2018049154A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2018049154A JP2018049154A JP2016184377A JP2016184377A JP2018049154A JP 2018049154 A JP2018049154 A JP 2018049154A JP 2016184377 A JP2016184377 A JP 2016184377A JP 2016184377 A JP2016184377 A JP 2016184377A JP 2018049154 A JP2018049154 A JP 2018049154A
- Authority
- JP
- Japan
- Prior art keywords
- detection electrode
- insulating layer
- display device
- display
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】 表示品位に優れた表示装置を提供する。【解決手段】 表示装置は、絶縁基板を有する表示パネルPNLと、上記絶縁基板の上に形成された検出電極Rx1,Rx2と、検出電極Rx1,Rx2の上に形成された絶縁層ILと、を備える。絶縁層ILは、絶縁層の表面で反射する第1反射光L1と、絶縁層に侵入し検出電極Rx1又はRx2の表面で反射し絶縁層の表面から出射する第2反射光L2と、の位相がずれるように構成されている。【選択図】図11
Description
本発明の実施形態は、表示装置に関する。
一般に、表示装置として液晶表示装置が知られている。液晶表示装置は、各種の導電層を利用している。上記の導電層としては、画像を表示する表示領域にて延在する配線が挙げられる。このような配線における光反射率は低い方が望ましい。これは、配線を視認させ難くすることができるためである。
本実施形態は、表示品位に優れた表示装置を提供する。
一実施形態に係る表示装置は、
絶縁基板を有する表示パネルと、
前記絶縁基板の上に形成された第1検出電極及び第2検出電極と、
前記第1検出電極及び前記第2検出電極の上に形成された絶縁層と、を備え、
前記絶縁層は、前記絶縁層の表面で反射する第1反射光と、前記絶縁層に侵入し前記第1検出電極又は前記第2検出電極の表面で反射し前記絶縁層の表面から出射する第2反射光と、の位相がずれるように構成されている。
絶縁基板を有する表示パネルと、
前記絶縁基板の上に形成された第1検出電極及び第2検出電極と、
前記第1検出電極及び前記第2検出電極の上に形成された絶縁層と、を備え、
前記絶縁層は、前記絶縁層の表面で反射する第1反射光と、前記絶縁層に侵入し前記第1検出電極又は前記第2検出電極の表面で反射し前記絶縁層の表面から出射する第2反射光と、の位相がずれるように構成されている。
また、一実施形態に係る表示装置は、
絶縁基板を有する表示パネルと、
前記絶縁基板の上に形成された第1検出電極及び第2検出電極と、
前記絶縁基板、前記第1検出電極及び前記第2検出電極の上に形成された絶縁層と、を備え、
前記絶縁層は、前記第1検出電極及び前記第2検出電極の各々に対応する位置に形成された第1絶縁層と、前記第1検出電極及び前記第2検出電極の間に形成された第2絶縁層と、を有し、
前記第1絶縁層の誘電率は、前記第2絶縁層の誘電率より低い。
絶縁基板を有する表示パネルと、
前記絶縁基板の上に形成された第1検出電極及び第2検出電極と、
前記絶縁基板、前記第1検出電極及び前記第2検出電極の上に形成された絶縁層と、を備え、
前記絶縁層は、前記第1検出電極及び前記第2検出電極の各々に対応する位置に形成された第1絶縁層と、前記第1検出電極及び前記第2検出電極の間に形成された第2絶縁層と、を有し、
前記第1絶縁層の誘電率は、前記第2絶縁層の誘電率より低い。
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
各実施形態においては、表示装置の一例として、液晶表示素子を用いた表示パネルを備える表示装置を開示する。ただし、各実施形態は、液晶表示素子以外の表示素子を用いた表示装置に対する、各実施形態にて開示される個々の技術的思想の適用を妨げるものではない。液晶表示素子以外の表示素子としては、有機エレクトロルミネッセンス表示素子等を有する自発光型の表示パネル、或いは電気泳動素子等を有する電子ペーパ型の表示パネルなどが想定される。
(第1の実施形態)
まず、第1の実施形態に係るセンサ付き表示装置について詳細に説明する。図1は、第1の実施形態に係る表示装置の構成を示す平面図である。本実施形態では、第1方向X及び第2方向Yは、互いに直交している。ここで言う方向は、図中矢印の指す方向であり、矢印に対して180度反転した方向については逆方向とする。なお、第1方向X及び第2方向Yは、90°以外の角度で交差していてもよい。
まず、第1の実施形態に係るセンサ付き表示装置について詳細に説明する。図1は、第1の実施形態に係る表示装置の構成を示す平面図である。本実施形態では、第1方向X及び第2方向Yは、互いに直交している。ここで言う方向は、図中矢印の指す方向であり、矢印に対して180度反転した方向については逆方向とする。なお、第1方向X及び第2方向Yは、90°以外の角度で交差していてもよい。
図1に示すように、表示装置DSPは、アクティブマトリックス型の表示パネルPNL、配線基板1,2、ICチップI1,I2などを備えている。表示パネルPNLは、第1基板SUB1と、第1基板SUB1に対向配置された第2基板SUB2とを備えている。本実施形態において、第1基板SUB1は矩形状に形成され、第2基板SUB2は、第1基板SUB1より外形の小さい矩形状に形成されている。図に示した例では、第1基板SUB1及び第2基板SUB2は、配線基板1が実装された辺を除く3辺が重なっている。
表示パネルPNLは、画像を表示する表示領域DAと、表示領域DA以外の非表示領域NDAと、を備えている。本実施形態において、非表示領域NDAは、額縁状に形成されている。
ここで、非表示領域NDAのうち、表示領域DAより左側の領域であり第2方向Yに延在した帯状の領域を第1領域A1、表示領域DAより右側の領域であり第2方向Yに延在した帯状の領域を第2領域A2、表示領域DAより下側の領域であり第1方向Xに延在した帯状の領域を第3領域A3、表示領域DAより上側の領域であり第1方向Xに延在した帯状の領域を第4領域A4とする。第3領域A3には、第1基板SUB1が第2基板SUB2と対向していない非対向領域A5が含まれている。
ここで、非表示領域NDAのうち、表示領域DAより左側の領域であり第2方向Yに延在した帯状の領域を第1領域A1、表示領域DAより右側の領域であり第2方向Yに延在した帯状の領域を第2領域A2、表示領域DAより下側の領域であり第1方向Xに延在した帯状の領域を第3領域A3、表示領域DAより上側の領域であり第1方向Xに延在した帯状の領域を第4領域A4とする。第3領域A3には、第1基板SUB1が第2基板SUB2と対向していない非対向領域A5が含まれている。
表示パネルPNLは、走査線駆動回路GD1,GD2、回路群CIR、及びパッド群PGを備えている。走査線駆動回路GD1,GD2は後述する走査線を駆動するように構成され、走査線駆動回路GD1は第1領域A1に配置され、走査線駆動回路GD2は第2領域A2に配置されている。
複数のリード配線Wは、第1基板SUB1の非表示領域NDAに設けられている。第1領域A1において、リード配線Wは、走査線駆動回路GD1より第1基板SUB1の外側に位置している。第2領域A2において、リード配線Wは、走査線駆動回路GD2より第1基板SUB1の外側に位置している。言い換えると、走査線駆動回路GD1は第1領域A1のリード配線Wより表示領域DA側に位置し、走査線駆動回路GD2は第2領域A2のリード配線Wより表示領域DA側に位置している。なお、リード配線Wの詳細に関しては後述する。
複数のリード配線Wは、第1基板SUB1の非表示領域NDAに設けられている。第1領域A1において、リード配線Wは、走査線駆動回路GD1より第1基板SUB1の外側に位置している。第2領域A2において、リード配線Wは、走査線駆動回路GD2より第1基板SUB1の外側に位置している。言い換えると、走査線駆動回路GD1は第1領域A1のリード配線Wより表示領域DA側に位置し、走査線駆動回路GD2は第2領域A2のリード配線Wより表示領域DA側に位置している。なお、リード配線Wの詳細に関しては後述する。
回路群CIRは、第3領域A3に配置されている。後述する共通電極を駆動する共通電極駆動回路などの複数の回路が含まれている。なお、本実施形態において、共通電極はセンサ駆動電極と称される場合がある。
パッド群PGは、アウターリードボンディングのパッド群であり、非対向領域A5に配置されている。本実施形態において、パッド群PGに含まれるパッドは、走査線駆動回路GD1,GD2、及び回路群CIRに電気的に接続されている。
パッド群PGは、アウターリードボンディングのパッド群であり、非対向領域A5に配置されている。本実施形態において、パッド群PGに含まれるパッドは、走査線駆動回路GD1,GD2、及び回路群CIRに電気的に接続されている。
配線基板1は、第1基板SUB1の非対向領域A5に物理的に接続され、パッド群PGの複数のパッドに電気的に接続されている。ICチップI1は、配線基板1に実装されている。但し、本実施形態と異なり、ICチップI1は、第1基板SUB1の非対向領域A5に実装されていてもよい。ICチップI1は、配線基板1、パッド群PGなどを介し、走査線駆動回路GD1,GD2、及び回路群CIRに信号を与えることができる。
配線基板2は、配線基板1に接続されている。なお、配線基板2は、図示しない制御モジュールに接続されていてもよい。ICチップI2は、配線基板2に実装されている。ICチップI2は、配線基板2、配線基板1、パッド群PGなどを介し、後述する検出電極から信号を受取ることができる。
配線基板2は、配線基板1に接続されている。なお、配線基板2は、図示しない制御モジュールに接続されていてもよい。ICチップI2は、配線基板2に実装されている。ICチップI2は、配線基板2、配線基板1、パッド群PGなどを介し、後述する検出電極から信号を受取ることができる。
このような配線基板1,2は、例えば可撓性を有するフレキシブル基板である。なお、本実施形態で適用可能なフレキシブル基板とは、その少なくとも一部分に、屈曲可能な材料によって形成されたフレキシブル部を備えていればよい。例えば、本実施形態の配線基板1,2は、その全体がフレキシブル部として構成されたフレキシブル基板であってもよいし、ガラスエポキシなどの硬質材料によって形成されたリジッド部及びポリイミドなどの屈曲可能な材料によって形成されたフレキシブル部を備えたリジッドフレキシブル基板であってもよい。
表示パネルPNLは、例えば、第1基板SUB1の下方からの光を選択的に透過させることで画像を表示する透過表示機能を備えた透過型の液晶表示パネルである。又は、表示パネルPNLは、第2基板SUB2の上方からの光を選択的に反射させることで画像を表示する反射表示機能を備えた反射型の液晶表示パネルであってもよい。又は、表示パネルPNLは、透過表示機能及び反射表示機能を備えた半透過型の液晶表示パネルであってもよい。表示パネルPNLが透過型の液晶表示パネル又は半透過型の液晶表示パネルである場合、表示装置DSPは、第1基板SUB1の背面に配置された照明装置を備えている。
次に、第1基板SUB1側の導電層と、第2基板SUB2側の電極との接続に関する構成について例示的に説明する。図2は、上記実施形態に係る表示装置DSPの構成例を示す断面図である。
図2に示すように、第3方向Zは、第1方向X及び第2方向Yとそれぞれ直交している。第3方向Zは、表示装置DSPの厚さ方向に相当する。以下の説明において、第1基板SUB1から第2基板SUB2に向かう方向を上方(あるいは、単に上)とし、第2基板SUB2から第1基板SUB1に向かう方向を下方(あるいは、単に下)とする。また、「第1部材の上方の第2部材」及び「第1部材の下方の第2部材」とした場合、第2部材は、第1部材に接していてもよく、又は第1部材から離れて位置していてもよい。後者の場合、第1部材と第2部材との間に、第3の部材が介在していてもよい。また、第2基板SUB2から第1基板SUB1に向かって見ることを平面視という。
図2に示すように、第3方向Zは、第1方向X及び第2方向Yとそれぞれ直交している。第3方向Zは、表示装置DSPの厚さ方向に相当する。以下の説明において、第1基板SUB1から第2基板SUB2に向かう方向を上方(あるいは、単に上)とし、第2基板SUB2から第1基板SUB1に向かう方向を下方(あるいは、単に下)とする。また、「第1部材の上方の第2部材」及び「第1部材の下方の第2部材」とした場合、第2部材は、第1部材に接していてもよく、又は第1部材から離れて位置していてもよい。後者の場合、第1部材と第2部材との間に、第3の部材が介在していてもよい。また、第2基板SUB2から第1基板SUB1に向かって見ることを平面視という。
表示装置DSPは、第1基板SUB1と、第2基板SUB2と、接続部材Cと、を備えている。第1基板SUB1及び第2基板SUB2は、第3方向Zに対向している。
第1基板SUB1は、絶縁基板としての第1ガラス基板10と、第1ガラス基板10の第2基板SUB2と対向する側に位置する導電層CLと、を備えている。第1ガラス基板10は、第2基板SUB2と対向する主面10Aと、主面10Aとは反対側の主面10Bとを有している。図示した例では、導電層CLは、主面10Aに位置している。なお、図示しないが、第1ガラス基板10と導電層CLとの間や、導電層CLの上には、各種絶縁膜や各種導電膜が配置されていてもよい。
第1基板SUB1は、絶縁基板としての第1ガラス基板10と、第1ガラス基板10の第2基板SUB2と対向する側に位置する導電層CLと、を備えている。第1ガラス基板10は、第2基板SUB2と対向する主面10Aと、主面10Aとは反対側の主面10Bとを有している。図示した例では、導電層CLは、主面10Aに位置している。なお、図示しないが、第1ガラス基板10と導電層CLとの間や、導電層CLの上には、各種絶縁膜や各種導電膜が配置されていてもよい。
第2基板SUB2は、絶縁基板としての第2ガラス基板20と、検出電極Rxとを備えている。第2ガラス基板20は、第1基板SUB1と対向する主面20Aと、主面20Aとは反対側の主面20Bとを有している。第2ガラス基板20は、その主面20Aが導電層CLと対向し、且つ、導電層CLから第3方向Zに離れている。図示した例では、検出電極Rxは、主面20Bに位置している。第1ガラス基板10、導電層CL、第2ガラス基板20、及び検出電極Rxは、この順に第3方向Zに並んでいる。導電層CLと第2ガラス基板20との間には、有機絶縁膜OIが位置している。ここでの有機絶縁膜OIとは、例えば、後述する遮光層、カラーフィルタ、オーバーコート層、配向膜や、第1基板SUB1及び第2基板SUB2を接着するシール材などが含まれる。
後述するが、検出電極Rxの上には絶縁層が形成されている。なお、第2ガラス基板20と検出電極Rxとの間には、各種絶縁層や各種導電膜が配置されていてもよい。
後述するが、検出電極Rxの上には絶縁層が形成されている。なお、第2ガラス基板20と検出電極Rxとの間には、各種絶縁層や各種導電膜が配置されていてもよい。
第1ガラス基板10及び第2ガラス基板20は、例えば無アルカリガラスなどの絶縁性の材料によって形成されている。導電層CL及び検出電極Rxは、例えば、モリブデン、タングステン、チタン、アルミニウム、銀、銅、クロムなどの金属材料や、これらの金属材料を組み合わせた合金によって形成され、単層構造であってもよいし、多層構造であってもよい。導電層CLは、金属層の替わりに又は金属層と併せて透明導電層を利用してもよい。上記透明導電層は、インジウム錫酸化物(Indium Tin Oxide:ITO)、インジウ亜鉛酸化物、(Indium Zinc Oxide:IZO)、酸化亜鉛(Zinc Oxide:ZnO)などの透明な導電材料などによって形成される。接続部材Cは、銀などの金属材料を含み、その粒径が数ナノメートルから数十ナノメートルのオーダーの微粒子を含むものであることが望ましい。
ここで、本実施形態における導電層CL及び検出電極Rxとの接続構造について詳述する。第2基板SUB2において、第2ガラス基板20は、主面20Aと主面20Bとの間を貫通する貫通孔(第1貫通孔)VAを有している。図示した例では、貫通孔VAは、検出電極Rxも貫通している。一方、第1基板SUB1においては、導電層CLは、貫通孔VAと第3方向Zで対向する貫通孔(第2貫通孔)VBを有している。また、第1ガラス基板10は、貫通孔VBと第3方向Zで対向する凹部CCを有している。
有機絶縁膜OIは、貫通孔VA及びVBに繋がった貫通孔(第3貫通孔)VCを有している。図示した例では、貫通孔VCは、貫通孔VA及びVBと比較して、第1方向Xに拡張されている。なお、貫通孔VCは、第1方向Xのみならず、X−Y平面内における全方位に亘って貫通孔VA及びVBよりも拡張されている。凹部CC、貫通孔VB、貫通孔VC、及び貫通孔VAは、この順に第3方向Zに並んでいる。
凹部CCは、主面10Aに開口しているが、図示した例では、主面10Bまで貫通していない。一例では、凹部CCの第3方向Zに沿った深さは、第1ガラス基板10の第3方向Zに沿った厚さの約1/5〜約1/2程度である。なお、第1ガラス基板10は、凹部CCの代わりに、主面10Aと主面10Bとの間を貫通する貫通孔を有していてもよい。貫通孔VB及び凹部CCは、いずれも貫通孔VA及びVCの直下に位置している。貫通孔VA、貫通孔VC、貫通孔VB、及び凹部CCは、第3方向Zに沿った同一直線上に位置しており、接続用孔Vを形成している。
接続部材Cは、貫通孔VA,VB,及びVCを通って導電層CLと検出電極Rxとを電気的に接続している。図示した例では、接続部材Cは、第2基板SUB2において、検出電極Rxの上面TRx、貫通孔VAにおける検出電極Rxの内面IRx、及び貫通孔VAにおける第2ガラス基板20の内面S20にそれぞれ接触している。また、接続部材Cは、第1基板SUB1において、貫通孔VBにおける導電層CLの内面SCL、導電層CLの上面TCL、及び凹部CCにもそれぞれ接触している。
接続部材Cは、貫通孔VCにおける有機絶縁膜OIの内面SOIに接触している。なお、図示した例では、接続部材Cは、貫通孔VA,VB,VC、及び凹部CCを埋めるように充填されている。但し、図2に示した例に限定されるものではなく、接続部材Cは、導電層CLと検出電極Rxとの間において途切れることなく連続的に形成されていればよい。また、貫通孔VAの内部など、接続用孔Vの内部には、絶縁材料が充填されていてもよい。
これにより、検出電極Rxは、接続部材C、導電層CLなどを介して上述した配線基板2と電気的に接続される。このため、検出電極Rxに対して信号を書き込んだり、検出電極Rxから出力された信号を読み取ったりするための制御回路は、配線基板2を介して検出電極Rxと接続可能となる。つまり、配線基板1,2とは別の配線基板を第2基板SUB2に実装する必要がなくなる。
上記のように、第1基板SUB1側の導電層CLと、第2基板SUB2側の検出電極Rxとを接続する構成によれば、上記別の配線基板を実装するための端子部や、検出電極Rxと上記別の配線基板とを接続するための引き回し配線が不要となる。このため、第1方向X及び第2方向Yで規定されるX-Y平面において、第2基板SUB2の基板サイズを縮小することができる。又は、表示装置DSPの周縁部の額縁幅を縮小することができる。これにより、狭額縁化が可能となる。
図3は、本実施形態の表示装置DSPの一構成例を示す平面図である。ここでは、表示装置DSPの一例として、センサSSを搭載した液晶表示装置について説明する。
表示装置DSPは、表示パネルPNL、ICチップI1,I2、配線基板1,2などを備えている。表示パネルPNLは、液晶表示パネルであり、第1基板SUB1と、第2基板SUB2と、シール材SEと、表示機能層(後述する液晶層LC)と、を備えている。第2基板SUB2は、第1基板SUB1に対向している。シール材SEは、図3において右上がりの斜線で示した部分に相当し、第1基板SUB1と第2基板SUB2とを接着している。シール材SEは、非表示領域NDAに位置している。表示領域DAは、シール材SEによって囲まれた内側に位置している。
表示装置DSPは、表示パネルPNL、ICチップI1,I2、配線基板1,2などを備えている。表示パネルPNLは、液晶表示パネルであり、第1基板SUB1と、第2基板SUB2と、シール材SEと、表示機能層(後述する液晶層LC)と、を備えている。第2基板SUB2は、第1基板SUB1に対向している。シール材SEは、図3において右上がりの斜線で示した部分に相当し、第1基板SUB1と第2基板SUB2とを接着している。シール材SEは、非表示領域NDAに位置している。表示領域DAは、シール材SEによって囲まれた内側に位置している。
ICチップI1は配線基板1に実装され、ICチップI2は配線基板2に実装されているが、図示した例に限らず、ICチップI1,I2は外部回路基板に実装されていてもよい。ICチップI1は、例えば、画像を表示するのに必要な信号を出力するディスプレイドライバDDを内蔵している。ここでのディスプレイドライバDDは、後述する信号線駆動回路SD、走査線駆動回路GD、及び共通電極駆動回路CDの少なくとも一部を含むものである。また、図示した例では、ICチップI2は、タッチパネルコントローラなどとして機能する検出回路RCを内蔵している。ICチップI2は、配線基板2及び配線基板1を介してパッド群PGのパッドに接続されている。なお、検出回路RCは、ICチップI1に内蔵されていてもよい。
センサSSは、表示装置DSPへの被検出物の接触あるいは接近を検出するためのセンシングを行うものである。センサSSは、複数の検出電極Rx(Rx1,Rx2,…)を備えている。検出電極Rxは、第2基板SUB2に設けられている。これらの検出電極Rxは、それぞれ第2方向Yに間隔を置いて並んでいる。図3には、検出電極Rxとして、検出電極Rx1乃至Rx4が図示されているが、ここでは、検出電極(第1検出電極)Rx1に注目してその構造例について説明する。
すなわち、検出電極Rx1は、検出部RSと、端子部RT1と、接続部CNとを備えている。
検出部RSは、表示領域DAに位置し、第1方向Xに延出している。検出電極Rx1においては、主として検出部RSがセンシングに利用される。図示した例では、検出部RSは、帯状に形成されているが、より具体的には、図8を参照して説明するように微細な金属細線の集合体によって形成されている。また、1つの検出電極Rx1は、2本の検出部RSを備えているが、3本以上の検出部RSを備えていてもよいし、1本の検出部RSを備えていてもよい。
端子部RT1は、非表示領域NDAの第1領域A1に位置し、検出部RSに繋がっている。接続部CNは、非表示領域NDAの第2領域A2に位置し、複数の検出部RSを互いに接続している。端子部RT1の少なくとも一部は、平面視でシール材SEと重なる位置に形成されている。
検出部RSは、表示領域DAに位置し、第1方向Xに延出している。検出電極Rx1においては、主として検出部RSがセンシングに利用される。図示した例では、検出部RSは、帯状に形成されているが、より具体的には、図8を参照して説明するように微細な金属細線の集合体によって形成されている。また、1つの検出電極Rx1は、2本の検出部RSを備えているが、3本以上の検出部RSを備えていてもよいし、1本の検出部RSを備えていてもよい。
端子部RT1は、非表示領域NDAの第1領域A1に位置し、検出部RSに繋がっている。接続部CNは、非表示領域NDAの第2領域A2に位置し、複数の検出部RSを互いに接続している。端子部RT1の少なくとも一部は、平面視でシール材SEと重なる位置に形成されている。
一方で、第1基板SUB1は、上記の導電層CLに対応する複数の導電層CL(CL1,CL2,…)と、上記のリード配線Wに対応する複数のリード配線W(W1,W2,…)と、を備えている。導電層(第1導電層)CL1及びリード配線(第1リード配線)W1は、第1領域A1に位置し、平面視でシール材SEと重なっている。導電層CL1は、平面視で端子部RT1と重なる位置に形成されている。リード配線W1は、導電層CL1に接続され、第2方向Yに沿って延出し、パッド群PG、配線基板1,2を介してICチップI2の検出回路RCと電気的に接続されている。
表示パネルPNLには複数の接続用孔V(V1,V2,…)が形成されている。接続用孔(第1接続用孔)V1は、端子部RT1と導電層CL1とが対向する位置に形成されている。また、接続用孔V1は、端子部RT1を含む第2基板SUB2及びシール材SEを貫通するとともに、導電層CL1を貫通する場合もあり得る。図示した例では、接続用孔V1は、平面視で真円であるが、その形状は図示した例に限らず、楕円形などの他の円形状であってもよく、円以外の形状であってもよい。図2などを参照して説明したように、接続用孔V1には、接続部材Cが設けられている。これにより、端子部RT1と導電層CL1とが電気的に接続される。つまり、第2基板SUB2に設けられた検出電極Rx1は、第1基板SUB1に接続された配線基板1,2を介して検出回路RCと電気的に接続される。検出回路RCは、検出電極Rxから出力されたセンサ信号を読み取り、被検出物の接触あるいは接近の有無や、被検出物の位置座標などを検出する。
図示した例では、検出電極Rx1、検出電極(第3検出電極)Rx3などの奇数番目の検出電極Rx1,Rx3の端子部RT1,RT3、導電層CL1、導電層(第3導電層)CL3、リード配線W1、リード配線(第3リード配線)W3、接続用孔V1、接続用孔(第3接続用孔)V3は、いずれも非表示領域NDAの第1領域A1に位置している。また、検出電極(第2検出電極)Rx2、検出電極(第4検出電極)Rx4などの偶数番目の検出電極Rx2,Rx4の端子部RT2,RT4、導電層(第2導電層)CL2、導電層(第4導電層)CL4、リード配線(第2リード配線)W2、リード配線(第4リード配線)W4、接続用孔(第2接続用孔)V2、接続用孔(第4接続用孔)V4は、いずれも非表示領域NDAの第2領域A2に位置している。このようなレイアウトによれば、第1領域A1の幅と第2領域A2の幅とを均一化することができ、狭額縁化に好適である。
図示したように、導電層CL3が導電層CL1よりも第1パッド群PGに近接するレイアウトでは、リード配線W1は、導電層CL3の内側(つまり、表示領域DAに近接する側)を迂回し、導電層CL3と第1パッド群PGとの間でリード配線W3の内側に並んで配置されている。同様に、リード配線W2は、導電層CL4の内側を迂回し、導電層CL4と第1パッド群PGとの間でリード配線W4の内側に並んで配置されている。
図4は、図3に示した表示パネルPNLの基本構成及び等価回路を示す図である。
図4に示すように、表示パネルPNLは、表示領域DAにおいて、複数の画素PXを備えている。ここで、画素とは、画素信号に応じて個別に制御することができる最小単位を示し、例えば、後述する走査線と信号線とが交差する位置に配置されたスイッチング素子を含む領域に存在する。複数の画素PXは、第1方向X及び第2方向Yにマトリクス状に配置されている。また、表示パネルPNLは、表示領域DAにおいて、複数本の走査線G(G1〜Gn)、複数本の信号線S(S1〜Sm)、共通電極CEなどを備えている。走査線Gは、各々第1方向Xに延出し、第2方向Yに並んでいる。信号線Sは、各々第2方向Yに延出し、第1方向Xに並んでいる。なお、走査線G及び信号線Sは、必ずしも直線的に延出していなくてもよく、それらの一部が屈曲していてもよい。共通電極CEは、複数の画素PXに亘って配置されている。走査線G、信号線S、及び共通電極CEは、それぞれ非表示領域NDAに引き出されている。非表示領域NDAにおいて、走査線Gは走査線駆動回路GD1,GD2に接続され、信号線Sは信号線駆動回路SDに接続され、共通電極CEは共通電極駆動回路CDに接続されている。
図4に示すように、表示パネルPNLは、表示領域DAにおいて、複数の画素PXを備えている。ここで、画素とは、画素信号に応じて個別に制御することができる最小単位を示し、例えば、後述する走査線と信号線とが交差する位置に配置されたスイッチング素子を含む領域に存在する。複数の画素PXは、第1方向X及び第2方向Yにマトリクス状に配置されている。また、表示パネルPNLは、表示領域DAにおいて、複数本の走査線G(G1〜Gn)、複数本の信号線S(S1〜Sm)、共通電極CEなどを備えている。走査線Gは、各々第1方向Xに延出し、第2方向Yに並んでいる。信号線Sは、各々第2方向Yに延出し、第1方向Xに並んでいる。なお、走査線G及び信号線Sは、必ずしも直線的に延出していなくてもよく、それらの一部が屈曲していてもよい。共通電極CEは、複数の画素PXに亘って配置されている。走査線G、信号線S、及び共通電極CEは、それぞれ非表示領域NDAに引き出されている。非表示領域NDAにおいて、走査線Gは走査線駆動回路GD1,GD2に接続され、信号線Sは信号線駆動回路SDに接続され、共通電極CEは共通電極駆動回路CDに接続されている。
各走査線Gは走査線駆動回路GD1,GD2の両方に接続されているが、これに限定されるものではなく、走査線駆動回路GD1,GD2の何れか一方に接続されていてもよい。例えば、奇数番目の走査線Gが走査線駆動回路GD1に接続され、偶数番目の走査線Gが走査線駆動回路GD2に接続されていてもよい。また、信号線駆動回路SD、走査線駆動回路GD、及び共通電極駆動回路CDは、第1基板SUB1上に形成されてもよいし、これらの一部或いは全部が図3に示したICチップI1に内蔵されていてもよい。
各画素PXは、スイッチング素子SW、画素電極PE、共通電極CE、液晶層LCなどを備えている。スイッチング素子SWは、例えば薄膜トランジスタ(TFT)によって構成され、走査線G及び信号線Sと電気的に接続されている。より具体的には、スイッチング素子SWは、ゲート電極WG、ソース電極WS、及びドレイン電極WDを備えている。ゲート電極WGは、走査線Gと電気的に接続されている。図示した例では、信号線Sと電気的に接続された電極をソース電極WSと称し、画素電極PEと電気的に接続された電極をドレイン電極WDと称する。
走査線Gは、第1方向Xに並んだ画素PXの各々におけるスイッチング素子SWと接続されている。信号線Sは、第2方向Yに並んだ画素PXの各々におけるスイッチング素子SWと接続されている。画素電極PEの各々は、共通電極CEと対向し、画素電極PEと共通電極CEとの間に生じる電界によって液晶層LCを駆動している。保持容量CSは、例えば、共通電極CEと画素電極PEとの間に形成される。
走査線Gは、第1方向Xに並んだ画素PXの各々におけるスイッチング素子SWと接続されている。信号線Sは、第2方向Yに並んだ画素PXの各々におけるスイッチング素子SWと接続されている。画素電極PEの各々は、共通電極CEと対向し、画素電極PEと共通電極CEとの間に生じる電界によって液晶層LCを駆動している。保持容量CSは、例えば、共通電極CEと画素電極PEとの間に形成される。
図5は、図3に示した表示パネルPNLの一部の構造を示す断面図である。ここでは、表示装置DSPを第1方向Xに沿って切断した断面図を示す。
図5に示すように、図示した表示パネルPNLは、主として基板主面にほぼ平行な横電界を利用する表示モードに対応した構成を有している。なお、表示パネルPNLは、基板主面に対して垂直な縦電界や、基板主面に対して斜め方向の電界、或いは、それらを組み合わせて利用する表示モードに対応した構成を有していてもよい。横電界を利用する表示モードでは、例えば第1基板SUB1及び第2基板SUB2のいずれか一方に画素電極PE及び共通電極CEの双方が備えられた構成が適用可能である。縦電界や斜め電界を利用する表示モードでは、例えば、第1基板SUB1に画素電極PE及び共通電極CEのいずれか一方が備えられ、第2基板SUB2に画素電極PE及び共通電極CEのいずれか他方が備えられた構成が適用可能である。なお、ここでの基板主面とは、X−Y平面と平行な面である。
図5に示すように、図示した表示パネルPNLは、主として基板主面にほぼ平行な横電界を利用する表示モードに対応した構成を有している。なお、表示パネルPNLは、基板主面に対して垂直な縦電界や、基板主面に対して斜め方向の電界、或いは、それらを組み合わせて利用する表示モードに対応した構成を有していてもよい。横電界を利用する表示モードでは、例えば第1基板SUB1及び第2基板SUB2のいずれか一方に画素電極PE及び共通電極CEの双方が備えられた構成が適用可能である。縦電界や斜め電界を利用する表示モードでは、例えば、第1基板SUB1に画素電極PE及び共通電極CEのいずれか一方が備えられ、第2基板SUB2に画素電極PE及び共通電極CEのいずれか他方が備えられた構成が適用可能である。なお、ここでの基板主面とは、X−Y平面と平行な面である。
第1基板SUB1は、第1ガラス基板10、信号線S、共通電極CE、金属層M、画素電極PE、第1絶縁膜11、第2絶縁膜12、第3絶縁膜13、第1配向膜AL1などを備えている。なお、ここでは、スイッチング素子や走査線、これらの間に介在する各種絶縁膜等の図示を省略している。
第1絶縁膜11は、第1ガラス基板10の上に位置している。図示しない走査線やスイッチング素子の半導体層は、第1ガラス基板10と第1絶縁膜11の間に位置している。信号線Sは、第1絶縁膜11の上に位置している。第2絶縁膜12は、信号線S、及び第1絶縁膜11の上に位置している。共通電極CEは、第2絶縁膜12の上に位置している。金属層Mは、信号線Sの直上において共通電極CEに接触している。図示した例では、金属層Mは、共通電極CEの上に位置しているが、共通電極CEと第2絶縁膜12との間に位置していてもよい。第3絶縁膜13は、共通電極CE、及び金属層Mの上に位置している。画素電極PEは、第3絶縁膜13の上に位置している。画素電極PEは、第3絶縁膜13を介して共通電極CEと対向している。また、画素電極PEは、共通電極CEと対向する位置にスリットSLを有している。第1配向膜AL1は、画素電極PE及び第3絶縁膜13を覆っている。
第1絶縁膜11は、第1ガラス基板10の上に位置している。図示しない走査線やスイッチング素子の半導体層は、第1ガラス基板10と第1絶縁膜11の間に位置している。信号線Sは、第1絶縁膜11の上に位置している。第2絶縁膜12は、信号線S、及び第1絶縁膜11の上に位置している。共通電極CEは、第2絶縁膜12の上に位置している。金属層Mは、信号線Sの直上において共通電極CEに接触している。図示した例では、金属層Mは、共通電極CEの上に位置しているが、共通電極CEと第2絶縁膜12との間に位置していてもよい。第3絶縁膜13は、共通電極CE、及び金属層Mの上に位置している。画素電極PEは、第3絶縁膜13の上に位置している。画素電極PEは、第3絶縁膜13を介して共通電極CEと対向している。また、画素電極PEは、共通電極CEと対向する位置にスリットSLを有している。第1配向膜AL1は、画素電極PE及び第3絶縁膜13を覆っている。
走査線、信号線S、及び金属層Mは、モリブデン、タングステン、チタン、アルミニウムなどの金属材料によって形成され、単層構造であっても良いし、多層構造であってもよい。一例では走査線はモリブデンとタングステンを有する金属材料から形成され、信号線Sはチタンとアルミニウムを有する金属材料から形成され、金属層Mはモリブデンとアルミニウムから成る金属材料から形成され、走査線、信号線S及び金属層Mはそれぞれ異なる材料から成る。共通電極CE及び画素電極PEは、ITOやIZOなどの透明な導電材料によって形成されている。第1絶縁膜11及び第3絶縁膜13は無機絶縁膜であり、第2絶縁膜12は有機絶縁膜である。
なお、第1基板SUB1の構成は、図示した例に限らず、画素電極PEが第2絶縁膜12と第3絶縁膜13との間に位置し、共通電極CEが第3絶縁膜13と第1配向膜AL1との間に位置していてもよい。このような場合、画素電極PEはスリットを有していない平板状に形成され、共通電極CEは画素電極PEと対向するスリットを有する。また、画素電極PE及び共通電極CEの双方が櫛歯状に形成され、互いに噛み合うように配置されていてもよい。
第2基板SUB2は、第2ガラス基板20、遮光層BM、カラーフィルタCF、オーバーコート層OC、第2配向膜AL2などを備えている。
遮光層BM及びカラーフィルタCFは、第2ガラス基板20の第1基板SUB1と対向する側に位置している。遮光層BMは、各画素を区画し、信号線Sの直上に位置している。カラーフィルタCFは、画素電極PEと対向し、その一部が遮光層BMに重なっている。カラーフィルタCFは、赤色フィルタ、緑色フィルタ、青色フィルタなどを含んでいる。オーバーコート層OCは、カラーフィルタCFを覆っている。第2配向膜AL2は、オーバーコート層OCを覆っている。
遮光層BM及びカラーフィルタCFは、第2ガラス基板20の第1基板SUB1と対向する側に位置している。遮光層BMは、各画素を区画し、信号線Sの直上に位置している。カラーフィルタCFは、画素電極PEと対向し、その一部が遮光層BMに重なっている。カラーフィルタCFは、赤色フィルタ、緑色フィルタ、青色フィルタなどを含んでいる。オーバーコート層OCは、カラーフィルタCFを覆っている。第2配向膜AL2は、オーバーコート層OCを覆っている。
なお、カラーフィルタCFは、第1基板SUB1に配置されてもよい。カラーフィルタCFは、4色以上のカラーフィルタを含んでいてもよい。白色を表示する画素には、白色のカラーフィルタが配置されてもよいし、無着色の樹脂材料が配置されてもよいし、カラーフィルタを配置せずにオーバーコート層OCを配置してもよい。
検出電極Rxは、第2ガラス基板20の主面20Bに位置している。検出電極Rxは、上記の通り、金属を含む導電層によって形成されている。絶縁層ILは、検出電極Rxの上に形成されている。絶縁層ILの詳細については後述する。
第1偏光板PL1を含む第1光学素子OD1は、第1ガラス基板10と照明装置BLとの間に位置している。第2偏光板PL2を含む第2光学素子OD2は、絶縁層ILの上に位置している。第1光学素子OD1及び第2光学素子OD2は、必要に応じて位相差板を含んでいてもよい。また、図示しないが、カバー部材が、第2光学素子OD2の替わりに絶縁層ILの上に設けられていてもよく、又は、第2光学素子OD2の上にさらに設けられていてもよい。カバー部材は、例えばガラス基板で形成されている。この場合、カバー部材はカバーガラスと称され場合がある。又は、カバー部材は、樹脂基板などの光透過性を有する基板を利用して形成することができる。
第1偏光板PL1を含む第1光学素子OD1は、第1ガラス基板10と照明装置BLとの間に位置している。第2偏光板PL2を含む第2光学素子OD2は、絶縁層ILの上に位置している。第1光学素子OD1及び第2光学素子OD2は、必要に応じて位相差板を含んでいてもよい。また、図示しないが、カバー部材が、第2光学素子OD2の替わりに絶縁層ILの上に設けられていてもよく、又は、第2光学素子OD2の上にさらに設けられていてもよい。カバー部材は、例えばガラス基板で形成されている。この場合、カバー部材はカバーガラスと称され場合がある。又は、カバー部材は、樹脂基板などの光透過性を有する基板を利用して形成することができる。
次に、本実施形態の表示装置DSPに搭載されるセンサSSの一構成例について説明する。以下に説明するセンサSSは、例えば相互容量方式の静電容量型であり、誘電体を介して対向する一対の電極間の静電容量の変化に基づいて、被検出物の接触あるいは接近を検出するものである。
図6は、センサSSの一構成例を示す平面図である。
図6に示すように、図示した構成例では、センサSSは、センサ駆動電極Tx、及び検出電極Rxを備えている。図示した例では、センサ駆動電極Txは、右下がりの斜線で示した部分に相当し、第1基板SUB1に設けられている。また、検出電極Rxは、右上がりの斜線で示した部分に相当し、第2基板SUB2に設けられている。センサ駆動電極Tx及び検出電極Rxは、X−Y平面において、互いに交差している。検出電極Rxは、第3方向Zにおいて、センサ駆動電極Txと対向している。
図6は、センサSSの一構成例を示す平面図である。
図6に示すように、図示した構成例では、センサSSは、センサ駆動電極Tx、及び検出電極Rxを備えている。図示した例では、センサ駆動電極Txは、右下がりの斜線で示した部分に相当し、第1基板SUB1に設けられている。また、検出電極Rxは、右上がりの斜線で示した部分に相当し、第2基板SUB2に設けられている。センサ駆動電極Tx及び検出電極Rxは、X−Y平面において、互いに交差している。検出電極Rxは、第3方向Zにおいて、センサ駆動電極Txと対向している。
センサ駆動電極Tx及び検出電極Rxは、表示領域DAに位置し、それらの一部が非表示領域NDAに延在している。図示した例では、センサ駆動電極Txは、それぞれ第2方向Yに延出した帯状の形状を有し、第1方向Xに間隔を置いて並んでいる。検出電極Rxは、それぞれ第2方向Yに間隔を置いて並んでいる。検出電極Rxは、図3を参照して説明したように、第1基板SUB1に設けられた導電層CLに接続され、リード配線Wを介して検出回路RCと電気的に接続されている。センサ駆動電極Txの各々は、引出し配線WRを介して共通電極駆動回路CDと電気的に接続されている。なお、センサ駆動電極Tx及び検出電極Rxの個数やサイズ、形状は特に限定されるものではなく種々変更可能である。
本実施形態において、センサ駆動電極Txに上記の共通電極CEを利用している。センサ駆動電極Txは、共通電極CEである。センサ駆動電極Tx(共通電極CE)は、画素電極PEとの間で電界を発生させる機能を有するとともに、検出電極Rxとの間で容量を発生させることで被検出物の位置を検出するための機能を有している。
共通電極駆動回路CDは、表示領域DAに画像を表示する表示駆動時に、センサ駆動電極Txに対してコモン駆動信号を供給する。また、共通電極駆動回路CDは、センシングを行うセンシング駆動時に、センサ駆動電極Txに対してセンサ駆動信号を供給する。共通電極駆動回路CD及びICチップI1は、センサSSの駆動部として機能する。
検出電極Rxは、センサ駆動電極Txへのセンサ駆動信号の供給に伴って、センシングに必要なセンサ信号を出力する。検出電極Rxが出力するセンサ信号は、センサ駆動電極Txと検出電極Rxとの間の電極間容量と、センサ駆動電極Txと被検出物との間の容量とに基づいている。検出電極Rxから出力された検出信号は、図3に示したICチップI2(検出回路RC)に入力される。ICチップI2は、センサSSの制御部として機能し、検出電極Rxのセンサ出力値を検出する。
なお、上記した各構成例におけるセンサSSは、相互容量方式のセンサに限らず、検出電極Rxと被検出物との間の静電容量の変化に基づいて被検出物を検出する自己容量方式のセンサであってもよい。
検出電極Rxは、センサ駆動電極Txへのセンサ駆動信号の供給に伴って、センシングに必要なセンサ信号を出力する。検出電極Rxが出力するセンサ信号は、センサ駆動電極Txと検出電極Rxとの間の電極間容量と、センサ駆動電極Txと被検出物との間の容量とに基づいている。検出電極Rxから出力された検出信号は、図3に示したICチップI2(検出回路RC)に入力される。ICチップI2は、センサSSの制御部として機能し、検出電極Rxのセンサ出力値を検出する。
なお、上記した各構成例におけるセンサSSは、相互容量方式のセンサに限らず、検出電極Rxと被検出物との間の静電容量の変化に基づいて被検出物を検出する自己容量方式のセンサであってもよい。
図7は、本実施形態の表示装置DSPの他の構成例を示す平面図である。図7に示した構成例は、図3に示した構成例と比較して、検出電極Rx1,Rx2,Rx3,…がそれぞれ第2方向Yに延出し、第1方向Xに間隔を置いて並んでいる点で相違している。図示した例では、検出部RSは、表示領域DAにおいて第2方向Yに延出している。また、端子部RT1,RT2,RT3,…は、表示領域DAとパッド群PGとの間で第1方向Xに間隔を置いて並んでいる。接続用孔V1,V2,V3,…は、第1方向Xに間隔を置いて並んでいる。なお、図示しないが、表示装置DSPは、第1方向Xに延出し第2方向Yに間隔をおいて並んだセンサ駆動電極を備えていてもよい。
図7に示した構成例は、検出電極Rxを利用した自己容量方式のセンサSSに適用可能であり、また、図示しないセンサ駆動電極及び検出電極Rxを利用した相互容量方式のセンサSSにも適用可能である。
図7に示した構成例は、検出電極Rxを利用した自己容量方式のセンサSSに適用可能であり、また、図示しないセンサ駆動電極及び検出電極Rxを利用した相互容量方式のセンサSSにも適用可能である。
図8は、図3及び図7に示した検出電極Rx1の検出部RSの構成例を示す図である。
図8(A)に示す例では、検出部RSは、メッシュ状の金属細線MSによって形成されている。金属細線MSは、端子部RT1に繋がっている。図8(B)に示す例では、検出部RSは、波状の金属細線MWによって形成されている。図示した例では、金属細線MWは、鋸歯状であるが、正弦波状などの他の形状であってもよい。金属細線MWは、端子部RT1に繋がっている。
端子部RT1は、例えば検出部RSと同一材料によって形成されている。端子部RT1には、円形の接続用孔V1が形成されている。
図8(A)に示す例では、検出部RSは、メッシュ状の金属細線MSによって形成されている。金属細線MSは、端子部RT1に繋がっている。図8(B)に示す例では、検出部RSは、波状の金属細線MWによって形成されている。図示した例では、金属細線MWは、鋸歯状であるが、正弦波状などの他の形状であってもよい。金属細線MWは、端子部RT1に繋がっている。
端子部RT1は、例えば検出部RSと同一材料によって形成されている。端子部RT1には、円形の接続用孔V1が形成されている。
図9は、図3に示した接続用孔V1を含む表示パネルPNLを、線IX−IXで切断した表示パネルPNLの断面図である。ここでは、説明に必要な主要部のみを図示している。
図9に示すように、第1基板SUB1は、第1ガラス基板10、導電層CL1、有機絶縁膜に相当する第2絶縁膜12などを備えている。第1導電層CL1は、例えば、図5に示した信号線Sと同一材料によって形成されている。第1ガラス基板10と導電層CL1との間、及び第1ガラス基板10と第2絶縁膜12との間には、図5に示した第1絶縁膜11や、他の絶縁膜や他の導電層が配置されていてもよい。
図9に示すように、第1基板SUB1は、第1ガラス基板10、導電層CL1、有機絶縁膜に相当する第2絶縁膜12などを備えている。第1導電層CL1は、例えば、図5に示した信号線Sと同一材料によって形成されている。第1ガラス基板10と導電層CL1との間、及び第1ガラス基板10と第2絶縁膜12との間には、図5に示した第1絶縁膜11や、他の絶縁膜や他の導電層が配置されていてもよい。
第2基板SUB2は、第2ガラス基板20、検出電極Rx1、有機絶縁膜に相当する遮光層BM及びオーバーコート層OCなどを備えている。
シール材SEは、有機絶縁膜に相当し、第2絶縁膜12とオーバーコート層OCとの間に位置している。液晶層LCは、第1基板SUB1と第2基板SUB2とシール材SEとで囲まれた空間に形成されている。なお、図示しないが、第2絶縁膜12とシール材SEとの間には、図5に示した金属層M、第3絶縁膜13、及び第1配向膜AL1が介在していてもよい。また、オーバーコート層OCとシール材SEとの間には、図5に示した第2配向膜AL2が介在していてもよい。
シール材SEは、有機絶縁膜に相当し、第2絶縁膜12とオーバーコート層OCとの間に位置している。液晶層LCは、第1基板SUB1と第2基板SUB2とシール材SEとで囲まれた空間に形成されている。なお、図示しないが、第2絶縁膜12とシール材SEとの間には、図5に示した金属層M、第3絶縁膜13、及び第1配向膜AL1が介在していてもよい。また、オーバーコート層OCとシール材SEとの間には、図5に示した第2配向膜AL2が介在していてもよい。
接続用孔V1は、第2ガラス基板20及び検出電極Rxの端子部RTを貫通する貫通孔VA、導電層CL1を貫通する貫通孔VB、各種有機絶縁膜を貫通する貫通孔VC、及び第1ガラス基板10に形成された凹部CCを含んでいる。貫通孔VCは、第2絶縁膜12を貫通する第1部分VC1、シール材SEを貫通する第2部分VC2、及び遮光層BM及びオーバーコート層OCを貫通する第3部分VC3を有している。接続部材Cは、接続用孔V1に設けられ、導電層CL1と検出電極Rxとを電気的に接続している。
図10は、本実施形態の表示装置DSPの一部を示す平面図であり、表示パネルPNL、検出電極Rx、接続用孔V、及び絶縁層ILを示す図である。
図10に示すように、検出電極Rx1、検出電極Rx2などの複数の検出電極Rxは、表示領域DAに設けられ、非表示領域NDAまで延出して形成されている。絶縁層ILは、複数の検出電極Rxの各々に対向して位置した第1絶縁層IL1と、第1絶縁層IL1の間に位置した第2絶縁層IL2と、を有している。第1絶縁層IL1は、右上がりの斜線で示した部分に相当し、第2絶縁層IL2は、ドットパターンを付した部分に相当している。
図10に示すように、検出電極Rx1、検出電極Rx2などの複数の検出電極Rxは、表示領域DAに設けられ、非表示領域NDAまで延出して形成されている。絶縁層ILは、複数の検出電極Rxの各々に対向して位置した第1絶縁層IL1と、第1絶縁層IL1の間に位置した第2絶縁層IL2と、を有している。第1絶縁層IL1は、右上がりの斜線で示した部分に相当し、第2絶縁層IL2は、ドットパターンを付した部分に相当している。
平面視において、第1絶縁層IL1は、第2ガラス基板20(第2基板SUB2)と対向する領域において、表示領域DA及び非表示領域NDAにて複数の検出電極Rxの各々に対向して位置している。X−Y平面において、各第1絶縁層IL1の面積は各検出電極Rxの面積より大きく、各第1絶縁層IL1は各検出電極Rxの全体を覆っている。
一方、第2絶縁層IL2は、平面視において、第2ガラス基板20(第2基板SUB2)と対向する領域において、表示領域DA及び非表示領域NDAにて複数の第1絶縁層IL1及び複数の検出電極Rxが形成された領域以外の領域に形成されている。第2絶縁層IL2は、複数の第1絶縁層IL1の間の領域などに位置し、第1絶縁層IL1の各々を囲んでいる。
図11は、図10の線XI−XIに沿って表示装置DSPを示した拡大断面図であり、表示装置DSPの入力面に被検出物としてユーザの指が接触している状態を示す図である。ここでは、第2光学素子OD2の表面を入力面として説明するが、これに限定されるものではなく、例えば上述したカバー部材の表面が入力面であってもよい。
図11に示すように、絶縁層ILとしては、検出電極Rxを保護する保護層を利用したり、第2光学素子OD2を第2ガラス基板20に接着する接着層を利用したり、することができる。絶縁層ILは、第2ガラス基板20、検出電極Rx1、及び検出電極Rx2の上に形成されている。但し、本実施形態と異なり、検出電極Rx1及び検出電極Rx2の検出電極群と第2ガラス基板20との間に、他の絶縁部材が介在していてもよい。この場合、絶縁層ILは、上記他の絶縁部材、検出電極Rx1、及び検出電極Rx2の上に形成されている。本実施形態において、各第1絶縁層IL1は、対応する検出電極Rxの上面TRx及び側面SRxに接している。
センサ駆動電極Txは、第2ガラス基板20の下方に位置している。センサ駆動電極Txは、検出電極Rx1と検出電極Rx2との間の領域にて第2絶縁層IL2と重なっている。
図11に示すように、絶縁層ILとしては、検出電極Rxを保護する保護層を利用したり、第2光学素子OD2を第2ガラス基板20に接着する接着層を利用したり、することができる。絶縁層ILは、第2ガラス基板20、検出電極Rx1、及び検出電極Rx2の上に形成されている。但し、本実施形態と異なり、検出電極Rx1及び検出電極Rx2の検出電極群と第2ガラス基板20との間に、他の絶縁部材が介在していてもよい。この場合、絶縁層ILは、上記他の絶縁部材、検出電極Rx1、及び検出電極Rx2の上に形成されている。本実施形態において、各第1絶縁層IL1は、対応する検出電極Rxの上面TRx及び側面SRxに接している。
センサ駆動電極Txは、第2ガラス基板20の下方に位置している。センサ駆動電極Txは、検出電極Rx1と検出電極Rx2との間の領域にて第2絶縁層IL2と重なっている。
指とセンサ駆動電極Txとの間には第1カップリング容量Cx1が形成され、検出電極Rxとセンサ駆動電極Txとの間には第2カップリング容量Cx2が形成される。第1カップリング容量Cx1は、第2絶縁層IL2、第2ガラス基板20、第2光学素子OD2などを誘電体層として利用している。第2カップリング容量Cx2は、第2ガラス基板20などを誘電体層として利用している。指とセンサ駆動電極Txと距離の変化に伴い、第1カップリング容量Cx1及び第2カップリング容量Cx2は変動する。ICチップI2が第1カップリング容量Cx1及び第2カップリング容量Cx2に基づいて変化する検出電極Rxのセンサ出力値を検出することにより、表示装置DSPの入力面に対する指の近接度(センサSSの法線方向の距離)を判断することができる。入力面に指が接触したことなどを判断することができる。
第1絶縁層IL1は、第1絶縁層IL1の表面で反射する第1反射光L1と、第1絶縁層IL1に侵入し検出電極Rx1又は検出電極Rx2の表面で反射し第1絶縁層IL1の表面から出射する第2反射光IL1と、の位相がずれるように構成されている。
また、第1絶縁層IL1の誘電率は、第2絶縁層IL2の誘電率より低い。
また、第1絶縁層IL1の誘電率は、第2絶縁層IL2の誘電率より低い。
反射光の干渉現象は、第1反射光L1と第2反射光L2とが互いに干渉を起こすことにより発生する。上記第1反射光L1と上記第2反射光L2との位相差が0.5波長であれば両者は打ち消し合い、反射光強度が低下する効果が得られる。このため、表示装置DSPが、第1反射光L1と第2反射光L2との位相がずれるように構成されている場合、検出電極Rxにて外光の反射が生じても視認性の低下を抑制することができる。例えば、人間の視感度の高い550nmの波長又はその近傍の波長で光反射率が最も低くなるように、第1絶縁層IL1が構成されている。上記効果は、例えば、第1絶縁層IL1の厚みを100nm程度に設定することにより、得ることができる。これにより、検出電極Rxのパターンを利用者に視認させ難くすることができる。また、画素PXのレイアウトとのモアレを抑制することができるため、表示品位の劣化を抑制することができる。
一方、第1絶縁層IL1の誘電率が第2絶縁層IL2の誘電率より低い場合、センサSSにおける良好な検出感度を得ることができる。絶縁層ILを第1絶縁層IL1のみで形成した場合と比較して、第1カップリング容量Cx1の値を大きくできるためである。
また、第1絶縁層IL1の誘電率が第2絶縁層IL2の誘電率より低い場合、むしろ、センサSSの検出感度の向上を図ることができる。絶縁層ILを第1絶縁層IL1のみで形成した場合と比較して、検出電極Rxに結合され得る寄生容量の値を小さくできるためである。例えば、隣合う検出電極Rx1と検出電極Rx2との間に生じ得る寄生容量の値を小さくできるためである。
また、第1絶縁層IL1の誘電率が第2絶縁層IL2の誘電率より低い場合、むしろ、センサSSの検出感度の向上を図ることができる。絶縁層ILを第1絶縁層IL1のみで形成した場合と比較して、検出電極Rxに結合され得る寄生容量の値を小さくできるためである。例えば、隣合う検出電極Rx1と検出電極Rx2との間に生じ得る寄生容量の値を小さくできるためである。
上記効果は、例えば、ナノ中空粒子を利用して第1絶縁層IL1を形成することにより、得ることができる。詳しくは、ナノ中空粒子とは、粒径が数ナノメートルから百数十ナノメートルのオーダーの中空の粒子である。第1絶縁層IL1は、複数のナノ中空粒子がバインダーで結合されて形成されている。本実施形態において、ナノ中空粒子は、導電性を有していない。第1絶縁層IL1は、絶縁性を有し、透明当電材料を利用したセンサ駆動電極Txの電気抵抗値、及び金属を利用した検出電極Rxの電気抵抗値のそれぞれより高い抵抗値を有している。ナノ中空粒子は、例えば、中空シリカ粒子である。但し、ナノ中空粒子は、導電性を有していてもよい。例えば、導電性を有し互いに隣合う第1絶縁層IL1は絶縁性を有する第2絶縁層IL2で電気的に絶縁されているため、検出電極Rx間のショートは抑制される。
また、照明装置BLから放出される光は、絶縁層ILのうち検出電極Rxと対向していない第2絶縁層IL2を主に透過する。このため、仮に、第1絶縁層IL1の光透過率が第2絶縁層IL2の光透過率より低くなっても、表示品位に優れた表示装置DSPを得ることができる。
なお、第1絶縁層IL1の誘電率は、第2ガラス基板20の誘電率より低いものである。例えば、第1絶縁層IL1の誘電率は実質的に1.5乃至2.0の範囲内にあり、第2ガラス基板20の誘電率は実質的に5乃至7の範囲内にある。
なお、第1絶縁層IL1の誘電率は、第2ガラス基板20の誘電率より低いものである。例えば、第1絶縁層IL1の誘電率は実質的に1.5乃至2.0の範囲内にあり、第2ガラス基板20の誘電率は実質的に5乃至7の範囲内にある。
上記の本実施形態によれば、センサSSの検出感度を維持しながら、検出電極Rxでの外光反射による視認性低下を抑制することができる。また、表示装置DSPに光反射防止フィルムを、別途、設けなくともよい分、(1)光透過効率の向上を図ることができ、(2)表示装置DSPを構成する部品の数を削減することができ、(3)表示装置DSPの全体の厚みの増大を抑制することができる。
上記のように構成された第1の実施形態に係るセンサ付き表示装置によれば、表示装置DSPは、第2ガラス基板(絶縁基板)20を有する表示パネルPNLと、第2ガラス基板20の上に形成され金属を利用した検出電極Rx1及び検出電極Rx2と、第2ガラス基板20、検出電極Rx1及び検出電極Rx2の上に形成された絶縁層ILと、を備えている。絶縁層ILは、検出電極Rx1及び検出電極Rx2の各々に対向して位置した第1絶縁層IL1と、第1絶縁層IL1の間に位置した第2絶縁層IL2と、を有している。
本実施形態において、第1絶縁層IL1は、第1反射光L1と第2反射光L2との位相がずれるように構成されている。さらに、第1絶縁層IL1の誘電率は、第2絶縁層IL2の誘電率より低い。このため、表示品位に優れた表示装置DSPを得ることができる。そして、センサSSの検出感度を維持しながら、検出電極Rxでの外光反射による視認性低下を抑制することができる。
(第1の実施形態の変形例1)
次に、上記第1の実施形態の変形例1に係るセンサ付き表示装置について説明する。図12は、上記変形例1に係る表示装置DSPの一部を示す拡大断面図である。
図12に示すように、図示した変形例1の構成例は、上述した第1の実施形態の構成例と比較して、絶縁層ILの構成に関して相違している。第1絶縁層IL1は、検出電極Rxの上面TRxの上のみに形成されている。第1絶縁層IL1は、第2ガラス基板20に接していない。検出電極Rx1及び検出電極Rx2の各々の上面TRxは、第1絶縁層IL1に接触している。検出電極Rx1及び検出電極Rx2の各々の側面SRxは、第2絶縁層IL2に接触している。第2カップリング容量Cx2において、検出電極Rxの側面SRxとセンサ駆動電極Txとの間に形成されるフリンジ成分の容量の値を、上記第1の実施形態より大きくすることができる。このため、センサSSの検出感度の向上を図ることができる。
次に、上記第1の実施形態の変形例1に係るセンサ付き表示装置について説明する。図12は、上記変形例1に係る表示装置DSPの一部を示す拡大断面図である。
図12に示すように、図示した変形例1の構成例は、上述した第1の実施形態の構成例と比較して、絶縁層ILの構成に関して相違している。第1絶縁層IL1は、検出電極Rxの上面TRxの上のみに形成されている。第1絶縁層IL1は、第2ガラス基板20に接していない。検出電極Rx1及び検出電極Rx2の各々の上面TRxは、第1絶縁層IL1に接触している。検出電極Rx1及び検出電極Rx2の各々の側面SRxは、第2絶縁層IL2に接触している。第2カップリング容量Cx2において、検出電極Rxの側面SRxとセンサ駆動電極Txとの間に形成されるフリンジ成分の容量の値を、上記第1の実施形態より大きくすることができる。このため、センサSSの検出感度の向上を図ることができる。
上記のような変形例1に係る表示装置DSPによれば、上述した第1の実施形態に係る表示装置と同様の効果を得ることができる。検出電極Rxの側面SRxは、第2絶縁層IL2に接触している。このため、センサSSの検出感度の向上を図ることができる。
(第1の実施形態の変形例2)
次に、上記第1の実施形態の変形例2に係るセンサ付き表示装置について説明する。図13は、上記変形例2に係る表示装置DSPの一部を示す拡大断面図である。
図13に示すように、図示した変形例2の構成例は、上述した第1の実施形態の構成例と比較して、絶縁層ILの構成に関して相違している。上記変形例1と同様、第1絶縁層IL1は、検出電極Rxの上面TRxの上のみに形成されている。第1絶縁層IL1は、第2ガラス基板(絶縁基板)20側の底面BIL1と、上面TIL1と、側面SIL1とを有している。上面TIL1は、底面BIL1の面積より大きい面積を有している。第1絶縁層IL1は、逆テーパ状に形成されている。側面SIL1は、逆テーパ面である。上記変形例1と比較して、第1絶縁層IL1は、上記第3方向Zから傾斜した方向など、より広い範囲にわたって上記第2反射光L2をガイドすることができる。このため、より広範囲にわたって反射光強度を低下させる効果を得ることができる。
次に、上記第1の実施形態の変形例2に係るセンサ付き表示装置について説明する。図13は、上記変形例2に係る表示装置DSPの一部を示す拡大断面図である。
図13に示すように、図示した変形例2の構成例は、上述した第1の実施形態の構成例と比較して、絶縁層ILの構成に関して相違している。上記変形例1と同様、第1絶縁層IL1は、検出電極Rxの上面TRxの上のみに形成されている。第1絶縁層IL1は、第2ガラス基板(絶縁基板)20側の底面BIL1と、上面TIL1と、側面SIL1とを有している。上面TIL1は、底面BIL1の面積より大きい面積を有している。第1絶縁層IL1は、逆テーパ状に形成されている。側面SIL1は、逆テーパ面である。上記変形例1と比較して、第1絶縁層IL1は、上記第3方向Zから傾斜した方向など、より広い範囲にわたって上記第2反射光L2をガイドすることができる。このため、より広範囲にわたって反射光強度を低下させる効果を得ることができる。
上記のような変形例2に係る表示装置DSPによれば、上述した変形例1に係る表示装置と同様の効果を得ることができる。第1絶縁層IL1は、逆テーパ状に形成されている。このため、例えば、上記実施例1より広範囲にわたって検出電極Rxのパターンを利用者に視認させ難くすることができる。
(第1の実施形態の変形例3)
次に、上記第1の実施形態の変形例3に係るセンサ付き表示装置について説明する。図14は、上記変形例3に係る表示装置DSPの一部を示す拡大断面図である。
図14に示すように、図示した変形例3の構成例は、上述した第1の実施形態の構成例と比較して、絶縁層ILの構成に関して相違している。上述したように、表示パネルPNLは、導電層CL、導電層CLと検出電極Rx1及び検出電極Rx2の検出電極群との間に位置した第2ガラス基板20、第2ガラス基板20を貫通した接続用孔V、接続部材Cなどを備えている。導電層CL、接続用孔V、及び接続部材Cは、非表示領域NDAに形成されている。
次に、上記第1の実施形態の変形例3に係るセンサ付き表示装置について説明する。図14は、上記変形例3に係る表示装置DSPの一部を示す拡大断面図である。
図14に示すように、図示した変形例3の構成例は、上述した第1の実施形態の構成例と比較して、絶縁層ILの構成に関して相違している。上述したように、表示パネルPNLは、導電層CL、導電層CLと検出電極Rx1及び検出電極Rx2の検出電極群との間に位置した第2ガラス基板20、第2ガラス基板20を貫通した接続用孔V、接続部材Cなどを備えている。導電層CL、接続用孔V、及び接続部材Cは、非表示領域NDAに形成されている。
接続部材Cは、接続用孔Vを通って検出電極Rx1及び検出電極Rx2の一方の検出電極Rxと導電層CLと電気的に接続している。図示した例では、一方の接続部材Cは接続用孔Vを通って検出電極Rx1と導電層CLと電気的に接続し、他方の接続部材Cは接続用孔Vを通って検出電極Rx2と導電層CLと電気的に接続している。第1絶縁層IL1は、接続用孔Vの内部に充填され、接続用孔Vの内部において接続部材Cを囲んでいる。
非表示領域NDAにて、第1絶縁層IL1は、検出電極Rx1,Rx2の上、検出電極Rx1と検出電極Rx2との間だけではなく、第2ガラス基板20と検出電極Rx1との間、第2ガラス基板20と検出電極Rx2との間にも位置している。非表示領域NDAだけではなく表示領域DAにおいても、第1絶縁層IL1は、第2ガラス基板20と検出電極Rxとの間に位置していてもよい。この場合、表示領域DAにおいて、第1絶縁層IL1は検出電極Rxの全体を覆っている。
上述したように、第1絶縁層IL1の誘電率は、第2ガラス基板20の誘電率より低い。このため、上記第1の実施形態、上記変形例1、及び上記変形例2と比較して、検出電極Rxに結合される寄生容量、及び接続部材Cに結合される寄生容量をそれぞれ低減することができる。これにより、センサSSの検出感度の向上を図ることができる。その他に、検出電極Rx及び接続部材Cが、他の導電部材に及ぼし得る電気的な悪影響を低減することができる。
また、非表示領域NDAにおいては、光反射や見映えよりも電気特性を優先させることができる。本変形例3では、検出電極Rx1と検出電極Rx2との間で第1絶縁層IL1が連続的に形成されている。このため、第1絶縁層IL1は、絶縁性のナノ中空粒子を利用し、絶縁性を有している。また、絶縁層ILの誘電率は、非表示領域NDAでは1に近づくように下げた方が望ましい。
上記のような変形例3に係る表示装置DSPによれば、上述した第1の実施形態に係る表示装置と同様の効果を得ることができる。第1絶縁層IL1は、接続用孔Vの内部に形成されている。このため、例えば、上記実施例1よりセンサSSの検出感度の向上を図ることができる。
(第2の実施形態)
次に、第2の実施形態に係るセンサ付き表示装置について詳細に説明する。本実施形態に係る表示装置DSPは、上記第1の実施形態係る表示装置と比較し、配線基板2が第2基板SUB2に接続され、接続用孔V、接続部材Cなどを利用すること無しに検出電極Rxが配線基板2に接続されている点で、相違している。図15は、第2の実施形態に係る表示装置DSPの構成を示す斜視図である。
次に、第2の実施形態に係るセンサ付き表示装置について詳細に説明する。本実施形態に係る表示装置DSPは、上記第1の実施形態係る表示装置と比較し、配線基板2が第2基板SUB2に接続され、接続用孔V、接続部材Cなどを利用すること無しに検出電極Rxが配線基板2に接続されている点で、相違している。図15は、第2の実施形態に係る表示装置DSPの構成を示す斜視図である。
図15に示すように、表示装置DSPは、表示パネルPNL、ICチップI1、センサSS、ICチップI2、照明装置BL、制御モジュールCM、配線基板1,2,3などを備えている。
ICチップI1は、表示パネルPNLの第1基板SUB1上に搭載されている。配線基板1は、表示パネルPNLと制御モジュールCMとを接続している。配線基板2は、センサSSの検出電極Rxと制御モジュールCMとを接続している。ICチップI2は、配線基板2上に搭載されている。配線基板3は、照明装置BLと制御モジュールCMとを接続している。
ICチップI1は、表示パネルPNLの第1基板SUB1上に搭載されている。配線基板1は、表示パネルPNLと制御モジュールCMとを接続している。配線基板2は、センサSSの検出電極Rxと制御モジュールCMとを接続している。ICチップI2は、配線基板2上に搭載されている。配線基板3は、照明装置BLと制御モジュールCMとを接続している。
ICチップI1及びICチップI2は、配線基板2などを介して接続されている。例えば、配線基板2が第1基板SUB1上に接続された分岐部2bを有している場合、ICチップI1及びICチップI2は、分岐部2b及び第1基板SUB1上の配線を介して接続されていてもよい。また、ICチップI1及びICチップI2は、配線基板1,2を介して接続されていてもよい。
次に、本実施形態の表示装置DSPが備えるセンサSSについて説明する。図16は、本実施形態の表示装置DSPの一部を示す平面図であり、表示パネルPNL、検出電極Rx、リード配線W、絶縁層IL、配線基板2、及びICチップI2を示す図である。図16において、第1基板SUB1側の上記センサ駆動電極Tx、ICチップI1などの図示を省略している。
図16に示すように、本実施形態のセンサSSは、第2基板SUB2側の検出電極Rx及びリード配線Wを備えている。複数のリード配線Wは第2基板SUB2の第1領域A1、第2領域A2及び第3領域A3に位置している。検出電極Rxは、上記センサ駆動電極Txと交差している。
なお、検出電極Rxの個数、サイズ、及び形状は、特に限定されるものではなく種々変更可能である。また、図16では、検出電極Rxが第1方向Xに延出する例を示すが、検出電極Rxは第2方向Yに延出してもよい。この場合、上記センサ駆動電極Txは、例えば第1方向Xに延出し、検出電極Rxと交差している。
複数のリード配線Wは、検出電極Rx1及び検出電極Rx2などの複数の検出電極Rxに一対一で接続され、金属を利用している。リード配線Wは、非表示領域NDAにて延出している。リード配線Wの各々は、検出電極Rxからのセンサ出力値を出力する。図示した例では、リード配線Wは、第2基板SUB2の第1領域A1及び第3領域A3、又は第2領域A2に配置されている。例えば、リード配線Wのうち、奇数番目の検出電極Rxに接続されたリード配線Wは第1領域A1及び第3領域A3に配置され、また、偶数番目の検出電極Rxに接続されたリード配線Wは第2領域A2に配置されている。上記のようなリード配線Wのレイアウトは、第1領域A1及び第2領域A2の第1方向Xの幅の均一化、及び表示装置DSPの狭額縁化に対応したものである。
配線基板2は、非表示領域NDAにて、表示パネルPNLの外面の上方に配置された他のOLBパッド群に接続されている。このOLBパッド群の各パッドは、リード配線Wを経由して検出電極Rxに電気的に接続されている。リード配線Wを透明な導電材料より電気抵抗値の非常に低い金属材料で形成することにより、リード配線Wの幅を小さくすることができる。上記OLBパッド群を第2基板SUB2の第3領域A3の1個所に密集させることができるため、配線基板2の小型化及び低コスト化を図ることができる。
第1絶縁層IL1は、複数の検出電極Rxの各々に対向して位置した複数の帯状部と、第1領域A1、第2領域A2及び第3領域A3に位置したU字部とが一体となって形成されている。平面視において、リード配線Wと配線基板2との接続部近傍を除き、第1絶縁層IL1は、各検出電極Rxの全体と、全てのリード配線Wとを覆っている。図16においても、第1絶縁層IL1は、右上がりの斜線で示した部分に相当し、第2絶縁層IL2は、ドットパターンを付した部分に相当している。
図17は、図16の線XVII−XVIIに沿った表示装置DSPを示す拡大断面図である。
図17に示すように、複数のリード配線Wは、検出電極Rxと同様に、第2ガラス基板20の上方に配置されている。本実施形態において、複数のリード配線Wは、第2ガラス基板(絶縁基板)20の上に形成されている。第1絶縁層IL1は、非表示領域NDAにて第2ガラス基板及びリード配線Wの上に形成されている。第1絶縁層IL1は、非表示領域NDAにてリード配線W同士の間にも位置している。隣合うリード配線Wの間で第1絶縁層IL1が連続的に形成されている。このため、第1絶縁層IL1は、絶縁性のナノ中空粒子を利用し、絶縁性を有している。
本実施形態でも、上記第1の実施形態と同様に、第2光学素子OD2の表面を入力面として説明するが、これに限定されるものではなく、例えば上述したカバー部材の表面が入力面であってもよい。
図17に示すように、複数のリード配線Wは、検出電極Rxと同様に、第2ガラス基板20の上方に配置されている。本実施形態において、複数のリード配線Wは、第2ガラス基板(絶縁基板)20の上に形成されている。第1絶縁層IL1は、非表示領域NDAにて第2ガラス基板及びリード配線Wの上に形成されている。第1絶縁層IL1は、非表示領域NDAにてリード配線W同士の間にも位置している。隣合うリード配線Wの間で第1絶縁層IL1が連続的に形成されている。このため、第1絶縁層IL1は、絶縁性のナノ中空粒子を利用し、絶縁性を有している。
本実施形態でも、上記第1の実施形態と同様に、第2光学素子OD2の表面を入力面として説明するが、これに限定されるものではなく、例えば上述したカバー部材の表面が入力面であってもよい。
上記のように構成された第2の実施形態に係るセンサ付き表示装置によれば、表示装置DSPは、第2ガラス基板(絶縁基板)20を有する表示パネルPNLと、第2ガラス基板20の上に形成され金属を利用した検出電極Rx1及び検出電極Rx2と、第2ガラス基板20、検出電極Rx1及び検出電極Rx2の上に形成された絶縁層ILと、を備えている。
本実施形態において、第1絶縁層IL1は、第1反射光L1と第2反射光L2との位相がずれるように構成されている。さらに、第1絶縁層IL1の誘電率は、第2絶縁層IL2の誘電率より低い。このため、上記のような第2の実施形態に係る表示装置DSPによれば、上述した第1の実施形態に係る表示装置と同様の効果を得ることができる。
(第2の実施形態の変形例1)
次に、上記第2の実施形態の変形例1に係るセンサ付き表示装置について説明する。図18は、上記第2の実施形態の変形例1に係る表示装置DSPの一部を示す拡大断面図である。
図18に示すように、図示した変形例1の構成例は、上述した第2の実施形態の構成例と比較して、絶縁層ILの構成に関して相違している。非表示領域NDAにて、第1絶縁層IL1は、リード配線Wの上、リード配線W同士の間だけではなく、第2ガラス基板20とリード配線Wとの間にも位置している。非表示領域NDAだけではなく表示領域DAにおいても、第1絶縁層IL1は、第2ガラス基板20と検出電極Rxとの間に位置していてもよい。この場合、表示領域DAにおいて、第1絶縁層IL1は検出電極Rxの全体を覆っている。
次に、上記第2の実施形態の変形例1に係るセンサ付き表示装置について説明する。図18は、上記第2の実施形態の変形例1に係る表示装置DSPの一部を示す拡大断面図である。
図18に示すように、図示した変形例1の構成例は、上述した第2の実施形態の構成例と比較して、絶縁層ILの構成に関して相違している。非表示領域NDAにて、第1絶縁層IL1は、リード配線Wの上、リード配線W同士の間だけではなく、第2ガラス基板20とリード配線Wとの間にも位置している。非表示領域NDAだけではなく表示領域DAにおいても、第1絶縁層IL1は、第2ガラス基板20と検出電極Rxとの間に位置していてもよい。この場合、表示領域DAにおいて、第1絶縁層IL1は検出電極Rxの全体を覆っている。
上記のような変形例1に係る表示装置DSPによれば、上述した第2の実施形態に係る表示装置と同様の効果を得ることができる。第1絶縁層IL1は、第2ガラス基板20とリード配線Wとの間にも位置している。上述した第2の実施形態と比較して、リード配線Wに結合され得る寄生容量の値を小さくすることができる。このため、例えば、上記第2の実施形態よりセンサSSの検出感度の向上を図ることができる。
(第2の実施形態の変形例2)
次に、上記第2の実施形態の変形例2に係るセンサ付き表示装置について説明する。図19は、上記第2の実施形態の変形例2に係る表示装置DSPの一部を示す平面図であり、表示パネルPNL、検出電極Rx、リード配線W、絶縁層IL、配線基板2、及びICチップI2を示す図である。
次に、上記第2の実施形態の変形例2に係るセンサ付き表示装置について説明する。図19は、上記第2の実施形態の変形例2に係る表示装置DSPの一部を示す平面図であり、表示パネルPNL、検出電極Rx、リード配線W、絶縁層IL、配線基板2、及びICチップI2を示す図である。
図19に示すように、図示した変形例2の構成例は、上述した第2の実施形態の構成例と比較して、リード配線W及び絶縁層ILの構成に関して相違している。複数のリード配線Wは、複数の検出電極Rxに一対一で接続され、金属を利用している。複数のリード配線Wは、第2基板SUB2の第2領域A2に位置している。奇数番目の検出電極Rxに接続されたリード配線Wと、偶数番目の検出電極Rxに接続されたリード配線Wとの双方が、第2領域A2に配置されている。また、本変形例2においても、第2基板SUB2の上記OLBパッド群を第2基板SUB2の第3領域A3の1個所に密集させることができる。
第1絶縁層IL1は、複数の検出電極Rxの各々に対向して位置した複数の帯状部と、第2領域A2に位置したI字部とが一体となって形成されている。平面視において、リード配線Wと配線基板2との接続部近傍を除き、第1絶縁層IL1は、各検出電極Rxの全体と、全てのリード配線Wとを覆っている。図19においても、第1絶縁層IL1は、右上がりの斜線で示した部分に相当し、第2絶縁層IL2は、ドットパターンを付した部分に相当している。
上記のような変形例2に係る表示装置DSPによれば、上述した第2の実施形態に係る表示装置と同様の効果を得ることができる。
上記のような変形例2に係る表示装置DSPによれば、上述した第2の実施形態に係る表示装置と同様の効果を得ることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
DSP…表示装置、PNL…表示パネル、I1,I2…ICチップ、
SS…センサ、CM…制御モジュール、1,2…配線基板、
SUB1…第1基板、SUB2…第2基板、20…第2ガラス基板、
PX…画素、OD2…第2光学素子、PG…パッド群、W…リード配線、
CL…導電層、OI…有機絶縁膜、V…接続用孔、C…接続部材、
Tx…センサ駆動電極、Rx…検出電極、TRx…上面、SRx…側面、
IL…絶縁層、IL1…第1絶縁層、
BIL1…底面、TIL1…上面、SIL1…側面、
IL2…第2絶縁層、
CD…共通電極駆動回路、RC…検出回路、
DA…表示領域、NDA…非表示領域、
L1…第1反射光、L2…第2反射光。
SS…センサ、CM…制御モジュール、1,2…配線基板、
SUB1…第1基板、SUB2…第2基板、20…第2ガラス基板、
PX…画素、OD2…第2光学素子、PG…パッド群、W…リード配線、
CL…導電層、OI…有機絶縁膜、V…接続用孔、C…接続部材、
Tx…センサ駆動電極、Rx…検出電極、TRx…上面、SRx…側面、
IL…絶縁層、IL1…第1絶縁層、
BIL1…底面、TIL1…上面、SIL1…側面、
IL2…第2絶縁層、
CD…共通電極駆動回路、RC…検出回路、
DA…表示領域、NDA…非表示領域、
L1…第1反射光、L2…第2反射光。
Claims (14)
- 絶縁基板を有する表示パネルと、
前記絶縁基板の上に形成された第1検出電極及び第2検出電極と、
前記第1検出電極及び前記第2検出電極の上に形成された絶縁層と、を備え、
前記絶縁層は、前記絶縁層の表面で反射する第1反射光と、前記絶縁層に侵入し前記第1検出電極又は前記第2検出電極の表面で反射し前記絶縁層の表面から出射する第2反射光と、の位相がずれるように構成されている、表示装置。 - 前記絶縁層は、前記第1検出電極及び前記第2検出電極の上に形成された第1絶縁層と、前記第1検出電極及び前記第2検出電極の間に形成された第2絶縁層と、を備えている、請求項1に記載の表示装置。
- 前記第1絶縁層は、前記絶縁基板側の底面と、前記底面の面積より大きい面積を有する上面と、を有し、逆テーパ状に形成されている、請求項2に記載の表示装置。
- 絶縁基板を有する表示パネルと、
前記絶縁基板の上に形成された第1検出電極及び第2検出電極と、
前記絶縁基板、前記第1検出電極及び前記第2検出電極の上に形成された絶縁層と、を備え、
前記絶縁層は、前記第1検出電極及び前記第2検出電極の各々に対応する位置に形成された第1絶縁層と、前記第1検出電極及び前記第2検出電極の間に形成された第2絶縁層と、を有し、
前記第1絶縁層の誘電率は、前記第2絶縁層の誘電率より低い、表示装置。 - 前記第1絶縁層は、前記第1絶縁層の表面で反射する第1反射光と、前記第1絶縁層に侵入し前記第1検出電極又は前記第2検出電極の表面で反射し前記第1絶縁層の表面から出射する第2反射光と、の位相がずれるように構成されている、請求項4に記載の表示装置。
- 前記第1検出電極及び前記第2検出電極は、表示領域に設けられ、前記表示領域以外の非表示領域まで延出して形成され、
前記第1絶縁層は、前記表示領域及び前記非表示領域にて前記第1検出電極及び前記第2検出電極の各々に対応する位置に形成され、
前記第2絶縁層は、前記表示領域及び前記非表示領域にて前記第1絶縁層が形成された領域以外の領域に形成されている、請求項4に記載の表示装置。 - 前記第1絶縁層は、前記非表示領域にて前記第1検出電極と前記第2検出電極との間、前記絶縁基板と前記第1検出電極との間、前記絶縁基板と前記第2検出電極との間、にさらに位置している、請求項6に記載の表示装置。
- 前記表示パネルは、導電層と、前記導電層と前記第1検出電極及び前記第2検出電極の検出電極群との間に位置した前記絶縁基板を貫通した接続用孔と、接続部材と、をさらに備え、
前記導電層、前記接続用孔、及び前記接続部材は、前記非表示領域に形成され、
前記接続部材は、前記接続用孔を通って前記第1検出電極及び前記第2検出電極の一方の検出電極と前記導電層と電気的に接続し、
前記第1絶縁層は、前記接続用孔の内部に充填され、前記接続用孔の内部において前記接続部材を囲んでいる、請求項7に記載の表示装置。 - 前記絶縁基板の上に形成され前記第1検出電極及び前記第2検出電極に一対一で接続された複数のリード配線と、
前記第1検出電極及び前記第2検出電極は、表示領域に設けられ、
前記リード配線は、前記表示領域以外の非表示領域に延出し、
前記第1絶縁層は、前記非表示領域において、前記リード配線の上に形成されている、請求項4に記載の表示装置。 - 前記第1絶縁層は、前記非表示領域において、前記リード配線同士の間、前記絶縁基板と前記リード配線との間、にさらに位置している、請求項9に記載の表示装置。
- 前記第1検出電極及び前記第2検出電極の各々の上面は、前記第1絶縁層に接触し、
前記第1検出電極及び前記第2検出電極の各々の側面は、前記第2絶縁層に接触している、請求項4に記載の表示装置。 - 前記絶縁基板の下方に位置したセンサ駆動電極と、
画像を表示する表示駆動時に前記センサ駆動電極にコモン駆動信号を与え、センシングを行うセンシング駆動時に前記センサ駆動電極にセンサ駆動信号を与える、駆動部と、
前記センシング駆動時に前記第1検出電極及び前記第2検出電極の少なくとも一方の検出電極のセンサ出力値を検出する制御部と、をさらに備え、
前記センサ駆動電極は、前記第1検出電極と前記第2検出電極との間の領域にて前記第2絶縁層と重なっている、請求項2又は4に記載の表示装置。 - 前記表示パネルは、導電層と、前記導電層と前記第1検出電極及び前記第2検出電極の検出電極群との間に位置した前記絶縁基板を貫通した接続用孔と、接続部材と、をさらに備え、
前記接続部材は、前記接続用孔を通って前記第1検出電極及び前記第2検出電極の一方の検出電極と前記導電層と電気的に接続している、請求項1又は3に記載の表示装置。 - 前記第1検出電極及び前記第2検出電極は、表示領域に設けられ、前記表示領域以外の非表示領域まで延出して形成され、
前記導電層、前記接続用孔、及び前記接続部材は、前記非表示領域に形成されている、請求項13に記載の表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016184377A JP2018049154A (ja) | 2016-09-21 | 2016-09-21 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016184377A JP2018049154A (ja) | 2016-09-21 | 2016-09-21 | 表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018049154A true JP2018049154A (ja) | 2018-03-29 |
Family
ID=61766269
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016184377A Pending JP2018049154A (ja) | 2016-09-21 | 2016-09-21 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018049154A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11825723B2 (en) | 2018-04-18 | 2023-11-21 | Mikuni Electron Corporation | Touch panel display |
-
2016
- 2016-09-21 JP JP2016184377A patent/JP2018049154A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11825723B2 (en) | 2018-04-18 | 2023-11-21 | Mikuni Electron Corporation | Touch panel display |
JP7418862B2 (ja) | 2018-04-18 | 2024-01-22 | 三国電子有限会社 | タッチ検出機能付き表示装置及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107664858B (zh) | 显示装置 | |
JP2018018008A (ja) | 表示装置 | |
JP2018017987A (ja) | 表示装置 | |
JP6539214B2 (ja) | センサ付き表示装置 | |
JP6668193B2 (ja) | センサ及び表示装置 | |
CN106980196B (zh) | 带传感器的显示装置以及传感器装置 | |
JP2017138782A (ja) | センサ付き表示装置及びセンサ装置 | |
JP2019082536A (ja) | 位置入力機能付き表示装置 | |
JP6815781B2 (ja) | 電子機器 | |
JP2018017981A (ja) | 電子機器 | |
JP2018017978A (ja) | 表示装置 | |
JP2018120018A (ja) | 表示装置 | |
JP2019035817A (ja) | 表示装置 | |
JP2015176538A (ja) | センサ付き表示装置 | |
WO2019208552A1 (ja) | 表示装置 | |
JP2020076872A (ja) | 表示装置及びタッチ検出装置 | |
JP2019132987A (ja) | 表示装置 | |
JP2019207354A (ja) | 表示装置 | |
JP2019159028A (ja) | 表示装置 | |
JP2018155942A (ja) | 表示装置 | |
JP2019086575A (ja) | 表示装置 | |
JP2018049154A (ja) | 表示装置 | |
JP6797970B2 (ja) | 表示装置 | |
JP2018147348A (ja) | 表示装置 | |
JP7051982B2 (ja) | 表示装置 |