JP2018147348A - 表示装置 - Google Patents

Abstract

【課題】表示装置の性能を向上させる
【解決手段】基板（第１基板）ＳＵＢ１と、基板（第２基板）ＳＵＢ２と、基板ＳＵＢ１にある画素電極と、基板ＳＵＢ１にある共通電極と、基板ＳＵＢ１にあり、Ｙ方向（第１方向）に延在する信号線ＳＬと、基板ＳＵＢ２にあり、Ｙ方向に延在する駆動電極（第１電極）ＴＥｔと、基板ＳＵＢ２にあり、駆動電極ＴＥｔの上方にあり、Ｙ方向に交差するＸ方向（第２方向）に延在し、検出回路に電気的に接続された検出電極（第２電極）ＴＥｒと、を備えている。また、駆動電極ＴＥｔは、検出電極ＴＥｒと交差し、かつ、信号線ＳＬと重畳している。
【選択図】図１

Description

本発明は、表示装置に関し、例えば、タッチパネルなどの入力部を内蔵する表示装置に適用して有効な技術に関する。

近年、表示装置の表示面側に、タッチパネルあるいはタッチセンサと呼ばれる入力装置を取り付け、タッチパネルに指やタッチペン（スタイラスペンとも呼ぶ）などの入力具などを近接または接触させて入力動作を行ったときに、入力位置を検出して出力する技術がある。このようなタッチパネルを有する表示装置は、コンピュータのほか、携帯電話などの携帯情報端末などで、広く使用されている。

例えば、国際公開第２０１５／１２５８６４号（特許文献１）には、静電容量方式のタッチパネルが内蔵された表示装置が記載されている。また、特開２００１−１００２１７号公報（特許文献２）には、シールで接着された一対の基板の各々の配線を導通する構造が開示されている。

国際公開第２０１５／１２５８６４号 特開２００１−１００２１７号公報

入力具が接触した位置を検出する検出方式の一つとして、静電容量方式がある。静電容量方式を用いた入力部（入力装置）には、例えば以下のような構成がある。すなわち、入力部の検出面内に、検出電極に接続された複数の容量素子が設けられている。そして、指やタッチペンなどの入力具を容量素子に近接または接触させて入力動作を行ったときに、容量素子の静電容量が変化することを利用して、入力位置を検出する。以下、本願の明細書では、入力部の検出面に入力具を近接または接触させる入力動作のことを「タッチ」、あるいは「タッチ動作」と記載する場合がある。また、入力部が入力具のタッチを検出することを「タッチ検出」と記載する場合がある。

入力部を備えた表示装置は、画像を表示する際に、電気光学層を駆動する画素電極および共通電極を備えている。また、入力部を備えた表示装置は、タッチ検出の際に、座標面におけるタッチの位置を検出するタッチ検出用の電極を備えている。表示装置全体を薄型化する観点からは、タッチ検出用の電極と電気光学層を駆動する電極が近い位置に配置されていることが好ましい。一方、タッチ検出用の電極が電気光学層の近くに配置されている場合、画像を表示する際にタッチ検出用の電極が電気光学層に与える影響を低減する必要がある。

本発明の目的は、表示装置の性能を向上させる技術を提供することにある。

本発明の一態様である表示装置は、第１基板と、第２基板と、前記第１基板にある画素電極と、前記第１基板にある共通電極と、前記第１基板にあり、第１方向に延在する第１信号線と、前記第２基板にあり、前記第１方向に延在する第１電極と、前記第２基板にあり、前記第１電極の上方にあり、前記第１方向に交差する第２方向に延在し、検出回路に電気的に接続された第２電極と、を備えている。また、前記第１電極は、前記第２電極と交差し、かつ、前記第１信号線と重畳している。

一実施の形態である表示装置の表示領域の一部分の構成例を示す拡大断面図である。 図１に示す表示装置のうち、アレイ基板側に設けられた部品の構成例を示す平面図である。 図２に示す表示装置における一つの画素周辺の回路構成例を示す回路図である。 図１に示す表示装置の表示領域に設けられた遮光膜の平面形状の例を示す拡大平面図である。 図１に示す表示装置のうち、対向基板側に設けられた部品の構成例を示す平面図である。 図１に示す表示装置の動作の例を示すタイミングチャートである。 図６に示す表示期間において駆動電極に電位を供給した場合に画素電極周辺に形成される電界の形状を模式的に示す要部断面図である。 図６に示す表示期間において駆動電極に電位を供給しなかった場合に画素電極周辺に形成される電界の形状を模式的に示す要部断面図である。 タッチ検出用の駆動電極の構造の変形例を示す拡大平面図である。 図９のＡ−Ａ線に沿った拡大断面図である。 表示期間において図９および図１０に示すタッチ検出用の駆動電極に電位を供給した場合に画素電極周辺に形成される電界の形状を模式的に示す要部断面図である。 タッチ検出用の駆動電極の構造の他の変形例を示す拡大断面図である。 遮光膜の配置と、これに伴うタッチ検出用の駆動電極の構造の変形例を示す拡大断面図である。 図１に示す二つの基板とフレキシブル配線板とを電気的に接続する配線経路の例を示す拡大断面図である。 図５に対する変形例である表示装置のうち、検出電極の配線レイアウトの一例を示す平面図である。 図１５に示す検出電極から配線板に至る配線経路に沿った拡大断面図である。 互いに対向する基板間を導通させる構造の検討例を示す拡大断面図である。

以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一または関連する符号を付して、詳細な説明を適宜省略することがある。

また、本願において、入力部または入力装置とは、外部から入力されたコマンドを信号として検出する部分または装置を意味する。本願明細書では、電極に対して近接または接触する物体の容量に応じて変化する静電容量を利用して、入力を信号として検出する、静電容量検出型の入力部について説明する。

また、タッチパネルとは、入力部（入力装置）の一態様であって、指やタッチペンなどの入力具などを近接させて（近づけて、または接触させて）、入力動作を行ったときに、入力信号を検出すると共に、タッチ位置を算出して出力する入力部である。タッチ位置は、入力信号を検出する座標面において、入力信号を検出した位置の座標である。

タッチパネルのように、タッチ位置を算出する入力部（入力装置）は、多くの場合、画像を表示する表示部（表示装置）と組み合わされて利用される。表示部と入力部とを互いに独立した部品で組み立て、表示部と入力部とが重なった状態で利用される、入力機能付き表示装置を、外付け型、またはオンセルタイプの表示装置と呼ぶ。また、画像を表示する表示部を構成する部品の間に、入力信号を検出する入力検出部を構成する部品のうちの一部または全部が組み込まれた状態で利用される入力機能付き表示装置を、内蔵型、またはインセルタイプの表示装置と呼ぶ。インセルタイプの表示装置は、入力部を構成する部品のうちの一部または全部が、表示部を構成する部品のうちの一部または全部と兼用化される表示装置を含んでいる。また、インセルタイプの表示装置は、入力部を構成する部品と表示部を構成する部品とが互いに兼用化されない表示装置を含んでいる。

また、以下の実施の形態では、表示装置の代表例として、液晶表示装置を取り上げて説明する。液晶表示装置は、電気光学層である液晶層の液晶分子の配向を変化させるための電界の印加方向により、大きくは以下の２通りに分類される。すなわち、第１の分類として、表示装置の厚さ方向（あるいは面外方向）に電界が印加される、所謂、縦電界モードがある。縦電界モードには、例えばＴＮ（Twisted Nematic）モードや、ＶＡ（Vertical Alignment）モードなどがある。また、第２の分類として、表示装置の平面方向（あるいは面内方向）に電界が印加される、所謂、横電界モードがある。横電界モードには、例えばＩＰＳ（In-Plane Switching）モードや、ＩＰＳモードの一つであるＦＦＳ（Fringe Field Switching）モードなどがある。以下で説明する実施の形態では、一例として、横電界モードで駆動される表示装置を取り上げて説明する。

＜表示装置の構成＞
図１は、一実施の形態である表示装置の表示領域の一部分の構成例を示す拡大断面図である。図１では、基板ＳＵＢ１の厚さ方向（図１に示すＺ方向）における走査線ＧＬと信号線ＳＬとの位置関係の例を示すため、図１とは異なる断面に設けられた走査線ＧＬを一緒に示している。また、図１は断面図であるが、基板１０および２０はハッチングを省略している。以下で説明する各断面図において、基板１０および基板２０はハッチングを省略して示す。図２は、図１に示す表示装置のうち、アレイ基板側に設けられた部品の構成例を示す平面図である。図３は、図２に示す表示装置における一つの画素周辺の回路構成例を示す回路図である。図４は、図１に示す表示装置の表示領域に設けられた遮光膜の平面形状の例を示す拡大平面図である。図５は、図１に示す表示装置のうち、対向基板側に設けられた部品の構成例を示す平面図である。図２および図５では、平面視における表示領域ＤＡと額縁領域（周辺領域、非表示領域）ＮＤＡの境界を識別するため、表示領域ＤＡの輪郭を二点鎖線で示している。

図１に示すように、表示装置ＤＳＰ１は、基板ＳＵＢ１と、基板ＳＵＢ１と対向配置された基板ＳＵＢ２と、基板ＳＵＢ１と基板ＳＵＢ２との間に配置された液晶層ＬＱと、を有する。基板ＳＵＢ１は、スイッチング素子としての複数のトランジスタがアレイ状に配置されたアレイ基板である。また、基板ＳＵＢ２は、アレイ基板に対向配置された基板という意味で、対向基板と言い換えることができる。また、液晶層ＬＱは、上記した電気光学層であって、液晶層ＬＱの周辺に形成する電界の状態を制御することにより、そこを通過する光を変調する機能を備えている。

また、図２および図５に示すように、本実施の形態の表示装置ＤＳＰ１は、外部から供給される入力信号に応じて画像が形成される表示領域ＤＡを有する。また、表示装置ＤＳＰ１は、平面視において、表示領域ＤＡの周囲に枠状に設けられた非表示領域である額縁領域ＮＤＡを有する。なお、図２および図５に示す例では、表示領域ＤＡは四角形であるが、表示領域ＤＡが四角形以外の形状であってもよい。

図１に示すように、基板ＳＵＢ１は、基板（ベース基板、絶縁基板）１０を備えている。また、基板ＳＵＢ２は、基板（ベース基板、絶縁基板）２０を備えている。基板１０および基板２０のそれぞれは、例えばガラスや透明な樹脂材料から成り、可視光が透過する特性を有している。また、基板ＳＵＢ１および基板ＳＵＢ２（言い換えれば基板１０と基板２０）は、互いに離間した状態で貼り合わされている。基板ＳＵＢ１と基板ＳＵＢ２は、額縁領域ＮＤＡ（図２参照）に配置された接着層（後述する図１４に示すシール材ＳＬ１）を介して接着されている。液晶層ＬＱは、基板ＳＵＢ１と基板ＳＵＢ２の間に封入されている。

また、基板ＳＵＢ１は、基板１０と基板ＳＵＢ２との間に配置された複数の導体パターンを有する。複数の導体パターンには、複数の走査線（ゲート線）ＧＬ、複数の信号線（ソース線）ＳＬ、コモン線ＣＭＬ、共通電極ＣＥ、および複数の画素電極ＰＥが含まれる。また、複数の導体パターンのそれぞれの間には絶縁膜が介在している。隣り合う導体パターンの間に配置され、導体パターンを互いに絶縁する絶縁膜には、絶縁膜１１、１２、１３、１４、および配向膜ＡＬ１が含まれる。なお、図１では、走査線ＧＬ、共通電極ＣＥ、およびコモン線ＣＭＬについては、それぞれ一個ずつ示している。

上記した複数の導体パターンのそれぞれは、積層された複数の配線層に形成されている。図１に示す例では、共通電極ＣＥ、および画素電極ＰＥはそれぞれ異なる層に形成され、共通電極ＣＥが形成された層の下層に、基板１０側から順に、３層の配線層ＷＬ１、ＷＬ２、およびＷＬ３が設けられている。

基板１０上に形成された三層の配線層のうち、最も基板１０側に設けられた第１層目の配線層ＷＬ１には、主に走査線ＧＬが形成されている。配線層ＷＬ１に形成された導体パターンは、例えばクロム（Ｃｒ）、チタン（Ｔｉ）、もしくはモリブデン（Ｍｏ）等の金属またはそれらの合金を含む。また、絶縁膜１１は、基板１０側にあり、配線層ＷＬ１に形成された導体パターンを覆う絶縁膜である。絶縁膜１１は、例えば窒化シリコンまたは酸化シリコン等の透明な無機絶縁膜である。

図２に示すように、複数の走査線ＧＬのそれぞれは、Ｘ方向に延在している。また、複数の走査線ＧＬは、Ｙ方向に互いに間隔を空けて配列されている。言い換えれば、複数の走査線ＧＬは、Ｙ方向の一方の側であるＹ１側から他方の側であるＹ２側に向かって配列されている。複数の走査線ＧＬのそれぞれは、表示領域ＤＡの外側の額縁領域ＮＤＡに引き出され、走査線駆動回路（ゲート駆動回路）ＧＤに接続されている。走査線駆動回路ＧＤは、複数の走査線ＧＬに入力される走査信号Ｇｓｉ（図３参照）を出力する走査信号出力回路である。走査線駆動回路ＧＤは、額縁領域ＮＤＡにおいて、基板ＳＵＢ１に設けられている。

また、図１に示す基板１０と絶縁膜１１の間には、走査線ＧＬの他に、図３に示す画素スイッチ素子ＰＳＷとしてのトランジスタＴｒ１のゲート電極ＧＥ半導体層などが形成されている。トランジスタＴｒ１は薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）である。また、走査線ＧＬは、画素スイッチ素子ＰＳＷとしてのトランジスタＴｒ１のゲート電極ＧＥを含んでいる。

図１に示すように、絶縁膜１１上には、第２層目の配線層ＷＬ２が形成されている。配線層ＷＬ２には、主に信号線ＳＬが形成されている。配線層ＷＬ２に形成された導体パターンは、例えばアルミニウム（Ａｌ）をモリブデン（Ｍｏ）やチタン（Ｔｉ）等で挟んだ多層構造の金属膜からなる。また、図３に示す画素スイッチ素子ＰＳＷのソース電極ＳＥやドレイン電極ＤＥなども絶縁膜１１の上に形成されている。絶縁膜１２は、信号線ＳＬおよび絶縁膜１１の各々の上に形成されている。絶縁膜１２、１３、および１４は、例えばアクリル系の感光性樹脂等を含む、有機絶縁膜である。

図２に示すように、複数の信号線（映像信号線）ＳＬのそれぞれは、Ｙ方向に延在している。また、複数の信号線ＳＬは、Ｘ方向に互いに間隔を空けて配列されている。言い換えれば、複数の信号線ＳＬは、Ｘ方向の一方の側であるＸ１側から他方の側であるＸ２側に向かって配列されている。複数の信号線ＳＬのそれぞれは、表示領域ＤＡの外側の額縁領域ＮＤＡに引き出されている。複数の信号線ＳＬの各々は、表示領域ＤＡ内の信号線ＳＬとドライバチップＤＲＣ１とを相互に接続する接続配線（引き出し配線とも呼ぶ）としての信号用接続配線ＳＣＬを介してドライバチップＤＲＣ１と電気的に接続されている。ドライバチップＤＲＣ１は、信号線ＳＬを介して液晶層ＬＱ（図１参照）を駆動する、信号線駆動回路ＳＤを有する。信号線駆動回路ＳＤは、信号線ＳＬを介して複数の副画素ＰＸのそれぞれが備える画素電極ＰＥ（図３参照）に映像信号Ｓｐｉｃ（図３参照）を供給する。

ドライバチップＤＲＣ１に接続され、複数の副画素ＰＸに映像信号を供給する信号伝送経路である映像信号線のうち、表示領域ＤＡと重なる位置にある部分（配線部）を信号線ＳＬと呼ぶ。また、上記映像信号線のうち、表示領域ＤＡの外側にある部分（配線部）を信号用接続配線ＳＣＬと呼ぶ。複数の信号線ＳＬのそれぞれは、Ｙ方向に延びている。一方、信号用接続配線ＳＣＬは、信号線ＳＬとドライバチップＤＲＣ１とを接続する配線である。このため、複数の信号用接続配線ＳＣＬは、図２に示すように、ドライバチップＤＲＣ１と接続される端子群（図示は省略）から表示領域ＤＡに向かって放射状に広がっている。なお、ドライバチップＤＲＣ１は必須ではなく、ドライバチップＤＲＣ１の機能は、後述するフレキシブル配線板ＦＷＢ１に含ませても良い。

また、図２に示す例では、信号線ＳＬと信号用接続配線ＳＣＬとの間には、スイッチ回路部ＳＷＳがある。スイッチ回路部ＳＷＳは、例えばマルチプレクサ回路であって、各色用の信号線ＳＬを選択して入力された信号を出力する。スイッチ回路部ＳＷＳは、例えば、赤色の信号、緑色の信号、あるいは青色の信号など、映像信号の種類を選択する選択スイッチとして動作する。この場合、スイッチ回路部ＳＷＳとドライバチップＤＲＣ１とを接続する信号用接続配線ＳＣＬの数は、信号線ＳＬの数より少なくて良い。このように、スイッチ回路部ＳＷＳを設けることで、信号用接続配線ＳＣＬの数を低減できれば、ドライバチップＤＲＣ１とスイッチ回路部ＳＷＳとの間において、信号用接続配線ＳＣＬの数を低減できる。

図１に示すように、絶縁膜１２上には、第３層目の配線層ＷＬ３が形成されている。配線層ＷＬ３には、主にコモン線ＣＭＬが形成されている。配線層ＷＬ３に形成された導体パターンは、配線層ＷＬ２と同様に、例えばアルミニウム（Ａｌ）をモリブデン（Ｍｏ）やチタン（Ｔｉ）等で挟んだ多層構造の金属膜からなる。図１に示す例では、コモン線ＣＭＬは、Ｙ方向に延在する。絶縁膜１３は、コモン線ＣＭＬおよび絶縁膜１２の各々の上に形成されている。

共通電極ＣＥは、絶縁膜１３上に形成されている。共通電極ＣＥには、表示装置ＤＳＰ１が画像を表示する表示期間において、複数の副画素ＰＸ（図２参照）に対して共通の駆動電位が供給される。このため、共通電極ＣＥは、表示領域ＤＡの全体に配置されている。共通電極ＣＥの数には種々の実施態様がある。例えば、表示領域ＤＡに１個の共通電極ＣＥがあっても良いし、表示領域ＤＡに複数の共通電極ＣＥがあっても良い。共通電極ＣＥは、ＩＴＯ（Indium tin oxide）またはＩＺＯ（Indium Zinc Oxide）などの透明導電材料が好ましい。

図１に示す断面では、共通電極ＣＥとコモン線ＣＭＬとの間に絶縁膜１３が介在している。しかし、コモン線ＣＭＬの一部分と共通電極ＣＥの一部分とは、互いに電気的に接続されている。共通電極ＣＥは、コモン線ＣＭＬを介して共通電極駆動回路ＣＤ（図３参照）と電気的に接続されている。共通電極駆動回路ＣＤは表示期間において、共通電極ＣＥに共通電位を供給する回路である。図２に示す例では、共通電極駆動回路ＣＤは、基板ＳＵＢ１に接続された配線板（フレキシブル配線板）ＦＷＢ１に形成されている。

また、絶縁膜１４は、絶縁膜１３および共通電極ＣＥの上に形成されている。画素電極ＰＥは、絶縁膜１４上に形成されている。平面視において、各画素電極ＰＥは、互いに隣り合う２つの信号線ＳＬの間に位置している。図１に示す例では、複数の画素電極ＰＥのそれぞれは、共通電極ＣＥと対向する位置に配置されている。また、図１に示す例では、複数の画素電極ＰＥのそれぞれは、スリットＳＬＴを介して隣り合う複数の部分により構成されている。本実施の形態のように画素電極ＰＥと共通電極ＣＥとが異なる層に形成されている場合、スリットＳＬＴが存在することにより、複数の電気力線のうちの一部がスリットＳＬＴを通過する。これにより、液晶層ＬＱに形成される電界の電界強度が向上するので液晶分子を駆動し易くなる。

ただし、画素電極ＰＥと共通電極ＣＥに電位が供給された時に、液晶分子を駆動する電界が形成されれば良いので、画素電極ＰＥと共通電極ＣＥとが対向していなくても良い。例えば、本実施の形態に対する変形例としては、複数の共通電極ＣＥと複数の画素電極ＰＥとが同一面（例えば絶縁膜１３上）に形成され、互いに隣り合うように交互に配列されていても良い。画素電極ＰＥは、例えば、ＩＴＯまたはＩＺＯなどの透明な導電材料または金属材料が好ましい。配向膜ＡＬ１は、画素電極ＰＥおよび絶縁膜１４を覆っている。配向膜ＡＬ１、ＡＬ２は液晶層ＬＱに含まれる液晶の初期配向を揃えるために形成された有機絶縁膜であって、例えばポリイミド樹脂を含む。

図２に示す複数の副画素ＰＸのそれぞれは、図３に示すように、画素スイッチ素子ＰＳＷと、画素電極ＰＥと、を有する。画素スイッチ素子ＰＳＷであるトランジスタＴｒ１のソース電極ＳＥは信号線ＳＬに接続され、ドレイン電極ＤＥは画素電極ＰＥに接続されている。表示期間において、走査線駆動回路ＧＤは、ゲート電極ＧＥに走査信号Ｇｓｉを供給し、画素スイッチ素子ＰＳＷをオンオフ動作させることにより、画素電極ＰＥに対する映像信号Ｓｐｉｃの供給状態を制御する。言い換えれば、トランジスタＴｒ１は、画素電極ＰＥへの電位供給を制御する画素スイッチ素子ＰＳＷとして機能する。画素スイッチ素子ＰＳＷは、トップゲート型ＴＦＴおよびボトムゲート型ＴＦＴのいずれであってもよい。また、画素スイッチ素子ＰＳＷの半導体層は、例えば、多結晶シリコン（ポリシリコン）からなるが、アモルファスシリコンからなるものでも良い。

また、図１に示すように、画素電極ＰＥと共通電極ＣＥの間には誘電体として機能する絶縁膜１４が介在している。共通電極ＣＥ、絶縁膜１４および画素電極ＰＥは、図３に示す保持容量ＣＳを形成している。映像信号に基づいて表示画像を形成する表示動作期間（後述する図６に示す表示期間ＦＬｄ）において、画素電極ＰＥと共通電極ＣＥとの間には各電極に印加される駆動信号に基づいて電界が形成される。そして、電気光学層である液晶層ＬＱを構成する液晶分子は、画素電極ＰＥと共通電極ＣＥとの間に形成される電界により駆動される。例えば、本実施の形態のように、横電界モードを利用する表示装置ＤＳＰ１では、図１に示すように、基板ＳＵＢ１に画素電極ＰＥおよび共通電極ＣＥが設けられている。液晶層ＬＱを構成する液晶分子は、画素電極ＰＥと共通電極ＣＥとの間に形成される電界（例えば、フリンジ電界のうちの基板の主面にほぼ平行な電界）を利用して回転される。つまり、表示期間において、画素電極ＰＥおよび共通電極ＣＥのそれぞれは、電気光学層である液晶層ＬＱを駆動する駆動電極として動作する。

また、図１に示すように、基板ＳＵＢ２は、基板２０の基板ＳＵＢ１に対向する面（背面）２０ｂ側にある、遮光膜ＢＭと、カラーフィルタＣＦＲ、ＣＦＧおよびＣＦＢと、駆動電極ＴＥｔと、絶縁膜ＯＣ１と、配向膜ＡＬ２を有する。また、基板ＳＵＢ２は、基板２０の基板ＳＵＢ１と対向する面２０ｂの反対側の面（前面）２０ｆ側にある、検出電極ＴＥｒを有する。

カラーフィルタＣＦＲ、ＣＦＧおよびＣＦＢは、互いに反対側に位置する基板２０の二つの面２０ｆ、２０ｂのうち、基板ＳＵＢ１と対向する面２０ｂ側に形成されている。図１に示す例では、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色のカラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢが周期的に配列されている。カラー表示装置では、例えばこの赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色のサブピクセルを１組として、１画素（１ピクセルともいう）を構成する。基板ＳＵＢ２の複数のカラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢは、基板ＳＵＢ１に形成されている画素電極ＰＥを有するそれぞれのサブピクセルと、互いに対向する位置に配置されている。

また、各色のカラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢのそれぞれの境界には、遮光膜ＢＭが配置されている。遮光膜ＢＭはブラックマトリクスと呼ばれ、例えば黒色の樹脂、あるいは低反射性の金属を含む。遮光膜ＢＭは、平面視において、例えば図４に示すように格子状に形成される。言い換えれば、遮光膜ＢＭは、Ｘ方向およびＹ方向に延在している。詳しくは、遮光膜ＢＭは、Ｙ方向に延びる複数の部分ＢＭｙと、Ｙ方向に交差するＸ方向に延びる複数の部分ＢＭｘを有している。各副画素ＰＸをブラックマトリクスで区画することにより、光漏れや混色を抑制することができる。

なお、１画素を構成するものは赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色に限定されるものではない。また、遮光膜ＢＭは格子状に限定されるものでなく、ストライプ状のものであっても良い。また、図示は省略したが、図４に示す基板ＳＵＢ２の額縁領域ＮＤＡの全体に遮光膜ＢＭが形成されている。

この明細書において、表示領域ＤＡと記載する領域は、額縁領域ＮＤＡよりも内側の領域として規定される。また、額縁領域ＮＤＡは、図１に示すバックライトユニット（光源）ＢＬから照射された光を遮光する遮光膜ＢＭと重畳する領域である。遮光膜ＢＭは表示領域ＤＡ内にも形成されるが、表示領域ＤＡには、遮光膜ＢＭに複数の開口部が形成されている。一般的に、遮光膜ＢＭに形成され、カラーフィルタが露出する開口部のうち、最も周縁部側に形成された開口部の端部が、表示領域ＤＡと額縁領域ＮＤＡの境界として規定される。

また、図１に示す絶縁膜ＯＣ１は、カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢ、および複数の駆動電極ＴＥｔを覆っている。絶縁膜ＯＣ１は、カラーフィルタから液晶層に対して不純物が拡散するのを防止する保護膜として機能する。絶縁膜ＯＣ１は、例えばアクリル系の感光性樹脂等を含む、有機絶縁膜である。

また、駆動電極ＴＥｔおよび検出電極ＴＥｒは、タッチ検出を行う入力部を構成する電極である。図１に示す例では、駆動電極ＴＥｔは、カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢと配向膜ＡＬ２との間に形成され、絶縁膜ＯＣ１により覆われている。また、検出電極ＴＥｒは基板２０の面２０ｆ側に配置されている。このため、駆動電極ＴＥｔと検出電極ＴＥｒとは、誘電体である基板２０を介して対向している。

図５に示すように、複数の駆動電極ＴＥｔのそれぞれは、Ｙ方向に延在している。また、複数の駆動電極ＴＥｔはＸ方向に互いに間隔を空けて配列されている。複数の検出電極ＴＥｒは、Ｘ方向に延在している。また、複数の検出電極ＴＥｒは、Ｙ方向に互いに間隔を空けて配列されている。また、平面視において、複数の検出電極ＴＥｒのそれぞれは、複数本の駆動電極ＴＥｔと交差している。複数の検出電極ＴＥｒと複数の駆動電極ＴＥｔとが交差する交差点毎にタッチ位置の検出に利用される容量素子が形成される。本実施の形態の表示装置ＤＳＰ１の場合、タッチ検出を行う検出期間ＦＬｔ（後述する図６参照）において、複数の駆動電極ＴＥｔに駆動信号が順番に印加される。これにより、検出電極ＴＥｒと駆動電極ＴＥｔが交差している複数の容量素子のうち、容量の変化に伴う信号が検出された場所を検出し、タッチ位置を算出する。

また、図１に示すように、駆動電極ＴＥｔは、信号線ＳＬと重畳している。複数の駆動電極ＴＥｔは、複数の信号線ＳＬと重畳している。また、駆動電極ＴＥｔおよび信号線ＳＬは、遮光膜ＢＭと重畳している。詳しくは、駆動電極ＴＥｔは、遮光膜ＢＭのうち、Ｙ方向に延在する部分と重畳している。この場合、駆動電極ＴＥｔの光学的な影響を低減できるので、材料選択の自由度が向上する。例えば、本実施の形態の場合、駆動電極ＴＥｔは金属材料を含む。駆動電極ＴＥｔとして金属材料を用いることにより、ＩＴＯまたはＩＺＯなどの透明導電材料と比較して、インピーダンスなどの電気的特性を向上させることができる。

また図１に示すように、検出電極ＴＥｒは、遮光膜ＢＭに重畳する部分と遮光膜ＢＭに重畳しない部分を有している。この場合、検出電極ＴＥｒとしては、可視光の透過率が高い材料を用いることが好ましい。本実施の形態の場合、検出電極ＴＥｒは、ＩＴＯまたはＩＺＯなどの透明導電材料から成る。

また、複数の駆動電極ＴＥｔのそれぞれは、図５に示す検出駆動回路ＴＳＤに接続されている。また、複数の検出電極ＴＥｒのそれぞれは、図５に示す検出回路ＴＳＣに接続されている。図５に示す例では、検出駆動回路ＴＳＤおよび検出回路ＴＳＣは、基板ＳＵＢ２に接続されて配線板（フレキシブル配線板）ＦＷＢ２にある。配線板ＦＷＢ２に図示しないＩＣチップが搭載され、そのＩＣチップが検出駆動回路ＴＳＤおよび検出回路ＴＳＣを有していても良い。あるいは、図５に模式的に示すように配線板ＦＷＢ２に直接的に検出駆動回路ＴＳＤおよび検出回路ＴＳＣが形成されていても良い。

また、図１に示すように、表示装置ＤＳＰ１は、光学素子ＯＤ１と、光学素子ＯＤ２と、を有する。光学素子ＯＤ１は、基板１０とバックライトユニットＢＬとの間に配置されている。光学素子ＯＤ２は、基板２０の上方、すなわち基板２０を挟んで基板ＳＵＢ１と反対側に配置されている。光学素子ＯＤ１および光学素子ＯＤ２は、それぞれ少なくとも偏光板を含んでおり、必要に応じて位相差板を含んでいてもよい。

＜表示装置の動作＞
次に、表示装置ＤＳＰ１の動作について説明する。図６は、図１に示す表示装置の動作の例を示すタイミングチャートである。また、図７は、図６に示す表示期間において駆動電極に電位を供給した場合に画素電極周辺に形成される電界の形状を模式的に示す要部断面図である。また、図８は、図６に示す表示期間において駆動電極に電位を供給しなかった場合に画素電極周辺に形成される電界の形状を模式的に示す要部断面図である。なお、図７および図８では、トランジスタＴｒ１（図３参照）がオンになった時の液晶層ＬＱ周辺の電位分布について、複数の等電位線により示している。

図６に示すように、本実施の形態の表示装置ＤＳＰ１（図１参照）が動作する期間（フレーム期間ＦＬ１）には、表示画像を形成する表示期間ＦＬｄと、入力を検出する検出期間ＦＬｔとが含まれている。図６に示す例では、一つのフレーム期間ＦＬ１に複数の表示期間ＦＬｄと複数の検出期間ＦＬｔが含まれている。表示期間ＦＬｄと検出期間ＦＬｔとは交互に繰り返される。

図６に示すように、表示期間ＦＬｄにおいて、共通電極ＣＥには複数の副画素ＰＸ（図２参照）に共通する駆動電位である電位ＣＤＰ１が供給される。また、表示期間ＦＬｄにおいて、画素電極ＰＥには、信号線ＳＬ（図３参照）を介して映像信号Ｓｐｉｃが供給される。図３に示すトランジスタＴｒ１に走査信号Ｇｓｉが入力され、スイッチがオンになった副画素ＰＸでは、共通電極ＣＥと画素電極ＰＥとの間に電界が形成される。この電界により液晶層ＬＱ（図１参照）を構成する液晶分子が駆動される。また、液晶分子が駆動されることにより、液晶層ＬＱの可視光透過率が変化する。

また、検出期間ＦＬｔにおいて、駆動電極ＴＥｔには、タッチ検出用の駆動信号ＤＲＳｔが供給される。また、検出電極ＴＥｒからは、検出信号ＤＴＳｔが出力される。図５に示す複数の駆動電極ＴＥｔと複数の検出電極ＴＥｒとが互いに交差する複数の交点のうち、図示しない導電体（指や金属ペン等）が近接している交点の周辺では、導電体が近接していない交点の周辺と比較して、検出信号ＤＴＳｔの値が変化する。このため、検出信号ＤＴＳｔの値の変化を検知することにより、タッチ位置を特定することができる。検出信号ＤＴＳｔの値の変化に基づいてタッチ位置を算出する演算処理は、例えば図５に示す検出回路ＴＳＣにおいて行うことができる。

また、図６に示す例では、検出期間ＦＬｔにおいて、画素電極ＰＥおよび共通電極ＣＥには電位（信号、ハイサイド電位）が供給されていない。また、表示期間ＦＬｄにおいて、検出電極ＴＥｒには、電位（信号、ハイサイド電位）が供給されていない。

なお、図６では、各電極に供給される信号波形の例を矩形波として示している。各信号波形において、最も低い位置は、電位レベルが基底状態であることを示している。電位レベルが基底状態である時には、各電極に電位が供給されていない状態が含まれる。また、電位レベルが基底状態である時には、各電極に接地電位などの基準電位（ロウサイド電位）が供給されている状態が含まれる。基底状態において、各電極に基準電位が供給される場合には、映像信号Ｓｐｉｃ、電位ＣＤＰ１、ＣＤＰ２、駆動信号ＤＲＳｔ、検出信号ＤＴＳｔのそれぞれは、基底状態よりも高い電位レベルのハイサイド電位と呼び、基準電位をロウサイド電位と呼んで区別することができる。この場合、上記した「電位が供給される」や「電位が供給されていない」という表現は、「ハイサイド電位が供給される」や「ハイサイド電位が供給されていない」と読み替えることができる。本明細書の以下の説明でも「電位が供給される」や「電位が供給されていない」という表現を用いた場合には、同様の意味として用いる。

また、図６に示す例では、表示期間ＦＬｄにおいて、駆動電極ＴＥｔには、駆動信号ＤＲＳｔとは異なる電位ＣＤＰ２が供給されている。電位ＣＤＰ２は、例えば、表示期間ＦＬｄにおいて、共通電極ＣＥに供給される電位ＣＤＰ１と同じ電位である。言い換えれば、表示期間ＦＬｄにおいて、駆動電極ＴＥｔと共通電極ＣＥにはそれぞれ同じ電位が供給されている。表示期間ＦＬｄにおいて、共通電極ＣＥと画素電極ＰＥに信号（電位）が供給されれば、液晶分子を駆動する電界が形成される。

例えば、表示期間ＦＬｄにおける検出電極ＴＥｒの波形と同様に、表示期間ＦＬｄにおいてタッチ検出用の電極である駆動電極ＴＥｔに電位が供給されていない場合でも、液晶層ＬＱにおいて電界が形成される。図７に対する変形例である図８では、駆動電極ＴＥｔが電気的にフローティングになっており、電位が供給されていない状態において液晶層ＬＱの周辺に形成される等電位線を示している。

本実施の形態のように、横電界モードで駆動されるタイプの液晶分子は、液晶層ＬＱに形成される電界のうち、横向きに延びる成分、言い換えれば、Ｘ方向に延びる成分（詳しくはＸ−Ｙ平面に沿って延びる成分）により駆動される。図７および図８のように電位分布を等電位線で表している場合、隣り合う等電位線の離間距離が短い程、電界強度が強くなっている。例えば、図８に示す例の場合、図８の下方の領域、言い換えれば、駆動電極ＴＥｔよりも画素電極ＰＥに近い位置では、複数の等電位線が高密度で形成されている。一方、図８の上方の領域、言い換えれば駆動電極ＴＥｔの近傍の領域では、隣り合う等電位線の離間距離が下方の領域と比較して大きくなっている。図８に示す電位分布の場合、画素電極ＰＥの近傍では、駆動電極ＴＥｔの近傍と比較して、電界強度が大きい。このため、液晶層ＬＱに存在する液晶分子のうち、Ｚ方向において画素電極ＰＥ側に配置された液晶分子が特に良く駆動される。

また、本実施の形態の場合、図６に示すように、表示期間ＦＬｄにおいて、駆動電極ＴＥｔに電位ＣＤＰ２が供給されている。この場合、等電位線の形状は、駆動電極ＴＥｔに供給される電位の影響を受ける。例えば、電位ＣＤＰ２が電位ＣＤＰ１と同電位の矩形波である場合、図７に示すような電界が形成される。図７と図８を比較して判るように、駆動電極ＴＥｔに電位ＣＤＰ２（図６参照）を供給した場合、図７の上方の領域、言い換えれば駆動電極ＴＥｔの近傍の領域において、隣り合う等電位線の離間距離が図８に示す例と比較して狭くなっている。つまり、図７に示す例の場合、図８に示す例と比較して、駆動電極ＴＥｔの近傍の領域において、電界強度を向上させることができる。したがって、図７に示す例では、液晶層ＬＱに存在する液晶分子のうち、Ｚ方向において駆動電極ＴＥｔ側に配置された液晶分子も駆動され易くなる。画素電極ＰＥに映像信号Ｓｐｉｃ（図６参照）が印加された時に、基板ＳＵＢ２（図１参照）側の液晶分子が駆動され易くなっていれば、液晶層ＬＱ全体としての可視光透過率（詳しくは、可視光透過率の最大値）が向上する。

表示期間ＦＬｄにおいて、駆動電極ＴＥｔに供給される電位は、電位ＣＤＰ１と同じ電位であることが好ましいが、電位ＣＤＰ１と電位ＣＤＰ２とが互いに異なる電位であっても、駆動電極ＴＥｔに電位を供給しない場合と比較すると、液晶分子を駆動し易くなる効果は得られる。また、表示期間ＦＬｄ中に形成される電界の形状を安定させる観点からは、図６に示すように電位ＣＤＰ２は、駆動信号ＤＲＳｔよりも波長が長い矩形波である方が好ましい。

また、液晶層ＬＱに形成される電界の電界強度の分布をさらに改善する変形例として、図９および図１０に示す変形例が適用できる。図９は、タッチ検出用の駆動電極の構造の変形例を示す拡大平面図である。図９は平面図であるが、遮光膜ＢＭにドットパターンが付され、駆動電極ＴＥｔにハッチングが付されている。図１０は、図９のＡ−Ａ線に沿った拡大断面図である。図１１は、表示期間において図９および図１０に示すタッチ検出用の駆動電極に電位を供給した場合に画素電極周辺に形成される電界の形状を模式的に示す要部断面図である。また、図１７は、互いに対向する基板間を導通させる構造の検討例を示す拡大断面図である。なお、図９および図１０に示す表示装置ＤＳＰ２は、以下に説明する相違点を除き、図１に示す表示装置ＤＳＰ１と同様なので、重複する説明は省略する。

図９に示す表示装置ＤＳＰ２は、駆動電極ＴＥｔの構造が、図１に示す表示装置ＤＳＰ１と相違する。詳しくは、表示装置ＤＳＰ２が有する駆動電極ＴＥｔは、Ｙ方向に延びる複数の部分を有している。まず、駆動電極ＴＥｔは、遮光膜ＢＭと重畳し、Ｙ方向に沿って延在する複数の部分Ｔｘ１を有している。また、駆動電極ＴＥｔは、複数の部分Ｔｘ１の間に位置し、Ｙ方向に沿って延在する部分Ｔｘ２を有している。部分Ｔｘ１は、遮光膜ＢＭのうち、Ｙ方向に延びる部分に沿って延びている。このため、部分Ｔｘ１は、ＩＴＯまたはＩＺＯなどの透明導電材料、あるいは、金属材料から成る。一方、部分Ｔｘ２は、遮光膜ＢＭのうち、Ｘ方向に延びる部分に重畳する領域と、遮光膜ＢＭに重畳しない領域とを有している。このため、本実施の形態では、部分Ｔｘ２は、上記した透明導電材料を含む。

図９の通り、部分Ｔｘ１及び部分Ｔｘ２は、表示装置ＤＳＰ２の長辺方向に延在し、短辺方向に配列している。また、部分Ｔｘ１と部分Ｔｘ２は、電界形成の補助電極として使用する場合、多くの本数が必要となる。さらに、これら部分Ｔｘ１と部分Ｔｘ２は、基板２０に形成されているが、基板１０のフレキシブル配線板ＦＷＢ１に接続される、又は、後述する図１４の貫通電極ＴＧＷ１のような導通構造を介してフレキシブル配線板ＦＷＢ２に接続される必要がある。

基板１０と基板２０を電気的に接続する方法は、図１７に示すような導通構造がある。図１７に示す導通構造では、駆動電極ＴＥｔに接続される配線ＴＷ２と基板１０に形成されている配線ＴＷ１とは、複数の導電性粒子ＣＰ１を介して電気的に接続されている。また、基板２０の面２０ｂには、複数のスペーサ部材ＳＰ１が積層され、複数のスペーサ部材ＳＰ１に接するように配線ＴＷ２が形成されている。多数の配線経路のそれぞれについて、基板１０の配線ＴＷ１と基板２０の配線ＴＷ２を電気的に接続する場合、例えば、図１７に示すような導通構造を配線経路毎に設ける必要がある。図１７に示す例のように基板１０と基板２０とを電気的に接続する導通構造は複雑な構造になるので、基板１０と基板２０とを電気的に接続する配線経路の数は少ない方が好ましい。また、図１４に示すように、基板２０の面２０ｂ側に形成された駆動電極ＴＥｔと面２０ｆ側に形成された配線ＴＷ２とは、貫通電極ＴＧＷ１を介して電気的に接続されている。したがって、基板１０と基板２０とを電気的に接続する配線経路の数を低減することにより貫通電極ＴＧＷ１の数を低減できる。本実施形態では部分Ｔｘ１とＴｘ２は短辺方向に並んでいるため、基板１０と基板２０とを電気的に接続する配線経路の数を低減できる。

また、図９に示すように、表示装置ＤＳＰ２の場合、駆動電極ＴＥｔの複数の部分Ｔｘ１と部分Ｔｘ２は束ねられている（言い換えれば互いに連結されている）。この場合、図９に示す、駆動電極ＴＥｔの複数の部分Ｔｘ１と部分Ｔｘ２は束ねられる部分（言い換えれば複数の部分Ｔｘ１と部分Ｔｘ２が互いに連結される部分）は、基板２０の液晶層ＳＬ１側、すなわち、図１４および図１７に示す面２０ｂ側に設けられていることが好ましい。これにより、複雑な導通構造の数を低減することができる。

図９および図１０に示す表示装置ＤＳＰ２の場合、図６に示す表示期間ＦＬｄにおいて、部分Ｔｘ１および部分Ｔｘ２のそれぞれに、電位ＣＤＰ２が供給される。この場合、図１１に示すように部分Ｔｘ２の周囲を囲むように等電位線が形成される。この部分Ｔｘ２に電位ＣＤＰ２が印加されることにより、駆動電極ＴＥｔの近傍の領域における隣り合う等電位線の離間距離は、図７に示す例よりもさらに狭くなる。つまり、図１１に示す例の場合、図７に示す例と比較して、駆動電極ＴＥｔの近傍の領域において、電界強度を向上させることができる。図９および図１０に示す駆動電極ＴＥｔの部分Ｔｘ１と部分Ｔｘ２の関係は、以下のように表現しても良い。すなわち、部分Ｔｘ２は、複数の部分（主電極）Ｔｘ１のうち、互いに隣り合う部分Ｔｘ１の間に配置された補助電極である。

ところで、Ｘ方向における部分Ｔｘ２の幅Ｗｔｘ２（図９参照）を広くしても、部分Ｔｘ１と比較すると、液晶層ＬＱにおける電界強度を向上効果はそれほど大きくない。一方、表示装置ＤＳＰ２の可視光の透過率を向上させる観点からは、透明導電材料であっても、遮光膜ＢＭと重畳しない領域に配置される電極材料の面積は小さいことが好ましい。このため、図９に示す例では、Ｘ方向における部分Ｔｘ２の幅Ｗｔｘ２は、Ｘ方向における部分Ｔｘ１の幅Ｗｔｘ１より小さい。

ただし、表示装置ＤＳＰ２の変形例としては、Ｘ方向における部分Ｔｘ２の幅Ｗｔｘ２が、Ｘ方向における部分Ｔｘ１の幅Ｗｔｘ１以上である場合もある。例えば、遮光膜ＢＭと部分Ｔｘ１とが確実に遮光膜ＢＭと重畳した状態にするため、幅Ｗｔｘ１を小さくする場合も考えられる。この場合、部分Ｔｘ２の幅Ｗｔｘ２が、部分Ｔｘ１の幅Ｗｔｘ１以上であっても良い。

また、図９および図１０に示す例では、Ｙ方向に沿って延びる３本の電極（２本の部分Ｔｘ１および１本の部分Ｔｘ２）が互いに電気的に接続され、３本の電極に同じタイミングで同じ電圧が印加される構造になっている。この場合、Ｘ方向に沿って並ぶ副画素ＰＸ毎に独立して、駆動電極ＴＥｔへの電位ＣＤＰ２（図６参照）の入力を制御するためには、平面視において、隣り合う駆動電極ＴＥｔの部分Ｔｘ１の間に、二本の部分Ｔｘ１が配置されている必要がある。このため、図９に示すように、表示装置ＤＳＰ２の場合、遮光膜ＢＭの一本の部分Ｔｘ１に対して、駆動電極ＴＥｔの２本の部分Ｔｘ１が重畳している。

ただし、駆動電極ＴＥｔの複数の部分Ｔｘ１、Ｔｘ２のそれぞれが、互いに独立して検出駆動回路ＴＳＤに接続されている場合、図１に示すように、遮光膜ＢＭの一本の部分Ｔｘ１に対して、一本の駆動電極ＴＥｔが重畳している構造になっていても良い。また、Ｘ方向に沿って並ぶ副画素ＰＸ毎に独立して、駆動電極ＴＥｔへの電位ＣＤＰ２（図６参照）の入力を制御せず、複数の駆動電極ＴＥｔに同時に電位ＣＤＰ２を供給する場合、図１に示すように、遮光膜ＢＭの一本の部分Ｔｘ１に対して、一本の駆動電極ＴＥｔが重畳している構造になっていても良い。

また、図示は省略するが、図１に対する変形例として、遮光膜ＢＭの一本の部分Ｔｘ１に対して、二本の駆動電極ＴＥｔが重畳している構造になっていても良い。また、以下の変形例では、遮光膜ＢＭの一本の部分Ｔｘ１に対して、二本の駆動電極ＴＥｔが重畳している構造例を取り上げて説明するが、図１と同様に、遮光膜ＢＭの一本の部分Ｔｘ１に対して、一本の駆動電極ＴＥｔが重畳している構造になっていても良い。

＜電極構造の変形例＞
次に、上記した駆動電極ＴＥｔの他の変形例について説明する。図１２は、タッチ検出用の駆動電極の構造の他の変形例を示す拡大断面図である。なお、図１２に示す表示装置ＤＳＰ３は、以下に説明する相違点を除き、図１に示す表示装置ＤＳＰ１と同様なので、重複する説明は省略する。

図１２に示す表示装置ＤＳＰ３は、複数の駆動電極ＴＥｔのそれぞれが、導体パターンＴｐ１と導体パターンＴｐ２との積層構造になっている点で図１に示す表示装置ＤＳＰ１や図１０に示す表示装置ＤＳＰ２と相違する。詳しくは、表示装置ＤＳＰ３の駆動電極ＴＥｔは、金属から成る導体パターンＴｐ１と、透明導電材料から成る導体パターンＴｐ２とを有している。導体パターンＴｐ１、Ｔｐ２は、基板２０側から基板ＳＵＢ１側に向かって、導体パターンＴｐ２、導体パターンＴｐ１の順で積層されている。導体パターンＴｐ１は、遮光膜ＢＭと重畳している。また、導体パターンＴｐ２は、導体パターンＴｐ１と重複する部分と、導体パターンＴｐ１および遮光膜ＢＭと重畳しない部分と、を有している。

タッチ検出用の駆動電極ＴＥｔのインピーダンスを低減する観点からは、駆動電極ＴＥｔが金属製であることが好ましい。一方、タッチ検出の精度を向上させる観点からは、複数の駆動電極ＴＥｔのＸ方向における幅や配置ピッチを適切な値に調整することが好ましい。しかし、駆動電極ＴＥｔの幅が大きくなると、図１２に示すように、駆動電極ＴＥｔの一部分が遮光膜ＢＭと重畳しない。特に、遮光膜ＢＭのＸ方向における幅が狭い場合には、幅の広い駆動電極ＴＥｔの全体が遮光膜ＢＭと重畳するように配置することが難しい。例えば、表示装置ＤＳＰ３の遮光膜ＢＭは、図４に示す遮光膜ＢＭと同じ構造なので、図４を用いて説明すると、遮光膜ＢＭのうち、Ｙ方向に延びる部分ＢＭｙのＸ方向における幅ＷＢ１は、遮光膜ＢＭのうち、Ｘ方向に延びる部分ＢＭｘのＹ方向における幅ＷＢ２より狭い。

表示装置ＤＳＰ３の場合、駆動電極ＴＥｔの一部分が透明導電材料により形成されているので、透明導電材料により形成されている部分が遮光膜ＢＭと重畳していなくても可視光透過率の低減を抑制できる。この結果、駆動電極ＴＥｔのＸ方向における幅および配置ピッチの設計の自由度が向上する。また、表示装置ＤＳＰ３の場合、駆動電極ＴＥｔの一部分が金属により形成されているので、駆動電極ＴＥｔのインピーダンスを低減し、電気的特性を向上させることができる。

また、図１３は、遮光膜の配置と、これに伴うタッチ検出用の駆動電極の構造の変形例を示す拡大断面図である。なお、図１３に示す表示装置ＤＳＰ４は、以下に説明する相違点を除き、図１に示す表示装置ＤＳＰ１と同様なので、重複する説明は省略する。

図１３に示す表示装置ＤＳＰ４は、基板ＳＵＢ２の厚さ方向（Ｚ方向）における遮光膜ＢＭの位置、および駆動電極ＴＥｔの位置が図１に示す表示装置ＤＳＰ１と相違する。詳しくは、表示装置ＤＳＰ４の基板ＳＵＢ２は、カラーフィルタ層（カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢ）と、カラーフィルタ層を覆う有機絶縁膜である絶縁膜ＯＣ１と、を有している。表示装置ＤＳＰ４の遮光膜ＢＭは、絶縁膜ＯＣ１と基板ＳＵＢ１との間にある。さらに詳しくは、遮光膜ＢＭは、絶縁膜ＯＣ１と配向膜ＡＬ２の間にある。

表示装置ＤＳＰ４のように、遮光膜ＢＭが絶縁膜ＯＣ１に覆われていない場合、複数の駆動電極ＴＥｔのそれぞれをカラーフィルタ層と絶縁膜ＯＣ１との間に設ける構造も考えられる。ただし、遮光膜ＢＭと基板２０との間に駆動電極ＴＥｔが形成されている場合、駆動電極ＴＥｔと遮光膜ＢＭとが重畳していても、駆動電極ＴＥｔによる光の屈折や反射の影響により、画像品質が低下する可能性がある。

そこで、駆動電極ＴＥｔの光学的な影響を抑制する観点からは、遮光膜ＢＭと基板ＳＵＢ１との間に駆動電極ＴＥｔが設けられていることが好ましい。また、遮光膜ＢＭと駆動電極ＴＥｔの距離は近いことが好ましいため、図１３に示すように、遮光膜ＢＭと駆動電極ＴＥｔとが密着していることが特に好ましい。

＜タッチ検出用の電極と回路の接続＞
次に、図５を用いて説明したタッチ検出用の電極（駆動電極ＴＥｔおよび検出電極ＴＥｒ）と、タッチ検出用の回路（検出駆動回路ＴＳＤおよび検出回路ＴＳＣ）とを電気的に接続する配線経路の構成例について説明する。図１４は、図１に示す二つの基板とフレキシブル配線板とを電気的に接続する配線経路の例を示す拡大断面図である。図１４に示す部分は、表示装置ＤＳＰ１の額縁領域ＮＤＡの部分の拡大断面である。また、図１４では、図５に示す複数の配線経路のうち、検出駆動回路ＴＳＤに接続される配線経路を実線で示している。また、図５に示す複数の配線経路のうち、検出回路ＴＳＣに接続される配線経路は、検出駆動回路ＴＳＤに接続される配線経路とは異なる断面にあるが、図１４ではこれを二点鎖線で示している。

図５に示すように、表示装置ＤＳＰ１の場合、配線板ＦＷＢ２が基板ＳＵＢ２に接続され、配線板ＦＷＢ２に検出駆動回路ＴＳＤおよび検出回路ＴＳＣが設けられている。タッチ検出用の電極（駆動電極ＴＥｔおよび検出電極ＴＥｒ）のそれぞれは、図１４に示すように、基板２０の面２０ｆに形成された配線ＴＷ２および端子ＴＭ２を介して、配線板ＦＷＢ２と電気的に接続されている。図１４は、駆動電極ＴＥｔに接続される配線経路の例を示している。駆動電極ＴＥｔは、基板２０の面２０ｂに形成されているので、基板２０の面２０ｆおよび２０ｂのうち一方から他方までを貫通する貫通孔ＴＨ１に埋め込まれた貫通電極（貫通配線）ＴＧＷ１を介して配線ＴＷ２に接続されている。また、額縁領域ＮＤＡにおいて、駆動電極ＴＥｔは、シール材ＳＬ１に覆われている。

一方、基板ＳＵＢ１には、配線板ＦＷＢ１が接続されている。基板ＳＵＢ１に設けられた共通電極ＣＥ（図２参照）や走査線駆動回路ＧＤ（図２参照）は、基板ＳＵＢ１に設けられた配線ＴＷ１および端子ＴＭ１を介して配線板ＦＷＢ１と電気的に接続されている。

表示装置ＤＳＰ１の場合、基板ＳＵＢ１に配線板ＦＷＢ１が取り付けられ、基板ＳＵＢ２に配線板ＦＷＢ２が取り付けられている。配線板ＦＷＢ１には主に表示部を制御する回路が設けられ、配線板ＦＷＢ２には主に入力部を制御する回路が設けられている。また、図１４に模式的に示すように、配線板ＦＷＢ１に設けられた共通電極駆動回路ＣＤと、配線板ＦＷＢ２に設けられた検出駆動回路ＴＳＤは電気的に接続されており、図６に示す表示期間ＦＬｄにおいて駆動電極ＴＥｔに電位ＣＤＰ２を印加することが可能である。また、表示装置ＤＳＰ１のように、複数の配線板ＦＷＢ１、ＦＷＢ２が接続されている場合、配線ＴＷ１、ＴＷ２のレイアウトを単純化し易い。なお、配線板ＦＷＢ１と配線板ＦＷＢ２用に、複数の共通電極駆動回路ＣＤを配置しても良い。

ただし、表示装置の部品点数を低減する観点からは、図２に示す配線板ＦＷＢ１と図５に示す配線板ＦＷＢ２とを集約する方が好ましい。本願発明者は、配線板ＦＷＢ１と図５に示す配線板ＦＷＢ２とを集約する実施態様について検討を行った。また、複数の検出電極ＴＥｒ（図５参照）がＸ方向に沿って延びている場合、配線板ＦＷＢ１と配線板ＦＷＢ２とを集約することによる額縁領域ＮＤＡの増大を抑制できることが判った。以下、変形例について説明する。

図１５は、図５に対する変形例である表示装置のうち、検出電極の配線レイアウトの一例を示す平面図である。図１６は、図１５に示す検出電極から配線板に至る配線経路に沿った拡大断面図である。なお、図１５および図１６に示す表示装置ＤＳＰ５は、以下に説明する相違点を除き、図１に示す表示装置ＤＳＰ１と同様なので、重複する説明は省略する。

図１５および図１６に示す表示装置ＤＳＰ５は、タッチ検出用の検出回路ＴＳＣが配線板ＦＷＢ１に設けられ、基板ＳＵＢ２には配線板ＦＷＢ２（図１４参照）が接続されていない点で、図１４に示す表示装置ＤＳＰ１と相違する。表示装置ＤＳＰ５の検出回路ＴＳＣは、基板ＳＵＢ１に設けられた複数の配線ＴＷ３、および貫通電極（貫通配線）ＴＧＷ２を介して基板ＳＵＢ２に設けられた検出電極ＴＥｒに接続されている。

貫通電極ＴＧＷ２が形成されている貫通孔ＴＨ２は、基板２０の面２０ｆおよび２０ｂのうち一方から他方までを貫通している。また、貫通孔ＴＨ２は、シール材ＳＬ１および基板ＳＵＢ１の配線ＴＷ３を貫通している点で、図１４に示す貫通孔ＴＨ１とは相違する。貫通電極ＴＧＷ２は、貫通孔ＴＨ２の側壁および底面を覆うように形成された導体パターンである。貫通電極ＴＧＷ２の一部分は検出電極ＴＥｒと接触し、貫通電極ＴＧＷ２の他の一部分は配線ＴＷ３と接触する。つまり、貫通電極ＴＧＷ２は、検出電極ＴＥｒと配線ＴＷ３とを電気的に接続する、基板間の導電路（ビア配線）である。貫通孔ＴＨ２の内部において、貫通電極ＴＧＷ２の内側には、充填材ＴＨＦが配置されている。充填材ＴＨＦは、例えば樹脂材料が用いられる。充填材ＴＨＦは、絶縁性の材料であっても良いし、導電性の材料であっても良い。なお、図１４に示すように、貫通孔ＴＨ１の内部において、貫通電極ＴＧＷ１の内側にも充填材ＴＨＦが配置されている。

貫通孔ＴＨ２は、予め検出電極ＴＥｒが形成された基板ＳＵＢ２を、シール材ＳＬ１を介して基板ＳＵＢ１と貼りあわせた後、基板ＳＵＢ２側からレーザ光を照射することにより形成される。

表示装置ＤＳＰ５のように、複数の検出電極ＴＥｒのそれぞれが、貫通電極ＴＧＷ２を介して基板ＳＵＢ１に形成された配線ＴＷ３に接続されている場合、図１４に示す配線板ＦＷＢ２を設けなくても良いので、図１４に示す表示装置ＤＳＰ１と比較して構成部品数を低減できる。

ところで、複数の検出電極ＴＥｒのそれぞれを貫通電極ＴＧＷ２と接続する場合、平面視において、基板ＳＵＢ２の額縁領域ＮＤＡに多数の貫通電極ＴＧＷ２を配置するスペースが必要である。また、貫通電極ＴＧＷ２は、基板ＳＵＢ１に達するので、基板ＳＵＢ１において、貫通電極ＴＧＷ２と重畳する領域には、図２に示す信号用接続配線ＳＣＬなどの配線などの配線を配置することが難しい。このため、貫通電極ＴＧＷ２を設けることによる、額縁領域ＮＤＡの面積の増大を抑制するためには、相対的に配線密度が低い領域に貫通電極ＴＧＷ２を設けることが好ましい。

図２に示すように、表示領域ＤＡと配線板ＦＷＢ１の間にはドライバチップＤＲＣ１が配置され、ドライバチップＤＲＣ１と表示領域ＤＡの間の領域には多数の信号用接続配線ＳＣＬ（図２参照）が高密度で配置されている。図１５では、見易さのため図２に示す信号用接続配線ＳＣＬの図示を省略しているが、表示装置ＤＳＰ５の場合にも、多数の信号用接続配線ＳＣＬが高密度で配置されている。したがって、ドライバチップＤＲＣ１と表示領域ＤＡの間の領域には、貫通電極ＴＧＷ２を配置することが難しい。言い換えれば、多数の貫通電極ＴＧＷ２は、ドライバチップＤＲＣ１と表示領域ＤＡの間の領域を避けて配置されることが好ましい。

図１５に示す表示装置ＤＳＰ５が有する複数の貫通電極ＴＧＷ２のそれぞれは、Ｘ方向において、表示領域ＤＡの隣の額縁領域（非表示領域）ＮＤＡに配置されている。詳しくは、基板ＳＵＢ２は、表示領域ＤＡと、Ｘ方向において表示領域ＤＡのＸ１側にある額縁領域（非表示領域）ＮＤＡ１と、Ｘ方向において表示領域ＤＡのＸ２側にある額縁領域（非表示領域）ＮＤＡ２、を有している。図１５に示す例では、複数の貫通電極ＴＧＷ２のそれぞれは、額縁領域ＮＤＡ１および額縁領域ＮＤＡ２の両方に配置されている。このように額縁領域ＮＤＡ１および額縁領域ＮＤＡ２の両方を貫通電極ＴＧＷ２の配置スペースとして活用することにより、額縁領域ＮＤＡ全体の面積の増大を抑制できる。

また、表示装置ＤＳＰ５は、複数の検出電極ＴＥｒのそれぞれがＸ方向に沿って延在している。このため、検出電極ＴＥｒと貫通電極ＴＧＷ２の接続距離が短くできる点で好ましい。例えば、表示装置ＤＳＰ５に対応する検討例として、複数の駆動電極ＴＥｔがＸ方向に沿って延在し、複数の検出電極ＴＥｒのそれぞれが、Ｙ方向に沿って延びる場合について検討する。検出電極ＴＥｒのそれぞれがＹ方向に沿って延びている場合、額縁領域ＮＤＡ１または額縁領域ＮＤＡ２に配置される貫通電極ＴＧＷ２に接続するための引き回し配線の経路距離（接続距離）が長い。検出電極ＴＥｒと貫通電極ＴＧＷ２の接続距離が長い場合、検出電極ＴＥｒから検出回路ＴＳＣに至る経路において、検出信号の伝送ロスが大きくなる。また、引き回し配線の数が多くなると、引き回し配線の配置スペースが増大するので、結果的に額縁領域ＮＤＡ全体の面積が増大する。

表示装置ＤＳＰ５の場合、図１５に示すように、平面視において検出電極ＴＥｒがＸ方向に沿って延在しているので、検出電極ＴＥｒの延長線上に貫通電極ＴＧＷ２が配置されている。このため、検出電極ＴＥｒと貫通電極ＴＧＷ２の接続距離が短くできる。このため、基板ＳＵＢ２において、引き回し配線を設ける必要がないので、額縁領域ＮＤＡの面積の増大を抑制できる。

また、貫通電極ＴＧＷ２に接続される配線ＴＷ３は、Ｙ方向に沿って延在する部分を有している。配線ＴＷ３のうち額縁領域ＮＤＡに配置されている部分は、図１に示す複数の配線層のうち、例えば、配線層ＷＬ２または配線層ＷＬ３に形成されている。図１５に示す例では、複数の配線ＴＷ３のそれぞれは、Ｙ方向に沿って直線的に延びている。

このため、検出電極ＴＥｒから検出回路ＴＳＣに至る経路距離は、図５に示す表示装置ＤＳＰ１の場合と比較して、僅かに長くなる程度である。なお、厳密には、貫通電極ＴＧＷ２が挿入されるので、表示装置ＤＳＰ５の方が表示装置ＤＳＰ１より長くなる。

また、図１５に示すように、表示装置ＤＳＰ５の複数の駆動電極ＴＥｔはＹ方向に沿って延びている。この場合、駆動電極ＴＥｔにタッチ検出用の駆動信号ＤＲＳｔ（図６参照）を供給する経路が必要になる。図１５に示す例では、基板ＳＵＢ２に検出駆動回路ＴＳＤが形成されている。検出駆動回路ＴＳＤは、駆動信号ＤＲＳｔを生成するシフトレジスタ回路や、複数の駆動電極ＴＥｔのうち、駆動信号ＤＲＳｔや電位ＣＤＰ２（図６参照）が供給される駆動電極ＴＥｔを選択するスイッチ回路などが含まれる。この場合、検出駆動回路ＴＳＤと基板ＳＵＢ１に形成された配線ＴＷ４とを電気的に接続する配線経路の数は少なくて良い。図１５に示す例では、基板ＳＵＢ１に形成された、配線ＴＷ４と検出駆動回路ＴＳＤとは、貫通電極ＴＧＷ３を介して電気的に接続されている。貫通電極ＴＧＷ３と配線ＴＷ４との接続構造は、図１６に示す貫通電極ＴＧＷ２と配線ＴＷ３の接続構造と同様なので、図示は省略する。表示装置ＤＳＰ５の場合、基板ＳＵＢ２に検出駆動回路ＴＳＤが形成されているので、貫通電極ＴＧＷ３の数は少なくて良い。したがって、図２に示す信号用接続配線ＳＣＬなどの配線を避けて貫通電極ＴＧＷ３を配置することができる。

なお、図１５に示す検出駆動回路ＴＳＤのうち、駆動電極ＴＥｔを選択する上記スイッチ回路が基板ＳＵＢ２に形成されていれば、貫通電極ＴＧＷ３の数は低減できる。したがって、上記シフトレジスタ回路などは、基板ＳＵＢ１、または配線板ＦＷＢ１に形成されていても良い。また、図１５に示す例では、検出駆動回路ＴＳＤは、基板ＳＵＢ２の面２０ｆ側に形成されている。しかし、図１に示す基板２０の面２０ｂに検出駆動回路ＴＳＤが形成されていても良い。

上記の通り、表示装置ＤＳＰ５の場合、複数の駆動電極ＴＥｔのそれぞれがＹ方向に沿って延びており、複数の検出電極ＴＥｒのそれぞれがＸ方向に沿って延びている。複数の貫通電極ＴＧＷ２のそれぞれは、額縁領域ＮＤＡ１または額縁領域ＮＤＡ２に配置されている。また、検出電極ＴＥｒは、貫通電極ＴＧＷ２および配線ＴＷ３を介して検出回路ＴＳＣに接続されている。このため、検出回路ＴＳＣを配線板ＦＷＢ１に配置した場合であっても、検出電極ＴＥｒから検出回路ＴＳＣに至る経路距離の増大を抑制できる。この結果、検出電極ＴＥｒから検出回路ＴＳＣに至る経路における検出信号の伝送ロスを低減できる。

以上、本願発明者によってなされた発明を実施の形態および代表的な変形例に基づき具体的に説明したが、種々の変形例がある。

例えば、上記実施の形態で説明した技術は、電気光学層が設けられた表示領域の複数の素子に、表示領域の周囲から信号を供給する機構を備える表示装置に広く適用可能である。電気光学層は、電気的な制御信号により駆動され、表示画像を形成する機能を有する素子を備えた層である。上記のような表示装置には、例えば、上記実施の形態で説明した液晶表示装置、有機ＥＬ（Electro-Luminescence）表示装置、あるいはプラズマディスプレイ装置など、種々の表示装置が例示できる。

また例えば、上記実施の形態では、タッチ検出の方式として、互いに離間した状態で対向配置された二つの電極の間の静電容量に基づいて信号を検出する、相互容量方式を例として説明した。上記実施の形態に対する変形例として、一つの電極と、例えば接地電位などの基準電位との間の静電容量を変化に基づいて信号を検出する、自己容量方式を適用しても良い。この場合、図５に示す複数の検出電極ＴＥｒは形成されず、複数の駆動電極ＴＥｔが、検出電極ＴＥｒとしての機能も兼ねる。また、自己容量方式において、基準電位が供給される部分は、電極との間で検出可能な静電容量を形成できる程度の離間距離で電極の周囲に配置される導体パターンであって、固定電位の供給経路が接続されていれば、形状などは特に限定されない。例えば、自己容量方式を適用する場合、図１に示す検出電極ＴＥｒに代えて、基板２０の面２０ｆに電磁シールド層としての導電層が形成されていても良い。この場合、導電層に基準電位が供給されても良い。

また例えば、上記した実施の形態では、図１に示す表示装置ＤＳＰ１に対する変形例として種々の変形例を説明した。しかし、上記した変形例の一部同士を組み合わせて適用することもできる。

本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、または、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。

本発明は、表示装置や表示装置が組み込まれた電子機器に利用可能である。

１０，２０ 基板（ベース基板、絶縁基板）
１１，１２，１３，１４， 絶縁膜
２０ｂ 面（背面）
２０ｆ 面（前面）
ＡＬ１，ＡＬ２ 配向膜
ＢＬ バックライトユニット（光源）
ＢＭ 遮光膜（遮光層、ブラックマトリクス）
ＢＭｘ，ＢＭｙ 部分
ＣＤ 共通電極駆動回路
ＣＤＰ１，ＣＤＰ２ 電位
ＣＥ 共通電極
ＣＦＢ，ＣＦＧ，ＣＦＲ カラーフィルタ
ＣＭＬ コモン線
ＣＳ 保持容量
ＤＡ 表示領域
ＤＥ ドレイン電極
ＤＲＣ１ ドライバチップ
ＤＲＳｔ 駆動信号
ＤＳＰ１，ＤＳＰ２，ＤＳＰ３，ＤＳＰ４，ＤＳＰ５ 表示装置
ＤＴＳｔ 検出信号
ＦＬ１ フレーム期間
ＦＬｄ 表示期間
ＦＬｔ 検出期間
ＦＷＢ１，ＦＷＢ２ 配線板（フレキシブル配線板）
ＧＤ 走査線駆動回路（ゲート駆動回路）
ＧＥ ゲート電極
ＧＬ 走査線（ゲート線）
Ｇｓｉ 走査信号
ＬＱ 液晶層（電気光学層）
ＮＤＡ，ＮＤＡ１，ＮＤＡ２ 額縁領域（周辺領域、非表示領域）
ＯＣ１ 絶縁膜（有機絶縁膜）
ＯＤ１，ＯＤ２ 光学素子
ＰＥ 画素電極
ＰＳＷ 画素スイッチ素子
ＰＸ 副画素
ＳＣＬ 信号用接続配線
ＳＤ 信号線駆動回路
ＳＥ ソース電極
ＳＬ 信号線（映像信号線、ソース線）
ＳＬ１ シール材（接着層）
ＳＬＴ スリット
Ｓｐｉｃ 映像信号
ＳＵＢ１ 基板（第１基板）
ＳＵＢ２ 基板（第２基板）
ＳＷＳ スイッチ回路部
ＴＥｒ 検出電極
ＴＥｔ 駆動電極
ＴＧＷ１，ＴＧＷ２，ＴＧＷ３ 貫通電極（貫通配線）
ＴＨ１，ＴＨ２ 貫通孔
ＴＨＦ 充填材
ＴＭ１，ＴＭ２ 端子
Ｔｐ１，Ｔｐ２ 導体パターン
Ｔｒ１ トランジスタ
ＴＳＣ 検出回路
ＴＳＤ 検出駆動回路
ＴＷ１，ＴＷ２，ＴＷ３，ＴＷ４ 配線
Ｔｘ１，Ｔｘ２ 部分
ＷＢ１，ＷＢ２，Ｗｔｘ１，Ｗｔｘ２ 幅
ＷＬ１，ＷＬ２，ＷＬ３ 配線層

Claims (10)

1. 第１基板と、
   第２基板と、
   前記第１基板にある画素電極と、
   前記第１基板にある共通電極と、
   前記第１基板にあり、第１方向に延在する第１信号線と、
   前記第２基板にあり、前記第１方向に延在する第１電極と、
   前記第１電極の上方にあり、前記第１方向に交差する第２方向に延在し、検出回路に電気的に接続された第２電極と、を備え、
   前記第１電極は、前記第２電極と交差し、かつ、前記第１信号線と重畳している、表示装置。
2. 前記表示装置が動作する期間には、表示画像を形成する表示期間と、入力を検出する検出期間と、が含まれ、
   前記第１電極には、前記表示期間および前記検出期間において、互いに異なる電位が供給される、請求項１に記載の表示装置。
3. 前記表示期間において、前記第１電極および前記共通電極のそれぞれに同じ電位が供給される、請求項２に記載の表示装置。
4. 前記第２基板は前記第１方向及び前記第２方向に延在した遮光膜を備え、
   前記第１電極は前記遮光膜と重畳し、
   前記第１電極の材料は金属であり、前記第２電極の材料は透明導電材料である、請求項１〜３のいずれか１項に記載の表示装置。
5. 前記第２基板は前記第１方向及び前記第２方向に延在した遮光膜を備え、
   前記遮光膜の前記第１方向における幅は、前記第２方向における幅よりも狭く、
   前記第１電極は、金属材料を含む第１導体パターンと、前記第１導体パターンと重畳する部分を含み、かつ、透明導電材料を含む第２導体パターンとを有している、請求項１〜３のいずれか１項に記載の表示装置。
6. 前記第２基板は前記第１方向及び前記第２方向に延在した遮光膜を備え、
   前記第１電極は、
   前記遮光膜と重畳し、かつ、前記第１方向に沿って延在する複数の第１部分と、
   前記複数の第１部分の間に位置し、前記第１方向に沿って延在する第２部分と、を有し
   前記第１電極の前記第２部分は、透明導電材料を含む、請求項１〜３のいずれか１項に記載の表示装置。
7. 前記第２部分の幅は、前記複数の第１部分のうちの一つの第１方向における幅より狭い、請求項６に記載の表示装置。
8. 前記第２基板は、
   カラーフィルタ層と、
   前記カラーフィルタ層を覆う有機絶縁層と、
   前記有機絶縁層と前記第１基板の間にあり、前記第１方向及び前記第２方向に延在した前記遮光膜と、を備え、
   前記第１電極は、前記遮光膜と前記第１基板の間にある、請求項１〜７のいずれか１項に記載の表示装置。
9. 前記第２基板にある絶縁性材料から成るベース基板と、
   前記第１方向に沿って延在する部分を有する第１配線と、
   前記第２基板の前記ベース基板を貫通する貫通電極と、を備え、
   前記第２基板は、前記第１基板と対向する面の反対側にある面に、前記第２電極を有し、
   前記貫通電極は、前記第２電極と前記第１配線を電気的に接続し、
   前記第２電極は、前記貫通電極および前記第１配線を介して前記検出回路に電気的に接続されている、請求項１〜８のいずれか１項に記載の表示装置。
10. 前記第２基板の前記ベース基板を貫通する複数の前記貫通電極を備え、
    前記第２基板は、表示領域と、前記第２方向において前記表示領域の第１側にある第１非表示領域と、前記第２方向において前記表示領域の第２側にある第２非表示領域と、を有し、
    前記複数の貫通電極は、前記第１非表示領域及び前記第２非表示領域にある、請求項９に記載の表示装置。

Images