JP2023064256A - アクティブマトリクス基板及び表示装置 - Google Patents

Abstract

【課題】接続箇所の数を削減する。【解決手段】アクティブマトリクス基板２１は、第１導電膜Ｆ１からなり、第１方向に沿って延び、第２方向に間隔を空けて配される複数の第１配線２６と、第１導電膜Ｆ１の上層側に配される第１絶縁膜Ｆ２の上層側に配される第２導電膜Ｆ４からなり、第２方向に沿って延び、複数の第１配線２６に対して交差する第２配線３１と、第１導電膜Ｆ１の第１配線２６とは別の部分からなり、第２方向に沿って延び、第２配線３１に対して重畳し、第２方向に第１配線２６を挟む複数の第３配線３２と、第２導電膜Ｆ４の上層側に配される第２絶縁膜Ｆ５よりも上層側に配され、一部の第１配線２６に対して交差し、第１配線２６を挟む２つの第３配線３２に接続される第１接続電極３３と、第２絶縁膜Ｆ５よりも上層側に配され、第１接続電極３３が交差する第１配線２６とは別の第１配線２６に対して交差し、第１接続電極３３に接続される第３配線３２と第２配線３１とに接続される第２接続電極３４と、を備える。【選択図】図１０

Description

本明細書が開示する技術は、アクティブマトリクス基板及び表示装置に関する。

従来、アクティブマトリクス基板を含む表示装置の一例として下記特許文献１に記載された液晶表示装置が知られている。特許文献１に記載された液晶表示装置は、透明な絶縁基板と、前記絶縁基板上に第１方向に形成されているゲート線と、前記ゲート線と同一層に同一物質で第２方向に形成されており、前記ゲート線を境界として分離された多数の部分からなる補助修理線と、前記ゲート線及び前記補助修理線を覆う第１絶縁層と、前記補助修理線に沿って前記第１絶縁層上に第２方向に形成されているデータ線とを含む。当該液晶表示装置においては、画素電極と同一物質で透明導電連結パターンが補助修理線、ゲート線とデータ線との交差部及び他の補助修理線にわたって形成されている。透明導電連結パターンは、ゲート絶縁膜及び保護絶縁膜に開いた接触口を通してデータ線の側面から斜めに突出した補助修理線の端部とそれぞれ連結されており、データ線の上部では保護絶縁膜に開いた接触口を通じてデータ線と連結されている。

特開平１１－１９４３６９号公報

上記した特許文献１に記載の液晶表示装置では、透明導電連結パターンと２つの補助修理線とを連結するための２つの接触口と、透明導電連結パターンとデータ線とを連結するための１つの接触口と、の合計３つの接触口がゲート配線付近に配されている。これら３つの接触口は、ゲート配線毎に配されていることから、ゲート配線の設置数に３を乗した数の接触口が第２方向に沿って並ぶことになり、接触口の並び数が過剰であった。接触口付近では、液晶分子の配向に乱れが生じ易いため、表示不良（不具合）が生じ易い傾向にある。表示不良を避けるには、ブラックマトリクスの遮光範囲を拡張する対策が必要であり、そうなると開口率の低下を招くおそれがある。

本明細書に記載の技術は、上記のような事情に基づいて完成されたものであって、接続箇所の数を削減することを目的とする。

（１）本明細書に記載の技術に関わるアクティブマトリクス基板は、第１導電膜からなり、第１方向に沿って延び、前記第１方向と交差する第２方向に間隔を空けて配される複数の第１配線と、前記第１導電膜の上層側に配される第１絶縁膜と、前記第１絶縁膜の上層側に配される第２導電膜からなり、前記第２方向に沿って延び、複数の前記第１配線に対して、間に前記第１絶縁膜を介して交差する第２配線と、前記第１導電膜のうちの前記第１配線とは別の部分からなり、前記第２方向に沿って延び、前記第２配線に対して、間に前記第１絶縁膜を介して少なくとも一部が重畳し、前記第２方向に前記第１配線を挟むよう配される複数の第３配線と、前記第２導電膜の上層側に配される第２絶縁膜と、前記第２絶縁膜よりも上層側に配され、複数の前記第１配線のうちの一部の前記第１配線に対して、間に前記第１絶縁膜及び前記第２絶縁膜を介して交差し、前記第１配線を挟む２つの前記第３配線に接続される第１接続電極と、前記第２絶縁膜よりも上層側に配され、前記第１接続電極が交差する前記第１配線とは別の前記第１配線に対して、間に前記第１絶縁膜及び前記第２絶縁膜を介して交差し、前記第１接続電極に接続される前記第３配線と前記第２配線とに接続される第２接続電極と、を備える。

（２）また、上記アクティブマトリクス基板は、上記（１）に加え、前記第２絶縁膜よりも上層側に配される位置検出電極と、前記第２方向に沿って延び、前記位置検出電極に接続される位置検出配線と、を備え、前記第２配線には、前記位置検出配線が含まれてもよい。

（３）また、上記はアクティブマトリクス基板、上記（２）に加え、複数の前記第１配線には、前記位置検出配線が接続される前記位置検出電極に対して重畳し、前記位置検出配線に対して、間に前記第１絶縁膜を介して交差する前記第１配線が含まれ、前記第２絶縁膜よりも上層側に配され、前記位置検出電極に対して重畳し、前記位置検出配線に対して交差する前記第１配線に対して、間に前記第１絶縁膜及び前記第２絶縁膜を介して交差し、前記位置検出配線と前記位置検出電極とに接続される第３接続電極を備えてもよい。

（４）また、上記アクティブマトリクス基板は、上記（２）または上記（３）に加え、前記第２絶縁膜よりも下層側に配されるスイッチング素子と、前記第２絶縁膜よりも上層側に配され、前記スイッチング素子に接続される画素電極と、前記第２絶縁膜よりも上層側に配される第３絶縁膜と、を備え、前記位置検出電極は、第１透明電極膜からなり、前記画素電極は、第２透明電極膜からなり、前記位置検出電極に対して、間に前記第３絶縁膜を介して重畳するよう配され、前記第１接続電極及び前記第２接続電極は、前記第１透明電極膜及び前記第２透明電極膜のうちの前記第３絶縁膜の上層側に配される透明電極膜の、前記位置検出電極または前記画素電極とは別の部分からなってもよい。

（５）また、上記アクティブマトリクス基板は、上記（４）に加え、前記第１接続電極及び前記第２接続電極は、前記第２透明電極膜のうちの前記画素電極とは別の部分からなってもよい。

（６）また、上記アクティブマトリクス基板は、上記（２）から上記（５）のいずれかに加え、スイッチング素子と、前記スイッチング素子に接続される画素電極と、前記第１方向に沿って延在し、前記スイッチング素子に接続される走査配線と、前記第２方向に沿って延在し、前記スイッチング素子に接続される信号配線と、を備え、前記第１配線には、前記走査配線が含まれ、前記信号配線は、前記第２導電膜のうちの前記第２配線とは別の部分からなり、前記位置検出配線に対して前記第１方向に間隔を空けて並ぶよう配されてもよい。

（７）また、上記アクティブマトリクス基板は、上記（２）から上記（６）のいずれかに加え、前記位置検出電極と重畳するよう配され、前記第２方向に沿って延在し、少なくとも両端側部分が重畳する前記位置検出電極に接続される接続配線を備え、前記第２配線には、前記接続配線が含まれてもよい。

（８）また、上記アクティブマトリクス基板は、上記（７）に加え、前記第１配線には、前記接続配線が接続される前記位置検出電極に対して重畳し、前記接続配線に対して、間に前記第１絶縁膜を介して交差する前記第１配線が含まれ、前記第２絶縁膜よりも上層側に配され、前記位置検出電極に対して重畳し、前記接続配線に対して交差する前記第１配線に対して、間に前記第１絶縁膜及び前記第２絶縁膜を介して交差し、前記接続配線と前記位置検出電極とに接続される第４接続電極を備えてもよい。

（９）また、上記アクティブマトリクス基板は、上記（８）に加え、複数の前記第１配線には、前記接続配線に対して、間に前記第１絶縁膜を介して交差し、前記第２方向に間隔を空けて配される複数の前記第１配線が含まれ、複数の前記第３配線には、前記接続配線に対して、間に前記第１絶縁膜を介して少なくとも一部が重畳するよう配される複数の前記第３配線が含まれ、前記第４接続電極には、前記接続配線のうちの前記第２方向の両端部とそれぞれ交差する２つの前記第１配線と交差する２つの前記第４接続電極が含まれ、前記第２接続電極には、２つの前記第４接続電極よりも前記接続配線の前記第２方向の中央側に位置する２つの前記第２接続電極が含まれ、前記第１接続電極には、２つの前記第２接続電極よりも前記接続配線の前記第２方向の中央側に位置する複数の前記第１接続電極が含まれてもよい。

（１０）また、上記アクティブマトリクス基板は、上記（１）から上記（９）のいずれかに加え、前記第１導電膜のうちの前記第１配線とは別の部分からなり、前記第２方向に沿って延び、前記第２配線に対して前記第１絶縁膜を介して少なくとも一部が重畳するダミー配線を備え、前記ダミー配線は、前記第２接続電極と交差する前記第１配線を、前記第２方向に、前記第２接続電極に接続される前記第３配線との間で挟むよう配され、前記第２接続電極とは非接続とされてもよい。

（１１）また、上記アクティブマトリクス基板は、上記（１）から上記（１０）のいずれかに加え、前記第２接続電極は、自身が接続される前記第３配線との間に前記第２方向に前記第１配線を挟んだ位置にて前記第２配線に接続されてもよい。

（１２）また、上記アクティブマトリクス基板は、上記（１）から上記（１１）のいずれかに加え、第１電極、第２電極及び第３電極を有するスイッチング素子と、前記第１方向に沿って延在し、前記第１電極に接続される走査配線と、前記第２方向に沿って延在し、前記第２電極に接続される信号配線と、前記第３電極に接続される画素電極と、を備え、前記第１配線には、前記走査配線が含まれ、前記信号配線は、前記第２導電膜のうちの前記第２配線とは別の部分からなり、前記第１電極は、前記走査配線の一部により構成され、前記第２電極は、前記信号配線の一部により構成され、前記第１電極に対して、間に前記第１絶縁膜を介して重畳するよう配され、前記スイッチング素子は、当該アクティブマトリクス基板の面内において部分的に非配置となるよう複数が配されることで、前記スイッチング素子が配置される配置領域と、前記スイッチング素子が非配置とされる非配置領域と、を形成し、前記走査配線には、前記配置領域及び前記非配置領域を通る第１走査配線と、前記配置領域及び前記非配置領域を通り、前記第１走査配線よりも前記非配置領域を通る距離が短い第２走査配線と、が含まれ、前記第１走査配線と前記第２配線との重畳面積は、前記第２走査配線と前記第２配線との重畳面積よりも大きくてもよい。

（１３）また、上記アクティブマトリクス基板は、上記（１）から上記（１２）のいずれかに加え、第１電極、第２電極及び第３電極を有するスイッチング素子と、前記第１方向に沿って延在し、前記第１電極に接続される走査配線と、前記第２方向に沿って延在し、前記第２電極に接続される信号配線と、前記第３電極に接続される画素電極と、を備え、前記第１配線には、前記走査配線が含まれ、前記信号配線は、前記第２導電膜のうちの前記第２配線とは別の部分からなり、前記第１電極は、前記走査配線の一部により構成され、前記第２電極は、前記信号配線の一部により構成され、前記第１電極に対して、間に前記第１絶縁膜を介して重畳するよう配され、前記スイッチング素子は、当該アクティブマトリクス基板の面内において部分的に非配置となるよう複数が配されることで、前記スイッチング素子が配置される配置領域と、前記スイッチング素子が非配置とされる非配置領域と、を形成し、前記走査配線には、前記配置領域及び前記非配置領域を通る第１走査配線と、前記配置領域及び前記非配置領域を通り、前記第１走査配線よりも前記非配置領域を通る距離が短い第２走査配線と、が含まれ、前記第１走査配線を挟む２つの前記第３配線に接続される前記第１接続電極と前記第１走査配線との重畳面積は、前記第２走査配線を挟む２つの前記第３配線に接続される前記第１接続電極と前記第２走査配線との重畳面積よりも大きくてもよい。

（１４）本明細書に記載の技術に関わる表示装置は、上記（１）から上記（１３）のいずれかに記載のアクティブマトリクス基板と、前記アクティブマトリクス基板に対向するよう配される対向基板と、を備える。

本明細書に記載の技術によれば、接続箇所の数を削減することができる。

実施形態１の液晶パネルのタッチ電極及びタッチ配線などを示す平面図 液晶パネルを構成するアレイ基板の画素配列を示す平面図 アレイ基板のうち、ＴＦＴ及び第１接続電極付近を拡大した平面図 液晶パネルの図２のＡ－Ａ線断面図 液晶パネルの図２のＢ－Ｂ線断面図 アレイ基板における第１金属膜のパターンを示す図２と同じ範囲の平面図 アレイ基板における第２金属膜のパターンを示す図２と同じ範囲の平面図 アレイ基板における第２透明電極膜のパターンを示す図２と同じ範囲の平面図 アレイ基板における第１透明電極膜のパターンを示す図２と同じ範囲の平面図 アレイ基板におけるタッチ電極、タッチ配線及びサブ配線などの接続態様を概略的に示した平面図 アレイ基板における第１金属膜、第２金属膜及び第２透明電極膜のパターンを示す図３と同じ範囲の平面図 液晶パネルの図３のＣ－Ｃ線断面図 アレイ基板のうち、一方の第２接続電極付近において、第１金属膜、第２金属膜及び第２透明電極膜のパターンを示す平面図 アレイ基板のうち、一方の第２接続電極付近において、第１透明電極膜のパターンを示す平面図 液晶パネルの図１３のＤ－Ｄ線断面図 アレイ基板のうち、他方の第２接続電極付近において、第１金属膜、第２金属膜及び第２透明電極膜のパターンを示す平面図 液晶パネルの図１６のＥ－Ｅ線断面図 アレイ基板のうち、第３接続電極付近において、第１金属膜、第２金属膜及び第２透明電極膜のパターンを示す平面図 アレイ基板のうち、第３接続電極付近において、第１透明電極膜のパターンを示す平面図 液晶パネルの図１８のＦ－Ｆ線断面図 実施形態２に係るアレイ基板におけるタッチ電極、タッチ配線、サブ配線及び第２接続配線などの接続態様を概略的に示した平面図 実施形態３に係る液晶パネルのＹ軸方向の端部付近の構成を示す平面図 アレイ基板のうち、ノッチ部付近を拡大した平面図 アレイ基板のうち、曲線状部付近を拡大した平面図 アレイ基板のうち、第１ゲート配線、ＴＦＴ及び第１接続電極付近において、第２金属膜のパターンを示す平面図 アレイ基板のうち、第２ゲート配線、ＴＦＴ及び第１接続電極付近において、第２金属膜のパターンを示す平面図 アレイ基板のうち、第１ゲート配線、ＴＦＴ及び第１接続電極付近において、第２透明電極膜のパターンを示す平面図 実施形態４に係るアレイ基板におけるタッチ電極、タッチ配線及びサブ配線などの接続態様を概略的に示した平面図 実施形態５に係るアレイ基板におけるタッチ電極、タッチ配線及びサブ配線などの接続態様を概略的に示した平面図 実施形態６に係るアレイ基板におけるドライバ、タッチ電極、タッチ配線及びサブ配線などの接続態様を概略的に示した平面図 実施形態７に係るアレイ基板におけるソース配線及びサブ配線などの接続態様を概略的に示した平面図 実施形態８に係るアレイ基板における共通配線及びサブ配線などの接続態様を概略的に示した平面図

＜実施形態１＞
実施形態１を図１から図２０によって説明する。本実施形態では、画像表示機能及びタッチパネル機能（位置入力機能、位置検出機能）を備える液晶パネル（表示装置）１０について例示する。なお、各図面の一部にはＸ軸、Ｙ軸及びＺ軸を示しており、各軸方向が各図面で示した方向となるように描かれている。また、図４，図５，図１２，図１５，図１７及び図２０の上側を表側とし、同図下側を裏側とする。

図１は、液晶パネル１０の概略的な平面図である。液晶パネル１０は、図１に示すように、全体として平面形状が横長の略方形状とされる。この液晶パネル１０は、その短辺方向がＹ軸方向と、長辺方向がＸ軸方向と、板厚方向（各基板２０，２１の板面の法線方向）がＺ軸方向と、それぞれ一致している。本実施形態では、Ｙ軸方向が「第１方向」であり、Ｘ軸方向が「第２方向」である。液晶パネル１０は、自身の裏側に配されたバックライト装置（照明装置）から照射される照明光を利用して画像を表示することが可能とされる。バックライト装置は、液晶パネル１０に対して裏側（背面側）に配置され、例えば光源（例えばＬＥＤなど）や光源からの光に光学作用を付与することで面状の光に変換する光学部材などを有する。

液晶パネル１０は、図１に示すように、画面の中央側部分が、画像が表示される表示領域（図１において一点鎖線により囲った範囲）ＡＡとされる。これに対し、液晶パネル１０の画面における表示領域ＡＡを取り囲む額縁状（枠状）の外周側部分が、画像が表示されない非表示領域ＮＡＡとされる。液晶パネル１０は、一対の基板２０，２１を貼り合わせてなる。一対の基板２０，２１のうち表側（正面側）の基板がＣＦ基板（対向基板）２０とされ、裏側（背面側）の基板がアレイ基板（アクティブマトリクス基板）２１とされる。ＣＦ基板２０及びアレイ基板２１は、いずれもガラス基板の内面側に各種の膜が積層形成されてなる。なお、両基板２０，２１の外面側には、それぞれ偏光板が貼り付けられている。

ＣＦ基板２０は、図１に示すように、短辺寸法がアレイ基板２１の短辺寸法よりも短くされるのに対し、アレイ基板２１に対して短辺方向（Ｙ軸方向）についての一方の端部が揃う形で貼り合わせられている。従って、アレイ基板２１における短辺方向の他方の端部は、ＣＦ基板２０に対して側方に突き出していてＣＦ基板２０とは非重畳となる突き出し部２１Ａとされる。この突き出し部２１Ａには、次述する表示機能やタッチパネル機能に係る各種信号を供給するためのドライバ（信号供給部）１１及びフレキシブル基板１２が実装されている。ドライバ１１は、アレイ基板２１の突き出し部２１Ａに対してＣＯＧ（Chip On Glass）実装されている。ドライバ１１は、内部に駆動回路を有するＬＳＩチップからなり、フレキシブル基板１２によって伝送される各種信号を処理する。なお、ドライバ１１は、アレイ基板２１において表示領域ＡＡに対してＹ軸方向の一端側に配されている、と言える。フレキシブル基板１２は、絶縁性及び可撓性を有する合成樹脂材料（例えばポリイミド系樹脂等）からなる基材上に多数本の配線パターンを形成した構成とされる。フレキシブル基板１２は、一端側部分がアレイ基板２１に、他端側部分が外部のコントロール基板（信号供給源）に、それぞれ接続されている。コントロール基板から供給される各種信号は、フレキシブル基板１２を介して液晶パネル１０に伝送される。また、アレイ基板２１の非表示領域ＮＡＡには、表示領域ＡＡをＸ軸方向に両側から挟み込む形で一対のゲート回路部１３が設けられている。ゲート回路部１３は、後述するゲート配線２６に走査信号を供給するためのものであり、アレイ基板２１にモノリシックに設けられている。

本実施形態に係る液晶パネル１０は、画像を表示する表示機能と、表示される画像に基づいて使用者が入力する位置（入力位置）を検出するタッチパネル機能と、を併有している。液晶パネル１０には、タッチパネル機能を発揮するためのタッチパネルパターンが一体化（インセル化）されている。タッチパネルパターンは、いわゆる投影型静電容量方式とされ、その検出方式が自己容量方式とされる。タッチパネルパターンは、図１に示すように、液晶パネル１０の板面内においてマトリクス状に並んで配される複数のタッチ電極（位置検出電極）３０から構成されている。タッチ電極３０は、液晶パネル１０の表示領域ＡＡに配されている。従って、液晶パネル１０の表示領域ＡＡは、入力位置を検出可能なタッチ領域（位置入力領域）とほぼ一致している。なお、非表示領域ＮＡＡは、入力位置を検出不能な非タッチ領域（非位置入力領域）とほぼ一致している。液晶パネル１０の表示領域ＡＡに表示された画像に基づいて、使用者が、導電体である使用者の指や使用者によって操作されるタッチペンなどの位置入力体を、液晶パネル１０の表面（表示面）に近づけると、その位置入力体とタッチ電極３０との間で静電容量が形成される。これにより、位置入力体の近くにあるタッチ電極３０にて検出される静電容量には、位置入力体が近づくのに伴って変化が生じ、位置入力体から遠くにあるタッチ電極３０の静電容量とは異なるものとなる。この静電容量の相違に基づいて、後述する検出回路は、入力位置を検出することが可能である。

タッチ電極３０は、図１に示すように、表示領域ＡＡにおいてＸ軸方向（第１方向）及びＹ軸方向（第２方向）に沿って複数ずつがそれぞれ間隔を空けて並んで配されている。タッチ電極３０は、Ｘ軸方向に沿って例えば８０個ずつ、Ｙ軸方向に沿って例えば５０個ずつ、それぞれ並んで配されている。タッチ電極３０は、平面に視て略方形状をなしており、一辺の寸法が数ｍｍ程度とされる。タッチ電極３０は、平面に視た大きさが後述する画素ＰＸよりも遙かに大きくなっており、Ｘ軸方向及びＹ軸方向に複数（数十～数百程度）ずつの画素ＰＸに跨る範囲に配置されている。なお、タッチ電極３０における一辺の寸法やタッチ領域における設置数などの具体的な数値は、上記以外にも適宜に変更可能である。タッチ電極３０の詳しい構成については、後に改めて説明する。

複数のタッチ電極３０には、図１に示すように、液晶パネル１０に設けられた複数のタッチ配線（第２配線、位置検出配線、メインタッチ配線）３１が選択的に接続されている。タッチ配線３１は、概ねＹ軸方向に沿って延在する。タッチ配線３１のＹ軸方向の一端側部分が、非表示領域ＮＡＡにてドライバ１１に対して接続されている。タッチ配線３１のＹ軸方向の他端側部分が、表示領域ＡＡにてＹ軸方向に沿って並ぶ複数のタッチ電極３０のうちの特定のタッチ電極３０に対して接続されている。タッチ配線３１は、Ｙ軸方向の形成範囲がドライバ１１から接続対象のタッチ電極３０に至るまでの範囲に限られており、接続対象のタッチ電極３０よりもドライバ１１側（図１の下側）とは反対側（図１の上側）には非配置とされる。なお、タッチ配線３１の設置数によっては、１つのタッチ電極３０に１本のみのタッチ配線３１を接続してもよいが、１つのタッチ電極３０に複数のタッチ配線３１を接続してもよい。また、１つのタッチ電極３０に接続するタッチ配線３１の本数は、タッチ電極３０の位置に応じて異なっていてもよい。その場合は、例えばドライバ１１から遠いタッチ電極３０に接続されるタッチ配線３１の数を、ドライバ１１に近いタッチ電極３０に接続されるタッチ配線３１の数よりも多くするのが好ましいが、必ずしもその限りではない。なお、図１では、タッチ電極３０に対するタッチ配線３１の接続箇所を黒丸にて図示している。さらにタッチ配線３１は、検出回路と接続されている。検出回路は、ドライバ１１に備えられていてもよいが、フレキシブル基板１２を介して液晶パネル１０の外部に備えられていてもよい。タッチ配線３１の詳しい構成については、後に改めて説明する。

図２は、液晶パネル１０を構成するアレイ基板２１の表示領域ＡＡにおける平面図である。図３は、図２のうちの後述するＴＦＴ２３付近を拡大した平面図である。なお、図２及び図３では、アレイ基板２１に備わる各膜Ｆ１，Ｆ３，Ｆ４，Ｆ８をそれぞれ異なる網掛け状にして図示する。図２及び図３では、見やすさを担保するため、後述する第１透明電極膜Ｆ６等の図示を省略している。図２では、見やすさを担保するため、ＣＦ基板２０の遮光部２９の図示を省略している。液晶パネル１０を構成するアレイ基板２１の表示領域ＡＡにおける内面側には、図２及び図３に示すように、ＴＦＴ（薄膜トランジスタ、スイッチング素子）２３及び画素電極２４が設けられている。ＴＦＴ２３及び画素電極２４は、表示領域ＡＡにおいて、複数ずつＸ軸方向及びＹ軸方向に沿って間隔を空けて並んでマトリクス状に設けられている。ＴＦＴ２３及び画素電極２４は、非表示領域ＮＡＡには非配置とされる。このうちの画素電極２４は、表示単位である画素ＰＸを構成している。これらＴＦＴ２３及び画素電極２４の周りには、互いにほぼ直交（交差）するゲート配線（第１配線、走査配線）２６及びソース配線（画像配線）２７が配されている。ゲート配線２６は、途中で線幅が変化しつつもＸ軸方向に沿ってほぼ直線的に延在する。これに対し、ソース配線２７は、ジグザグ状に繰り返し屈曲されつつも概ねＹ軸方向に沿って延在している。ゲート配線２６は、Ｘ軸方向に沿って並ぶ複数のＴＦＴ２３に備わるゲート電極（第１電極）２３Ａに接続されている。ゲート配線２６は、Ｙ軸方向に間隔を空けて複数が並んで配されている。ソース配線２７は、Ｙ軸方向に沿って並ぶ複数のＴＦＴ２３に備わるソース電極（第２電極）２３Ｂに接続されている。ソース配線２７は、Ｘ軸方向に間隔を空けて複数が並んで配されている。これらゲート配線２６及びソース配線２７にそれぞれ供給される各種信号に基づいてＴＦＴ２３が駆動され、その駆動に伴ってＴＦＴ２３のドレイン電極（第３電極）２３Ｃに接続された画素電極２４への電位の供給が制御される。なお、ＴＦＴ２３は、接続対象とされるソース配線２７に対して図２及び図３の右側に位置するとともに接続対象とされる画素電極２４に対して図２及び図３の下側に位置する。

ＣＦ基板２０側には、図３では太い二点鎖線にて図示される遮光部（画素間遮光部、ブラックマトリクス）２９が形成されている。遮光部２９は、図３に示すように、隣り合う画素電極２４の間を仕切るよう平面形状が略格子状をなしている。遮光部２９は、平面に視て画素電極２４の大部分と重畳する位置に画素開口部２９Ａを有している。この画素開口部２９Ａは、画素電極２４の透過光を透過し、液晶パネル１０の外部へ出光させる。遮光部２９は、アレイ基板２１側の少なくともゲート配線２６及びソース配線２７と平面に視て重畳する配置とされる。

図４は、液晶パネル１０における画素ＰＸの中央部付近の断面図（図２のＡ－Ａ線断面図）である。液晶パネル１０は、図４に示すように、一対の基板２０，２１間に配されて電界印加に伴って光学特性が変化する物質である液晶分子を含む液晶層（媒質層）２２を有している。液晶パネル１０を構成するＣＦ基板２０の内面側における表示領域ＡＡには、青色（Ｂ）、緑色（Ｇ）及び赤色（Ｒ）を呈する３色のカラーフィルタ２８が設けられている。カラーフィルタ２８は、互いに異なる色を呈するものがゲート配線２６の延在方向（Ｘ軸方向）に沿って繰り返し多数並び、それらがソース配線２７の延在方向（概ねＹ軸方向）に沿って延在することで、全体としてストライプ状に配列されている。これらのカラーフィルタ２８は、アレイ基板２１側の各画素電極２４と平面に視て重畳する配置とされている。Ｘ軸方向に隣り合って互いに異なる色を呈するカラーフィルタ２８は、その境界（色境界）がソース配線２７及び遮光部２９と重畳する配置とされる。この液晶パネル１０においては、Ｘ軸方向に沿って並ぶＲ，Ｇ，Ｂのカラーフィルタ２８と、各カラーフィルタ２８と対向する３つの画素電極２４と、が３色の画素ＰＸをそれぞれ構成している。そして、この液晶パネル１０においては、Ｘ軸方向に沿って隣り合うＲ，Ｇ，Ｂの３色の画素ＰＸによって所定の階調のカラー表示を可能な表示画素が構成されている。画素ＰＸにおけるＹ軸方向の配列ピッチは、Ｘ軸方向の配列ピッチの３倍程度とされる。遮光部２９は、隣り合うカラーフィルタ２８間を仕切る形で配されている。カラーフィルタ２８の上層側（液晶層２２側）には、平坦化のためにＣＦ基板２０のほぼ全域にわたってベタ状に配されるオーバーコート膜ＯＣが設けられている。なお、両基板２０，２１のうち、液晶層２２に接する最内面（最上層）には、液晶層２２に含まれる液晶分子を配向させるための配向膜がそれぞれ形成されている。

続いて、共通電極２５に関して図４を参照しつつ説明する。アレイ基板２１の表示領域ＡＡにおける内面側には、図４に示すように、全ての画素電極２４と重畳する形で共通電極２５が画素電極２４よりも下層側に形成されている。共通電極２５は、表示領域ＡＡのほぼ全域にわたって延在している。共通電極２５は、タッチ信号（位置検出信号）が供給されて位置入力体による入力位置を検出する期間（センシング期間）を除いて、共通電位（基準電位）の共通電位信号（基準電位信号）が供給される。画素電極２４が充電されると、互いに重畳する画素電極２４と共通電極２５との間に電位差が生じる。すると、画素電極２４におけるスリット２４Ａ１の開口縁と共通電極２５との間には、アレイ基板２１の板面に沿う成分に加えて、アレイ基板２１の板面に対する法線方向の成分を含むフリンジ電界（斜め電界）が生じる。このフリンジ電界を利用することで液晶層２２に含まれる液晶分子の配向状態を制御することができる。つまり、本実施形態に係る液晶パネル１０は、動作モードがＦＦＳ（Fringe Field Switching）モードとされている。

そして、この共通電極２５は、図１に示すように、既述したタッチ電極３０を構成している。共通電極２５には、隣り合うタッチ電極３０の間を仕切るよう配されるスリット２５Ａが形成されている。スリット２５Ａは、全体としては平面に視て略格子状をなしている。スリット２５Ａは、概ねＸ軸方向に沿って共通電極２５の全長にわたって横断する第１スリット２５Ａ１と、概ねＹ軸方向に沿って共通電極２５の全長にわたって縦断する第２スリット２５Ａ２と、からなる。共通電極２５は、スリット２５Ａによって平面に視て略碁盤目状に分割されて相互が電気的に独立した複数のタッチ電極３０からなる。Ｙ軸方向に沿って並ぶタッチ電極３０は、第１スリット２５Ａ１により仕切られる。Ｘ軸方向に沿って並ぶタッチ電極３０は、第２スリット２５Ａ２により仕切られる。このようなタッチ電極３０に接続されたタッチ配線３１には、ドライバ１１から、画像表示機能に係る共通電位信号と、タッチパネル機能に係るタッチ信号（位置検出信号）と、が時分割して供給される。ドライバ１１からタッチ配線３１に共通電位信号が供給されるタイミングが表示期間である。ドライバ１１からタッチ配線３１にタッチ信号が供給されるタイミングがセンシング期間（位置検出期間）である。この共通電位信号は、同じタイミング（表示期間）で全てのタッチ配線３１に伝送されることで、全てのタッチ電極３０が共通電位信号に基づく基準電位となって共通電極２５として機能する。

ここで、アレイ基板２１の内面側に積層形成された各種の膜について図５を参照しつつ説明する。図５は、液晶パネル１０におけるＴＦＴ２３付近の断面図（図２のＢ－Ｂ線断面図）である。アレイ基板２１には、図５に示すように、下層側（ガラス基板側）から順に第１金属膜（第１導電膜）Ｆ１、ゲート絶縁膜（第１絶縁膜）Ｆ２、半導体膜Ｆ３、第２金属膜（第２導電膜）Ｆ４、第１層間絶縁膜（第２絶縁膜）Ｆ５、第１透明電極膜（第３導電膜）Ｆ６、第２層間絶縁膜（第３絶縁膜）Ｆ７、第２透明電極膜（第４導電膜）Ｆ８が積層形成されている。第１金属膜Ｆ１及び第２金属膜Ｆ４は、それぞれ銅、チタン、アルミニウム、モリブデン、タングステンなどの中から選択される１種類の金属材料からなる単層膜または異なる種類の金属材料からなる積層膜や合金とされることで導電性及び遮光性を有している。第１金属膜Ｆ１は、ゲート配線２６やＴＦＴ２３のゲート電極２３Ａなどを構成する。第２金属膜Ｆ４は、ソース配線２７、ＴＦＴ２３のソース電極２３Ｂ及びドレイン電極２３Ｃ、タッチ配線３１などを構成する。半導体膜Ｆ３は、材料として例えば酸化物半導体、アモルファスシリコン等を用いた薄膜からなり、ＴＦＴ２３のチャネル部２３Ｄなどを構成する。第１透明電極膜Ｆ６及び第２透明電極膜Ｆ８は、透明電極材料（例えばＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）など）からなる。第１透明電極膜Ｆ６は、共通電極２５（タッチ電極３０）などを構成する。第２透明電極膜Ｆ８は、画素電極２４などを構成する。

ゲート絶縁膜Ｆ２、第１層間絶縁膜Ｆ５及び第２層間絶縁膜Ｆ７は、それぞれ窒化ケイ素（ＳｉＮ_ｘ）、酸化ケイ素（ＳｉＯ_２）等の無機材料からなる。ゲート絶縁膜Ｆ２は、下層側の第１金属膜Ｆ１と、上層側の半導体膜Ｆ３及び第２金属膜Ｆ４と、を絶縁状態に保つ。例えば、第１金属膜Ｆ１からなるゲート配線２６と、第２金属膜Ｆ４からなるソース配線２７と、の交差箇所は、ゲート絶縁膜Ｆ２により絶縁状態に保たれる。また、第１金属膜Ｆ１からなるゲート電極２３Ａと、半導体膜Ｆ３からなるチャネル部２３Ｄと、の重畳箇所は、ゲート絶縁膜Ｆ２により絶縁状態に保たれる。第１層間絶縁膜Ｆ５は、下層側の半導体膜Ｆ３及び第２金属膜Ｆ４と、上層側の第１透明電極膜Ｆ６と、を絶縁状態に保つ。例えば、第２金属膜Ｆ４からなるソース配線２７及びタッチ配線３１と、第１透明電極膜Ｆ６からなる共通電極２５（タッチ電極３０）と、の重畳箇所は、第１層間絶縁膜Ｆ５により絶縁状態に保たれる。第２層間絶縁膜Ｆ７は、下層側の第１透明電極膜Ｆ６と、上層側の第２透明電極膜Ｆ８と、を絶縁状態に保つ。例えば、第１透明電極膜Ｆ６からなる共通電極２５（タッチ電極３０）と、第２透明電極膜Ｆ８からなる画素電極２４と、の重畳箇所は、第２層間絶縁膜Ｆ７により絶縁状態に保たれる。第１層間絶縁膜Ｆ５及び第２層間絶縁膜Ｆ７のうち、第２金属膜Ｆ４からなるドレイン電極２３Ｃと、第２透明電極膜Ｆ８からなる画素電極２４の一部（後述する画素接続部２４Ｂ）と、の双方と重畳する位置には、第１コンタクトホールＣＨ１が開口して形成されている。第１コンタクトホールＣＨ１を通してドレイン電極２３Ｃと画素電極２４とが接続される。

次に、ＴＦＴ２３に関する構成について主に図５から図７を参照しつつ説明する。図６は、図２と同じ範囲を示す平面図であり、第１金属膜Ｆ１（ゲート配線２６など）のパターンを示す平面図である。図７は、図２と同じ範囲を示す平面図であり、第２金属膜Ｆ４（ソース配線２７など）のパターンを示す平面図である。ＴＦＴ２３は、図５及び図６に示すように、ゲート電極２３Ａを有する。ゲート電極２３Ａは、ゲート配線２６の一部（ソース配線２７との交差部位付近）により構成される。ゲート電極２３Ａは、ゲート配線２６を部分的に拡幅して形成されている。ゲート電極２３Ａは、ゲート配線２６に供給される走査信号に基づいてＴＦＴ２３を駆動する。ＴＦＴ２３は、図５及び図７に示すように、接続対象のソース配線２７に対して図５及び図７に示す右側に配されている。ＴＦＴ２３は、ソース電極２３Ｂを有する。ソース電極２３Ｂは、接続対象のソース配線２７の一部（ゲート配線２６との交差部位）により構成される。ソース電極２３Ｂは、ソース配線２７を部分的に拡幅して形成されている。ソース電極２３Ｂは、ＴＦＴ２３におけるＸ軸方向の一端（図５及び図７に示す左端）に配される。ソース電極２３Ｂは、そのほぼ全域がゲート電極２３Ａの一部と重畳し、チャネル部２３Ｄに接続される。ＴＦＴ２３は、ドレイン電極２３Ｃを有する。ドレイン電極２３Ｃは、ソース電極２３Ｂとの間に間隔を空けた位置、つまりＴＦＴ２３におけるＸ軸方向の他端（図５及び図７に示す右端）に配される。ドレイン電極２３Ｃは、ゲート電極２３Ａの一部と重畳するよう配され、ゲート電極２３Ａとの重畳部位が、チャネル部２３Ｄに接続される。ドレイン電極２３Ｃのうち、チャネル部２３Ｄとの接続部位とは反対側の端部が、画素電極２４に接続される。

ＴＦＴ２３は、図５に示すように、チャネル部（半導体部）２３Ｄを有する。チャネル部２３Ｄは、ゲート絶縁膜Ｆ２を介してゲート電極２３Ａと重畳する。チャネル部２３Ｄは、ゲート電極２３Ａの一部と重畳するとともにＸ軸方向に沿って延在する。チャネル部２３Ｄの一端側部分が、ソース電極２３Ｂに接続される。チャネル部２３Ｄの他端側部分がドレイン電極２３Ｃに接続される。そして、ゲート電極２３Ａに供給される走査信号に基づいてＴＦＴ２３がオン状態にされると、ソース配線２７に供給される画像信号（データ信号）は、ソース電極２３Ｂから半導体膜Ｆ３からなるチャネル部２３Ｄを介してドレイン電極２３Ｃへと供給される。その結果、画素電極２４は、画像信号に基づいた電位に充電される。

画素電極２４に関する構成について主に図２，図５及び図８を参照しつつ説明する。図８は、図２と同じ範囲を示す平面図であり、第２透明電極膜Ｆ８（画素電極２４など）のパターンを示す平面図である。画素電極２４は、図２及び図８に示すように、平面形状が縦長の略方形状の画素電極本体２４Ａを有する。画素電極本体２４Ａは、長辺がソース配線２７に沿って延在している。詳しくは、画素電極本体２４Ａは、その長手側の両側縁がＹ軸方向に対して僅かに傾斜している。画素電極本体２４Ａには、自身の長辺方向（概ねＹ軸方向）に沿って延在する複数（図２及び図８などでは２本）のスリット２４Ａ１がそれぞれ形成されている。なお、スリット２４Ａ１の具体的な設置本数や形状や形成範囲などは、図示以外にも適宜に変更可能である。また、画素電極２４は、画素電極本体２４ＡからＹ軸方向に沿って片側に突出する画素接続部２４Ｂを有する。画素接続部２４Ｂは、画素電極本体２４Ａから図２及び図８の下向きに突出し、ドレイン電極２３Ｃの一部に対して重畳するよう配されている。画素接続部２４Ｂは、図５に示すように、第１コンタクトホールＣＨ１を通してドレイン電極２３Ｃに接続されている。

共通電極２５に関する構成について図９を参照しつつ説明する。図９は、図２と同じ範囲を示す平面図であり、第１透明電極膜Ｆ６（共通電極２５など）のパターンを示す平面図である。共通電極２５は、図９に示すように、表示領域ＡＡのほぼ全域にわたってベタ状に配される。共通電極２５には、既述したスリット２５Ａ以外にも、複数ずつの開口部２５Ｂ，２５Ｃが形成されている。共通電極２５のうち、複数のＴＦＴ２３（特に第１コンタクトホールＣＨ）と重畳する部分には、複数の第１開口部２５Ｂがそれぞれ形成されている。第１開口部２５Ｂは、横長の略方形状をなす。共通電極２５のうち、次述する複数のタッチ配線３１の大部分（各ゲート配線２６と交差する部分以外の部分）と重畳する部分には、複数の第２開口部２５Ｃがそれぞれ形成されている。第２開口部２５Ｃは、タッチ配線３１に沿って延在する縦長のスリット状をなしている。第２開口部２５Ｃの長さは、Ｙ軸方向に画素電極２４を挟む２つのゲート配線２６の間の間隔（Ｙ軸方向の画素ＰＸの配列間隔）よりも僅かに小さい程度とされる。この第２開口部２５Ｃによってタッチ配線３１と、そのタッチ配線３１とは非接続とされるタッチ電極３０と、の間に生じ得る寄生容量が軽減される。これにより、指等による入力位置を検出する際の検出感度が良好なものとなる。なお、図９に示される範囲には、スリット２５Ａが含まれないため、図９にスリット２５Ａが図示されていない。

続いて、タッチ配線３１の構成について主に図２，図４及び図７を用いて説明する。タッチ配線３１は、図２，図４及び図７に示すように、ソース配線２７などと同じ第２金属膜Ｆ４からなる。つまり、タッチ配線３１は、第２金属膜Ｆ４のうち、ソース配線２７、ソース電極２３Ｂ及びドレイン電極２３Ｃなどとは別の部分からなる。タッチ配線３１は、ソース配線２７に対してＸ軸方向に間隔を空けて隣り合うよう配されている。タッチ配線３１とソース配線２７との間の間隔は、画素電極２４の短辺寸法よりも短く、タッチ配線３１の大部分の線幅程度とされる。これにより、共に第２金属膜Ｆ４からなるソース配線２７とタッチ配線３１との短絡が避けられている。Ｘ軸方向の配置について詳しく説明すると、タッチ配線３１は、ソース配線２７に対してそのソース配線２７が接続されるＴＦＴ２３側（図４及び図７に示す右側）とは反対側（図４及び図７に示す左側）に間隔を空けて隣り合うよう配されている。タッチ配線３１は、間隔を空けて隣り合うソース配線２７と、そのソース配線２７が接続されるＴＦＴ２３側とは反対側に位置するＴＦＴ２３及び画素電極２４と、の間にＸ軸方向に挟まれている。ソース配線２７との間にタッチ配線３１をＸ軸方向に挟むＴＦＴ２３及び画素電極２４は、タッチ配線３１と間隔を空けて隣り合うソース配線２７とは別のソース配線２７に接続されている。また、タッチ配線３１と間隔を空けて隣り合うソース配線２７は、自身がＴＦＴ２３を介して接続される画素電極２４とタッチ配線３１との間にＸ軸方向に挟まれた配置とされる。

タッチ配線３１は、ソース配線２７と同様に、ジグザグ状に繰り返し屈曲されつつも概ねＹ軸方向に沿って延在している。つまり、タッチ配線３１は、隣り合うソース配線２７との間の間隔を概ね一定に保った状態でソース配線２７に並行している。タッチ配線３１は、大部分が一定の線幅とされるものの、一部の線幅が狭くなっている。タッチ配線３１の大部分の線幅は、ソース配線２７の線幅よりも大きい。

タッチ配線３１は、全てのソース配線２７に対して隣り合うよう配されておらず、特定のソース配線２７に対して隣り合うよう配されている。具体的には、タッチ配線３１は、例えば３つのソース配線２７毎に１つの割合で間欠的に配されている。従って、タッチ配線３１の設置数は、ソース配線２７の設置数の例えば１／３程度とされる。複数のタッチ配線３１におけるＸ軸方向の配列間隔は、例えば３つの画素ＰＸ分程度とされる。なお、タッチ配線３１の設置数及び配列間隔は、上記以外にも適宜に変更可能である。

本実施形態に係るアレイ基板２１には、図１０に示すように、タッチ配線３１に対して電気的に接続されるサブ配線（第３配線）３２が設けられている。図１０は、アレイ基板２１におけるタッチ電極３０、タッチ配線３１及びサブ配線３２などの接続態様を概略的に示した平面図である。図１０では、では、タッチ電極３０、タッチ配線３１及びサブ配線３２などの接続箇所（各コンタクトホールＣＨ２～ＣＨ６）を黒丸にて図示している。図１０では、１本のタッチ配線３１と、そのタッチ配線３１に接続されるサブ配線３２と、を代表して図示している。また、図１０では、タッチ配線３１及びサブ配線３２などの平面形状を簡略化して単純な直線として図示し、画素電極２４の外形を簡略化して単純な長方形として図示している。また、図１０では、見やすさを担保するため、ゲート配線２６、画素電極２４及びサブ配線３２の設置数を、実際の製品での設置数から間引いている。

サブ配線３２について図４，図６及び図１０を用いて詳しく説明する。サブ配線３２は、図４，図６及び図１０に示すように、ゲート配線２６などと同じ第１金属膜Ｆ１からなる。つまり、サブ配線３２は、第１金属膜Ｆ１のうち、ゲート配線２６及びゲート電極２３Ａなどとは別の部分からなる。サブ配線３２は、概ねＹ軸方向（タッチ配線３１の延在方向）に沿って延在している。サブ配線３２は、タッチ配線３１に対して大部分が平面に視て重畳するよう配されている。従って、第１金属膜Ｆ１からなるサブ配線３２と、第２金属膜Ｆ４からなるタッチ配線３１と、の間には、ゲート絶縁膜Ｆ２が介在している。これにより、両配線３１，３２が相互に絶縁状態に保たれている（特に図４を参照）。これにより、仮に両配線を非重畳となるよう配置した場合に比べると、配線が存在しない範囲の拡張が図られ、画素ＰＸの開口率の向上を図る上で好適となる。サブ配線３２は、図６に示すように、ゲート配線２６をＹ軸方向に挟むよう複数が配されている。サブ配線３２と隣り合うゲート配線２６との間には、Ｙ軸方向に間隔が空けられており、その間隔は、ゲート配線２６の線幅程度とされる。これにより、共に第１金属膜Ｆ１からなるゲート配線２６とサブ配線３２とが短絡するのを避けられる。サブ配線３２は、Ｙ軸方向にゲート配線２６と交互に繰り返し並んでいる。

アレイ基板２１には、図１０に示すように、上記のようにゲート配線２６を挟んで配される２つのサブ配線３２に接続される第１接続電極（第１接続部）３３が設けられている。それに加え、アレイ基板２１には、第１接続電極３３に接続されるサブ配線３２とタッチ配線３１とに接続される第２接続電極（第２接続部）３４が設けられている。さらには、アレイ基板２１には、タッチ電極３０とタッチ配線３１とに接続される第３接続電極（第３接続部）３５が設けられている。なお、図１０では、第１接続電極３３、第２接続電極３４及び第３接続電極３５の平面形状を簡略化して図示している。また、図１０では、１本のタッチ配線３１と、そのタッチ配線３１に接続されるサブ配線３２と、に接続される第１接続電極３３、第２接続電極３４及び第３接続電極３５を代表して図示している。

第１接続電極３３について図８，図１０，図１１及び図１２を用いて詳しく説明する。図１１は、図３と同じ範囲を示す平面図であり、第１金属膜Ｆ１（ゲート配線２６及びサブ配線３２など）、第２金属膜Ｆ４（ソース配線２６及びタッチ配線３１など）及び第２透明電極膜Ｆ８（画素電極２４及び第１接続電極３３など）のパターンを示す平面図である。図１１では、第１金属膜Ｆ１、第２金属膜Ｆ４及び第２透明電極膜Ｆ８を異なる網掛け状にして図示している。図１２は、図３のＣ－Ｃ線断面図である。第１接続電極３３は、図８，図１０及び図１１に示すように、第１層間絶縁膜Ｆ５よりも上層側にあり、画素電極２４と同じ第２透明電極膜Ｆ８からなる。つまり、第１接続電極３３は、第２透明電極膜Ｆ８のうち、画素電極２４とは別の部分からなる。第１接続電極３３は、Ｙ軸方向に沿って延在する。第１接続電極３３は、表示領域ＡＡに存在する複数のゲート配線２６のうちの一部のゲート配線２６に対して交差するよう配される。互いに交差する第１接続電極３３とゲート配線２６との間には、図１２に示すように、ゲート絶縁膜Ｆ２、第１層間絶縁膜Ｆ５及び第２層間絶縁膜Ｆ７が介在する。これにより、互いに交差する第１接続電極３３とゲート配線２６とが絶縁状態に保たれる。

第１接続電極３３は、図１１に示すように、Ｙ軸方向の両端部がそれぞれ幅広に形成されている。第１接続電極３３のうちの２つの幅広部分は、２つのサブ配線３２のそれぞれに接続される２つのコンタクト部３３Ａを構成する。２つのコンタクト部３３Ａは、ゲート配線２６とは非重畳とされるものの、接続対象のサブ配線３２の端部と重畳するよう配される。ここで、第１接続電極３３に接続されるサブ配線（第１サブ配線）３２は、Ｙ軸方向の両端部を除く大部分（中央側部分）がタッチ配線３１と重畳するものの、Ｙ軸方向の両端部がタッチ配線３１とは非重畳となるよう配されている。サブ配線３２は、Ｙ軸方向の両端部がそれぞれ幅広となっていて、当該幅広部分が第１接続電極３３に接続されるコンタクト部３２Ａを構成する。なお、タッチ配線３１は、サブ配線３２のコンタクト部３２Ａに隣接する部分が、局所的な幅狭部３１Ａとなっている。これにより、タッチ配線３１がサブ配線３２のコンタクト部３２Ａとは非重畳の配置とされる。ゲート絶縁膜Ｆ２、第１層間絶縁膜Ｆ５及び第２層間絶縁膜Ｆ７のうち、第１接続電極３３の各コンタクト部３３Ａと、サブ配線３２の各コンタクト部３２Ａと、の双方と重畳する位置には、図１２に示すように、それぞれ第２コンタクトホールＣＨ２が開口して形成されている。第２コンタクトホールＣＨ２を通して両コンタクト部３２Ａ，３３Ａが接続される。

第２接続電極３４について図１０，図１３，図１４，図１５，図１６及び図１７を用いて詳しく説明する。図１３及び図１６は、図３と同じ範囲を示す平面図であり、第１金属膜Ｆ１（ゲート配線２６及びサブ配線３２など）、第２金属膜Ｆ４（ソース配線２６及びタッチ配線３１など）及び第２透明電極膜Ｆ８（画素電極２４及び第２接続電極３４など）のパターンを示す平面図である。図１３及び図１６では、第１金属膜Ｆ１、第２金属膜Ｆ４及び第２透明電極膜Ｆ８を異なる網掛け状にして図示している。図１４は、図３と同じ範囲を示す平面図であり、第１透明電極膜Ｆ６（共通電極２５など）のパターンを示す平面図である。図１５は、図１３のＤ－Ｄ線断面図である。図１７は、図１６のＥ－Ｅ線断面図である。第２接続電極３４は、図１０，図１３及び図１６に示すように、第１層間絶縁膜Ｆ５よりも上層側にあり、画素電極２４及び第１接続電極３３と同じ第２透明電極膜Ｆ８からなる。つまり、第２接続電極３４は、第２透明電極膜Ｆ８のうち、画素電極２４及び第１接続電極３３とは別の部分からなる。第２接続電極３４は、Ｙ軸方向に沿って延在する。第２接続電極３４は、表示領域ＡＡに存在する複数のゲート配線２６のうち、第１接続電極３３が交差するゲート配線２６とは別のゲート配線２６に対して交差するよう配される。互いに交差する第２接続電極３４とゲート配線２６との間には、図１５及び図１７に示すように、ゲート絶縁膜Ｆ２、第１層間絶縁膜Ｆ５及び第２層間絶縁膜Ｆ７が介在する。これにより、互いに交差する第２接続電極３４とゲート配線２６とが絶縁状態に保たれる。

第２接続電極３４は、図１３及び図１６に示すように、Ｙ軸方向の両端部がそれぞれ幅広に形成されている。第２接続電極３４の２つの幅広部分のうちの一方の幅広部分が、サブ配線３２に接続される第１コンタクト部３４Ａを構成し、他方の幅広部分が、タッチ配線３１に接続される第２コンタクト部３４Ｂを構成する。第１コンタクト部３４Ａは、ゲート配線２６とは非重畳とされるものの、接続対象のサブ配線３２の端部と重畳するよう配される。第２コンタクト部３４Ｂは、ゲート配線２６とは非重畳とされるものの、接続対象のタッチ配線３１の一部と重畳するよう配される。第２接続電極３４に接続されるサブ配線（第２サブ配線）３２は、上記した第１接続電極３３に接続されるサブ配線３２と同様の構成とされる。第２接続電極３４に接続されるサブ配線３２は、Ｙ軸方向の一方の端部に位置するコンタクト部３２Ａが、第２接続電極３４の第１コンタクト部３４Ａに接続される。これに対し、第２接続電極３４に接続されるサブ配線３２は、Ｙ軸方向の他方の端部に位置するコンタクト部３２Ａが、第１接続電極３３のコンタクト部３３Ａに接続される（図１０から図１２を参照）。ゲート絶縁膜Ｆ２、第１層間絶縁膜Ｆ５及び第２層間絶縁膜Ｆ７のうち、第２接続電極３４の第１コンタクト部３４Ａと、サブ配線３２のコンタクト部３２Ａと、の双方と重畳する位置には、図１５及び図１７に示すように、第３コンタクトホールＣＨ３が開口して形成されている。第３コンタクトホールＣＨ３を通して両コンタクト部３２Ａ，３４Ａが接続される。

タッチ配線３１は、図１３及び図１６に示すように、第２接続電極３４の第２コンタクト部３４Ｂに対して重畳する部分を有する。タッチ配線３１は、第２コンタクト部３４Ｂとの重畳部位が局所的に幅広とされている。タッチ配線３１のうち、第２コンタクト部３４Ｂと重畳する幅広部分が、第２接続電極３４に接続される第１コンタクト部３１Ｂを構成する。第１層間絶縁膜Ｆ５及び第２層間絶縁膜Ｆ７のうち、第２接続電極３４の第２コンタクト部３４Ｂと、タッチ配線３１の第１コンタクト部３１Ｂと、の双方と重畳する位置には、図１５及び図１７に示すように、第４コンタクトホールＣＨ４が開口して形成されている。第４コンタクトホールＣＨ４を通して両コンタクト部３１Ｂ，３４Ｂが接続される。

上記した第２接続電極３４には、図１０に示すように、第１コンタクト部３４Ａ及び第２コンタクト部３４Ｂの配置が逆転した２種類が含まれる。２種類の第２接続電極３４には、一方の第２接続電極３４αと、他方の第２接続電極３４βと、が含まれる。一方の第２接続電極３４αは、図１０，図１３及び図１５に示すように、第１コンタクト部３４Ａが図１０及び図１３の上側に位置し、第２コンタクト部３４Ｂが図１０及び図１３の下側に位置する。他方の第２接続電極３４βは、図１０，図１６及び図１７に示すように、第１コンタクト部３４Ａが図１０及び図１６の下側に位置し、第２コンタクト部３４Ｂが図１０及び図１６の上側に位置する。

第３接続電極３５について図１０，図１８，図１９及び図２０を用いて詳しく説明する。図１８は、図３と同じ範囲を示す平面図であり、第１金属膜Ｆ１（ゲート配線２６及びサブ配線３２など）、第２金属膜Ｆ４（ソース配線２６及びタッチ配線３１など）及び第２透明電極膜Ｆ８（画素電極２４及び第３接続電極３５など）のパターンを示す平面図である。図１８では、第１金属膜Ｆ１、第２金属膜Ｆ４及び第２透明電極膜Ｆ８を異なる網掛け状にして図示している。図１９は、図３と同じ範囲を示す平面図であり、第１透明電極膜Ｆ６（共通電極２５など）のパターンを示す平面図である。図２０は、図１８のＦ－Ｆ線断面図である。第３接続電極３５は、図１０及び図１８に示すように、第１層間絶縁膜Ｆ５よりも上層側にあり、画素電極２４、第１接続電極３３及び第２接続電極３４と同じ第２透明電極膜Ｆ８からなる。つまり、第３接続電極３５は、第２透明電極膜Ｆ８のうち、画素電極２４、第１接続電極３３及び第２接続電極３４とは別の部分からなる。第３接続電極３５は、Ｙ軸方向に沿って延在する。第３接続電極３５は、表示領域ＡＡに存在する複数のゲート配線２６のうち、第１接続電極３３及び第２接続電極３４が交差する各ゲート配線２６とは別のゲート配線２６に対して交差するよう配される。互いに交差する第３接続電極３５とゲート配線２６との間には、図２０に示すように、ゲート絶縁膜Ｆ２、第１層間絶縁膜Ｆ５及び第２層間絶縁膜Ｆ７が介在する。これにより、互いに交差する第３接続電極３５とゲート配線２６とが絶縁状態に保たれる。第３接続電極３５は、図１９及び図２０に示すように、少なくとも一部がタッチ電極３０に対して重畳するよう配されており、タッチ電極３０との間には第２層間絶縁膜Ｆ７が介在する。

第３接続電極３５は、図１８に示すように、Ｙ軸方向の全長にわたってほぼ一定幅とされる。第３接続電極３５のうちＹ軸方向の両端部のうちの一方の端部が、タッチ配線３１に接続される第１コンタクト部３５Ａを構成し、他方の端部が、タッチ電極３０に接続される第２コンタクト部３５Ｂを構成する。第１コンタクト部３５Ａは、ゲート配線２６とは非重畳とされるものの、接続対象のタッチ配線３１の一部と重畳するよう配される。第２コンタクト部３５Ｂは、ゲート配線２６とは非重畳とされるものの、接続対象のタッチ電極３０の一部と重畳するよう配される。

タッチ配線３１は、図１８に示すように、第３接続電極３５の第１コンタクト部３５Ａに対して重畳する部分を有する。タッチ配線３１は、第１コンタクト部３５Ａとの重畳部位が局所的に幅広とされている。タッチ配線３１のうち、第１コンタクト部３５Ａと重畳する幅広部分が、第３接続電極３５に接続される第２コンタクト部３１Ｃを構成する。第１層間絶縁膜Ｆ５及び第２層間絶縁膜Ｆ７のうち、第３接続電極３５の第１コンタクト部３５Ａと、タッチ配線３１の第２コンタクト部３１Ｃと、の双方と重畳する位置には、図２０に示すように、第５コンタクトホールＣＨ５が開口して形成されている。第５コンタクトホールＣＨ５を通して両コンタクト部３１Ｃ，３５Ａが接続される。

タッチ電極３０は、図１９及び図２０に示すように、第３接続電極３５の第２コンタクト部３５Ｂに対して重畳する部分を有する。タッチ電極３０のうちの第３接続電極３５の第２コンタクト部３５Ｂとの重畳部位が、第２コンタクト部３１Ｃに接続される第１コンタクト部３０Ａを構成する。タッチ電極３０の第１コンタクト部３０Ａは、共通電極２５の特定の第２開口部２５Ｃの形成範囲を狭くすることで確保されている。第２層間絶縁膜Ｆ７のうち、第３接続電極３５の第２コンタクト部３５Ｂと、タッチ電極３０の第１コンタクト部３０Ａと、の双方と重畳する位置には、図２０に示すように、第６コンタクトホールＣＨ６が開口して形成されている。第６コンタクトホールＣＨ６を通して両コンタクト部３０Ａ，３５Ｂが接続される。

アレイ基板２１には、図１０，図１３，図１５，図１６及び図１７に示すように、第２接続電極３４とは非接続とされる第１ダミー配線（ダミー配線）３６が設けられている。第１ダミー配線３６は、サブ配線３２と概ね同様の構成とされる。第１ダミー配線３６は、ゲート配線２６などと同じ第１金属膜Ｆ１からなる。つまり、第１ダミー配線３６は、第１金属膜Ｆ１のうち、ゲート配線２６、ゲート電極２３Ａ及びサブ配線３２などとは別の部分からなる。第１ダミー配線３６は、概ねＹ軸方向に沿って延在している。第１ダミー配線３６は、タッチ配線３１に対して大部分が平面に視て重畳するよう配されている。従って、第１金属膜Ｆ１からなる第１ダミー配線３６と、第２金属膜Ｆ４からなるタッチ配線３１と、の間には、ゲート絶縁膜Ｆ２が介在している。これにより、両配線３１，３６が相互に絶縁状態に保たれている（特に図１５及び図１７を参照）。第１ダミー配線３６は、第２接続電極３４と交差するゲート配線２６を、第２接続電極３４に接続されるサブ配線３２との間でＹ軸方向に挟むよう配されている。第１ダミー配線３６は、サブ配線３２とほぼ同じ平面形状であり、Ｙ軸方向の両端部がそれぞれ幅広になるよう形成されている。第１ダミー配線３６の２つの幅広部分のうちの一方の幅広部分が、図１０の上側に位置する第２接続電極３４（３４α）の第２コンタクト部３４Ｂと重畳する（図１３及び図１５を参照）。第１ダミー配線３６の２つの幅広部分のうちの他方の幅広部分が、図１０の下側に位置する第２接続電極３４（３４β）の第２コンタクト部３４Ｂと重畳する（図１６及び図１７を参照）。しかし、第１ダミー配線３６の２つの幅広部分は、いずれも第２接続電極３４とは非接続とされる。

アレイ基板２１には、図１０，図１８及び図２０に示すように、第３接続電極３５とは非接続とされる第２ダミー配線３７が設けられている。第２ダミー配線３７は、サブ配線３２及び第１ダミー配線３６と概ね同様の構成とされる。第２ダミー配線３７は、ゲート配線２６などと同じ第１金属膜Ｆ１からなる。つまり、第２ダミー配線３７は、第１金属膜Ｆ１のうち、ゲート配線２６、ゲート電極２３Ａ、サブ配線３２及び第１ダミー配線３６などとは別の部分からなる。第２ダミー配線３７は、概ねＹ軸方向に沿って延在している。第２ダミー配線３７は、タッチ配線３１に対して大部分が平面に視て重畳するよう配されている。従って、第１金属膜Ｆ１からなる第２ダミー配線３７と、第２金属膜Ｆ４からなるタッチ配線３１と、の間には、ゲート絶縁膜Ｆ２が介在している。これにより、両配線３１，３７が相互に絶縁状態に保たれている（特に図２０を参照）。第２ダミー配線３７は、第３接続電極３４と交差するゲート配線２６をＹ軸方向に挟むよう２つ配されている。第２ダミー配線３７は、サブ配線３２及び第１ダミー配線３６とほぼ同じ平面形状であり、Ｙ軸方向の両端部がそれぞれ幅広になるよう形成されている。第２ダミー配線３７の２つの幅広部分は、第３接続電極３５の第１コンタクト部３５Ａ及び第２コンタクト部３５Ｂのそれぞれと重畳する（図２０を参照）。しかし、第２ダミー配線３７の２つの幅広部分は、いずれも第３接続電極３５とは非接続とされる。

次に、第１接続電極３３、第２接続電極３４及び第３接続電極３５の、Ｙ軸方向に沿って並ぶ複数のタッチ電極３０での配置について、図１０を用いて説明する。以下では、図１０において代表して示される１本のタッチ配線３１に関して説明するが、図１０では図示が省略された他のタッチ配線３１に関しても同様である。第２接続電極３４は、タッチ電極３０のうちの、Ｙ軸方向の端部付近に配されている。詳しくは、一方の第２接続電極３４αは、Ｙ軸方向に隣り合っていて、いずれも図１０のタッチ配線３１とは接続されない２つのタッチ電極３０を仕切る第１スリット２５Ａ１を跨ぐよう配される。一方の第２接続電極３４αは、第１スリット２５Ａ１に配されるゲート配線２６と交差するよう配される。一方の第２接続電極３４αと交差するゲート配線２６は、タッチ電極３０とは非重畳の配置である。他方の第２接続電極３４βは、Ｙ軸方向に隣り合う２つのタッチ電極３０を仕切る第１スリット２５Ａ１に配されるゲート配線２６に対して、図１０の下側に間隔を空けて隣り合うゲート配線２６と交差するよう配される。他方の第２接続電極３４βと交差するゲート配線２６は、タッチ電極３０と重畳する配置である。一方の第２接続電極３４αと、一方の第２接続電極３４αよりも図１０の上側に位置する他方の第２接続電極３４βと、の間には、タッチ電極３０の一辺弱程度の間隔が空けられている。上記のような第２接続電極３４の配置に基づいて、第１ダミー配線３６は、Ｙ軸方向に隣り合う２つのタッチ電極３０を仕切る第１スリット２５Ａ１に配されるゲート配線２６と、他方の第２接続電極３４βと交差するゲート配線２６と、の間にＹ軸方向に挟まれた配置とされる。

第１接続電極３３は、図１０のタッチ配線３１とは接続されないタッチ電極３０と重畳する複数のゲート配線２６の殆ど（他方の第２接続電極３４βと交差するゲート配線２６を除いた全て）のゲート配線２６のそれぞれに対して交差するよう複数が配されている。１つのタッチ電極３０当たりの第１接続電極３３の設置数は、１つのタッチ電極３０と重畳するゲート配線２６の総数から１を引いた数となる。サブ配線３２は、各第１接続電極３３と交差する各ゲート配線２６をそれぞれＹ軸方向に挟むよう複数が配置されている。図１０のタッチ配線３１とは接続されないタッチ電極３０におけるサブ配線３２の設置数は、第１接続電極３３の設置数よりも１つ多い。一方の第２接続電極３４αと、一方の第２接続電極３４αよりも図１０の上側に位置する他方の第２接続電極３４βと、の間において、サブ配線３２は、ゲート配線２６とＹ軸方向に交互に並んでいる。このように、一方の第２接続電極３４αと、一方の第２接続電極３４αよりも図１０の上側に位置する他方の第２接続電極３４βと、の間に挟まれる複数のサブ配線３２は、１つの配線群を構成している。１つの配線群を構成する複数のサブ配線３２のうち、Ｙ軸方向の両端に位置する２つのサブ配線３２は、第１接続電極３３と第２接続電極３４とに接続される。１つの配線群を構成する複数のサブ配線３２のうち、Ｙ軸方向の両端以外で中央側に位置する複数のサブ配線３２は、いずれも第１接続電極３３のみに接続される。１つの配線群を構成する複数のサブ配線３２と、各サブ配線３２に接続される複数の第１接続電極３３と、を、タッチ電極３０の一辺弱程度の長さの１つの配線（以下、第１接続配線３８）と見なすことができる。この第１接続配線３８は、両端部が第２接続電極３４によってタッチ配線３１に接続されている。第１接続配線３８に接続されたタッチ配線３１は、配線抵抗が低下し、冗長性が向上する。タッチ配線３１に接続される第１接続配線３８の数は、タッチ配線３１がドライバ１１から接続対象となるタッチ電極３０に至るまでに横切るタッチ電極３０の数と一致する。従って、ドライバ１１から接続対象となるタッチ電極３０に至るまでの配線長が大きいタッチ配線３１ほど、接続される第１接続配線３８の数が多くなる。これにより、配線長が大きいタッチ配線３１の配線抵抗が十分に低下し、高い冗長性が得られる。以上のようにタッチ配線３１の配線抵抗の低下が図られるので、タッチ配線３１の線幅を狭くすることが可能となる。タッチ配線３１の線幅が狭くなれば、アレイ基板２１の面内において配線が存在しない範囲、つまり画素ＰＸが配置される領域が拡張される。これにより、液晶パネル１０の開口率が高くなる。

第３接続電極３５は、図１０のタッチ配線３１が接続されるタッチ電極３０に対して重畳する全てのゲート配線２６と交差するよう複数が配されている。図１０のタッチ配線３１が接続されるタッチ電極３０における第３接続電極３５の設置数は、１つのタッチ電極３０に対して重畳するゲート配線２６の総数と一致する。第２ダミー配線３７は、各第３接続電極３５と交差する各ゲート配線２６をそれぞれＹ軸方向に挟むよう複数が配置されている。図１０のタッチ配線３１が接続されるタッチ電極３０における第２ダミー配線３７の設置数は、第３接続電極３５の設置数よりも１つ多い。

そして、第１接続電極３３は、図１０に示すように、ゲート配線２６を挟む２つのサブ配線３２に接続される。従って、第１接続電極３３と交差するゲート配線２６付近において第１接続電極３３の接続箇所（第２コンタクトホールＣＨ２）は、２箇所となる。第２接続電極３４は、第１接続電極３３に接続されたサブ配線３２とタッチ配線３１とに接続される。従って、第２接続電極３４と交差するゲート配線２６付近において第２接続電極３４の接続箇所（第３コンタクトホールＣＨ３、第４コンタクトホールＣＨ４）は、２箇所となる。第３接続電極３５は、タッチ電極３０とタッチ配線３１とに対してゲート配線２６を挟んだ位置にて接続される。従って、第３接続電極３５と交差するゲート配線２６付近において第３接続電極３５の接続箇所（第５コンタクトホールＣＨ５、第６コンタクトホールＣＨ６）は、２箇所となる。このように、ゲート配線２６付近に存在する接続箇所である各コンタクトホールＣＨ２～ＣＨ６の数が２つずつとなっているので、従来のように各ゲート配線付近に接続箇所である接触口が３つずつの場合に比べると、各ゲート配線２６付近に存在する接続箇所の数を削減することができる。接続箇所の数が削減されれば、接続箇所である各コンタクトホールＣＨ２～ＣＨ６に起因する液晶分子の配向乱れが生じ難くなる。これにより、表示不良などの不具合が生じ難くなる。また、接続箇所に起因する不具合を避けるために遮光部２９を拡張するなどの対策が不要となる。遮光部２９を拡張せずに済めば、画素ＰＸが配置される領域が拡張される。これにより、液晶パネル１０の開口率が高くなる。

以上説明したように本実施形態のアレイ基板（アクティブマトリクス基板）２１は、第１金属膜（第１導電膜）Ｆ１からなり、第１方向に沿って延び、第１方向と交差する第２方向に間隔を空けて配される複数の第１配線に含まれるゲート配線２６と、第１金属膜Ｆ１の上層側に配されるゲート絶縁膜（第１絶縁膜）Ｆ２と、ゲート絶縁膜Ｆ２の上層側に配される第２金属膜（第２導電膜）Ｆ４からなり、第１方向と交差する第２方向に沿って延び、複数の第１配線に含まれる複数のゲート配線２６に対して、間にゲート絶縁膜Ｆ２を介して交差する第２配線に含まれるタッチ配線３１と、第１金属膜Ｆ１のうちの第１配線に含まれるゲート配線２６とは別の部分からなり、第２方向に沿って延び、第２配線に含まれるタッチ配線３１に対して、間にゲート絶縁膜Ｆ２を介して少なくとも一部が重畳し、第２方向に第１配線に含まれるゲート配線２６を挟むよう配される複数の第３配線に含まれるサブ配線３２と、第２金属膜Ｆ４の上層側に配される第１層間絶縁膜（第２絶縁膜）Ｆ５と、第１層間絶縁膜Ｆ５よりも上層側に配され、複数の第１配線のうちの一部の第１配線に含まれるゲート配線２６に対して、間にゲート絶縁膜Ｆ２及び第１層間絶縁膜Ｆ５を介して交差し、第１配線に含まれるゲート配線２６を挟む２つの第３配線に含まれる２つのサブ配線３２に接続される第１接続電極（第１接続部）３３と、第１層間絶縁膜Ｆ５よりも上層側に配され、第１接続電極３３が交差する第１配線に含まれるゲート配線２６とは別の第１配線に含まれるゲート配線２６に対して、間にゲート絶縁膜Ｆ２及び第１層間絶縁膜Ｆ５を介して交差し、第１接続電極３３に接続される第３配線に含まれるサブ配線３２と第２配線に含まれるタッチ配線３１とに接続される第２接続電極（第２接続部）３４と、を備える。

このように、第２配線に含まれるタッチ配線３１は、第１接続電極３３及び第２接続電極３４を介して２つの第３配線に含まれる２つのサブ配線３２に対して電気的に接続される。これにより、第２配線に含まれるタッチ配線３１に係る配線抵抗の低減が図られる。また、第１金属膜Ｆ１のうちの第１配線に含まれるゲート配線２６とは別の部分からなる第３配線に含まれるサブ配線３２は、第２配線に含まれるタッチ配線３１に対して、間にゲート絶縁膜Ｆ２を介して少なくとも一部が重畳するよう配される。これにより、配線が存在しない範囲の拡張が図られる。なお、第３配線に含まれるサブ配線３２は、第１配線に含まれるゲート配線２６とは上記のように非重畳の配置とされることで短絡が避けられている。

第１接続電極３３は、第１配線に含まれるゲート配線２６を挟む２つの第３配線に含まれる２つのサブ配線３２に接続される。従って、第１接続電極３３と交差する第１配線に含まれるゲート配線２６付近において第１接続電極３３の接続箇所は２箇所となる。第２接続電極３４は、第１接続電極３３に接続された第３配線に含まれるサブ配線３２と第２配線に含まれるタッチ配線３１とに接続される。従って、第２接続電極３４と交差する第１配線に含まれるゲート配線２６付近において第２接続電極３４の接続箇所は２箇所となる。このように各ゲート配線２６付近に存在する接続箇所の数が２つずつとなっているので、従来のように各ゲート配線付近に接続箇所である接触口が３つずつの場合に比べると、各ゲート配線２６付近に存在する接続箇所の数を削減することができる。接続箇所の数が削減されれば、接続箇所に起因する不具合が生じ難くなる。また、接続箇所に起因する不具合を避けるための対策が不要となる。

また、第１層間絶縁膜Ｆ５よりも上層側に配されるタッチ電極（位置検出電極）３０と、第２方向に沿って延び、タッチ電極３０に接続されるタッチ配線（位置検出配線）３１と、を備え、第２配線には、タッチ配線３１が含まれる。このようにすれば、第２配線に含まれるタッチ配線３１の配線抵抗が低減される。これにより、タッチ配線３１によってタッチ電極３０に供給される信号に鈍りが生じ難くなる。従って、位置検出感度が向上する。

また、複数の第１配線には、タッチ配線３１が接続されるタッチ電極３０に対して重畳し、タッチ配線３１に対して、間にゲート絶縁膜Ｆ２を介して交差する第１配線であるゲート配線２６が含まれ、第１層間絶縁膜Ｆ５よりも上層側に配され、タッチ電極３０に対して重畳し、タッチ配線３１に対して交差する第１配線であるゲート配線２６に対して、間にゲート絶縁膜Ｆ２及び第１層間絶縁膜Ｆ５を介して交差し、タッチ配線３１とタッチ電極３０とに接続される第３接続電極（第３接続部）３５を備える。このようにすれば、タッチ配線３１に伝送される信号は、第３接続電極３５を介してタッチ電極３０に供給される。第３接続電極３５は、第１接続電極３３及び第２接続電極３４と同様に、第１配線であるゲート配線２６に対して間にゲート絶縁膜Ｆ２及び第１層間絶縁膜Ｆ５を介して交差するよう配されている。従って、第３接続電極３５に対するタッチ配線３１及びタッチ電極３０の各接続箇所が、第１接続電極３３に対する２つの第３配線に含まれる２つのサブ配線３２の各接続箇所と、第２接続電極３４に対する第２配線に含まれるタッチ配線３１及び第３配線に含まれるサブ配線３２の各接続箇所と、に近似した配置となる。これにより、第３接続電極３５の接続箇所が目立ち難くなる。

また、第１層間絶縁膜Ｆ５よりも下層側に配されるＴＦＴ（スイッチング素子）２３と、第１層間絶縁膜Ｆ５よりも上層側に配され、ＴＦＴ２３に接続される画素電極２４と、第１層間絶縁膜Ｆ５よりも上層側に配される第２層間絶縁膜（第３絶縁膜）Ｆ７と、を備え、タッチ電極３０は、第１透明電極膜Ｆ６からなり、画素電極２４は、第２透明電極膜Ｆ８からなり、タッチ電極３０に対して、間に第２層間絶縁膜Ｆ７を介して重畳するよう配され、第１接続電極３３及び第２接続電極３４は、第１透明電極膜Ｆ６及び第２透明電極膜Ｆ８のうちの第２層間絶縁膜Ｆ７の上層側に配される透明電極膜である第２透明電極膜Ｆ８の、画素電極２４とは別の部分からなる。画素電極２４及びタッチ電極３０のうちの第２層間絶縁膜Ｆ７の上層側に配される電極を接続対象物（ＴＦＴ２３またはタッチ配線３１）に接続するには、例えば接続対象物との間に介在する第２層間絶縁膜Ｆ７に開口を設けることが考えられる。同様に、第１接続電極３３及び第２接続電極３４を接続対象となる配線に接続するには、例えば接続対象となる配線との間に介在する絶縁膜に開口を設けることが考えられる。ここで、第１接続電極３３及び第２接続電極３４は、第１透明電極膜Ｆ６及び第２透明電極膜Ｆ８のうちの第２層間絶縁膜Ｆ７の上層側に配される透明電極膜である第２透明電極膜Ｆ８の、画素電極２４とは別の部分からなる。従って、第１接続電極３３及び第２接続電極３４を接続対象となる配線に接続するための開口と、画素電極２４及びタッチ電極３０のうちの第２層間絶縁膜Ｆ７の上層側に配される電極を接続対象物に接続するための開口と、を少なくとも第２層間絶縁膜Ｆ７に一括して設けることが可能となる。これにより、製造が容易となる。画素電極２４は、タッチ電極３０に比べると、形成範囲が限定的である。従って、第２透明電極膜Ｆ８のうちの画素電極２４とは別の部分によって第１接続電極３３及び第２接続電極３４を構成すれば、画素電極２４の形成範囲を縮小させることなく、第１接続電極３３及び第２接続電極３４を設置することが可能となる。

また、ＴＦＴ２３と、ＴＦＴ２３に接続される画素電極２４と、第１方向に沿って延在し、ＴＦＴ２３に接続されるゲート配線（走査配線）２６と、第２方向に沿って延在し、ＴＦＴ２３に接続されるソース配線（信号配線）２７と、を備え、第１配線には、ゲート配線２６が含まれ、ソース配線２７は、第２金属膜Ｆ４のうちの第２配線に含まれるタッチ配線３１とは別の部分からなり、タッチ配線３１に対して第１方向に間隔を空けて並ぶよう配される。ＴＦＴ２３は、ゲート配線２６により供給される信号に基づいて駆動されると、画素電極２４がソース配線２７に供給される信号に基づく電位に充電される。ソース配線２７が第２金属膜Ｆ４のうちの第２配線に含まれるタッチ配線３１とは別の部分からなるので、当該アレイ基板２１におけるレイヤ数が削減される。その反面、ソース配線２７とタッチ配線３１とが第１方向に間隔を空けて並ぶ配置となるため、配線が存在しない範囲が縮小される問題が生じる。その点、第２配線に含まれるタッチ配線３１は、第１接続電極３３及び第２接続電極３４によって第３配線に含まれるサブ配線３２に接続されることで配線抵抗の低減が図られている。これにより、タッチ配線３１の線幅を狭くしても配線抵抗が十分に低く保たれるので、配線が存在しない範囲を十分に確保することができる。

また、第１金属膜Ｆ１のうちの第１配線に含まれるゲート配線２６とは別の部分からなり、第２方向に沿って延び、第２配線に含まれるタッチ配線３１に対してゲート絶縁膜Ｆ２を介して少なくとも一部が重畳する第１ダミー配線（ダミー配線）３６を備え、第１ダミー配線３６は、第２接続電極３４と交差する第１配線であるゲート配線２６を、第２方向に、第２接続電極３４に接続される第３配線に含まれるサブ配線３２との間で挟むよう配され、第２接続電極３４とは非接続とされる。このようにすれば、第１ダミー配線３６は、第２接続電極３４とは非接続であるため、第２配線に含まれるタッチ配線３１の低抵抗化に寄与することがない。しかし、第１ダミー配線３６は、第３配線に含まれるサブ配線３２と同様の構成であることから、自身よりも上層側の各膜の凹凸形状を、第３配線に含まれるサブ配線３２よりも上層側の各膜の凹凸形状と同様にすることができる。これにより、第１金属膜Ｆ１よりも上層側の各膜Ｆ２～Ｆ８のカバレッジを良好に保つことができる。また、配向膜に光配向処理を行う場合には、サブ配線３２付近と第１ダミー配線３６付近とで配向処理に差異が生じ難くなる。

また、第２接続電極３４は、自身が接続される第３配線に含まれるサブ配線３２との間に第２方向に第１配線であるゲート配線２６を挟んだ位置にて第２配線に含まれるタッチ配線３１に接続される。このようにすれば、第２接続電極３４と第２配線に含まれるタッチ配線３１及び第３配線に含まれるサブ配線３２との接続箇所が、第１配線であるゲート配線２６を挟む配置となる。当該配置は、第１接続電極３３と２つの第３配線に含まれる２つのサブ配線３２との接続箇所が第１配線であるゲート配線２６を挟む配置となるのに近似する。従って、第２接続電極３４の接続箇所が目立ち難くなる。

また、本実施形態に係る液晶パネル（表示装置）１０は、上記記載のアレイ基板２１と、アレイ基板２１に対向するよう配されるＣＦ基板（対向基板）２０と、を備える。このような液晶パネル１０によれば、接続箇所に起因する不具合が生じ難くなり、接続箇所に起因する不具合を避けるための対策が不要となる。これにより、表示品位の向上が図られ、開口率の向上が図られる。

＜実施形態２＞
実施形態２を図２１によって説明する。この実施形態２では、第２接続配線（第２配線、接続配線）３９などを追加した場合を示す。なお、上記した実施形態１と同様の構造、作用及び効果について重複する説明は省略する。

本実施形態に係るアレイ基板１２１には、図２１に示すように、タッチ電極１３０と重畳するよう配され、重畳するタッチ電極１３０に接続される第２接続配線（第２配線、接続配線）３９が設けられている。図２１は、アレイ基板１２１におけるタッチ電極１３０、タッチ配線１３１、サブ配線１３２及び第２接続配線３９などの接続態様を概略的に示した平面図である。図２１では、Ｙ軸方向に並ぶ３つのタッチ電極１３０のうち、Ｙ軸方向の中央のタッチ電極１３０が、左端に示されたタッチ配線１３１に接続されている。図２１では、Ｙ軸方向に並ぶ３つのタッチ電極１３０のうち、下のタッチ電極１３０が、左右方向の中央に示されたタッチ配線１３１に接続されている。なお、図２１においてＹ軸方向に並ぶ３つのタッチ電極１３０のうち、上のタッチ電極１３０には、図２１では図示が省略されたタッチ配線１３１に接続されている。図２１では、見やすさを担保するため、ゲート配線１２６、画素電極１２４、タッチ配線１３１、サブ配線１３２及び第２接続配線３９の設置数を、実際の製品での設置数から間引いている。また、図２１では、図１０と同様に、各配線１３１，１３２，３９の平面形状や画素電極１２４の外形などを簡略化して図示している。

第２接続配線３９は、ソース配線２７及びタッチ配線１３１などと同じ第２金属膜Ｆ４からなる（図１２を参照）。つまり、第２接続配線３９は、第２金属膜Ｆ４のうちソース配線２７及びタッチ配線１３１などとは別の部分からなる。第２接続配線３９は、タッチ配線１３１に接続されたタッチ電極１３０に対してＹ軸方向のドライバ側（図２１の下側）とは反対側（図２１の上側）に位置するタッチ電極１３０に対して重畳するよう配されている。第２接続配線３９は、タッチ電極１３０に接続されたタッチ配線１３１と、Ｘ軸方向の配置が一致している。つまり、第２接続配線３９は、タッチ電極１３０に接続されたタッチ配線１３１の、Ｙ軸方向のドライバ側とは反対側への延長線上に位置している。第２接続配線３９は、タッチ配線１３１と同様に、ジグザグ状に繰り返し屈曲されつつも概ねＹ軸方向に沿って延在する。第２接続配線３９は、タッチ配線１３１と同様に、Ｘ軸方向に画素電極１２４とソース配線２７との間に挟まれた配置であり、詳しい説明は省略する（図２を参照）。第２接続配線３９は、Ｙ軸方向の形成範囲が、重畳するタッチ電極１３０の同形成範囲である点で、タッチ配線１３１とは相違する。そして、第２接続配線３９は、Ｙ軸方向の両端側部分が、重畳するタッチ電極１３０に対して接続されている。

アレイ基板１２１には、第２接続配線３９とタッチ電極１３０とに接続される第４接続電極（第４接続部）４０が設けられている。第４接続電極４０は、画素電極１２４、第１接続電極１３３、第２接続電極１３４及び第３接続電極１３５と同じ第２透明電極膜Ｆ８からなる（図１２を参照）。つまり、第４接続電極４０は、第２透明電極膜Ｆ８のうちの画素電極１２４、第１接続電極１３３、第２接続電極１３４及び第３接続電極１３５とは別の部分からなる。第４接続電極４０は、各接続電極１３３～１３５と同様に、Ｙ軸方向に沿って延在し、第１金属膜Ｆ１からなるゲート配線１２６に対して交差する（図１２を参照）。第４接続電極４０と交差するゲート配線１２６は、第２金属膜Ｆ４からなる第２接続配線３９に対して交差し、第２接続配線３９が接続されるタッチ電極１３０に対して重畳する配置とされる。第４接続電極４０は、第２接続配線３９のうちのＹ軸方向の両端部とそれぞれ交差する２つのゲート配線１２６と交差するよう、２つが配されている。２つの第４接続電極４０の間の間隔は、タッチ電極１３０の一辺弱程度の長さとされる。

第４接続電極４０は、接続対象物が、タッチ配線１３１と同様の構成の第２接続配線３９とタッチ電極１３０とである。従って、第４接続電極４０の構成は、第３接続電極１３５の構成とほぼ同じとなっている。第４接続電極４０は、少なくとも一部がタッチ電極１３０に対して重畳するよう配されている。第４接続電極４０のうちＹ軸方向の両端部のうちの一方の端部が、第２接続配線３９に接続される第１コンタクト部を構成し、他方の端部が、タッチ電極１３０に接続される第２コンタクト部を構成する。第２接続配線３９は、第４接続電極４０の第１コンタクト部に対して重畳する部分を有する。第２接続配線３９のうち、第４接続電極４０の第１コンタクト部と重畳する部分が、第４接続電極４０に接続される第１コンタクト部を構成する。第１層間絶縁膜Ｆ５及び第２層間絶縁膜Ｆ７のうち、第４接続電極４０の第１コンタクト部と、第２接続配線３９の第１コンタクト部と、の双方と重畳する位置には、第７コンタクトホールＣＨ７が開口して形成されている（図２０を参照）。第７コンタクトホールＣＨ７を通して第２接続配線３９と第４接続電極４０とが接続される。タッチ電極１３０は、第４接続電極４０の第２コンタクト部に対して重畳する部分を有する。タッチ電極１３０のうちの第４接続電極４０の第２コンタクト部との重畳部位が、第４接続電極４０の第２コンタクト部に接続される第２コンタクト部を構成する。第２層間絶縁膜Ｆ７のうち、第４接続電極４０の第２コンタクト部と、タッチ電極１３０の第２コンタクト部と、の双方と重畳する位置には、第８コンタクトホールＣＨ８が開口して形成されている（図２０を参照）。第８コンタクトホールＣＨ８を通して第４接続電極４０とタッチ電極１３０とが接続される。

アレイ基板１２１には、第４接続電極４０とは非接続とされる第３ダミー配線４１が設けられている。第３ダミー配線４１は、サブ配線１３２及び第１ダミー配線１３６及び第２ダミー配線１３７と概ね同様の構成とされる。第３ダミー配線４１は、ゲート配線１２６などと同じ第１金属膜Ｆ１からなる。つまり、第３ダミー配線４１は、第１金属膜Ｆ１のうち、ゲート配線１２６、サブ配線１３２、第１ダミー配線１３６及び第２ダミー配線１３７などとは別の部分からなる。第３ダミー配線４１は、概ねＹ軸方向に沿って延在している。第３ダミー配線４１は、第２接続配線３９に対して大部分が平面に視て重畳するよう配されている。従って、第１金属膜Ｆ１からなる第３ダミー配線４１と、第２金属膜Ｆ４からなる第２接続配線３９と、の間には、ゲート絶縁膜Ｆ２が介在している（図２０を参照）。第３ダミー配線４１は、第４接続電極４０と交差するゲート配線１２６に対して図２１の下側に隣り合うよう配されている。第３ダミー配線４１のＹ軸方向の両端部は、第４接続電極４０の第１コンタクト部及び第２コンタクト部のそれぞれと重畳する。しかし、第３ダミー配線４１のＹ軸方向の両端部は、いずれも第４接続電極４０とは非接続とされる。

アレイ基板１２１には、上記した第４接続電極４０以外にも、第２接続配線３９に電気的に接続されるサブ配線１３２、第１接続電極１３３及び第２接続電極１３４が設けられている。サブ配線１３２は、第２接続配線３９に対して大部分が平面に視て重畳するよう配されている。従って、第１金属膜Ｆ１からなるサブ配線１３２と、第２金属膜Ｆ４からなる第２接続配線３９と、の間には、ゲート絶縁膜Ｆ２が介在している（図１２を参照）。第２接続電極１３４は、上記した２つの第４接続電極４０よりも第２接続配線３９のＹ軸方向の中央側に位置するよう、２つが配されている。２つの第２接続電極１３４は、２つの第４接続電極４０が交差する２つのゲート配線１２６に対して、Ｙ軸方向の中央側に間隔を空けて隣り合う２つのゲート配線１２６と交差するよう配される。第１接続電極１３３は、上記した２つの第２接続電極１３４よりも第２接続配線３９のＹ軸方向の中央側に位置するよう、複数が配されている。第１接続電極１３３は、２つの第２接続電極１３４が交差する２つのゲート配線１２６に対して、Ｙ軸方向の中央側に位置する全てのゲート配線１２６のそれぞれに対して交差するよう複数が配されている。サブ配線１３２は、各第１接続電極１３３と交差する各ゲート配線１２６をそれぞれＹ軸方向に挟むよう複数が配置されている。複数のサブ配線１３２は、上記した２つの第２接続電極１３４の間にＹ軸方向に挟まれ、１つの配線群を構成する。配線群を構成する複数のサブ配線１３２と、複数のサブ配線１３２に接続される複数の第１接続電極１３３と、が第１接続配線１３８を構成する。この第１接続配線１３８は、両端部が第２接続電極１３４によって第２接続配線３９に接続されている。第１接続配線１３８に接続された第２接続配線３９は、配線抵抗が低下し、冗長性が向上する。また、第３ダミー配線４１は、上記した２つの第４接続電極４０に対してＹ軸方向の中央側に隣り合うよう、２つが配されている。また、第１ダミー配線１３６は、上記した２つの第３ダミー配線４１のうちの下側の第３ダミー配線４１との間に、Ｙ軸方向にゲート配線１２６を挟んだ位置に配されている。

以上説明したように本実施形態によれば、タッチ電極１３０と重畳するよう配され、第２方向に沿って延在し、少なくとも両端側部分が重畳するタッチ電極１３０に接続される第２接続配線（接続配線）３９を備え、第２配線には、第２接続配線３９が含まれる。このようにすれば、第２配線に含まれる第２接続配線３９の配線抵抗が低減されることで、第２接続配線３９に接続されるタッチ電極１３０の抵抗分布に偏りが生じ難くなる。これにより、位置検出感度が向上する。

また、第１配線には、第２接続配線３９が接続されるタッチ電極１３０に対して重畳し、第２接続配線３９に対して、間にゲート絶縁膜Ｆ２を介して交差する第１配線であるゲート配線１２６が含まれ、第１層間絶縁膜Ｆ５よりも上層側に配され、タッチ電極１３０に対して重畳し、第２接続配線３９に対して交差する第１配線であるゲート配線１２６に対して、間にゲート絶縁膜Ｆ２及び第１層間絶縁膜Ｆ５を介して交差し、第２接続配線３９とタッチ電極１３０とに接続される第４接続電極（第４接続部）４０を備える。このようにすれば、第４接続電極４０は、第１接続電極１３３及び第２接続電極１３４と同様に、第１配線であるゲート配線１２６に対して、間にゲート絶縁膜Ｆ２及び第１層間絶縁膜Ｆ５を介して交差するよう配されている。従って、第４接続電極４０に対する第２接続配線３９及びタッチ電極１３０の各接続箇所が、第１接続電極１３３に対する２つの第３配線に含まれるサブ配線１３２の各接続箇所と、第２接続電極１３４に対する第２配線及び第３配線に含まれるタッチ配線１３１及びサブ配線１３２の各接続箇所と、に近似した配置となる。これにより、第４接続電極４０の接続箇所が目立ち難くなる。

また、複数の第１配線には、第２接続配線３９に対して、間にゲート絶縁膜Ｆ２を介して交差し、第２方向に間隔を空けて配される複数の第１配線であるゲート配線１２６が含まれ、複数の第３配線には、第２接続配線３９に対して、間にゲート絶縁膜Ｆ２を介して少なくとも一部が重畳するよう配される複数の第３配線であるサブ配線１３２が含まれ、第４接続電極４０には、第２接続配線３９のうちの第２方向の両端部とそれぞれ交差する２つの第１配線であるゲート配線１２６と交差する２つの第４接続電極４０が含まれ、第２接続電極１３４には、２つの第４接続電極４０よりも第２接続配線３９の第２方向の中央側に位置する２つの第２接続電極１３４が含まれ、第１接続電極１３３には、２つの第２接続電極１３４よりも第２接続配線３９の第２方向の中央側に位置する複数の第１接続電極１３３が含まれる。このようにすれば、第２接続配線３９は、２つの第４接続電極４０によりタッチ電極１３０に接続される両端部よりも中央側部分が、２つの第２接続電極１３４と複数の第１接続電極１３３とにより複数の第３配線であるサブ配線１３２に接続される。これにより、第２接続配線３９の配線抵抗の低減が図られる。それに加え、第２接続配線３９に断線が生じた場合でも第３配線であるサブ配線１３２、第１接続電極１３３及び第２接続電極１３４によって冗長化が図られる。

＜実施形態３＞
実施形態３を図２２から図２７によって説明する。この実施形態３では、上記した実施形態１から液晶パネル２１０の外形などを変更したものを示す。なお、上記した実施形態２と同様の構造、作用及び効果について重複する説明は省略する。

図２２は、液晶パネル２１０のＹ軸方向の端部付近の構成を示す平面図である。図２２では、見やすさを担保するため、ゲート配線２２６及びソース配線２２７の一部を代表して図示し、他の構成（ＴＦＴ２２３、画素電極２２４及びタッチ配線２３１など）に関する図示を省略している。また、図２２では、表示領域ＡＡの外形を太い一点鎖線にて図示している。本実施形態に係る液晶パネル２１０の外形には、図２２に示すように、Ｙ軸方向のドライバ１１（図１を参照）とは反対側の端部に、ノッチ部４２及び曲線状部４３が含まれている。つまり、液晶パネル２１０は、外形が非矩形状（異形状）となっている。ノッチ部４２は、液晶パネル２１０の上記した端部のうち、Ｘ軸方向の中央側部分を、図２２の上向き（ドライバ１１とは反対向き）に開口させ、平面に視て凹ませるよう形成されている。ノッチ部４２によって生じた切り欠き空間には、カメラやスピーカなどのデバイスを配置することが可能である。曲線状部４３は、液晶パネル２１０の上記した端部のうち、Ｘ軸方向の両角位置に２つが配されている。曲線状部４３は、液晶パネル２１０のうち、Ｙ軸方向のドライバ１１とは反対側の端部に設けられていてもよい。液晶パネル２１０は、各角部が丸められた外形となっている。液晶パネル２１０の表示領域（配置領域）ＡＡは、液晶パネル２１０の外形に倣った平面形状とされる。つまり、表示領域ＡＡの外形は、液晶パネル２１０の外形に含まれるノッチ部４２及び曲線状部４３が反映された形状であり、非矩形状（異形状）となっている。表示領域ＡＡの外形には、ノッチ部ＡＡ１及び曲線状部ＡＡ２が含まれる。液晶パネル２１０の外形に含まれるノッチ部４２及び曲線状部４３は、非表示領域（非配置領域）ＮＡＡの外形にも反映されている。画素電極２２４に接続されるＴＦＴ２２３は、実施形態１にて説明した通り、表示領域ＡＡには配置されるものの、非表示領域ＮＡＡには非配置とされる。従って、表示領域ＡＡは、画素電極２２４に接続されるＴＦＴ２２３が配置される配置領域であり、非表示領域ＮＡＡは、画素電極２２４に接続されるＴＦＴ２２３が非配置とされる非配置領域である。

ゲート配線２２６には、図２２に示すように、画素電極２２４に接続されるＴＦＴ２２３が非配置とされる非表示領域ＮＡＡを通る距離が異なる２種類が存在する。すなわち、ゲート配線２２６には、表示領域ＡＡ及び非表示領域ＮＡＡを通る第１ゲート配線（第１走査配線）２２６αと、表示領域ＡＡ及び非表示領域ＮＡＡを通り、第１ゲート配線２２６αよりも非表示領域ＮＡＡを通る距離が短い第２ゲート配線（第２走査配線）２２６βと、が含まれる。Ｙ軸方向に並ぶ複数のゲート配線２２６のうち、Ｙ軸方向に図２２の上側（ノッチ部４２及び曲線状部４３側）の端寄りに位置する複数が、第１ゲート配線２２６αとなっている。複数の第１ゲート配線２２６αには、Ｘ軸方向の両端部が非表示領域ＮＡＡに配されるのに加え、Ｘ軸方向の中央側部分が非表示領域ＮＡＡに配される第１ゲート配線２２６αが複数含まれる。中央側部分が非表示領域ＮＡＡに配される複数の第１ゲート配線２２６αの殆どは、中央側部分がノッチ部４２に沿って屈曲される。中央側部分が非表示領域ＮＡＡに配される複数の第１ゲート配線２２６αの一部（Ｙ軸方向の中央寄りに位置する第１ゲート配線２２６α）は、ノッチ部４２に沿って屈曲されない。複数の第１ゲート配線２２６αには、表示領域ＡＡの曲線状部ＡＡ２と交差する第１ゲート配線２２６αが複数含まれる。表示領域ＡＡの曲線状部ＡＡ２と交差する複数の第１ゲート配線２２６αの全てまたは殆どは、中央側部分が非表示領域ＮＡＡに配される。表示領域ＡＡの曲線状部ＡＡ２と交差する複数の第１ゲート配線２２６αには、中央側部分が非表示領域ＮＡＡに配されない第１ゲート配線２２６αが含まれていてもよい。

Ｙ軸方向に並ぶ複数のゲート配線２２６のうち、第１ゲート配線２２６α以外の全てが、図２２に示すように、第２ゲート配線２２６βとなっている。第２ゲート配線２２６βは、Ｘ軸方向の両端部が非表示領域ＮＡＡに配され、両端部以外の部分（中央側部分を含む）が全て表示領域ＡＡに配される。第２ゲート配線２２６βは、表示領域ＡＡの外形のうち、Ｙ軸方向に沿う直線状部ＡＡ３と交差し、曲線状部ＡＡ２と交差することがない。中央側部分が非表示領域ＮＡＡに配される第１ゲート配線２２６αは、第２ゲート配線２２６βに比べると、中央側部分が非表示領域ＮＡＡに配される分、非表示領域ＮＡＡを通る距離が長い。表示領域ＡＡの曲線状部ＡＡ２と交差する第１ゲート配線２２６αは、第２ゲート配線２２６βに比べると、ゲート回路部２１３から表示領域ＡＡに至るまでに非表示領域ＮＡＡを通る距離が長い。その理由は、ゲート回路部２１３から曲線状部ＡＡ２に至るまでのＸ軸方向に沿う直線距離が、ゲート回路部２１３から直線状部ＡＡ３に至るまでのＸ軸方向に沿う直線距離よりも長いためである。このように、第２ゲート配線２２６βは、いずれの第１ゲート配線２２６αと比べても、非表示領域ＮＡＡを通る距離が短くなっている。

一方、複数のソース配線２２７には、図２２に示すように、表示領域ＡＡのノッチ部ＡＡ１と交差するソース配線２２７が複数含まれる。ノッチ部ＡＡ１と交差するソース配線２２７は、表示領域ＡＡのうちのＸ軸方向の中央側部分に配され、ノッチ部ＡＡ１とＸ軸方向の配置が重なる関係とされる。ノッチ部ＡＡ１と交差するソース配線２２７は、ドライバ１１（図１を参照）とは反対側の端部が、非表示領域ＮＡＡに位置し、非表示領域ＮＡＡにて第１ゲート配線２２６αと交差する。複数のソース配線２２７には、表示領域ＡＡの曲線状部ＡＡ２とＸ軸方向の配置が重なる関係のソース配線２２７が複数含まれる。曲線状部ＡＡ２とＸ軸方向の配置が重なる関係のソース配線２２７は、表示領域ＡＡのうち、Ｘ軸方向の両端側部分に配される。曲線状部ＡＡ２とＸ軸方向の配置が重なる関係のソース配線２２７は、Ｙ軸方向の上側（ドライバ１１とは反対側）の端部が、非表示領域ＮＡＡに位置することがない。つまり、曲線状部ＡＡ２とＸ軸方向の配置が重なる関係の複数のソース配線２２７は、Ｙ軸方向の長さが、Ｘ軸方向の配置に応じて異なる。例えば、Ｘ軸方向の端に位置するソース配線２２７は、Ｙ軸方向の長さが最短である。曲線状部ＡＡ２とＸ軸方向の配置が重なる関係のソース配線２２７は、表示領域ＡＡにて第１ゲート配線２２６αと交差する。曲線状部ＡＡ２とＸ軸方向の配置が重なる関係の複数のソース配線２２７は、交差する第１ゲート配線２２６αの数がＸ軸方向の配置に応じて異なる。例えば、Ｘ軸方向の端に位置するソース配線２２７は、交差する第１ゲート配線２２６αの数が最小である。なお、図２２では図示が省略されたタッチ配線２３１とゲート配線２２６との関係も、上記したソース配線２２７とゲート配線２２６との関係と同様である。

図２３は、アレイ基板２２１のうち、ノッチ部４２付近を拡大した平面図である。図２４は、アレイ基板２２１のうち、曲線状部４３付近を拡大した平面図である。図２３及び図２４では、見やすさを担保するため、ゲート配線２２６、ソース配線２２７及びタッチ配線２３１の一部を代表して図示し、他の構成（ドレイン電極２２３Ｃ、チャネル部２３Ｄ及び画素電極２２４など）に関する図示を省略している。また、図２３及び図２４では、表示領域ＡＡの外形を太い一点鎖線にて図示している。第１ゲート配線２２６αのうちの非表示領域ＮＡＡを通るＸ軸方向の中央側部分は、図２３に示すように、ゲート電極２２３Ａを構成する部分を有さない。従って、第１ゲート配線２２６αのうちの非表示領域ＮＡＡを通る中央側部分は、線幅がほぼ一定とされる。一方、第２ゲート配線２２６βのＸ軸方向の中央側部分は、表示領域ＡＡを通るので、ゲート電極２２３Ａを構成する部分を有する。従って、第２ゲート配線２２６βの中央側部分は、ゲート電極２２３Ａを構成する部分が他の部分よりも幅広となるよう、線幅が途中で変化している。以上の構成によれば、表示領域ＡＡのノッチ部ＡＡ１と交差するソース配線２２７は、第１ゲート配線２２６αとの重畳面積が、第２ゲート配線２２６βとの重畳面積よりも小さい。

一方、第１ゲート配線２２６αの端側部分は、図２４に示すように、第２ゲート配線２２６βの端側部分に比べると、非表示領域ＮＡＡを通る距離が長い。従って、第１ゲート配線２２６αは、第２ゲート配線２２６βに比べると、交差するソース配線２２７の数が少ない。さらには、複数の第１ゲート配線２２６αのうち、図２４の上側（ドライバ１１から遠い側）に位置する第１ゲート配線２２６αは、図２４の下側（ドライバ１１に近い側）に位置する第１ゲート配線２２６αに比べると、交差するソース配線２２７の数が少ない。

以上の説明から、図２３及び図２４に示すように、ゲート配線２２６とソース配線２２７との重畳面積の和に関して第１ゲート配線２２６αと第２ゲート配線２２６βとを比べると、後者に係る重畳面積の和が前者に係る重畳面積の和よりも大きい。このことから、第２ゲート配線２２６βとソース配線２２７との間に形成される寄生容量が、第１ゲート配線２２６αとソース配線２２７との間に形成される寄生容量よりも大きい。

本実施形態では、上記のように第１ゲート配線２２６αと第２ゲート配線２２６βとの間に生じる寄生容量の差を緩和すべく、図２５から図２７に示される特徴構造を備えている。図２５は、アレイ基板２２１において第１ゲート配線２２６αと交差する第２接続配線２３９を示す平面図である。図２５では、第２金属膜Ｆ４のパターンを選択的に網掛け状にして示す。図２６は、アレイ基板２２１において第２ゲート配線２２６βと交差する第２接続配線２３９を示す平面図である。図２６では、第２金属膜Ｆ４のパターンを選択的に網掛け状にして示す。図２７は、アレイ基板２２１において第１ゲート配線２２６αと交差する第１接続電極２３３を示す平面図である。図２７では、第２透明電極膜Ｆ８のパターンを選択的に網掛け状にして示す。

第１ゲート配線２２６αと交差する第２接続配線２３９は、図２５に示すように、第１ゲート配線２２６αと交差する部分が、他の部分よりも幅広となるよう構成される。詳しくは、第２接続配線２３９のうち、第１ゲート配線２２６αと交差する部分は、サブ配線２３２と重畳する部分よりも幅広であり、第２接続配線２３９の中で最も幅広とされる。このように、幅広部分２３９Ａを有する第２接続配線２３９は、幅広部分２３９Ａが第１ゲート配線２２６αと交差する。これに対し、第２ゲート配線２２６βと交差する第２接続配線２３９は、図２６に示すように、第２ゲート配線２２６βと交差する部分が、他の部分よりも幅狭となるよう構成される。詳しくは、第２接続配線２３９のうち、第２ゲート配線２２６βと交差する部分は、サブ配線２３２と重畳する部分よりも幅狭であり、第２接続配線２３９の中で最も幅狭とされる。このように、幅狭部分２３９Ｂを有する第２接続配線２３９は、幅狭部分２３９Ｂにおいて第２ゲート配線２２６βと交差する。以上の構成により、第１ゲート配線２２６αと第２接続配線２３９との重畳面積は、第２ゲート配線２２６βと第２接続配線２３９との重畳面積よりも大きい。これにより、互いに交差する第１ゲート配線２２６αと第２接続配線２３９との間に形成される寄生容量が、互いに交差する第２ゲート配線２２６βと第２接続配線２３９との間に形成される寄生容量よりも大きい。従って、第１ゲート配線２２６αとソース配線２２７との間に形成される寄生容量と、第２接続配線２３９と第１ゲート配線２２６αとの間に形成される寄生容量と、の和と、第２ゲート配線２２６βとソース配線２２７との間に形成される寄生容量と、第２接続配線２３９と第２ゲート配線２２６βとの間に形成される寄生容量と、の和と、に生じ得る差が軽減される。

第１ゲート配線２２６αと交差する第１接続電極２３３は、図２７に示すように、第１ゲート配線２２６αと交差する部分が、他の部分よりも幅広となるよう構成される。詳しくは、第１接続電極２３３のうち、第１ゲート配線２２６αと交差する部分は、各コンタクト部２３３Ａよりも幅広であり、第１接続電極２３３の中で最も幅広とされる。これに対し、第２ゲート配線２２６βと交差する第１接続電極２３３は、第２ゲート配線２２６βと交差する部分が、各コンタクト部２３３Ａよりも幅狭とされる（図１１を参照）。第１接続電極２３３の幅広部分２３３Ｂが第１ゲート配線２２６αと交差することで、第１ゲート配線２２６αと第１接続電極２３３との重畳面積は、第２ゲート配線２２６βと第１接続電極２３３との重畳面積よりも大きい。これにより、互いに交差する第１接続電極２３３と第１ゲート配線２２６αとの間に形成される寄生容量が、互いに交差する第１接続電極２３３と第２ゲート配線２２６βとの間に形成される寄生容量よりも大きい。ここで、幅広部分２３３Ｂを有する第１接続電極２３３が接続される２つのサブ配線２３２は、接続対象が第２接続配線２３９とされる。従って、第１ゲート配線２２６αとソース配線２２７との間に形成される寄生容量と、第２接続配線２３９と第１ゲート配線２２６αとの間に形成される寄生容量と、の和と、第２ゲート配線２２６βとソース配線２２７との間に形成される寄生容量と、第２接続配線２３９と第２ゲート配線２２６βとの間に形成される寄生容量と、の和と、に生じ得る差が軽減される。

以上説明したように本実施形態によれば、ゲート電極（第１電極）２２３Ａ、ソース電極（第２電極）２２３Ｂ及びドレイン電極（第３電極）２２３Ｃを有するＴＦＴ２２３と、第１方向に沿って延在し、ゲート電極２２３Ａに接続されるゲート配線２２６と、第２方向に沿って延在し、ソース電極２２３Ｂに接続されるソース配線２２７と、ドレイン電極２２３Ｃに接続される画素電極２２４と、を備え、第１配線には、ゲート配線２２６が含まれ、ソース配線２２７は、第２金属膜Ｆ４のうちの第２配線に含まれる第２接続配線２３９とは別の部分からなり、ゲート電極２２３Ａは、ゲート配線２２６の一部により構成され、ソース電極２２３Ｂは、ソース配線２２７の一部により構成され、ゲート電極２２３Ａに対して、間にゲート絶縁膜Ｆ２を介して重畳するよう配され、ＴＦＴ２２３は、当該アレイ基板２２１の面内において部分的に非配置となるよう複数が配されることで、ＴＦＴ２２３が配置される表示領域（配置領域）ＡＡと、ＴＦＴ２２３が非配置とされる非表示領域（非配置領域）ＮＡＡと、を形成し、ゲート配線２２６には、表示領域ＡＡ及び非表示領域ＮＡＡを通る第１ゲート配線（第１走査配線）２２６αと、表示領域ＡＡ及び非表示領域ＮＡＡを通り、第１ゲート配線２２６αよりも非表示領域ＮＡＡを通る距離が短い第２ゲート配線（第２走査配線）２２６βと、が含まれ、第１ゲート配線２２６αと第２配線に含まれる第２接続配線２３９との重畳面積は、第２ゲート配線２２６βと第２配線に含まれる第２接続配線２３９との重畳面積よりも大きい。

このようにすれば、ＴＦＴ２２３は、ゲート配線２２６により供給される信号に基づいて駆動されると、画素電極２２４がソース配線２２７に供給される信号に基づく電位に充電される。第２ゲート配線２２６βは、第１ゲート配線２２６αに比べると、ＴＦＴ２２３が非配置とされる非表示領域ＮＡＡを通る距離が短い。これに対し、表示領域ＡＡに配置されて非表示領域ＮＡＡには非配置とされるＴＦＴ２２３を構成するゲート電極２２３Ａは、ゲート配線２２６の一部により構成され、例えばゲート配線２２６を部分的に拡幅して形成される。このため、ゲート配線２２６とソース配線２２７との重畳面積の和に関して第１ゲート配線２２６αと第２ゲート配線２２６βとを比べると、後者に係る重畳面積の和が前者に係る重畳面積の和よりも大きい。このことから、第２ゲート配線２２６βとソース配線２２７との間に形成される寄生容量が、第１ゲート配線２２６αとソース配線２２７との間に形成される寄生容量よりも大きい。これに対し、第１ゲート配線２２６αと第２配線に含まれる第２接続配線２３９との重畳面積は、第２ゲート配線２２６βと第２配線に含まれる第２接続配線２３９との重畳面積よりも大きくされる。これにより、第１ゲート配線２２６αと第２配線に含まれる第２接続配線２３９との間に形成される寄生容量が、第２ゲート配線２２６βと第２配線に含まれる第２接続配線２３９との間に形成される寄生容量よりも大きい。従って、第１ゲート配線２２６αとソース配線２２７との間に形成される寄生容量と、第２配線に含まれる第２接続配線２３９と第１ゲート配線２２６αとの間に形成される寄生容量と、の和と、第２ゲート配線２２６βとソース配線２２７との間に形成される寄生容量と、第２配線に含まれる第２接続配線２３９と第２ゲート配線２２６βとの間に形成される寄生容量と、の和と、に生じ得る差が軽減される。

また、ゲート電極２２３Ａ、ソース電極２２３Ｂ及びドレイン電極２２３Ｃを有するＴＦＴ２２３と、第１方向に沿って延在し、ゲート電極２２３Ａに接続されるゲート配線２２６と、第２方向に沿って延在し、ソース電極２２３Ｂに接続されるソース配線２２７と、ドレイン電極２２３Ｃに接続される画素電極２２４と、を備え、第１配線には、ゲート配線２２６が含まれ、ソース配線２２７は、第２金属膜Ｆ４のうちの第２配線に含まれる第２接続配線２３９とは別の部分からなり、ゲート電極２２３Ａは、ゲート配線２２６の一部により構成され、ソース電極２２３Ｂは、ソース配線２２７の一部により構成され、ゲート電極２２３Ａに対して、間にゲート絶縁膜Ｆ２を介して重畳するよう配され、ＴＦＴ２２３は、当該アレイ基板２２１の面内において部分的に非配置となるよう複数が配されることで、ＴＦＴ２２３が配置される表示領域ＡＡと、ＴＦＴ２２３が非配置とされる非表示領域ＮＡＡと、を形成し、ゲート配線２２６には、表示領域ＡＡ及び非表示領域ＮＡＡを通る第１ゲート配線２２６αと、表示領域ＡＡ及び非表示領域ＮＡＡを通り、第１ゲート配線２２６αよりも非表示領域ＮＡＡを通る距離が短い第２ゲート配線２２６βと、が含まれ、第１ゲート配線２２６αを挟む２つの第３配線であるサブ配線２３２に接続される第１接続電極２３３と第１ゲート配線２２６αとの重畳面積は、第２ゲート配線２２６βを挟む２つの第３配線であるサブ配線２３２に接続される第１接続電極２３３と第２ゲート配線２２６βとの重畳面積よりも大きい。

このようにすれば、ＴＦＴ２２３は、ゲート配線２２６により供給される信号に基づいて駆動されると、画素電極２２４がソース配線２２７に供給される信号に基づく電位に充電される。第２ゲート配線２２６βは、第１ゲート配線２２６αに比べると、ＴＦＴ２２３が非配置とされる非表示領域ＮＡＡを通る距離が短い。これに対し、表示領域ＡＡに配置されて非表示領域ＮＡＡには非配置とされるＴＦＴ２２３を構成するゲート電極２２３Ａは、ゲート配線２２６の一部により構成され、例えばゲート配線２２６を部分的に拡幅して形成される。このため、ゲート配線２２６とソース配線２２７との重畳面積の和に関して第１ゲート配線２２６αと第２ゲート配線２２６βとを比べると、後者に係る重畳面積の和が前者に係る重畳面積の和よりも大きい。このことから、第２ゲート配線２２６βとソース配線２２７との間に形成される寄生容量が、第１ゲート配線２２６αとソース配線２２７との間に形成される寄生容量よりも大きい。これに対し、第１ゲート配線２２６αを挟む２つの第３配線であるサブ配線２３２に接続される第１接続電極２３３と第１ゲート配線２２６αとの重畳面積は、第２ゲート配線２２６βを挟む２つの第３配線であるサブ配線２３２に接続される第１接続電極２３３と第２ゲート配線２２６βとの重畳面積よりも大きくされる。これにより、第１ゲート配線２２６αを挟む２つの第３配線であるサブ配線２３２に接続される第１接続電極２３３と第１ゲート配線２２６αとの間に形成される寄生容量が、第２ゲート配線２２６βを挟む２つの第３配線であるサブ配線２３２に接続される第１接続電極２３３と第２ゲート配線２２６βとの間に形成される寄生容量よりも大きい。ここで、第３配線であるサブ配線２３２は、第２接続電極３４（図２１を参照）により第２配線に含まれる第２接続配線２３９に接続されている。従って、第１ゲート配線２２６αとソース配線２２７との間に形成される寄生容量と、第２配線に含まれる第２接続配線２３９と第１ゲート配線２２６αとの間に形成される寄生容量と、の和と、第２ゲート配線２２６βとソース配線２２７との間に形成される寄生容量と、第２配線に含まれる第２接続配線２３９と第２ゲート配線２２６βとの間に形成される寄生容量と、の和と、に生じ得る差が軽減される。

＜実施形態４＞
実施形態４を図２８によって説明する。この実施形態４では、上記した実施形態１から第２接続電極３３４の設置数を変更したものを示す。なお、上記した実施形態１と同様の構造、作用及び効果について重複する説明は省略する。

図２８は、アレイ基板３２１におけるタッチ電極３３０、タッチ配線３３１及びサブ配線３３２などの接続態様を概略的に示した平面図である。図２８に示されるタッチ配線３３１は、図２８の最も上に示されるタッチ電極３３０よりも上に位置するタッチ電極３３０に接続される。タッチ配線３３１を除いて、図２８にて図示される内容は、図１０と同様であり、見やすさを担保するために各構成を簡略化するなどしている。

本実施形態に係る第２接続電極３３４は、図２８に示すように、タッチ電極３３０のうちの、Ｙ軸方向の端部付近に加えて、Ｙ軸方向の中央付近にも配されている。詳しくは、タッチ電極３３０のＹ軸方向の中央付近には、一方の第２接続電極３３４αと他方の第２接続電極３３４βとが１つずつ配されている。一方の第２接続電極３３４α及び他方の第２接続電極３３４βは、タッチ電極３３０のＹ軸方向の中央付近にて、Ｙ軸方向に１つの画素電極３２４を挟む関係の２本のゲート配線３２６に対してそれぞれ交差するよう配される。一方の第２接続電極３３４αは、他方の第２接続電極３３４βに対して図２８の上側に位置する。従って、一方の第２接続電極３３４αは、一方の第２接続電極３３４αと交差するゲート配線３２６に対して図２８の上側に隣り合うサブ配線３３２に接続される。他方の第２接続電極３３４βは、他方の第２接続電極３３４βと交差するゲート配線３２６に対して図２８の下側に隣り合うサブ配線３３２に接続される。一方の第２接続電極３３４α及び他方の第２接続電極３３４βは、タッチ配線３３１のうち、各第２接続電極３３４α，３３４βと交差する２本のゲート配線３２６の間に挟まれた部分にそれぞれ接続される。タッチ電極３３０のＹ軸方向の中央付近に位置する一方の第２接続電極３３４αと、タッチ電極３３０のＹ軸方向の上側の端部付近に位置する他方の第２接続電極３３４βと、の間において、サブ配線３３２は、ゲート配線３２６とＹ軸方向に交互に並んでいる。これら２つの第２接続電極３３４α，３３４βの間に挟まれる複数のサブ配線３３２と、各サブ配線３３２に接続される複数の第１接続電極３３３と、が１本の第１接続配線３３８を構成する。同様に、タッチ電極３３０のＹ軸方向の中央付近に位置する他方の第２接続電極３３４βと、タッチ電極３３０のＹ軸方向の下側の端部付近に位置する一方の第２接続電極３３４αと、の間において、サブ配線３３２は、ゲート配線３２６とＹ軸方向に交互に並んでいる。これら２つの第２接続電極３３４α，３３４βの間に挟まれる複数のサブ配線３３２と、各サブ配線３３２に接続される複数の第１接続電極３３３と、が１本の第１接続配線３３８を構成する。このように、タッチ配線３３１のうち、１つのタッチ電極３３０を横切る部分には、２本の第１接続配線３３８が接続されている。２本の第１接続配線３３８に接続されたタッチ配線３３１は、実施形態１に比べて、冗長性がさらに向上する。なお、２本の第１接続配線３３８は、長さが、タッチ電極３３０の一辺の半分弱程度とされる。

＜実施形態５＞
実施形態５を図２９によって説明する。この実施形態５では、上記した実施形態１から第２接続電極４３４の配置を変更したものを示す。なお、上記した実施形態１と同様の構造、作用及び効果について重複する説明は省略する。

図２９は、アレイ基板４２１におけるタッチ電極４３０、タッチ配線４３１及びサブ配線４３２などの接続態様を概略的に示した平面図である。図２９に示されるタッチ配線４３１は、図２９の最も上に示されるタッチ電極４３０よりも上に位置するタッチ電極４３０に接続される。タッチ配線４３１を除いて、図２９にて図示される内容は、図１０と同様であり、見やすさを担保するために各構成を簡略化するなどしている。

本実施形態では、図２９に示すように、上記した実施形態１とは、一方の第２接続電極４３４αと、他方の第２接続電極４３４βと、の配置を逆転させている。詳しくは、他方の第２接続電極４３４βは、Ｙ軸方向に隣り合っていて、いずれも図２９のタッチ配線４３１とは接続されない２つのタッチ電極４３０を仕切る第１スリット４２５Ａ１を跨ぐよう配される。他方の第２接続電極４３４βは、第１スリット４２５Ａ１に配されるゲート配線４２６と交差するよう配される。一方の第２接続電極４３４αは、Ｙ軸方向に隣り合う２つのタッチ電極４３０を仕切る第１スリット４２５Ａ１に配されるゲート配線４２６に対して、図２９の上側に間隔を空けて隣り合うゲート配線４２６と交差するよう配される。第２接続電極４３４が図２９に示されるような配置であっても、実施形態１と同様の作用及び効果を得ることができる。

＜実施形態６＞
実施形態６を図３０によって説明する。この実施形態６では、上記した実施形態１から第２接続電極５３４の設置数を変更したものを示す。なお、上記した実施形態１と同様の構造、作用及び効果について重複する説明は省略する。

図３０は、アレイ基板５２１におけるドライバ５１１、タッチ電極５３０、タッチ配線５３１及びサブ配線５３２などの接続態様を概略的に示した平面図である。図３０にて図示される内容は、ドライバ５１１が図示される点を除いては、図１０と同様であり、見やすさを担保するために各構成を簡略化するなどしている。

本実施形態に係る第２接続電極５３４は、図３０に示すように、１本のタッチ配線５３１に対して２つの割合で接続されるよう設けられている。２つの第２接続電極５３４は、タッチ配線５３１のうち、ドライバ５１１に近い側の端部付近と、接続対象のタッチ電極５３０に近い側の端部付近と、にそれぞれ配される。詳しくは、２つの第２接続電極５３４に含まれる一方の第２接続電極５３４αは、ドライバ５１１とＹ軸方向に最も近いゲート配線５２６と交差するよう配される。一方の第２接続電極５３４αと交差するゲート配線５２６は、ドライバ５１１とＹ軸方向に最も近いタッチ電極５３０と重畳する。２つの第２接続電極５３４に含まれる他方の第２接続電極５３４βは、タッチ配線５３１の接続対象のタッチ電極５３０とＹ軸方向に２番目に近いゲート配線５２６と交差するよう配される。他方の第２接続電極５３４βと交差するゲート配線５２６は、タッチ配線５３１の接続対象のタッチ電極５３０と、Ｙ軸方向にドライバ５１１側に隣り合うタッチ電極５３０と、を仕切る第１スリット５２５Ａ１に配されるゲート配線５２６に対して、ドライバ５１１側に間隔を空けて隣り合う配置とされる。これら２つの第２接続電極５３４の間にＹ軸方向に挟まれる複数のサブ配線５３２は、２つの第２接続電極５３４と、複数の第１接続電極５３３と、に接続される。複数ずつのサブ配線５３２及び第１接続電極５３３は、１本の第１接続配線５３８を構成する。この第１接続配線５３８の長さは、タッチ電極５３０の一辺よりも長くなり、タッチ配線５３１がドライバ５１１から接続対象のタッチ電極５３０に至るまでの長さに近い値となる。実施形態１に記載の第１接続配線３８（図１０を参照）に比べると、第１接続配線５３８を構成するサブ配線５３２及び第１接続電極５３３の数がそれぞれ多く、第１ダミー配線５３６の数が少ない。従って、第１接続配線５３８に接続されるタッチ配線５３１の配線抵抗は、実施形態１に比べると、より低くなる。なお、本実施形態では、複数の第１接続電極５３３には、Ｙ軸方向に隣り合うタッチ電極５３０の間を仕切る第１スリット５２５Ａ１を跨ぐ第１接続電極５３３が含まれる。

＜実施形態７＞
実施形態７を図３１によって説明する。この実施形態７では、上記した実施形態１から第２接続電極６３４の接続対象をソース配線（第２配線）６２７に変更したものを示す。なお、上記した実施形態１と同様の構造、作用及び効果について重複する説明は省略する。

図３１は、アレイ基板６２１におけるソース配線６２７及びサブ配線６３２などの接続態様を概略的に示した平面図である。図３１にて図示される内容は、タッチ配線３１に代えてソース配線６２７が図示され、タッチ電極３０が不図示とされる点を除いて、図１０と同様であり、見やすさを担保するために各構成を簡略化するなどしている。

本実施形態に係るソース配線６２７には、図３１に示すように、第２接続電極６３４が接続されている。ソース配線６２７は、第２接続電極６３４に対して接続されるコンタクト部を有する。第２接続電極６３４は、ソース配線６２７とサブ配線６３２とに接続されている。サブ配線６３２は、ソース配線６２７に対して、間にゲート絶縁膜Ｆ２を介して重畳するよう配されている（図１２を参照）。一方の第２接続電極６３４α及び他方の第２接続電極６３４βは、Ｙ軸方向に間に複数ずつのサブ配線６３２及び第１接続電極６３３を挟むよう配される。一方の第２接続電極６３４α及び他方の第２接続電極６３４βの間に挟まれる複数ずつのサブ配線６３２及び第１接続電極６３３は、１本の第１接続配線６３８を構成する。ソース配線６２７には、複数本の第１接続配線６３８が接続される。これにより、ソース配線６２７の配線抵抗が低下し、冗長性が向上する。このようにソース配線６２７の配線抵抗の低下が図られるので、ソース配線６２７の線幅を狭くすることが可能となる。ソース配線６２７の線幅が狭くなれば、アレイ基板６２１の面内において配線が存在しない範囲、つまり画素ＰＸが配置される領域が拡張される。これにより、開口率が高くなる。なお、ソース配線６２７には、第３接続電極３５が非接続とされる。

＜実施形態８＞
実施形態８を図３２によって説明する。この実施形態８では、上記した実施形態１から共通配線（第２配線）４４を追加するなどしたものを示す。なお、上記した実施形態１と同様の構造、作用及び効果について重複する説明は省略する。

図３２は、アレイ基板７２１における共通配線４４などの接続態様を概略的に示した平面図である。図３２にて図示される内容は、タッチ配線３１に代えて共通配線４４が図示され、タッチ電極３０が不図示とされる点を除いて、図１０と同様であり、見やすさを担保するために各構成を簡略化するなどしている。

本実施形態に係るアレイ基板７２１には、図３２に示すように、共通電極２５（図４を参照）に接続される共通配線４４が設けられている。本実施形態に係るアレイ基板７２１では、共通電極２５が非分割構造であり、タッチ配線３１が非設置とされる。つまり、本実施形態に係る液晶パネル１０は、タッチパネル機能を有さない。共通配線４４は、共通電極２５に信号供給源（例えばドライバ１１）からの共通電位信号を供給する。共通配線４４は、第２金属膜Ｆ４（図４を参照）のうち、ソース配線２７などとは別の部分からなる。共通配線４４には、第２接続電極７３４及び第３接続電極７３５が接続されている。共通配線４４は、第２接続電極７３４に対して接続される第１コンタクト部と、第３接続電極７３５に対して接続される第２コンタクト部と、を有する。第３接続電極７３５は、共通電極２５と共通配線４４とに接続されている。

第２接続電極７３４は、共通配線４４とサブ配線７３２とに接続されている。サブ配線７３２は、共通配線４４に対して、間にゲート絶縁膜Ｆ２を介して重畳するよう配されている（図１２を参照）。一方の第２接続電極７３４α及び他方の第２接続電極７３４βは、Ｙ軸方向に間に複数ずつのサブ配線７３２及び第１接続電極７３３を挟むよう配される。一方の第２接続電極７３４α及び他方の第２接続電極７３４βの間に挟まれる複数ずつのサブ配線７３２及び第１接続電極７３３は、１本の第１接続配線７３８を構成する。共通配線４４には、複数本の第１接続配線７３８が接続される。これにより、共通配線４４の配線抵抗が低下し、冗長性が向上する。このように共通配線４４の配線抵抗の低下が図られるので、共通配線４４の線幅を狭くすることが可能となる。共通配線４４の線幅が狭くなれば、アレイ基板７２１の面内において配線が存在しない範囲、つまり画素ＰＸが配置される領域が拡張される。これにより、開口率が高くなる。

＜他の実施形態＞
本明細書が開示する技術は、上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も技術的範囲に含まれる。

（１）実施形態１から実施形態６の構成において、１本のタッチ配線３１，１３１，２３１，３３１，４３１，５３１に接続される第２接続電極３４，１３４，３３４，４３４，５３４の具体的な数は、図示以外にも適宜に変更可能である。１本のタッチ配線３１，１３１，２３１，３３１，４３１，５３１に接続される第２接続電極３４，１３４，３３４，４３４，５３４の数を多くするほど、冗長性を高める上で好適となる。

（２）実施形態２の構成において、１本の第２接続配線３９に接続される第２接続電極１３４の具体的な数は、図示以外にも適宜に変更可能である。１本の第２接続配線３９に接続される第２接続電極１３４の数を多くするほど、冗長性を高める上で好適となる。

（３）実施形態７の構成において、１本のソース配線６２７に接続される第２接続電極６３４の具体的な数は、図示以外にも適宜に変更可能である。１本のソース配線６２７に接続される第２接続電極６３４の数を多くするほど、冗長性を高める上で好適となる。

（４）実施形態８の構成において、１本の共通配線４４に接続される第２接続電極７３４の具体的な数は、図示以外にも適宜に変更可能である。１本の共通配線４４に接続される第２接続電極７３４の数を多くするほど、冗長性を高める上で好適となる。

（５）実施形態１から実施形態６の構成において、タッチ配線３１，１３１，２３１，３３１，４３１，５３１が接続されるタッチ電極３０，１３０，３３０，４３０，５３０と重畳する複数のゲート配線２６，１２６，２２６，３２６，４２６，５２６のいずれかに対して第１接続電極３３，１３３，２３３，３３３，５３３や第２接続電極３４，１３４，３３４，４３４，５３４が交差するよう配されてもよい。その場合、タッチ配線３１，１３１，２３１，３３１，４３１，５３１のうち、接続されるタッチ電極３０，１３０，３３０，４３０，５３０を通る部分に対する第１接続電極３３，１３３，２３３，３３３，５３３、第２接続電極３４，１３４，３３４，４３４，５３４及び第３接続電極３５，１３５の配置は、実施形態２に記載した第２接続配線３９に対する第１接続電極１３３、第２接続電極１３４及び第４接続電極４０の配置（図２１を参照）と同様にすることが可能であるが、それ以外の配置であってもよい。

（６）実施形態１から実施形態６の構成において、第２接続電極３４，１３４，３３４，４３４，５３４は、Ｙ軸方向に隣り合うタッチ電極３０，１３０，３３０，４３０，５３０の間を仕切る第１スリット２５Ａ１，４２５Ａ１，５２５Ａ１を跨ぐことがないよう配されてもよい。つまり、全ての第２接続電極３４，１３４，３３４，４３４，５３４が、タッチ電極３０，１３０，３３０，４３０，５３０と重畳するゲート配線２６，１２６，２２６，３２６，４２６，５２６と交差するよう配されてもよい。

（７）実施形態１から実施形態５の構成において、複数の第１接続電極３３，１３３，２３３，３３３には、Ｙ軸方向に隣り合うタッチ電極３０，１３０，３３０，４３０，５３０の間を仕切る第１スリット２５Ａ１，４２５Ａ１を跨ぐよう配される第１接続電極３３，１３３，２３３，３３３が含まれてもよい。

（８）実施形態１から実施形態６の構成において、複数のタッチ配線３１，１３１，２３１，３３１，４３１，５３１のうちの一部のタッチ配線３１，１３１，２３１，３３１，４３１，５３１に対して第２接続電極３４，１３４，３３４，４３４，５３４（第１接続配線）を接続し、残りのタッチ配線３１，１３１，２３１，３３１，４３１，５３１には、第２接続電極３４，１３４，３３４，４３４，５３４を非接続としてもよい。例えば、ドライバ１１，５１１から接続対象のタッチ電極３０，１３０，３３０，４３０，５３０までの距離が大きいタッチ配線３１，１３１，２３１，３３１，４３１，５３１には、第２接続電極３４，１３４，３３４，４３４，５３４を接続し、ドライバ１１，５１１から接続対象のタッチ電極３０，１３０，３３０，４３０，５３０までの距離が小さいタッチ配線３１，１３１，２３１，３３１，４３１，５３１には、第２接続電極３４，１３４，３３４，４３４，５３４を非接続とすることが可能である。ドライバ１１，５１１から接続対象のタッチ電極３０，１３０，３３０，４３０，５３０までの距離が大きいタッチ配線３１，１３１，２３１，３３１，４３１，５３１は、ドライバ１１，５１１から接続対象のタッチ電極３０，１３０，３３０，４３０，５３０までの距離が小さいタッチ配線３１，１３１，２３１，３３１，４３１，５３１よりも配線抵抗が高くなる傾向にあるから、第２接続電極３４，１３４，３３４，４３４，５３４を接続して配線抵抗の低下を好適に図ることができる。

（９）実施形態１から実施形態６の構成において、Ｘ軸方向についてのタッチ配線３１，１３１，２３１，３３１，４３１，５３１の配列間隔は、適宜に変更可能である。例えば、全てのソース配線２７，２２７に対して間隔を空けて隣り合うようタッチ配線３１，１３１，２３１，３３１，４３１，５３１が配されてもよい。

（１０）実施形態２の構成において、第２接続配線３９に電気的に接続される第１接続電極１３３、第２接続電極１３４及び第４接続電極４０の配置や設置数は、図示以外にも適宜に変更可能である。

（１１）実施形態３の構成において、幅広部分２３９Ａを有する第２接続配線２３９（図２５を参照）と、幅狭部分２３９Ｂを有する第２接続配線２３９（図２６を参照）と、幅広部分２３３Ｂを有する第１接続電極２３３（図２７を参照）と、のうち、いずれか１つまたは２つを省略することが可能である。

（１２）実施形態３の構成において、第１ゲート配線２２６αと交差するタッチ配線２３１のうち、第１ゲート配線２２６αと交差する部分を幅広形状としてもよい。

（１３）実施形態３の構成において、第１ゲート配線２２６αと交差する第２接続電極３４、第３接続電極３５及び第４接続電極４０の少なくとも１つのうち、第１ゲート配線２２６αと交差する部分を幅広形状としてもよい。

（１４）実施形態３の構成において、幅広部分２３３Ｂを有する第１接続電極２３３に接続される２つのサブ配線２３２は、接続対象がタッチ配線２３１であってもよい。

（１５）実施形態３の構成において、第２ゲート配線２２６βと交差するタッチ配線２３１のうち、第２ゲート配線２２６βと交差する部分を幅狭形状としてもよい。

（１６）実施形態３の構成において、第２ゲート配線２２６βと交差する第１接続電極２３３、第２接続電極３４、第３接続電極３５及び第４接続電極４０の少なくとも１つのうち、第２ゲート配線２２６βと交差する部分を幅狭形状としてもよい。

（１７）実施形態３の構成において、ソース配線２２７及びタッチ配線２３１は、表示領域ＡＡの曲線状部ＡＡ２よりも上側に突き抜けるよう配されてもよい。

（１８）実施形態３から実施形態６の構成を、実施形態２に記載された第２接続配線３９、実施形態７に記載されたソース配線６２７、及び実施形態８に記載された共通配線４４のいずれかにも適用可能である。

（１９）実施形態７の構成において、共通電極２５が非分割構造とされ、タッチ配線３１が非設置でもよい。

（２０）画素電極２４，１２４，２２４，３２４が第１透明電極膜Ｆ６により構成され、共通電極２５（タッチ電極３０，１３０，３３０，４３０，５３０）が第２透明電極膜Ｆ８により構成されてもよい。その場合、第１接続電極３３，１３３，２３３，３３３，５３３，６３３，７３３、第２接続電極３４，１３４，３３４，４３４，５３４，６３４，７３４及び第３接続電極３５，１３５，７３５は、第２透明電極膜Ｆ８のうちの共通電極２５とは別の部分により構成される。

（２１）第１接続電極３３，１３３，２３３，３３３，５３３，６３３，７３３、第２接続電極３４，１３４，３３４，４３４，５３４，６３４，７３４及び第３接続電極３５，１３５，７３５は、第１透明電極膜Ｆ６のうちの共通電極２５とは別の部分により構成されてもよい。

（２２）Ｙ軸方向に隣り合う２つの画素電極２４，１２４，２２４，３２４の間に、ゲート配線２６，１２６，２２６，３２６，４２６，５２６が２本挟まれるよう配されてもよい。それに伴い、ソース配線２７，２２７，６２７の設置数を削減することができる。その場合、Ｘ軸方向に隣り合う２つの画素電極２４，１２４，２２４，３２４の間にソース配線２７，２２７，６２７が非配置とされるスペースが生じるので、そのスペースを利用してタッチ配線３１，１３１，２３１，３３１，４３１，５３１を配置することが可能である。このような構成では、第１接続電極３３，１３３，２３３，３３３，５３３，６３３，７３３、第２接続電極３４，１３４，３３４，４３４，５３４，６３４，７３４、第３接続電極３５及び第４接続電極４０がそれぞれ２本ずつのゲート配線２６，１２６，２２６，３２６，４２６，５２６と交差することになる。

（２３）半導体膜Ｆ３は、ポリシリコン（ＬＴＰＳ）からなるようにすることも可能である。

（２４）液晶パネル１０の表示モードは、ＩＰＳモードなどであってもよい。

（２５）タッチパネルパターンは、自己容量方式以外にも相互容量方式であってもよい。

（２６）液晶パネル１０の平面形状は、縦長の長方形、正方形、円形、半円形、長円形、楕円形、台形などであってもよい。

（２７）液晶パネル１０は、透過型以外にも反射型や半透過型であってもよい。

（２８）液晶パネル１０以外の種類の表示パネル（有機ＥＬ（Electro Luminescence）表示パネルなど）やＥＰＤ（マイクロカプセル型電気泳動方式のディスプレイパネル）であってもよい。

（２９）表示パネル以外のデバイス（Ｘ線検出装置等）に備わるアレイ基板２１，１２１，２２１，３２１，４２１，５２１，６２１，７２１でもよい。

１０…液晶パネル（表示装置）、２０…ＣＦ基板（対向基板）、２１，１２１，２２１，３２１，４２１，５２１，６２１，７２１…アレイ基板（アクティブマトリクス基板）、２３，２２３…ＴＦＴ（スイッチング素子）、２３Ａ，２２３Ａ…ゲート電極（第１電極）、２３Ｂ，２２３Ｂ…ソース電極（第２電極）、２３Ｃ，２２３Ｃ…ドレイン電極（第３電極）、２４，１２４，２２４，３２４…画素電極、２６，１２６，２２６，３２６，４２６，５２６…ゲート配線（第１配線、走査配線）、２７，２２７，６２７…ソース配線（信号配線、第２配線）、３０，１３０，３３０，４３０，５３０…タッチ電極（位置検出電極）、３１，１３１，２３１，３３１，４３１，５３１…タッチ配線（第２配線、位置検出配線）、３２，１３２，２３２，３３２，４３２，５３２，６３２，７３２…サブ配線（第３配線）、３３，１３３，２３３，３３３，５３３，６３３，７３３…第１接続電極、３４，１３４，３３４，４３４，５３４，６３４，７３４…第２接続電極、３５，１３５，７３５…第３接続電極、３６，１３６，５３６…第１ダミー配線（ダミー配線）、３９，２３９…第２接続配線（第２配線、接続配線）、４０…第４接続電極、４４…共通配線（第２配線）、２２６α…第１ゲート配線（第１走査配線）、２２６β…第２ゲート配線（第２走査配線）、ＡＡ…表示領域（配置領域）、Ｆ１…第１金属膜（第１導電膜）、Ｆ２…ゲート絶縁膜（第１絶縁膜）、Ｆ４…第２金属膜（第２導電膜）、Ｆ５…第１層間絶縁膜（第２絶縁膜）、Ｆ６…第１透明電極膜、Ｆ７…第２層間絶縁膜（第３絶縁膜）、Ｆ８…第２透明電極膜、ＮＡＡ…非表示領域（非配置領域）

Claims (14)

1. 第１導電膜からなり、第１方向に沿って延び、前記第１方向と交差する第２方向に間隔を空けて配される複数の第１配線と、
   前記第１導電膜の上層側に配される第１絶縁膜と、
   前記第１絶縁膜の上層側に配される第２導電膜からなり、前記第２方向に沿って延び、複数の前記第１配線に対して、間に前記第１絶縁膜を介して交差する第２配線と、
   前記第１導電膜のうちの前記第１配線とは別の部分からなり、前記第２方向に沿って延び、前記第２配線に対して、間に前記第１絶縁膜を介して少なくとも一部が重畳し、前記第２方向に前記第１配線を挟むよう配される複数の第３配線と、
   前記第２導電膜の上層側に配される第２絶縁膜と、
   前記第２絶縁膜よりも上層側に配され、複数の前記第１配線のうちの一部の前記第１配線に対して、間に前記第１絶縁膜及び前記第２絶縁膜を介して交差し、前記第１配線を挟む２つの前記第３配線に接続される第１接続電極と、
   前記第２絶縁膜よりも上層側に配され、前記第１接続電極が交差する前記第１配線とは別の前記第１配線に対して、間に前記第１絶縁膜及び前記第２絶縁膜を介して交差し、前記第１接続電極に接続される前記第３配線と前記第２配線とに接続される第２接続電極と、を備えるアクティブマトリクス基板。
2. 前記第２絶縁膜よりも上層側に配される位置検出電極と、
   前記第２方向に沿って延び、前記位置検出電極に接続される位置検出配線と、を備え、
   前記第２配線には、前記位置検出配線が含まれる請求項１記載のアクティブマトリクス基板。
3. 複数の前記第１配線には、前記位置検出配線が接続される前記位置検出電極に対して重畳し、前記位置検出配線に対して、間に前記第１絶縁膜を介して交差する前記第１配線が含まれ、
   前記第２絶縁膜よりも上層側に配され、前記位置検出電極に対して重畳し、前記位置検出配線に対して交差する前記第１配線に対して、間に前記第１絶縁膜及び前記第２絶縁膜を介して交差し、前記位置検出配線と前記位置検出電極とに接続される第３接続電極を備える請求項２記載のアクティブマトリクス基板。
4. 前記第２絶縁膜よりも下層側に配されるスイッチング素子と、
   前記第２絶縁膜よりも上層側に配され、前記スイッチング素子に接続される画素電極と、
   前記第２絶縁膜よりも上層側に配される第３絶縁膜と、を備え、
   前記位置検出電極は、第１透明電極膜からなり、
   前記画素電極は、第２透明電極膜からなり、前記位置検出電極に対して、間に前記第３絶縁膜を介して重畳するよう配され、
   前記第１接続電極及び前記第２接続電極は、前記第１透明電極膜及び前記第２透明電極膜のうちの前記第３絶縁膜の上層側に配される透明電極膜の、前記位置検出電極または前記画素電極とは別の部分からなる請求項２または請求項３記載のアクティブマトリクス基板。
5. 前記第１接続電極及び前記第２接続電極は、前記第２透明電極膜のうちの前記画素電極とは別の部分からなる請求項４記載のアクティブマトリクス基板。
6. スイッチング素子と、
   前記スイッチング素子に接続される画素電極と、
   前記第１方向に沿って延在し、前記スイッチング素子に接続される走査配線と、
   前記第２方向に沿って延在し、前記スイッチング素子に接続される信号配線と、を備え、
   前記第１配線には、前記走査配線が含まれ、
   前記信号配線は、前記第２導電膜のうちの前記第２配線とは別の部分からなり、前記位置検出配線に対して前記第１方向に間隔を空けて並ぶよう配される請求項２から請求項５のいずれか１項に記載のアクティブマトリクス基板。
7. 前記位置検出電極と重畳するよう配され、前記第２方向に沿って延在し、少なくとも両端側部分が重畳する前記位置検出電極に接続される接続配線を備え、
   前記第２配線には、前記接続配線が含まれる請求項２から請求項６のいずれか１項に記載のアクティブマトリクス基板。
8. 前記第１配線には、前記接続配線が接続される前記位置検出電極に対して重畳し、前記接続配線に対して、間に前記第１絶縁膜を介して交差する前記第１配線が含まれ、
   前記第２絶縁膜よりも上層側に配され、前記位置検出電極に対して重畳し、前記接続配線に対して交差する前記第１配線に対して、間に前記第１絶縁膜及び前記第２絶縁膜を介して交差し、前記接続配線と前記位置検出電極とに接続される第４接続電極を備える請求項７記載のアクティブマトリクス基板。
9. 複数の前記第１配線には、前記接続配線に対して、間に前記第１絶縁膜を介して交差し、前記第２方向に間隔を空けて配される複数の前記第１配線が含まれ、
   複数の前記第３配線には、前記接続配線に対して、間に前記第１絶縁膜を介して少なくとも一部が重畳するよう配される複数の前記第３配線が含まれ、
   前記第４接続電極には、前記接続配線のうちの前記第２方向の両端部とそれぞれ交差する２つの前記第１配線と交差する２つの前記第４接続電極が含まれ、
   前記第２接続電極には、２つの前記第４接続電極よりも前記接続配線の前記第２方向の中央側に位置する２つの前記第２接続電極が含まれ、
   前記第１接続電極には、２つの前記第２接続電極よりも前記接続配線の前記第２方向の中央側に位置する複数の前記第１接続電極が含まれる請求項８記載のアクティブマトリクス基板。
10. 前記第１導電膜のうちの前記第１配線とは別の部分からなり、前記第２方向に沿って延び、前記第２配線に対して前記第１絶縁膜を介して少なくとも一部が重畳するダミー配線を備え、
    前記ダミー配線は、前記第２接続電極と交差する前記第１配線を、前記第２方向に、前記第２接続電極に接続される前記第３配線との間で挟むよう配され、前記第２接続電極とは非接続とされる請求項１から請求項９のいずれか１項に記載のアクティブマトリクス基板。
11. 前記第２接続電極は、自身が接続される前記第３配線との間に前記第２方向に前記第１配線を挟んだ位置にて前記第２配線に接続される請求項１から請求項１０のいずれか１項に記載のアクティブマトリクス基板。
12. 第１電極、第２電極及び第３電極を有するスイッチング素子と、
    前記第１方向に沿って延在し、前記第１電極に接続される走査配線と、
    前記第２方向に沿って延在し、前記第２電極に接続される信号配線と、
    前記第３電極に接続される画素電極と、を備え、
    前記第１配線には、前記走査配線が含まれ、
    前記信号配線は、前記第２導電膜のうちの前記第２配線とは別の部分からなり、
    前記第１電極は、前記走査配線の一部により構成され、
    前記第２電極は、前記信号配線の一部により構成され、前記第１電極に対して、間に前記第１絶縁膜を介して重畳するよう配され、
    前記スイッチング素子は、当該アクティブマトリクス基板の面内において部分的に非配置となるよう複数が配されることで、前記スイッチング素子が配置される配置領域と、前記スイッチング素子が非配置とされる非配置領域と、を形成し、
    前記走査配線には、前記配置領域及び前記非配置領域を通る第１走査配線と、前記配置領域及び前記非配置領域を通り、前記第１走査配線よりも前記非配置領域を通る距離が短い第２走査配線と、が含まれ、
    前記第１走査配線と前記第２配線との重畳面積は、前記第２走査配線と前記第２配線との重畳面積よりも大きい請求項１から請求項１１のいずれか１項に記載のアクティブマトリクス基板。
13. 第１電極、第２電極及び第３電極を有するスイッチング素子と、
    前記第１方向に沿って延在し、前記第１電極に接続される走査配線と、
    前記第２方向に沿って延在し、前記第２電極に接続される信号配線と、
    前記第３電極に接続される画素電極と、を備え、
    前記第１配線には、前記走査配線が含まれ、
    前記信号配線は、前記第２導電膜のうちの前記第２配線とは別の部分からなり、
    前記第１電極は、前記走査配線の一部により構成され、
    前記第２電極は、前記信号配線の一部により構成され、前記第１電極に対して、間に前記第１絶縁膜を介して重畳するよう配され、
    前記スイッチング素子は、当該アクティブマトリクス基板の面内において部分的に非配置となるよう複数が配されることで、前記スイッチング素子が配置される配置領域と、前記スイッチング素子が非配置とされる非配置領域と、を形成し、
    前記走査配線には、前記配置領域及び前記非配置領域を通る第１走査配線と、前記配置領域及び前記非配置領域を通り、前記第１走査配線よりも前記非配置領域を通る距離が短い第２走査配線と、が含まれ、
    前記第１走査配線を挟む２つの前記第３配線に接続される前記第１接続電極と前記第１走査配線との重畳面積は、前記第２走査配線を挟む２つの前記第３配線に接続される前記第１接続電極と前記第２走査配線との重畳面積よりも大きい請求項１から請求項１２のいずれか１項に記載のアクティブマトリクス基板。
14. 請求項１から請求項１３のいずれか１項に記載のアクティブマトリクス基板と、
    前記アクティブマトリクス基板に対向するよう配される対向基板と、を備える表示装置。

Images