CN116343667A - 显示面板 - Google Patents

显示面板 Download PDF

Info

Publication number
CN116343667A
CN116343667A CN202310325161.7A CN202310325161A CN116343667A CN 116343667 A CN116343667 A CN 116343667A CN 202310325161 A CN202310325161 A CN 202310325161A CN 116343667 A CN116343667 A CN 116343667A
Authority
CN
China
Prior art keywords
signal lines
voltage signal
display panel
layer
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310325161.7A
Other languages
English (en)
Inventor
于子阳
黎倩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202310325161.7A priority Critical patent/CN116343667A/zh
Publication of CN116343667A publication Critical patent/CN116343667A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种显示面板包括各个像素驱动电路，其包括驱动晶体管、第一复位晶体管、以及第二复位晶体管。沿第一方向的相邻像素驱动电路中的相邻第一复位晶体管的第一电极通过第一连接线彼此连接。沿所述第一方向的所述相邻像素驱动电路中的相邻第二复位晶体管的第一电极通过第二连接线彼此连接。所述第一连接线和所述第二连接线位于半导体材料层中。沿所述第一方向的六个相邻像素驱动电路中的六个相邻第一复位晶体管的第一电极分别通过三个第一过孔连接至三个相邻第一节点复位信号线。所述第一连接线和所述第二连接线沿所述第一方向延伸。所述三个相邻第一节点复位信号线沿第二方向延伸。

Description

显示面板
相关申请的交叉引用
本申请是于2021年6月25日提交的美国申请No.17/764,479的继续申请，该美国申请是于2021年6月25日提交的国际申请No.PCT/CN2021/102249的根据35U.S.C.§371的国家阶段申请。上述申请中的每一个通过引用整体并入本文，以用于所有目的。
技术领域
本发明涉及显示技术，尤其涉及一种显示面板。
背景技术
有机发光二极管(OLED)显示器是当今平板显示器研究领域的热点之一。与使用稳定电压来控制亮度的薄膜晶体管液晶显示器(TFT-LCD)不同，OLED由需要保持恒定以控制照度的驱动电流来驱动。OLED显示面板包括多个像素单元，所述多个像素单元配置有以多行和多列布置的像素驱动电路。每个像素驱动电路包括驱动晶体管，该驱动晶体管具有连接到每行一个栅线的栅极端子和连接到每列一个数据线的漏极端子。当其中像素单元被选通的行被导通时，连接到驱动晶体管的开关晶体管被导通，并且数据电压从数据线经由开关晶体管施加到驱动晶体管，使得驱动晶体管将与数据电压对应的电流输出到OLED器件。驱动OLED器件以发射相应亮度的光。
发明内容
在一个方面，本公开提供一种显示面板，包括：多个像素驱动电路，其被配置为分别驱动多个发光元件发光；其中，所述多个像素驱动电路中的各个像素驱动电路包括驱动晶体管、被配置为将包括所述驱动晶体管的栅极的第一节点复位的第一复位晶体管、以及被配置为将所述多个发光元件中的各个发光元件的阳极复位的第二复位晶体管；沿第一方向的相邻像素驱动电路中的相邻第一复位晶体管的第一电极通过第一连接线彼此连接；沿所述第一方向的所述相邻像素驱动电路中的相邻第二复位晶体管的第一电极通过第二连接线彼此连接；所述第一连接线和所述第二连接线位于半导体材料层中；沿所述第一方向的六个相邻像素驱动电路中的六个相邻第一复位晶体管的第一电极分别通过三个第一过孔连接至三个相邻第一节点复位信号线；所述第一连接线和所述第二连接线沿所述第一方向延伸；以及所述三个相邻第一节点复位信号线沿第二方向延伸，所述第一方向和所述第二方向彼此相交。
可选地，沿所述第一方向的所述六个相邻像素驱动电路中的六个相邻第二复位晶体管的第一电极通过三个第二过孔连接到三个相邻阳极复位信号线。
可选地，第一节点复位信号线通过一个第一过孔连接到所述第一连接线；以及阳极复位信号线通过一个第二过孔连接到所述第二连接线。
可选地，所述显示面板还包括沿所述第一方向延伸的多个第一高电压信号线和沿所述第二方向延伸的多个第二高电压信号线；以及所述多个第一高电压信号线和所述多个第二高电压信号线通过过孔彼此互连，以形成互连的网络。
可选地，所述各个像素驱动电路还包括存储电容器；沿所述第一方向的像素驱动电路的存储电容器的第二电容器电极彼此连接，以形成整体结构；以及所述存储电容器的第二电容器电极连接到所述多个第一高电压信号线中的相应第一高电压信号线或者所述多个第二高电压信号线中的相应第二高电压信号线之一。
可选地，所述第一节点还包括节点连接线，其将所述各个像素驱动电路中的所述驱动晶体管的栅极与补偿晶体管的第一电极连接；所述多个第一高电压信号线中的各个第一高电压信号线包括主体和沿着所述第二方向朝远离所述主体的方向突出的突出部；以及所述突出部在基底基板上的正投影与所述第一节点在所述基底基板上的正投影至少部分重叠。
可选地，所述多个第一高电压信号线中的相应第一高电压信号线和所述多个第二高电压信号线中的相应第二高电压信号线的组合在基底基板上的正投影覆盖所述节点连接线在所述基底基板上的正投影。
可选地，所述突出部包括连接部和端子部；所述端子部至少通过所述连接部连接到所述主体；以及所述端子部沿所述第一方向的宽度大于所述连接部沿所述第一方向的宽度。
可选地，所述显示面板还包括分别沿所述第一方向延伸的多个第一低电压信号线，以及分别沿所述第二方向延伸的多个第二低电压信号线；其中，所述多个第一低压信号线和所述多个第二低压信号线通过过孔互连。
可选地，所述各个像素驱动电路还包括存储电容器和屏蔽块；所述屏蔽块与所述存储电容器的第二电容器电极位于同一层；以及所述屏蔽块包括沿所述第一方向延伸的主体部、沿所述第二方向延伸的第一延伸部和沿所述第二方向延伸的第二延伸部。
可选地，所述第一延伸部在基底基板上的正投影覆盖半导体材料层的位于补偿晶体管的两个沟道部之间的一部分在基底基板上的正投影。
可选地，所述第一节点还包括节点连接线，所述节点连接线将所述各个像素驱动电路中的所述驱动晶体管的栅极与补偿晶体管的第一电极连接；以及所述第二延伸部沿所述第二方向与所述节点连线至少部分重叠。
可选地，所述第一节点还包括节点连接线，所述节点连接线将所述各个像素驱动电路中的所述驱动晶体管的栅极与补偿晶体管的第一电极连接；以及所述第二延伸部将所述节点连接线与被配置为向所述各个像素驱动电路提供数据信号的各个数据线间隔开。
在另一方面，本公开提供一种显示面板，所述显示面板包括多个子像素，各个子像素包括相应发光元件和相应像素驱动电路；其中，所述显示面板包括：多个发光元件；以及互连的第一电压供应网络，其被配置为向所述多个发光元件的阴极提供第一电压信号；其中，所述互连的第一电压供应网络包括在所述显示面板的显示区域中的信号线，所述显示区域至少部分地被外围区域围绕；所述信号线包括位于第一信号线层中的多个第一信号线和位于第二信号线层中的多个第二信号线；所述显示面板还包括位于所述第一信号线层和所述第二信号线层之间的平坦化层；以及所述多个第一信号线电连接到所述多个第二信号线。
可选地，互连的第一电压供应网络包括：分别沿第一方向的多个第一-第一电压信号线；以及分别沿第二方向的多个第二-第一电压信号线；其中，所述多个第一-第一电压信号线分别与所述多个第二-第一电压信号线相交。
可选地，所述互连的第一电压供应网络包括由所述多个第一-第一电压信号线形成的第一子网络和由所述多个第二-第一电压信号线形成的第二子网络。
可选地，所述多个第一-第一电压信号线中的相应一个连接到所述多个第二-第一电压信号线中的至少复数个；以及所述多个第二-第一电压信号线中的相应一个连接到所述多个第一-第一电压信号线中的至少复数个。
可选地，所述多个第一-第一电压信号线和所述多个第二-第一电压信号线通过分别延伸穿过所述平坦化层的第一通孔互连，所述第一通孔中的至少一些在所述显示区域中；所述多个第一-第一电压信号线中的相应一个分别通过延伸穿过所述平坦化层的复数个第一通孔连接到所述多个第二-第一电压信号线中的至少复数个；以及所述多个第二-第一电压信号线中的相应一个分别通过延伸穿过所述平坦化层的复数个第一通孔连接到所述多个第一-第一电压信号线中的至少复数个。
可选地，所述显示面板还包括在所述显示面板的外围区域中的阵列栅极电路；其中，所述互连的第一电压供应网络包括在所述显示面板的第一侧在所述外围区域中的第一外围第一电压线；以及所述第一外围第一电压线在基底基板上的正投影与所述阵列栅极电路在所述基底基板上的正投影至少部分重叠。
可选地，所述显示面板还包括阳极金属层，其位于所述第一外围第一电压线的远离所述阵列栅极电路的一侧；以及阴极层，其位于所述阳极金属层的远离所述第一外围第一电压线的一侧；其中，所述阴极层通过在所述外围区域中并且延伸穿过第三平坦化层的一个或多个第一外围通孔连接到所述阳极金属层，所述阳极金属层通过在所述外围区域中并且延伸穿过第二平坦化层的一个或多个第二外围通孔连接到所述第一外围第一电压线，从而向所述多个发光元件的所述阴极提供所述第一电压信号；连接所述阴极层和所述阳极金属层的所述一个或多个第一外围通孔，以及连接所述阳极金属层和所述互连的第一电压供应网络的所述一个或多个第二外围通孔被限制在所述外围区域中，而不在所述显示区域中；以及所述第一外围第一电压线和连接到所述第一外围第一电压线的所述阳极金属层分别部分地围绕显示区域。
可选地，所述显示面板还包括互连的复位信号供应网络，所述互连的复位信号供应网络被配置为向多个像素驱动电路提供复位信号；其中，所述互连的复位信号供应网络包括在所述显示面板的显示区域中的信号线。
可选地，所述互连的复位信号供应网络包括：分别沿第一方向的多个第一复位信号线；以及分别沿第二方向的多个第二复位信号线；其中，所述多个第一复位信号线分别与所述多个第二复位信号线相交。
可选地，所述多个第一复位信号线中的相应一个连接到所述多个第二复位信号线中的至少复数个；以及所述多个第二复位信号线中的相应一个连接到所述多个第一复位信号线中的至少复数个。
可选地，所述多个第二复位信号线中的相应第二复位信号线与所述多个第二-第一电压信号线中的最邻近所述相应第二复位信号线的相应第二-第一电压信号线之间的最小距离，小于所述相应第二复位信号线与多个数据线中的最邻近所述相应第二复位信号线的相应数据线之间的最小距离。
可选地，总共三个数据线和总共一个第二-第一电压信号线在所述多个第二复位信号线中的两个最邻近的第二复位信号线之间。
可选地，所述显示面板包括基底基板；在所述基底基板上的半导体材料层；平坦化层，其位于所述半导体材料层的远离所述基底基板的一侧；第二信号线层，其位于所述平坦化层的远离所述半导体材料层的一侧；其中，所述显示面板还包括互连的复位信号供应网络，所述互连的复位信号供应网络被配置为向多个像素驱动电路提供复位信号；所述互连的复位信号供应网络包括分别沿第一方向的多个第一复位信号线和分别沿第二方向的多个第二复位信号线；以及所述半导体材料层包括所述多个第一复位信号线，所述第二信号线层包括所述多个第二复位信号线。
可选地，所述多个第一复位信号线和所述多个第二复位信号线通过分别延伸穿过至少所述平坦化层的第二通孔互连；其中，所述显示面板还包括：栅极绝缘层，其位于所述半导体材料层的远离所述基底基板的一侧；绝缘层，其位于所述栅极绝缘层的远离所述半导体材料层的一侧；以及层间电介质层，其位于所述绝缘层的远离所述栅极绝缘层的一侧；其中，所述平坦化层位于所述层间电介质层的远离所述绝缘层的一侧；以及所述多个第一复位信号线和所述多个第二复位信号线通过第二通孔互连，各个第二通孔延伸穿过所述平坦化层、所述层间电介质层、所述绝缘层和所述栅极绝缘层。
可选地，所述多个第一复位信号线中的相应一个分别通过延伸穿过至少所述平坦化层的复数个第二通孔连接到所述多个第二复位信号线中的至少复数个；以及所述多个第二复位信号线中的相应一个分别通过延伸穿过至少所述平坦化层的复数个第二通孔连接到所述多个第一复位信号线中的至少复数个。
可选地，所述多个第一复位信号线包括半导体材料；所述多个第二复位信号线包括金属材料；以及所述多个第一复位信号线与多个薄膜晶体管的至少有源层位于所述半导体材料层中，且包括相同的半导体材料。
可选地，所述显示面板还包括互连的第二电压供应网络，所述第二电压供应网络被配置为向多个像素驱动电路提供第二电压信号；其中，所述互连的第二电压供应网络包括：分别沿第一方向的多个第一-第二电压信号线；以及分别沿第二方向的多个第二-第二电压信号线；其中，所述多个第一-第二电压信号线分别与所述多个第二-第二电压信号线相交。
可选地，所述多个第一-第二电压信号线中的相应一个连接到所述多个第二-第二电压信号线中的至少复数个；以及所述多个第二-第二电压信号线中的相应一个连接到所述多个第一-第二电压信号线中的至少复数个。
可选地，所述显示面板包括：基底基板；在所述基底基板上的第一信号线层；平坦化层，其位于所述第一信号线层的远离所述基底基板的一侧；第二信号线层，其位于所述平坦化层的远离所述第一信号线层的一侧；其中，互连的第二电压供应网络包括分别沿第一方向的多个第一-第二电压信号线和分别沿第二方向的多个第二-第二电压信号线；其中，所述第一信号线层包括所述多个第一-第二电压信号线，所述第二信号线层包括所述多个第二-第二电压信号线。
可选地，所述多个第一-第二电压信号线和所述多个第二-第二电压信号线通过分别延伸穿过所述平坦化层的第三通孔互连；所述多个第一-第二电压信号线中的相应一个分别通过延伸穿过所述平坦化层的复数个第三通孔连接到所述多个第二-第二电压信号线中的至少复数个；以及所述多个第二-第二电压信号线中的相应一个分别通过延伸穿过所述平坦化层的复数个第三通孔连接到所述多个第一-第二电压信号线中的至少复数个。
可选地，多个第一-第二电压信号线中的相应一个包括：主体，其沿第一方向延伸；第一突出部，其沿第二方向远离所述主体突出，以及第二突出部，其沿所述第二方向远离所述第一突出部突出；其中，所述第二突出部通过所述第一突出部连接至所述主体；所述第一突出部是所述多个第一-第二电压信号线中的相应一个的一部分，在该部分中，所述多个第一-第二电压信号线中的所述相应一个连接到第二电容器电极；以及所述第二突出部是所述多个第一-第二电压信号线中的相应一个的一部分，在该部分中，所述多个第一-第二电压信号线中的所述相应一个连接到相应像素驱动电路的第四晶体管的源极，所述第四晶体管的漏极连接到驱动晶体管的源极。
可选地，所述显示面板还包括至少部分地在所述显示区域中的多个第二-第二电压信号线；以及在所述显示面板的第二侧在所述外围区域中的外围第二电压信号线；其中，所述互连的第一电压供应网络包括：至少部分地在所述显示区域中的多个第一-第一电压信号线和多个第二-第一电压信号线；以及在所述显示面板的所述第二侧在所述外围区域中的第二外围第一电压信号线和第三外围第一电压信号线；其中，所述多个第二-第二电压信号线中的一个或多个连接到所述外围第二电压信号线；所述多个第二-第一电压信号线中的一个或多个连接到所述第二外围第一电压信号线；所述第二外围第一电压信号线和所述第三外围第一电压信号线通过多个桥彼此连接；所述多个第一-第一电压信号线、所述外围第二电压信号线和所述多个桥在第一信号线层中；所述多个第二-第二电压信号线、所述第二外围第一电压信号线在第二信号线层中；以及所述第三外围第一电压信号线包括在所述第一信号线层中的第一子层和在所述第二信号线层中的第二子层。
可选地，所述显示面板还包括多个栅线；其中，所述多个栅线中的相应栅线包括在第一导电层中彼此间隔开的多个金属块以及在所述第一信号线层中沿第一方向的金属线，沿所述第一方向的所述信号线分别连接到所述多个金属块。
可选地，所述显示面板还包括多个第一复位控制信号线和多个第二复位控制信号线；相应第一复位控制信号线和相应第二复位控制信号线分别被配置为复位驱动晶体管的栅极和相应发光元件的阳极；所述相应第一复位控制信号线包括在第一导电层中彼此间隔开的多个第一金属块，以及在所述第一信号线层中沿第一方向的第一金属线，沿所述第一方向的所述第一金属线分别连接到所述多个第一金属块；以及所述相应第二复位控制信号线包括在所述第一导电层中彼此隔开的多个第二金属块，以及在所述第一信号线层中沿所述第一方向的第二金属线，沿所述第一方向的所述第二金属线分别连接到所述多个第二金属块。
可选地，多个第一-第一电压信号线中的各个第一-第一电压信号线包括第一线性部、第二线性部以及连接所述第一线性部和所述第二线性部的连接部；所述第一线性部的虚拟延伸部与所述相应第一复位控制信号线的所述多个第一金属块相交；以及所述第二线性部在基底基板上的正投影与所述多个第一金属块在所述基底基板上的正投影间隔开。
可选地，所述显示面板还包括在第二导电层中的存储电容器的第二电容器电极；所述第二电容器电极包括远离所述第二电容器电极的电极主体延伸的延伸部；所述延伸部在基底基板上的正投影与所述相应像素驱动电路的第三晶体管的有源层在所述基底基板上的正投影至少部分地重叠；以及所述延伸部的一部分位于所述相应像素驱动电路的第一节点和相应数据线之间，被配置为防止通过所述相应数据线到所述第一节点的信号的干扰，所述第一节点被配置为具有与驱动晶体管的栅极相同的电压电平。
附图说明
根据各种公开的实施例，以下附图仅是用于说明目的的示例，并且不旨在限制本发明的范围。
图1为示出根据本公开的一些实施例中的显示面板的结构的示意图。
图2是根据本公开的一些实施例中的显示面板的平面图。
图3是示出根据本公开的一些实施例中的像素驱动电路的结构的电路图。
图4A是示出根据本公开的一些实施例中的用于驱动显示面板的三个发光元件发光的三个像素驱动电路的结构的图。
图4B是示出图4A中所示显示面板中的半导体材料层的结构的图。
图4C是示出图4A中所示显示面板中的第一导电层的结构的图。
图4D是示出图4A中所示显示面板中的第二导体层的结构的图。
图4E是示出图4A中所示显示面板中的第一信号线层的结构的图。
图4F是示出图4A中所示显示面板中的第二信号线层的结构的图。
图4G是示出根据本公开的一些实施例中的多个第一高电压信号线中的相应一个的结构的图。
图4H是示出根据本公开的一些实施例中的发光元件的阳极相对于显示面板的像素驱动电路的布局的图。
图4I是示出根据本公开的一些实施例中的显示面板中的阳极、第一信号线层以及第二信号线层的结构的图。
图4J是示出根据本公开的一些实施例中的多个第一低电压信号线中的相应一个与相应第一复位控制信号线的多个第一金属块之间的相对位置的图。
图5A是沿图4A中的A-A'线的截面图。
图5B是沿图4A中的B-B'线的截面图。
图5C是沿图4A中的C-C'线的截面图。
图5D是沿图4A中的D-D'线的截面图。
图5E是沿图4A中的E-E'线的截面图。
图6A是示出根据本公开的一些实施例中的显示面板中的互连的低电压供应网络、互连的复位信号供应网络和互连的高电压供应网络的结构的图。
图6B是示出根据本公开的一些实施例中的显示面板中的互连的低电压供应网络的结构的图。
图6C是示出根据本公开的一些实施例中的显示面板中的互连的复位信号供应网络的结构的图。
图6D是示出根据本公开的一些实施例中的显示面板中的互连的高电压供应网络的结构的图。
图7A是示出图1中的第一区域ZR1中的结构的示意图。
图7B是示出图7A中所示第一区域ZR1中的第一信号线层的结构的图。
图7C是示出图7A中所示第一区域ZR1中的第二信号线层的结构的图。
图7D是示出图7A中所示第一区域ZR1中的第二平坦化层的结构的图。
图7E是示出图7A中所示第一区域ZR1中的阳极层的结构的图。
图7F是示出图7A中所示第一区域ZR1中的第三平坦化层的结构的图。
图7G是示出图7A中所示第一区域ZR1中的阴极层的结构的图。
图8是沿图7A中的F-F'线的截面图。
图9A示出根据本公开的一些实施例中的显示面板中的IR降。
图9B示出在没有互连的低电压供应网络的情况下相关显示面板中的IR降。
图10A是示出图1中的第二放大区域ZR2中的结构的示意图。
图10B是示出图10A中的低电压信号线的结构的示意图。
图10C是示出图10A中的高电压信号线的结构的示意图。
图10D是示出图10A中的复位信号线的结构的示意图。
图11A是示出根据本公开的一些实施例中的互连的低电压供应网络的第一子网络的结构的图。
图11B是示出根据本公开的一些实施例中的互连的低电压供应网络的第二子网络的结构的图。
图11C是示出根据本公开的一些实施例中包括第一子网络和第二子网络的互连的低电压供应网络的结构的图。
图12A是示出根据本公开的一些实施例中的互连的低电压供应网络的多个第一低电压信号线的结构的图。
图12B是示出根据本公开的一些实施例中的互连的低电压供应网络的多个第二低电压信号线的子网络的结构的图。
图12C是示出根据本公开的一些实施例中的互连的低电压供应网络的结构的图，该低电压供应网络包括多个第一低电压信号线和多个第二低电压信号线的子网络。
具体实施方式
现在将参考以下实施例更具体地描述本公开。应当注意，本文中呈现的一些实施例的以下描述仅用于说明和描述的目的。其不是穷举的或限于所公开的精确形式。
本公开尤其提供了一种显示面板，其基本上消除了由于现有技术的限制和缺点而导致的一个或多个问题。在一个方面，本公开提供了一种包括多个子像素的显示面板。各个子像素包括相应发光元件和相应像素驱动电路。在一些实施例中，显示面板包括多个发光元件和被配置为向多个发光元件的阴极提供第一电压信号的互连的第一电压供应网络。可选地，互连的第一电压供应网络包括在显示面板的显示区域中的信号线。显示区域至少部分地被外围区域围绕。信号线包括在第一信号线层中的多个第一信号线和在第二信号线层中的多个第二信号线。显示面板还包括位于第一信号线层和第二信号线层之间的平坦化层。多个第一信号线电连接到多个第二信号线。在一个示例中，第一电压信号线是低电压信号线，并且第二电压信号线是高电压信号线。
如这里所使用的，术语“显示区域”是指显示面板的实际显示图像的区域。可选地，显示区域可以包括子像素区域和子像素间区域。子像素区域指的是子像素的发光区域(例如，对应于液晶显示器中的像素电极的区域或对应于有机发光显示器中的发光层的区域)。子像素间区域是指相邻子像素区域之间的区域，例如对应于液晶显示器中的黑矩阵的区域或对应于有机发光显示器中的像素限定层的区域。可选地，所述子像素间区域是同一像素中的相邻子像素区域之间的区域。可选地，所述子像素间区域是两个相邻像素中的两个相邻子像素区域之间的区域。
如本文所用，术语“外围区域”是指显示面板的提供各种电路和导线以将信号发送到显示基板的区域。为了增加显示面板的透明度，显示面板的不透明或非透明部件(例如，电池、印刷电路板、金属框架)可以被布置在外围区域中而不是在显示区域中。
在本阵列基板中可以使用各种适当的发光元件。适当的发光元件的示例包括有机发光二极管、量子点发光二极管和微发光二极管。可选地，发光元件为微发光二极管。可选地，发光元件是包括有机发光层的有机发光二极管。
图1为示出根据本公开的一些实施例中的显示面板的结构的示意图。参照图1，在一些实施例中，显示面板包括互连的低电压供应网络VSSN。互连的低电压供应网络VSSN被配置为向多个发光元件的阴极提供低电压信号。互连的低电压供应网络VSSN包括显示面板的显示区域DA中的信号线。显示面板还包括外围区域PA中的一个或多个集成电路(例如，IC1、IC2、IC3和IC4)。显示面板还包括一个或多个高电压信号线VDD、一个或多个复位信号线VIN、以及阵列栅极电路(gate-on-array circuit)GOA。
在一些实施例中，互连的低电压供应网络VSSN包括分别沿第一方向DR1的多个第一低电压信号线Vss1；以及分别沿第二方向DR2的多个第二低电压信号线Vss2。第一方向DR1和第二方向DR2彼此不同。多个第一低电压信号线Vss1分别与多个第二低电压信号线Vss2相交。
图2是根据本公开的一些实施例中的显示面板的平面图。参照图2，显示面板包括子像素Sp的阵列。每个子像素包括电子组件，例如发光元件。在一个示例中，发光元件由相应的像素驱动电路PDC驱动。显示面板包括多个栅线GL、多个数据线DL和多个高电压信号线Vdd。各个子像素的发光由相应像素驱动电路PDC驱动。在一个示例中，通过多个高电压信号线Vdd中的相应一个高电压信号线将高电压信号输入到连接到发光元件的阳极的相应像素驱动电路PDC；低电压信号被输入到发光元件的阴极。高电压信号(例如VDD信号)和低电压信号(例如VSS信号)之间的电压差是驱动电压ΔV，其驱动发光元件的发光。
在一些实施例中，显示面板包括多个子像素。在一些实施例中，多个子像素包括各个第一子像素、各个第二子像素、各个第三子像素和各个第四子像素。可选地，显示面板的各个像素包括相应第一子像素、相应第二子像素、相应第三子像素和相应第四子像素。显示面板中的多个子像素以阵列布置。在一个示例中，多个子像素的阵列包括S1-S2-S3-S4格式重复阵列，其中S1代表各个第一子像素，S2代表各个第二子像素，S3代表各个第三子像素，以及S4代表各个第四子像素。在另一示例中，S1-S2-S3-S4格式是C1-C2-C3-C4格式，其中C1代表第一颜色的各个第一子像素，C2代表第二颜色的各个第二子像素，C3代表第三颜色的各个第三子像素，C4代表第四颜色的各个第四子像素。在另一示例中，S1-S2-S3-S4格式是C1-C2-C3-C2'格式，其中C1代表第一颜色的各个第一子像素，C2代表第二颜色的各个第二子像素，C3代表第三颜色的各个第三子像素，C2'代表第二颜色的各个第四子像素。在另一示例中，C1-C2-C3-C2'格式为R-G-B-G格式，其中各个第一子像素为红色子像素，各个第二子像素为绿色子像素，各个第三子像素为蓝色子像素，且各个第四子像素为绿色子像素。
在一些实施例中，显示面板的多个子像素的最小重复单元包括相应第一子像素、相应第二子像素、相应第三子像素和相应第四子像素。可选地，各个第一子像素、各个第二子像素、各个第三子像素和各个第四子像素中的每一个包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和驱动晶体管Td。
在本显示面板中可以使用各种适当的像素驱动电路。适当的驱动电路的示例包括3T1C、2T1C、4T1C、4T2C、5T2C、6T1C、7T1C、7T2C、8T1C和8T2C。在一些实施例中，多个像素驱动电路中的相应一个是7T1C驱动电路。各种适当的发光元件可以用于本显示面板中。合适的发光元件的示例包括有机发光二极管、量子点发光二极管和微发光二极管。可选地，所述发光元件为微发光二极管。可选地，发光元件是包括有机发光层的有机发光二极管。
图3是示出根据本公开的一些实施例中的像素驱动电路的结构的电路图。参照图3，在一些实施例中，各个像素驱动电路包括驱动晶体管Td；具有第一电容器电极Ce1和第二电容器电极Ce2的存储电容器Cst；第一晶体管T1，其具有连接到多个第一复位控制信号线rst1的相应第一复位控制信号线的栅极、连接到多个复位信号线的当前级的相应复位信号线VintN的源极、以及连接到存储电容器Cst的第一电容器电极Ce1和驱动晶体管Td的栅极的漏极；第二晶体管T2，其具有连接到多个栅线GL中的相应栅线的栅极、连接到多个数据线DL中的相应数据线的源极、和连接到驱动晶体管Td的源极的漏极；第三晶体管T3，其栅极连接到相应栅线、其源极连接到存储电容器Cst的第一电容器电极Ce1和驱动晶体管Td的栅极、以及其漏极连接到驱动晶体管Td的漏极；第四晶体管T4，其栅极连接到多个发光控制信号线em中的相应发光控制信号线、其源极连接到多个高电压信号线Vdd中的相应电压供应线、以及其漏极连接到驱动晶体管Td的源极和第二晶体管T2的漏极；第五晶体管T5，其具有连接到相应发光控制信号线的栅极、连接到驱动晶体管Td的漏极和第三晶体管T3的漏极的源极、以及连接到发光元件LE的阳极的漏极；以及第六晶体管T6，其具有连接到多个第二复位控制信号线rst2的相应第二复位控制信号线的栅极、连接到多个复位信号线的下一相邻级中的复位信号线Vint(N+1)的源极、以及连接到第五晶体管的漏极和发光元件LE的阳极的漏极。第二电容器电极Ce2连接至相应电压供应线与第四晶体管T4的源极。
参考图3，在一些实施例中，在一些实施例中，第三晶体管T3是“双栅极”晶体管，第一晶体管T1是“双栅极”晶体管。可选地，在“双栅极”第一晶体管中，第一晶体管的有源层与相应重置控制信号线相交两次(替代地，相应重置控制信号线与第一晶体管T1的有源层相交两次)。类似地，在“双栅极”第三晶体管中，第三晶体管T3的有源层与多个栅线GL中的相应栅线相交两次(替代地，相应栅线与第三晶体管T3的有源层相交两次)。
像素驱动电路还包括第一节点N1、第二节点N2、第三节点N3以及第四节点N4。第一节点N1连接至驱动晶体管Td的栅极、第一电容器电极Ce1以及第三晶体管T3的源极。第二节点N2连接至第四晶体管T4的漏极、第二晶体管T2的漏极及驱动晶体管Td的源极。第三节点N3连接至驱动晶体管Td的漏极、第三晶体管T3的漏极和第五晶体管T5的源极。第四节点N4连接至第五晶体管T5的漏极、第六晶体管T6的漏极、以及发光元件LE的阳极。
图4A是示出根据本公开的一些实施例中的用于驱动显示面板的三个发光元件发光的三个像素驱动电路的结构的图。参照图4A，在一些实施例中，显示面板包括分别沿第一方向DR1延伸的多个栅线GL、分别沿第二方向DR2延伸的多个数据线DL；分别沿第一方向DR1延伸的多个第一高电压信号线Vdd1；分别沿第二方向DR2延伸的多个第二高电压信号线Vdd2；分别沿第一方向DR1延伸的多个第一低电压信号线Vss1；分别沿第二方向DR2延伸的多个第二低电压信号线Vss2；分别沿第一方向DR1延伸的多个第一复位信号线Vint1；以及分别沿第二方向DR2延伸的多个第二复位信号线Vint2。多个第一低电压信号线Vss1分别与多个第二低电压信号线Vss2相交。多个第一复位信号线Vint1分别与多个第二复位信号线Vint2相交。多个第一高电压信号线Vdd1分别与多个第二高电压信号线Vdd2相交。可选地，显示面板还包括分别沿第一方向DR1延伸的多个第一复位控制信号线rst1；分别沿第一方向DR1延伸的多个第二复位控制信号线rst2；以及分别沿第一方向DR1延伸的多个发光控制信号线em。在各个像素驱动电路中的多个晶体管的对应位置是图4A中描述的PDC。各个像素驱动电路PDC包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6以及驱动晶体管Td。
图4B是示出图4A中所示显示面板中的半导体材料层的结构的图。图4C是示出图4A中所示显示面板中的第一导电层的结构的图。图4D是示出图4A中所示显示面板中的第二导体层的结构的图。图4E是示出图4A中所示显示面板中的第一信号线层的结构的图。图4F是示出图4A中所示显示面板中的第二信号线层的结构的图。图5A是沿图4A中的A-A'线的截面图。参考图4A至图4F以及图5A，在一些实施例中，显示面板包括基底基板BS，基底基板BS上的半导体材料层SML，位于半导体材料层SML的远离基底基板BS的一侧的栅极绝缘层GI，位于栅极绝缘层GI的远离半导体材料层SML的一侧的第一导电层CT1，位于第一导电层的远离栅极绝缘层GI的一侧的绝缘层IN，位于绝缘层IN的远离第一导电层CT1的一侧的第二导电层CT2，位于第二导电层CT2的远离绝缘层IN的一侧的层间电介质层ILD，位于层间电介质层ILD的远离第二导电层CT2的一侧的第一信号线层SL1，位于第一信号线层SL1的远离层间电介质层ILD的一侧的平坦化层PLN，以及位于平坦化层PLN的远离第一信号线层SL1的一侧的第二信号线层SL2。
参照图3、图4A与图4B，在一些实施例中，半导体材料层具有整体结构(unitarystructure)。在图4B中，各个像素驱动电路标注有标记，其指示对应于各个像素驱动电路中的多个晶体管的区域，这些晶体管包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6以及驱动晶体管Td。各个像素驱动电路还标注有标记，其指示像素驱动电路中的多个晶体管中的每一个的组件。例如，第一晶体管T1包括有源层ACT1、源极S1、和漏极D1。第二晶体管T2包括有源层ACT2、源极S2、和漏极D2。第三晶体管T3包括有源层ACT3、源极S3和漏极D3。第四晶体管T4包括有源层ACT4、源极S4和漏极D4。第五晶体管T5包括有源层ACT5、源极S5和漏极D5。第六晶体管T6包括有源层ACT6、源极S6和漏极D6。驱动晶体管Td包括有源层ACTd、源极Sd和漏极Dd。在一个示例中，各个像素驱动电路中的晶体管(T1、T2、T3、T4、T5、T6和Td)的有源层(ACT1、ACT2、ACT3、ACT4、ACT5、ACT6和ACTd)是整体结构的部分。在另一示例中，各个像素驱动电路中的晶体管(T1、T2、T3、T4、T5、T6和Td)的有源层(ACT1、ACT2、ACT3、ACT4、ACT5、ACT6和ACTd)、源极(S1、S2、S3、S4、S5、S6和Sd)和漏极(D1、D2、D3、D4、D5、D6和Dd)是整体结构的一部分。在另一示例中，晶体管(T1、T2、T3、T4、T5、T6和Td)的有源层(ACT1、ACT2、ACT3、ACT4、ACT5、ACT6和ACTd)在同一层中。在另一示例中，晶体管(T1、T2、T3、T4、T5、T6和Td)的有源层(ACT1、ACT2、ACT3、ACT4、ACT5、ACT6和ACTd)、源极(S1、S2、S3、S4、S5、S6、Ss和Sd)和漏极(D1、D2、D3、D4、D5、D6和Dd)在同一层中。
参照图4B，在一些实施例中，半导体材料层的整体结构还包括多个第一复位信号线Vint1。多个第一复位信号线Vint1与一个或多个晶体管(例如，T1、T2、T3、T4、T5、T6和Td)的至少有源层(例如，ACT1、ACT2、ACT3、ACT4、ACT5、ACT6和ACTd)位于同一层中。
如在此所使用的，有源层是指晶体管的包括半导体材料层的至少一部分的组件，该半导体材料层的至少一部分在基底基板上的正投影与栅极在基底基板上的正投影重叠。如这里所使用的，源极指的是连接到有源层的一侧的晶体管的组件，漏极指的是连接到有源层的另一侧的晶体管的组件。在双栅极型晶体管(例如，第三晶体管T3)的情况下，有源层是指晶体管的包括半导体材料层的第一部分、半导体材料层的第二部分以及第一部分和第二部分之间的第三部分的组件，半导体材料层的第一部分在基底基板上的正投影与第一栅极在基底基板上的正投影重叠，半导体材料层的第二部分在基底基板上的正投影与第二栅极在基底基板上的正投影重叠。在双栅极型晶体管的情况下，源极是指晶体管的连接到第一部分的远离第三部分的一侧的组件，并且漏极是指晶体管的连接到第二部分的远离第三部分的一侧的组件。
参照图3、图4A与图4C，在一些实施例中，第一导电层包括第一晶体管T1的栅极G1、第三晶体管T3的栅极G3、第六晶体管T6的栅极G6、多个发光控制信号线em以及存储电容器Cst的第一电容器电极Ce1。各种适当的电极材料和各种适当的制造方法可以用于制造第一导电层。例如，导电材料可以通过等离子体增强化学气相沉积(PECVD)工艺沉积在基板上并被图案化。用于制造第一导电层的适当的导电材料的示例包括但不限于，铝、铜、钼、铬、铝铜合金、铜钼合金、钼铝合金、铝铬合金、铜铬合金、钼铬合金、铜钼铝合金等。可选地，第一晶体管T1的栅极G1、第三晶体管T3的栅极G3、第六晶体管T6的栅极G6、多个发光控制信号线em、以及第一电容器电极Ce1在同一层中。
如本文所用，术语“同一层”是指在同一步骤中同时形成的各层之间的关系。在一个示例中，当多个发光控制信号线em和第一电容器电极Ce1是由同一材料层中进行的同一图案化工艺的一个或多个步骤所形成时，多个发光控制信号线em和第一电容器电极Ce1位于同一层中。在另一示例中，通过同时执行形成多个发光控制信号线em的步骤和形成第一电容器电极Ce1的步骤，多个发光控制信号线em和第一电容器电极Ce1可形成于同一层中。术语“同一层”并不总是意味着在截面图中该层的厚度或该层的高度是相同的。
在一些实施例中，多个栅线中的相应栅线包括在第一导电层中彼此隔开的多个金属块(例如，图4C中的G3)，以及在第一信号线层中沿第一方向的金属线(例如，图4E中的GL)。沿第一方向的信号线分别连接到多个金属块。第一信号线层中的金属线可以由与第一导电层中的金属材料相比具有相对低电阻的金属材料制成。通过这种设计，可以降低栅线的总电阻。
参照图3、图4A与图4D，在一些实施例中，第二导电层包括储存电容器Cst的第二电容器电极Ce2。各种适当的导电材料和各种适当的制造方法可以用于制造第二导电层。例如，导电材料可以通过等离子体增强化学气相沉积(PECVD)工艺沉积在基板上并被图案化。用于制造第二导电层的适当的导电材料的示例包括但不限于，铝、铜、钼、铬、铝铜合金、铜钼合金、钼铝合金、铝铬合金、铜铬合金、钼铬合金、铜钼铝合金等。
参考图3、图4A和图4E，在一些实施例中，第一信号线层包括多个第一低电压信号线Vss1、多个第一复位控制信号线rst1、多个栅线GL、多个第一高电压信号线Vdd1、多个第二复位控制信号线rst2和节点连接线Cln。参照图5A，节点连接线Cln将各个像素驱动电路中的第一电容器电极Ce1与第三晶体管T3的源极S3连接在一起。各种适当的导电材料和各种适当的制造方法可以用于制造第一信号线层。例如，导电材料可以通过等离子体增强化学气相沉积(PECVD)工艺沉积在基板上并被图案化。用于制造第一信号线层的适当的导电材料的示例包括但不限于，铝、铜、钼、铬、铝铜合金、铜钼合金、钼铝合金、铝铬合金、铜铬合金、钼铬合金、铜钼铝合金等。可选地，多个第一低电压信号线Vss1、多个第一复位控制信号线rst1、多个栅线GL、多个第一高电压信号线Vdd1、多个第二复位控制信号线rs2和节点连接线Cln在同一层中。
在一些实施例中，各个第一复位控制信号线rst1包括在第一导电层中彼此间隔开的多个第一金属块，以及在第一信号线层中沿第一方向的第一金属线，沿第一方向的第一金属线分别连接至多个第一金属块。在一些实施例中，各个第二复位控制信号线包括在第一导电层中彼此间隔开的多个第二金属块，以及在第一信号线层中沿第一方向的第二金属线，沿第一方向的第二金属线分别连接到多个第二金属块。
在一些实施例中，多个第一低电压信号线Vss1中的各个第一低电压信号线包括第一线性部、第二线性部以及连接第一线性部和第二线性部的连接部。第一线性部的虚拟延伸部与各个第一复位控制信号线rst1的多个第一金属块(例如，图4C中的G1)相交。第二线性部的虚拟延伸部与多个第一金属块间隔开，例如，不与各个第一复位控制信号线rst1的多个第一金属块(例如，图4C中的G1)相交。第二线性部在基底基板上的正投影与多个第一金属块的正投影间隔开。图4J是示出根据本公开的一些实施例中的多个第一低电压信号线中的相应一个与相应第一复位控制信号线的多个第一金属块之间的相对位置的图。参考图4J，多个第一低电压信号线Vss1中的各个第一低电压信号线包括第一线性部LP1、第二线性部LP2以及连接第一线性部LP1和第二线性部LP2的连接部CP。第一线性部LP1的虚拟延伸部VE与各个第一复位控制信号线rst1的多个第一金属块(G1)相交。第二线性部LP2的虚拟延伸部与多个第一金属块间隔开，例如，不与各个第一复位控制信号线rst1的多个第一金属块(G1)相交。
参照图3、图4A与图4F，在一些实施例中，第二信号线层包括多个数据线DL、多个第二低电压信号线Vss2、多个第二复位信号线Vint2与多个第二高电压信号线Vdd2。各种适当的导电材料和各种适当的制造方法可以用于制造第二信号线层。例如，导电材料可以通过等离子体增强化学气相沉积(PECVD)工艺沉积在基板上并被图案化。用于制造第二信号线层的适当的导电材料的示例包括但不限于，铝、铜、钼、铬、铝铜合金、铜钼合金、钼铝合金、铝铬合金、铜铬合金、钼铬合金、铜钼铝合金等。可选地，多个数据线DL、多个第二低电压信号线Vss2、多个第二复位信号线Vint2和多个第二高电压信号线Vdd2在同一层中。
参看图4F，在一些实施例中，多个第二复位信号线Vint2的相应第二复位信号线与多个第二低电压信号线Vss2中最邻近于相应第二复位信号线的相应第二低电压信号线之间的最小距离小于相应第二复位信号线与多个数据线DL中最邻近于相应第二复位信号线的相应数据线之间的最小距离。在一些实施例中，总共三个数据线和总共一个第二低电压信号线在多个第二复位信号线Vint2中的两个最邻近的第二复位信号线之间。可选地，总共三个数据线、总共一个第二低电压信号线和总共三个第二高电压信号线在多个第二复位信号线Vint2中的两个最邻近的第二复位信号线之间。
参照图3、图4D、图4E与图5A，在一些实施例中，除了其中不存在第二电容器电极Ce2的一部分的孔区域H外，第二电容器电极Ce2在基底基板BS上的正投影完全覆盖第一电容器电极Ce1在基底基板BS上的正投影并留有余量。在一些实施例中，第一信号线层包括节点连接线Cln，其位于层间电介质层ILD的远离第二电容器电极Ce2的一侧。节点连接线Cln与多个第一低电压信号线Vss1、多个第一复位控制信号线rst1、多个栅线GL、多个第一高电压信号线Vdd1和多个第二复位控制信号线rst2位于同一层中。可选地，显示面板还包括第一连接通孔cv1，其位于孔区域H中，且延伸穿过层间电介质层ILD与绝缘层IN。可选地，节点连接线Cln通过第一连接通孔cv1连接到第一电容器电极Ce1。在一些实施例中，第一电容器电极Ce1位于栅极绝缘层GI远离基底基板BS的一侧。可选地，显示面板还包括第一连接通孔cv1和第二连接通孔cv2。第一连接通孔cv1位于孔区域H中，并延伸穿过层间电介质层ILD和绝缘层IN。第二连接通道cv2延伸穿过层间电介质层ILD、绝缘层IN和栅极绝缘层GI。可选地，节点连接线Cln通过第一连接通孔cv1连接到第一电容器电极Ce1，并且节点连接线Cln通过第二连接通孔cv2连接到半导体材料层SML。可选地，节点连接线Cln连接到第三晶体管T3的源极S3，如图5A所示。
在一些实施例中，参考图4D，第二电容器电极Ce2包括延伸部E，其远离第二电容器电极Ce2的电极主体emb延伸。参照图4A，延伸部E在基底基板上的正投影与相应像素驱动电路的第三晶体管T3的有源层的正投影至少部分重叠。延伸部E的一部分位于相应像素驱动电路的第一节点N1与多个数据线DL中的相应数据线之间，其被配置为防止通过相应数据线至第一节点N1的信号的干扰。
图6A是示出根据本公开的一些实施例中的显示面板中的互连的低电压供应网络、互连的复位信号供应网络和互连的高电压供应网络的结构的图。互连的低电压供应网络包括在显示面板的显示区域中的信号线。互连的低电压供应网络被配置为向多个发光元件的阴极提供低电压信号。互连的复位信号供应网络被配置为向多个像素驱动电路提供复位信号。互连的复位信号供应网络包括在显示面板的显示区域中的信号线。互连的高电压供应网络被配置为向多个像素驱动电路提供高电压信号。互连的高电压供应网络包括在显示面板的显示区域中的信号线。在一个示例中，第一电压信号线是低电压信号线，并且第二电压信号线是高电压信号线。
图6B是示出根据本公开的一些实施例中的显示面板中的互连的低电压供应网络的结构的图。参考图6A和图6B，在一些实施例中，互连的低电压供应网络包括分别沿第一方向DR1的多个第一低电压信号线Vss1；以及分别沿第二方向DR2的多个第二低电压信号线Vss2。多个第一低电压信号线Vss1分别与多个第二低电压信号线Vss2相交。多个第一低电压信号线Vss1中的相应一个连接到多个第二低电压信号线Vss2中的至少复数个(multiple)。多个第二低电压信号线Vss2中的相应一个连接到多个第一低电压信号线Vss1中的至少复数个。
图5B是沿图4A中的B-B'线的截面图。参看图5B、图6A和图6B，在一些实施例中，第一信号线层SL1包括多个第一低电压信号线Vss1，且第二信号线层SL2包括多个第二低电压信号线Vss2。多个第一低电压信号线Vss1和多个第二低电压信号线Vss2通过分别延伸穿过平坦化层PLN的第一通孔v1s互连。至少一些第一通孔在显示区域中。多个第一低电压信号线Vss1中的相应一个分别通过延伸穿过平坦化层PLN的复数个第一通孔连接到多个第二低电压信号线Vss2中的至少复数个。多个第二低电压信号线Vss2中的相应一个分别通过延伸穿过平坦化层PLN的复数个第一通孔连接到多个第一低电压信号线Vss1中的至少复数个。
图6C是示出根据本公开的一些实施例中的显示面板中的互连的复位信号供应网络的结构的图。参看图6A和图6C，在一些实施例中，互连的复位信号供应网络包括分别沿第一方向DR1的多个第一复位信号线Vint1；以及分别沿第二方向DR2的多个第二复位信号线Vint2。多个第一复位信号线Vint1分别与多个第二复位信号线Vint2相交。多个第一复位信号线Vint1中的相应一个连接到多个第二复位信号线Vint2中的至少复数个。多个第二复位信号线Vint2中的相应一个连接到多个第一复位信号线Vint1中的至少复数个。
图5C是沿图4A中的C-C'线的截面图。参照图5C、图6A和图6C，在一些实施例中，半导体材料层SML包括多个第一复位信号线Vint1，且第二信号线层SL2包括多个第二复位信号线Vint2。多个第一复位信号线Vint1和多个第二复位信号线Vint2通过分别延伸穿过至少平坦化层PLN的第二通孔v2s互连。在一个示例中，多个第一复位信号线Vint1和多个第二复位信号线Vint2通过第二通孔v2s互连，各个第二通孔延伸穿过平坦化层PLN、层间电介质层ILD、绝缘层IN和栅极绝缘层GI。多个第一复位信号线Vint1的相应一个分别通过延伸穿过至少平坦化层PLN的复数个第二通孔连接到多个第二复位信号线Vint2中的至少复数个。多个第二复位信号线Vint2的相应一个分别通过延伸穿过至少平坦化层PLN的复数个第二通孔连接到多个第一复位信号线Vint1中的至少复数个。
可选地，多个第一复位信号线Vint1包括半导体材料；且多个第二复位信号线Vint2包括金属材料。可选地，多个第一复位信号线Vint1以及多个薄膜晶体管(例如，Td和T1至T6)的至少有源层(例如，ACTd和ACT1至ACT6)位于半导体材料层SML中，且包括相同的半导体材料。
替代地，可将复位信号线(多个第一复位信号线Vint1和多个第二复位信号线Vint2中的一者或两者都)设置在第一导电层中。替代地，可将复位信号线(多个第一复位信号线Vint1和多个第二复位信号线Vint2中的一者或两者都)设置在第一信号线层中。替代地，可将复位信号线(多个第一复位信号线Vint1和多个第二复位信号线Vint2中的一者或两者都)设置在第二导电层中。替代地，可将复位信号线(多个第一复位信号线Vint1和多个第二复位信号线Vint2中的一者或两者都)设置在第二信号线层中。替代地，多个第一复位信号线Vint1与多个第二复位信号线Vint2位于同一层，彼此互连以形成网络。
图6D是示出根据本公开的一些实施例中的显示面板中的互连的高电压供应网络的结构的图。参考图6A和图6D，在一些实施例中，互连的高电压供应网络包括分别沿第一方向DR1的多个第一高电压信号线Vdd1；以及分别沿第二方向DR2的多个第二高电压信号线Vdd2。多个第一高电压信号线Vdd1分别与多个第二高电压信号线Vdd2相交。多个第一高电压信号线Vdd1中的相应一个连接到多个第二高电压信号线Vdd2中的至少复数个。多个第二高电压信号线Vdd2中的相应一个连接到多个第一高电压信号线Vdd1中的至少复数个。
图5D是沿图4A中的D-D'线的截面图。参看图5D、图6A和图6D，在一些实施例中，第一信号线层SL1包括多个第一高电压信号线Vdd1，且第二信号线层SL2包括多个第二高电压信号线Vdd2。多个第一高电压信号线Vdd1中的相应一个通过分别延伸穿过层间电介质层ILD的一个或多个第三通孔v3s连接到第二电容器电极。多个第一高电压信号线Vdd1中的相应一个分别通过延伸穿过平坦化层PLN的复数个第三通孔连接到多个第二高电压信号线Vdd2中的至少复数个。多个第二高电压信号线Vdd2中的相应一个分别通过延伸穿过平坦化层PLN的复数个第三通孔连接到多个第一高电压信号线Vdd1中的至少复数个。
图5E是沿图4A中的E-E'线的截面图。参看图5E、图6A和图6D，在一些实施例中，第一信号线层SL1包括多个第一高电压信号线Vdd1，且第二信号线层SL2包括多个第二高电压信号线Vdd2。多个第一高电压信号线Vdd1中的相应一个通过分别延伸穿过层间电介质层ILD的一个或多个第三通孔v3s连接到第二电容器电极。多个第二高电压信号线Vdd2中的相应一个通过分别延伸穿过平坦化层PLN的一个或多个第四通孔v4s连接到多个第一高电压信号线Vdd1中的相应一个。多个第一高电压信号线Vdd1中的相应一个通过延伸穿过层间电介质层ILD、绝缘层IN和栅极绝缘层GI的第三连接通孔cv4连接到第四晶体管的源极S4。
图4G是示出根据本公开的一些实施例中的多个第一高电压信号线中的相应一个的结构的图。参考图4G，在一些实施例中，多个第一高电压信号线Vdd1中的相应一个包括沿第一方向DR1延伸的主体md、沿第二方向DR2远离主体md突出的第一突出部pd1、以及沿第二方向DR2远离第一突出部pd1突出的第二突出部pd2。第二突出部pd2通过第一突出部pd1连接到主体md。第一突出部pd1是多个第一高电压信号线Vdd1中相应一个的一部分，在该部分中，多个第一高电压信号线Vdd1中相应一个连接到第二电容器电极。第二突出部pd2为多个第一高电压信号线Vdd1中相应一个的一部分，在该部分中，多个第一高电压信号线Vdd1中相应一个连接到第四晶体管的源极。第四晶体管的漏极连接到驱动晶体管的源极。
图4H是示出根据本公开的一些实施例中的发光元件的阳极相对于显示面板的像素驱动电路的布局的图。图4I是示出根据本公开的一些实施例中的显示面板中的阳极、第一信号线层以及第二信号线层的结构的图。参照图4H与图4I，在一些实施例中，显示面板还包括多个发光元件的多个阳极，例如图4H中所示，第一阳极AD1、第二阳极AD2与第三阳极AD3。各个阳极通过延伸穿过第二平坦化层(例如，图5A至图5E中的PLN2)的通孔连接到阳极接触垫，并且阳极接触垫通过延伸穿过平坦化层(例如，图5A至图5E中的PLN)的通孔连接到中继电极。中继电极通过延伸穿过层间电介质层的通孔连接到N4节点(例如，第五晶体管的漏极)。
参考图4H、图4I、图4E和图4F，在一个示例中，第一阳极AD1通过延伸穿过第二平坦化层的通孔连接到第一阳极接触垫ACP1，第一阳极接触垫ACP1通过延伸穿过平坦化层的通孔连接到第一中继电极RE1；第二阳极AD2通过延伸穿过第二平坦化层的通孔连接到第二阳极接触垫ACP2，第二阳极接触垫ACP2通过延伸穿过平坦化层的通孔连接到第二中继电极RE2；第三阳极AD3通过延伸穿过第二平坦化层的通孔连接到第三阳极接触垫ACP3，第三阳极接触垫ACP3通过延伸穿过平坦化层的通孔连接到第三中继电极RE3。
在一些实施例中，参照图1，显示面板还包括阵列栅极电路GOA，其位于显示面板的外围区域PA中。互连的低电压供应网络VSSN包括在显示面板的第一侧S1上在外围区域PA中的第一外围低电压线pvss1。图7A是示出图1中的第一区域ZR1中的结构的示意图。图7B是示出图7A中所示第一区域ZR1中的第一信号线层的结构的图。图7C是示出图7A中所示第一区域ZR1中的第二信号线层的结构的图。图7D是示出图7A中所示第一区域ZR1中的第二平坦化层的结构的图。图7E是示出图7A中所示第一区域ZR1中的阳极层的结构的图。
图7F是示出图7A所示第一区域ZR1中的第三平坦化层的结构的图。图7G是示出图7A中所示第一区域ZR1中的阴极层的结构的图。参照图7A至图7G以及图1，在显示面板的第一侧S1在外围区域PA中，显示面板包括位于基底基板上在第一信号线层中的阵列栅极电路GOA、位于阵列栅极电路GOA的远离基底基板的一侧在第二信号线层中的第一外围低电压线pvss1、位于第一外围低电压线pvss1的远离阵列栅极电路GOA的一侧的第二平坦化层PLN2、位于第二平坦化层PLN2的远离第一外围低电压线pvss1的一侧在阳极层中的阳极金属层AML、位于阳极金属层AML的远离第二平坦化层PLN2的一侧的第三平坦化层PLN3以及位于第三平坦化层PLN3的远离阳极金属层AML的一侧的阴极层CDL。
图8是沿图7A中的F-F'线的截面图。参照图1、图7A与图8，在一些实施例中，第一外围低电压线pvss1在基底基板BS上的正投影与阵列栅极电路GOA在基底基板BS上的正投影至少部分重叠。可选地，第一外围低电压线pvss1在基底基板BS上的正投影与阵列栅极电路GOA在基底基板BS上的正投影重叠至少80％(例如，至少85％、至少90％、至少95％、至少99％)。
参考图8，阴极层CDL通过在外围区域中并且延伸穿过第三平坦化层PLN3的一个或多个第一外围通孔pv1连接到阳极金属层AML，并且阳极金属层AML通过在外围区域中并且延伸穿过第二平坦化层PLN2的一个或多个第二外围通孔pv2连接到第一外围第一电压线pvss1，从而向多个发光元件的阴极提供第一电压信号。显示面板包括多个第一气体释放通孔grv1，其延伸穿过第一外围第一电压线pvss1，用于在显示面板的制造过程期间释放下面的绝缘层(例如，平坦化层PLN)中的气体。显示面板还包括多个第二气体释放通孔grv2，其延伸穿过阳极金属层AML，以在显示面板的制造过程期间释放下面的绝缘层(例如，第二平坦化层PLN2)中的气体。
在一些实施例中，阴极层CDL是基本上在整个显示面板延伸的整体阴极层，并且用作多个发光元件的阴极。可选地，连接阴极层CDL和阳极金属层AML的一个或多个通孔被限制在外围区域PA中，而不在显示区域DA中。阴极层CDL仅通过阳极金属层AML连接到互连的低电压供应网络VSSN。
在本显示面板中，低电压线与阵列栅极电路GOA共享相同的空间。显示面板可以被制成具有非常窄的边框。在一个示例中，与相关显示面板中的2.5mm相比，本显示面板在第一侧S1(或与第一侧S1相对的一侧)上具有大约1.5mm的边框宽度。
此外，在本显示面板中，低电压线和阴极层CDL之间(通过阳极金属层)的连接可以仅在外围区域PA中(例如，在GOA区域中)进行，从而不需要在显示区域DA中制造通孔(或任何工艺)以连接低电压线和阴极层CDL。显示面板可以以低得多的复杂性制造，显著降低了显示面板中缺陷的发生。
本公开的发明人发现，令人惊讶且出乎意料地，互连的低电压供应网络的实现显著地降低了整个显示面板上的低电压信号(例如，VSS信号)的电压降的程度。图9A示出根据本公开的一些实施例中的显示面板中的IR降。图9B示出在没有互连的低电压供应网络的情况下相关显示面板中的IR降。在图9A和图9B中，暗度指示局部区域中的IR降的程度。比较图9A和图9B，与没有互连的低电压供应网络的相关显示面板中的电压降的程度相比，根据本公开的实施例中的电压降的程度显著减小。总体上，IR降从1.5641V降低到1.2337V(降低大于20％)。本显示面板的优点对于大尺寸显示面板特别有意义。在没有互连的低电压供应网络的相关显示面板中，如图9B所示，VSS电流集中在最外面两个端口，导致诸如高电流烧伤(current burns)的问题。例如，在没有互连的低电压供应网络的相关显示面板中，最外面端口处的VSS电流是总VSS电流的大约26.6％。在根据本公开的一些实施例中的显示面板中，在任何端口的VSS电流小于总VSS电流的11％，避免了高电流烧伤的问题。
为了适应本显示面板中的互连的网络的实现，外围区域中的层和信号线采用了新颖且独特的结构，该结构有利于进一步减小边框宽度、提高整个显示面板的电压均匀性、以及使显示面板中缺陷的发生最小化。图10A是示出图1中的第二放大区域ZR2中的结构的示意图。图10B是示出图10A中低电压信号线的结构的示意图。图10C是示出图10A中的高电压信号线的结构的示意图。参照图1、图10A、图10B以及图10C，在一些实施例中，显示面板包括位于显示面板的第二侧S2在外围区域PA中的外围高电压信号线pvdd、第二外围低电压信号线pvss2以及第三外围低电压信号线pvss3。多个第二高电压信号线Vdd2中的一个或多个连接到外围高电压信号线pvdd。多个第二低电压信号线Vss2中的一个或多个连接到第二外围低电压信号线pvss2。第二外围低电压信号线pvss2和第三外围低电压信号线pvss3通过多个桥bg彼此连接。可选地，多个第一低电压信号线、外围高电压信号线pvdd和多个桥位于第一信号线层SL1内(例如，参考图5A中的显示面板的层布置)。可选地，多个第二高电压信号线Vdd2、第二外围低电压信号线pvss2位于第二信号线层SL2中。可选地，第三外围低电压信号线pvss3包括在第一信号线层SL1中的第一子层和在第二信号线层SL2中的第二子层。
图10D是示出图10A中的复位信号线的结构的示意图。参照图1、图10A与图10D，在一些实施例中，显示面板包括位于显示面板的第二侧S2在外围区域PA中的外围复位信号线pvint。多个第二复位信号线Vint2中的一个或多个连接到外围复位信号线pvint。可选地，外围复位信号线pvint位于与外围高电压信号线pvdd和外围低电压信号线pvss2不同的层中。可选地，外围复位信号线pvint与多个第二复位信号线Vint2位于同一层。可选地，外围复位信号线pvint位于与多个第二复位信号线Vint2不同的层中。在一些实施例中，外围复位信号线pvint包括第一部分p1和第二部分p2。可选地，第一部分p1包括与第二信号线层在同一层中的单层导电材料。可选地，所述第二部分具有双层结构，所述双层结构包括分别位于所述第一信号线层和所述第二信号线层中的导电材料。
参照图10A，在一些实施例中，显示面板还包括阳极金属层AML。在一些实施例中，阳极金属层AML通过延伸穿过一个或多个绝缘层的通孔连接到外围低电压信号线pvss2。
可以根据本公开来实践互连的低电压供应网络的各种适当的实现方式。图11A是示出根据本公开的一些实施例中的互连的低电压供应网络的第一子网络的结构的图。图11B是示出根据本公开的一些实施例中的互连的低电压供应网络的第二子网络的结构的图。图11C是示出根据本公开的一些实施例中包括第一子网络和第二子网络的互连的低电压供应网络的结构的图。参考图11A至图11C，在一些实施例中，互连的低电压供应网络包括由多个第一低电压信号线Vss1形成的第一子网络和由多个第二低电压信号线Vss2形成的第二子网络。可选地，第一子网络位于第一信号线层中，第二子网络位于第二信号线层中。多个第一信号线Vss1电连接至多个第二信号线Vss2。
在一些实施例中，多个第一低电压信号线Vss1形成子网络，而多个第二低电压信号线Vss2不形成子网络。在一些实施例中，多个第二低电压信号线Vss2形成子网络，而多个第一低电压信号线Vss1不形成子网络。
图12A是示出根据本公开的一些实施例中的互连的低电压供应网络的多个第一低电压信号线的结构的图。图12B是示出根据本公开的一些实施例中的互连的低电压供应网络的多个第二低电压信号线的子网络的结构的图。图12C是示出根据本公开的一些实施例中的互连的低电压供应网络的结构的图，该低电压供应网络包括多个第一低电压信号线和多个第二低电压信号线的子网络。参考图12A至图12C，多个第一低电压信号线Vss1彼此分离且不形成子网络，而多个第二低电压信号线Vss2形成子网络。多个第一信号线Vss1电连接至多个第二信号线Vss2。
在另一方面，本公开提供一种显示面板。在一些实施例中，显示面板包括多个像素驱动电路，所述多个像素驱动电路被配置为分别驱动多个发光元件发光。参照图3、图4A至图4I，多个像素驱动电路中的各个像素驱动电路包括驱动晶体管Td、被配置为将包括驱动晶体管Td的栅极的第一节点N1复位的第一复位晶体管(第一晶体管T1)、以及被配置为将多个发光元件中的各个发光元件LE的阳极复位的第二复位晶体管(第六晶体管T6)。可选地，沿第一方向DR1的相邻像素驱动电路中的相邻第一复位晶体管的第一电极通过第一连接线(例如，多个第一复位信号线Vint1中的第一相邻第一复位信号线)彼此连接；沿第一方向的相邻像素驱动电路中的相邻第二复位晶体管的第一电极通过第二连接线(例如，多个第一复位信号线Vint1中的第二相邻第一复位信号线)彼此连接。可选地，所述第一连接线和第二连接线位于半导体材料层中。可选地，参照图4A至图4I以及图6A，沿第一方向的六个相邻像素驱动电路中的六个相邻第一复位晶体管的第一电极分别通过三个第一过孔连接至三个相邻第一节点复位信号线(例如，多个第二复位信号线Vint2中的三个相邻第二复位信号线)。第一连接线和第二连接线沿第一方向DR1延伸。三个相邻第一节点复位信号线沿第二方向DR2延伸。第一方向DR1和第二方向DR2彼此相交。
本公开的发明人发现，通过使沿第一方向DR1的相邻像素驱动电路中的相邻第一复位晶体管的第一电极通过第一连接线彼此连接，可简化制造工艺，减少连接复位晶体管与复位信号线的过孔的数量，并降低复位信号线中的电阻。
可选地，沿第一方向DR1的六个相邻像素驱动电路中的六个相邻第二复位晶体管的第一电极通过三个第二过孔分别连接到三个相邻阳极复位信号线(例如，多个第二复位信号线Vint2中的三个相邻第二复位信号线)。在一个示例中，三个相邻第一节点复位信号线与三个相邻阳极复位信号线相同。
本公开的发明人发现，通过使沿第一方向DR1的相邻像素驱动电路中的相邻第二复位晶体管的第一电极通过第二连接线彼此连接，可简化制造工艺，减少连接复位晶体管与复位信号线的过孔的数量，并降低复位信号线中的电阻。
可选地，参考图6A，三个相邻第一节点复位信号线通过三个第一过孔连接到第一连接线；并且三个相邻阳极复位信号线通过三个第二过孔连接到第二连接线。第一节点复位信号线通过一个第一过孔连接到第一连接线。阳极复位信号线通过一个第二过孔连接到第二连接线。
可选地，显示面板还包括沿第一方向DR1延伸的多个第一高电压信号线Vdd1和沿第二方向DR2延伸的多个第二高电压信号线Vdd2。多个第一高电压信号线Vdd1和多个第二高电压信号线Vdd2通过过孔彼此互连，形成互连的网络。本公开的发明人发现，通过设置互连的网络，可以减小高电压信号线的电阻。
可选地，参照图3以及图4A至图4I，各个像素驱动电路还包括存储电容器Cst。可选地，沿第一方向DR1的像素驱动电路的存储电容器的第二电容器电极彼此连接，形成整体结构。可选地，存储电容器Cst的第二电容器电极连接到多个第一高电压信号线Vdd1中的相应第一高电压信号线或者多个第二高电压信号线Vdd2中的相应第二高电压信号线之一。
可选地，第一节点N1还包括节点连接线Cln，其将各个像素驱动电路中的驱动晶体管Td的栅极与补偿晶体管(例如，第三晶体管T3)的第一电极连接。可选地，多个第一高电压信号线Vdd1中的各个第一高电压信号线包括主体md和沿着第二方向DR2朝远离主体md的方向突出的突出部。可选地，突出部在基底基板上的正投影与第一节点N1在基底基板上的正投影至少部分重叠。本公开的发明人发现，通过使突出部在基底基板上的正投影与第一节点N1在基底基板上的正投影至少部分重叠，可以稳定第一节点N1处的电压电平。
可选地，多个第一高电压信号线Vdd1中的相应第一高电压信号线和多个第二高电压信号线Vdd2中的相应第二高电压信号线的组合在基底基板上的正投影覆盖节点连接线Cln在基底基板上的正投影。本公开的发明人发现，通过使多个第一高电压信号线Vdd1中的相应第一高电压信号线和多个第二高电压信号线Vdd2中的相应第二高电压信号线的组合在基底基板上的正投影覆盖节点连接线Cln在基底基板上的正投影，可以稳定第一节点N1处的电压电平。
可选地，所述突出部包括连接部和端子部。端子部至少通过连接部连接到主体md。可选地，所述端子部沿所述第一方向的宽度大于所述连接部沿所述第一方向的宽度。
可选地，显示面板还包括分别沿第一方向DR1延伸的多个第一低电压信号线Vss1，以及分别沿第二方向DR2延伸的多个第二低电压信号线Vss2。可选地，多个第一低压信号线Vss1和多个第二低压信号线Vss2通过过孔互连。本公开的发明人发现，通过使多个第一低电压信号线Vss1和多个第二低电压信号线Vss2互连，可减小低电压信号线的电阻。
可选地，各个像素驱动电路还包括存储电容器和屏蔽块(图4D中用“E”表示)。可选地，所述存储电容器的第二电容器电极与所述屏蔽块位于同一层。可选地，所述存储电容器的第二电容器电极与所述屏蔽块为整体结构的一部分。可选地，所述屏蔽块包括沿所述第一方向DR1延伸的主体部、沿所述第二方向DR2延伸的第一延伸部和沿所述第二方向DR2延伸的第二延伸部。
可选地，参照图3、图4A至图4I以及图5A至图5E，第一延伸部在基底基板上的正投影覆盖半导体材料层的位于补偿晶体管(例如第三晶体管T3)的两个沟道部之间的一部分在基底基板上的正投影。本公开的发明人发现，通过使第一延伸部在基底基板上的正投影覆盖半导体材料层的位于补偿晶体管的两个沟道部之间的一部分在基底基板上的正投影，可以屏蔽补偿晶体管免受照射。
可选地，所述第二延伸部沿所述第二方向与所述节点连接线Cln至少部分重叠。本公开的发明人发现，通过使所述第二延伸部沿所述第二方向与所述节点连接线Cln至少部分重叠，第一节点N1可以至少部分地被屏蔽以免受到来自沿第一方向DR1延伸的至少一些信号线的干扰。
可选地，第一节点还包括节点连接线Cln，其将各个相应像素驱动电路中的驱动晶体管Td的栅极与补偿晶体管(例如，第三晶体管T3)的第一电极连接。可选地，第二延伸部将节点连接线Cln与被配置为向相应像素驱动电路提供数据信号的各个数据线间隔开。本公开的发明人发现，通过使第二延伸部将节点连接线Cln与各个数据线间隔开，第一节点N1可至少部分地被屏蔽以免受来自各个数据线的干扰。
在另一方面，本发明提供了一种显示设备，包括本文所述的或通过本文所述的方法制造的显示面板，以及连接到显示面板的一个或多个集成电路。适当的显示设备的示例包括但不限于电子纸、移动电话、平板计算机、电视、监视器、笔记本计算机、数字相册、GPS等。可选地，显示设备是有机发光二极管显示设备。可选地，显示设备是液晶显示设备。
在另一方面，本发明提供一种制造显示面板的方法。在一些实施例中，该方法包括形成多个发光元件；以及形成互连的低电压供应网络，其被配置为向多个发光元件的阴极提供低电压信号。可选地，形成互连的低电压供应网络包括在显示面板的显示区域中形成信号线。
为了说明和描述的目的，已经给出了本发明的实施例的上述描述。其不是穷举的，也不是要将本发明限制为所公开的精确形式或示例性实施例。因此，前面的描述应当被认为是说明性的而不是限制性的。显然，许多修改和变化对于本领域技术人员将是显而易见的。选择和描述实施例是为了解释本发明的原理及其最佳模式实际应用，从而使得本领域技术人员能够理解本发明的各种实施例以及适合于所考虑的特定使用或实现的各种修改。本发明的范围旨在由所附权利要求及其等价物来限定，其中除非另有说明，否则所有术语都意味着其最广泛的合理意义。因此，术语“本发明(the invention、the presentinvention)”等不一定将权利要求范围限制为特定实施例，并且对本发明的示例性实施例的引用不意味着对本发明的限制，并且不应推断出这样的限制。本发明仅由所附权利要求的精神和范围来限定。此外，这些权利要求可能涉及使用“第一”、“第二”等，随后是名词或元素。这些术语应当被理解为命名法，并且不应当被解释为对由这些命名法所修改的元件的数量进行限制，除非已经给出了特定的数量。所描述的任何优点和益处可能不适用于本发明的所有实施例。应当理解，在不脱离由所附权利要求限定的本发明的范围的情况下，本领域技术人员可以对所描述的实施例进行改变。此外，本公开中的元件和组件都不是要贡献给公众，无论该元件或组件是否在所附权利要求中明确叙述。

Claims (20)

1.一种显示面板，包括：多个像素驱动电路，其被配置为分别驱动多个发光元件发光；
其中，所述多个像素驱动电路中的各个像素驱动电路包括驱动晶体管、被配置为将包括所述驱动晶体管的栅极的第一节点复位的第一复位晶体管、以及被配置为将所述多个发光元件中的各个发光元件的阳极复位的第二复位晶体管；
沿第一方向的相邻像素驱动电路中的相邻第一复位晶体管的第一电极通过第一连接线彼此连接；
沿所述第一方向的所述相邻像素驱动电路中的相邻第二复位晶体管的第一电极通过第二连接线彼此连接；
所述第一连接线和所述第二连接线位于半导体材料层中；
沿所述第一方向的六个相邻像素驱动电路中的六个相邻第一复位晶体管的第一电极分别通过三个第一过孔连接至三个相邻第一节点复位信号线；
所述第一连接线和所述第二连接线沿所述第一方向延伸；以及
所述三个相邻第一节点复位信号线沿第二方向延伸，所述第一方向和所述第二方向彼此相交。
2.根据权利要求1所述的显示面板，其中，沿所述第一方向的所述六个相邻像素驱动电路中的六个相邻第二复位晶体管的第一电极通过三个第二过孔连接到三个相邻阳极复位信号线。
3.根据权利要求2所述的显示面板，其中，第一节点复位信号线通过一个第一过孔连接到所述第一连接线；以及
阳极复位信号线通过一个第二过孔连接到所述第二连接线。
4.根据权利要求1所述的显示面板，还包括沿所述第一方向延伸的多个第一高电压信号线和沿所述第二方向延伸的多个第二高电压信号线；以及
所述多个第一高电压信号线和所述多个第二高电压信号线通过过孔彼此互连，以形成互连的网络。
5.根据权利要求4所述的显示面板，其中，所述各个像素驱动电路还包括存储电容器；
沿所述第一方向的像素驱动电路的存储电容器的第二电容器电极彼此连接，以形成整体结构；以及
所述存储电容器的第二电容器电极连接到所述多个第一高电压信号线中的相应第一高电压信号线或者所述多个第二高电压信号线中的相应第二高电压信号线之一。
6.根据权利要求4所述的显示面板，其中，所述第一节点还包括节点连接线，其将所述各个像素驱动电路中的所述驱动晶体管的栅极与补偿晶体管的第一电极连接；
所述多个第一高电压信号线中的各个第一高电压信号线包括主体和沿着所述第二方向朝远离所述主体的方向突出的突出部；以及
所述突出部在基底基板上的正投影与所述第一节点在所述基底基板上的正投影至少部分重叠。
7.根据权利要求6所述的显示面板，其中，所述多个第一高电压信号线中的相应第一高电压信号线和所述多个第二高电压信号线中的相应第二高电压信号线的组合在基底基板上的正投影覆盖所述节点连接线在所述基底基板上的正投影。
8.根据权利要求6所述的显示面板，其中，所述突出部包括连接部和端子部；
所述端子部至少通过所述连接部连接到所述主体；以及
所述端子部沿所述第一方向的宽度大于所述连接部沿所述第一方向的宽度。
9.根据权利要求1所述的显示面板，还包括分别沿所述第一方向延伸的多个第一低电压信号线，以及分别沿所述第二方向延伸的多个第二低电压信号线；
其中，所述多个第一低压信号线和所述多个第二低压信号线通过过孔互连。
10.根据权利要求1所述的显示面板，其中，所述各个像素驱动电路还包括存储电容器和屏蔽块；
所述屏蔽块与所述存储电容器的第二电容器电极位于同一层；以及
所述屏蔽块包括沿所述第一方向延伸的主体部、沿所述第二方向延伸的第一延伸部和沿所述第二方向延伸的第二延伸部。
11.根据权利要求10所述的显示面板，其中，所述第一延伸部在基底基板上的正投影覆盖半导体材料层的位于补偿晶体管的两个沟道部之间的一部分在基底基板上的正投影。
12.根据权利要求10所述的显示面板，其中，所述第一节点还包括节点连接线，所述节点连接线将所述各个像素驱动电路中的所述驱动晶体管的栅极与补偿晶体管的第一电极连接；以及
所述第二延伸部沿所述第二方向与所述节点连线至少部分重叠。
13.根据权利要求10所述的显示面板，其中，所述第一节点还包括节点连接线，所述节点连接线将所述各个像素驱动电路中的所述驱动晶体管的栅极与补偿晶体管的第一电极连接；以及
所述第二延伸部将所述节点连接线与被配置为向所述各个像素驱动电路提供数据信号的各个数据线间隔开。
14.根据权利要求1所述的显示面板，其中，所述显示面板包括：
多个发光元件；以及
互连的第一电压供应网络，其被配置为向所述多个发光元件的阴极提供第一电压信号；
其中，所述互连的第一电压供应网络包括在所述显示面板的显示区域中的信号线，所述显示区域至少部分地被外围区域围绕；
所述信号线包括位于第一信号线层中的多个第一信号线和位于第二信号线层中的多个第二信号线；
所述显示面板还包括位于所述第一信号线层和所述第二信号线层之间的平坦化层；以及
所述多个第一信号线电连接到所述多个第二信号线。
15.根据权利要求14所述的显示面板，其中，所述互连的第一电压供应网络包括：
分别沿第一方向的多个第一-第一电压信号线；以及
分别沿第二方向的多个第二-第一电压信号线；
其中，所述多个第一-第一电压信号线分别与所述多个第二-第一电压信号线相交。
16.根据权利要求15所述的显示面板，其中，所述互连的第一电压供应网络包括由所述多个第一-第一电压信号线形成的第一子网络和由所述多个第二-第一电压信号线形成的第二子网络。
17.根据权利要求15所述的显示面板，其中，所述多个第一-第一电压信号线中的相应一个连接到所述多个第二-第一电压信号线中的至少复数个；以及
所述多个第二-第一电压信号线中的相应一个连接到所述多个第一-第一电压信号线中的至少复数个。
18.根据权利要求15所述的显示面板，其中，所述多个第一-第一电压信号线和所述多个第二-第一电压信号线通过分别延伸穿过所述平坦化层的第一通孔互连，所述第一通孔中的至少一些在所述显示区域中；
所述多个第一-第一电压信号线中的相应一个分别通过延伸穿过所述平坦化层的复数个第一通孔连接到所述多个第二-第一电压信号线中的至少复数个；以及
所述多个第二-第一电压信号线中的相应一个分别通过延伸穿过所述平坦化层的复数个第一通孔连接到所述多个第一-第一电压信号线中的至少复数个。
19.根据权利要求14所述的显示面板，还包括在所述显示面板的外围区域中的阵列栅极电路；
其中，所述互连的第一电压供应网络包括在所述显示面板的第一侧在所述外围区域中的第一外围第一电压线；以及
所述第一外围第一电压线在基底基板上的正投影与所述阵列栅极电路在所述基底基板上的正投影至少部分重叠。
20.一种显示装置，包括根据权利要求1至19中任一所述的显示面板，以及连接到所述显示面板的一个或多个集成电路。
CN202310325161.7A 2021-06-25 2021-06-25 显示面板 Pending CN116343667A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310325161.7A CN116343667A (zh) 2021-06-25 2021-06-25 显示面板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202180001618.8A CN115398638B (zh) 2021-06-25 2021-06-25 显示面板
PCT/CN2021/102249 WO2022266979A1 (en) 2021-06-25 2021-06-25 Display panel
CN202310325161.7A CN116343667A (zh) 2021-06-25 2021-06-25 显示面板

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN202180001618.8A Division CN115398638B (zh) 2021-06-25 2021-06-25 显示面板

Publications (1)

Publication Number Publication Date
CN116343667A true CN116343667A (zh) 2023-06-27

Family

ID=84114450

Family Applications (3)

Application Number Title Priority Date Filing Date
CN202310325161.7A Pending CN116343667A (zh) 2021-06-25 2021-06-25 显示面板
CN202211660853.9A Pending CN115835696A (zh) 2021-06-25 2021-06-25 显示面板
CN202180001618.8A Active CN115398638B (zh) 2021-06-25 2021-06-25 显示面板

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN202211660853.9A Pending CN115835696A (zh) 2021-06-25 2021-06-25 显示面板
CN202180001618.8A Active CN115398638B (zh) 2021-06-25 2021-06-25 显示面板

Country Status (4)

Country Link
US (2) US20230263020A1 (zh)
EP (1) EP4205178A4 (zh)
CN (3) CN116343667A (zh)
WO (1) WO2022266979A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114283691A (zh) * 2021-12-31 2022-04-05 厦门天马显示科技有限公司 显示面板及包括该显示面板的显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101383712B1 (ko) * 2007-11-16 2014-04-09 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20200086771A (ko) * 2019-01-09 2020-07-20 삼성디스플레이 주식회사 유기 발광 표시 장치
CN209374036U (zh) * 2019-02-15 2019-09-10 上海和辉光电有限公司 一种显示面板和显示装置
EP4067987A4 (en) * 2019-11-29 2022-11-30 BOE Technology Group Co., Ltd. MATRIX SUBSTRATE, METHOD OF MANUFACTURE THEREOF, DISPLAY DEVICE AND DISPLAY SUBSTRATE
CN211265478U (zh) * 2019-12-20 2020-08-14 京东方科技集团股份有限公司 显示基板和显示装置
CN211265479U (zh) * 2020-01-02 2020-08-14 京东方科技集团股份有限公司 显示基板
CN211150599U (zh) * 2020-03-23 2020-07-31 京东方科技集团股份有限公司 一种显示基板、显示装置
CN111477669B (zh) * 2020-05-09 2023-04-18 京东方科技集团股份有限公司 一种显示面板及其制作方法、显示装置

Also Published As

Publication number Publication date
CN115398638B (zh) 2023-06-09
WO2022266979A1 (en) 2022-12-29
US20230269981A1 (en) 2023-08-24
CN115398638A (zh) 2022-11-25
US20230263020A1 (en) 2023-08-17
EP4205178A4 (en) 2023-11-01
EP4205178A1 (en) 2023-07-05
CN115835696A (zh) 2023-03-21

Similar Documents

Publication Publication Date Title
JP7005714B2 (ja) 表示装置
US20220376003A1 (en) Display panel and display apparatus
JP2022539621A (ja) ディスプレイパネル及びその製造方法、表示装置
US11092863B2 (en) Storage capacitor, display device using the same and method for manufacturing the same
JP6056072B2 (ja) 表示装置
US20230269981A1 (en) Display panel
US20240147792A1 (en) Array substrate and display apparatus
EP3996074A1 (en) Display panel and manufacturing method therefor, and display device
CN115668343B (zh) 阵列基板和显示设备
US11387310B2 (en) Array substrate with connection portion connecting power bus and power line and display panel
CN114730115B (zh) 阵列基板和显示设备
WO2022160255A1 (en) Array substrate and display apparatus
US20230165059A1 (en) Display panel
CN115039165B (zh) 阵列基板和显示设备
WO2023115406A1 (en) Array substrate and display apparatus
WO2023130202A1 (en) Array substrate and display apparatus
WO2024065624A1 (en) Array substrate and display apparatus
WO2023039842A1 (en) Array substrate and display apparatus
CN117716417A (zh) 阵列基板和显示装置
CN115548078A (zh) 显示面板及显示装置
CN115734657A (zh) 显示基板及其制作方法、显示装置
CN117480609A (zh) 显示基板及其制备方法、显示装置
CN117280472A (zh) 显示基板及其制备方法、显示装置
CN117177618A (zh) 显示基板、显示装置以及显示基板的制造方法
CN117651987A (zh) 显示基板和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination