WO2022241713A1 - 像素电路及其驱动方法、显示基板及显示装置 - Google Patents

像素电路及其驱动方法、显示基板及显示装置 Download PDF

Info

Publication number
WO2022241713A1
WO2022241713A1 PCT/CN2021/094877 CN2021094877W WO2022241713A1 WO 2022241713 A1 WO2022241713 A1 WO 2022241713A1 CN 2021094877 W CN2021094877 W CN 2021094877W WO 2022241713 A1 WO2022241713 A1 WO 2022241713A1
Authority
WO
WIPO (PCT)
Prior art keywords
node
electrode
light
subcircuit
sub
Prior art date
Application number
PCT/CN2021/094877
Other languages
English (en)
French (fr)
Inventor
黄耀
王彬艳
李孟
Original Assignee
京东方科技集团股份有限公司
成都京东方光电科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司, 成都京东方光电科技有限公司 filed Critical 京东方科技集团股份有限公司
Priority to US17/772,288 priority Critical patent/US20240144873A1/en
Priority to KR1020237013350A priority patent/KR20240010447A/ko
Priority to PCT/CN2021/094877 priority patent/WO2022241713A1/zh
Priority to CN202180001218.7A priority patent/CN115943457A/zh
Priority to EP21940168.4A priority patent/EP4202901A4/en
Publication of WO2022241713A1 publication Critical patent/WO2022241713A1/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种像素电路（100）及其驱动方法、显示基板（20）及显示装置（40）。像素电路（100）包括驱动子电路（122）、数据写入子电路（126）、补偿子电路（128）、第一开关子电路（124）及第一发光控制子电路（170）。驱动子电路（122）包括与第一节点（N1）连接的控制端（122a）、与第二节点（N2）连接的第一端（122b）和与第三节点（N3）连接的第二端（122c），且配置为根据第一节点（N1）的电压控制从第一节点（N1）到第三节点（N3）且用于驱动发光元件（120）的驱动信号；第一开关子电路（124）配置为响应于第一开关控制信号（SW1）控制驱动信号在第三节点（N3）和第四节点（N4）之间的导通；第一发光控制子电路（170）通过第五节点（N5）与发光元件（120）的第一电极（134）连接，并配置为响应于第一发光控制信号（EM1）控制驱动信号在第四节点（N4）和第五节点（N5）之间的导通。像素电路（100）可以有效提高显示均一性。

Description

像素电路及其驱动方法、显示基板及显示装置 技术领域
本公开实施例涉及一种像素电路及其驱动方法、显示基板及显示装置。
背景技术
目前，显示器件的显示屏正往大屏化、全屏化方向发展。通常，显示器件(例如手机、平板电脑等)具有摄像装置(或成像装置)，该摄像装置通常设置在显示屏显示区域外的一侧。但是，由于摄像装置的安装需要占用一定的空间，因此不利于显示屏的全屏化、窄边框设计。例如，可以将摄像装置与显示屏的显示区域结合在一起，在显示区域中为摄像装置预留位置，以获得显示屏显示区域的最大化。
发明内容
本公开至少一实施例提供一种像素电路，包括驱动子电路、数据写入子电路、补偿子电路、第一开关子电路以及第一发光控制子电路。所述驱动子电路包括与第一节点连接的控制端、与第二节点连接的第一端和与第三节点连接的第二端，且所述驱动子电路配置为根据所述第一节点的电压控制从所述第一节点到所述第三节点且用于驱动发光元件的驱动信号；所述数据写入子电路与所述第二节点连接，且配置为响应于第一扫描信号将数据信号写入所述第二节点；所述补偿子电路，与所述第一节点和所述第三节点连接，配置为响应于第二扫描信号导通所述第一节点和所述第三节点，从而控制所述驱动子电路基于写入到所述第二节点的数据信号向所述第一节点写入补偿电压；所述第一开关子电路配置为响应于第一开关控制信号并基于所述第三节点的电压控制所述驱动信号在所述第三节点和所述第四节点之间的导通；所述第一发光控制子电路与所述第四节点和第五节点连接，并通过所述第五节点与所述发光元件的第一电极连接，所述第一发光控制子电路配置为响应于第一发光控制信号控制所述驱动信号在所述第四节点和所述第五节点之间的导通，使得所述驱动信号可被施加至所述发光元件。
在一些示例中，所述像素电路还包括第一复位子电路，所述第一复位子电路与所述第五节点连接，且配置为响应于第一复位控制信号向所述第五节点写入第一复位电压。
在一些示例中，所述像素电路还包括第一复位子电路，所述第一复位子电路与所述第四节点连接，且配置为响应于第一复位控制信号向所述第四节点写入第一复位电压。
在一些示例中，所述像素电路还包括第一复位子电路和第二开关子电路，所述第一复位子电路与第六节点连接，并通过所述第六节点与所述第二开关子电路连接，所述第一复位子电路配置为响应于第一复位控制信号向所述第六节点写入第一复位电压；所述第二开关子电路与所述第四节点和所述第六节点连接，并配置为响应于第二开关控制信号控制所述第四节点和所述第六节点的导通，使得来自所述第一复位子电路的所述第一复位电压可被写入所述第四节点。
在一些示例中，所述像素电路还包括第二发光控制子电路，所述第二发光控制子电路与所述第二节点和第一电源电压端连接，配置为响应于第二发光控制信号将来自所述第一电源电压端的第一电源电压写入所述第二节点。
在一些示例中，所述像素电路还包括存储子电路，所述存储子电路包括第一端和第二端，所述存储子电路的第一端和第二端分别与所述第一电源电压端和所述第一节点连接。
在一些示例中，所述像素电路还包括第二复位子电路，所述第二复位子电路与所述第一节点连接，并配置为响应于第二复位控制信号将第二复位电压写入所述第一节点。
在一些示例中，所述像素电路还包括第一电容，所述第一电容包括第一电极和第二电极，所述第一电容的第一电极与所述第四节点连接，所述第一电容的第二电极配置为与所述发光元件的第二电极施加相同的电压。
在一些示例中，所述像素电路还包括第二电容，其中，所述第二电容的第一电极与所述第四节点连接，所述发光元件的第一电极充当所述第二电容的第二电极。
本公开至少一实施例还提供一种显示基板，包括衬底基板以及沿第一方向和第二方向成阵列分布于所述衬底基板上的多个子像素。所述多个子像素包括第一子像素，所述第一子像素包括以上任一实施例提供的像素电路以及所述发光元件；所述显示基板包括第一显示区和第二显示区，所述第一显示区至少部分包围所述第二显示区；所述像素电路的驱动子电路和第一开关子电路均位于所述第一显示区，所述像素电路的第一发光控制子电路和所述发光元件位于所述第二显示区。
在一些示例中，所述显示基板还包括连接线，所述连接线的一端与所述第一发光控制子电路电连接，另一端延伸至所述第一显示区以与所述第一开关子电路电连接；所述连接线的材料为透明导电材料。
在一些示例中，在垂直于所述衬底基板的方向上，所述连接线与所述发光元件的第一电极至少部分重叠。
在一些示例中，所述第一发光控制子电路包括发光控制晶体管；所述发光控制晶体管的第一极通过第一过孔与所述连接线电连接；所述发光控制晶体管的第二极通过第二过孔与所述发光元件的第一电极电连接。
在一些示例中，所述显示基板还包括第一连接电极，所述第一连接电极位于所述连接线靠近所述衬底基板的一侧，所述发光控制晶体管的第一极通过所述第一连接电极与所述连接线电连接。
在一些示例中，所述发光元件的第一电极在所述衬底基板上的正投影覆盖所述第一连接电极在所述衬底基板上的正投影。
在一些示例中，所述发光元件的第一电极包括电极主体部和从所述电极主体部突出的电极突出部，所述电极主体部用于与所述发光元件的发光层接触，所述电极突出部通过所述第二过孔与所述发光控制晶体管的第二极电连接；所述第二过孔在所述衬底基板上的正投影相较于所述第一过孔在所述衬底基板上的正投影更远离所述电极主体部在所述衬底基板上的 正投影。
在一些示例中，所述显示基板还包括位于所述第二显示区的发光控制线，所述发光控制线的材料为透明导电材料；所述发光控制线与所述发光控制晶体管的栅极电连接以提供所述第一发光控制信号。
在一些示例中，在垂直于所述衬底基板的方向上，所述发光控制线位于所述连接线靠近所述发光元件的第一电极的一侧。
在一些示例中，在所述像素电路还包括第二开关子电路的情形下，所述第二开关子电路位于所述第一显示区，所述显示基板还包括位于所述第一显示区的辅助发光控制线，所述第二开关子电路与所述辅助发光控制线连接以接收所述第二开关控制信号；所述辅助发光控制线与所述发光控制线电连接。
本公开至少一实施例还提供一种显示装置，包括以上任一实施例提供的显示基板。
在一些示例中，所述显示装置还包括传感器，所述显示基板具有用于显示的第一侧和与所述第一侧相对的第二侧；所述传感器设置于所述显示基板的第二侧，并且配置为接收来自所述显示基板的第一侧并经所述第二显示区的光以进行感测。
本公开至少一实施例还提供一种像素电路的驱动方法，用于驱动以上任一实施例提供的像素电路，所述驱动方法包括：在数据写入及补偿阶段，开启所述数据写入子电路并关闭所述第一开关子电路及所述第一发光控制子电路，使得所述数据信号写入所述第二节点，并对所述驱动子电路进行补偿；在预充电阶段，开启所述第一开关子电路并关闭所述第一发光控制子电路，以对所述第四节点进行充电使得所述第四节点的电位达到预定值；在发光阶段，开启所述第一开关子电路及所述第一发光控制子电路，将所述第四节点的电位施加至所述第五节点，并将所述驱动信号施加至所述发光元件以使所述发光元件发光。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本发明的一些实施例，而非对本发明的限制。
图1A为本公开至少一实施例提供的像素电路的示意图；
图1B为图1A所示像素电路的一种具体实现示例的电路图；
图1C为本公开至少一实施例提供的像素电路的时序信号图；
图2A为本公开另一些实施例提供的像素电路的示意图；
图2B为图2A所示像素电路的一种具体实现示例的电路图；
图3A为本公开又一些实施例提供的像素电路的示意图；
图3B为图3A所示像素电路的一种具体实现示例的电路图；
图4A为本公开至少一实施例提供的显示基板的示意图之一；
图4B为本公开至少一实施例提供的显示基板的示意图之二；
图5A为本公开至少一实施例提供的显示基板的示意图之三；
图5B为图5A沿剖面线I-I’的剖视图；
图5C为图5A沿剖面线II-II’的剖视图；
图6为本公开至少一实施例提供的显示基板的示意图之四；
图7A为本公开至少一实施例提供的显示基板的示意图之五；
图7B为本公开至少一实施例提供的显示基板的示意图之六；
图8A为本公开至少一实施例提供的显示基板的示意图之七；
图8B为本公开至少一实施例提供的显示基板的示意图之八；
图9A为本公开至少一实施例提供的显示基板的示意图之九；
图9B为本公开至少一实施例提供的显示基板的示意图之十；
图10A为本公开至少一实施例提供的显示装置的示意图；以及
图10B为图10A沿剖面线C-C’的剖视图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
在集成有成像元件的显示装置中，将成像元件设置于显示装置的显示区，有助于提高显示屏占比，例如实现全面屏显示。由于显示区中制作有显示器件，会影响到达成像元件的光透过率从而影响感测效果，例如，子像素中的发光元件、不透光走线等都可能对成像元件摄取光线形成阻挡从而影响成像品质。例如，可以通过在设置有成像元件的显示区中减少像素电路结构的设置从而提高该区域的透光性，该设置成像元件的显示区例如称作透光显示区。例如，可以将透光显示区的发光元件所连接的像素电路设置在该透光显示区外的显示区，也即一部分像素电路所连接的发光元件被移至透光显示区而不在原位发光，从而在提高显示均匀性的同时提高透光显示区的透光率。
例如，一种实现方式是不改变像素电路的尺寸，而是通过减少像素电路的数目来形成该透光显示区。例如，直接去除原本位于透光显示区的像素电路。由于像素电路与其驱动的发光元件的数目是对应的，这样相应地需要减少发光元件的数目。例如，可以降低透光显示区的有效的发光元件的设置密度。这种方式会降低显示亮度的均一性。
例如，一种方式是不改变像素电路的数目，而是对像素的尺寸进行压缩从而留出该透光显示区的空间。例如，像素电路的尺寸在横向(行方向上)上被压缩，而纵向(列方向)上保持不变。这样就可以提供充足的像素电路从而可以驱动数目不变的发光元件，从而发光元件的设置密度不受影响。例如，发光元件在显示区具有一致的密度。这种方式可以进一步提高显示均一性，降低了透光显示区的设置对显示效果的影响。
发光元件的像素电极通常需要通过连接线或者连接电极与驱动该发光元件的像素电路连接。发明人发现，该连接线或者连接电极与其他导电结构之间产生的寄生电容会对该发光元件的显示效果造成不利影响。例如，该寄生电容会增加该像素电极的充电时间，从而推迟该发光元件的起亮时间，造成发光时间缩短。
例如，位于透光显示区的发光元件需要通过较长的连接线与透光显示区之外的驱动该发光元件的像素电路结构连接，这造成像素电极处存在较大的寄生电容，从而在发光阶段该像素电极所需要的充电时间被加长，例如在该发光阶段，该像素电极的电位充电至该发光元件的起亮电压的时间更长(例如与透光显示区以外的显示区中原位发光的子像素相比)，因此发光时间被缩短，最终造成亮度不均。此外，在透光显示区中，发光元件的像素电极所连接的连接线的长度、形状或位置的不同也会造成寄生电容大小的不同，导致发光阶段发光元件的起亮时间不一致，造成显示的不均一。
本公开至少一实施例提供一种像素电路，包括驱动子电路、数据写入子电路、补偿子电路、第一开关子电路和第一发光控制子电路。所述驱动子电路包括与第一节点连接的控制端、与第二节点连接的第一端和与第三节点连接的第二端，且所述驱动子电路配置为根据所述第一节点的电压控制从所述第一节点到所述第三节点且用于驱动发光元件的驱动信号；所述数据写入子电路与所述第二节点连接，且配置为响应于第一扫描信号将数据信号写入所述第二节点；所述补偿子电路与所述第一节点和所述第三节点连接，配置为响应于第二扫描信号导通所述第一节点和所述第三节点，从而控制所述驱动子电路基于写入到所述第二节点的数据信号向所述第一节点写入补偿电压；所述第一开关子电路配置为响应于第一开关控制信号并基于所述第三节点的电压控制所述驱动信号在所述第三节点和所述第四节点之间的导通；所述第一发光控制子电路与第五节点连接并通过所述第五节点与所述发光元件的第一电极连接，所述第一发光控制子电路配置为响应于所述第一发光控制信号控制所述驱动信号在所述第四节点和所述第五节点之间的导通，使得所述驱动信号可被施加至所述发光元件。
例如，该驱动信号可以是用于驱动所述发光元件的驱动电压或者驱动电流。
本公开实施例提供的像素电路通过设置第一发光控制子电路易产生寄生电容的第四节点N4与和发光元件直接连接的第五节点N5间隔开，该第一发光控制子电路可以控制第四 节点N4与第五节点N5之间的导通，可在发光阶段到来之前对第四节点提前充电，例如在发光阶段开始之前提供充足的时间对第四节点进行充电，从而在电路进入发光阶段后，降低第四节点处的寄生电容对发光元件起亮时间的影响，提高显示均一性。例如，在发光阶段，第一发光控制子电路响应于该第一发光控制信号开启从而将驱动信号在第四节点和第五节点导通，并将第四节点的电位复制到与发光元件连接的第五节点，由于第四节点已经被提前充电，第五节点的电位可迅速达到发光元件的起亮电压，从而发光时间不再受第四节点N4处寄生电容的影响。
图1A为本公开至少一实施例提供的像素电路的示意图。如图1A所示，该像素电路包括驱动子电路122、数据写入子电路126、补偿子电路128、第一开关子电路124和第一发光控制子电路170。
该驱动子电路122包括与第一节点N1连接的控制端122a、与第二节点N2连接的第一端122b和与第三节点N3连接的第二端122c，该驱动子电路122配置为根据该第一节点N1的电压控制从该第一节点N1到所述第三节点N3且用于驱动发光元件120的驱动信号。例如，该驱动信号可以是用于驱动所述发光元件的驱动电压或者驱动电流。
该数据写入子电路126与第二节点N2连接，且配置为响应于第一扫描信号Ga1将数据信号Vd写入第二节点N2。例如，该数据写入子电路126包括控制端126a、第一端126b和第二端126c，该控制端126a配置为接收该第一扫描信号Ga1，该第一端126b配置为接收该数据信号Vd，该第二端126c与第二节点N2连接。例如，在数据写入及补偿阶段，数据写入子电路126可以响应于第一扫描信号Ga1而开启，从而可以将数据信号写入驱动子电路122的第一端122b(第二节点N2)，并将数据信号存储，以在例如发光阶段时可以根据该数据信号生成驱动发光元件120发光的驱动信号。
该补偿子电路128与该第一节点N1和第三节点N3连接，配置为响应于第二扫描信号Ga2导通第一节点N1和第三节点N3，从而控制该驱动子电路122基于写入到该第二节点N2的数据信号Vd向第一节点N1写入补偿电压。例如，该补偿子电路128包括控制端128a、第一端128b和第二端128c，该控制端128a配置为接收该第二扫描信号Ga2，该第一端128b与第三节点N3连接，该第二端128c与第一节点N1连接。
例如，第一扫描信号Ga1可以与第二扫描信号Ga2相同。例如第一扫描信号Ga1可以与第二扫描信号Ga2连接到相同的信号输出端。例如，第一扫描信号Ga1可以与第二扫描信号Ga2通过相同的扫描线传输。
在另一些示例中，第一扫描信号Ga1也可以与第二扫描信号Ga2不同。例如，第一扫描信号Ga1可以与第二扫描信号Ga2连接到不同的信号输出端。例如，第一扫描信号Ga1可以与第二扫描信号Ga2分别通过不同的扫描线传输。
该第一开关子电路124配置为响应于第一开关控制信号SW1并基于该第三节点N3的电压控制驱动信号在该第三节点N3和第四节点N4之间的导通。例如，该第一开关子电路124包括控制端124a、第一端124b和第二端124c，该控制端124a配置为接收该第一开关控制 信号SW1，该第一端124b和第二端124c分别与第三节点N3和第四节点N4连接。
该第一发光控制子电路170与第五节点N5连接并通过该第五节点N5与发光元件120的第一电极134连接，该第一发光控制子电路170配置为响应于第一发光控制信号EM1控制驱动信号在第四节点N4和第五节点N5之间的导通，使得该驱动信号可被施加至该发光元件120。例如，该第一发光控制子电路170包括控制端170a、第一端170b和第二端170c，该控制端170a配置为接收该第一发光控制信号EM1，该第一端170b和第二端170c分别与第四节点N4和第五节点N5连接。
该第一发光控制子电路170间隔在第四节点N4和像素电极(也即发光元件的第一电极134)之间，避免了将第四节点N4直接与像素电极连接，从而有效降低了第四节点N4处可能存在的寄生电容Cp(本公开第二电容的一个示例)对像素电极的影响。例如，在发光阶段到来之前，可以将第一开关子电路124开启并将第一发光控制子电路170关闭，从而可以对第四节点N4进行预充电(例如充电至发光元件的起亮电压)；而在发光阶段，第一开关子电路124和该第一发光控制子电路170同时开启，在驱动电流的作用下，第四节点N4上已经准备好的电位迅速复制至第五节点N5，从而避免了该寄生电容所需的充电时间对发光时间的挤占所造成的显示不均(Mura)现象，提高了发光的均一性。
例如，在发光阶段，第一发光控制子电路170响应于第一发光控制端EM1提供的第一发光控制信号EM1而开启，同时第一开关子电路124也开启，使得驱动子电路122可以通过第一开关子电路124及第一发光控制子电路170与发光元件120电连接，从而驱动发光元件120在驱动信号控制下发光；而在非发光阶段，第一发光控制子电路170响应于第一发光控制信号EM1而截止，从而避免有电流流过发光元件120而使其发光，可以提高相应的显示装置的对比度。
例如，该寄生电容Cp包括第一电极Cpa和第二电极Cpb，该第一电极Cpa与第四节点连接，第二电极Cpb例如可以是发光元件120的第一电极134或者其它信号走线等，也即该寄生电容Cp在该第一发光控制子电路170的第二端170b和发光元件120的第一电极134或者其它信号走线之间形成。
例如，该像素电路还可以包括模拟电容Cm(本公开第一电容的一个示例)。该模拟电容Cm包括第一电极Cma和第二电极Cmb，该第一电极Cma与第四节点连接，该第二电极Cmb例如配置为与发光元件120的第二电极135施加相同的电压，例如第二电源电压VSS。由此，该模拟电容Cm可以模拟发光元件120自身的电容，从而为第四节点N4构造与第五节点N5相同或相近的环境，便于在发光阶段第四节点N4的电位迅速复制到第五节点N5。
例如，该像素电路还可以包括第一复位子电路129，该第一复位子电路129与第五节点N5连接，且配置为响应于第一复位控制信号Rst1向第四节点N4写入第一复位电压Init1。
例如，该像素电路还可以包括第二复位子电路125，该第二复位子电路125与第一节点N1连接，并配置为响应于第二复位控制信号Rst2将第二复位电压Init2写入所述第一节点N1。
例如，该像素电路还可以包括第二发光控制子电路123，该第二发光控制子电路123与第一电源电压端VDD和第二节点N2连接，并配置为响应于第二发光控制信号EM2将来自于该第一电源电压端VDD的第一电源电压VDD写入第二节点N2。例如，该第二发光控制信号与该第一开关控制信号SW1可以是相同的信号或不同的信号。
又例如，在初始化阶段，第二发光控制子电路124也可以响应于第二发光控制信号而开启，从而可以结合复位电路以对驱动子电路122以及发光元件120进行复位操作。
例如，该第一复位电压Init1与该第二复位电压Init2可以是相同的电压信号或者不同的电压信号。例如，该第一复位控制信号Rst1和第二复位控制信号Rst2可以是相同的信号或者不同的信号。
例如，第一复位子电路129和第二复位子电路125可以分别响应于第一复位控制信号Rst1和第二复位控制信号Rst2而开启，从而可以将分别将第一复位电压Init1施加至发光元件120的第一电极134以及将第二复位电压Init2施加至第一节点N1，从而可以对驱动子电路122、补偿子电路128以及发光元件120进行复位操作，消除之前的发光阶段的影响。
例如，该像素电路还可以包括存储子电路127，该存储子电路127包括第一端127a和第二端127b，该第一端127a和第二端127b分别与该第一电源电压端VDD和第一节点N1连接。例如，在数据写入及补偿阶段，补偿子电路128可以响应于该第二扫描信号Ga2而开启，从而可以将数据写入子电路126写入的数据信号存储在该存储子电路127中；同时，补偿子电路128可以将第一节点N1和第三节点N3导通，也即将驱动子电路122的控制端122a和第二端122c电连接，从而可以使驱动子电路122的阈值电压的相关信息也相应地存储在该存储子电路中，从而例如在发光阶段可以利用存储的数据信号以及阈值电压对驱动子电路122进行控制，使得驱动子电路122得到补偿。
例如，发光元件120包括第一电极134和第二电极135，发光元件120的第一电极134配置为与驱动子电路122的第二端122c连接，发光元件120的第二电极135配置为与第二电源电压端VSS连接。
需要注意的是，在本公开实施例的说明中，第一节点N1、第二节点N2、第三节点N3、第四节点N4和第五节点以及后文出现的第六节点并非一定表示实际存在的部件，而是表示电路图中相关电路连接的汇合点。
需要说明的是，在本公开的实施例的描述中，符号Vd既可以表示数据信号端又可以表示数据信号的电平，同样地，符号Ga1、Ga2既可以表示第一扫描信号、第二扫描信号，也可以表示第一扫描信号端和第二扫描信号端，EM1、EM2既可以表示第一发光控制信号、第二发光控制信号，也可以表示第一发光控制端、第二发光控制端，Rst1、Rst2既可以表示第一复位控制信号、第二复位控制信号，又可以表示第一复位控制端、第二复位控制端，符号Init1、Init2既可以表示第一复位电压端和第二复位电压端又可以表示第一复位电压和第二复位电压，符号VDD既可以表示第一电源电压端又可以表示第一电源电压，符号VSS既可以表示第二电源电压端又可以表示第二电源电压。以下各实施例与此相同，不再赘述。
图1B示出了图1A所示电路的一种具体实现示例的电路图。如图1B所示，该像素电路包括第一至第八晶体管T1、T2、T3、T4、T5、T6、T7、T8以及存储电容Cst。
例如，如图1B所示，驱动子电路122可以实现为第一晶体管T1(也即驱动晶体管)。第一晶体管T1的栅极作为驱动子电路122的控制端122a，和第一节点N1连接；第一晶体管T1的第一极作为驱动子电路122的第一端122b，和第二节点N2连接；第一晶体管T1的第二极作为驱动子电路122的第二端122c，和第三节点N3连接。
例如，如图1B所示，数据写入子电路126可以实现为第二晶体管T2。第二晶体管T2的栅极和第一扫描线(第一扫描信号端Ga1)连接以接收第一扫描信号，第二晶体管T2的第一极和数据线(数据信号端Vd)连接以接收数据信号，第二晶体管T2的第二极和驱动子电路122的第一端122b(第二节点N2)连接。
例如，如图1B所示，补偿子电路128可以实现为第三晶体管T3(也即补偿晶体管)。第三晶体管T3的栅极、第一极和第二极分别作为该补偿子电路的控制端128a、第一端128b和第二端128c。第三晶体管T3的栅极配置为和第二扫描线(第二扫描信号端Ga2)连接以接收第二扫描信号，第三晶体管T3的第一极和驱动子电路122的第二端122c(第三节点N3)连接，第三晶体管T3的第二极和驱动子电路122的控制端122a(第一节点N1)连接。
例如，如图1B所示，第一发光控制子电路170可以实现为第八晶体管T8(本公开发光控制晶体管的一个示例)。第八晶体管T8的栅极和第一发光控制线(第一发光控制端EM1)连接以接收第一发光控制信号EM1，第八晶体管T8的第一极和第四节点N4连接，第八晶体管T8的第二极和第五节点N5连接。
例如，如图1B所示，第二发光控制子电路123可以实现为第四晶体管T4。第四晶体管T4的栅极和第二发光控制线(第二发光控制端EM2)连接以接收第二发光控制信号EM2，第四晶体管T4的第一极和第一电源电压端VDD连接以接收第一电源电压VDD，第四晶体管T4的第二极和驱动子电路122的第一端122b(第二节点N2)连接。
例如，如图1B所示，第一开关子电路124可以实现为第五晶体管T5，该第五晶体管T5的栅极、第一极和第二极分别作为该第一开关子电路124的控制端124a、第一端124b和第二端124c。例如，该第二发光控制信号EM2还作为该第一开关控制信号SW1，在这种情形，该第二发光控制线或第二发光控制端还和第五晶体管T5的栅极连接以提供该第一开关控制信号SW1，第五晶体管T5的第一极和驱动子电路122的第二端122c(第三节点N3)连接，第五晶体管T5的第二极和第一发光控制子电路170的第一端170b(第四节点N4)连接。
例如，如图1B所示，存储子电路127可以实现为存储电容Cst，该存储电容Cst包括第一电容电极Ca和第二电容电极Cb，该第一电容电极Ca和第一电源电压端VDD连接，该第二电容电极Cb和驱动子电路122的控制端122a连接。
例如，第一复位子电路129可以实现为第七晶体管T7，第二复位子电路125可以实现为第六晶体管T6。第七晶体管T7的栅极配置为和第一复位控制端Rst1连接以接收第一复 位控制信号Rst1，第七晶体管T7的第一极和第一复位电压端Init1连接以接收第一复位电压Init1，第七晶体管T7的第二极配置为和第五节点N5连接。第六晶体管T6的栅极配置为和第二复位控制端Rst2连接以接收第二复位控制信号Rst2，第六晶体管T6的第一极和第二复位电压端Init2连接以接收第二复位电压Init2，第六晶体管T6的第二极配置为和第一节点N4连接。例如，第一复位电压端Init1和第二复位电压端Init2可以是同一电压端。
例如，发光元件120具体实现为发光二极管(LED)，例如可以是有机发光二极管(OLED)、量子点发光二极管(QLED)或者无机发光二极管，例如可以是微型发光二极管(Micro LED)或者微型OLED。例如，发光元件120可以为顶发射结构、底发射结构或双面发射结。该发光元件120可以发红光、绿光、蓝光或白光等。本公开的实施例对发光元件的具体结构不作限制。例如，发光元件120包括第一电极134、第二电极135以及夹设于该第一电极134和第二电极135之间的发光层。
例如，发光元件120的第一电极134(也称像素电极，例如为阳极)和第四节点N4连接配置为通过第二发光控制子电路124连接到驱动子电路122的第二端122c，发光元件120的第二电极135(例如为阴极)配置为和第二电源电压端VSS连接以接收第二电源电压VSS，从驱动子电路122的第二端122c流入发光元件120的电路决定发光元件的亮度。例如第二电源电压端可以接地，即VSS可以为0V。例如，第二电压电源电压VSS也可以为负电压。
需要说明的是，本公开的实施例中采用的晶体管均可以为薄膜晶体管或场效应晶体管或其他特性相同的开关器件，本公开的实施例中均以薄膜晶体管为例进行说明。这里采用的晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的。在本公开的实施例中，为了区分晶体管除栅极之外的两极，直接描述了其中一极为第一极，另一极为第二极。
此外，按照晶体管的特性区分可以将晶体管分为N型和P型晶体管。当晶体管为P型晶体管时，开启电压为低电平电压(例如，0V、-5V、-10V或其他合适的电压)，关闭电压为高电平电压(例如，5V、10V或其他合适的电压)；当晶体管为N型晶体管时，开启电压为高电平电压(例如，5V、10V或其他合适的电压)，关闭电压为低电平电压(例如，0V、-5V、-10V或其他合适的电压)。例如，本公开至少一些实施例采用的晶体管(T1-T9)均为P型晶体管，例如为低温多晶硅薄膜晶体管。然而本公开实施例对晶体管的类型不作限制，当晶体管的类型发生改变时，相应地调整电路中的连接关系即可。
以下结合图1C所示的信号时序图，对图1B所示的像素电路的工作原理进行说明。如图1C所示，每一帧图像的显示过程包括四个阶段，分别为初始化阶段1、数据写入及补偿阶段2、预充电阶段3和发光阶段4。
如图1C所示，在本实施例中，第一扫描信号Ga1和第二扫描信号Ga2采用同一信号，第一开关控制信号SW1和第二发光控制信号EM2采用同一信号；且第一复位控制信号Rst1和第一扫描信号Ga1/第二扫描信号Ga2的波形相同，也即第二复位控制信号Rst2、第一扫描信号Ga1/第二扫描信号Ga2可以采用同一信号；本行子像素的第二复位信号Rst2与上一 行子像素的第一扫描信号Ga1/第二扫描信号Ga2的波形相同，也即采用同一信号。然而，这并不作为对本公开的限制，在其它实施例中，可以采用不同的信号分别作为第一扫描信号Ga1、第二扫描信号Ga2、第一复位控制信号Rst1、第二复位控制信号Rst2，采用不同的信号分别作为第一开关控制信号SW1和第二发光控制信号EM2。
在初始化阶段1，输入第二复位控制信号Rst2以开启第六晶体管T6，将第二复位电压Init2施加至第一晶体管T1的栅极，从而对该第一节点N1复位。
在数据写入及补偿阶段2，输入第一扫描信号Ga1、第二扫描信号Ga2以及数据信号Vd，第二晶体管T2和第三晶体管T3开启，数据信号Vd由第二晶体管T2写入第二节点N2，并经过第一晶体管T1和第三晶体管T3对第一节点N1充电，直至第一节点N1的电位变化至Vd+Vth时第一晶体管T1截止，其中Vth为第一晶体管T1的阈值电压。该第一节点N1的电位存储于存储电容Cst中得以保持，也就是说将带有数据信号和阈值电压Vth的电压信息存储在了存储电容Cst中，以用于后续在发光阶段时，提供灰度显示数据和对第一晶体管T1自身的阈值电压进行补偿。
在数据写入及补偿阶段2，还可以输入第一复位控制信号Rst1以开启第七晶体管T7，将第一复位电压Init1施加至第五节点N5，从而对该第五节点N5复位。例如，对该第五节点N5的复位也可以在初始化阶段1进行，例如，第一复位控制信号Rst1和第二复位控制信号Rst2可以相同。本公开实施例对此不作限制。
在预充电阶段3，输入第一开关控制信号SW1、第二发光控制信号EM2和第一发光控制信号EM1以分别开启第五晶体管T5、第四晶体管T4并关闭第八晶体管T8，以对第四节点N4进行充电使得该第四节点N4的电位到达预定值，例如达到发光元件120的起亮电压V0，例如，该起亮电压V0与该发光元件120的第二端135的电压(例如为第二电源电压VSS)之间的电压差为该发光元件120的开启电压，例如该开启电压为该发光元件发出亮度为1cd/m 2的光时两端的电压差。当该发光元件120的第二端135接地时，该起亮电压V0与该发光元件的开启电压数值相等。例如，该预充电阶段3的时长与该第四节点N4处的寄生电容Cp的大小有关，该寄生电容Cp的容值越大，该预充电阶段3的时长越长。
在发光阶段4，输入第一开关控制信号SW1、第二发光控制信号EM2和第一发光控制信号EM1以分别开启第五晶体管T5、第四晶体管T4和第八晶体管T8，第八晶体管T8将第四节点N4的电位施加至第五节点，并将驱动电流施加至OLED以使其发光。由于第四节点N4的电位已经经过预充电，因此OLED两端的电压差能够迅速达到该发光元件的开启电压从而将发光元件120点亮。流经OLED的驱动电流I的值可以根据下述公式得出：
I＝K(VGS-Vth) 2＝K[(Vdata+Vth-VDD)-Vth] 2＝K(Vdata-VDD) 2，其中，K为第一晶体管的导电系数。
在上述公式中，Vth表示第一晶体管T1的阈值电压，VGS表示第一晶体管T1的栅极和源极(这里为第一极)之间的电压，K为与第一晶体管T1本身相关的一常数值。从上述I的计算公式可以看出，流经OLED的驱动电流I不再与第一晶体管T1的阈值电压Vth有关， 由此可以实现对该像素电路的补偿，解决了驱动晶体管(在本公开的实施例中为第一晶体管T1)由于工艺制程及长时间的操作造成阈值电压漂移的问题，消除其对驱动电流I的影响，从而可以改善采用其的显示装置的显示效果。
图2A为本公开另一实施例提供的像素电路的示意图。该实施例提供的像素电路与图1A所示的像素电路的主要区别在于该第一复位子电路129与第四节点N4连接，并配置为响应于第一复位控制信号向第四节点N4写入第一复位电压Init1。这是由于当第一发光控制子电路170开启后，可以迅速将第四节点N4的电位复制到第五节点N5，因此对第四节点N4复位也相当于对第五节点N5进行复位。例如，参考图1C，在数据写入及补偿阶段2，第一复位子电路129响应于第一复位控制信号Rst1开启对第四节点N4复位，同时第一发光控制子电路170响应于第一发光控制信号EM1开启，将第四节点N4的电位复制到第五节点N5从而实现对第五节点N5的复位。
图2B示出了图2A所示电路的一种具体实现示例的电路图，具体描述可参考对图1B的描述，此处不再赘述。
图3A为本公开又一实施例提供的像素电路的示意图。该实施例提供的像素电路与图1A所示的像素电路的主要区别在于该像素电路还包括第二开关子电路180，该第二开关子电路180与第四节点N4连接，且第一复位子电路129与第六节点N6连接并通过第六节点N6与该第二开关子电路180连接。
该第一复位子电路129配置为响应于第一复位控制信号Rst1向该第六节点写入第一复位电压Init1；该第二开关子电路180配置为响应于第二开关控制信号SW2控制第四节点N4和第六节点N6的导通，使得来自第一复位子电路129的第一复位电压Init1可被写入第四节点N4，从而对该第四节点N4复位。
例如，该第二开关控制信号SW2与该第一发光控制信号EM1可以是相同的信号。例如，参考图1C，在数据写入及补偿阶段2，第一发光控制信号EM1/第二开关控制信号SW2为开启信号，第二开关子电路180开启，因此第二开关子电路180并不影响第一复位子电路129对该第四节点N4的复位操作。
在实际显示基板的电路版图布局中，该第二开关子电路180可以作为一个辅助子电路，用于在工艺方面提高显示基板的均一性(例如刻蚀均一性)。
图3B示出了图3A所示电路的一种具体实现示例的电路图，例如，如图3B所示，该第二开关子电路180可以实现为第九晶体管T9，该第九晶体管T9的栅极配置为接收该第二开关控制信号SW2，该第九晶体管T9的第一极与第二极分别与第四节点N4和第六节点N6连接。具体描述可参考对图1B的描述，此处不再赘述。
本公开至少一实施例还提供一种像素电路的驱动方法，用于驱动以上任一实施例提供的像素电路。该驱动方法至少包括：在数据写入及补偿阶段，开启所述数据写入子电路并关闭所述第一开关子电路及所述第一发光控制子电路，使得所述数据信号写入所述第二节点，并对所述驱动子电路进行补偿；在预充电阶段，开启所述第一开关子电路并关闭所述第一发光 控制子电路，以对所述第四节点进行充电使得所述第四节点的电位达到预定值；在发光阶段，开启所述第一开关子电路及所述第一发光控制子电路，将所述第四节点的电位施加至所述第五节点，并将所述驱动信号施加至所述发光元件以使所述发光元件发光。具体描述可参考上文，此处不再赘述。例如，该驱动信号可以是用于驱动所述发光元件的驱动电压或者驱动电流。
本公开至少一实施例还提供一种显示基板，包括上述任一实施例提供的像素电路。
图4A为本公开实施例提供的显示基板的平面示意图之一，图4A示出了该显示基板的显示区的布局。如图4A所示，该显示基板20的显示区101划分为主要显示区21以及感光元件(例如摄像头)的相关区域。例如，该相关区域包括第一显示区22及第二显示区23，该第一显示区至少部分或者完全包围第二显示区23。例如，感光元件对应于第二显示区23设置。
图4B为本公开实施例提供的显示基板的平面示意图之二，图4B示出了该显示基板的像素布局图。如图4B所示，该显示基板20包括位于显示区101的多个像素电路100，图4B用矩形块示意性地示出了该像素电路100。例如，每个像素电路100可以采用本公开任一实施例提供的像素电路。例如，根据像素电路100所在区域的不同，可以相应地调整像素电路100的结构。
如图4B所示，该多个像素电路100沿第一方向D1和第二方向D2排列为多行多列；该第一方向D1和第二方向D2不同，例如二者正交。例如，该像素行和像素列并不一定严格地沿直线延伸，也可以沿着曲线(例如折线)延伸，该曲线总体上分别沿着第一方向D1或第二方向D2延伸。例如，第一显示区22和主要显示区21的像素电路的密度相同从而提高工艺的均一性。
例如，在主要显示区21中，每个子像素的像素电路与其驱动的发光元件之间连接线较短，例如该子像素的像素电路与发光元件均位于该主要显示区中，可以实现原位发光。例如，该主要显示区21中的像素电路100可以采用图1A-1B或者图2A-2B所示的像素电路。
例如，在第二显示区23中并不存在完整的像素电路结构，而可能存在部分的像素电路结构，这是为了提高该第二显示区23的光透过率，从而提高感光元件的感光效果。例如，为了提高显示均一性，第二显示区23中设置有发光元件，但是驱动该发光元件的像素电路的主要结构设置在该第二显示区23周边的第一显示区21中。图4B用圆形示意性地示出了该第二显示区23中的发光元件，该发光元件通过连接线(如图4B中折线所示)与第一显示区21中的像素电路结构或信号线连接。当该显示基板的与显示侧相对的一侧设置有感光元件时，待检测的光主要经由该第二显示区23到达该感光元件，后文将对此进行详细描述。
例如，在第一显示区22中，部分子像素的像素电路用于驱动位于第二显示区23中的发光元件。为了便于说明，后文将这部分子像素称作第一子像素。
例如，第一显示区22中的像素电路的尺寸在第一方向D1上经过压缩，因此像素电路的数目多于发光元件的数目。例如，这部分子像素的像素电路可以采用图3A-3B所示的像素电 路。例如，该第一显示区22中也存在部分原位发光的子像素。
例如，第一子像素的驱动子电路122和第一开关子电路124位于第一显示区22，第一发光控制子电路170及发光元件120位于第二显示区23，该第一发光控制子电路的第二端与发光元件120的第一电极电连接，该第一发光子电路的第一端通过连接线(对应第四节点N4处)与位于第一显示区22的第一开关子电路电连接。
例如，该连接线从第二显示区23延伸至第一显示区22，在延伸过程中容易与其它导电结构形成寄生电容，通过将第一发光控制子电路170设置在第二显示区，也即设置在连接线靠近发光元件的一端，可以将该连接线与发光元件有效间隔开，避免了连接线直接与发光元件连接，从而有效降低了连接线处存在的寄生电容对发光的不利影响。例如，在发光阶段到来之前，可以将第一开关子电路124开启并将第一发光控制子电路170关闭，从而可以对连接线进行预充电(例如充电至发光元件的起亮电压)；而在发光阶段，第一开关子电路124和该第一发光控制子电路170同时开启，在驱动信号的作用下，连接线上已经准备好的电位迅速复制至像素电极，从而避免了该寄生电容所需的充电时间对发光时间的挤占所造成的显示不均(Mura)现象，提高了发光的均一性。
如图4B所示，该显示基板包括多条栅线11和多条数据线12。例如，该栅线11沿第一方向D1延伸，该数据线12沿第二方向D2延伸。图4B中只是示意出了栅线11、数据线12以及像素电路100在显示基板中的大致的位置关系，具体可以根据实际需要进行设计。图4B中虽然示出了每条栅线11和每条数据线12贯穿第一显示区21和第二显示区22，但这只是为了便于作图，并不作为对本公开的限制。
例如，如图4B所示，该显示基板20包括位于显示区101外的非显示区102。该显示基板还可以包括位于非显示区中的栅极驱动电路13和数据驱动电路14。该栅极驱动电路13通过栅线11与像素电路单元100连接以提供各种扫描信号及控制信号，该数据驱动电路14通过数据线12与像素电路100连接以提供数据信号Vd。
例如，显示基板20还可以包括控制电路(未示出)。例如，该控制电路配置为控制数据驱动电路14施加该数据信号，以及控制栅极驱动子电路施加该扫描信号。该控制电路的一个示例为时序控制电路(T-con)。控制电路可以为各种形式，例如包括处理器和存储器，存储器包括可执行代码，处理器运行该可执行代码以执行上述检测方法。
例如，处理器可以是中央处理单元(CPU)或者具有数据处理能力和/或指令执行能力的其它形式的处理装置，例如可以包括微处理器、可编程逻辑控制器(PLC)等。
例如，存储装置可以包括一个或多个计算机程序产品，所述计算机程序产品可以包括各种形式的计算机可读存储介质，例如易失性存储器和/或非易失性存储器。易失性存储器例如可以包括随机存取存储器(RAM)和/或高速缓冲存储器(cache)等。非易失性存储器例如可以包括只读存储器(ROM)、硬盘、闪存等。在计算机可读存储介质上可以存储一个或多个计算机程序指令，处理器可以运行该程序指令期望的功能。在计算机可读存储介质中还可以存储各种应用程序和各种数据。
以下将以该第一子像素采用图3A-3B所示的像素电路为例、并结合图5A-5C、图6、图7A-7B、图8A-8B、图9A-9B对本公开至少一实施例提供的显示基板的结构进行示例性说明，然而这并不造成对本公开的限制。
图5A为本公开至少一个实施例提供的显示基板20中一个第一子像素的示意图,图5B为图5A沿剖面线I-I’的剖视图，图5C为图5A沿剖面线II-II’的剖视图。需要说明的是，为了清楚起见，图5B和图5C分别省略了一些在剖面线处不存在直接电连接关系的结构。
如图5A-5B所示，该第一子像素的像素电路中除第一发光控制子电路(T8)外、其它子电路均位于第一显示区22，该第一子像素的第一发光控制子电路和发光元件120位于第二显示区23。该第一发光控制子电路通过连接线270与位于第一显示区22中的像素结构连接。该连接线270的一端通过过孔352与发第一发光控制子电路电连接，并从第二显示区23延伸至第一显示区22以与第一开关子电路及第二开关子电路电连接。例如，该连接线270的另一端通过过孔351与第一开关子电路的第二端(也即T5d)及第二开关子电路的第一端(也即T9s)电连接。例如，该连接线270的材料为透明导电材料，从而有助于提高第二显示区23的透光率。图5A中仅示出了该连接线270的两端的连接结构，并用虚线示意性地示出了该连接线的中间部分的结构。剖面线I-I’沿着该连接线270从第一显示区22延伸至第二显示区23。
结合图5A-5C可知，半导体层102、第一绝缘层301、第一导电层201、第二绝缘层302、第二导电层202、第三绝缘层303、第三导电层203、第四绝缘层304、第四导电层204、第五绝缘层305、第五导电层205、第六绝缘层306、第六导电层206、第七绝缘层307以及第七导电层207依次设置于衬底基板101上，从而形成如图5A所示的显示基板的结构。
图6对应于图5A示出了该第一子像素的像素电路中位于第一显示区22中的晶体管T1-T7及T9的半导体层102和第一导电层(栅极层)201，图7A示出了第二导电层202，图7B在图6的基础上示出了该第二导电层202；图8A示出了第三导电层203，图8B在图7B的基础上示出了该第三导电层203；图9A和9B分别示出了第四导电层204和第五导电层205。
为了方便说明，在以下的描述中用Tng、Tns、Tnd、Tna分别表示第n晶体管Tn的栅极、第一极、第二极和有源层，其中n为1-9。
需要说明的是，本公开中所称的“同层设置”是指两种(或两种以上)结构通过同一道沉积工艺形成并通过同一道构图工艺得以图案化而形成的结构，它们的材料可以相同或不同。本公开中的“一体的结构”是指两种(或两种以上)结构通过同一道沉积工艺形成并通过同一道构图工艺得以图案化而形成的彼此连接的结构，它们的材料可以相同或不同。
例如，如图6所示，该第一导电层201包括每个晶体管的栅极以及一些扫描线和控制线。图6中用虚线框示出了该第一子像素中晶体管T1-T7及T9的栅极T1g-T7g及T9g。
该半导体层102包括晶体管T1-T7及T9的有源层T1a-T7a及T9a。如图6所示，该晶体管T1-T7及T9的有源层彼此连接为一体的结构。例如，一并参考图5C，该第一导电层还 包括位于第二显示区23的第八晶体管T8的栅极T8g，该半导体层102还包括该第八晶体管T8的有源层T8a。
例如，该显示基板20采用自对准工艺，利用第一导电层201作为掩膜对该半导体层102进行导体化处理(例如掺杂处理)，使得该半导体层102未被该第一导电层201覆盖的部分被导体化，从而半导体层位于各晶体管的有源层(沟道区)两侧的部分被导体化而形成分别该晶体管的第一极和第二极。
驱动晶体管的栅极电压的稳定性对于显示基板的显示均一性有重要影响。例如，如果驱动晶体管的栅极漏电现象严重，则会造成驱动晶体管的栅极电压在阈值补偿阶段补偿不足，也即该驱动晶体管的阈值电压得不到完全补偿，从而在发光阶段的驱动电流仍然与该驱动晶体管的阈值电压Vth有关，造成显示装置的亮度的均一性下降。
例如，如图6所示，第三晶体管T3和第六晶体管T6分别采用双栅结构，这样可以提高晶体管的栅控能力，降低漏电流。由于第三晶体管T3和第六晶体管T6都是与第一晶体管T1(也即驱动晶体管)的栅极直接连接的晶体管，因此，该第三晶体管T3和第六晶体管T6的稳定性直接影响着第一晶体管T1的栅极(N1节点)电压的稳定性。采用双栅结构提高第三晶体管T3和第六晶体管T6的栅控能力，有助于降低晶体管的漏电流从而有助于保持N1节点的电压，从而在补偿阶段，第一晶体管T1的阈值电压有助于得到充分补偿，进而提高发光阶段显示基板的显示均一性。
例如，该第一导电层201还包括彼此绝缘的多条扫描线210、多条复位控制线220和多条发光控制线230。例如，如图6所示，每行子像素对应一条复位控制线220、一条扫描线210、一条第二发光控制线230以及一条第一发光控制线(280，290)。
扫描线210与对应一行子像素中的第二晶体管T2的栅极电连接(或为一体的结构)以提供第一扫描信号Ga1，复位控制线220与对应一行子像素中的第六晶体管T6的栅极电连接以提供第二复位控制信号Rst2，第二发光控制线230与对应一行子像素中的第四晶体管T4的的栅极电连接以提供第二发光控制信号EM2。
例如，如图6所示，该扫描线210还与第三晶体管T3的栅极电连接以提供第二扫描信号Ga2，即第一扫描信号Ga1和第二扫描信号Ga2可以为同一信号；该发光控制线230还与第五晶体管T5的栅极电连接以提供第一开关控制信号SW1，也即该第一发光控制信号EM1和第二发光控制信号EM2为同一信号。
一并参考图5A和图5C，该第一发光控制线包括位于第一显示区22的第一发光控制线部分280(本公开辅助发光控制线的一个示例)以及位于第二显示区23的第二发光控制线部分290，该第一发光控制线部分280与第二发光控制线部分290彼此电连接(如图5A中虚线所示)。该第二发光控制线部分290与对应的一行子像素的第八晶体管T8(本公开发光控制晶体管的一个示例)的栅极电连接(或为一体的结构)以提供第一发光控制信号EM1，该第一发光控制线部分280与对应的一行子像素的第九晶体管T9的栅极电连接(或为一体的结构)以提供第二开关控制信号SW2，也即在本公开实施例中，该第一发光控制信号EM1 与第二开关控制信号SW2为同一信号，然而这并不造成对本公开的限制。例如，该第二发光控制线部分290的材料为透明导电材料以提高第二显示区23的透光率。
例如，主要显示区21中设置有第二子像素，例如，该第二子像素为原位发光的子像素，该第二子像素的像素电路中的所有子电路(晶体管)均位于该主要显示区21，也即该第一发光控制子电路与其它子电路并不发生如图5A所示的分离情形。例如，该第二子像素的像素电路可以不包括第二开关子电路，例如可以采用图1A-1B或者图2A-2B所示的像素电路；在这种情形，该第一发光控制子电路可以位于如图5A所示的第二开关子电路所在的位置，也即该第八晶体管T8位于该第九晶体管T9所在的位置，而图5A中所示的第一发光控制线部分280则充当该控制该第一发光控制子电路的第一发光控制信号EM1。
因此，在图5A所示的像素电路中，该第二开关子电路(T9)以及第一发光控制线部分280的设置有助于提高第二显示区23和第一显示区21像素电路排布的均一性，从而提高在制作工艺中提高工艺均一性。
例如，本行像素电路的第七晶体管T7的栅极与下一行像素电路(即按照扫描线的扫描顺序，在本行扫描线之后顺序开启的扫描线所在的像素电路行)所对应的复位控制线220电连接以接收第一复位控制信号Rst1。
例如，如图7A-7B所示，该第二导电层202包括第一电容电极Ca。该第一电容电极Ca在垂直于衬底基板101的方向上与第一晶体管T1的栅极T1g重叠从而形成存储电容Cst，也即该第一晶体管T1的栅极T1g充当该存储电容Cst的第二电容电极Cb。例如，该第一电容电极Ca包括开口222，该开口222暴露出该第一晶体管T1的栅极T1g的至少部分，以便于该栅极T1g与其它结构电连接。
例如，该第二导电层202还可以包括沿第一方向D1延伸的多条复位电压线240，该多条复位电压线240与多行子像素一一对应连接。该复位电压线240与对应一行子像素中的第六晶体管T6的第一极电连接以提供第二复位电压Init2。
例如，结合参考图7B和8B，本行子像素中的第七晶体管T7的第一极与下一行子像素所对应的复位电压线240电连接以接收第一复位电压Init1。
例如，如图7A-7B所示，该第二导电层202还可以包括屏蔽电极221。例如，该屏蔽电极221与第二晶体管T2的第一极T2s在垂直于衬底基板101的方向上重叠从而可以保护该第二晶体管T2的第一极T2s中的信号不受其它信号的干扰。由于该第二晶体管T2的第一极T2s配置为接收数据信号Vd，而该数据信号Vd决定了该子像素的显示灰阶，因此该屏蔽电极221提高了数据信号的稳定性，从而提高了显示性能。
例如，结合参考图7B和图6，该屏蔽电极221还与第六晶体管T6的第二极T6d在垂直于衬底基板101的方向上至少部分重叠，以提高该第二极T6d上信号的稳定性，从而提高第六晶体管T6的稳定性，进一步稳定了第一晶体管T1的栅极电压。
例如，该屏蔽电极221和与之正对(重叠)的第二晶体管T2的第一极T2s及第六晶体管T6的第二极T6d形成稳定电容。例如，该屏蔽电极221配置为加载固定电压，由于电容 两端的压差不能突变，因此提高了第二晶体管T2的第一极T2s、第三晶体管T3的导电区T3c及第六晶体管T6的第二极T6d上电压的稳定性。例如，该屏蔽电极221与第三导电层203中的电源线250电连接以加载第一电源电压VDD。
例如，如图7A-7B所示，该屏蔽电极221为L或V形，包括延伸方向不同的第一分支221a和第二分支221b。该第一分支221a与第六晶体管T6的第二极T6d在垂直于衬底基板101的方向上至少部分重叠；该第二分支221b分别与第二晶体管T2的第一极T2s在垂直于衬底基板101的方向上至少部分重叠。例如，该第一分支221a沿第二方向D2延伸，该第二分支221b沿第一方向D1延伸。
例如，如图8A-8B所示，该第三导电层203包括沿第二方向D2延伸的多条电源线250。例如，该多条电源线250与多列子像素一一对应电连接以提供第一电源电压VDD。结合参考图6，该电源线250通过过孔342与所对应的一列子像素中的第一电容电极Ca电连接，通过过孔343与第四晶体管T4的第一极T4d电连接。例如，该电源线250还通过过孔341与屏蔽电极221电连接，从而使得屏蔽电极221具有固定电位，提高了该屏蔽电极的屏蔽能力。例如，该过孔342和过孔341均贯穿第三绝缘层303，该过孔343贯穿第一绝缘层301、第二绝缘层302和第三绝缘层303。
例如，该第三导电层203还包括沿第二方向D2延伸的多条数据线12。例如，该多条数据线12与多列子像素一一对应电连接以提供数据信号。例如，该数据线12与所对应的一列子像素中的第二晶体管T2的第一极T2s通过过孔346电连接以提供该数据信号。例如，该过孔346贯穿第一绝缘层301、第二绝缘层302和第三绝缘层303。
例如，该数据线12包括沿第二方向D2延伸的数据线主体部，该数据线主体部的线宽较小，为了便于设置过孔，该数据线12还包括从其数据线主体部延伸的数据线突出部121，该数据线突出部121与过孔346在垂直于衬底基板的方向上至少部分重叠。
例如，结合图5A-5B、图8A-8B所示，该第三导电层203还包括连接电极231，该连接电极231的一端通过第一电容电极Ca中的开口222以及绝缘层中的过孔344与该第一晶体管T1的栅极T1g，即第二电容电极Cb电连接，另一端通过过孔345与该第三晶体管T3的第二极T3d电连接，从而将该第二电容电极Cb与该第三晶体管T3的第二极T3d电连接。例如，该过孔344贯穿第二绝缘层302和第三绝缘层303。例如，该过孔345贯穿第一绝缘层301、第二绝缘层302和第三绝缘层303。
例如，结合图5A-5B、图6、图8A-8B所示，该第三导电层203还包括连接电极232，该连接电极232通过过孔349与第五晶体管T5的第二极T5d电连接，同时还通过过孔351与连接线270电连接。例如，该过孔349贯穿第一绝缘层301、第二绝缘层302和第三绝缘层303。该过孔351贯穿第四绝缘层304和第五绝缘层305。
例如，如图8A-8B所示，该第三导电层203还包括连接电极233，该连接电极233的一端通过过孔348与复位电压线240电连接，另一端通过过孔347与第七晶体管T7的第一极T7s电连接，使得该第七晶体管T7的第一极T7s可以从该复位电压线240接收第一复位电 压Init1。例如，该过孔348贯穿第三绝缘层303。例如该过孔347贯穿第一绝缘层301、第二绝缘层302和第三绝缘层303。
例如，如图8A-8B所示，该第三导电层203还包括连接电极234，该连接电极234通过过孔(未示出)与第九晶体管T9的第一极T9s以及第七晶体管的第二极T7d电连接。该连接电极234的设置是为了与该第三导电层203在主要显示区21的图案保持一致以提高刻蚀均一性。例如，在主要显示区21中，该第七晶体管的第二极T7d通过该连接电极234与发光元件的第一电极电连接。
例如，图8B示出了两条复位电压线240，上一行子像素中的第七晶体管T7的第一极所对应连接的复位电压线240与本行子像素的第六晶体管T6的第一端连接以提供第二复位电压Init2，本行子像素中的第七晶体管T7的第一极所对应连接的复位电压线240与下一行子像素的第六晶体管T6连接以提供第二复位电压Init2。
如图9A所示，第四导电层204包括连接电极241和屏蔽电极242。结合参考图3A，该连接电极241通过过孔(未示出)与连接电极234电连接。该连接电极241的设置是为了与该第四导电层204在主要显示区21的图案保持一致以提高刻蚀均一性。例如，在主要显示区21中，该第七晶体管的第二极T7d通过该连接电极234以及连接电极241与发光元件的第一电极电连接。
例如，在垂直于衬底基板的方向上，该屏蔽电极242与连接电极231至少部分重叠以对该连接电极231进行屏蔽从而提高该第一晶体管T1(即驱动晶体管)的栅极信号的稳定性。例如，由于第一显示区22中的像素电路通过连接线(参考图9B连接线270’)与第二像素区23中的第一发光控制子电路电连接，该连接线在延伸过程中容易与该连接电极231在垂直于衬底基板的方向上发生交叠，该连接线上的信号容易对连接电极231上的栅极信号造成影响。通过设置该屏蔽电极242可以提高驱动晶体管的栅极信号的稳定性，从而提高显示质量。例如，该屏蔽电极242通过过孔(未示出)与电源线250电连接以加载第一电源电压VDD。
例如，该屏蔽电极242在衬底基板上的正投影覆盖该连接电极231在衬底基板上的正投影从而提高屏蔽效果。
例如，该屏蔽电极242还与第六晶体管T6的第二极T6d在垂直于衬底基板101的方向上至少部分重叠，以提高该第二极T6d上信号的稳定性，从而提高第六晶体管T6的稳定性，进一步稳定了第一晶体管T1的栅极电压。
图9B示出了第五导电层205对应该第一子像素所在位置的图案。如图9B所示，该第五导电层205除了包括最下面那条与该第一子像素连接的连接线270，还包括多条与其它子像素连接的连接线270’，该连接线270’在延伸过程中经过该第一子像素所在的位置。
例如参考图5A和5C，该第三导电层203还可以包括位于第二显示区23的连接电极235，该第四导电层204还可以包括位于第二显示区23的连接电极243。该连接电极235和连接电极243对应该第八晶体管T8设置，例如，该连接电极235与连接电极243的数目分别为两 个，两个连接电极235与两个连接电极243分别对应设置，并分别对应该第八晶体管T8的栅极T8g的两端设置，该栅极T8g的两端分别通过对应的连接电极235、243与上方的第二发光控制线部分290电连接。
例如参考图5A-5C，该第三导电层203还可以包括位于第二显示区23的连接电极236(本公开第一连接电极的一个示例)和连接电极237，该连接电极236和237分别对应该第八晶体管T8的第一极T8s及第二极T8d设置，该连接电极236通过过孔355(本公开第一过孔的一个示例)与该第八晶体管T8的第一极T8s电连接，该连接电极237通过过孔354(本公开第二过孔的一个示例)与第八晶体管的第二极T8d电连接。该连接电极236还通过过孔352(本公开第一过孔的另一个示例)与上方的连接线270电连接，从而将该第八晶体管T8的第一极T8s与该连接线270电连接。例如，该第四导电层204还可以包括连接电极244，该连接电极244对应于连接电极237设置并通过过孔353(本公开第二过孔的另一个示例)与该连接电极236电连接，该连接电极236与上方的发光元件的第一电极134通过过孔340电连接，从而将该第八晶体管T8的第二极T8d电连接连接到发光元件的第一电极134。
上述连接电极235、236、237、243、244均作为转接电极，将位于下方的晶体管的第一极/第二极引出从而与上方的导电结构(信号线或电极)电连接，这种设置可以避免在垂直于衬底基板的方向上，过孔直接贯通导致导电材料的填充深度过深导致连接不良、断线或不平坦，通过设置转接电极降低了过孔的深度，提高了接触良率。
如图5B所示，第八晶体管T8的第二极处的过孔340、353、354在垂直于衬底基板的方向上均不重叠。
参考图5A-5C，第五导电层205包括位于连接线270，该连接线270从第一显示区22延伸至第二显示区23，以将位于第一显示区22的电路结构与位于第二显示区23的电路结构连接。该连接线270的一端通过过孔351与第五晶体管T5的第二极T5d/第九晶体管T9的第一极T9s电连接，另一端通过过孔352与第八晶体管T8的第一极T8s电连接。
参考图5A-5C，第六导电层206包括第二发光控制线部分290，例如，该第二发光控制线部分290位于第二显示区23，该第二发光控制线部分290通过过孔与下方的连接电极243电连接，从而连接到第八晶体管T8的栅极T8g以提供第一发光控制信号EM1。
参考图5A-5B，第七导电层207包括发光元件120的第一电极134。
例如，参考图5A-5B，该显示基板20还可以包括位于发光元件的第一电极上的像素界定层308。像素界定层308中形成开口暴露出像素电极134的至少部分从而界定显示基板各个子像素的开口区(即有效发光区)600。发光元件120的发光层136至少形成于该开口内(发光层136还可以覆盖部分的像素界定层远离发光元件的第一电极一侧的表面)，第二电极135形成于发光层136上从而形成该发光元件120。例如，该第二电极135为公共电极，整面布置于该显示基板20中。例如像素电极134为发光元件的阳极，第二电极135为发光元件的阴极。
图5A在发光元件的第一电极上示出了该开口区600的位置。例如，该第一电极134包 括电极主体部134a和电极突出部134b，该电极主体部134a用于与该发光元件的发光层136接触，电极突出部134b通过过孔340与连接电极244电连接；该电极主体部134a与该过孔340在垂直于衬底基板的方向不重叠，从而避免过孔340影响开口区内的发光层的平整度从而影响发光品质。例如，该电极主体部134a的形状为多边形，例如为四边形、五边形或六边形。例如，该电极主体部134a具有沿第二方向延伸的对称轴。
例如，如图5A-5B所示，发光元件的第一电极134在衬底基板上的正投影完全覆盖该连接电极236在衬底基板上的正投影。这是由于该连接电极236通常是透光率较低的金属材料，因此这种设置可以避免该连接电极236影响第二显示区23的透光率，同时还可以避免连接电极236占用有效开口区从而提高显示基板的开口率。
例如，如图5A-5B所示，第八晶体管T8的第二极处的过孔340/353/354在衬底基板上的正投影相较于该第八晶体管T8的第一极处的过孔352/355在衬底基板上的正投影更加远离发光元件的第一电极的电极主体部134a在衬底基板上的正投影。
由于第八晶体管T8的第二极处的过孔数目较多，总深度较深，对上方的发光元件的第一电极的平整度的影响较大，因此，将该第八晶体管T8的第二极处的过孔设置为远离电极主体部134a可以避免该过孔影响电极主体部134a及其上的发光层的平整度从而影响发光品质。
例如，参考图5A-5B，在垂直于衬底基板的方向上，连接线270在延伸过程中，容易与其它导电结构(例如该第一子像素的发光元件的第一电极134和/或其它子像素的发光元件的第一电极)至少部分重叠从而形成寄生电容Cp。通过设置第八晶体管T8间隔在该连接线270与发光元件的第一电极之间，避免了连接线270直接与发光元件连接，从而有效降低了连接线处存在的寄生电容对发光的不利影响。例如，可以在发光阶段到来之前对连接线进行预充电(例如充电至发光元件的起亮电压)；而在进入发光阶段后，连接线270上已经准备好的电位迅速复制至该发光元件的第一电极，从而避免了该寄生电容所需的充电时间对发光时间的挤占所造成的显示不均(Mura)现象，提高了发光的均一性。
例如，参考图5A-5B，在垂直于所述衬底基板的方向上，连接线270与发光元件的第一电极的电极主体部至少部分重叠；第二发光控制线部分290与发光元件的第一电极至少部分重叠但与该电极主体部134a不重叠或几乎不重叠。例如，在垂直于所述衬底基板的方向上，第二发光控制线部分290位于连接线270靠近发光元件的第一电极134的一侧，从而避免连接线270影响开口区发光层的平整度。
例如，衬底基板101可以为刚性基板，例如玻璃基板、硅基板等，也可以由具有优良的耐热性和耐久性的柔性材料形成，例如聚酰亚胺(PI)、聚碳酸酯(PC)、聚乙烯对苯二甲酸乙二醇酯(PET)、聚乙烯、聚丙烯酸酯、多芳基化合物、聚醚酰亚胺、聚醚砜、聚乙二醇对苯二甲酸酯(PET)、聚乙烯(PE)、聚丙烯(PP)、聚砜(PSF)、聚甲基丙烯酸甲酯(PMMA)、三醋酸纤维素(TAC)、环烯烃聚合物(COP)和环烯烃共聚物(COC)等。
例如，该半导体层102的材料包括但不限于硅基材料(非晶硅a-Si，多晶硅p-Si等)、 金属氧化物半导体(IGZO，ZnO，AZO，IZTO等)以及有机物材料(六噻吩，聚噻吩等)。
例如，该第一到第四导电层的材料可以包括金(Au)、银(Ag)、铜(Cu)、铝(Al)、钼(Mo)、镁(Mg)、钨(W)以及以上金属组合而成的合金材料；或者导电金属氧化物材料，例如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化锌铝(AZO)等。
例如，第五导电层205和第六导电层206的材料为透明导电材料，例如为金属氧化物材料，例如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化锌铝(AZO)等。
例如，该发光元件120为顶发射结构，第一电极(即像素电极)134具有反射性而第二电极135具有透射性或半透射性。例如，第一电极134为阳极，第二电极135为阴极。例如，第一电极134为ITO/Ag/ITO叠层结构,透明导电材料ITO为高功函数的材料，与发光材料直接接触可以提高空穴注入率；金属材料Ag有助于提高第一电极的反射率。例如；第二电极135为低功函数的材料以充当阴极，例如为半透射的金属或金属合金材料，例如为Ag/Mg合金材料。
例如，第一绝缘层301、第二绝缘层302、第三绝缘层303、第四绝缘层304、第五绝缘层305、第六绝缘层306例如为无机绝缘层，例如氧化硅、氮化硅、氮氧化硅等硅的氧化物、硅的氮化物或硅的氮氧化物，或者氧化铝、氮化钛等包括金属氮氧化物绝缘材料。例如，第七绝缘层307和像素界定层308分别为有机绝缘材料，例如为聚酰亚胺(PI)、丙烯酸酯、环氧树脂、聚甲基丙烯酸甲酯(PMMA)等有机绝缘材料。例如，第七绝缘层307为平坦化层；例如第七绝缘层307的材料为光刻胶材料。
本公开的至少一实施例还提供一种显示装置，该显示装置包括上述任一实施例提供的显示基板20以及传感器。图10A示出了本公开一些实施例提供的显示装置40的结构示意图，图10B为图10A沿剖面线C-C’的剖视图。
如图10A所示，该传感器401对应设置于显示基板20的第二显示区23并设置于显示基板的与显示侧相对的一侧，例如设置于衬底基板101远离发光元件的一侧。该传感器401例如为光电传感器，配置为为接收来自所述显示基板的第一侧的光并将该光线转换成电信号并用于形成图像。例如，该光线从显示侧经该第二显示区23到达传感器，例如该光线为可见光或红外光。例如，在垂直于衬底基板的方向上，该传感器401与该第一子像素的第一发光控制子电路(例如第八晶体管T8)至少部分重叠。
例如，该显示装置40还包括设置于显示基板20上的封装层208和盖板209，该封装层208配置为对显示基板20中的发光元件进行密封以防止外界的湿气和氧向该发光元件及驱动电路的渗透而造成对器件的损坏。例如，封装层208包括有机薄膜或者包括有机薄膜及无机薄膜交替层叠的结构。例如，该封装层208与显示基板20之间还可以设置吸水层(未示出)，配置为吸收发光元件在前期制作工艺中残余的水汽或者溶胶。盖板208例如为玻璃盖板。例如，盖板209和封装层208可以为一体的结构。
例如，传感器401可以贴附于显示基板20的背面(与显示面相对的一面)。如图10B所示，成像元件401贴附在衬底基板101远离发光元件的第二电极136的一侧。该传感器401 例如可以实现为摄像头。
该显示装置例如可以数码相框、智能手环、智能手表、手机、平板电脑、显示器、笔记本电脑、导航仪等具有任何显示功能的产品或者部件。
以上所述仅是本发明的示范性实施方式，而非用于限制本发明的保护范围，本发明的保护范围由所附的权利要求确定。

Claims (22)

  1. 一种像素电路，包括：
    驱动子电路，包括与第一节点连接的控制端、与第二节点连接的第一端和与第三节点连接的第二端，且所述驱动子电路配置为根据所述第一节点的电压控制从所述第一节点到所述第三节点且用于驱动发光元件的驱动信号；
    数据写入子电路，与所述第二节点连接，且配置为响应于第一扫描信号将数据信号写入所述第二节点；
    补偿子电路，与所述第一节点和所述第三节点连接，配置为响应于第二扫描信号导通所述第一节点和所述第三节点，从而控制所述驱动子电路基于写入到所述第二节点的数据信号向所述第一节点写入补偿电压；
    第一开关子电路，配置为响应于第一开关控制信号并基于所述第三节点的电压控制所述驱动信号在所述第三节点和所述第四节点之间的导通；
    第一发光控制子电路，与所述第四节点和第五节点连接，并通过所述第五节点与所述发光元件的第一电极连接，所述第一发光控制子电路配置为响应于第一发光控制信号控制所述驱动信号在所述第四节点和所述第五节点之间的导通，使得所述驱动信号可被施加至所述发光元件。
  2. 如权利要求1所述的像素电路，还包括第一复位子电路，
    其中，所述第一复位子电路与所述第五节点连接，且配置为响应于第一复位控制信号向所述第五节点写入第一复位电压。
  3. 如权利要求1所述的像素电路，还包括第一复位子电路，
    其中，所述第一复位子电路与所述第四节点连接，且配置为响应于第一复位控制信号向所述第四节点写入第一复位电压。
  4. 如权利要求1所述的像素电路，还包括第一复位子电路和第二开关子电路，
    其中，所述第一复位子电路与第六节点连接，并通过所述第六节点与所述第二开关子电路连接，所述第一复位子电路配置为响应于第一复位控制信号向所述第六节点写入第一复位电压；
    所述第二开关子电路与所述第四节点和所述第六节点连接，并配置为响应于第二开关控制信号控制所述第四节点和所述第六节点的导通，使得来自所述第一复位子电路的所述第一复位电压可被写入所述第四节点。
  5. 如权利要求1-4任一所述的像素电路，还包括第二发光控制子电路，
    其中，所述第二发光控制子电路与所述第二节点和第一电源电压端连接，配置为响应于第二发光控制信号将来自所述第一电源电压端的第一电源电压写入所述第二节点。
  6. 如权利要求5所述的像素电路，还包括存储子电路，
    其中，所述存储子电路包括第一端和第二端，所述存储子电路的第一端和第二端分别与所述第一电源电压端和所述第一节点连接。
  7. 如权利要求1-6任一所述的像素电路，还包括第二复位子电路，
    其中，所述第二复位子电路与所述第一节点连接，并配置为响应于第二复位控制信号将第二复位电压写入所述第一节点。
  8. 如权利要求1-7任一所述的像素电路，还包括第一电容，
    其中，所述第一电容包括第一电极和第二电极，所述第一电容的第一电极与所述第四节点连接，所述第一电容的第二电极配置为与所述发光元件的第二电极施加相同的电压。
  9. 如权利要求1-8任一所述的像素电路，还包括第二电容，
    其中，所述第二电容的第一电极与所述第四节点连接，所述发光元件的第一电极充当所述第二电容的第二电极。
  10. 一种显示基板，包括：
    衬底基板；
    多个子像素，沿第一方向和第二方向成阵列分布于所述衬底基板上；
    其中，所述多个子像素包括第一子像素，所述第一子像素包括如权利要求1-9任一所述的像素电路以及所述发光元件；
    所述显示基板包括第一显示区和第二显示区，所述第一显示区至少部分包围所述第二显示区；
    所述像素电路的驱动子电路和第一开关子电路均位于所述第一显示区，所述像素电路的第一发光控制子电路和所述发光元件位于所述第二显示区。
  11. 如权利要求10所述的显示基板，还包括连接线，
    其中，所述连接线的一端与所述第一发光控制子电路电连接，另一端延伸至所述第一显示区以与所述第一开关子电路电连接；
    所述连接线的材料为透明导电材料。
  12. 如权利要求11所述的显示基板，其中，在垂直于所述衬底基板的方向上，所述连接线与所述发光元件的第一电极至少部分重叠。
  13. 如权利要求11或12所述的显示基板，其中，所述第一发光控制子电路包括发光控制晶体管，
    所述发光控制晶体管的第一极通过第一过孔与所述连接线电连接；
    所述发光控制晶体管的第二极通过第二过孔与所述发光元件的第一电极电连接。
  14. 如权利要求13所述的显示基板，还包括第一连接电极，
    所述第一连接电极位于所述连接线靠近所述衬底基板的一侧，
    所述发光控制晶体管的第一极通过所述第一连接电极与所述连接线电连接。
  15. 如权利要求14所述的显示基板，其中，所述发光元件的第一电极在所述衬底基板上的正投影覆盖所述第一连接电极在所述衬底基板上的正投影。
  16. 如权利要求13-15任一所述的显示基板，其中，所述发光元件的第一电极包括电极主体部和从所述电极主体部突出的电极突出部，
    所述电极主体部用于与所述发光元件的发光层接触，所述电极突出部通过所述第二过孔与所述发光控制晶体管的第二极电连接；
    所述第二过孔在所述衬底基板上的正投影相较于所述第一过孔在所述衬底基板上的正投影更远离所述电极主体部在所述衬底基板上的正投影。
  17. 如权利要求13-16任一所述的显示基板，还包括位于所述第二显示区的发光控制线，
    其中，所述发光控制线的材料为透明导电材料；
    所述发光控制线与所述发光控制晶体管的栅极电连接以提供所述发光控制信号。
  18. 如权利要求17所述的显示基板，其中，在垂直于所述衬底基板的方向上，所述发光控制线位于所述连接线靠近所述发光元件的第一电极的一侧。
  19. 如权利要求17或18所述的显示基板，
    其中，在所述像素电路还包括第二开关子电路的情形下，所述第二开关子电路位于所述第一显示区，所述显示基板还包括位于所述第一显示区的辅助发光控制线，
    所述第二开关子电路与所述辅助发光控制线连接以接收所述第二开关控制信号；
    所述辅助发光控制线与所述发光控制线电连接。
  20. 一种显示装置，包括如权利要求10-19任一所述的显示基板。
  21. 如权利要求20所述的显示装置，还包括传感器，
    其中，所述显示基板具有用于显示的第一侧和与所述第一侧相对的第二侧；
    所述传感器设置于所述显示基板的第二侧，并且配置为接收来自所述显示基板的第一侧并经所述第二显示区的光以进行感测。
  22. 一种如权利要求1-9任一所述的像素电路的驱动方法，包括：
    在数据写入及补偿阶段，开启所述数据写入子电路并关闭所述第一开关子电路及所述第一发光控制子电路，使得所述数据信号写入所述第二节点，并对所述驱动子电路进行补偿；
    在预充电阶段，开启所述第一开关子电路并关闭所述第一发光控制子电路，以对所述第四节点进行充电使得所述第四节点的电位达到预定值；
    在发光阶段，开启所述第一开关子电路及所述第一发光控制子电路，将所述第四节点的电位施加至所述第五节点，并将所述驱动信号施加至所述发光元件以使所述发光元件发光。
PCT/CN2021/094877 2021-05-20 2021-05-20 像素电路及其驱动方法、显示基板及显示装置 WO2022241713A1 (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US17/772,288 US20240144873A1 (en) 2021-05-20 2021-05-20 Pixel circuit and driving method thereof, display substrate and display device
KR1020237013350A KR20240010447A (ko) 2021-05-20 2021-05-20 픽셀 회로 및 픽셀 회로의 구동 방법, 표시 기판 및 표시 장치
PCT/CN2021/094877 WO2022241713A1 (zh) 2021-05-20 2021-05-20 像素电路及其驱动方法、显示基板及显示装置
CN202180001218.7A CN115943457A (zh) 2021-05-20 2021-05-20 像素电路及其驱动方法、显示基板及显示装置
EP21940168.4A EP4202901A4 (en) 2021-05-20 2021-05-20 PIXEL CIRCUIT AND DRIVE METHOD THEREOF, DISPLAY SUBSTRATE AND DISPLAY DEVICE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/094877 WO2022241713A1 (zh) 2021-05-20 2021-05-20 像素电路及其驱动方法、显示基板及显示装置

Publications (1)

Publication Number Publication Date
WO2022241713A1 true WO2022241713A1 (zh) 2022-11-24

Family

ID=84140150

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2021/094877 WO2022241713A1 (zh) 2021-05-20 2021-05-20 像素电路及其驱动方法、显示基板及显示装置

Country Status (5)

Country Link
US (1) US20240144873A1 (zh)
EP (1) EP4202901A4 (zh)
KR (1) KR20240010447A (zh)
CN (1) CN115943457A (zh)
WO (1) WO2022241713A1 (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090051636A1 (en) * 2007-08-20 2009-02-26 Masataka Natori Display device
CN105185305A (zh) * 2015-09-10 2015-12-23 京东方科技集团股份有限公司 一种像素电路、其驱动方法及相关装置
CN108490710A (zh) * 2018-03-29 2018-09-04 昆山国显光电有限公司 一种显示装置
CN111028757A (zh) * 2019-12-25 2020-04-17 武汉天马微电子有限公司 显示装置及其驱动方法
CN111462695A (zh) * 2020-04-22 2020-07-28 昆山国显光电有限公司 显示面板、第一像素电路及显示装置
CN111462641A (zh) * 2018-12-31 2020-07-28 三星显示有限公司 显示装置及其驱动方法
CN111916486A (zh) * 2020-08-27 2020-11-10 武汉天马微电子有限公司 显示面板及显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110400535B (zh) * 2019-08-27 2022-04-19 武汉天马微电子有限公司 显示面板及显示装置
CN111798789B (zh) * 2020-07-16 2022-09-20 昆山国显光电有限公司 像素电路及其驱动方法、显示面板
CN112397026B (zh) * 2020-12-04 2022-06-28 武汉天马微电子有限公司 像素驱动电路、显示面板及其驱动方法
CN112599097A (zh) * 2021-01-06 2021-04-02 武汉华星光电半导体显示技术有限公司 像素驱动电路及显示面板
CN112767879A (zh) * 2021-02-01 2021-05-07 武汉天马微电子有限公司 显示面板、亮度检测方法及显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090051636A1 (en) * 2007-08-20 2009-02-26 Masataka Natori Display device
CN105185305A (zh) * 2015-09-10 2015-12-23 京东方科技集团股份有限公司 一种像素电路、其驱动方法及相关装置
CN108490710A (zh) * 2018-03-29 2018-09-04 昆山国显光电有限公司 一种显示装置
CN111462641A (zh) * 2018-12-31 2020-07-28 三星显示有限公司 显示装置及其驱动方法
CN111028757A (zh) * 2019-12-25 2020-04-17 武汉天马微电子有限公司 显示装置及其驱动方法
CN111462695A (zh) * 2020-04-22 2020-07-28 昆山国显光电有限公司 显示面板、第一像素电路及显示装置
CN111916486A (zh) * 2020-08-27 2020-11-10 武汉天马微电子有限公司 显示面板及显示装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4202901A4 *

Also Published As

Publication number Publication date
EP4202901A4 (en) 2023-08-30
KR20240010447A (ko) 2024-01-23
EP4202901A1 (en) 2023-06-28
US20240144873A1 (en) 2024-05-02
CN115943457A (zh) 2023-04-07

Similar Documents

Publication Publication Date Title
CN111128080B (zh) 显示基板及显示装置
US11380257B2 (en) Display panel and display device
WO2019227943A1 (zh) 显示面板及显示装置
CN113196374B (zh) 显示基板及显示装置
WO2022057527A1 (zh) 显示基板及显示装置
CN113658995B (zh) 显示基板、触控显示面板及显示装置
WO2022057528A1 (zh) 显示基板及显示装置
CN113196495A (zh) 显示基板及显示装置
WO2022027178A1 (zh) 显示基板和显示装置
US20240065061A1 (en) Display substrate and display device
CN109427865B (zh) 电致发光显示器及其制造方法
WO2022001420A1 (zh) 显示基板及显示装置
US20240153428A1 (en) Pixel Circuit and Driving Method Therefor, Display Substrate, and Display Apparatus
WO2023039887A1 (zh) 显示基板及显示装置
WO2022241713A1 (zh) 像素电路及其驱动方法、显示基板及显示装置
WO2022027177A1 (zh) 显示基板和显示装置
WO2022227055A1 (zh) 显示基板及显示装置
WO2021223101A1 (zh) 显示基板及其驱动方法、显示装置
WO2023039721A9 (zh) 显示面板和显示装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 17772288

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21940168

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021940168

Country of ref document: EP

Effective date: 20230324

WWE Wipo information: entry into national phase

Ref document number: 2023521778

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE