CN100452429C - 高开关速度的功率器件及其开关方法和制备方法 - Google Patents
高开关速度的功率器件及其开关方法和制备方法 Download PDFInfo
- Publication number
- CN100452429C CN100452429C CNB038264943A CN03826494A CN100452429C CN 100452429 C CN100452429 C CN 100452429C CN B038264943 A CNB038264943 A CN B038264943A CN 03826494 A CN03826494 A CN 03826494A CN 100452429 C CN100452429 C CN 100452429C
- Authority
- CN
- China
- Prior art keywords
- region
- district
- base
- conducting terminal
- conduction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title description 4
- 238000000034 method Methods 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 18
- 230000000903 blocking effect Effects 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000000605 extraction Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000000284 extract Substances 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims description 2
- 230000008676 import Effects 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 abstract description 3
- 230000005516 deep trap Effects 0.000 description 6
- 230000012010 growth Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 206010019133 Hangover Diseases 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66363—Thyristors
- H01L29/66371—Thyristors structurally associated with another device, e.g. built-in diode
- H01L29/66378—Thyristors structurally associated with another device, e.g. built-in diode the other device being a controlling field-effect device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
- H01L29/745—Gate-turn-off devices with turn-off by field effect
- H01L29/7455—Gate-turn-off devices with turn-off by field effect produced by an insulated gate structure
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
Abstract
一种由在第一和第二导电端子(A、S)之间串联的半导体闸流管(25)和MOSFET晶体管(26)形成的功率器件(1)。该功率器件(1)还具有连接到MOSFET晶体管(26)的绝缘栅极电极(20)并接收用于关断该器件的控制电压的控制端子(G)，以及具有连接到半导体闸流管(25)用于在关断期间快速提取电荷的第三导电端子(B)。由此，在关断时，没有电流拖尾，关断非常地快。该功率器件没有寄生部件，由此具有非常高的反向偏置安全区(RBSOA)。
Description
技术领域
本发明总体涉及功率器件领域，更具体而言，涉及可用作功率致动器的功率器件。
背景技术
已知，在接通时和开关期间，功率致动器必须将功率耗散缩减为最小。
为此，为了实现功率致动器，已经存在从双极性晶体管(具有低的开态耗散)和MOS晶体管(在开关期间具有低的耗散)到结合这二者优点的混合部件的发展路径。
此外，功率致动器还必须具有高的输入阻抗，并因此由低电压脉冲驱动。因此，已经提出的各种混合解决方案(比如，绝缘栅双极性晶体管-IGBT，MOS控制闸流晶体管-MCT，和发射极切换闸流晶体管-EST)，除了在接通时和开关期间的功耗之间表现出不同程度的折衷之外，还已经被设计以能够满足这一要求，并因此通过绝缘栅极电极来驱动。
在上述所提出的混合解决方案中，最为通用方案的是IGBT，即使它的特征并非使得它适用于需要高闭锁电压(在不会击穿的情形下，器件所能够承受的最大反向电压)的应用，该闭锁电压通常高于1200V。事实上，在较高的电压时，在接通状态下的功耗变得重要起来；另一方面，为了增加闭锁电压，则需要增加器件的大小，其结果导致成本增加。
为了克服上述局限性，已经提出了一些基于闸流晶体管的结构，其在工作期间具有较小的前向电压降Vf，并类似MOSFET驱动，即，具有比如IGBT的控制电压。MCT和EST属于这一类别。
但是，上述两个方案都具有较小的反向偏置安全操作区(RBSOA)以及长的关断时间，从而它们的用途仍然限于非常特别的应用领域。
发明内容
因此，本发明的目的是提供一种在开关期间和开态时具有低电压降的功率器件，而且具有低的输入阻抗和高的开关速度。
根据本发明，提供了一种功率器件、其操作方法和制造方法。
根据本发明，提供了一种功率器件，其包括：第一导电端子；第二导电端子；接收用于接通/关断所述器件的控制电压的控制端子；以及在所述第一导电端子和所述第二导电端子之间串联的半导体闸流管和MOSFET晶体管，所述MOSFET晶体管具有连接到所述控制端子的栅极电极；其特征在于，第三导电端子连接到所述半导体闸流管和在关断期间从所述半导体闸流管提取电荷。
根据本发明，提供了一种功率器件的开关方法，所述功率器件包括在第一和第二导电端子之间串联的半导体闸流管和MOSFET晶体管，所述开关方法包括通过所述MOSFET晶体管的控制端子接通和关断所述功率器件的步骤；其特征在于，所述关断的步骤包括通过第三导电端子(B)从所述半导体闸流管(25)提取电荷。
根据本发明，提供了一种制备功率器件的方法，其包括：在半导体材料的主体中，形成串联的半导体闸流管和MOSFET晶体管；在所述主体的第一表面上形成第一导电端子；在所述主体的第二表面上形成第二导电端子；在所述主体的第二表面的顶上形成控制端子；其特征在于，形成连接到所述半导体闸流管的电荷提取端子的步骤。
根据本发明的功率器件组合了半导体闸流管，因此在开态时横跨它的端子具有低的压降，并具有高的输入阻抗，比如IGBT。所述的功率器件通过以类似于栅极关断(GTO)半导体闸流管器件的方式，依靠在关断期间从基底快速去除电荷，从而与MOSFET相比具有非常短的开关时间，使得该功率器件可以定义为MOS-GTO。此外，该功率器件不具有寄生部件，使得它既可以具有高的正向偏置安全操作区(FBSOA)和高的反向偏置安全操作区(RBSOA)。
附图说明
现在参考附图，以纯粹非限制性的示例，对本发明的优选实施例进行说明以理解本发明，在附图中：
图1图示了根据本发明的器件横截面视图；
图2图示了图1的器件的等价电路图；以及
图3到图7是图1的器件的连续制造步骤中半导体材料晶片的横截面视图。
具体实施方式
图1是根据本发明实施例的功率器件1的基本结构的横截面视图。在任何情况下，功率器件1可以包括彼此并列布置的多个基本结构。另外每个基本结构可以包括一个或更多的MOSFET单元。在图1所示的实施例中，该基本结构包括两个基本单元。
根据图1(在垂直方向上并非按照比例绘制)，功率器件1由半导体材料体形成，其具有底面2和顶面3，并且包括：P+型的衬底4、下面也称为漂移区5的N-型第一基区5、下面也称为基区6的第二基区、N型阴极区和N-型外延区8。而且，外延区8容纳了体区10、源极区11和深阱12。
由衬底4形成的功率器件1的底面2涂覆有金属层15，并连接到可从该功率器件外部接触到的阳极端子A。
如下将详细说明的那样，漂移区5是由从外部不能接触到并外延生长的层形成。漂移区5的特性(厚度和电阻率)基于功率器件1的电压类别。漂移区5的厚度例如可以是70-80μm，以及电阻率是50-60Ω·cm。更有可能的是，在漂移区5和衬底4之间提供薄N+层(未示出)，从而以该已知的方式增加器件的击穿电压。
基区6由埋入区形成，并且通过p型深阱12连接到顶面3，深阱12在顶面3和基区6之间延伸穿过外延区域8，并且将基区6连接到基接触16，基接触16又连接到可以从外部可接触到的基端子B。
阴极区7由一埋入区形成，该埋入区没有连接到器件的外部，并且由深阱12横向限制，但却不一定与后者相邻接。通常，阴极区7具有0.02-1Ω·cm的电阻率。
外延区8优选具有与漂移区5相同的电阻率(例如50-60Ω·cm)，但是厚度则要小得多；通常，它具有3-5μm的厚度。
体区10设置在外延区8的内部，并且由深阱区12围绕。在所图示的示例中，有两个彼此相邻的体区10；或者，可以提供仅一个体区10或多于两个的相邻的体区。
源极区11设置在体区10的内部，这与已知的功率MOSFET器件的技术类似。
多晶硅的栅极区20在顶面3上延伸，并且与后者通过薄的介电层(栅极氧化物)电绝缘，并且以未示出的方式彼此电连接。在所图示的示例中，将三个栅极区20布置得彼此相邻，且位于包括于源极区11和外延区8之间的部分体区10顶上。并且，以已知的方式，栅极区部分地布置在外延区8和源极区11的顶上。栅极区20还连接到可从外部可接触到的栅极端子G，以能够控制(接通/关断)功率器件1。
源金属区21在顶面3上延伸，于部分栅极区20之间，接触源极区11和体区10，并且连接到可从外接触的源极端子S。
在实践中，如图2的等效电路所示，如上所述的区域形成了串联的垂直流MOS晶体管26的半导体闸流管25。详细说来，半导体闸流管25是通过衬底(阳极)、漂移区5(第一基底)、基区6(第二基底)以及阴极区7(阴极)形成。MOS晶体管26是低电压型的，并通过同一个阴极区7(漏极)、外延层8、体区10(形成沟道)、源极区11和栅极区20来形成。
功率器件1的接通是这样实现的：首先通过对栅极端子G提供比阈值电压要高的栅极电压值来接通MOS晶体管26，然后接通半导体闸流管25。半导体闸流管25的接通可以以传统方式进行，通过向基端子B提供电流脉冲，要不就提供几个伏特的常压(例如，2-4伏)。在这种情形，在功率器件1的整个操作期间，维持至基端子B的电压。该第二方案简化了用于驱动功率器件1的电路。
如传统半导体闸流管，接通电流取决于形成半导体闸流管25的PNP和NPN晶体管的共同基增益(base gain)。
于是器件的接通导致从阳极端子A到源极端子B的电流通路。
在使用中，给定外延区8的小的厚度，MOS晶体管26作为简单的电流开关工作，其具有可忽视的电压降。因此，在阳极端子A到源极端子B之间的电压降(Vf)基本上由半导体闸流管25上的电压降所致且因此非常小。
当功率器件1接通时，它可以仅仅通过去除施加到栅极端子的电压而关断，从而关断逆沟道。如此，获得了几十个纳秒数量级的极短的开关时间。该时间因此比传统半导体闸流管的关断时间(大于10微秒)要短得多，并且由此小三个数量级，并且比IGBT关断时间要短得多，该时间可以在100ns和3-4μs之间变化。
当MOS晶体管26关断时，不再流向源极端子S的所有阳极电流被迫从基端子B提取。该基电流然后颠倒其方向：其从进入变为流出。为此，在形成半导体闸流管25的两个PNP和NPN晶体管的基区(漂移区5和基区6)中存储的所有电荷被迫去除，并因此阳极电流也快速减小到零。
如图1所示的功率器件1以下文参考图3-7所示的方式制造。
最初(如图3)，漂移区5外延生长在非常低电阻率(例如，5-10mΩ.cm)衬底4的顶上。可以单步方式或连续步骤的方式进行生长。如上所述，漂移区5的厚度和电阻率取决于器件电压的类别。
在生长热氧化物层(未示出)之后，使用适当光技术注入硼，然后进行扩散，得到基层6。接下来，通过进一步的光技术，注入N型杂质(例如，As、Sb或P，或这些的组合)，进行扩散，获得了阴极区7。如此，获得了图4的结构。如上所述，阴极区7具有比基区6要小得多的宽度，以允许形成深阱12。
在去除了沉积的热氧化物层以及在扩散期间生长的氧化物层之后，进行第二外延生长以形成外延层8(图5)。如所指出的，N-型外延层8具有与漂移区5相类似的电阻率，但是厚度却小得多。
接下来(图6)，将P型深阱12注入并将其扩散以达到基区6。如所注意到的，深阱12相对于埋入区7横向延伸；在器件具有多于一个基本结构的情形，深阱12于埋入区7相交替，从而在三侧上围绕它。
接下来，根据传统方法形成MOS晶体管26：首先注入体区10和源极区11(图7)，然后形成栅极区20，和源极接触21、基接触16和栅极接触(未示出)。
最后，如此获得的晶片在背面减薄，直到获得衬底2所希望的厚度为止；然后，形成金属层15，对晶片划片，由此获得图1的功率器件1。
从前文中可以很清楚这里所述的功率器件的优点。具体而言，其强调：在关断期间，通过快速提取而非复合以去除半导体闸流管基底中的电荷，在公知器件中，消除比如IGBT和半导体闸流管的双极性器件典型的电流拖尾(tail)，由此确保了极快的关断时间。
此外，所述的结构，具体而言，MOS的垂直实现方式防止形成可限制其操作的寄生部件，从而具有非常高的反向偏置安全操作区。
MOS的垂直实现方式还能够得到更紧凑的实现方式，以具有有限的集成面积。
最后，清楚的是，可以对这里所述和示出的器件及其制造方法进行各种修改和变化，所有这些都落入由权利要求所确定的本发明的范围中。
例如，电荷提取端子可以连接到器件的另一区域，比如漂移区5。
Claims (20)
1、一种功率器件(1)，包括：
第一导电端子(A)；
第二导电端子(S)；
接收用于接通/关断所述器件的控制电压的控制端子(G)；以及
在所述第一导电端子和所述第二导电端子之间串联的半导体闸流管(25)和MOSFET晶体管(26)，所述MOSFET晶体管具有连接到所述控制端子的栅极电极(20)；其特征在于，第三导电端子(B)连接到所述半导体闸流管(25)和在关断期间从所述半导体闸流管提取电荷。
2、根据权利要求1的器件，其中，所述MOSFET晶体管(26)是垂直电流流动型的。
3、根据权利要求1或2的器件，包括具有第一和第二表面(2、3)的半导体主体，并且包括：限定所述第一表面的衬底区(4)、在所述衬底区顶上的第一基区(5)、在所述第一基区顶上的第二基区(6)、在所述第二基区顶上并限定所述第二表面(3)的第一导电区(7、8)、通过沟道区从所述第一导电区分隔开的第二导电区(11)、从所述第二表面(3)延伸到所述第一和第二基区(5，6)中之一的深区(12)；所述MOSFET晶体管(26)的所述栅极电极(20)布置在所述沟道区上的所述半导体主体的第二表面上并与之电绝缘；所述第一导电端子(A)连接到所述衬底区(4)，所述第二导电端子(S)连接到所述第二导电区(11)；所述第三导电端子(B)连接到所述深区(12)。
4、根据权利要求3的器件，其中，所述第一导电区由布置在所述第二基区(6)顶上的埋入区(7)、布置在所述埋入区(7)顶上的外延区(8)形成，所述埋入区具有与所述外延区(8)相同的导电类型和不同的导电水平。
5、根据权利要求4的器件，其中，所述埋入区(7)具有比所述外延区(8)更大的导电率。
6、根据权利要求4或5的器件，其中，所述埋入区(7)具有第一宽度，所述第二基区(6)具有比所述第一宽度大的第二宽度，并且所述深区(12)相对于所述埋入区(7)横向延伸到所述第二基区(6)。
7、根据权利要求3的器件，其中，所述第一导电区(7、8)容纳体区(10)，所述体区(10)包括所述沟道区和容纳所述第二导电区(11)；所述深区(12)延伸通过所述第一导电区(7、8)。
8、根据权利要求7的器件，其中，所述衬底区(4)、所述第二基区(6)和所述体区(10)是p型的，所述第一基区(5)、所述第一导电区(7、8)和所述第二导电区(11)是N型的。
9、一种功率器件(1)的开关方法，所述功率器件(1)包括在第一和第二导电端子(A，S)之间串联的半导体闸流管(25)和MOSFET晶体管(26)，所述开关方法包括通过所述MOSFET晶体管的控制端子(G)接通和关断所述功率器件的步骤；
其特征在于，所述关断的步骤包括通过第三导电端子(B)从所述半导体闸流管(25)提取电荷。
10、根据权利要求9的方法，其中，所述接通的步骤包括将控制电压施加到所述控制端子(G)和将电量提供到所述第三导电端子(B)。
11、根据权利要求10的方法，其中，所述电量是电流脉冲。
12、根据权利要求10的方法，其中，所述电量是直流电压。
13、根据权利要求12的方法，其中，所述关断步骤包括中断所述直流电压的施加。
14、一种制备功率器件的方法，包括：
在半导体材料的主体中，形成串联的半导体闸流管(25)和MOSFET晶体管(26)；
在所述主体的第一表面(2)上形成第一导电端子(A)；
在所述主体的第二表面(3)上形成第二导电端子(S)；
在所述主体的第二表面(3)的顶上形成控制端子(G)；
其特征在于，形成连接到所述半导体闸流管(25)的电荷提取端子(B)的步骤。
15、根据权利要求14的方法，包括步骤：
提供第一导电类型的衬底(4)；
在所述衬底顶上，形成第二导电类型的第一基区(5)；
在所述第一基区顶上，形成所述第一导电类型的第二基区(6)；
在所述第二基区顶上，形成所述第二导电类型的第一导电区(7、8)，所述第一导电区形成所述主体的顶表面(3)；
形成所述第一导电类型的深区(12)，所述深区(12)从所述顶面(3)一直延伸到所述第一和第二基区(5、6)中的一个；
形成与所述第一导电区域(7、8)相邻的至少一个第二导电区域(11)，并且通过沟道区从其分隔开；
形成在所述顶面(3)上并布置在所述沟道区顶上的至少一个绝缘栅极区(20)；以及
形成所述第一导电端子(A)与所述衬底(4)接触，所述第二导电端子(S)与所述第二导电区域(11)接触，所述电荷提取端子(B)与所述深区(12)接触，所述控制端子(G)与所述绝缘栅区(20)接触。
16、根据权利要求15的方法，其中，形成第二导电区(11)的步骤包括在所述第一导电区(7，8)内形成至少一个体区(10)，并且在所述体区内形成所述第二导电区(11)。
17、根据权利要求15或16的方法，其中，形成第一导电区的步骤包括：在所述第二基区(6)的顶上形成埋入区(7)，在所述埋入区(7)的顶上生长外延区(8)，所述埋入区和所述外延区具有所述第二导电类型和不同的导电水平。
18、根据权利要求17的方法，其中，所述埋入区(7)具有比所述外延区(8)更大的导电率。
19、根据权利要求17的方法，其中，所述埋入区(7)具有比所述第二基区(6)更小的宽度，所述形成深区(12)的步骤包括通过所述外延区(8)并与所述埋入区(7)相平地导入杂质一直到所述第二基区(6)。
20、根据权利要求15或16的方法，还包括在形成所述第一导电端子(A)之前减薄所述衬底(4)的步骤。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/IT2003/000298 WO2004102671A1 (en) | 2003-05-19 | 2003-05-19 | Power device with high switching speed and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1777996A CN1777996A (zh) | 2006-05-24 |
| CN100452429C true CN100452429C (zh) | 2009-01-14 |
Family
ID=33446398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB038264943A Expired - Fee Related CN100452429C (zh) | 2003-05-19 | 2003-05-19 | 高开关速度的功率器件及其开关方法和制备方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US7755139B2 (zh) |
| EP (1) | EP1625624A1 (zh) |
| JP (1) | JP2006526272A (zh) |
| CN (1) | CN100452429C (zh) |
| AU (1) | AU2003234068A1 (zh) |
| WO (1) | WO2004102671A1 (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7982528B2 (en) | 2006-05-18 | 2011-07-19 | Stmicroelectronics, S.R.L. | Three-terminal power device with high switching speed and manufacturing process |
| US9373617B2 (en) | 2011-09-11 | 2016-06-21 | Cree, Inc. | High current, low switching loss SiC power module |
| EP2754177A1 (en) * | 2011-09-11 | 2014-07-16 | Cree, Inc. | High current density power module comprising transistors with improved layout |
| US9640617B2 (en) | 2011-09-11 | 2017-05-02 | Cree, Inc. | High performance power module |
| JP6299254B2 (ja) * | 2014-02-10 | 2018-03-28 | 富士電機株式会社 | 半導体装置、スイッチング電源用制御ｉｃおよびスイッチング電源装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4717940A (en) * | 1986-03-11 | 1988-01-05 | Kabushiki Kaisha Toshiba | MIS controlled gate turn-off thyristor |
| US5073511A (en) * | 1988-03-29 | 1991-12-17 | Sgs-Thomson Microelectronics S.R.L. | Method for manufacturing a conductivity modulation mos semiconductor power device (himos) |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02271672A (ja) * | 1989-04-13 | 1990-11-06 | Fuji Electric Co Ltd | 半導体装置 |
| DE4100444A1 (de) * | 1991-01-09 | 1992-07-16 | Fraunhofer Ges Forschung | Integrierte leistungsschalterstruktur |
| JP2505121B2 (ja) * | 1991-06-18 | 1996-06-05 | 東洋電機製造株式会社 | 静電誘導サイリスタ |
| DE4121375A1 (de) | 1991-06-28 | 1993-01-14 | Asea Brown Boveri | Abschaltbares leistungshalbleiter-bauelement sowie verfahren zu dessen herstellung |
| JPH081952B2 (ja) * | 1991-07-25 | 1996-01-10 | 東洋電機製造株式会社 | シリコン薄膜層バラスト抵抗を有する表面ゲート形静電誘導サイリスタ |
| DE4135411A1 (de) | 1991-10-26 | 1993-04-29 | Asea Brown Boveri | Abschaltbares leistungshalbleiter-bauelement |
| EP1097481B1 (de) * | 1998-07-17 | 2004-03-31 | Infineon Technologies AG | Leistungshalbleiterbauelement für hohe sperrspannungen |
| JP2001177091A (ja) | 1999-12-07 | 2001-06-29 | Analog & Power Electronics Corp | ラッチ制御可能な絶縁ゲートバイポーラトランジスタ |
| JP4003034B2 (ja) | 2001-03-09 | 2007-11-07 | 富士フイルム株式会社 | 撮像システム |
| US20050012279A1 (en) | 2003-07-15 | 2005-01-20 | Hodges James W. | Gasket having an inner edge with coined angles and method of manufacture |
| FR2861228A1 (fr) * | 2003-10-17 | 2005-04-22 | St Microelectronics Sa | Structure de commutateur scr a commande hf |
| US7982528B2 (en) * | 2006-05-18 | 2011-07-19 | Stmicroelectronics, S.R.L. | Three-terminal power device with high switching speed and manufacturing process |
-
2003
- 2003-05-19 US US10/557,766 patent/US7755139B2/en not_active Ceased
- 2003-05-19 WO PCT/IT2003/000298 patent/WO2004102671A1/en active Application Filing
- 2003-05-19 AU AU2003234068A patent/AU2003234068A1/en not_active Abandoned
- 2003-05-19 US US13/549,308 patent/USRE44300E1/en active Active
- 2003-05-19 EP EP03727960A patent/EP1625624A1/en not_active Withdrawn
- 2003-05-19 JP JP2004571828A patent/JP2006526272A/ja active Pending
- 2003-05-19 CN CNB038264943A patent/CN100452429C/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4717940A (en) * | 1986-03-11 | 1988-01-05 | Kabushiki Kaisha Toshiba | MIS controlled gate turn-off thyristor |
| US5073511A (en) * | 1988-03-29 | 1991-12-17 | Sgs-Thomson Microelectronics S.R.L. | Method for manufacturing a conductivity modulation mos semiconductor power device (himos) |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070090415A1 (en) | 2007-04-26 |
| WO2004102671A8 (en) | 2005-03-17 |
| EP1625624A1 (en) | 2006-02-15 |
| USRE44300E1 (en) | 2013-06-18 |
| CN1777996A (zh) | 2006-05-24 |
| JP2006526272A (ja) | 2006-11-16 |
| AU2003234068A1 (en) | 2004-12-03 |
| US7755139B2 (en) | 2010-07-13 |
| WO2004102671A1 (en) | 2004-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9374084B2 (en) | Bidirectional two-base bipolar junction transistor operation, circuits, and systems with diode-mode turn-on | |
| US9240469B2 (en) | Transverse ultra-thin insulated gate bipolar transistor having high current density | |
| KR101645769B1 (ko) | 선택적으로 도핑된 ｊｆｅｔ 영역들을 갖는 파워 반도체 디바이스들 및 이러한 디바이스들을 형성하는 관련 방법들 | |
| US9900002B2 (en) | Methods of operating a double-base-contact bidirectional bipolar junction transistor | |
| JP2002514355A (ja) | 無ラッチアップ型パワーｍｏｓ−バイポーラートランジスター | |
| CN108649068B (zh) | Rc-igbt器件及其制备方法 | |
| KR20010006559A (ko) | 실리콘 카바이드 전계제어 바이폴라 스위치 | |
| CN106129110A (zh) | 一种双通道rc‑igbt器件及其制备方法 | |
| CN106067481B (zh) | 一种双通道rc-igbt器件及其制备方法 | |
| CN105895682B (zh) | 逆导绝缘栅双极型晶体管结构及其对应的制造方法 | |
| CN106683989A (zh) | 沟槽igbt器件及其制造方法 | |
| CN103531614A (zh) | 电荷补偿半导体器件 | |
| CN100452429C (zh) | 高开关速度的功率器件及其开关方法和制备方法 | |
| CN110943124A (zh) | Igbt芯片及其制造方法 | |
| CN110504313B (zh) | 一种横向沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN108735808A (zh) | 半导体开关元件及其制造方法 | |
| CN110504305B (zh) | 一种具有自偏置pmos钳位载流子存储层的SOI-LIGBT器件 | |
| CN107564959B (zh) | 一种mos栅控晶闸管及其制作方法 | |
| CN105529370A (zh) | 一种mos触发负阻二极管及其制造方法 | |
| CN111211167B (zh) | 一种消除负阻效应的rc-igbt器件结构 | |
| CN110504315B (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN108346692A (zh) | 功率半导体器件及其制造方法 | |
| CN110610986B (zh) | 一种利用结终端集成横向续流二极管的rc-igbt器件 | |
| CN105702720A (zh) | 一种绝缘栅双极型晶体管的关断性能提升方法 | |
| CN115868030A (zh) | 用于电气接触区域的阻挡层 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090114 Termination date: 20130519 |