CN102496576A - 沟槽功率器件的制作方法 - Google Patents
沟槽功率器件的制作方法 Download PDFInfo
- Publication number
- CN102496576A CN102496576A CN2011104493911A CN201110449391A CN102496576A CN 102496576 A CN102496576 A CN 102496576A CN 2011104493911 A CN2011104493911 A CN 2011104493911A CN 201110449391 A CN201110449391 A CN 201110449391A CN 102496576 A CN102496576 A CN 102496576A
- Authority
- CN
- China
- Prior art keywords
- hard mask
- semiconductor substrate
- groove
- trench
- mask layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明提供一种沟槽功率器件的制作方法,包括步骤:提供衬底,分为有源区和终端结构区域;在终端结构区域开出保护环的窗口;通过离子注入和扩散工艺在衬底中形成器件的保护环;在衬底表面形成场氧,完成有源区定义;在衬底和场氧表面形成沟槽硬掩模层和光刻胶层,并对光刻胶层作图形化;刻蚀沟槽硬掩模层,露出衬底;在衬底表面生长热氧化层;以沟槽硬掩模层为硬掩模,刻蚀热氧化层,热氧化层在沟槽的顶部边缘伸入沟槽硬掩模层与衬底之间,形成鸟嘴;继续以沟槽硬掩模层为硬掩模,刻蚀衬底,在其中形成沟槽;进行后续的半导体工艺,完成沟槽功率器件的制造过程。本发明避免沟槽顶部尖角的产生,防止由其导致的栅极漏电失效和可靠性问题。
Description
技术领域
本发明涉及集成电路制造技术领域,具体来说,本发明涉及一种沟槽功率器件的制作方法。
背景技术
功率器件包括MOSFET、IGBT及其模块已被广泛应用于汽车电子、开关电源以及工业控制等领域,是目前一大热门研究领域。随着集成电路微细加工技术的发展,沟槽(Trench)结构的功率器件成为目前最流行的功率开关器件之一,它采用在沟槽侧壁生长栅氧化层并填充多晶硅形成栅极。这种沟槽栅结构大大提高了器件平面面积的利用效率,使得单位面积可获得更大的器件单元沟道宽度,从而获得更大的电流导通能力。
已有沟槽功率器件的制造工艺包括以下步骤:第一步,光刻终端结构的保护环、并通过注入和扩散形成器件的保护环;第二步,完成有源区的定义,可以通过局部氧化隔离(LOCOS)工艺来实现;第三步,沟槽光刻、刻蚀;第四步,栅氧生长、淀积多晶硅;第五步,光刻栅极、回刻多晶硅;第六步,阱注入及扩散、源区(发射区)注入及退火;第七步,形成接触孔;第八步,金属层淀积、光刻、刻蚀;第九步,完成硅片背面工艺。
对于沟槽型功率器件,沟槽中填充的栅极多晶硅会从沟槽中覆盖到沟槽外硅表面的栅氧上,以形成各单元的栅极互联,这时沟槽侧壁顶部需要有一个较圆滑的斜坡,如果侧壁顶部形成直角或者锐角就都有可能使该处的栅氧失效。有相关的沟槽刻蚀后加入多次热氧化或额外的高密度等离子体(HDP)刻蚀的做法来得到有斜坡顶部的沟槽,但是这样做不仅工艺较复杂,而且容易给栅氧带来缺陷。
发明内容
本发明所要解决的技术问题是提供一种沟槽功率器件的制作方法,能够避免沟槽顶部尖角的产生,防止由其导致的栅极漏电失效和可靠性问题。
为解决上述技术问题,本发明提供一种沟槽功率器件的制作方法,包括步骤:
提供半导体衬底,其分为有源区和终端结构区域;
在所述半导体衬底上旋涂第一光刻胶层并光刻、显影,在所述终端结构区域开出保护环的窗口;
通过离子注入和扩散工艺在所述半导体衬底中形成器件的所述保护环;
在所述半导体衬底的表面形成场氧,并完成所述有源区的定义;
在所述半导体衬底和所述场氧的表面依次形成沟槽硬掩模层和第二光刻胶层,并依据沟槽的位置对所述第二光刻胶层作图形化;
以所述第二光刻胶层为掩模,刻蚀所述沟槽硬掩模层,露出所述半导体衬底的表面;
在露出的所述半导体衬底的表面生长热氧化层;
以所述沟槽硬掩模层为硬掩模,刻蚀所述热氧化层,所述热氧化层在所述沟槽的顶部边缘伸入所述沟槽硬掩模层与所述半导体衬底之间,形成鸟嘴;
继续以所述沟槽硬掩模层为硬掩模,刻蚀所述半导体衬底,在其中形成沟槽;
进行后续的半导体工艺,完成所述沟槽功率器件的制造过程。
可选地,所述后续的半导体工艺包括步骤:
去除所述沟槽硬掩模层;
在所述沟槽的内壁生长栅极氧化层;
在所述半导体衬底表面和所述沟槽内淀积栅极材料;
光刻所述沟槽功率器件的栅极并回刻所述栅极材料,在所述沟槽内和所述场氧表面形成所述栅极;
在所述半导体衬底中离子注入并扩散形成阱,以及在所述阱中离子注入并退火形成源区/发射区。
可选地,在形成所述源区/发射区之后,所述后续的半导体工艺还包括步骤:
在所述沟槽功率器件的表面形成接触孔;
在所述沟槽功率器件的表面进行金属层的淀积、光刻和刻蚀;
完成后续的其他背面工艺。
可选地,所述半导体衬底的材料为硅。
可选地,所述有源区的定义是通过局部氧化隔离工艺来实现的。
可选地,所述沟槽硬掩模层为正硅酸乙酯。
可选地,去除所述沟槽硬掩模层的方法为湿法刻蚀法。
可选地,所述栅极材料为多晶硅。
与现有技术相比,本发明具有以下优点:
本发明通过优化制作工艺,刻蚀沟槽硬掩模层后增加一步热氧化生长,在沟槽顶部形成与局部氧化隔离(LOCOS)技术类似的“鸟嘴”,“鸟嘴”伸入沟槽硬掩模层与半导体衬底之间,避免了沟槽顶部尖角的产生,防止了由于沟槽顶部尖角导致的栅极漏电失效和可靠性问题的产生。
附图说明
本发明的上述的以及其他的特征、性质和优势将通过下面结合附图和实施例的描述而变得更加明显,其中:
图1为本发明一个实施例的沟槽功率器件的制作方法的流程示意图;
图2至图7为本发明一个实施例的沟槽功率器件的制作过程的剖面示意图。
具体实施方式
下面结合具体实施例和附图对本发明作进一步说明,在以下的描述中阐述了更多的细节以便于充分理解本发明,但是本发明显然能够以多种不同于此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下根据实际应用情况作类似推广、演绎,因此不应以此具体实施例的内容限制本发明的保护范围。
图1为本发明一个实施例的沟槽功率器件的制作方法的流程示意图。如图1所示,该制造方法可以包括:
执行步骤S101,提供半导体衬底,其分为有源区和终端结构区域;
执行步骤S102,在半导体衬底上旋涂第一光刻胶层并光刻、显影,在终端结构区域开出保护环的窗口;
执行步骤S103,通过离子注入和扩散工艺在半导体衬底中形成器件的保护环;
执行步骤S104,在半导体衬底的表面形成场氧,并完成有源区的定义;
执行步骤S105,在半导体衬底和场氧的表面依次形成沟槽硬掩模层和第二光刻胶层,并依据沟槽的位置对第二光刻胶层作图形化;
执行步骤S106,以第二光刻胶层为掩模,刻蚀沟槽硬掩模层,露出半导体衬底的表面;
执行步骤S107,在露出的半导体衬底的表面生长热氧化层;
执行步骤S108,以沟槽硬掩模层为硬掩模,刻蚀热氧化层,热氧化层在沟槽的顶部边缘伸入沟槽硬掩模层与半导体衬底之间,形成鸟嘴;
执行步骤S109,继续以沟槽硬掩模层为硬掩模,刻蚀半导体衬底,在其中形成沟槽;
执行步骤S110,进行后续的半导体工艺,完成沟槽功率器件的制造过程。
图2至图7为本发明一个实施例的沟槽功率器件的制作过程的剖面示意图。需要注意的是,这些以及后续其他的附图均仅作为示例,其并非是按照等比例的条件绘制的,并且不应该以此作为对本发明实际要求的保护范围构成限制。
如图2所示,提供半导体衬底102,材料可以为硅,其分为有源区104和终端结构区域106。然后,在半导体衬底102上旋涂第一光刻胶层108并光刻、显影,在终端结构区域106开出保护环110的窗口。接着,通过离子注入和扩散工艺在半导体衬底102中形成器件的保护环110。
如图3所示,在半导体衬底102的表面形成场氧112,并完成有源区104的定义,可以通过局部氧化隔离(LOCOS)工艺来实现。然后,在半导体衬底102和场氧112的表面依次形成沟槽硬掩模层(Trench hardmask)114和第二光刻胶层116,该沟槽硬掩模层114可以为正硅酸乙酯(TEOS),并依据沟槽118的位置对第二光刻胶层116作图形化。
如图4所示,以第二光刻胶层116为掩模,刻蚀沟槽硬掩模层114,露出半导体衬底102的表面。
如图5所示,在露出的半导体衬底102的表面生长热氧化层117。
如图6所示,以沟槽硬掩模层114为硬掩模,刻蚀热氧化层117。剩余的热氧化层117在沟槽118的顶部边缘伸入沟槽硬掩模层114与半导体衬底102之间,形成与局部氧化隔离(LOCOS)工艺类似的鸟嘴119。
如图7所示,继续以沟槽硬掩模层114为硬掩模,刻蚀半导体衬底102,在其中形成沟槽118。
之后进行后续的半导体工艺,完成沟槽功率器件100的制造过程。
在本实施例中,上述后续的半导体工艺可以包括如下步骤(未图示):
1)采用例如湿法刻蚀法去除沟槽硬掩模层114;
2)在沟槽118的内壁生长栅极氧化层;
3)在半导体衬底102表面和沟槽118内淀积栅极材料,该栅极材料可以为多晶硅;
4)光刻沟槽功率器件100的栅极并回刻栅极材料,在沟槽118内和场氧112表面形成栅极;
5)在半导体衬底102中离子注入并扩散形成阱,以及在阱中离子注入并退火形成源区/发射区。
在本实施例中,在形成源区/发射区之后,后续的半导体工艺还可以包括步骤:
6)在沟槽功率器件100的表面形成接触孔;
7)在沟槽功率器件100的表面进行金属层的淀积、光刻和刻蚀;
8)完成后续的其他背面工艺。
本发明通过优化制作工艺,刻蚀沟槽硬掩模层后增加一步热氧化生长,在沟槽顶部形成与局部氧化隔离(LOCOS)技术类似的“鸟嘴”,“鸟嘴”伸入沟槽硬掩模层与半导体衬底之间,避免了沟槽顶部尖角的产生,防止了由于沟槽顶部尖角导致的栅极漏电失效和可靠性问题的产生。
本发明虽然以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何修改、等同变化及修饰,均落入本发明权利要求所界定的保护范围之内。
Claims (8)
1.一种沟槽功率器件(100)的制作方法,包括步骤:
提供半导体衬底(102),其分为有源区(104)和终端结构区域(106);
在所述半导体衬底(102)上旋涂第一光刻胶层(108)并光刻、显影,在所述终端结构区域(106)开出保护环(110)的窗口;
通过离子注入和扩散工艺在所述半导体衬底(102)中形成器件的所述保护环(110);
在所述半导体衬底(102)的表面形成场氧(112),并完成所述有源区(104)的定义;
在所述半导体衬底(102)和所述场氧(112)的表面依次形成沟槽硬掩模层(114)和第二光刻胶层(116),并依据沟槽(118)的位置对所述第二光刻胶层(116)作图形化;
以所述第二光刻胶层(116)为掩模,刻蚀所述沟槽硬掩模层(114),露出所述半导体衬底(102)的表面;
在露出的所述半导体衬底(102)的表面生长热氧化层(117);
以所述沟槽硬掩模层(114)为硬掩模,刻蚀所述热氧化层(117),所述热氧化层(117)在所述沟槽(118)的顶部边缘伸入所述沟槽硬掩模层(114)与所述半导体衬底(102)之间,形成鸟嘴(119);
继续以所述沟槽硬掩模层(114)为硬掩模,刻蚀所述半导体衬底(102),在其中形成沟槽(118);
进行后续的半导体工艺,完成所述沟槽功率器件(100)的制造过程。
2.根据权利要求1所述的制作方法,其特征在于,所述后续的半导体工艺包括步骤:
去除所述沟槽硬掩模层(114);
在所述沟槽(118)的内壁生长栅极氧化层;
在所述半导体衬底(102)表面和所述沟槽(118)内淀积栅极材料;
光刻所述沟槽功率器件(100)的栅极并回刻所述栅极材料,在所述沟槽(118)内和所述场氧(112)表面形成所述栅极;
在所述半导体衬底(102)中离子注入并扩散形成阱,以及在所述阱中离子注入并退火形成源区/发射区。
3.根据权利要求2所述的制造方法,其特征在于,在形成所述源区/发射区之后,所述后续的半导体工艺还包括步骤:
在所述沟槽功率器件(100)的表面形成接触孔;
在所述沟槽功率器件(100)的表面进行金属层的淀积、光刻和刻蚀;
完成后续的其他背面工艺。
4.根据权利要求3所述的制作方法,其特征在于,所述半导体衬底(102)的材料为硅。
5.根据权利要求4所述的制作方法,其特征在于,所述有源区(104)的定义是通过局部氧化隔离工艺来实现的。
6.根据权利要求5所述的制作方法,其特征在于,所述沟槽硬掩模层(114)为正硅酸乙酯。
7.根据权利要求6所述的制作方法,其特征在于,去除所述沟槽硬掩模层(114)的方法为湿法刻蚀法。
8.根据权利要求7所述的制作方法,其特征在于,所述栅极材料为多晶硅。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011104493911A CN102496576A (zh) | 2011-12-28 | 2011-12-28 | 沟槽功率器件的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011104493911A CN102496576A (zh) | 2011-12-28 | 2011-12-28 | 沟槽功率器件的制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102496576A true CN102496576A (zh) | 2012-06-13 |
Family
ID=46188383
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011104493911A Pending CN102496576A (zh) | 2011-12-28 | 2011-12-28 | 沟槽功率器件的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102496576A (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101101877A (zh) * | 2007-07-20 | 2008-01-09 | 哈尔滨工程大学 | 一种沟槽栅功率半导体器件制造方法 |
US20090087960A1 (en) * | 2007-09-28 | 2009-04-02 | Hynix Semiconductor Inc. | Method for fabricating recess gate in semiconductor device |
CN101752423A (zh) * | 2010-01-08 | 2010-06-23 | 无锡新洁能功率半导体有限公司 | 沟槽型大功率mos器件及其制造方法 |
CN102184862A (zh) * | 2011-04-08 | 2011-09-14 | 上海先进半导体制造股份有限公司 | 沟槽功率器件的栅极沟槽的刻蚀方法 |
CN102184868A (zh) * | 2011-04-25 | 2011-09-14 | 上海宏力半导体制造有限公司 | 提高沟槽栅顶角栅氧可靠性的方法 |
-
2011
- 2011-12-28 CN CN2011104493911A patent/CN102496576A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101101877A (zh) * | 2007-07-20 | 2008-01-09 | 哈尔滨工程大学 | 一种沟槽栅功率半导体器件制造方法 |
US20090087960A1 (en) * | 2007-09-28 | 2009-04-02 | Hynix Semiconductor Inc. | Method for fabricating recess gate in semiconductor device |
CN101752423A (zh) * | 2010-01-08 | 2010-06-23 | 无锡新洁能功率半导体有限公司 | 沟槽型大功率mos器件及其制造方法 |
CN102184862A (zh) * | 2011-04-08 | 2011-09-14 | 上海先进半导体制造股份有限公司 | 沟槽功率器件的栅极沟槽的刻蚀方法 |
CN102184868A (zh) * | 2011-04-25 | 2011-09-14 | 上海宏力半导体制造有限公司 | 提高沟槽栅顶角栅氧可靠性的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101764159B (zh) | 带有减小的击穿电压的金属氧化物半导体场效应管器件 | |
CN103295907A (zh) | 半导体装置及其制造方法 | |
CN102034707A (zh) | 一种igbt的制作方法 | |
CN102496573B (zh) | 沟槽绝缘栅型双极晶体管的制作方法 | |
CN102496568B (zh) | 沟槽功率器件结构的制造方法 | |
CN101740385A (zh) | Ldmos晶体管中的沟道形成方法 | |
CN108962989B (zh) | 一种沟槽型mos器件及其制造方法 | |
CN101752313B (zh) | 一种具有自对准接触孔的表面沟道pmos器件及制作方法 | |
CN100552900C (zh) | 电可擦可编程只读存储器的制造工艺方法 | |
CN102737970A (zh) | 半导体器件及其栅介质层制造方法 | |
KR101194884B1 (ko) | 반도체 소자 및 그 형성방법 | |
CN104037229B (zh) | 半导体装置以及用于制造该半导体装置的方法 | |
CN109904164A (zh) | 掩膜版、闪存器件及其制造方法 | |
CN109119473A (zh) | 一种晶体管及其制作方法 | |
CN108735608A (zh) | 半导体器件及其制作方法 | |
KR100840662B1 (ko) | 반도체 소자의 제조 방법 | |
CN109065533B (zh) | 一种半导体器件及其制造方法 | |
KR100264728B1 (ko) | 반도체 소자의 제조방법 | |
CN102496576A (zh) | 沟槽功率器件的制作方法 | |
CN112103181A (zh) | 一种新型高可靠性igbt及其制造方法 | |
CN105551944A (zh) | 功率晶体管的制造方法 | |
CN102693905B (zh) | 闪存单元及其浮栅的形成方法 | |
CN105845614A (zh) | 半导体器件及其制作方法 | |
KR19980082417A (ko) | 반도체소자 구조 및 제조방법 | |
CN105225957A (zh) | 沟槽型功率器件制作方法和沟槽型功率器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120613 |