CN109904164A - 掩膜版、闪存器件及其制造方法 - Google Patents
掩膜版、闪存器件及其制造方法 Download PDFInfo
- Publication number
- CN109904164A CN109904164A CN201910172994.8A CN201910172994A CN109904164A CN 109904164 A CN109904164 A CN 109904164A CN 201910172994 A CN201910172994 A CN 201910172994A CN 109904164 A CN109904164 A CN 109904164A
- Authority
- CN
- China
- Prior art keywords
- gate structure
- source
- memory device
- flush memory
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明提供了一种掩膜版、闪存器件及其制造方法,所述闪存器件的制造方法包括:提供一形成有多条平行的有源区以及与所述有源区平行的初始接触区的衬底;在所述衬底上形成有横跨于所述初始接触区和所有所述有源区上的栅极结构;掩蔽所述初始接触区以及所述栅极结构一侧的有源区,形成源极;掩蔽所述源极,形成漏极和源极接触区;形成覆盖于所述源极、漏极和源极接触区上的介质层;以及,形成与所述源极接触区电接触的源极接触插栓以及与所述漏极电接触的漏极接触插栓于所述介质层中。通过本发明的技术方案,使得在闪存器件的尺寸缩小的同时,还能改善源极接触插栓的开态问题和漏极接触插栓的漏电问题,进而使得闪存器件的性能得到提高。
Description
技术领域
本发明涉及集成电路制造领域,特别涉及一种掩膜版、闪存器件及其制造方法。
背景技术
闪存(Flash)因具有高密度、低价格和电可编程、擦除的优点,使其已被广泛作为非易失性记忆体应用的最优选择。目前闪存主要是在65纳米的技术节点进行,随着对大容量闪存的要求,利用现有技术节点,每片硅片上的芯片数量将会减少。而随着新的技术节点的日益成熟,也督促闪存单元采用高节点的技术进行生产,这就意味着需要将闪存单元的尺寸进行缩减,但是降低闪存单元的有源区宽度和沟道的长度,都会使闪存单元的性能受到影响。
现有技术节点对于常规的NOR Flash器件主要是利用工艺的优化来进行尺寸的缩减。目前从65nm到55nm,进而到50nm的NOR Flash器件的横向缩减主要是通过缩减相邻控制栅极之间的距离,然后通过优化导电接触插栓到控制栅极的介质层以及后续控制栅极之间的填充条件来进行。参阅图1a和图1b,图1a是现有闪存器件的版图,图1b是图1a所示的现有闪存器件的版图中沿AA’切面的TEM示意图,从图1a和图1b中可看出,沿着AA’切面,漏极114上的导电接触插栓115的底部122和源极刻蚀区111中的源极有源区112的底部121为正常情况下的结构。但是,若继续缩减尺寸,由于孤立的源极接触区113与漏极114之间的负载效应,可能会导致孤立的源极接触区113上的导电接触插栓115出现开态的情况,参阅图1c,图1c是图1a所示的现有闪存器件的版图中沿BB’切面的TEM示意图,从图1c中可看出,其中一个孤立的源极接触区上的导电接触插栓的底部123为正常态,而另一个孤立的源极接触区上的导电接触插栓的底部124为开态情况。
在NOR Flash器件的技术中,为了提高闪存单元的密度而提出的源极自对准技术(SAS,self-align-source)(D.N.Tang and W.J.Lu,“Process for Self-Aligning aSource region with a Field Oxide Region and a Poly-silicon Gate”,U.S.Patent5,120,671,June 1992.)采用已经形成的控制栅极来作为对准的依据,而此种技术也已经成为65nm节点的主流工艺。请参考图2a~2f,图2a~2f也是图1a所示的现有闪存器件的版图中沿BB’切面的示意图,目前,采用源极自对准技术制造闪存器件的方法一般包括以下步骤:
S1-1、在一衬底20上形成多个栅极结构22,栅极结构22自下向上依次包括隧穿氧化层221、浮栅222、栅间介质层223和控制栅224,衬底20的顶部包含一阱区21,阱区21中具有P型或N型的离子,参阅图2a;
S1-2、对相邻的栅极结构22之间的衬底20进行刻蚀,以在衬底20中形成一凹槽23,形成凹槽23之前和/或之后对栅极结构22的侧壁进行氧化处理,以在栅极结构22的侧壁形成隔离氧化层24,参阅图2b;
S1-3、对凹槽23底部的衬底20进行离子注入,以形成重掺杂的源极251,离子注入的类型与阱区21的类型相反,参阅图2c;
S1-4、在栅极结构22的侧壁上形成第一侧墙26,并对栅极结构22两侧的衬底20的顶部进行轻浅掺杂,凹槽23中的轻浅掺杂区252位于源极251的顶部,轻浅掺杂的类型与源极251的类型相同,参阅图2d;
S1-5、在第一侧墙26的侧壁上形成第二侧墙27,并对相邻的栅极结构22之间的凹槽23底部进行离子注入,以在衬底20中的源极251的下方形成重掺杂的漏极253,漏极253注入的类型与源极251相同,参阅图2e;
S1-6、沉积介质层28,介质层28填满相邻的栅极结构22之间的空隙,并进一步在介质层28中形成位于源极251上方的导电接触插栓29,参阅图2f。
上述步骤S1-1至步骤S1-6中,图2a~2f中的栅极结构22即图1a中的栅极结构116,图2a~2f中的孤立的源极接触区113即图1a中的源极251,图2a~2f中的导电接触插栓29即图1a中的孤立的源极接触区113上的导电接触插栓115。根据上述步骤可看出,此种工艺方法在步骤S1-6中,需要对相邻的栅极结构22之间的介质层28进行刻蚀形成接触孔(未图示),以在接触孔中填充金属后形成与源极251电接触的导电接触插栓29,而且根据图1a,需要同时刻蚀打开孤立的源极接触区113和阵列状的漏极114上的接触孔(未图示),以形成分别与孤立的源极接触区113和阵列状的漏极114电接触的导电接触插栓115,但是,负载效应使二者在不断缩减的栅极结构116之间的间距下不能同时满足。这样的话,当为了打开孤立的源极接触区113上的接触孔而增加对介质层(未图示)的刻蚀量时,漏极114上的介质层即会出现过刻蚀现象,进而导致之后在漏极114上方形成的导电接触插栓115穿过难熔硅化物(未图示)而出现漏电现象,如图1d所示,图1d是图1a所示的现有闪存器件的版图中沿AA’切面的另一TEM示意图,从图1d中可看出,漏极上的导电接触插栓的底部125穿过了难熔硅化物。而当为了保证漏极114的均匀性而降低对介质层的刻蚀量时,孤立的源极接触区113上的介质层就不能被有效刻蚀,导致出现图1c的124所示的开态的风险。同时,在上述步骤S1-2中会刻蚀消耗部分厚度的衬底20(一般为约厚度的硅)后形成凹槽23,这样会导致之后形成的孤立的源极接触区113的高度降低;而且,在步骤S1-3中源极251的重掺杂也会导致后续的难熔硅化物工艺中的硅的消耗也增多,参阅图1e,图1e是图1a所示的现有闪存器件的版图中沿CC’切面的示意图,从图1e中可看出,衬底131上的源极有源区132(即图1a中的源极有源区112)和源极接触区133(即图1a中的源极接触区113)的表面包含离子注入层134,由于离子注入层134中都进行了源极的重掺杂,使得源极有源区132和源极接触区133的高度都降低,且源极有源区132的高度H1和源极接触区133的高度H1’相同。因此,孤立的源极接触区的刻蚀损失以及孤立的源极接触区的重掺杂造成的孤立的源极接触区的高度降低,使得之后形成的孤立的源极接触区上的介质层更加不能被刻蚀完全,进而导致开态风险进一步增大,如图2f中所示,导电接触插栓29的底部仍有部分介质层28未被刻蚀去除。
因此,如何对现有的闪存器件的制造工艺进行改善,以使得在闪存器件的尺寸缩小的同时,还能改善孤立的导电接触插栓的开态问题以及其余导电接触插栓的漏电问题,进而提高闪存器件的性能是目前亟需解决的问题。
发明内容
本发明的目的在于提供一种掩膜版、闪存器件及其制造方法,使得在闪存器件的尺寸缩小的同时,还能改善源极接触插栓的开态问题和漏极接触插栓的漏电问题,进而使得闪存器件的性能得到提高。
为实现上述目的,本发明提供了一种闪存器件的制造方法,包括:
提供一衬底,所述衬底中形成有多条平行的有源区以及与所述有源区平行的初始接触区;在所述衬底上形成有横跨于所述初始接触区和所有所述有源区上的栅极结构;
掩蔽所述初始接触区以及所述栅极结构一侧的有源区,并对所述栅极结构另一侧的有源区进行源极离子掺杂,以形成源极;
掩蔽所述源极,并对所述栅极结构一侧的有源区以及所述栅极结构一侧的初始接触区进行漏极离子掺杂,以形成漏极和源极接触区;
形成覆盖于所述源极、漏极和源极接触区上的介质层;以及,
形成与所述源极接触区电接触的源极接触插栓以及与所述漏极电接触的漏极接触插栓于所述介质层中。
可选的,在所述衬底上形成所述栅极结构的步骤包括:先依次沉积隧穿氧化层、浮栅层、栅间介质层和控制栅层于所述衬底上;接着,依次刻蚀所述控制栅层、栅间介质层、浮栅层和隧穿氧化层。
可选的,在掩蔽所述初始接触区以及所述栅极结构一侧的有源区之后,且对所述栅极结构另一侧的有源区进行源极离子掺杂之前,先对所述栅极结构另一侧的有源区进行刻蚀。
可选的,在形成所述栅极结构之后且在掩蔽所述初始接触区以及所述栅极结构一侧的有源区之前,和/或,对所述栅极结构另一侧的有源区进行刻蚀之后,形成隔离氧化层于所述栅极结构的侧壁上。
可选的,在掩蔽所述源极之前,先形成第一侧墙于所述栅极结构的两侧;并以所述栅极结构和所述第一侧墙为掩膜,采用多次LDD离子注入方式对所述源极、所述初始接触区以及所述栅极结构一侧的有源区进行LDD离子掺杂,以形成轻掺杂区。
可选的,在形成所述轻掺杂区之后且在掩蔽所述源极之前,形成第二侧墙于所述栅极结构的两侧的所述第一侧墙的侧壁上。
可选的,形成所述介质层的步骤包括:首先,在具有所述源极、漏极、源极接触区的衬底上沉积介质层,所述介质层将所述栅极结构掩埋在内;接着,采用化学机械研磨工艺研磨所述介质层的顶表面至暴露出所述栅极结构的顶表面,或,采用化学机械研磨工艺研磨所述介质层的顶表面至位于所述栅极结构的顶表面上方一定高度,以使得所述介质层将所述栅极结构掩埋在内并具有平坦的顶表面;
形成所述源极接触插栓和所述漏极接触插栓于所述介质层中的步骤包括:首先,刻蚀所述源极接触区和所述漏极上方的所述介质层,以形成分别暴露所述源极接触区和所述漏极的顶表面的接触孔;接着,填充金属于各个所述接触孔中。
可选的,所述初始接触区的线宽大于所述有源区的线宽。
本发明还提供了一种掩膜版,用于形成本发明提供的所述闪存器件的制造方法中的源极。
本发明还提供了一种闪存器件,采用本发明提供的所述闪存器件的制造方法形成,所述闪存器件包括:
一衬底,所述衬底中形成有多条平行的有源区以及与所述有源区平行的初始接触区;
栅极结构,形成于所述衬底上,并横跨于所述初始接触区和所有所述有源区上;
漏极,形成于所述栅极结构一侧的有源区中;
源极,形成于所述栅极结构另一侧的有源区中;
源极接触区,形成于位于所述栅极结构另一侧的初始接触区中;
介质层,形成于所述衬底上并覆盖所述源极、漏极以及所述源极接触区;以及,
源极接触插栓和漏极接触插栓,位于所述介质层中,且所述源极接触插栓的底部与所述源极接触区的顶部电接触,所述漏极接触插栓的底部与所述漏极的顶部电接触。
可选的,所述栅极结构包括自下向上的隧穿氧化层、浮栅层、栅间介质层和控制栅层。
可选的,所述漏极、所述源极以及所述源极接触区中形成有轻掺杂区。
可选的,所述栅极结构的侧壁与所述介质层的侧壁之间形成有隔离氧化层。
可选的,所述隔离氧化层的侧壁与所述介质层的侧壁之间形成有第一侧墙,所述第一侧墙的侧壁与所述介质层的侧壁之间形成有第二侧墙。
可选的,所述初始接触区的线宽大于所述有源区的线宽。
与现有技术相比,本发明的技术方案具有以下有益效果:
1、本发明的闪存器件的制造方法,通过掩蔽衬底中的初始接触区以及栅极结构一侧的有源区,并在所述栅极结构另一侧的有源区进行源极离子掺杂后形成源极;且通过掩蔽所述源极,并对所述栅极结构一侧的有源区以及所述栅极结构一侧的初始接触区进行漏极离子掺杂后形成漏极和源极接触区,使得所述漏极和所述源极接触区的高度相同,且使得之后形成的源极接触插栓与所述源极接触区电接触以及漏极接触插栓与所述漏极电接触,进而使得在闪存器件的尺寸缩小的同时,还能改善源极接触插栓的开态问题和漏极接触插栓的漏电问题,进而使得闪存器件的性能得到提高。
2、本发明的掩膜版,由于用于形成本发明提供的所述闪存器件的制造方法中的源极,使得之后形成的源极接触区和漏极的高度相同,进而使得之后形成的源极接触插栓与所述源极接触区电接触,以及漏极接触插栓与所述漏极电接触,改善了所述源极接触插栓的开态问题和所述漏极接触插栓的漏电问题。
3、本发明的闪存器件,由于采用本发明提供的所述闪存器件的制造方法形成,使得源极接触区与漏极的高度相同,且使得源极接触插栓与所述源极接触区电接触以及漏极接触插栓与所述漏极电接触,进而使得在闪存器件的尺寸缩小的同时,还能改善源极接触插栓的开态问题和漏极接触插栓的漏电问题,从而使得闪存器件的性能得到提高。
附图说明
图1a是现有闪存器件的版图;
图1b是图1a所示的现有闪存器件的版图中沿AA’切面的TEM示意图;
图1c是图1a所示的现有闪存器件的版图中沿BB’切面的TEM示意图;
图1d是图1a所示的现有闪存器件的版图中沿AA’切面的另一TEM示意图;
图1e是图1a所示的现有闪存器件的版图中沿CC’切面的示意图;
图2a~2f是现有的闪存器件的制造方法中的器件示意图;
图3是本发明一实施例的闪存器件的制造方法的流程图;
图4是本发明一实施例的闪存器件的版图;
图5a~5j是图3所示的闪存器件的制造方法中的器件示意图。
其中,附图1a~5j的附图标记说明如下:
111-源极刻蚀区;112-源极有源区;113-源极接触区;114-漏极;115-导电接触插栓;116-栅极结构;131-衬底;132-源极有源区;133-源极接触区;134-离子注入层;20-衬底;21-阱区;22-栅极结构;221-隧穿氧化层;222-浮栅;223-栅间介质层;224-控制栅;23-凹槽;24-隔离氧化层;251-源极;252-轻浅掺杂区;253-漏极;26-第一侧墙;27-第二侧墙;28-介质层;29-导电接触插栓;30-衬底;31-有源区;311-源极;312-漏极;32-初始接触区;321-源极接触区;33-栅极结构;331-隧穿氧化层;332-浮栅层;333-栅间介质层;334-控制栅层;34-介质层;35-源极接触插栓;36-漏极接触插栓;37-隔离氧化层;381-第一侧墙;382-第二侧墙;39-轻掺杂区;40-离子注入层。
具体实施方式
为使本发明的目的、优点和特征更加清楚,以下结合附图1a~5j对本发明提出的掩膜版、闪存器件及其制造方法作进一步详细说明。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明一实施例提供一种闪存器件的制造方法,参阅图3,图3是本发明一实施例的闪存器件的制造方法的流程图,所述闪存器件的制造方法包括:
步骤S2-1、提供一衬底,所述衬底中形成有多条平行的有源区以及与所述有源区平行的初始接触区;在所述衬底上形成有横跨于所述初始接触区和所有所述有源区上的栅极结构;
步骤S2-2、掩蔽所述初始接触区以及所述栅极结构一侧的有源区,并对所述栅极结构另一侧的有源区进行源极离子掺杂,以形成源极;
步骤S2-3、掩蔽所述源极,并对所述栅极结构一侧的有源区以及所述栅极结构一侧的初始接触区进行漏极离子掺杂,以形成漏极和源极接触区;
步骤S2-4、形成覆盖于所述源极、漏极和源极接触区上的介质层;
步骤S2-5、形成与所述源极接触区电接触的源极接触插栓以及与所述漏极电接触的漏极接触插栓于所述介质层中。
下面参阅图4~5j更为详细的介绍本实施例提供的闪存器件的制造方法,图4是本发明一实施例的闪存器件的版图,图5a~5j是图3所示的闪存器件的制造方法中的器件示意图,且图5a~5f和图5i~5j也是图4中的闪存器件的版图沿DD’切面的示意图,图5g也是图4所示的闪存器件的版图沿EE’切面的示意图,图5h也是图4所示的闪存器件的版图沿FF’切面的示意图。
首先,参阅图4和5a~5b,按照步骤S2-1,提供一衬底30,所述衬底30中形成有多条平行的有源区31以及与所述有源区31平行的初始接触区32;在所述衬底30上形成有横跨于所述初始接触区32和所有所述有源区31上的栅极结构33。并且,所述初始接触区32的线宽大于所述有源区31的线宽。所述衬底30中还可具有一阱区(未图示),所述阱区中具有P型或N型的离子。另外,在所述衬底30上形成所述栅极结构33的步骤包括:先依次沉积隧穿氧化层331、浮栅层332、栅间介质层333和控制栅层334于所述衬底30上,如图5a所示;接着,依次刻蚀所述控制栅层334、栅间介质层333、浮栅层332和隧穿氧化层331,如图5b所示。所述隧穿氧化层331的材质可以包括氧化硅,所述浮栅层332和所述控制栅层334的材质可以包括多晶硅,所述栅间介质层333的材质可以包括氧化硅、氮化硅或氧化硅-氮化硅-氧化硅(ONO)。需要说明的是,在本实施例的步骤S2-1中,在所述有源区31上设置了多个所述栅极结构33(即多条控制栅线),以用于形成多个存储单元,两个相邻的所述栅极结构33(即两条相邻的控制栅线)为一组,这相邻的所述栅极结构33在后续会与一条有源区形成共源的两个晶体管。为了更好的理解本发明的技术方案,以下步骤均以这两个相邻的所述栅极结构33中的一个为视角来进行说明。
然后,参阅图4和5c,按照步骤S2-2,掩蔽所述初始接触区32以及所述栅极结构33一侧的有源区31(即用于制作对应的共源的两个晶体管中的一个晶体管的漏极的有源区部分),并对所述栅极结构33另一侧的有源区31(即用于制作所述共源的两个晶体管的源极的有源区部分)进行源极离子掺杂,以形成源极311。在掩蔽所述初始接触区32以及所述栅极结构33一侧的有源区31之后,且对所述栅极结构33另一侧的有源区31进行源极离子掺杂之前,先对所述栅极结构33另一侧的有源区31进行刻蚀。另外,在形成所述栅极结构33之后且在掩蔽所述初始接触区32以及所述栅极结构33一侧的有源区31之前,或者,对所述栅极结构33另一侧的有源区31进行刻蚀之后,对所述栅极结构33的侧壁进行氧化,以形成隔离氧化层37于所述栅极结构33的侧壁上(如图5c所示);或者,在形成所述栅极结构33之后且在掩蔽所述初始接触区32以及所述栅极结构33一侧的有源区31之前,以及,对所述栅极结构33另一侧的有源区31进行刻蚀之后,都对所述栅极结构33的侧壁进行氧化,以多次形成隔离氧化层37于所述栅极结构33的侧壁上(如图5c所示)。
然后,参阅图4和5d~5h,按照步骤S2-3,掩蔽所述源极311,并对所述栅极结构33一侧的有源区31以及所述栅极结构33一侧的初始接触区32进行漏极离子掺杂,以形成漏极312和源极接触区321。在掩蔽所述源极311之前,先形成第一侧墙381于所述栅极结构33的两侧,如图5d所示;并以所述栅极结构33和所述第一侧墙381为掩膜,采用多次LDD(轻掺杂漏)离子注入方式对所述源极311、所述初始接触区32以及所述栅极结构33一侧的有源区31进行LDD离子掺杂,以形成轻掺杂区39,如图5d所示,多次的LDD离子掺杂使得掺杂的离子的量足够,以确保导通性和防止漏电。另外,在形成所述轻掺杂区39之后且在掩蔽所述源极311之前,可以形成第二侧墙382于所述栅极结构33的两侧的所述第一侧墙381的侧壁上,如图5e所示。所述隔离氧化层37、所述第一侧墙381和所述第二侧墙382都能对所述栅极结构33起到保护的作用,防止所述栅极结构33与之后形成的源极接触插栓35和漏极接触插栓36接触而导致短路。其他实施例中,还可包括形成第三侧墙、第四侧墙等。形成侧墙的方法可以为快速热氧化(RTO),可以通过调整快速热氧化的工艺温度、反应时间等参数以得到需要的侧墙的厚度,且快速热氧化的方法具有反应时间短、升温速度快等特点。且所述漏极312和所述源极接触区321中为重掺杂,从图5f中可看出,所述源极接触区321的深度比所述轻掺杂区39的深度更深。所述漏极312、所述源极接触区321和所述轻掺杂区39中的离子类型相同,所述漏极312与所述阱区中的离子类型不同。
另外,从图5g中可看出,由于在步骤S2-2中,所述初始接触区32被掩蔽,使得所述初始接触区32没有被刻蚀,且所述初始接触区32上的离子注入层40中没有源极的离子掺杂,使得在步骤S2-3中形成的所述源极接触区321的高度H2’高于所述源极311的高度H2;且从图5h中可看出,由于在步骤S2-2中,所述初始接触区32和所述栅极结构33一侧的有源区31都被掩蔽,使得所述初始接触区32和所述栅极结构33一侧的有源区31都没有被刻蚀,且所述初始接触区32和所述栅极结构33一侧的有源区31上的离子注入层40中都没有源极的离子掺杂,使得在步骤S2-3中形成的所述源极接触区321的高度H3’与所述漏极312的高度H3相同。
然后,参阅图4和5i,按照步骤S2-4,形成覆盖于所述源极311、漏极312和源极接触区321上的介质层34。形成所述介质层34的步骤包括:首先,在具有所述源极311、漏极312、源极接触区321的衬底30上沉积介质层34,所述介质层34将所述栅极结构33掩埋在内;接着,采用化学机械研磨工艺研磨所述介质层34的顶表面至暴露出所述栅极结构33的顶表面,或,采用化学机械研磨工艺研磨所述介质层34的顶表面至位于所述栅极结构33的顶表面上方一定高度,以使得所述介质层34将所述栅极结构33掩埋在内并具有平坦的顶表面。所述介质层34的材质可以为氧化硅。
最后,参阅图4和5j,按照步骤S2-5,形成与所述源极接触区321电接触的源极接触插栓35以及与所述漏极312电接触的漏极接触插栓36于所述介质层34中。形成所述源极接触插栓35和所述漏极接触插栓36于所述介质层34中的步骤包括:首先,刻蚀所述源极接触区321和所述漏极312上方的所述介质层34,以形成分别暴露所述源极接触区321和所述漏极312的顶表面的接触孔(未图示);接着,填充金属于各个所述接触孔中,填充的金属可以为钨。
从上述步骤S2-1至步骤S2-5中可知,本发明的技术方案去除了源极自对准工艺中的对所述初始接触区32的刻蚀和源极离子掺杂,使得形成的所述源极接触区321的高度与所述漏极312的高度相同(都高于所述源极311的高度),因此,在同时对所述源极接触区321和所述漏极312上的所述介质层34进行刻蚀形成接触孔时,不会出现为了打开所述源极接触区321上的接触孔而增加对所述介质层34的刻蚀量的问题,进而不会导致所述漏极312上的所述介质层34的过刻蚀的问题,从而不会导致之后形成的所述漏极接触插栓36穿过难熔硅化物(未图示)而出现的漏电现象;并且,也不会出现为了保证所述漏极312的均匀性而降低对所述介质层34的刻蚀量的问题,所述源极接触区321上的所述介质层34与所述漏极312上的所述介质层34都能被刻蚀完全,从而使得之后形成的所述源极接触插栓35能够与所述源极接触区321电接触,且所述漏极接触插栓36能够与所述漏极312电接触,进而改善所述源极接触插栓35的开态问题,使得闪存器件的性能得到提高。而且,由于所述源极接触区321和所述漏极312的高度相同,也使所述源极接触区321和所述漏极312上的所述介质层34刻蚀时产生的负载效应的影响得到降低,从而改善了闪存器件的电学均匀性,并为闪存器件的进一步缩减提供更大的工艺窗口。
综上所述,本发明提供的闪存器件的制造方法,包括:提供一衬底,所述衬底中形成有多条平行的有源区以及与所述有源区平行的初始接触区;在所述衬底上形成有横跨于所述初始接触区和所有所述有源区上的栅极结构;掩蔽所述初始接触区以及所述栅极结构一侧的有源区,并对所述栅极结构另一侧的有源区进行源极离子掺杂,以形成源极;掩蔽所述源极,并对所述栅极结构一侧的有源区以及所述栅极结构一侧的初始接触区进行漏极离子掺杂,以形成漏极和源极接触区;形成覆盖于所述源极、漏极和源极接触区上的介质层;以及,形成与所述源极接触区电接触的源极接触插栓以及与所述漏极电接触的漏极接触插栓于所述介质层中。通过本发明的技术方案,使得在闪存器件的尺寸缩小的同时,还能改善源极接触插栓的开态问题和漏极接触插栓的漏电问题,进而使得闪存器件的性能得到提高。
本发明一实施例提供一种掩膜版,用于形成本发明提供的所述闪存器件的制造方法中的源极。所述掩膜版在上述的所述闪存器件的制造方法中的步骤S2-2中,将所述初始接触区以及所述栅极结构一侧的有源区进行掩蔽,以使得仅对所述栅极结构另一侧的有源区进行刻蚀和源极离子掺杂,而未对所述初始接触区以及所述栅极结构一侧的有源区进行刻蚀和源极离子掺杂,进而使得形成的所述源极接触区和所述漏极的高度相同(都高于所述源极的高度),从而使得之后形成的所述源极接触插栓与所述源极接触区电接触,且所述漏极接触插栓与所述漏极电接触,改善了源极接触插栓的开态问题和漏极接触插栓的漏电问题,使得闪存器件的性能得到提高。
本发明一实施例提供一种闪存器件,所述闪存器件采用本发明的所述闪存器件的制造方法形成,从图4和图5j中可看出,所述闪存器件包括:衬底30、栅极结构33、漏极312、源极311、源极接触区321、介质层34、源极接触插栓35和漏极接触插栓36,所述衬底30中形成有多条平行的有源区31以及与所述有源区31平行的初始接触区32;所述栅极结构33形成于所述衬底30上,并横跨于所述初始接触区32和所有所述有源区31上;所述漏极312形成于所述栅极结构33一侧的有源区31中;所述源极311形成于所述栅极结构33另一侧的有源区31中;所述源极接触区321形成于位于所述栅极结构33另一侧的初始接触区32中;所述介质层34形成于所述衬底30上并覆盖所述源极311、漏极312以及所述源极接触区321;所述源极接触插栓35和漏极接触插栓36位于所述介质层34中,且所述源极接触插栓35的底部与所述源极接触区321的顶部电接触,所述漏极接触插栓36的底部与所述漏极312的顶部电接触。
下面参阅图4和图5j详细描述本实施例提供的闪存器件:
所述衬底30中形成有多条平行的有源区31以及与所述有源区31平行的初始接触区32。且所述初始接触区32的线宽大于所述有源区31的线宽。所述衬底30中还可具有一阱区(未图示),所述阱区中具有P型或N型的离子。
所述栅极结构33形成于所述衬底30上,并横跨于所述初始接触区32和所有所述有源区31上。所述栅极结构33包括自下向上的隧穿氧化层331、浮栅层332、栅间介质层333和控制栅层334。所述隧穿氧化层331的材质可以包括氧化硅,所述浮栅层332和所述控制栅层334的材质可以包括多晶硅,所述栅间介质层333的材质可以包括氧化硅、氮化硅或氧化硅-氮化硅-氧化硅(ONO)。
所述漏极312形成于所述栅极结构33一侧的有源区31中;所述源极311形成于所述栅极结构33另一侧的有源区31中;所述源极接触区321形成于位于所述栅极结构33另一侧的初始接触区32中。从上述的所述闪存器件的制造方法中的步骤S2-2和步骤S2-3,以及图5g和图5h可知,所述漏极312的高度H3与所述源极接触区321的高度H3’相同,所述源极311的高度H2低于所述源极接触区321的高度H2’,且所述源极接触区321不会遭受用于形成源极311的源极离子注入的影响,即所述源极接触区321中不含有用于形成源极311的源极离子。所述漏极312、所述源极311以及所述源极接触区321中还可形成有轻掺杂区39,所述轻掺杂区39使得掺杂的离子的量增大,以确保导通性和防止漏电。从图5j中可看出,所述源极接触区321的深度比所述轻掺杂区39的深度更深。所述漏极312、所述源极接触区321和所述轻掺杂区39中的离子类型相同,所述漏极312与所述阱区中的离子类型不同。
所述介质层34形成于所述衬底30上并覆盖所述源极311、漏极312以及所述源极接触区321。所述栅极结构33的侧壁与所述介质层34的侧壁之间还可形成有隔离氧化层37,所述隔离氧化层37的侧壁与所述介质层34的侧壁之间形成有第一侧墙381,所述第一侧墙381的侧壁与所述介质层34的侧壁之间形成有第二侧墙382。所述隔离氧化层37、所述第一侧墙381和所述第二侧墙382都能对所述栅极结构33起到保护的作用,防止所述栅极结构33与之后形成的源极接触插栓35和漏极接触插栓36接触而导致短路。其他实施例中,还可包括形成第三侧墙、第四侧墙等。
所述源极接触插栓35和漏极接触插栓36位于所述介质层34中,且所述源极接触插栓35的底部与所述源极接触区321的顶部电接触,所述漏极接触插栓36的底部与所述漏极312的顶部电接触。由于所述漏极312的高度与所述源极接触区321的高度相同,使得在对所述源极接触区321和所述漏极312上的所述介质层34进行刻蚀形成接触孔(未图示)时,不会出现过刻蚀和刻蚀量不足的问题,进而改善了所述漏极接触插栓36的漏电问题和所述源极接触插栓35的开态问题,从而使得闪存器件的性能得到提高。而且,也使所述源极接触区321和所述漏极312上的所述介质层34刻蚀时产生的负载效应的影响得到降低,从而改善了闪存器件的电学均匀性,并为闪存器件的进一步缩减提供更大的工艺窗口。
综上所述,本发明提供的闪存器件,包括:一衬底,所述衬底中形成有多条平行的有源区以及与所述有源区平行的初始接触区;栅极结构,形成于所述衬底上,并横跨于所述初始接触区和所有所述有源区上;漏极,形成于所述栅极结构一侧的有源区中;源极,形成于所述栅极结构另一侧的有源区中;源极接触区,形成于位于所述栅极结构另一侧的初始接触区中;介质层,形成于所述衬底上并覆盖所述源极、漏极以及所述源极接触区;以及,源极接触插栓和漏极接触插栓,位于所述介质层中,且所述源极接触插栓的底部与所述源极接触区的顶部电接触,所述漏极接触插栓的底部与所述漏极的顶部电接触。本发明提供的闪存器件使得在闪存器件的尺寸缩小的同时,还能改善源极接触插栓的开态问题和漏极接触插栓的漏电问题,进而使得闪存器件的性能得到提高。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。
Claims (15)
1.一种闪存器件的制造方法,其特征在于,包括:
提供一衬底,所述衬底中形成有多条平行的有源区以及与所述有源区平行的初始接触区;在所述衬底上形成有横跨于所述初始接触区和所有所述有源区上的栅极结构;
掩蔽所述初始接触区以及所述栅极结构一侧的有源区,并对所述栅极结构另一侧的有源区进行源极离子掺杂,以形成源极;
掩蔽所述源极,并对所述栅极结构一侧的有源区以及所述栅极结构一侧的初始接触区进行漏极离子掺杂,以形成漏极和源极接触区;
形成覆盖于所述源极、漏极和源极接触区上的介质层;以及,
形成与所述源极接触区电接触的源极接触插栓以及与所述漏极电接触的漏极接触插栓于所述介质层中。
2.如权利要求1所述的闪存器件的制造方法,其特征在于,在所述衬底上形成所述栅极结构的步骤包括:先依次沉积隧穿氧化层、浮栅层、栅间介质层和控制栅层于所述衬底上;接着,依次刻蚀所述控制栅层、栅间介质层、浮栅层和隧穿氧化层。
3.如权利要求1所述的闪存器件的制造方法,其特征在于,在掩蔽所述初始接触区以及所述栅极结构一侧的有源区之后,且对所述栅极结构另一侧的有源区进行源极离子掺杂之前,先对所述栅极结构另一侧的有源区进行刻蚀。
4.如权利要求3所述的闪存器件的制造方法,其特征在于,在形成所述栅极结构之后且在掩蔽所述初始接触区以及所述栅极结构一侧的有源区之前,和/或,对所述栅极结构另一侧的有源区进行刻蚀之后,形成隔离氧化层于所述栅极结构的侧壁上。
5.如权利要求1所述的闪存器件的制造方法,其特征在于,在掩蔽所述源极之前,先形成第一侧墙于所述栅极结构的两侧;并以所述栅极结构和所述第一侧墙为掩膜,采用多次LDD离子注入方式对所述源极、所述初始接触区以及所述栅极结构一侧的有源区进行LDD离子掺杂,以形成轻掺杂区。
6.如权利要求5所述的闪存器件的制造方法,其特征在于,在形成所述轻掺杂区之后且在掩蔽所述源极之前,形成第二侧墙于所述栅极结构的两侧的所述第一侧墙的侧壁上。
7.如权利要求1所述的闪存器件的制造方法,其特征在于,形成所述介质层的步骤包括:首先,在具有所述源极、漏极、源极接触区的衬底上沉积介质层,所述介质层将所述栅极结构掩埋在内;接着,采用化学机械研磨工艺研磨所述介质层的顶表面至暴露出所述栅极结构的顶表面,或,采用化学机械研磨工艺研磨所述介质层的顶表面至位于所述栅极结构的顶表面上方一定高度,以使得所述介质层将所述栅极结构掩埋在内并具有平坦的顶表面;
形成所述源极接触插栓和所述漏极接触插栓于所述介质层中的步骤包括:首先,刻蚀所述源极接触区和所述漏极上方的所述介质层,以形成分别暴露所述源极接触区和所述漏极的顶表面的接触孔;接着,填充金属于各个所述接触孔中。
8.如权利要求1至7中任一项所述的闪存器件的制造方法,其特征在于,所述初始接触区的线宽大于所述有源区的线宽。
9.一种掩膜版,其特征在于,用于形成权利要求1至8中任一项所述的闪存器件的制造方法中的源极。
10.一种闪存器件,其特征在于,采用权利要求1至8中任一项所述的闪存器件的制造方法形成,所述闪存器件包括:
一衬底,所述衬底中形成有多条平行的有源区以及与所述有源区平行的初始接触区;
栅极结构,形成于所述衬底上,并横跨于所述初始接触区和所有所述有源区上;
漏极,形成于所述栅极结构一侧的有源区中;
源极,形成于所述栅极结构另一侧的有源区中;
源极接触区,形成于位于所述栅极结构另一侧的初始接触区中;
介质层,形成于所述衬底上并覆盖所述源极、漏极以及所述源极接触区;以及,
源极接触插栓和漏极接触插栓,位于所述介质层中,且所述源极接触插栓的底部与所述源极接触区的顶部电接触,所述漏极接触插栓的底部与所述漏极的顶部电接触。
11.如权利要求10所述的闪存器件,其特征在于,所述栅极结构包括自下向上的隧穿氧化层、浮栅层、栅间介质层和控制栅层。
12.如权利要求10所述的闪存器件,其特征在于,所述漏极、所述源极以及所述源极接触区中形成有轻掺杂区。
13.如权利要求10所述的闪存器件,其特征在于,所述栅极结构的侧壁与所述介质层的侧壁之间形成有隔离氧化层。
14.如权利要求13所述的闪存器件,其特征在于,所述隔离氧化层的侧壁与所述介质层的侧壁之间形成有第一侧墙,所述第一侧墙的侧壁与所述介质层的侧壁之间形成有第二侧墙。
15.如权利要求10至14中任一项所述的闪存器件,其特征在于,所述初始接触区的线宽大于所述有源区的线宽。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910172994.8A CN109904164B (zh) | 2019-03-07 | 2019-03-07 | 掩膜版、闪存器件及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910172994.8A CN109904164B (zh) | 2019-03-07 | 2019-03-07 | 掩膜版、闪存器件及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109904164A true CN109904164A (zh) | 2019-06-18 |
CN109904164B CN109904164B (zh) | 2020-12-04 |
Family
ID=66946599
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910172994.8A Active CN109904164B (zh) | 2019-03-07 | 2019-03-07 | 掩膜版、闪存器件及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109904164B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111048513A (zh) * | 2019-12-23 | 2020-04-21 | 上海华力微电子有限公司 | 浮栅型闪存的制作方法 |
WO2023115791A1 (zh) * | 2021-12-24 | 2023-06-29 | 长鑫存储技术有限公司 | 晶体管单元及其阵列、集成电路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030030087A1 (en) * | 2001-08-10 | 2003-02-13 | Makoto Ooi | Semiconductor memory device |
JP2005229128A (ja) * | 2005-03-29 | 2005-08-25 | Fujitsu Ltd | 半導体装置 |
CN101026129A (zh) * | 2006-02-06 | 2007-08-29 | 三星电子株式会社 | 非易失性存储器件及其制造方法 |
CN104124248A (zh) * | 2013-04-24 | 2014-10-29 | 中国科学院微电子研究所 | 一种抬升共源区的nor型闪存单元及其制备方法 |
-
2019
- 2019-03-07 CN CN201910172994.8A patent/CN109904164B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030030087A1 (en) * | 2001-08-10 | 2003-02-13 | Makoto Ooi | Semiconductor memory device |
JP2005229128A (ja) * | 2005-03-29 | 2005-08-25 | Fujitsu Ltd | 半導体装置 |
CN101026129A (zh) * | 2006-02-06 | 2007-08-29 | 三星电子株式会社 | 非易失性存储器件及其制造方法 |
CN104124248A (zh) * | 2013-04-24 | 2014-10-29 | 中国科学院微电子研究所 | 一种抬升共源区的nor型闪存单元及其制备方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111048513A (zh) * | 2019-12-23 | 2020-04-21 | 上海华力微电子有限公司 | 浮栅型闪存的制作方法 |
CN111048513B (zh) * | 2019-12-23 | 2023-09-22 | 上海华力微电子有限公司 | 浮栅型闪存的制作方法 |
WO2023115791A1 (zh) * | 2021-12-24 | 2023-06-29 | 长鑫存储技术有限公司 | 晶体管单元及其阵列、集成电路 |
Also Published As
Publication number | Publication date |
---|---|
CN109904164B (zh) | 2020-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4597060A (en) | EPROM array and method for fabricating | |
US6503785B2 (en) | Flash memory cell with contactless bit line, and process of fabrication | |
US20150325663A1 (en) | Semi-floating-gate device and its manufacturing method | |
US20060202254A1 (en) | Multi-level flash memory cell capable of fast programming | |
EP0740854A1 (en) | A self-aligned dual-bit split gate (dsg) flash eeprom cell | |
TW200409350A (en) | Self-aligned split-gate NAND flash memory and fabrication process | |
KR20020037813A (ko) | 비휘발성 메모리 제조 방법 | |
CN108962989B (zh) | 一种沟槽型mos器件及其制造方法 | |
KR20080061259A (ko) | 반도체 기억 장치 및 그 제조 방법 | |
US6902978B2 (en) | Method of making the selection gate in a split-gate flash EEPROM cell and its structure | |
JPH11330280A (ja) | チャネル消去/書込によるフラッシュメモリ―セル構造の製造方法およびその操作方法 | |
CN109904164A (zh) | 掩膜版、闪存器件及其制造方法 | |
WO2021169805A1 (zh) | 半导体器件制作方法 | |
KR100585097B1 (ko) | 이이피롬 소자 및 그 제조방법 | |
US20060006453A1 (en) | Nonvolatile semiconductor memory device and method of fabricating the same | |
US6255167B1 (en) | Method of forming high density buried bit line flash EEPROM memory cell with a shallow trench floating gate | |
JP2010283110A (ja) | 半導体装置 | |
CN109309094B (zh) | 闪存的制造方法 | |
KR100493004B1 (ko) | 프로그램및소거효율이개선된불휘발성메모리장치및그제조방법 | |
KR100247225B1 (ko) | 불휘발성 메모리 장치의 제조 방법 | |
KR100976673B1 (ko) | 플래시 메모리 소자 및 그 제조방법 | |
KR100215900B1 (ko) | Eeprom 메모리 소자 및 제조 방법 | |
KR100399415B1 (ko) | 비휘발성 메모리소자 및 그의 제조방법 | |
JP3920383B2 (ja) | 2重厚さフローティングゲート酸化物フラッシュメモリセルの製造方法 | |
KR100891412B1 (ko) | 플래시 메모리 소자의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |