CN109309094B - 闪存的制造方法 - Google Patents

Abstract

本发明公开了一种闪存的制造方法，闪存的存储区的制造步骤包括：步骤一、形成有源区并完成闪存单元的第一栅极结构的制作；有源区由形成于硅衬底表面的场氧隔离并呈条形结构和平行排列；同一行的第一栅极结构的多晶硅控制栅连接在一起并组成多晶硅行；步骤二、在未被多晶硅行覆盖的有源区的表面形成刻蚀阻挡层；步骤三、进行自对准源区场氧刻蚀，将源区形成区域中的场氧自对准去除，刻蚀区域由多晶硅行、有源区的硅自对准定义；刻蚀阻挡层防止在自对准源区场氧刻蚀过程中对有源区的硅表面产生刻蚀；步骤四、去除刻蚀阻挡层。本发明能防止SAS场氧刻蚀时对源区有源区的表面产生刻蚀耗损以及产生的圆化，从而能提高器件性能。

Description

闪存的制造方法

技术领域

本发明涉及一种半导体集成电路制造方法，特别是涉及一种闪存(Flash)的制造方法。

背景技术

闪存由于其具有高密度，低价格，和电可编程，擦除的优点已被广泛作为非易失性记忆体应用的最优选择。目前闪存单元(Cell)主要是在65纳米技术节点进行，随着对大容量闪存的要求，利用现有技术节点，每片硅片上的芯片数量将会减少。同时新的技术节点的日益成熟，也督促闪存单元用高节点的技术进行生产。意味着需要将闪存单元的尺寸进行缩减，降低的闪存单元的有源区(AA)宽度和沟道的长度，都会使闪存单元的性能受到影响。

现有技术中，为了提高闪存单元的密度而提出了源极自对准(self-align-source)技术，如美国专利US 5,120,671中(D.N.Tang and W.J.Lu,“Process for SelfAligning a Source region with a Field Oxide Region and a Poly-silicon Gate,”U.S.Patent 5,120,671,June 9，1992)采用了源极自对准工艺，源极自对准工艺使使用已经形成的闪存的控制栅极来作为对准的依据实现对源区行中源区两侧的场氧进行刻蚀，这样将场氧刻蚀之后能在刻蚀的区域中进行离子注入即SAS离子注入，SAS离子注入形成的注入层能和形成于有源区中的源区连接并形成源区行。这种结构已经成为65nm节点的主流工艺，但是担心由于先进行刻蚀，后进行离子注入导致的源端横向扩散的不同导致的擦除速度差异。晶圆(Wafer)内的擦除速度的差别，在良率测试中很难协调，而为了整体的擦除均匀性，也即使擦除慢和快的单元同时擦除完成，有时需要故意增加擦除的时间或是电压，那么对于擦除速度快的存储单元，其电流大会增加从而导致漏电，使整个单元擦除失效。

后续提出一种将SAS刻蚀和SAS的离子注入交换顺序的方法来形成源极的方法，如美国专利US 5,693,972(D.Liu,C.Chang,and Y.Sun,“Method Protecting a StackedGate Edge in a Semiconductor Device from Self Aligned Source(SAS)Etch,”U.S.Patent 5,693,972,Dec.2，1997)中就记载了这种方法，这种方法先进行从理论上可行，但是会将离子注入到

的氧化硅下面，需要大的能量，而这个能量对于硅(Silicon)衬底是不能接受的。

同时，相对于现有不采用SAS工艺的源区，采用SAS的场氧刻蚀后，在刻蚀场氧如STI的同时，位于场氧两侧的有源区即源区形成区域的硅也会被部分消耗，硅消耗的厚度大约为

这会引起源区端的结(junction)不能进行有效的扩散，表面浓度较低，从TCAD的仿真可以看到，最后使得表面沟道长度变大。表面的低浓度在反型时不能有效导通漏区(Drain)的电流，从而降低电流。这都会加剧擦除(ERS)单元的电流退化，一方面需要更大的栅极电压开启，增加了功耗。而且由于刻蚀时的工艺波动(variation)和刻蚀等离子体分布的不均匀性，会导致同一行以及不同行的各源区对应的有源区的硅消耗的量和底部有源区的形貌不同，这些差别都会引起后续离子注入形貌的差别。这些变化都会影响闪存单元的擦除特性，同时会对导致工艺的窗口变小。

另外，随Cell的有源区减小，源区对应的AA在经过SAS刻蚀后会被圆化，导致同一列的有源区中的沟道区域的有源区和源区的有源区的宽度和高度都不一致从而不能有形成有效的电流转移，导致读取电流降低。而且由于AA之间的差别以及刻蚀后的各位置的源区对应的AA圆化的不同，会导致源区电阻分布不均匀，和cell的读取电流分布不均匀问题；同时，现有方法还会使测试小电流的编程(PGM)态电压的稳定性差，会形成严重的拖尾单元(tail-bits)。

发明内容

本发明要解决的技术问题是提供一种闪存的制造方法，能防止SAS场氧刻蚀工艺对源区的有源区的硅产生影响，能减少或避免源区的有源区表面的硅消耗和圆化，从而能提高闪存单元的性能。

为解决上述技术问题，本发明提供的闪存的制造方法中闪存包括存储区，所述存储区包括由多个闪存单元排列形成的闪存单元阵列；所述闪存的存储区的制造步骤包括：

步骤一、在所述存储区中形成有源区并完成所述闪存单元的第一栅极结构的制作。

各所述闪存单元的第一栅极结构包括由第一栅介质层、多晶硅浮栅、第二控制栅介质层和多晶硅控制栅形成的叠加结构。

在所述闪存单元阵列中，所述有源区由形成于硅衬底表面的场氧隔离，各所述有源区呈条形结构并平行排列；同一行的各所述闪存单元的所述多晶硅控制栅连接在一起并组成多晶硅行。

各所述有源区和所述多晶硅行垂直，各所述多晶硅行和所述有源区的交叠区域为所述闪存单元的第一栅极结构的形成区域，所述多晶硅浮栅位于所述闪存单元的第一栅极结构的形成区域中。

各所述多晶硅行跨越多个所述有源区和所述有源区之间的所述场氧。

步骤二、在未被所述多晶硅行覆盖的所述有源区的表面形成刻蚀阻挡层。

步骤三、进行自对准源区场氧刻蚀。

源区形成区域和漏区形成区域位于对应的所述多晶硅行的两侧，所述源区形成区域位于两个相邻的所述多晶硅行的第一侧之间，所述漏区形成区域位于两个相邻的所述多晶硅行的第二侧之间。

进行所述自对准源区场氧刻蚀之前先采用光刻工艺将所述漏区形成区域保护。

之后再进行所述自对准源区场氧刻蚀，所述自对准源区场氧刻蚀将所述源区形成区域中的所述场氧自对准去除，在所述自对准源区场氧刻蚀过程中，所述多晶硅行、所述有源区的硅自对准定义出所述场氧的刻蚀边界。

通过所述刻蚀阻挡层防止在所述自对准源区场氧刻蚀过程中对所述有源区的硅表面产生刻蚀并防止所述源区形成区域的有源区的表面产生刻蚀耗损以及由刻蚀耗损所产生的圆化。

步骤四、去除所述刻蚀阻挡层。

进一步的改进是，所述刻蚀阻挡层包括第一氮化硅层。

进一步的改进是，所述刻蚀阻挡层还包括位于所述第一氮化硅层底部的所述第二氧化硅层。

进一步的改进是，所述第二控制栅介质由第三氧化硅层、第四氮化硅层和第五氧化硅层叠加而成。

进一步的改进是，所述第一栅介质层的材料为氧化硅。

进一步的改进是，所述第一栅介质层采用热氧化工艺形成。

进一步的改进是，所述场氧为浅沟槽场氧，采用浅沟槽隔离工艺形成。

进一步的改进是，所述多晶硅浮栅由第一多晶硅层经过两次多晶硅刻蚀形成，第一次多晶硅刻蚀采用定义所述有源区的光罩进行定义，第一次多晶硅刻蚀后的所述多晶硅浮栅和所述有源区的俯视面结构相同。

进一步的改进是，所述多晶硅控制栅由第二多晶硅层经过光刻刻蚀形成，所述多晶硅行之间的所述第二多晶硅层被去除形成所述多晶硅行，接着进行所述第一多晶硅层的第二次多晶硅刻蚀使所述多晶硅浮栅仅位于各所述多晶硅行和对应的所述有源区的交叠区域。

进一步的改进是，步骤三中，进行所述自对准源区场氧刻蚀之前先采用光刻工艺形成第一光刻胶图形将所述漏区形成区域保护，在所述自对准源区场氧刻蚀完成之后去除所述第一光刻胶图形。

进一步的改进是，所述闪存单元的N型器件，步骤一中，在形成所述场氧之前，先在所述存储区中的所述硅衬底表面形成P阱。

进一步的改进是，步骤一中在形成所述第一栅极结构之后还包括在所述第一栅极结构的侧面形成侧墙的步骤。

进一步的改进是，所述侧墙的材料包括氧化硅。

进一步的改进是，在步骤四之后还包括进行源漏注入并进行退火的工艺步骤，在所述存储区中，所述源漏注入在所述源区形成区域的所述有源区以及所述有源区之间的所述场氧去除区域中形成源区且各所述闪存单元的源区连接在一起形成源区行；所述源漏注入在所述源区形成区域的所述有源区中各所述闪存单元的漏区。

进一步的改进是，在所述侧墙形成之后以及步骤二之前，还包括进行高压轻掺杂漏注入的步骤；在所述源漏注入完成之后还包括进行低压轻掺杂漏注入的步骤，所述低压轻掺杂漏注入的注入能量小于所述高压轻掺杂漏注入的注入能量。

本发明在闪存的制造过程中，在形成储存区的有源区以及各闪存单元的第一栅极结构之后，在未被第一栅极结构的多晶硅控制栅连接的多晶硅行所覆盖的有源区的表面形成刻蚀阻挡层，之后再进行自对准源区场氧刻蚀即SAS场氧刻蚀，在SAS场氧刻蚀中，由于有源区的表面特别是源区对应的有源区的表面形成有刻蚀阻挡层，故能减少或避免源区对应的有源区的表面的硅产生消耗以及避免源区对应的源区的表面产生圆化，从而能使得源区对应的有源区的表面形貌能得到较好的保持且和闪存单元的沟道区的有源区的表面形貌接近，从而能提高闪存单元的性能；闪存单元的性能的提升包括：

由于源区和沟道区的有源区的高度和宽度接近，故沟道区的电流和源区的电流能实现很好的转移，从而能提高读取电流。

另外，由于源区的有源区的形貌受到保护，不会受到SAS的刻蚀工艺的影响，故能使各位置的闪存单元的源区的电阻区域一致，使得源区电阻的均匀性得到提高；源区电阻的均匀性的提高也能使闪存单元的读取电流的均匀性得到提高。

另外，本发明还能提升测试小电流的编程态电压的稳定性差，从而能减少或避免拖尾单元。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是闪存的存储区的版图结构；

图2A是现有闪存的沿图1中AA线的剖面图；

图2B是现有闪存的沿图1中BB线的剖面图；

图3A-图3C是现有闪存的制造方法的SAS场氧刻蚀和注入各步骤中沿图1中CC线的剖面图；

图4是现有闪存的制造方法中SAS场氧刻蚀后源区的有源区和沟道区的有源区在各种的有源区宽度下的剖面比较图；

图5A是现有方法形成的闪存的各闪存单元编程后的阈值电压在各种有源区宽度的条件下的分布图；

图5B是现有方法形成的闪存的各闪存单元编程后的阈值电压在各种有源区宽度的条件下的变化的标准差曲线；

图6是本发明实施例方法的流程图；

图7A-图7E是本发明实施例方法各步骤中的器件结构示意图；

图8是本发明实施例闪存的制造方法中SAS场氧刻蚀后源区的有源区和沟道区的有源区在各种的有源区宽度下的剖面比较图；

图9A是本发明实施例方法和现有方法形成的闪存的各闪存单元编程后的阈值电压分布图；

图9B是本发明实施例方法和现有方法形成的闪存的各闪存单元编程后的阈值电压的变化的标准差曲线。

具体实施方式

本发明实施例方法是通过对现有技术进行分析的基础上形成的，故在详细描述本发明实施例方法前先对现有闪存进行如下介绍：

现有闪存：

如图1所示，是闪存的存储区202的版图结构；如图2A所示，是现有闪存的沿图1中AA线的剖面图；如图2B所示，是现有闪存的沿图1中BB线的剖面图；现有闪存中的闪存包括集成在同一芯片上的逻辑区和存储区。所述存储区包括如图1所示的由多个闪存单元排列形成的闪存单元阵列。

如图2B所示，各所述闪存单元的第一栅极结构包括由第一栅氧化层3、多晶硅浮栅4、第二ONO层5和多晶硅控制栅6形成的叠加结构。

在所述闪存单元阵列中，如图2A所示，在所述芯片的半导体衬底1表面形成有由场氧化层2隔离出的有源区。图1中，有源区的区域如标记103所示。所述多晶硅浮栅4在图1中的形成区域虚线框105所示。在宽度方向上，所述有源区103的俯视面尺寸和所述多晶硅浮栅4的俯视面尺寸采用相同的光刻工艺定义。

图1所示可知，同一列的所述闪存单元都位于同一所述有源区103上；同一行的各所述闪存单元的所述多晶硅控制栅6的多晶硅都连接在一起组成多晶硅栅行101。由图2A所示可知，所述多晶硅控制栅6会从顶部和侧面覆盖所述多晶硅浮栅4。所述多晶硅控制栅6和所述多晶硅浮栅4的交叠区域为对应的所述闪存单元的第一栅极结构的形成区域。由图1可知，被所述第一栅极结构覆盖的区域为沟道区，沟道区的宽度方向和有源区103的宽度方向相同且所述沟道区的宽度为W，沟道区的长度则为L。也即，虚线框105所示区域的所述有源区103中形成有沟道区，所以虚线框105所示区域的有源区103为沟道区的有源区。

如图2B所示，在各所述第一栅极结构的所述多晶硅控制栅6两侧的所述有源区103中分别形成有对应的闪存单元的源区8b和漏区8a，各所述闪存单元的漏区8a的顶部通过接触孔10连接对应列的位线上，位线由正面金属层11图形化后形成；各所述闪存单元的漏区8a的顶部的接触孔10在图1中对应于标记104所示的接触孔。接触孔10穿过层间膜9，在第一栅极结构的侧面形成由侧墙7。由图1所示，同一行的各所述源区8b都会连接在一起形成源区行102。

由于所述源区8b的有源区的两侧都形成有场氧2，要连接形成源区行102，现有方法中需要采用到SAS的场氧刻蚀工艺以及SAS的离子注入工艺，如图3A至图3C所示，是现有闪存的制造方法的SAS场氧刻蚀和注入各步骤中沿图1中CC线的剖面图；现有闪存的制造方法中的SAS场氧刻蚀工艺包括如下步骤：

首先、如图3A所示，在半导体衬底如硅衬底1的表面形成场氧如浅沟槽场氧2定义出有源区103之后，形成由第一栅氧化层3、多晶硅浮栅4、第二ONO层5和多晶硅控制栅6形成的叠加而成的第一栅极结构。这时，在沿图1中的CC线的剖面为图3A所示，在图3A中可以看出，在同一行上依次交替排列由场氧2和由硅衬底1组成的有源区。

其次、如图3B所述，利用所述多晶硅行101以及源区对应的同一行中的有源区的硅为自对准条件进行CC线对应行上的各场氧2的刻蚀。图3B在场氧2被刻蚀的区域用标记2a表示。但是可以看出，在场氧2被刻蚀的同时，有源区顶部的硅也会被消耗一定的厚度并且会产生圆化的表面结构。

之后、如图3C所示，进行SAS的离子注入形成源区8b以及连接源区8b的N型注入区8c，同一行的源区8b会通过N型注入区8c连接形成源区行102。

源区8b形成之后的器件沿AA线方向的剖面图请参考图2B所示，可以看出所述源区8b的表面位置相对于沟道区的有源区的表面的位置低。

同时，如图4所示，是现有闪存的制造方法中SAS场氧刻蚀后源区的有源区和沟道区的有源区在各种的有源区宽度下的剖面比较图；标记201a对应于是65纳米宽度的沟道区的有源区的剖面示意图，标记202a对应于是和沟道区相邻的源区的有源区的剖面示意图，可以看出，标记202a对应图形的高度变低且被圆化，这会使得源区的有源区和沟道区的有源区之间的具有高度和宽度差，最后会影响器件单元的读取电流。同时，不同区域的源区的有源区的圆化程度会不一样，这样最后会使源区的电阻分布以及读取电流分布的均匀性变差。

同时，如图4所示，标记201b对应于是55纳米宽度的沟道区的有源区的剖面示意图，标记202b对应于是和沟道区相邻的源区的有源区的剖面示意图；标记201c对应于是55纳米宽度的沟道区的有源区的剖面示意图，标记202c对应于是和沟道区相邻的源区的有源区的剖面示意图，可以看出，随着，沟道区的有源区的宽度的缩小，源区的有源区的表面的圆化程度会加重，最后会导致测试小电流的编程态电压的稳定性会变差。如图5A所示，是现有方法形成的闪存的各闪存单元编程后的阈值电压(VTin)在各种有源区宽度的条件下的分布图，可以看出，随着器件的尺寸缩小也就沟道区的有源区的宽度的缩小，器件的编程后的阈值电压的变化会较大，如虚线圈301a对应于沟道区的有源区为50nm时的阈值电压会变化的范围，显然这一个范围大于虚线圈301b所对应的55nm时的阈值电压会变化的范围，阈值电压的较大的变化范围会产生拖尾单元。

如图5B所示，是现有方法形成的闪存的各闪存单元编程后的阈值电压在各种有源区宽度的条件下的变化的标准差曲线302，可以看出，曲线302的值会随着器件尺寸的缩小而增加，如图5B中的箭头所示。

如图6所示，是本发明实施例方法的流程图，如图7A至图7E所示，是本发明实施例方法各步骤中的器件结构示意图；本发明实施例闪存的制造方法中闪存包括存储区，存储区的俯视面结构也同样请参考图1所示，所述存储区包括由多个闪存单元排列形成的闪存单元阵列；所述闪存的存储区的制造步骤包括：

步骤一、在所述存储区中形成有源区103并完成所述闪存单元的第一栅极结构的制作。

各所述闪存单元的第一栅极结构包括由第一栅介质层3、多晶硅浮栅4、第二控制栅介质层5和多晶硅控制栅6形成的叠加结构。所述第一栅极结构的剖面结构请参考图7A所示，图7A是沿图1中的AA线的剖面图。

在所述闪存单元阵列中，所述有源区103由形成于硅衬底1表面的场氧2隔离，各所述有源区103呈条形结构并平行排列；同一行的各所述闪存单元的所述多晶硅控制栅6连接在一起并组成多晶硅行101。

各所述有源区103和所述多晶硅行101垂直，各所述多晶硅行101和所述有源区103的交叠区域为所述闪存单元的第一栅极结构的形成区域，所述多晶硅浮栅4位于所述闪存单元的第一栅极结构的形成区域中。

各所述多晶硅行101跨越多个所述有源区103和所述有源区103之间的所述场氧2。

本发明实施例方法中，所述第二控制栅介质由第三氧化硅层、第四氮化硅层和第五氧化硅层叠加而成。

所述第一栅介质层3的材料为氧化硅。所述第一栅介质层3采用热氧化工艺形成。

所述场氧2为浅沟槽场氧2，采用浅沟槽隔离工艺形成。

所述多晶硅浮栅4由第一多晶硅层经过两次多晶硅刻蚀形成，第一次多晶硅刻蚀采用定义所述有源区103的光罩进行定义，第一次多晶硅刻蚀后的所述多晶硅浮栅4和所述有源区103的俯视面结构相同。

所述多晶硅控制栅6由第二多晶硅层经过光刻刻蚀形成，所述多晶硅行101之间的所述第二多晶硅层被去除形成所述多晶硅行101，接着进行所述第一多晶硅层的第二次多晶硅刻蚀使所述多晶硅浮栅4仅位于各所述多晶硅行101和对应的所述有源区103的交叠区域。

在本发明实施例方法中，在所述存储区外还形成有外围电路区，步骤一完成后，所述外围电路区中也形成有第二栅极结构，所述第二栅极结构由栅介质层和多晶硅栅组成，所述第二栅极结构的多晶硅栅和所述多晶硅控制栅6采用相同的第二多晶硅层并进行光刻刻蚀同时形成。

本发明实施例方法中，所述闪存单元的N型器件，在形成所述场氧2之前，先在所述存储区中的所述硅衬底1表面形成P阱。

在形成所述第一栅极结构之后还包括在所述第一栅极结构的侧面形成侧墙的步骤。所述侧墙的材料包括氧化硅。

步骤二、如图7B所示，在未被所述多晶硅行101覆盖的所述有源区103的表面形成刻蚀阻挡层12。图7A中也可以看到所述刻蚀阻挡层12。

本发明实施例方法中，所述刻蚀阻挡层12包括第一氮化硅层12b。所述刻蚀阻挡层12还包括位于所述第一氮化硅层12b底部的所述第二氧化硅层12a。

步骤三、进行自对准源区场氧2刻蚀。

源区形成区域和漏区形成区域位于对应的所述多晶硅行101的两侧，所述源区形成区域位于两个相邻的所述多晶硅行101的第一侧之间，所述漏区形成区域位于两个相邻的所述多晶硅行101的第二侧之间。

进行所述自对准源区场氧2刻蚀之前先采用光刻工艺将所述漏区形成区域保护。

之后再进行所述自对准源区场氧2刻蚀，所述自对准源区场氧2刻蚀将所述源区形成区域中的所述场氧2自对准去除，在所述自对准源区场氧2刻蚀过程中，所述多晶硅行101、所述有源区103的硅自对准定义出所述场氧2的刻蚀边界，也即图1中的虚线圈106所示区域对应于需要被刻蚀的所述场氧2的区域，该区域通过周边的所述多晶硅行101和所述有源区的硅自对准定义。

通过所述刻蚀阻挡层12防止在所述自对准源区场氧2刻蚀过程中对所述有源区103的硅表面产生刻蚀并防止所述源区形成区域的有源区103的表面产生刻蚀耗损以及由刻蚀耗损所产生的圆化。

如图7C所示，标记2a示意出了所述场氧2被刻蚀后的区域。

本发明实施例方法中，进行所述自对准源区场氧2刻蚀之前先采用光刻工艺形成第一光刻胶图形将所述漏区形成区域保护，在所述自对准源区场氧2刻蚀完成之后去除所述第一光刻胶图形。

步骤四、如图7D所示，去除所述刻蚀阻挡层12。

在步骤四之后还包括进行源漏注入并进行退火的工艺步骤，在所述存储区中，所述源漏注入在所述源区形成区域的所述有源区103以及所述有源区103之间的所述场氧2去除区域中形成源区8b和N型注入区8c且各所述闪存单元的源区8b通过N型注入区8c连接在一起形成源区行102；所述源漏注入在所述源区形成区域的所述有源区103中各所述闪存单元的漏区8a。所述N型注入区8c通过SAS离子注入形成。

在所述侧墙形成之后以及步骤二之前，还包括进行高压(HV)轻掺杂漏注入(LDD)的步骤；在所述源漏注入完成之后还包括进行低压(LV)轻掺杂漏注入的步骤，所述低压轻掺杂漏注入的注入能量小于所述高压轻掺杂漏注入的注入能量。HVLDD通常包括HVNLDD和HVPLDD，LVLDD通常包括LVNLDD和LVPLDD。本发明实施例方法中，储存区的器件都是N型，对应的HVLDD都为HVNLDD，LVLDD都为LVNLDD；所述外围电路区的器件则包括NMOS管和PMOS管，NMOS管的HVLDD都为HVNLDD，LVLDD都为LVNLDD；PMOS管的HVLDD都为HVPLDD，LVLDD都为LVPLDD。

本发明实施例方法在闪存的制造过程中，在形成储存区的有源区103以及各闪存单元的第一栅极结构之后，在未被第一栅极结构的多晶硅控制栅6连接的多晶硅行101所覆盖的有源区103的表面形成刻蚀阻挡层12，之后再进行自对准源区场氧2刻蚀即SAS场氧2刻蚀，在SAS场氧2刻蚀中，由于有源区103的表面特别是源区对应的有源区103的表面形成有刻蚀阻挡层12，故能减少或避免源区对应的有源区103的表面的硅产生消耗以及避免源区对应的源区的表面产生圆化，从而能使得源区对应的有源区103的表面形貌能得到较好的保持且和闪存单元的沟道区的有源区103的表面形貌接近，从而能提高闪存单元的性能；闪存单元的性能的提升包括：

由于源区和沟道区的有源区103的高度和宽度接近，故沟道区的电流和源区的电流能实现很好的转移，从而能提高读取电流。

另外，由于源区的有源区103的形貌受到保护，不会受到SAS的刻蚀工艺的影响，故能使各位置的闪存单元的源区的电阻区域一致，使得源区电阻的均匀性得到提高；源区电阻的均匀性的提高也能使闪存单元的读取电流的均匀性得到提高。

另外，本发明实施例方法还能提升测试小电流的编程态电压的稳定性差，从而能减少或避免拖尾单元。

如图8所示，是本发明实施例闪存的制造方法中SAS场氧刻蚀后源区的有源区和沟道区的有源区在各种的有源区宽度下的剖面比较图；图8是在图5的基础上增加了本发明实施例方法形成的源区的有源区的剖面图，分布如标记203a、203b和203c所示，可以看出：在各种器件尺寸下，本发明实施例方法形成的源区的有源区的表面的形状都没有被圆化，这就使得本发明实施例方法对应的源区的有源区和沟道区的有源区之间的宽度会保持的较好，从而能解决现有方法中源区的有源区表面圆化时所带来的不利情形。最后本发明实施例方法的器件能提高器件的读取电流，提高读取电流和源区电阻的面内分布的均匀性，以及提高测试小电流测试小电流的编程态电压的稳定性，如图9A所示，是本发明实施例方法和现有方法形成的闪存的各闪存单元编程后的阈值电压分布图，虚线圈401a对应于现有方法形成的器件的阈值电压的变化范围，虚线圈401b对应于本发明实施例方法形成的器件的阈值电压的变化范围，可以看出，虚线圈401b对应的范围明显减小，图9A中，本发明实施例方法和现有方法对应的沟道区的有源区的宽度都为74纳米。

如图9B所示，是本发明实施例方法和现有方法形成的闪存的各闪存单元编程后的阈值电压的变化的标准差曲线302，可以看出，本发明实施例方法形成的器件的阈值电压的变化的标准差变小。

以上通过具体实施方式对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种闪存的制造方法，其特征在于，闪存包括存储区，所述存储区包括由多个闪存单元排列形成的闪存单元阵列；所述闪存的存储区的制造步骤包括：

步骤一、在所述存储区中形成有源区并完成所述闪存单元的第一栅极结构的制作；

各所述闪存单元的第一栅极结构包括由第一栅介质层、多晶硅浮栅、第二控制栅介质层和多晶硅控制栅形成的叠加结构；

在所述闪存单元阵列中，所述有源区由形成于硅衬底表面的场氧隔离，各所述有源区呈条形结构并平行排列；同一行的各所述闪存单元的所述多晶硅控制栅连接在一起并组成多晶硅行；

各所述有源区和所述多晶硅行垂直，各所述多晶硅行和所述有源区的交叠区域为所述闪存单元的第一栅极结构的形成区域，所述多晶硅浮栅位于所述闪存单元的第一栅极结构的形成区域中；

各所述多晶硅行跨越多个所述有源区和所述有源区之间的所述场氧；

步骤二、在未被所述多晶硅行覆盖的所述有源区的表面形成刻蚀阻挡层；

步骤三、进行自对准源区场氧刻蚀；

源区形成区域和漏区形成区域位于对应的所述多晶硅行的两侧，所述源区形成区域位于两个相邻的所述多晶硅行的第一侧之间，所述漏区形成区域位于两个相邻的所述多晶硅行的第二侧之间；

进行所述自对准源区场氧刻蚀之前先采用光刻工艺将所述漏区形成区域保护；

之后再进行所述自对准源区场氧刻蚀，所述自对准源区场氧刻蚀将所述源区形成区域中的所述场氧自对准去除，在所述自对准源区场氧刻蚀过程中，所述多晶硅行、所述有源区的硅自对准定义出所述场氧的刻蚀边界；

通过所述刻蚀阻挡层防止在所述自对准源区场氧刻蚀过程中对所述有源区的硅表面产生刻蚀并防止所述源区形成区域的有源区的表面产生刻蚀耗损以及由刻蚀耗损所产生的圆化；

步骤四、去除所述刻蚀阻挡层。

2.如权利要求1所述的闪存的制造方法，其特征在于：所述刻蚀阻挡层包括第一氮化硅层。

3.如权利要求2所述的闪存的制造方法，其特征在于：所述刻蚀阻挡层还包括位于所述第一氮化硅层底部的第二氧化硅层。

4.如权利要求1所述的闪存的制造方法，其特征在于：所述第二控制栅介质由第三氧化硅层、第四氮化硅层和第五氧化硅层叠加而成。

5.如权利要求1所述的闪存的制造方法，其特征在于：所述第一栅介质层的材料为氧化硅。

6.如权利要求5所述的闪存的制造方法，其特征在于：所述第一栅介质层采用热氧化工艺形成。

7.如权利要求1所述的闪存的制造方法，其特征在于：所述场氧为浅沟槽场氧，采用浅沟槽隔离工艺形成。

8.如权利要求1所述的闪存的制造方法，其特征在于：所述多晶硅浮栅由第一多晶硅层经过两次多晶硅刻蚀形成，第一次多晶硅刻蚀采用定义所述有源区的光罩进行定义，第一次多晶硅刻蚀后的所述多晶硅浮栅和所述有源区的俯视面结构相同。

9.如权利要求8所述的闪存的制造方法，其特征在于：所述多晶硅控制栅由第二多晶硅层经过光刻刻蚀形成，所述多晶硅行之间的所述第二多晶硅层被去除形成所述多晶硅行，接着进行所述第一多晶硅层的第二次多晶硅刻蚀使所述多晶硅浮栅仅位于各所述多晶硅行和对应的所述有源区的交叠区域。

10.如权利要求1所述的闪存的制造方法，其特征在于：步骤三中，进行所述自对准源区场氧刻蚀之前先采用光刻工艺形成第一光刻胶图形将所述漏区形成区域保护，在所述自对准源区场氧刻蚀完成之后去除所述第一光刻胶图形。

11.如权利要求1所述的闪存的制造方法，其特征在于：所述闪存单元的N型器件，步骤一中，在形成所述场氧之前，先在所述存储区中的所述硅衬底表面形成P阱。

12.如权利要求1所述的闪存的制造方法，其特征在于：步骤一中在形成所述第一栅极结构之后还包括在所述第一栅极结构的侧面形成侧墙的步骤。

13.如权利要求12所述的闪存的制造方法，其特征在于：所述侧墙的材料包括氧化硅。

14.如权利要求12所述的闪存的制造方法，其特征在于：在步骤四之后还包括进行源漏注入并进行退火的工艺步骤，在所述存储区中，所述源漏注入在所述源区形成区域的所述有源区以及所述有源区之间的所述场氧去除区域中形成源区且各所述闪存单元的源区连接在一起形成源区行；所述源漏注入在所述源区形成区域的所述有源区中各所述闪存单元的漏区。

15.如权利要求14所述的闪存的制造方法，其特征在于：在所述侧墙形成之后以及步骤二之前，还包括进行高压轻掺杂漏注入的步骤；在所述源漏注入完成之后还包括进行低压轻掺杂漏注入的步骤，所述低压轻掺杂漏注入的注入能量小于所述高压轻掺杂漏注入的注入能量。

Images