JP2005229128A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2005229128A JP2005229128A JP2005096274A JP2005096274A JP2005229128A JP 2005229128 A JP2005229128 A JP 2005229128A JP 2005096274 A JP2005096274 A JP 2005096274A JP 2005096274 A JP2005096274 A JP 2005096274A JP 2005229128 A JP2005229128 A JP 2005229128A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion region
- region
- substrate
- insulating film
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】 基板上にフローティング電極およびコントロール電極を含むゲート構造を形成した後、ソース領域を構成する拡散領域を形成し、さらにフィールド酸化膜中に前記ソース領域に接続し基板表面を露出する溝を形成した後、前記溝中にイオン注入を行ってソースラインを形成すると同時に、ドレイン領域にもイオン注入を行ってドレイン領域に対応する拡散領域を形成する。
【選択図】 図9
Description
本発明のより具体的な課題は、フローティング電極を有し、ソース拡散領域がソースラインを構成する拡散領域に接続された構成の半導体装置において、フローティング電極から前記ソース拡散領域へのトンネル絶縁膜を介した電子の引き抜きを安定して行うことができ、ドレイン拡散領域に十分な不純物濃度を確保することにより、フローティング電極へのホットエレクトロンの注入を効率的に行うことができ、しかもドレイン拡散領域のチャネル領域への侵入を抑制した半導体装置およびその製造方法を提供することにある。
請求項1に記載したように、
基板と、
前記基板上に形成されたゲート電極と、
前記ゲート電極の第1の側壁面に第1の厚さで形成された第1の側壁絶縁膜と、
前記ゲート電極の第2の側壁面上に前記第1の膜厚よりも実質的に大きい第2の膜厚で形成された第2のゲート絶縁膜と、
前記基板中、前記ゲート電極の前記第1の側壁面に隣接して形成された第1の拡散領域と、
前記基板中、前記ゲート電極の第2の側壁面に隣接して形成された第2の拡散領域とよりなる半導体装置であって、
前記第1の拡散領域は、前記第1の拡散領域の前記基板に対する境界を画成する第1の先端部を、前記基板主面に垂直方向から見た場合に、前記ゲート電極の下に、前記第1の側壁絶縁膜の外面から図って第1のオーバーラップ距離の位置に有しており、
前記第2の拡散領域は、前記第2の拡散領域の前記基板に対する境界を画成する第2の先端部を、前記基板主面に垂直方向から見た場合に、前記ゲート電極の下に、前記第2の側壁絶縁膜の外面から図って第2のオーバーラップ距離の位置に有しており、
前記第1のオーバーラップ距離は、前記第2のオーバーラップ距離よりも大きく、
前記第2の拡散領域の前記第2の先端部は、前記ゲート電極の前記第2の側壁面の外側に位置しており、
前記第1の拡散領域は、より高い不純物濃度の第3の拡散領域を内側に含んでおり、
前記第3の拡散領域は、より高い不純物濃度の第4の拡散領域を内側に含んでいることを特徴とする半導体装置により、または
請求項2に記載したように、
基板と、
前記基板上に、活性領域を画成するように形成されたフィールド絶縁膜と、
前記基板上の前記活性領域上に形成され、前記活性領域を覆うトンネル絶縁膜と、前記トンネル絶縁膜上に設けられたフローティングゲート電極と、前記フローティングゲート電極上に設けられた層間絶縁膜と、前記層間絶縁膜上に設けられた制御電極とよりなり、
さらに第1の側壁面上に第1の側壁絶縁膜を、反対側の第2の側壁面上に第2の側壁絶縁膜を有するゲート構造と、
前記基板の前記活性領域中に、前記ゲート構造の前記第1の側壁面に対応して形成され、内側領域と前記内側領域を囲む外側領域とを含み、前記外側領域では前記内側領域よりも不純物濃度が低い第1の拡散領域と、
前記基板の前記活性領域中、前記ゲート構造の第2の側壁面に対応して形成され、前記第1の拡散領域の導電型と同じ導電型を有する第2の拡散領域と、
前記フィールド絶縁膜中に、前記第1の拡散領域の前記内側領域に接して形成され、前記基板表面を露出する溝と、
前記基板表面において前記溝により露出され、前記第1の拡散領域の内側領域に連続し、前記第1および第2の拡散領域の導電型と同一の導電型を有する第3の拡散領域と、よりなり、
前記第2の拡散領域と前記第3の拡散領域は、同一の不純物元素を、同一の濃度で含んでおり、
前記第3の拡散領域は、その先端部が、前記基板の主面に垂直方向から見た場合、前記ゲート構造の前記第1の側壁面外側に、前記第1の側壁面から離間して位置するように形成されており、前記基板の不純物濃度は、前記先端部の外側で、前記ゲート構造直下のチャネル領域の不純物濃度と実質的に同一であり、
前記第2の拡散領域は、前記第2の拡散領域と基板との境界として定義されるその先端部が、前記ゲート電極の前記第2の側壁面の外側に位置するように形成されており、
前記第2の拡散領域の外側には、前記第2の拡散領域の先端部と前記ゲート構造の前記第2の側壁面との間に、他の拡散領域は形成されないことを特徴とする半導体装置により、または
請求項3に記載したように、
前記半導体装置はNOR型フラッシュメモリであることを特徴とする請求項2記載の半導体装置により、解決する。
基板中においてソース領域を構成する第1の拡散領域を、同じ基板中に形成され前記ソースラインを構成する第3の拡散領域に接続した構成の半導体装置において、ドレイン領域を構成する第2の拡散領域が、前記第1の拡散領域が形成された後、第3の拡散領域と同時に形成されるため、従来の製造工程におけるように、先に形成されたドレイン領域が、後でソースラインを形成する際に余計な処理を受ける問題が生じない。このため、チャネル領域へのドレイン領域からの不純物元素の熱拡散による侵入が抑制され、半導体装置が非常に微細化された半導体装置であっても、ショートチャネル効果の発生が抑止できる。また、前記ドレイン領域とソースラインとは同時に、自己整合的に形成されるため、工程が簡単である。
11A,31A 低濃度ソース拡散領域
11B,31B ドレイン拡散領域
11C,31C 高濃度ソース拡散領域
11D,31D ソースライン拡散領域
12,32 パッド酸化膜
12A,32A トンネル酸化膜
13,33 SiN膜
14,34 フィールド酸化膜
15,35 フローティング電極パターン
16,21,23,36 層間絶縁膜
17,37 制御電極パターン
18,20,38,40 レジストパターン
19,39 側壁酸化膜
22 ビット線パターン
Claims (3)
- 基板と、
前記基板上に形成されたゲート電極と、
前記ゲート電極の第1の側壁面に第1の厚さで形成された第1の側壁絶縁膜と、
前記ゲート電極の第2の側壁面上に前記第1の膜厚よりも実質的に大きい第2の膜厚で形成された第2のゲート絶縁膜と、
前記基板中、前記ゲート電極の前記第1の側壁面に隣接して形成された第1の拡散領域と、
前記基板中、前記ゲート電極の第2の側壁面に隣接して形成された第2の拡散領域とよりなる半導体装置であって、
前記第1の拡散領域は、前記第1の拡散領域の前記基板に対する境界を画成する第1の先端部を、前記基板主面に垂直方向から見た場合に、前記ゲート電極の下に、前記第1の側壁絶縁膜の外面から図って第1のオーバーラップ距離の位置に有しており、
前記第2の拡散領域は、前記第2の拡散領域の前記基板に対する境界を画成する第2の先端部を、前記基板主面に垂直方向から見た場合に、前記ゲート電極の下に、前記第2の側壁絶縁膜の外面から図って第2のオーバーラップ距離の位置に有しており、
前記第1のオーバーラップ距離は、前記第2のオーバーラップ距離よりも大きく、
前記第2の拡散領域の前記第2の先端部は、前記ゲート電極の前記第2の側壁面の外側に位置しており、
前記第1の拡散領域は、より高い不純物濃度の第3の拡散領域を内側に含んでおり、
前記第3の拡散領域は、より高い不純物濃度の第4の拡散領域を内側に含んでいることを特徴とする半導体装置。 - 基板と、
前記基板上に、活性領域を画成するように形成されたフィールド絶縁膜と、
前記基板上の前記活性領域上に形成され、前記活性領域を覆うトンネル絶縁膜と、前記トンネル絶縁膜上に設けられたフローティングゲート電極と、前記フローティングゲート電極上に設けられた層間絶縁膜と、前記層間絶縁膜上に設けられた制御電極とよりなり、
さらに第1の側壁面上に第1の側壁絶縁膜を、反対側の第2の側壁面上に第2の側壁絶縁膜を有するゲート構造と、
前記基板の前記活性領域中に、前記ゲート構造の前記第1の側壁面に対応して形成され、内側領域と前記内側領域を囲む外側領域とを含み、前記外側領域では前記内側領域よりも不純物濃度が低い第1の拡散領域と、
前記基板の前記活性領域中、前記ゲート構造の第2の側壁面に対応して形成され、前記第1の拡散領域の導電型と同じ導電型を有する第2の拡散領域と、
前記フィールド絶縁膜中に、前記第1の拡散領域の前記内側領域に接して形成され、前記基板表面を露出する溝と、
前記基板表面において前記溝により露出され、前記第1の拡散領域の内側領域に連続し、前記第1および第2の拡散領域の導電型と同一の導電型を有する第3の拡散領域と、よりなり、
前記第2の拡散領域と前記第3の拡散領域は、同一の不純物元素を、同一の濃度で含んでおり、
前記第3の拡散領域は、その先端部が、前記基板の主面に垂直方向から見た場合、前記ゲート構造の前記第1の側壁面外側に、前記第1の側壁面から離間して位置するように形成されており、前記基板の不純物濃度は、前記先端部の外側で、前記ゲート構造直下のチャネル領域の不純物濃度と実質的に同一であり、
前記第2の拡散領域は、前記第2の拡散領域と基板との境界として定義されるその先端部が、前記ゲート電極の前記第2の側壁面の外側に位置するように形成されており、
前記第2の拡散領域の外側には、前記第2の拡散領域の先端部と前記ゲート構造の前記第2の側壁面との間に、他の拡散領域は形成されないことを特徴とする半導体装置。 - 前記半導体装置はNOR型フラッシュメモリであることを特徴とする請求項2記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005096274A JP2005229128A (ja) | 2005-03-29 | 2005-03-29 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005096274A JP2005229128A (ja) | 2005-03-29 | 2005-03-29 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10066898A Division JPH11265947A (ja) | 1998-03-17 | 1998-03-17 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005229128A true JP2005229128A (ja) | 2005-08-25 |
Family
ID=35003531
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005096274A Pending JP2005229128A (ja) | 2005-03-29 | 2005-03-29 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005229128A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109904164A (zh) * | 2019-03-07 | 2019-06-18 | 上海华力微电子有限公司 | 掩膜版、闪存器件及其制造方法 |
-
2005
- 2005-03-29 JP JP2005096274A patent/JP2005229128A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109904164A (zh) * | 2019-03-07 | 2019-06-18 | 上海华力微电子有限公司 | 掩膜版、闪存器件及其制造方法 |
CN109904164B (zh) * | 2019-03-07 | 2020-12-04 | 上海华力微电子有限公司 | 掩膜版、闪存器件及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003332469A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
US9985039B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2008251825A (ja) | 半導体記憶装置の製造方法 | |
CN100552923C (zh) | 制造eeprom器件的方法 | |
JP2001118943A (ja) | 不揮発性半導体記憶装置の製造方法 | |
JP2008098519A (ja) | 不揮発性半導体メモリ | |
JP2003218248A (ja) | スプリットゲート型フラッシュメモリ形成方法 | |
JP2008205404A (ja) | 半導体装置とその製造方法 | |
JP4445353B2 (ja) | 直接トンネル型半導体記憶装置の製造方法 | |
JP2003332476A (ja) | 平坦しないゲート絶縁膜を具備する不揮発性メモリ装置及びその製造方法 | |
JP2009016615A (ja) | 半導体記憶装置 | |
JP2006310852A (ja) | フラッシュメモリ素子の製造方法 | |
JP4390452B2 (ja) | 不揮発性メモリの製造方法 | |
US20110151666A1 (en) | Method for fabricating semiconductor device | |
US20090233406A1 (en) | Method for fabricating semiconductor memory device | |
JP5998512B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2007335787A (ja) | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法 | |
JP2007103652A (ja) | 半導体装置およびその製造方法 | |
JP2009070943A (ja) | 半導体記憶装置およびその製造方法 | |
JP2005026696A (ja) | Eeprom素子およびその製造方法 | |
JP2006024932A (ja) | 不揮発性メモリ素子のトンネリング絶縁膜を形成する方法 | |
JP2006032489A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP2009049208A (ja) | 半導体装置およびその製造方法 | |
JP2001230330A (ja) | 不揮発性半導体記憶装置とその製造方法 | |
JP2005229128A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060522 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060701 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081021 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081212 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090303 |