JP2006310852A - フラッシュメモリ素子の製造方法 - Google Patents
フラッシュメモリ素子の製造方法 Download PDFInfo
- Publication number
- JP2006310852A JP2006310852A JP2006119957A JP2006119957A JP2006310852A JP 2006310852 A JP2006310852 A JP 2006310852A JP 2006119957 A JP2006119957 A JP 2006119957A JP 2006119957 A JP2006119957 A JP 2006119957A JP 2006310852 A JP2006310852 A JP 2006310852A
- Authority
- JP
- Japan
- Prior art keywords
- film
- interlayer insulating
- insulating film
- forming
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】セル間の干渉を減らしかつカップリング比を向上させることが可能なフラッシュメモリ素子の製造方法を提供する。
【解決手段】半導体基板上にトンネル酸化膜を介して一方向にアラインされるストライプ状のフローティングゲート用ポリシリコン膜を形成する段階と、全面に緩衝膜とマスク膜を順次形成する段階と、前記一方向に垂直な他方向にパターニングして島(island)構造のフローティングゲートを形成し、ストライプ状に前記緩衝膜と前記マスク膜を残す段階と、層間絶縁膜を形成する段階と、前記マスク膜を除去して前記層間絶縁膜の側面を露出させる段階と、前記層間絶縁膜の側面をリセスさせ、前記緩衝膜を除去する段階と、前記層間絶縁膜の幅を減らして前記層間絶縁膜と前記フローティングゲートとの間に溝を設ける段階と、層間誘電膜を形成し、前記フローティングゲート及び前記層間絶縁膜に自己整合的にコントロールゲートを形成する段階とを含む。
【選択図】なし
【解決手段】半導体基板上にトンネル酸化膜を介して一方向にアラインされるストライプ状のフローティングゲート用ポリシリコン膜を形成する段階と、全面に緩衝膜とマスク膜を順次形成する段階と、前記一方向に垂直な他方向にパターニングして島(island)構造のフローティングゲートを形成し、ストライプ状に前記緩衝膜と前記マスク膜を残す段階と、層間絶縁膜を形成する段階と、前記マスク膜を除去して前記層間絶縁膜の側面を露出させる段階と、前記層間絶縁膜の側面をリセスさせ、前記緩衝膜を除去する段階と、前記層間絶縁膜の幅を減らして前記層間絶縁膜と前記フローティングゲートとの間に溝を設ける段階と、層間誘電膜を形成し、前記フローティングゲート及び前記層間絶縁膜に自己整合的にコントロールゲートを形成する段階とを含む。
【選択図】なし
Description
本発明は、フラッシュメモリ素子の製造方法に係り、特に隣接セル間の干渉を防止するためのフラッシュメモリ素子の製造方法に関する。
テクノロジ(technology)の減少に伴い、セル間の距離が短くなり且つセル間のカップリングキャパシタンス(couplingcapacitance)が増加している。
このようなカップリングキャパシタンスの増加は、隣接セル間の干渉増加を意味し、また、特定のセルのプログラム(program)、消去(erase)後のしきい値電圧が、その周囲に位置したセルの動作に応じて変化することを意味する。
このような干渉は、しきい値電圧分布の増加を招き、プログラムディスターブ(program disturb)、パスディスターブ(pass disturb)、読み出しディスターブ(read disturb)などのセル動作のエラーを誘発させる。
また、干渉によるしきい値分布の増加により、シングルレベルセル(Single Level Cell)に比べて小さいしきい値電圧分布が要求されるマルチレベルセル(Multi Level Cell:MLC)の製造に多くの困難さがある。
そこで、本発明は、前述した従来の技術の問題点を解決するためのもので、その目的はセル間の干渉を減らすことが可能なフラッシュメモリ素子の製造方法を提供することにある。
本発明の他の目的は、しきい値電圧分布の増加を防止することにある。
本発明の別の目的は、セル動作のエラーを防止することにある。
本発明の別の目的は、マルチレベルセルの製造を容易にすることにある。
上記目的を達成するために、本発明に係るフラッシュメモリ素子の製造方法は、半導体基板上にトンネル酸化膜を介して一方向にアラインされるストライプ状のフローティングゲート用ポリシリコン膜を形成する段階と、全面に緩衝膜とマスク膜を順次形成する段階と、前記一方向に垂直な他方向に前記マスク膜、前記緩衝膜および前記フローティングゲート用ポリシリコン膜をパターニングして島構造のフローティングゲートを形成し、前記他方向にアラインされるストライプ状に前記緩衝膜と前記マスク膜を残す段階と、前記緩衝膜と前記マスク膜からなるストライプパターンの間に前記他方向にアラインされるストライプ状の層間絶縁膜を形成する段階と、前記マスク膜を除去して前記層間絶縁膜の側面を露出させる段階と、前記マスク膜を除去して前記層間絶縁膜の上部を露出させる段階と、前記露出した層間絶縁膜の側面をリセスさせ、前記緩衝膜を除去する段階と、前記層間絶縁膜と前記フローティングゲートとの間に溝が設けられるように前記層間絶縁膜の幅を減らす段階と、全表面上に層間誘電膜を形成し、前記フローティングゲート及び前記層間絶縁膜に自己整合的にコントロールゲートを形成する段階とを含む。
上述したように、本発明は、次の効果がある。
1)コントロールゲートがフローティングゲートの側面を完全に取り囲むので、隣接フローティングゲート或いはコントロールゲートからの干渉を根本的に防止することができる。したがって、しきい値電圧分布の増加を防止することができるので、セル動作の安定性を向上させることができる。
2)しきい値電圧分布の増加を防止することができるので、小さいしきい値電圧分布が要求されるマルチレベルセル(Multi Level Cell:MLC)の製造が容易になる。
3)コントロールゲートがフローティングゲートの上面および側面を完全に覆うので、フローティングゲートとコントロールゲート間のオーバーラップ面積が増加する。したがって、カップリング比(coupling ratio)を向上させることができる。
以下に添付図面を参照しながら、本発明の好適な実施例を詳細に説明する。ところが、これらの実施例は様々な形に変形できるが、本発明の範囲を限定するものではない。これらの実施例は、本発明の開示を完全たるものにし且つ当該技術分野における通常の知識を有する者に本発明の範疇をより完全に知らせるために提供されるものである。なお、本発明の範囲は本願の特許請求の範囲によって理解されるべきである。
図1〜図3は本発明の実施例に係るフラッシュメモリ素子の製造工程による平面図、図4〜図6は図1〜図3のY−Y方向による製造工程断面図、図7(a)〜図7(c)は図1(a)、図1(b)および図3(b)のX−X方向による製造工程断面図である。
本発明の実施例に係るフラッシュメモリ素子の製造は、まず、図1(a)、図4(a)及び図7(a)に示すように、半導体基板10上にトンネル酸化膜11と第1ポリシリコン膜12とハードマスク膜(図示せず)を形成し、フィールド領域(field)が定められるようにフォトリソグラフィ工程で前記ハードマスク膜をパターニングした後、パターニングされたハードマスク膜をエッチングマスクとして用いて前記第1ポリシリコン膜12とトンネル酸化膜11と半導体基板10をエッチングしてトレンチを形成する。
その後、前記ハードマスク膜を除去し、前記トレンチ内に絶縁膜を埋め込んで素子分離膜30を形成することにより、半導体基板10を活性領域とフィールド領域に画定する。
その次、全面に第2ポリシリコン膜13を形成し、前記第1ポリシリコン膜12およびそれに隣接した領域上に残るようにフォトリソグラフィ工程で前記第2ポリシリコン膜13をパターニングする。
その結果、図1(a)に示すように、ストライプ(stripe)状の素子分離膜30がy方向にアライン(align)されて形成され、隣り合う素子分離膜30間の活性領域上には、第1ポリシリコン膜12と第2ポリシリコン膜13の積層膜からなるフローティングゲート用ポリシリコン膜14が形成される。前記フローティングゲート用ポリシリコン膜14は、そのエッジ部分で前記素子分離膜30のエッジ部分と一定の幅オーバーラップされる。
その後、図1(b)、図4(b)及び図7(b)に示すように、全面に30Å〜500Åの厚さに酸化膜を蒸着して緩衝膜15を形成し、前記緩衝膜15上にマスク膜16を形成する。
この際、前記マスク膜16は、前記緩衝膜15および以後に形成される層間絶縁膜に対するエッチング選択比が1以上である絶縁膜、例えば窒化膜(nitride)、酸化窒化膜(oxynitride)などを用いて形成する。
次いで、図2(a)、図4(c)に示すように、前記y方向に垂直なx方向にアラインされるストライプ状に残るようにフォトリソグラフィ工程によって前記マスク膜16をパターニングする。
その次、前記パターニングされたマスク膜16をエッチングマスクとして前記緩衝膜15とフローティングゲート用ポリシリコン膜14をエッチング(パターニング)して島状(島構造)のフローティングゲート14aを形成し、前記フローティングゲート14aを含む半導体基板10上には、x方向にアラインされるストライプ状に緩衝膜15とマスク膜16を残す。
次いで、前記マスク膜16をマスクとして低濃度の不純物イオンとなるソース/ドレインイオンを注入して前記活性領域の半導体基板10内にLDD(Lightly Doped Drain;低ドープドレイン)接合17を形成する。
その後、図2(b)および図5(a)に示すように、全体構造物上の全面に酸化膜を蒸着して緩衝膜15とマスク膜16からなるストライプパターンの間に層間絶縁膜18を形成し、前記マスク膜16が露出されるように全面(層間絶縁膜18)をCMP(Chemical Mechanical Polishing;化学機械的研磨)する。
その次、図5(b)に示すように、前記マスク膜16を除去して前記層間絶縁膜18の上部側面を露出させる。
この際、前記マスク膜16、前記緩衝膜15および前記層間絶縁膜18のエッチング選択比の差により、前記マスク膜16の除去の際に前記緩衝膜15および層間絶縁膜18は除去されない。
その後、図5(c)に示すように、等方性エッチング工程を用いて、前記露出された層間絶縁膜18の側面を一定の厚さリセス(recess)させ、前記緩衝膜15を除去する。
この際、前記フローティングゲート14a、前記緩衝膜15および前記層間絶縁膜18間のエッチング選択比の差により、前記緩衝膜15および層間絶縁膜18の除去の際にフローティングゲート14aは消失しない。
その後、図3(a)および図6(a)に示すように、前記フローティングゲート14aと層間絶縁膜18との間には溝が設けられるように異方性エッチング工程によって前記層間絶縁膜18をエッチングして層間絶縁膜18の幅を減らす。
次いで、図6(b)に示すように、前記半導体基板10の全表面上に層間誘電膜19を形成し、前記フローティングゲート14aおよび前記層間絶縁膜18が完全に覆われるように全面にコントロールゲート用ポリシリコン膜を形成する。この際、前記コントロールゲート用ポリシリコン膜によって前記フローティングゲート14aと前記層間絶縁膜18間の溝を完全に充填する。
その後、前記層間絶縁膜18が露出されるように前記コントロールゲート用ポリシリコン膜をCMP(Chemical Mechanical Polishing;化学機械的研磨)して前記フローティングゲート14aおよび前記層間絶縁膜18に自己整合的にコントロールゲート20を形成する。
前記コントロールゲート20は、前記層間絶縁膜18を介して分離され、x方向にアラインされる多数のストライプパターンに形成され、前記フローティングゲート14aの上面および側面を完全に覆う。
以後、図示してはいないが、前記コントロールゲート20の電気抵抗を減らすためには、タングステン(W)、コバルト(Co)、チタニウム(Ti)などの高融点金属を用いたシリサイド(silicide)工程を行うことが良い。
その後、図3(b)、図6(c)および図7(c)に示すように、前記層間絶縁膜18を完全に除去して、本発明の実施例に係るフラッシュメモリ素子の製造を完了する。
前述した実施例は、本発明をセルフアラインSTI(Shallow Trench Isolation)工程に適用した場合であるが、伝統的なSTI(Conventional ShallowTrench Isolation)工程やSA−FG(Self Aligned Floating Gate)工程など他の形態の工程にも適用可能である。
本発明の活用例として、フラッシュメモリ素子の製造方法に適用出来、特に隣接セル間の干渉を防止するためのフラッシュメモリ素子の製造方法に適用出来る。
14a…フローティングゲート
20…コントロールゲート
16…マスク膜
18…層間絶縁膜
20…コントロールゲート
16…マスク膜
18…層間絶縁膜
Claims (12)
- (a)半導体基板上にトンネル酸化膜を介して一方向にアラインされるストライプ状のフローティングゲート用ポリシリコン膜を形成する段階と、
(b)全面に緩衝膜とマスク膜を順次形成する段階と、
(c)前記一方向に垂直な他方向に前記マスク膜と前記緩衝膜と前記フローティングゲート用ポリシリコン膜をパターニングして島(island)構造のフローティングゲートを形成し、前記他方向にアラインされるストライプ状に前記緩衝膜と前記マスク膜を残す段階と、
(d)前記緩衝膜と前記マスク膜からなるストライプパターンの間に層間絶縁膜を形成する段階と、
(e)前記マスク膜を除去して前記層間絶縁膜の側面を露出させる段階と、
(f)前記露出された層間絶縁膜の側面をリセスさせ、前記緩衝膜を除去する段階と、
(g)前記層間絶縁膜の幅を減らして前記層間絶縁膜と前記フローティングゲートとの間に溝を設ける段階と、
(h)全表面上に層間誘電膜を形成し、前記フローティングゲート及び前記層間絶縁膜に自己整合的にコントロールゲートを形成する段階とを含むことを特徴とする、フラッシュメモリ素子の製造方法。 - 前記(h)段階の後、前記層間絶縁膜を除去する段階をさらに含むことを特徴とする、請求項1に記載のフラッシュメモリ素子の製造方法。
- 前記緩衝膜は、30Å〜500Åの厚さに酸化膜を蒸着して形成することを特徴とする、請求項1に記載のフラッシュメモリ素子の製造方法。
- 前記マスク膜は、前記緩衝膜に対するエッチング選択比が1以上である絶縁膜を用いて形成することを特徴とする、請求項1に記載のフラッシュメモリ素子の製造方法。
- 前記マスク膜は、窒化膜および酸化窒化膜のいずれか一つを用いて形成することを特徴とする、請求項4に記載のフラッシュメモリ素子の製造方法。
- 前記コントロールゲートを形成した後、前記コントロールゲートをシリサイド(silicide)させる段階をさらに含むことを特徴とする、請求項1に記載のフラッシュメモリ素子の製造方法。
- 前記(c)段階と前記(d)段階との間に、前記マスク膜をマスクとして低濃度の不純物イオンを注入して半導体基板内にLDD接合を形成する段階をさらに含むことを特徴とする、請求項1に記載のフラッシュメモリ素子の製造方法。
- 前記(d)段階は、全面に層間絶縁膜を形成する段階と、
前記マスク膜が露出されるように前記層間絶縁膜をCMP(Chemical Mechanical Polishing)する段階とを含むことを特徴とする、請求項1に記載のフラッシュメモリ素子の製造方法。 - 前記(h)段階は、全表面上に層間誘電膜を形成する段階と、
全面にコントロールゲート用ポリシリコン膜を形成する段階と、
前記層間絶縁膜が露出されるように前記コントロールゲート用ポリシリコン膜をCMPする段階とを含むことを特徴とする、請求項1に記載のフラッシュメモリ素子の製造方法。 - 前記緩衝膜と前記層間絶縁膜は、酸化膜で形成することを特徴とする、請求項1に記載のフラッシュメモリ素子の製造方法。
- 前記(f)段階で等方性エッチング工程を用いて前記層間絶縁膜の側面をリセスさせると同時に前記緩衝膜を除去することを特徴とする、請求項1に記載のフラッシュメモリ素子の製造方法。
- 前記(g)段階で異方性エッチング工程によって前記層間絶縁膜をエッチングして層間絶縁膜の幅を減らすことを特徴とする、請求項1に記載のフラッシュメモリ素子の製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050035699A KR100694973B1 (ko) | 2005-04-28 | 2005-04-28 | 플래쉬 메모리 소자의 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006310852A true JP2006310852A (ja) | 2006-11-09 |
Family
ID=37195477
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006119957A Pending JP2006310852A (ja) | 2005-04-28 | 2006-04-25 | フラッシュメモリ素子の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7595239B2 (ja) |
JP (1) | JP2006310852A (ja) |
KR (1) | KR100694973B1 (ja) |
CN (1) | CN100411151C (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017224857A (ja) * | 2017-09-13 | 2017-12-21 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
JP2020042089A (ja) * | 2018-09-07 | 2020-03-19 | 積水化学工業株式会社 | 液晶表示素子用シール剤、上下導通材料、及び、液晶表示素子 |
US10622443B2 (en) | 2013-05-30 | 2020-04-14 | Rohm Co., Ltd. | Semiconductor device with different material layers in element separation portion trench and method for manufacturing semiconductor device |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7376014B2 (en) * | 2006-08-18 | 2008-05-20 | Mammen Thomas | Highly reliable NAND flash memory using five side enclosed floating gate storage elements |
CN103853874B (zh) * | 2012-12-06 | 2017-08-08 | 台湾积体电路制造股份有限公司 | 具有不同阈值电压的单元布局方法、实现系统和形成布局 |
CN104124247B (zh) * | 2013-04-24 | 2018-06-12 | 旺宏电子股份有限公司 | 非易失性存储器结构及其制造方法 |
US9228609B2 (en) | 2013-08-16 | 2016-01-05 | Caterpillar Inc. | Laser cladding fabrication method |
CN105575908B (zh) * | 2014-10-15 | 2018-09-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
CN105762114B (zh) * | 2014-12-18 | 2019-01-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5021848A (en) * | 1990-03-13 | 1991-06-04 | Chiu Te Long | Electrically-erasable and electrically-programmable memory storage devices with self aligned tunnel dielectric area and the method of fabricating thereof |
JP2889061B2 (ja) | 1992-09-25 | 1999-05-10 | ローム株式会社 | 半導体記憶装置およびその製法 |
KR100278647B1 (ko) | 1996-10-05 | 2001-02-01 | 윤종용 | 불휘발성 메모리소자 및 그 제조방법 |
JP3735426B2 (ja) | 1996-12-11 | 2006-01-18 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
KR19980048384A (ko) | 1996-12-17 | 1998-09-15 | 김광호 | 비휘발성 메모리장치의 제조방법 |
DE19721843C1 (de) * | 1997-05-26 | 1999-02-11 | Bosch Gmbh Robert | Interferometrische Meßvorrichtung |
KR100317491B1 (ko) | 1999-12-28 | 2001-12-24 | 박종섭 | 플래쉬 메모리 소자의 제조 방법 |
KR100356821B1 (ko) | 2000-02-28 | 2002-10-18 | 주식회사 하이닉스반도체 | 반도체장치의 비휘발성 메모리 소자 및 그 제조방법 |
JP2002057228A (ja) | 2000-08-10 | 2002-02-22 | Toshiba Corp | 半導体メモリ集積回路及びその製造方法 |
KR100376863B1 (ko) | 2000-08-17 | 2003-03-19 | 주식회사 하이닉스반도체 | 반도체장치의 비휘발성 메모리 소자 및 그 제조방법 |
US6548353B2 (en) | 2001-08-24 | 2003-04-15 | Vanguard International Semiconductor Corporation | Method of making nonvolatile memory device having reduced capacitance between floating gate and substrate |
JP2004327701A (ja) | 2003-04-24 | 2004-11-18 | Renesas Technology Corp | 不揮発性半導体記憶装置の製造方法 |
JP3964828B2 (ja) | 2003-05-26 | 2007-08-22 | 株式会社東芝 | 半導体装置 |
-
2005
- 2005-04-28 KR KR1020050035699A patent/KR100694973B1/ko not_active IP Right Cessation
-
2006
- 2006-04-25 JP JP2006119957A patent/JP2006310852A/ja active Pending
- 2006-04-26 US US11/380,416 patent/US7595239B2/en not_active Expired - Fee Related
- 2006-04-28 CN CNB2006100801113A patent/CN100411151C/zh not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10622443B2 (en) | 2013-05-30 | 2020-04-14 | Rohm Co., Ltd. | Semiconductor device with different material layers in element separation portion trench and method for manufacturing semiconductor device |
JP2017224857A (ja) * | 2017-09-13 | 2017-12-21 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
JP2020042089A (ja) * | 2018-09-07 | 2020-03-19 | 積水化学工業株式会社 | 液晶表示素子用シール剤、上下導通材料、及び、液晶表示素子 |
Also Published As
Publication number | Publication date |
---|---|
KR100694973B1 (ko) | 2007-03-14 |
KR20060112950A (ko) | 2006-11-02 |
US7595239B2 (en) | 2009-09-29 |
CN100411151C (zh) | 2008-08-13 |
US20070254433A1 (en) | 2007-11-01 |
CN1855447A (zh) | 2006-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7667261B2 (en) | Split-gate memory cells and fabrication methods thereof | |
US7238982B2 (en) | Split gate type flash memory device and method for manufacturing same | |
TWI645544B (zh) | 形成具有分開的字線及抹除閘之快閃記憶體的方法 | |
JP2006310852A (ja) | フラッシュメモリ素子の製造方法 | |
JP4086790B2 (ja) | 非揮発性メモリーとその製造方法 | |
JP5192636B2 (ja) | スプリットゲート型フラッシュメモリ素子の製造方法 | |
JP2009158857A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP2008098519A (ja) | 不揮発性半導体メモリ | |
KR20170039297A (ko) | 플로팅 게이트 커플링의 향상된 측방향 제어 게이트를 이용하여 개선된 스케일링을 가지는 분리형 게이트 플래시 메모리 셀 | |
KR20120108560A (ko) | 비휘발성 메모리 장치 및 이의 제조 방법 | |
KR20050017582A (ko) | 부분 소노스 형 게이트 구조체를 제조하는 방법 및 그것을갖는 비휘발성 메모리 셀 제조 방법 | |
JP2005064508A (ja) | 高電圧トランジスタおよびその製造方法 | |
US20100012999A1 (en) | Semiconductor memory device and method of manufacturing the same | |
JP2002305260A (ja) | 不揮発性メモリ素子及びその製造方法 | |
JP2007134669A (ja) | フラッシュメモリ素子及びその製造方法 | |
US20100102375A1 (en) | Semiconductor device and manufacturing method thereof | |
KR100787943B1 (ko) | 비휘발성 기억 소자의 형성 방법 | |
KR100683389B1 (ko) | 플래시 메모리의 셀 트랜지스터 및 그 제조 방법 | |
KR100669347B1 (ko) | 반도체 소자 및 그 형성 방법 | |
CN112185815A (zh) | 形成具有间隔物限定的浮栅和离散地形成的多晶硅栅的分裂栅闪存存储器单元的方法 | |
US20050258472A1 (en) | Nonvolatile semiconductor memory device for increasing coupling ratio, and of fabrication method thereof | |
KR100351051B1 (ko) | 이층 구조의 플로팅 게이트를 갖는 불휘발성 메모리 셀의 제조 방법 | |
US7948022B2 (en) | Flash memory device and method for manufacturing the same | |
US20060163656A1 (en) | Nonvolatile memory device with curved floating gate and method of fabricating the same | |
US20080061356A1 (en) | Eeprom device and methods of forming the same |