TWI412132B - 功率金氧半場效電晶體及其製造方法 - Google Patents

功率金氧半場效電晶體及其製造方法 Download PDF

Info

Publication number
TWI412132B
TWI412132B TW097149833A TW97149833A TWI412132B TW I412132 B TWI412132 B TW I412132B TW 097149833 A TW097149833 A TW 097149833A TW 97149833 A TW97149833 A TW 97149833A TW I412132 B TWI412132 B TW I412132B
Authority
TW
Taiwan
Prior art keywords
trench
region
well region
manufacturing
well
Prior art date
Application number
TW097149833A
Other languages
English (en)
Other versions
TW201025602A (en
Inventor
Kou Way Tu
Original Assignee
Niko Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Niko Semiconductor Co Ltd filed Critical Niko Semiconductor Co Ltd
Priority to TW097149833A priority Critical patent/TWI412132B/zh
Priority to US12/403,893 priority patent/US8247868B2/en
Publication of TW201025602A publication Critical patent/TW201025602A/zh
Application granted granted Critical
Publication of TWI412132B publication Critical patent/TWI412132B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66719—With a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Description

功率金氧半場效電晶體及其製造方法
本發明係與功率半導體元件有關，特別是關於一種能夠有效降低生產設備及製程成本之功率金氧半場效電晶體及其製造方法。
眾所皆知，能源問題是全球都必須面對的艱困挑戰，許多國家也都為了提高能源效率而訂定相當嚴格的規範與時程。在現代生活中，各種電子產品之應用免不了產生能源損耗，例如發電廠的AC/AC傳輸線路、變電所的AC/DC/AC線路、各種傳動裝置的AC/DC/AC轉換、到了室內的AC/DC電源供應以及終端產品的DC/DC電壓轉換，每一個環節均會產生能源的耗損，且愈到終端產品，所累積損耗的能源愈多，最高甚至可耗損約九成的能源。
有鑑於此，半導體廠商不斷積極開發新型半導體架構，以提升電能使用效率並降低損耗，除了可節省能源支出，亦可為環境保護多盡一份心力。舉例而言，高效率之功率半導體元件的開發即為其中相當重要的一環。目前市面上許多功率半導體產品，例如英飛凌的CoolMOS、東芝的DTMOS等，由於具有超接面結構(Super-junction)以提供極低靜態和動態損耗，可廣泛應用於各種不同領域，例如高效能交換式電源供應、再生能源轉換、液晶電視、太陽能發電系統、電腦大功率電源供應器及照明系統等。
目前市面上這些功率半導體產品雖然具有良好的功效，但均需要採用非常繁複的製程及十分昂貴的設備才能製得，不但廠商的生產成本無法降低，由於消費者亦必須花費大量的金錢才能購買使用，故也連帶降低消費者使用之意願，對於目前全世界均提倡的環保節能之潮流，確實有著相當不利之影響。
因此，本發明之主要範疇在於提供一種功率金氧半場效電晶體及其製造方法，以解決上述問題。
本發明提出一種功率金氧半場效電晶體及其製造方法。透過本發明之製造方法製造功率金氧半場效電晶體，由於不需要繁複或需要昂貴設備之特殊製程即可製得，且具有良好的功率金氧半場效電晶體元件特性，故能夠有效降低生產成本，極具市場之潛力。
根據本發明之第一具體實施例為一種功率金氧半場效電晶體。於此實施例中，該功率金氧半場效電晶體包含基板、磊晶層、第一溝渠、第二溝渠、第一井區、第二井區及源極區域。磊晶層係位於基板上方且具有第一導電型式之摻雜物。第一溝渠係自磊晶層之上表面的第一區域向下延伸；第二溝渠係自第一溝渠之底部向下延伸。第二溝渠之寬度係小於第一溝渠之寬度。第二井區與第一井區互相分離。第一井區位於第一溝渠之底部及第二溝渠之底部且具有第二導電型式之摻雜物。第二井區係自上表面之第二區域向下延伸且具有第二導電型式之摻雜物。源極區域係位於第二井區內且具有第一導電型式之摻雜物。
根據本發明之第二具體實施例為一種功率金氧半場效電晶體製造方法。於此實施例中，該製造方法包含下列步驟：(a)於基板上成長磊晶層，其中磊晶層具有第一導電型式之摻雜物；(b)自磊晶層之上表面的第一區域向下形成第一溝渠；(c)於第一溝渠內向下形成第二溝渠，其中第二溝渠之寬度係小於第一溝渠之寬度；(d)佈植具有第二導電型式之摻雜物至第一溝渠之底部及第二溝渠之底部，以形成第一井區；(e)於第二溝渠內形成介電層；(f)於第一溝渠內形成閘極絕緣層；(g)於第一溝渠內填入導電材料以形成閘極區域；(h)自磊晶層之上表面相異於第一區域之第二區域向下形成具有第二導電型式之摻雜物的第二井區；以及(i)於第二井區內形成源極區域，其中源極區域具有第一導電型式之摻雜物。
關於本發明之優點與精神可以藉由以下的發明詳述及所附圖式得到進一步的瞭解。
圖一係繪示根據本發明之第一具體實施例之功率金氧半場效電晶體之剖面結構示意圖。如圖一所示，功率金氧半場效電晶體1之結構包含有基板10、磊晶層11、第一溝渠12、第二溝渠13、第一井區14、第二井區15、源極區域16、層間絕緣層17及金屬層18。接下來，將分別就功率金氧半場效電晶體1之結構中的各部分進行詳細之介紹。
首先，就功率金氧半場效電晶體1之基板10進行探討。於此實施例中，基板10為矽(silicon)基板且具有高濃度之n型導電型式摻雜物。此功率金氧半場效電晶體1之汲極區域(drain region)即係位於基板10。實際上，基板10之種類以及其摻雜物之導電型式與濃度並無一定之限制，故不以此實施例為限。
本實施例之磊晶層11則是透過磊晶成長之方式形成於基板10上方，相對於基板10，此磊晶層11具有低濃度之n型導電型式摻雜物，但亦不以此為限。
接著，將介紹第一溝渠12與第二溝渠13。如圖一所示，第一溝渠12係自磊晶層11之上表面110的第一區域1100向下延伸，第二溝渠13則是自第一溝渠12之底部進一步向下延伸。其中，第二溝渠13之寬度係小於第一溝渠12之寬度。於實際應用中，第二溝渠13之寬度大約是第一溝渠12之寬度的40%至80%之間，至於第二溝渠13之深度則大約介於第一溝渠12之深度的20%至50%，但不以此為限。基本上，因應半導體製作技術的發展，第二溝渠13的寬度可以進一步縮減，深度可以進一步加深。
於此實施例中，第一溝渠12內具有閘極絕緣層19以及由導電材料所構成之閘極區域20，其中閘極絕緣層19係覆蓋於第一溝渠12之內壁，閘極區域20則是位於閘極絕緣層19所定義出之空間內；第二溝渠13內則具有介電層21。實際上，閘極絕緣層19與介電層21均可由二氧化矽所構成，並且，閘極絕緣層19與介電層21可同時形成；構成閘極區域20之導電材料可以是多晶矽。於此實施例中，介電層21係位於第二溝渠13內，但不以此為限。實際上，介電層21亦可以是填滿第二溝渠13且向上延伸覆蓋第一溝渠12之底部。
接著，就第一井區14進行介紹。如圖一所示，第一井區14具有類似葫蘆狀之摻雜濃度分佈狀態(doping profile)，第一井區14係位於第一溝渠12之底部及第二溝渠13之底部。更詳細地說，第一井區14係自第一溝渠12之底部，沿著第二溝渠13之側邊，延伸覆蓋第二溝渠13之底部。並且，此第一井區14在對應於第一溝渠12之底部與第二溝渠13之底部處，具有較大的寬度。於此實施例中，第一井區14具有p型導電型式摻雜物，但不以此為限。
實際上，第一井區14係透過將具有p型導電型式之摻雜物佈植於第一溝渠12之底部及第二溝渠13之底部並經過摻雜物之擴散而形成的。值得注意的是，由於本實施例之功率金氧半場效電晶體1之結構具有第一溝渠12及第二溝渠13，因此，可以在同一道離子佈植步驟中同時將具有p型導電型式之摻雜物佈植於第一溝渠12之底部及第二溝渠13之底部，而完成由第一溝渠12之底部延伸至第二溝渠13下方之第一井區14。此外，本實施例僅需相當小的離子佈植能量即可完成上述摻雜物之佈植。
至於第二井區15則是自磊晶層11的上表面110之第二區域1102向下延伸，其中第一區域1100與第二區域1102相異但第二區域1102緊鄰於第一區域1100。並且，第二井區15與第一井區14互相分離。於此實施例中，第二井區15之深度小於第一溝渠12之深度的一半，第二井區15具有p型導電型式摻雜物。值得注意的是，第二井區15與第一井區14必須具有相同之導電型式，但不限於具有p型導電型式之摻雜物。
源極區域16係位於第二井區15內，且源極區域16具有n型導電型式之摻雜物；層間絕緣層17係覆蓋第一區域1100；金屬層18則係形成於磊晶層11及層間絕緣層17之上方，並且連接至源極區域16。實際上，層間絕緣層17可以由未摻雜矽玻璃(undoped silicate glass,USG)材料或硼磷矽玻璃(boron phosphate silicon glass,BPSG)材料所構成，但不以此為限。
接下來，請參照圖二，圖二係繪示根據本發明之第一具體實施例的功率金氧半場效電晶體1之導通電阻值(RON )與崩潰電壓值(VBR )間之關係。此處所謂的導通電阻值(RON )係指在功率金氧半場效電晶體1導通時，汲極(drain)至源極(source)間之電阻值。一般而言，導通電阻值(RON )大致為磊晶層電阻值(Repi )與通道電阻值(Rchannel )之和。如圖中虛線所示，對於傳統之功率金氧半導體場效電晶體而言，隨著崩潰電壓值的提升，磊晶層電阻值(Repi )會大幅增加，而導致整體導通電阻值(RON )急遽上升。
相較之下，如圖中實線所示，對於本發明功率金氧半場效電晶體1而言，隨著崩潰電壓值(VBR )的提升，導通電阻值(RON )並不會像傳統的功率金氧半場效電晶體一樣急遽地增加，而是兩者間呈現趨近於理想的線性關係。
根據本發明之第二具體實施例為一種功率金氧半場效電晶體之製造方法。圖三係繪示該功率金氧半場效電晶體製造方法的流程圖。如圖三所示，首先，執行步驟S10，於基板10上成長磊晶層11，其中磊晶層11具有第一導電型式之摻雜物。
於此實施例中，基板10為矽基板且具有高濃度之n型導電型式摻雜物，並且功率金氧半場效電晶體1之汲極區域(drain region)即位於基板10。實際上，基板10之種類及其摻雜物之導電型式與濃度並無一定之限制，故不以此為限。於步驟S10中，磊晶層11係透過磊晶成長之方式形成於基板10上方，相對於基板10，磊晶層11具有低濃度之n型導電型式摻雜物，但亦不以此為限。
接著，執行步驟S11，自磊晶層11之上表面110的第一區域1100向下形成第一溝渠12。實際上，於步驟S11中，該製造方法係自第一區域1100向下進行蝕刻(例如活性離子蝕刻或其他蝕刻方式)以產生第一溝渠12，其剖面結構圖如圖四(A)所示。
然後，執行步驟S12，於第一溝渠12內向下形成第二溝渠13，其中第二溝渠13之寬度係小於第一溝渠12之寬度。實際上，於步驟S12中，該製造方法先於第一溝渠12之側壁形成間隔體(spacer)23，再透過蝕刻方式經由間隔體23於第一溝渠12之底部向下形成第二溝渠13，其剖面結構圖如圖四(B)所示。其中，間隔體23即為圖四(B)中之斜線部分，間隔體23可以由二氧化矽所構成，但不以此為限。於此實施例中，第二溝渠13之寬度介於第一溝渠12之寬度的40%至80%；第二溝渠13之深度介於第一溝渠12之深度的20%至50%，但不以此為限。
接著，執行步驟S13，佈植具有p型導電型式之摻雜物至第一溝渠12之底部及第二溝渠13之底部(其剖面結構圖如圖四(C)所示，摻雜物即為圖四(C)中之斜線部分)，以形成第一井區14。實際上，佈植於第一溝渠12之底部及第二溝渠13之底部之該些摻雜物係經過擴散之程序後，會形成具有類似葫蘆狀之摻雜濃度分佈狀態(doping profile)的第一井區14。如圖四(C)所示，此第一井區14係自第一溝渠12之底部，沿著第二溝渠13之側邊而延伸覆蓋第二溝渠13之底部。並且，此第一井區14在對應於第一溝渠12之底部與第二溝渠13之底部處具有較大之寬度。
之後，執行步驟S14及S15，於第二溝渠13內形成介電層21，並於第一溝渠12內形成閘極絕緣層19。其中，介電層21係填滿第二溝渠13並覆蓋第一溝渠12之底部。實際上，介電層21與閘極氧化層19可為同一種絕緣材料(例如二氧化矽)，並且可以同時進行步驟S14與步驟S15以形成介電層21與閘極氧化層19。舉例來說，可採用熱氧化製程同時在第一溝渠12之內壁與第二溝渠13之內壁成長氧化矽層。當氧化矽層朝向第二溝渠13內部成長的距離大於第二溝渠13之寬度的一半，氧化矽層就會填滿第二溝渠13，其剖面結構圖如圖四(D)所示。又，實際上，亦可先沉積介電層材料22於第一溝渠12與第二溝渠13內，其剖面結構圖如圖四(E)所示。接著，再以回蝕方式去除不必要的介電層材料22形成介電層21於第二溝渠13內，然後，再製作閘極氧化層19於第一溝渠12內，其剖面結構圖如圖四(F)所示。本實施例係採用後者，亦即先製作介電層21再製作閘極氧化層19之方式。
然後，執行步驟S16，於第一溝渠12內填入導電材料(例如多晶矽或其他導電材料)以形成閘極區域20，其剖面結構圖如圖四(G)所示。在形成閘極區域20後，執行步驟S17，自磊晶層11之上表面110相異於第一區域1100之第二區域1102向下形成具有p型導電型式之摻雜物的第二井區15，其剖面結構圖如圖四(H)所示。於此實施例中，第二區域1102係緊鄰於第一區域1100，第二井區15與第一井區14係互相分離，且第二井區15之深度小於第一溝渠12之深度的一半，但不以此為限。
接著，執行步驟S18，於第二井區15內形成源極區域16，其中源極區域16具有n型導電型式之摻雜物。之後，執行步驟S19，形成層間絕緣層17以覆蓋第一區域1100。實際上，於步驟S19中，該製造方法係於磊晶層11之上表面110沈積一層未摻雜矽玻璃(USG)材料或硼磷矽玻璃(BPSG)材料(但不以此為限)，以形成層間絕緣層17。接著，該製造方法透過微影及蝕刻之方式在層間絕緣層17內形成接觸孔。最後，執行步驟S20，於磊晶層11及層間絕緣層17上方形成金屬層18連接至源極區域16。最後所得到的功率金氧半場效電晶體1之剖面結構圖，即如圖一所示。
相較於先前技術，本發明之功率金氧半場效電晶體，不需要繁複或需要昂貴設備之特殊製程(例如高能量之離子植入製程)即可製得，故能夠有效降低功率金氧半場效電晶體之生產成本。此外，本發明之功率金氧半場效電晶體具有低導通電阻，適合中高耐壓之電源產品，極具市場之潛力。
藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。
S10~S20．．．流程步驟
1．．．功率金氧半場效電晶體
10．．．基板
11．．．磊晶層
12．．．第一溝渠
13．．．第二溝渠
14．．．第一井區
15．．．第二井區
16．．．源極區域
17．．．層間絕緣層
18．．．金屬層
19．．．閘極絕緣層
20．．．閘極區域
21．．．介電層
22．．．介電層材料
1100．．．第一區域
1102．．．第二區域
110．．．磊晶層的上表面
23．．．間隔體
圖一係繪示根據本發明之第一具體實施例的功率金氧半場效電晶體之剖面結構示意圖。
圖二係繪示根據本發明之第一具體實施例的功率金氧半場效電晶體之導通電阻(RON )與崩潰電壓(VBR )間之關係。
圖三係繪示根據本發明之第二具體實施例的功率金氧半場效電晶體之製造方法的流程圖。
圖四(A)~(H)係分別繪示於功率金氧半場效電晶體製造方法之各步驟中的剖面結構示意圖。
1．．．功率金氧半場效電晶體
10．．．基板
11．．．磊晶層
12．．．第一溝渠
13．．．第二溝渠
14．．．第一井區
15．．．第二井區
16．．．源極區域
17．．．層間絕緣層
18．．．金屬層
19．．．閘極絕緣層
20．．．閘極區域
21．．．介電層
110．．．磊晶層的上表面
1100．．．第一區域
1102．．．第二區域

Claims (22)

  1. 一種製造一功率金氧半場效電晶體(power MOSFET)之方法，包含下列步驟：(a)於一基板(substrate)上成長一磊晶層(epitaxial layer)，其中，該磊晶層具有一第一導電型式之摻雜物(dopants)；(b)自該磊晶層之一上表面的一第一區域向下形成一第一溝渠(trench)；(c)於該第一溝渠內向下形成一第二溝渠，其中該第二溝渠之寬度係小於該第一溝渠之寬度；(d)佈植(implant)具有一第二導電型式之摻雜物至該第一溝渠之底部及該第二溝渠之底部，以形成一第一井區(well)；(e)於該第二溝渠內形成一介電層(dielectric layer)；(f)於該第一溝渠內形成一閘極絕緣層(gate dielectric layer)；(g)於該第一溝渠內填入一導電材料以形成一閘極區域(gate region)；(h)自該上表面相異於該第一區域之一第二區域向下形成具有該第二導電型式之摻雜物的一第二井區；以及(i)於該第二井區內形成一源極區域(source region)，其中該源極區域具有該第一導電型式之摻雜物。
  2. 如申請專利範圍第1項所述之製造方法，其中步驟(b)係自該第一區域向下進行蝕刻(etch)以產生該第一溝渠。
  3. 如申請專利範圍第1項所述之製造方法，其中步驟(c)係先於該第一溝渠之側壁形成一間隔體(spacer)，再透過蝕刻方式經由該間隔體，於該第一溝渠之底部向下形成該第二溝渠。
  4. 如申請專利範圍第1項所述之製造方法，進一步包含下列步驟：(j)形成一層間絕緣層(inter-level dielectric layer)覆蓋該第一區域；以及(k)於該磊晶層及該層間絕緣層上方形成一金屬層(metal layer)。
  5. 如申請專利範圍第1項所述之製造方法，其中佈植於該第一溝渠之底部及該第二溝渠之底部之該摻雜物係經過擴散，以形成該第一井區。
  6. 如申請專利範圍第5項所述之製造方法，其中該第一井區係自該第一溝渠之底部，沿著該第二溝渠之側邊，延伸覆蓋該第二溝渠之底部。
  7. 如申請專利範圍第6項所述之製造方法，其中該第一井區具有類似葫蘆狀之摻雜濃度分佈狀態(doping profile)。
  8. 如申請專利範圍第1項所述之製造方法，其中該第一井區與該第二井區互相分離。
  9. 如申請專利範圍第8項所述之製造方法，其中該第二井區之深度小於該第一溝渠之深度的一半。
  10. 如申請專利範圍第1項所述之製造方法，其中該第二溝渠之寬度介於該第一溝渠之寬度的40%至80%。
  11. 如申請專利範圍第1項所述之製造方法，其中該第二溝渠之深度介於該第一溝渠之深度的20%至50%。
  12. 如申請專利範圍第1項所述之製造方法，其中該第二區域係緊鄰於該第一區域。
  13. 如申請專利範圍第1項所述之製造方法，其中該介電層係填滿該第二溝渠並覆蓋該第一溝渠之底部。
  14. 如申請專利範圍第1項所述之製造方法，其中該介電層與該閘極氧化層係同時形成。
  15. 一種功率金氧半場效電晶體(power MOSFET)，包含：一基板(substrate)；一磊晶層(epitaxial layer)，形成於該基板上方，該磊晶層具有一第一導電型式之摻雜物(dopants)；一第一溝渠(trench)，係自該磊晶層之一上表面的一第一區域向下延伸，該第一溝渠內具有一閘極絕緣層(gate dielectric layer)以及由一導電材料所構成之一閘極區域(gate region)；一第二溝渠，係自該第一溝渠之底部向下延伸，其中該第二溝渠之寬度係小於該第一溝渠之寬度，該第二溝渠內具有一介電層(dielectric layer)；一第一井區(well)，具有一第二導電型式之摻雜物，該第一井區係位於該第一溝渠之底部及該第二溝渠之底部；一第二井區，具有該第二導電型式之摻雜物，該第二井區係自該上表面之相異於該第一區域的一第二區域向下延伸，該第二井區與該第一井區互相分離；以及一源極區域(source region)，具有該第一導電型式之摻雜物，該源極區域係位於該第二井區內。
  16. 如申請專利範圍第15項所述之功率金氧半場效電晶體，進一步包含：一層間絕緣層(inter-level dielectric layer)，覆蓋該第一區域；以及一金屬層(metal layer)，形成於該磊晶層及該層間絕緣層上方。
  17. 如申請專利範圍第15項所述之功率金氧半場效電晶體，其中該第一井區係自該第一溝渠之底部，沿著該第二溝渠之側邊，延伸覆蓋該第二溝渠之底部。
  18. 如申請專利範圍第16項所述之功率金氧半場效電晶體，其中該第一井區具有類似葫蘆狀之摻雜濃度分佈狀態(doping profile)。
  19. 如申請專利範圍第15項所述之功率金氧半場效電晶體，其中該第二井區之深度小於該第一溝渠之深度的一半。
  20. 如申請專利範圍第15項所述之功率金氧半場效電晶體，其中該第二溝渠之寬度介於該第一溝渠之寬度的40%至80%。
  21. 如申請專利範圍第15項所述之功率金氧半場效電晶體，其中該第二溝渠之深度介於該第一溝渠之深度的20%至50%。
  22. 如申請專利範圍第15項所述之功率金氧半場效電晶體，其中該介電層係填滿該第二溝渠並覆蓋該第一溝渠之底部。
TW097149833A 2008-12-19 2008-12-19 功率金氧半場效電晶體及其製造方法 TWI412132B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW097149833A TWI412132B (zh) 2008-12-19 2008-12-19 功率金氧半場效電晶體及其製造方法
US12/403,893 US8247868B2 (en) 2008-12-19 2009-03-13 Power MOSFET and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097149833A TWI412132B (zh) 2008-12-19 2008-12-19 功率金氧半場效電晶體及其製造方法

Publications (2)

Publication Number Publication Date
TW201025602A TW201025602A (en) 2010-07-01
TWI412132B true TWI412132B (zh) 2013-10-11

Family

ID=42264779

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097149833A TWI412132B (zh) 2008-12-19 2008-12-19 功率金氧半場效電晶體及其製造方法

Country Status (2)

Country Link
US (1) US8247868B2 (zh)
TW (1) TWI412132B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI458097B (zh) * 2012-12-12 2014-10-21 Beyond Innovation Tech Co Ltd 溝渠式閘極金氧半場效電晶體及其製造方法
CN103872125A (zh) * 2012-12-18 2014-06-18 硕颉科技股份有限公司 沟道式栅极金属氧化物半导体场效晶体管及其制造方法
WO2014115280A1 (ja) * 2013-01-24 2014-07-31 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
US20150118810A1 (en) * 2013-10-24 2015-04-30 Madhur Bobde Buried field ring field effect transistor (buf-fet) integrated with cells implanted with hole supply path
JP6563639B2 (ja) * 2014-11-17 2019-08-21 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP2020009898A (ja) * 2018-07-06 2020-01-16 トヨタ自動車株式会社 半導体装置
CN110797412A (zh) * 2019-10-22 2020-02-14 龙腾半导体有限公司 Sgt mosfet结构及其工艺制造方法
US20210384346A1 (en) * 2020-06-03 2021-12-09 Nami MOS CO., LTD. Shielded gate trench mosfet having super junction surrounding lower portion of trenched gates

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6433385B1 (en) * 1999-05-19 2002-08-13 Fairchild Semiconductor Corporation MOS-gated power device having segmented trench and extended doping zone and process for forming same
US20060214222A1 (en) * 2003-05-20 2006-09-28 Ashok Challa Power semiconductor devices and methods of manufacture

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6818939B1 (en) * 2003-07-18 2004-11-16 Semiconductor Components Industries, L.L.C. Vertical compound semiconductor field effect transistor structure
WO2005036650A2 (en) * 2003-10-08 2005-04-21 Toyota Jidosha Kabushiki Kaisha Insulated gate type semiconductor device and manufacturing method thereof
US20090085107A1 (en) * 2007-09-28 2009-04-02 Force-Mos Technology Corp. Trench MOSFET with thick bottom oxide tub

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6433385B1 (en) * 1999-05-19 2002-08-13 Fairchild Semiconductor Corporation MOS-gated power device having segmented trench and extended doping zone and process for forming same
US20060214222A1 (en) * 2003-05-20 2006-09-28 Ashok Challa Power semiconductor devices and methods of manufacture

Also Published As

Publication number Publication date
US20100155840A1 (en) 2010-06-24
TW201025602A (en) 2010-07-01
US8247868B2 (en) 2012-08-21

Similar Documents

Publication Publication Date Title
TWI412132B (zh) 功率金氧半場效電晶體及其製造方法
CN104716177B (zh) 一种改善漏电的射频ldmos器件的制造方法
CN102184944B (zh) 一种横向功率器件的结终端结构
CN102386211B (zh) Ldmos器件及其制造方法
CN101261992A (zh) 一种功率沟槽式mos场效应管及其制造方法
US11264269B1 (en) Method of manufacturing trench type semiconductor device
CN102931090A (zh) 一种超结mosfet的制造方法
CN102254828A (zh) 具有反向快速恢复特性的超结结构半导体器件制造方法
CN104617149A (zh) 隔离型nldmos器件及其制造方法
CN201163629Y (zh) 带有多晶硅场板的功率mos场效应管
CN102130176B (zh) 一种具有缓冲层的soi超结ldmos器件
CN203456470U (zh) 一种超结mosfet器件
CN100589246C (zh) 带有多晶硅场板的功率mos场效应管及其制造方法
CN104157689A (zh) 一种具有自隔离的半导体结构
CN103117309A (zh) 一种横向功率器件结构及其制备方法
CN103137689A (zh) 一种具有超结沟槽mos结构的半导体装置及其制造方法
TW201409692A (zh) 半導體裝置及其製造方法
CN104576731B (zh) 一种射频ldmos器件及其制造方法
US11444167B2 (en) Method of manufacturing trench type semiconductor device
CN204179086U (zh) 一种具有自隔离的半导体结构
CN101834208A (zh) 一种低导通电阻的功率mos场效应管及制造方法
CN205564757U (zh) 一种超低功耗半导体功率器件
CN211017082U (zh) 一种超结型mosfet器件
CN105097545A (zh) 一种沟槽型vdmos器件及其制造方法
CN101770956B (zh) 功率金属氧化物半导体场效应晶体管及其制造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees