CN117438318B - 一种半导体器件及其制备方法 - Google Patents

一种半导体器件及其制备方法 Download PDF

Info

Publication number
CN117438318B
CN117438318B CN202311745396.8A CN202311745396A CN117438318B CN 117438318 B CN117438318 B CN 117438318B CN 202311745396 A CN202311745396 A CN 202311745396A CN 117438318 B CN117438318 B CN 117438318B
Authority
CN
China
Prior art keywords
field plate
layer
etching
substrate
interlayer dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311745396.8A
Other languages
English (en)
Other versions
CN117438318A (zh
Inventor
肖莉红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rongxin Semiconductor Huai'an Co ltd
Original Assignee
Rongxin Semiconductor Huai'an Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rongxin Semiconductor Huai'an Co ltd filed Critical Rongxin Semiconductor Huai'an Co ltd
Priority to CN202311745396.8A priority Critical patent/CN117438318B/zh
Publication of CN117438318A publication Critical patent/CN117438318A/zh
Application granted granted Critical
Publication of CN117438318B publication Critical patent/CN117438318B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种半导体器件及其制备方法，方法包括：提供衬底，衬底上形成有栅极结构，衬底中形成有源区和漏区，漏区上形成有场氧化层，场氧化层上形成有阻挡层，阻挡层上形成有层间介电层；刻蚀层间介电层和阻挡层以形成场板刻蚀结构，场板刻蚀结构露出场氧化层并具有第一部分和第二部分；刻蚀场板刻蚀结构的第二部分的侧壁，以使第二部分的底部宽度大于第一部分的底部宽度；形成导电材料，填充场板刻蚀结构以形成场板。本发明的方案通过形成场板刻蚀结构后再刻蚀场板刻蚀结构的第二部分的侧壁，以使第二部分的底部宽度大于第一部分的底部宽度，再填充导电材料以形成场板，能够根据需求灵活地调整场板的底部宽度，提高了器件性能与产品良率。

Description

一种半导体器件及其制备方法
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制备方法。
背景技术
随着集成电路的不断发展，为了节省面积，往往在同一衬底上同时制备多种器件，例如，在BCD（Bipolar-CMOS-DMOS）工艺中，能够在同一衬底上制备双极管（Bipolar）、互补金属氧化物半导体（CMOS）和扩散金属氧化物半导体（DMOS）。BCD工艺广泛应用于电源管理、显示驱动、电极驱动、汽车电子、工业控制等领域，并主要朝着高压、高功率与高密度等方向发展。
在横向扩散金属氧化物半导体（LDMOS）器件的工艺制程中，往往在晶体管的表面形成一个厚的N型区域，被称为“场板”，其特点在于：1、高电压承受能力，从而实现高功率放大，可以通过增加场板的掺杂浓度和增加场板的宽度（尤其是底部宽度）弱化漂移区的表面电场来实现；2、漂移区（Drift）具有低电阻特性，从而使得LDMOS器件在高功率应用中具有较低的导通电阻（Rdson），从而减少了功率和热耗；其低电阻和高热导性，又能够有效分散热量，使器件具有良好的热稳定性。
然而，在实际工艺过程中，须刻蚀一层或多层层间介电层及刻蚀停止层，形成（俯视）呈细长条状或孔阵列状的场板结构，但场板的形貌与关键尺寸均匀性和一致性难以保证，从而导致对漂移区表面电场的控制能力不均匀性与不一致性，进而导致器件一致性变差、可靠性下降、产品良率降低。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
针对目前存在的问题，本发明一方面提供一种半导体器件的制备方法，包括：
提供衬底，在所述衬底的表面上形成有栅极结构，在所述衬底中形成有自所述衬底的表面延伸至所述衬底中的源区和漏区，所述源区和漏区分别位于所述栅极结构的两侧，在所述漏区上形成有场氧化层，在所述场氧化层上形成有阻挡层，在所述阻挡层上形成有层间介电层；
刻蚀所述层间介电层和所述阻挡层以形成场板刻蚀结构，所述场板刻蚀结构露出所述场氧化层，所述场板刻蚀结构具有位于所述层间介电层中的第一部分和位于所述阻挡层中或穿透所述阻挡层的第二部分；
刻蚀所述场板刻蚀结构的第二部分的侧壁，以使所述场板刻蚀结构的第二部分的底部宽度大于所述场板刻蚀结构的第一部分的底部宽度；
形成导电材料，所述导电材料填充所述场板刻蚀结构以形成场板。
示例性地，所述场氧化层还覆盖所述栅极结构靠近所述漏区的部分表面。
示例性地，所述阻挡层的材质包括氮化物层，所述层间介电层的材质包括氧化物层。
示例性地，所述刻蚀所述层间介电层和所述阻挡层以形成场板刻蚀结构，包括：
在所述层间介电层上形成图案化的掩膜层；
以所述掩膜层为掩膜刻蚀所述层间介电层和所述阻挡层，以形成所述场板刻蚀结构；
去除所述掩膜层。
示例性地，采用化学刻蚀工艺来刻蚀所述场板刻蚀结构的第二部分的侧壁，以使所述场板刻蚀结构的第二部分的底部宽度大于所述场板刻蚀结构的第一部分的底部宽度。
示例性地，所述化学刻蚀工艺包括湿法刻蚀工艺。
示例性地，所述湿法刻蚀工艺的刻蚀溶液包括热磷酸。
示例性地，所述化学刻蚀工艺包括干法刻蚀工艺。
示例性地，所述干法刻蚀工艺的刻蚀气体包括氟化碳和/或四氟化硅。
示例性地，在形成所述场板刻蚀结构之前，或者在形成所述场板刻蚀结构之后，或者在形成所述场板刻蚀结构的同时，所述方法还包括：
刻蚀形成分别露出所述栅极结构、所述源区和所述漏区的表面的接触孔。
示例性地，所述方法还包括：通过导电材料填充所述接触孔，以形成接触插塞。
本发明另一方面提供一种半导体器件，包括：
衬底；
栅极结构，位于所述衬底的表面上；
源区与漏区，自所述衬底的表面延伸至所述衬底中，且位于所述栅极结构的两侧；
场氧化层，覆盖所述漏区；
阻挡层，位于所述场氧化层上；
层间介电层，位于所述阻挡层上；
场板刻蚀结构，贯穿所述层间介电层与所述阻挡层并露出所述场氧化层，所述场板刻蚀结构具有位于所述层间介电层中的第一部分和位于所述阻挡层中或穿透所述阻挡层的第二部分，所述第二部分的底部宽度大于所述第一部分的底部宽度；
场板，所述场板填充所述场板刻蚀结构，所述场板包括导电材料。
示例性地，所述场氧化层还覆盖所述栅极结构靠近所述漏区的部分表面。
本发明实施例的半导体器件及其制备方法，在形成场板刻蚀结构后再刻蚀场板刻蚀结构的第二部分的侧壁，以使场板刻蚀结构的第二部分的底部宽度大于第一部分的底部宽度，再填充导电材料以形成场板，从而能够根据需求灵活地调整场板的底部宽度，使得能够保证场板的形貌与关键尺寸均匀性和一致性，进而提高了器件性能与产品良率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了本发明一具体实施例方式的半导体器件的制备方法的流程图；
图2A-图2I示出了本发明一具体实施例方式的半导体器件的制备方法依次实施所获得的半导体器件的剖面示意图。
具体实施方式
接下来，将结合附图更加完整地描述本发明，附图中示出了本发明的实施例。但是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、 第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该规格书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
除非另外定义，在此使用的所有术语(包括技术和科学术语)具有与本发明领域的普通技术人员所通常理解的相同的含义。还将理解，诸如普通使用的字典中所定义的术语应当理解为具有与它们在相关领域和/或本规格书的环境中的含义一致的含义，而不能在理想的或过度正式的意义上解释，除非这里明示地这样定义。
为了彻底理解本发明，将在下列的描述中提出详细步骤以及结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
相关技术中，场板结构指的是在平面结界面上覆盖一层氧化层和场板，场板一般为金属材质，通过对场板施加偏压，使得漂移区的平均电场增加，从而能够减小电场峰值，进而达到抑制热载流子效应与提高击穿电压等目的。
在BCD工艺中，往往需要在LDMOS的漏端形成场板结构，以提高LDMOS的击穿电压，同时，LDMOS中还需要形成接触孔来引出源漏区以及栅极结构。一般来说，场板与接触孔的目标关键尺寸不同，场板的底部宽度范围为200nm-1200nm，例如场板的底部宽度可以是220nm、230 nm、240 nm、245nm、250 nm、260 nm、1um、1.2um等，而接触孔的底部宽度范围为160nm-200nm，例如接触孔的底部宽度可以是160nm、170 nm、180 nm、185 nm等。
在相关技术中，一般会采用相同工艺形成容纳场板的场板刻蚀结构与接触孔，例如，形成掩膜层，并以掩膜层为掩膜进行刻蚀以形成容纳场板的场板刻蚀结构与接触孔，而为了保证接触孔的形貌与关键尺寸满足需求，会导致形成的容纳场板的场板刻蚀结构的关键尺寸难以满足需求，进而导致后续填充场板刻蚀结构的场板的形貌与关键尺寸难以保证，场板的底部宽度难以满足需求，从而导致对漂移区表面电场的控制能力不均匀性与不一致性，进而导致难以保证器件的工作电压与耐压性能，并导致器件一致性变差、可靠性下降以及产品良率降低。
因此，鉴于前述技术问题的存在，本发明提出一种半导体器件的制备方法，如图1所示，其主要包括以下步骤：
步骤S1，提供衬底，在所述衬底的表面上形成有栅极结构，在所述衬底中形成有自所述衬底的表面延伸至所述衬底中的源区和漏区，所述源区和漏区分别位于所述栅极结构的两侧，在所述漏区上形成有场氧化层，在所述场氧化层上形成有阻挡层，在所述阻挡层上形成有层间介电层；
步骤S2，刻蚀所述层间介电层和所述阻挡层以形成场板刻蚀结构，所述场板刻蚀结构露出所述场氧化层，所述场板刻蚀结构具有位于所述层间介电层中的第一部分和位于所述阻挡层中或穿透所述阻挡层的第二部分；
步骤S3，刻蚀所述场板刻蚀结构的第二部分的侧壁，以使所述场板刻蚀结构的第二部分的底部宽度大于所述场板刻蚀结构的第一部分的底部宽度；
步骤S4，形成导电材料，所述导电材料填充所述场板刻蚀结构以形成场板。
本发明的半导体器件的制备方法，在形成场板刻蚀结构后再刻蚀场板刻蚀结构的第二部分的侧壁，以使场板刻蚀结构的第二部分的底部宽度大于第一部分的底部宽度，再填充导电材料以形成场板，使得能够保证场板的形貌与关键尺寸均匀性和一致性，从而能够根据需求灵活地调整场板的底部宽度，进而提高了器件性能与产品良率。
实施例一
下面，参考图1至图2I对本发明的半导体器件的制备方法做详细描述，其中，图1示出了本发明一具体实施例方式的半导体器件的制备方法的流程图，图2A-2I示出了本发明一具体实施例方式的半导体器件的制备方法依次实施所获得的半导体器件的剖面示意图。
示例性地，本发明的半导体器件的制备方法包括以下步骤：
首先，执行步骤S1，提供衬底，在所述衬底的表面上形成有栅极结构，在所述衬底中形成有自所述衬底的表面延伸至所述衬底中的源区和漏区，所述源区和漏区分别位于所述栅极结构的两侧，在所述漏区上形成有场氧化层，在所述场氧化层上形成有阻挡层，在所述阻挡层上形成有层间介电层。具体地，如图2E所示，衬底200的表面上形成有栅极结构201，在衬底200中形成有自衬底200的表面延伸至衬底200中的源区202和漏区203，源区202和漏区203分别位于栅极结构201的两侧，在漏区203上形成有场氧化层204，在场氧化层204上形成有阻挡层205，在阻挡层205上形成有层间介电层206。示例性地，在衬底200上还可形成有栅氧化层，以起到将栅极结构201隔离的作用。
在一个示例中，衬底200为体硅衬底，其可以包括以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP、InGaAs或者其它III/V化合物半导体，或者衬底200还可以包括绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）或绝缘体上锗（GeOI）等。虽然在此描述了可以形成衬底200的材料的几个示例，但是可以作为衬底200的任何材料均落入本发明的精神和范围。
示例性地，衬底200包括半导体基底以及形成于半导体基底上的外延层。可选地，半导体基底和外延层可以具有相同的导电类型。示例性地，半导体基底和外延层可以具有不同的掺杂浓度，例如外延层的掺杂浓度可以低于半导体基底的掺杂浓度，可选地，外延层可以作为本发明的半导体器件的漂移区，漂移区的存在能够提高器件的击穿电压并起到缓冲作用，同时可以减小源、漏极之间的寄生电容。
在一个示例中，可以通过离子注入工艺来形成源区202和漏区203，并紧接着进行快速升温退火工艺，利用900摄氏度至1050摄氏度的高温来活化源区202和漏区203内的掺杂质，并同时修补在各离子注入工艺中受损的半导体衬底表面的晶格结构。示例性地，源区202和漏区203具有相同的导电类型，并和衬底200具有不同的导电类型，例如，衬底200为P型导电类型，源区202和漏区203为N型导电类型；或者，衬底200为N型导电类型，源区202和漏区203为P型导电类型。
在一个示例中，如图2E所示，栅极结构201包括栅极层和位于栅极层的两侧的侧墙。示例性地，栅极层由多晶硅材料组成，一般也可使用金属、金属氮化物、金属硅化物或类似化合物作为栅极层的材料。示例性地，侧墙的材质包括氮化硅、氧化硅或者氮氧化硅等绝缘材质。随着器件尺寸的进一步变小，器件的沟道长度越来越小，侧墙的作用在于提高形成的晶体管的沟道长度，减小短沟道效应和由于短沟道效应引起的热载流子效应。示例性地，侧墙可以为单层结构或多层结构，例如，侧墙可以为单层的二氧化硅结构，还可以为二氧化硅和氮化硅的双层结构，还可以为双层二氧化硅与单层氮化硅的三层结构，本申请对此不进行限制。可以采用本领域常用的各种沉积方法来形成位于栅极层两侧的侧墙，例如可以是通过化学气相沉积（CVD）法来形成侧墙。
在一个示例中，如图2E所示，场氧化层204还覆盖栅极结构201的靠近漏区203的部分表面，例如，场氧化层204可以覆盖漏区203的至少部分表面并延伸覆盖栅极结构201的靠近漏区203的部分表面。
在一个示例中，可以采用如图2A至图2D所示的步骤来形成如图2E所示的半导体器件的结构。
具体地，首先如图2A所示，提供衬底200，在衬底200的表面上形成有栅极结构201；在衬底200中形成有自衬底200的表面延伸至衬底200中的源区202和漏区203，其中，源区202和漏区203分别位于栅极结构201的两侧；在栅极结构201上还形成有场氧化层204，场氧化层204还覆盖衬底200的部分表面，例如，场氧化层覆盖源区202和漏区203的表面，更进一步，通过毯式沉积方法沉积氧化物覆盖整个衬底的表面以及栅极结构201的表面。接着，在场氧化层204上形成阻挡层205。示例性地，可以采用本领域技术人员熟知的任意适合的沉积方法形成场氧化层204与阻挡层205。
接着，如图2B所示，在阻挡层205上形成图案化的掩膜层，该图案化的掩膜层露出阻挡层205靠近源区202的部分表面。示例性地，该掩膜层包括光刻胶层。
接着，如图2C所示，以该掩膜层为掩膜刻蚀阻挡层205与场氧化层204，以去除部分阻挡层205与部分场氧化层204，并露出栅极结构201靠近源区202的部分表面和衬底200的部分表面，具体地，还露出源区202，并保留覆盖栅极结构201靠近漏区203的部分表面的部分场氧化层204和覆盖漏区203的表面的部分场氧化层204。在该步骤中可以选用干法刻蚀，包括但不限于反应离子刻蚀（RIE）、离子束刻蚀、等离子体刻蚀等刻蚀工艺。
接着，如图2D所示，在露出的衬底200的表面上、露出的栅极结构201的表面上以及阻挡层205上形成层间介电层206，层间介电层206覆盖半导体衬底的整个表面。可选地，在形成层间介电层206之前，可以先形成刻蚀停止层，再在刻蚀停止层上形成层间介电层206。示例性地，可以采用本领域常用的各种沉积方法来形成层间介电层206，例如可以是通过化学气相沉积（CVD）法、物理气相沉积（PVD）法或原子层沉积（ALD）法等形成的。示例性地，刻蚀停止层的材质包括氮化物层。示例性地，刻蚀停止层具有和阻挡层205相同的材质，当形成有刻蚀停止层时，阻挡层205和其上的刻蚀停止层可以共同起到阻挡层的作用。
最后，对图2D所示出的层间介电层206进行平坦化处理得到如图2E所示出的半导体器件的结构。示例性地，该平坦化方法的非限制性实例包括机械平坦化方法和化学机械抛光平坦化方法。
在执行完步骤S1之后，执行步骤S2，刻蚀所述层间介电层和所述阻挡层以形成场板刻蚀结构，所述场板刻蚀结构露出所述场氧化层，所述场板刻蚀结构具有位于所述层间介电层中的第一部分和位于所述阻挡层中或穿透所述阻挡层的第二部分。
在一个示例中，如图2G所示，刻蚀层间介电层206和阻挡层205以形成场板刻蚀结构207，场板刻蚀结构207露出场氧化层204，具体地，场板刻蚀结构207露出位于衬底200的表面上的场氧化层204的至少部分表面，例如露出漏区和栅极结构之间的漂移区上的场氧化层204的至少部分表面。示例性地，可以选用干法刻蚀工艺来刻蚀层间介电层206和阻挡层205以形成场板刻蚀结构207，包括但不限于反应离子刻蚀（RIE）、离子束刻蚀、等离子体刻蚀等刻蚀工艺。示例性地，当采用干法刻蚀工艺时，得到的场板刻蚀结构207会呈现出倒梯形的形状，即场板刻蚀结构207的宽度自开口处向内逐渐减小。示例性地，场板刻蚀结构207（俯视）呈长条状或孔阵列状。
在一个示例中，在形成场板刻蚀结构207之前，或者在形成场板刻蚀结构207之后，或者在形成场板刻蚀结构207的同时，本申请的方法还包括：刻蚀形成分别露出栅极结构201、源区202和漏区203的表面的接触孔（未示出）。示例性地，可以通过刻蚀层间介电层206与刻蚀停止层以形成露出栅极结构201的栅极层的表面的接触孔；以及通过刻蚀层间介电层206与刻蚀停止层以形成露出源区202的表面的接触孔；以及通过刻蚀层间介电层206、刻蚀停止层、阻挡层205与场氧化层204以形成露出漏区203的表面的接触孔。
在一个示例中，如图2F至图2G所示，刻蚀层间介电层206和阻挡层205以形成场板刻蚀结构207，包括：如图2F所示，在层间介电层206上形成图案化的掩膜层208；以掩膜层208为掩膜刻蚀层间介电层206与阻挡层205，以形成如图2G所示出的场板刻蚀结构207；最后，去除掩膜层208，该掩膜层208可以为光刻胶或者其他适合的能够用作掩膜的材料。
接着，执行步骤S3，刻蚀所述场板刻蚀结构的第二部分的侧壁，以使所述场板刻蚀结构的第二部分的底部宽度大于所述场板刻蚀结构的第一部分的底部宽度。
在一个示例中，如图2H所示，刻蚀场板刻蚀结构207的第二部分的侧壁，以使场板刻蚀结构207的第二部分的底部宽度大于场板刻蚀结构207的第一部分的底部宽度，从而使得场板刻蚀结构207经过中心轴的截面大体呈现倒“T”形的形状。其中，场板刻蚀结构207各部分的宽度指的是场板刻蚀结构207各部分的截面的宽度，该截面经过场板刻蚀结构207的中心轴，例如当场板刻蚀结构207为圆台形或圆柱形时，场板刻蚀结构207各部分的宽度指的是场板刻蚀结构207各部分的直径。示例性地，场板刻蚀结构207用于容纳后续制备工艺中形成的场板，该场板刻蚀结构207往往会和露出源区202的表面、漏区203的表面以及栅极结构201的栅极层的表面的接触孔（未示出）采用相同工艺形成，而为了保证接触孔的形貌与关键尺寸满足需求，会导致形成的场板刻蚀结构207的形貌与关键尺寸无法满足需求，例如，会导致形成的场板刻蚀结构207的底部宽度小于需求的底部宽度，从而导致后续填充的场板的底部宽度小于需求的底部宽度，进而导致器件的工作电压与耐压性能无法保证，而本申请中通过再次刻蚀场板刻蚀结构207的第二部分，能够简单地通过控制刻蚀时间来拓宽场板刻蚀结构207的底部宽度，以使后续在场板刻蚀结构207中填充的场板的底部宽度满足需求。示例性地，刻蚀后的场板刻蚀结构207的第二部分的底部宽度还大于场板刻蚀结构207的第一部分的顶部宽度。例如，刻蚀后的场板刻蚀结构207的第二部分的底部宽度范围为200nm-1200nm，例如场板的底部宽度可以是220nm、230 nm、240 nm、245nm、250 nm、260nm、1um、1.2um等。
在一个示例中，当在阻挡层205上形成有刻蚀停止层时，由于刻蚀停止层具有和阻挡层205相同的材质，所以在刻蚀场板刻蚀结构207的第二部分的侧壁时，场板刻蚀结构207位于刻蚀停止层中的部分的侧壁也会被刻蚀。示例性地，在刻蚀场板刻蚀结构207的第二部分的侧壁时，还可以刻蚀露出栅极结构201的表面的接触孔和露出源区202的表面的接触孔的位于刻蚀停止层中的部分的侧壁，以及刻蚀露出漏区203的表面的接触孔的位于刻蚀停止层与阻挡层205中的部分的侧壁。
在一个示例中，采用化学刻蚀工艺来刻蚀场板刻蚀结构207的第二部分的侧壁以使场板刻蚀结构207的第二部分的底部宽度大于场板刻蚀结构207的第一部分的底部宽度。
在一个示例中，化学刻蚀工艺包括湿法刻蚀工艺，即采用湿法刻蚀工艺来刻蚀场板刻蚀结构207的第二部分的侧壁以使场板刻蚀结构207的第二部分的底部宽度大于场板刻蚀结构207的第一部分的底部宽度。示例性地，由于场板刻蚀结构207的第二部分位于阻挡层205中，场板刻蚀结构的第一部分位于层间介电层206中，且场板刻蚀结构207露出场氧化层204，所以可以采用对阻挡层205具有更高的刻蚀选择比的刻蚀溶液剂来刻蚀场板刻蚀结构207的第二部分的侧壁，即采用的刻蚀溶液对阻挡层205相比对层间介电层206以及场氧化层204具有更高的刻蚀选择比，或者说，采用的刻蚀溶液对阻挡层205的刻蚀速率应大于对层间介电层206以及场氧化层204的刻蚀速率。在该实施例中，湿法刻蚀工艺的刻蚀溶液包括热磷酸。示例性地，通过形成倒“T”形的场板，能够在不改变相关技术中作为刻蚀形成接触孔与容纳场板的场板刻蚀结构的掩膜的掩膜层的尺寸与形貌的情况下，通过刻蚀场板刻蚀结构的第二部分来调整场板的底部宽度。具体地，可以采用湿法刻蚀工艺来刻蚀场板刻蚀结构的第二部分并通过控制湿法刻蚀的刻蚀时间来调整场板的底部宽度，其中，通过刻蚀时间管控场板的底部宽度的制程更加容易，场板的底部宽度也更容易控制。
示例性地，阻挡层205的材质包括氮化物层，例如氮化硅层，层间介电层206的材质包括氧化物层，例如二氧化硅层，且场氧化层204的材质也为氧化物层，当刻蚀溶液为热磷酸时，热磷酸会腐蚀材质为氮化物层的阻挡层205，且热磷酸几乎不腐蚀材质为氧化物层的层间介电层206与场氧化层204，使得只会刻蚀场板刻蚀结构207的第二部分的侧壁，而不会损伤层间介电层206与场氧化层204。示例性地，阻挡层205还可以包括高应力材料，例如高应力的氮化硅，高应力材料具有较大的晶格应力，能够改善负偏置温度不稳定性（NegativeBias Temperature Instability，NBTI）。在一些实施例中，当在形成层间介电层之前形成有刻蚀停止层时，则刻蚀停止层也可以为高应力材料，例如高应力的氮化硅层。可选地，高应力氮化硅层的应力大于等于1.5GPa，或者也可以是其他适合的高应力数值范围。
在一个示例中，化学刻蚀工艺包括干法刻蚀工艺，即采用干法刻蚀工艺来刻蚀场板刻蚀结构207的第二部分的侧壁以使场板刻蚀结构207的第二部分的底部宽度大于场板刻蚀结构207的第一部分的底部宽度。在该实施例中，干法刻蚀工艺的刻蚀气体包括氟化碳和/或四氟化硅。示例性地，阻挡层205的材质包括氮化物层，例如氮化硅层，层间介电层206的材质包括氧化物层，例如二氧化硅层，且场氧化层204的材质也为氧化物层，而氟化碳和/或四氟化硅的刻蚀气体对氮化物具有更高的刻蚀选择比，即以氟化碳和/或四氟化硅作为刻蚀气体只会刻蚀氮化物材质的阻挡层205，使得只会刻蚀场板刻蚀结构207的第二部分的侧壁，而不会损伤层间介电层206与场氧化层204。
最后，执行步骤S4，形成导电材料，所述导电材料填充所述场板刻蚀结构以形成场板。具体地，如图2I所示，在场板刻蚀结构207中填充导电材料以形成场板209，因为先前刻蚀场板刻蚀结构207的第二部分的侧壁使得场板刻蚀结构207的第二部分的宽度增加，使得此时形成的场板209的底部宽度满足需求。在一些实施例中，由于经过场板刻蚀结构207的中心轴的截面大体呈现倒“T”形的形状，那么场板的截面也就大体呈倒“T”形的形状。示例性地，场板209的材质可以为钨。示例性地，场板209与场板209下方的场氧化层204能够形成场板结构，通过对场板209施加偏压，可以使衬底200中的漂移区的平均电场增加，减小电场峰值，从而达到抑制热载流子效应、提高击穿电压等目的。
示例性地，本申请的方法还包括：向之前形成的分别露出源区202的表面、漏区203的表面以及栅极结构201的栅极层的表面的接触孔中填充导电材料以形成接触插塞，即通过导电材料填充接触孔以形成接触插塞，以分别引出源区202、漏区203与栅极结构201。示例性地，向接触孔中填充导电材料以形成接触插塞的步骤与向场板刻蚀结构207中填充导电材料以形成场板209的步骤可以同时或先后进行，本申请对此不进行限制。
导电材料可以包括金属材料，或者其他任意具有导电性的材料，金属材料可以包括以下金属材料中的一种或多种：W、Cu、Ag、Pt、Al，或者其他适合的金属材料。在一些实施例中，金属材料包括W。
至此完成了对本发明的半导体器件的制备方法的关键步骤的描述，对于完整的半导体器件的制备还可以包括其他的步骤，在此不做一一赘述，值得一提的是上述步骤顺序在不冲突的前提下可以进行调整。
综上，本发明实施例的半导体器件的制备方法，在形成场板刻蚀结构后再刻蚀场板刻蚀结构的第二部分的侧壁，以使场板刻蚀结构的第二部分的底部宽度大于第一部分的底部宽度，并能够通过控制刻蚀时间来灵活地调整场板刻蚀结构的第二部分的宽度大小，再在场板刻蚀结构中填充导电材料以形成场板，从而能够根据需求灵活地调整场板的底部宽度，使得能够保证场板的形貌与关键尺寸均匀性和一致性，使得器件的工作电压和耐压性能能够满足需求进而提高了器件性能与产品良率。
实施例二
本发明还提供一种半导体器件，该半导体器件由前述实施例一中的方法制备获得。具体地，如图2I所示，该半导体器件包括：
衬底200；
栅极结构201，位于衬底200的表面上；
源区202与漏区203，自衬底200的表面延伸至衬底200中，且位于栅极结构201的两侧；
场氧化层204，覆盖漏区203；
阻挡层205，位于场氧化层204上；
层间介电层206，位于阻挡层205上；
场板刻蚀结构207，贯穿层间介电层206与阻挡层205并露出场氧化层204，场板刻蚀结构207具有位于层间介电层206中的第一部分和位于阻挡层205中或穿透阻挡层205的第二部分，第二部分的底部宽度大于第一部分的底部宽度；
场板209，场板209填充场板刻蚀结构207，场板209包括导电材料。
由于本申请的器件采用前述的方法制备获得，因此和前述方法具有相同的优点。
在一个示例中，向场板刻蚀结构207中填充导电材料以形成场板209。示例性地，场板209的材质可以为钨。示例性地，场板209与场板209下方的场氧化层204能够形成场板结构，通过对场板209施加偏压，可以使衬底200中的漂移区的平均电场增加，减小电场峰值，从而达到抑制热载流子效应、提高击穿电压等目的。
在一个示例中，本申请的半导体器件还包括分别引出源区202、漏区203与栅极结构201的接触插塞（未示出）。
在一个示例中，衬底200为体硅衬底，其可以包括以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP、InGaAs或者其它III/V化合物半导体，或者衬底200还可以包括绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）或绝缘体上锗（GeOI）等。虽然在此描述了可以形成衬底200的材料的几个示例，但是可以作为衬底200的任何材料均落入本发明的精神和范围。
示例性地，衬底200包括半导体基底以及形成于半导体基底上的外延层。可选地，半导体基底和外延层可以具有相同的导电类型。示例性地，半导体基底和外延层可以具有不同的掺杂浓度，例如外延层的掺杂浓度可以低于半导体基底的掺杂浓度，可选地，外延层可以作为本发明的半导体器件的漂移区，漂移区的存在能够提高器件的击穿电压并起到缓冲作用，同时可以减小源、漏极之间的寄生电容。
在一个示例中，可以通过离子注入工艺来形成源区202和漏区203，并紧接着进行快速升温退火工艺，利用900摄氏度至1050摄氏度的高温来活化源区202和漏区203内的掺杂质，并同时修补在各离子注入工艺中受损的半导体衬底表面的晶格结构。示例性地，源区202和漏区203具有相同的导电类型，并和衬底200具有不同的导电类型，例如，衬底200为P型导电类型，源区202和漏区203为N型导电类型；或者，衬底200为N型导电类型，源区202和漏区203为P型导电类型。
在一个示例中，如图2I所示，场氧化层204还覆盖栅极结构201的靠近漏区203的部分表面，例如，场氧化层204可以覆盖漏区203的至少部分表面并延伸覆盖栅极结构201的靠近漏区203的部分表面。
在一个示例中，阻挡层205的材质包括氮化物层，例如氮化硅层，层间介电层206的材质包括氧化物层，例如二氧化硅层。在一些实施例中，在层间介电层206的下方、阻挡层205的上方还形成有刻蚀停止层。
至此完成了对本发明的半导体器件的结构的介绍，对于完整的器件还可能包括其他的组成结构，在此不做一一赘述。
综上，本发明实施例的半导体器件，场板刻蚀结构的第二部分的底部宽度大于第一部分的底部宽度，在场板刻蚀结构中填充有场板，从而使得场板的底部宽度能够满足需求，使得能够保证场板的形貌与关键尺寸均匀性和一致性，进而使得器件的工作电压和耐压性能能够满足需求，提高了器件性能与产品良率。
实施例三
本发明另一实施例中还提供了一种电子装置，包括前述的半导体器件。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括所述半导体器件的中间产品。本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。
尽管本文中描述了多个实施例，但是应该理解，本领域技术人员可以想到多种其他修改和实施例，他们都将落入本发明公开的构思的精神和范围内。更特别地，在本发明公开、附图、以及所附权利要求的范围内，可以在主题的结合排列的排列方式和/或组成部分方面进行各种修改和改变。除了组成部分和/或排列方式的修改和改变以外，可替换方式的使用对于本领域技术人员来说也是显而易见的选择。

Claims (13)

1.一种半导体器件的制备方法，其特征在于，所述方法包括：
提供衬底，在所述衬底的表面上形成有栅极结构，在所述衬底中形成有自所述衬底的表面延伸至所述衬底中的源区和漏区，所述源区和漏区分别位于所述栅极结构的两侧，在所述漏区上形成有场氧化层，在所述场氧化层上形成有阻挡层，在所述阻挡层上形成有层间介电层；
刻蚀所述层间介电层和所述阻挡层以形成场板刻蚀结构，所述场板刻蚀结构露出所述场氧化层，所述场板刻蚀结构具有位于所述层间介电层中的第一部分和位于所述阻挡层中或穿透所述阻挡层的第二部分；
刻蚀所述场板刻蚀结构的第二部分的侧壁，以使所述场板刻蚀结构的第二部分的底部宽度大于所述场板刻蚀结构的第一部分的底部宽度；
形成导电材料，所述导电材料填充所述场板刻蚀结构以形成场板。
2.根据权利要求1所述的方法，其特征在于，所述场氧化层还覆盖所述栅极结构靠近所述漏区的部分表面。
3.根据权利要求1所述的方法，其特征在于，所述阻挡层的材质包括氮化物层，所述层间介电层的材质包括氧化物层。
4.根据权利要求1所述的方法，其特征在于，所述刻蚀所述层间介电层和所述阻挡层以形成场板刻蚀结构，包括：
在所述层间介电层上形成图案化的掩膜层；
以所述掩膜层为掩膜刻蚀所述层间介电层和所述阻挡层，以形成所述场板刻蚀结构；
去除所述掩膜层。
5.根据权利要求1所述的方法，其特征在于，采用化学刻蚀工艺来刻蚀所述场板刻蚀结构的第二部分的侧壁，以使所述场板刻蚀结构的第二部分的底部宽度大于所述场板刻蚀结构的第一部分的底部宽度。
6.根据权利要求5所述的方法，其特征在于，所述化学刻蚀工艺包括湿法刻蚀工艺。
7.根据权利要求6所述的方法，其特征在于，所述湿法刻蚀工艺的刻蚀溶液包括热磷酸。
8.根据权利要求5所述的方法，其特征在于，所述化学刻蚀工艺包括干法刻蚀工艺。
9.根据权利要求8所述的方法，其特征在于，所述干法刻蚀工艺的刻蚀气体包括氟化碳和/或四氟化硅。
10.根据权利要求1所述的方法，其特征在于，在形成所述场板刻蚀结构之前，或者在形成所述场板刻蚀结构之后，或者在形成所述场板刻蚀结构的同时，所述方法还包括：
刻蚀形成分别露出所述栅极结构、所述源区和所述漏区的表面的接触孔。
11.根据权利要求10所述的方法，其特征在于，所述方法还包括：通过导电材料填充所述接触孔，以形成接触插塞。
12.一种半导体器件，其特征在于，包括：
衬底；
栅极结构，位于所述衬底的表面上；
源区与漏区，自所述衬底的表面延伸至所述衬底中，且位于所述栅极结构的两侧；
场氧化层，覆盖所述漏区；
阻挡层，位于所述场氧化层上；
层间介电层，位于所述阻挡层上；
场板刻蚀结构，贯穿所述层间介电层与所述阻挡层并露出所述场氧化层，所述场板刻蚀结构具有位于所述层间介电层中的第一部分和位于所述阻挡层中或穿透所述阻挡层的第二部分，所述第二部分的底部宽度大于所述第一部分的底部宽度；
场板，所述场板填充所述场板刻蚀结构，所述场板包括导电材料。
13.根据权利要求12所述的半导体器件，其特征在于，所述场氧化层还覆盖所述栅极结构靠近所述漏区的部分表面。
CN202311745396.8A 2023-12-19 2023-12-19 一种半导体器件及其制备方法 Active CN117438318B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311745396.8A CN117438318B (zh) 2023-12-19 2023-12-19 一种半导体器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311745396.8A CN117438318B (zh) 2023-12-19 2023-12-19 一种半导体器件及其制备方法

Publications (2)

Publication Number Publication Date
CN117438318A CN117438318A (zh) 2024-01-23
CN117438318B true CN117438318B (zh) 2024-02-27

Family

ID=89546520

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311745396.8A Active CN117438318B (zh) 2023-12-19 2023-12-19 一种半导体器件及其制备方法

Country Status (1)

Country Link
CN (1) CN117438318B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018040864A1 (zh) * 2016-08-30 2018-03-08 无锡华润上华科技有限公司 半导体器件及其制造方法
CN112635540A (zh) * 2019-10-08 2021-04-09 无锡华润上华科技有限公司 Ldmos器件及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11164970B2 (en) * 2014-11-25 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Contact field plate
KR20190109685A (ko) * 2018-03-16 2019-09-26 매그나칩 반도체 유한회사 반도체 소자 및 이의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018040864A1 (zh) * 2016-08-30 2018-03-08 无锡华润上华科技有限公司 半导体器件及其制造方法
CN112635540A (zh) * 2019-10-08 2021-04-09 无锡华润上华科技有限公司 Ldmos器件及其制备方法

Also Published As

Publication number Publication date
CN117438318A (zh) 2024-01-23

Similar Documents

Publication Publication Date Title
US7541642B2 (en) Semiconductor device with a gate electrode including a pair of polysilicon layers
US8507349B2 (en) Semiconductor device employing fin-type gate and method for manufacturing the same
US10636883B2 (en) Semiconductor device including a gate trench and a source trench
US9276107B2 (en) Semiconductor device having buried gate electrode structures
US20110198726A1 (en) Semiconductor device and manufacturing method thereof
US8084817B2 (en) Semiconductor device and method for fabricating the same
KR100526366B1 (ko) 반도체 장치와 그 제조 방법
CN108155237B (zh) 一种半导体器件及其制造方法和电子装置
CN112825327A (zh) 半导体结构及其形成方法
US20090267140A1 (en) Mosfet structure with guard ring
US8927406B2 (en) Dual damascene metal gate
US7629215B2 (en) Semiconductor device and method of manufacturing the same
US20100237409A1 (en) Semiconductor component
US8188482B2 (en) SiC semiconductor device with self-aligned contacts, integrated circuit and manufacturing method
CN101552292A (zh) 半导体器件及其制造方法
US20130069143A1 (en) Trench type power transistor device and method of fabricating the same
CN110600552B (zh) 具有快速反向恢复特性的功率半导体器件及其制作方法
JP2023162328A (ja) 縦型電界効果トランジスタおよびその形成のための方法
CN114429985B (zh) 具有栅场板结构的横向功率器件及其制备方法
US7923330B2 (en) Method for manufacturing a semiconductor device
CN117438318B (zh) 一种半导体器件及其制备方法
CN101901751A (zh) 半导体元件及其制造方法
KR100929635B1 (ko) 수직형 트랜지스터 및 그의 형성방법
KR20130045104A (ko) 반도체 소자의 제조 방법
CN114078704B (zh) Ldmos器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant