CN117766582A - 半导体装置与其制造方式 - Google Patents
半导体装置与其制造方式 Download PDFInfo
- Publication number
- CN117766582A CN117766582A CN202211128427.0A CN202211128427A CN117766582A CN 117766582 A CN117766582 A CN 117766582A CN 202211128427 A CN202211128427 A CN 202211128427A CN 117766582 A CN117766582 A CN 117766582A
- Authority
- CN
- China
- Prior art keywords
- region
- layer
- effect transistor
- field effect
- junction field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 81
- 238000000034 method Methods 0.000 title claims description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 230000005669 field effect Effects 0.000 claims abstract description 145
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 239000002019 doping agent Substances 0.000 claims abstract description 23
- 125000006850 spacer group Chemical group 0.000 claims description 22
- 238000000137 annealing Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 12
- 239000000463 material Substances 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052785 arsenic Inorganic materials 0.000 description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 6
- 229910010271 silicon carbide Inorganic materials 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
半导体装置包含基板、磊晶层、阱区、源极区、基极区、第一接面场效晶体管区、第二接面场效晶体管区、栅极介电层与栅极层。磊晶层在基板的一侧。阱区在磊晶层中。源极区在阱区中。基极区在阱区中,且相邻源极区。第一接面场效晶体管区相邻于阱区。第二接面场效晶体管区于第一接面场效晶体管区中,第一接面场效晶体管区与第二接面场效晶体管区包含具有第一半导体型的多个掺杂物,其中第二接面场效晶体管区的掺杂浓度比第一接面场效晶体管区的掺杂浓度还高。栅极介电层在磊晶层远离基板的一侧。栅极层在栅极介电层远离磊晶层的一侧。本发明可用于降低半导体装置的接面场效晶体管区的阻值。
Description
技术领域
本发明的一些实施方式是关于一种半导体装置与其制造方式。
背景技术
碳化硅功率晶体管具有高阻隔电压、低导通电阻、高热传导性的特性,使得碳化硅功率晶体管越来越受重视。其中,碳化硅功率晶体管的阻值可由晶体管中的不同元件的阻值组成,例如触点、通道、栅极、接面场效晶体管区、基板的阻值。其中,接面场效晶体管区的阻值占了碳化硅功率晶体管中的阻值的大部分。
发明内容
本发明提供一种半导体装置,包含基板、磊晶层、阱区、源极区、基极区、第一接面场效晶体管区、第二接面场效晶体管区、栅极介电层与栅极层。磊晶层在基板的一侧。阱区在磊晶层中。源极区在阱区中。基极区在阱区中,且相邻源极区。第一接面场效晶体管区相邻于阱区。第二接面场效晶体管区于第一接面场效晶体管区中,第一接面场效晶体管区与第二接面场效晶体管区包含具有第一半导体型的多个掺杂物,其中第二接面场效晶体管区的掺杂浓度比第一接面场效晶体管区的掺杂浓度还高。栅极介电层在磊晶层远离基板的一侧。栅极层在栅极介电层远离磊晶层的一侧。
在一些实施方式中,阱区包含具有第二半导体型的多个掺杂物,且第二半导体型不同于第一半导体型。
在一些实施方式中,阱区包覆源极区的底部与基极区的底部。
在一些实施方式中,第一接面场效晶体管区的底部与第二接面场效晶体管区的底部比阱区的底部还接近基板。
在一些实施方式中,半导体装置还包含第三接面场效晶体管区,相邻于第二接面场效晶体管区,第三接面场效晶体管区包含具有第一半导体型的所述多个掺杂物,该第三接面场效晶体管区的掺杂浓度比第二接面场效晶体管区的掺杂浓度还高。
在一些实施方式中,半导体装置还包含源极触点,接触源极区。
在一些实施方式中,半导体装置还包含漏极电极,在基板的另一侧。
本发明提供一种制造一种半导体装置的方法,包含形成磊晶层于基板上。形成基极区于该磊晶层中。形成牺牲叠层于磊晶层上,牺牲叠层包含第一子层与在第一子层上的第二子层。内缩牺牲叠层的第二子层的侧壁。以牺牲叠层作为遮罩,形成相邻基极区的源极区。再度内缩牺牲叠层的第二子层的侧壁。以牺牲叠层作为遮罩,形成包覆基极区与源极区的阱区。沉积第三子层于牺牲叠层的该第一子层上并围绕第二子层。移除第二子层,并以牺牲叠层为遮罩,形成相邻阱区的第一接面场效晶体管区。形成间隔物于牺牲叠层的第三子层的侧壁。以间隔物为遮罩,形成在第一接面场效晶体管区中的第二接面场效晶体管区。
在一些实施方式中,方法还包含在形成第二接面场效晶体管区后,移除牺牲叠层与间隔物。针对第一接面场效晶体管区与第二接面场效晶体管区执行退火工艺。
在一些实施方式中,方法还包含在执行退火工艺之后,形成介电层于磊晶层上。形成导电层于介电层上。图案化介电层与导电层以形成栅极介电层与栅极层于磊晶层上。
综上所述,本发明的一些实施方式的半导体装置包含不同的掺杂浓度的接面场效晶体管区。当接面场效晶体管区的掺杂浓度在靠近阱区较低,而在中央处较高,且接面场效晶体管区的浓度高于底下的漂移区的掺杂浓度时,可降低半导体装置的接面场效晶体管区的阻值。此外,可避免半导体装置的崩溃电压下降,而使得半导体装置无法承受太大的驱动电压。
附图说明
图1绘示本发明的一些实施方式的半导体元件的横截面视图。
图2至图19绘示本发明的一些实施方式的半导体装置的制造方式的横截面视图。
图20绘示本发明的另一些实施方式的半导体元件的横截面视图。
具体实施方式
本发明的一些实施方式是关于半导体装置的结构与其形成方式。本发明的一些实施方式适用于半导体装置的接面场效晶体管(junction gate field-effect transistor,JFET)区。可针对半导体装置中的接面场效晶体管区进行两步骤的离子植入工艺,使得接面场效晶体管区的掺杂浓度提升,而降低半导体元件的接面场效晶体管区的阻值。此外,接面场效晶体管区的外侧部分的掺杂浓度较低,因此半导体元件的崩溃电压(breakdownvoltage)不会有较大幅地下降,半导体元件便可承受住一定程度的驱动电压。
图1绘示本发明的一些实施方式的半导体装置100的横截面视图。半导体装置100包含基板110、磊晶层120、漂移区121、阱区126、源极区124、基极区122、第一接面场效晶体管区127、第二接面场效晶体管区128、栅极介电层140与栅极层150。
磊晶层120在基板110的一侧。阱区126在磊晶层120中,且在漂移区121上。源极区124在阱区126中。基极区122在源极区124中,且相邻源极区124。第一接面场效晶体管区127相邻于阱区126。第二接面场效晶体管区128于第一接面场效晶体管区127中。基板110、漂移区121、源极区124、第一接面场效晶体管区127与第二接面场效晶体管区128包含具有第一半导体型的多个掺杂物,其中第二接面场效晶体管区128的掺杂浓度比第一接面场效晶体管区127的掺杂浓度还高,且第一接面场效晶体管区127与第二接面场效晶体管区128的掺杂浓度比漂移区121的掺杂浓度还高。基极区122与阱区126包含具有第二半导体型的多个掺杂物,且第二半导体型不同于第一半导体型。在一些实施方式中,第一半导体型可为N型,且第一半导体型的掺杂物可为磷、砷、氮等。第二半导体型可为P型,且第二半导体型的掺杂物可为硼、镓、铝等。栅极介电层140在磊晶层120远离基板110的一侧。栅极层150在栅极介电层140远离磊晶层120的一侧。
半导体装置100还包含介电层160、源极触点170与漏极电极180。介电层160在磊晶层120上。源极触点170接触源极区124。漏极电极180在基板110的另一侧,在此的用语“另一侧”是相对于磊晶层120而言。即,漏极电极180与磊晶层120位于基板110的相对两侧。当导通半导体装置100的栅极层150时,电子流沿着箭头C,从源极触点170经过源极区124、阱区126、第一接面场效晶体管区127、第二接面场效晶体管区128、漂移区121、基板110,并流至漏极电极180。相比于漂移区121,第一接面场效晶体管区127与第二接面场效晶体管区128的掺杂浓度较高,因此第一接面场效晶体管区127与第二接面场效晶体管区128的阻值可降低,进而降低半导体装置100的阻值。此外,为了避免半导体装置100的崩溃电压下降,而使得半导体装置100无法承受太大的驱动电压,第二接面场效晶体管区128的掺杂浓度可设计成比第一接面场效晶体管区127的掺杂浓度还高,即靠近阱区126的第一接面场效晶体管区127比远离阱区126的第二接面场效晶体管区128的掺杂浓度还低。
图2至图19绘示本发明的一些实施方式的半导体装置100的制造方式的横截面视图。参考图2,提供基板110与磊晶层120。基板110为任何适合的基板。在一些实施方式中,基板110可由例如但不限于碳化硅制成。基板110中可掺杂第一半导体型的掺杂剂。举例而言,基板110可为N型重掺杂基板,例如包含磷、砷、氮等N型掺杂物的重度掺杂区域。接着,可在基板110上形成磊晶层120。在一些实施方式中,磊晶层120可由例如但不限于碳化硅制成。磊晶层120中可掺杂第一半导体型的掺杂剂。举例而言,磊晶层120可为N型轻掺杂基板,例如包含磷、砷、氮等N型掺杂物的轻度掺杂区域。即,磊晶层120的掺杂浓度可比基板110的掺杂浓度还低。
参考图3,形成基极区122于磊晶层120中。具体而言,可先在磊晶层120上涂布光阻材料,接着使用不透光的光罩曝光光阻材料,并显影光阻材料,以形成光阻层PR于磊晶层120上,光阻层PR暴露出部分磊晶层120。接着,以光阻层PR为遮罩,执行第二半导体型离子植入工艺,以在磊晶层120中形成基极区122。在一些实施方式中,基极区122可为P型重掺杂区域,例如包含硼、镓、铝等P型掺杂物的重度掺杂区域。在形成基极区122之后,磊晶层120可分为被第二半导体型离子的基极区122与未被第二半导体型离子掺杂的漂移区121,因此,漂移区121仍保持为N型轻掺杂区域。在一些实施方式中,漂移区121的掺杂浓度可在1E16个原子/立方厘米至1E19个原子/立方厘米的范围之内。接着,参考图4,移除光阻层PR。可通过灰化(ashing)、蚀刻等方式来移除光阻层PR。
参考图5,形成牺牲叠层130于磊晶层120上,牺牲叠层130包含第一子层132与在第一子层132上的第二子层134。具体而言,可先在磊晶层120上形成第一子层132,接着在第一子层132上形成第二子层134。第一子层132与第二子层134由不同材料制成,在一些实施方式中,第一子层132由二氧化硅制成,而第二子层134由氮化硅制成。
参考图6,内缩牺牲叠层130的第二子层134的侧壁134S。具体而言,可使用对第二子层134有高蚀刻选择比的湿蚀刻剂。即,可选择容易蚀刻第二子层134而不容易蚀刻第一子层132的湿蚀刻剂,以暴露出下方的第一子层132,且第二子层134于磊晶层120的垂直投影未覆盖基极区122。第二子层134于磊晶层120的垂直投影与基极区122之间具有距离。在此实施方式中,第一子层132仍在原位且未被蚀刻。当第一子层132为二氧化硅,第二子层134为氮化硅时,湿蚀刻剂可为热磷酸。
参考图7,以第二子层134作为遮罩,形成相邻基极区122的源极区124。具体而言,执行第一半导体型离子植入工艺,以在磊晶层120中形成源极区124。在一些实施方式中,源极区124可为N型重掺杂区域,例如包含磷、砷、氮等N型掺杂物的重度掺杂区域。掺杂剂可穿过第一子层132植入至磊晶层120中。源极区124形成于基极区122与第二子层134于磊晶层120的垂直投影之间。
在一些实施方式中,源极区124的掺杂浓度高于漂移区121的掺杂浓度。在一些实施方式中,在形成源极区124时,可在基极区122上形成硬遮罩层,因此在形成源极区124时不会影响基极区122。或者,可在图3中,提升基极区122的掺杂浓度,因此在形成源极区124时,可将基极区122的离子浓度调整至期望的浓度。
参考图8,再度内缩牺牲叠层130的第二子层134的侧壁134S。在一些实施方式中,可使用与图6所述相同的湿蚀刻剂来内缩牺牲叠层130的第二子层134的侧壁134S使得第二子层134于磊晶层120的垂直投影未覆盖基极区122与源极区124。第二子层134于磊晶层120的垂直投影与源极区124之间具有距离。在此实施方式中,第一子层132仍在原位且未被蚀刻。在一些实施方式中,内缩后的第二子层134的长度L1可在0.8微米至1.2微米的范围之内。
参考图9,以再度内缩后的第二子层134作为遮罩,形成包覆基极区122与源极区124的阱区126。具体而言,可对磊晶层120执行第二半导体型离子植入工艺,以形成阱区126于磊晶层120中。掺杂剂可穿过第一子层132植入至磊晶层120中。阱区126形成于源极区124与第二子层134于磊晶层120的垂直投影之间,且进一步往下延伸至基极区122与源极区124底下。阱区126包覆源极区124的底部124B与基极区122的底部122B。阱区126的边界还实质对齐第二子层134的侧壁134S。在一些实施方式中,阱区126可为P型轻掺杂区域,例如包含硼、镓、铝等P型掺杂物的轻度掺杂区域,且阱区126的掺杂浓度比基极区122的掺杂浓度还低。因此,在形成阱区126时,并不会实质影响基极区122与源极区124的掺杂浓度。
参考图10,沉积第三子层136于牺牲叠层130的第一子层132上,并围绕第二子层134。具体而言,可在第一子层132与第二子层134形成材料与第一子层132相同的材料层。接着,移除在第二子层134上方的材料层,以形成仍覆盖第一子层132,但暴露出第二子层134的第三子层136。如此一来,第三子层136围绕第二子层134。
参考图11与图12,移除第二子层134,并以第三子层136为遮罩,形成相邻阱区126的第一接面场效晶体管区127。由于第二子层134的材料与第一子层132、第三子层136不同,因此可挑选适合的湿蚀刻剂移除第二子层134。在一些实施方式中,可使用与图6所述相同的湿蚀刻剂来移除第二子层134。由于阱区126的位置是由第二子层134定义出,因此移除第二子层134后,可暴露出磊晶层120在相邻的阱区126之间的漂移区121。
接着,执行第一半导体型离子植入工艺,以在相邻的阱区126之间形成第一接面场效晶体管区127。在一些实施方式中,第一接面场效晶体管区127可为N型重掺杂区域,例如包含磷、砷、氮等N型掺杂物的重度掺杂区域。第一接面场效晶体管区127的掺杂浓度比漂移区121的掺杂浓度还高。在一些实施方式中,第一接面场效晶体管区127的掺杂浓度可在3E11个原子/立方厘米至5E13个原子/立方厘米的范围之内。可控制第一接面场效晶体管区127的深度,使得第一接面场效晶体管区127的底部127B比阱区126的底部126B还接近基板110。
参考图13,形成间隔物138于牺牲叠层130的第三子层136的侧壁136S。具体而言,可先在牺牲叠层130上形成共形于第一子层132与第三子层136的介电材料层,介电材料层沿着第一子层132与第三子层136的上表面与第三子层136的侧壁136S形成。接着,移除在第一子层132与第三子层136的上表面上的介电材料层,以形成留在第三子层136的侧壁136S的间隔物138,且间隔物138于磊晶层120的垂直投影覆盖住一部分的第一接面场效晶体管区127。间隔物138可由任何适合的介电材料制成,例如氧化硅、氮化硅、类似物或其组合。在一些实施方式中,间隔物138的长度L2可在50纳米至200纳米的范围之内。
参考图14,以间隔物138为遮罩,形成在第一接面场效晶体管区127中的第二接面场效晶体管区128。具体而言,执行第一半导体型离子植入工艺,以在第一接面场效晶体管区127中形成第二接面场效晶体管区128。在一些实施方式中,第二接面场效晶体管区128可为N型重掺杂区域,例如包含磷、砷、氮等N型掺杂物的重度掺杂区域。第二接面场效晶体管区128的掺杂浓度比第一接面场效晶体管区127的掺杂浓度还高。第一接面场效晶体管区127的掺杂浓度可在1E11个原子/立方厘米至5E13个原子/立方厘米的范围之内。由于间隔物138于磊晶层120的垂直投影覆盖第一接面场效晶体管区127的外围部分,因此第二接面场效晶体管区128可被第一接面场效晶体管区127包围。第一接面场效晶体管区127可将阱区126与第二接面场效晶体管区128分隔开。可控制第二接面场效晶体管区128的深度,使得第二接面场效晶体管区128的底部128B比阱区126的底部126B还低。在一些实施方式中,可通过控制图8的第二子层134的长度L1与图13中的间隔物138的长度L2,来控制整体的接面场效晶体管区(包含第一接面场效晶体管区127与第二接面场效晶体管区128)的宽度W1与第一接面场效晶体管区127的宽度W2,且整体的接面场效晶体管区(包含第一接面场效晶体管区127与第二接面场效晶体管区128)的宽度W1与第一接面场效晶体管区127的宽度W2分别与图8的第二子层134的长度L1与图13中的间隔物138的长度L2相同。
相比于漂移区121,第一接面场效晶体管区127与第二接面场效晶体管区128的掺杂浓度较高,因此第一接面场效晶体管区127与第二接面场效晶体管区128的阻值可降低,进而降低半导体装置100的阻值。此外,第二接面场效晶体管区128的掺杂浓度可比第一接面场效晶体管区127的掺杂浓度还高,因此可避免半导体装置100的崩溃电压下降,而使得半导体装置100无法承受太大的驱动电压。此外,在一些实施方式中,第一接面场效晶体管区127的底部127B与第二接面场效晶体管区128的底部128B比阱区126的底部126B还低,且往阱区126的底部126B下方扩张,因此第一接面场效晶体管区127与第二接面场效晶体管区128也可用于扩大电子流的流动范围。
接着,参考图15,移除牺牲叠层130与间隔物138。在一些实施方式中,在移除牺牲叠层130与间隔物138之前或之后,针对第一接面场效晶体管区127与第二接面场效晶体管区128执行退火工艺。在一些实施方式中,退火工艺的温度在1400至1800的范围之内。因此,可活化第一接面场效晶体管区127与第二接面场效晶体管区128中的离子,并修补因离子植入所造成的晶格破坏。
接着,参考图16,形成介电层142于磊晶层120上,并形成导电层152于介电层142上。在一些实施方式中,介电层142可包含氧化硅、氮化硅、氮氧化硅、多晶硅、其组合或类似者。在一些实施方式中,导电层152可包含多晶硅、金属、金属化合物、其组合或类似者。
接着,参考图17,图案化介电层142与导电层152以形成栅极介电层140与栅极层150于磊晶层120上。可先图案化导电层152以形成栅极层150。接着,以栅极层150为遮罩,图案化介电层142以形成栅极介电层140。因此,栅极介电层140与栅极层150的侧壁可互相对齐。栅极介电层140接触源极区124,且栅极介电层140覆盖在磊晶层120表面的阱区126。即,栅极介电层140可从一个源极区124延伸至另一个源极区124。
接着,参考图18,可在栅极介电层140与栅极层150上形成介电层160。接着,在介电层160中形成源极触点170。具体而言,可先在栅极介电层140与栅极层150上形成介电层160,使得介电层160覆盖住栅极介电层140、栅极层150与磊晶层120。接着,在介电层160中形成开口,并在开口中形成源极触点170。源极触点170接触基极区122与源极区124。参考图19,可在基板110下形成漏极电极180。漏极电极180可在基板110下方并接触基板110。
图20绘示在本发明的另一些实施方式中的半导体装置100的横截面视图。在一些实施方式中,可在半导体装置100中形成更多个接面场效晶体管区,使得接面场效晶体管区的电阻可更有效地降低,且同时维持住半导体装置100的崩溃电压。在一些实施方式中,半导体装置100还包含第三接面场效晶体管区129,第三接面场效晶体管区129相邻于第二接面场效晶体管区128。第三接面场效晶体管区129包含具有第一半导体型的掺杂物,且第三接面场效晶体管区129的掺杂浓度比第二接面场效晶体管区128的掺杂浓度还高。在另一些实施方式中,半导体装置100可包含更多接面场效晶体管区,且总体而言,接面场效晶体管区的掺杂浓度从阱区126边缘往接面场效晶体管区的中央而提升。
第三接面场效晶体管区129的形成可在图14后接着进行。在执行完图14的工艺后,可形成额外的间隔物于间隔物138的侧壁上。接着,以额外的间隔物为遮罩,形成在第二接面场效晶体管区128中的第三接面场效晶体管区129。即,可多次进行使用间隔物来形成不同接面场效晶体管区的工艺,以形成具有不同的掺杂浓度的接面场效晶体管区。
综上所述,本发明的一些实施方式的半导体装置包含不同的掺杂浓度的接面场效晶体管区。当接面场效晶体管区的掺杂浓度在靠近阱区较低,而在中央处较高,且接面场效晶体管区的浓度高于底下的漂移区的掺杂浓度时,可降低半导体装置的接面场效晶体管区的阻值。此外,可避免半导体装置的崩溃电压下降,而使得半导体装置无法承受太大的驱动电压。
【符号说明】
100:半导体装置
110:基板
120:磊晶层
121:漂移区
122:基极区
122B:底部
124:源极区
124B:底部
126:阱区
126B:底部
127:第一接面场效晶体管区
127B:底部
128:第二接面场效晶体管区
128B:底部
129:第三接面场效晶体管区
130:牺牲叠层
132:第一子层
134:第二子层
134S:侧壁
136:第三子层
136S:侧壁
138:间隔物
140:栅极介电层
142:介电层
150:栅极层
152:导电层
160:介电层
170:源极触点
180:漏极电极
C:箭头
L1:长度
L2:长度
PR:光阻层
W1:宽度
W2:宽度。
Claims (10)
1.一种半导体装置,其特征在于,包含:
基板;
磊晶层,在该基板的一侧;
阱区,在该磊晶层中;
源极区,在该阱区中;
基极区,在该阱区中,且相邻该源极区;
第一接面场效晶体管区,相邻于该阱区;
第二接面场效晶体管区,于该第一接面场效晶体管区中,该第一接面场效晶体管区与该第二接面场效晶体管区包含具有第一半导体型的多个掺杂物,其中该第二接面场效晶体管区的掺杂浓度比该第一接面场效晶体管区的掺杂浓度还高;
栅极介电层,在该磊晶层远离该基板的一侧;以及
栅极层,在该栅极介电层远离该磊晶层的一侧。
2.根据权利要求1所述的半导体装置,其中该阱区包含具有第二半导体型的多个掺杂物,且该第二半导体型不同于该第一半导体型。
3.根据权利要求1或2所述的半导体装置,其中该阱区包覆该源极区的底部与该基极区的底部。
4.根据权利要求1或2所述的半导体装置,其中该第一接面场效晶体管区的底部与该第二接面场效晶体管区的底部比该阱区的底部还接近该基板。
5.根据权利要求1或2所述的半导体装置,其中,还包含第三接面场效晶体管区,相邻于该第二接面场效晶体管区,该第三接面场效晶体管区包含具有该第一半导体型的所述多个掺杂物,其中该第三接面场效晶体管区的掺杂浓度比该第二接面场效晶体管区的该掺杂浓度还高。
6.根据权利要求1或2所述的半导体装置,其中,还包含源极触点,接触该源极区。
7.根据权利要求1或2所述的半导体装置,其中,还包含漏极电极,在该基板的另一侧。
8.制造一种半导体装置的方法,其特征在于,包含:
形成磊晶层于基板上;
形成基极区于该磊晶层中;
形成牺牲叠层于该磊晶层上,该牺牲叠层包含第一子层与在该第一子层上的第二子层;
内缩该牺牲叠层的该第二子层的侧壁;
以该第二子层作为遮罩,形成相邻该基极区的源极区;
再度内缩该牺牲叠层的该第二子层的该侧壁;
以再度内缩后的该第二子层作为遮罩,形成包覆该基极区与该源极区的阱区;
沉积第三子层于该牺牲叠层的该第一子层上并围绕该第二子层;
移除该第二子层,并以该第三子层为遮罩,形成相邻该阱区的第一接面场效晶体管区;
形成间隔物于该牺牲叠层的该第三子层的侧壁;以及
以该间隔物为遮罩,形成在该第一接面场效晶体管区中的第二接面场效晶体管区。
9.根据权利要求8所述的方法,其中,还包含:
在形成该第二接面场效晶体管区后,移除该牺牲叠层与该间隔物;以及
针对该第一接面场效晶体管区与该第二接面场效晶体管区执行退火工艺。
10.根据权利要求9所述的方法,其中,还包含:
在执行该退火工艺之后,形成介电层于该磊晶层上;
形成导电层于该介电层上;以及
图案化该介电层与该导电层以形成栅极介电层与栅极层于该磊晶层上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211128427.0A CN117766582A (zh) | 2022-09-16 | 2022-09-16 | 半导体装置与其制造方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211128427.0A CN117766582A (zh) | 2022-09-16 | 2022-09-16 | 半导体装置与其制造方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117766582A true CN117766582A (zh) | 2024-03-26 |
Family
ID=90324387
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211128427.0A Pending CN117766582A (zh) | 2022-09-16 | 2022-09-16 | 半导体装置与其制造方式 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117766582A (zh) |
-
2022
- 2022-09-16 CN CN202211128427.0A patent/CN117766582A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6624030B2 (en) | Method of fabricating power rectifier device having a laterally graded P-N junction for a channel region | |
KR100909886B1 (ko) | 반도체 구조물, 반도체 구조물 형성 방법 및 반도체트랜지스터 구조물 형성 방법 | |
EP3258498B1 (en) | Ldmos design for a finfet device | |
KR100506055B1 (ko) | 반도체 소자의 트랜지스터 및 그의 제조 방법 | |
KR20190087786A (ko) | 반도체 소자 및 그 제조 방법 | |
CN112825327A (zh) | 半导体结构及其形成方法 | |
CN111048420A (zh) | 横向双扩散晶体管的制造方法 | |
EP3255654A1 (en) | Semiconductor device and fabrication method thereof | |
US11244830B2 (en) | Semiconductor device and manufacturing method thereof | |
US8928082B2 (en) | JLT (junction-less transistor) device and method for fabricating the same | |
US6254676B1 (en) | Method for manufacturing metal oxide semiconductor transistor having raised source/drain | |
CN111508843B (zh) | 半导体器件及其形成方法 | |
US8188482B2 (en) | SiC semiconductor device with self-aligned contacts, integrated circuit and manufacturing method | |
EP3208836B1 (en) | A method to improve hci performance for finfet | |
CN108666221B (zh) | 半导体结构及其形成方法 | |
US11658239B2 (en) | Semiconductor device and fabrication method thereof | |
US10692992B2 (en) | Semiconductor device and fabrication method thereof | |
US7923330B2 (en) | Method for manufacturing a semiconductor device | |
CN108074974B (zh) | 半导体装置的形成方法 | |
CN111128731B (zh) | 半导体器件及其形成方法 | |
CN117766582A (zh) | 半导体装置与其制造方式 | |
CN109087939B (zh) | 半导体结构的形成方法、ldmos晶体管及其形成方法 | |
US20240097019A1 (en) | Semiconductor device and manufacturing method thereof | |
TW202414532A (zh) | 半導體裝置與其製造方式 | |
CN110957349A (zh) | 半导体装置及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |