CN113054039A - 基于元胞结构的沟槽型肖特基二极管器件结构及制造方法 - Google Patents
基于元胞结构的沟槽型肖特基二极管器件结构及制造方法 Download PDFInfo
- Publication number
- CN113054039A CN113054039A CN202110448706.4A CN202110448706A CN113054039A CN 113054039 A CN113054039 A CN 113054039A CN 202110448706 A CN202110448706 A CN 202110448706A CN 113054039 A CN113054039 A CN 113054039A
- Authority
- CN
- China
- Prior art keywords
- epitaxial layer
- groove
- schottky diode
- diode device
- cellular
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 210000003850 cellular structure Anatomy 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000002184 metal Substances 0.000 claims abstract description 31
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 18
- 239000010703 silicon Substances 0.000 claims abstract description 18
- 230000004888 barrier function Effects 0.000 claims abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 16
- 230000001413 cellular effect Effects 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 46
- 238000000151 deposition Methods 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 239000011229 interlayer Substances 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 210000004027 cell Anatomy 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 5
- 238000005260 corrosion Methods 0.000 claims description 4
- 230000007797 corrosion Effects 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000004806 packaging method and process Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 238000001020 plasma etching Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 230000003252 repetitive effect Effects 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 2
- 238000000206 photolithography Methods 0.000 claims description 2
- 238000009826 distribution Methods 0.000 abstract description 2
- 230000005684 electric field Effects 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 3
- 238000005036 potential barrier Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及基于元胞结构的沟槽型肖特基二极管器件结构，所述器件采用蜂窝状点阵排列的元胞结构，在整个元胞区上方覆盖有肖特基势垒金属，元胞区相邻沟槽之间不连通，肖特基势垒之间连通。本发明的元胞结构采用蜂窝式的沟槽分布，硅表面沟槽与沟槽之间除了沟槽侧壁的氧化物外，其余部分均为肖特基接触区域，这样在保证减小表面电场的前提下，将肖特基接触区域最大化，从而实现用相同的芯片面积达到VF大幅下降，进而降低二极管导通损耗的效果。
Description
技术领域
本发明属于半导体功率器件技术领域，具体涉及一种基于元胞结构的沟槽型肖特基二极管器件结构及制造方法。
背景技术
肖特基二极管低功耗、低成本化是该类器件的发展趋势，现有技术形成的沟槽型肖特基二极管单位面积内有效肖特基接触面积较小，增大了器件的线性电阻，从而导致正向压降居高不下。
发明内容
本发明的目的是提供一种基于元胞结构的沟槽型肖特基二极管器件结构及制造方法，在不影响沟槽夹断作用的情况下大幅度增加单位面积有效肖特基接触，降低器件的正向压降。
本发明所采用的技术方案为：
基于元胞结构的沟槽型肖特基二极管器件结构，其特征在于：
所述器件采用蜂窝状点阵排列的元胞结构，在整个元胞区上方覆盖有肖特基势垒金属，元胞区相邻沟槽之间不连通，肖特基势垒之间连通。
所述器件包括N+衬底，N+衬底下表面为低接触电阻、低势垒的接触金属作阴极N+衬底上方淀积浓度较低的N-外延层，N-外延层上方淀积势垒金属及适合于封装键合的接触金属作阳极，其特征在于：
所述N-外延层中设有沟槽，沟槽侧壁和底部生长有电介质薄膜，电介质薄膜上淀积有高掺杂浓度的多晶硅，在整个元胞区上方覆盖有肖特基势垒金属。
N+衬底具有高浓度掺杂，掺杂浓度大于1E19/cm^3，其电阻率小于5mohm.cm。
N-外延层具有与所需最大重复反向偏压Vrrm相匹配的电阻率与厚度，电阻率0.1-10ohm.cm，外延区厚度小于20μm。
沟槽从N-外延层表面向内延伸至N-外延层内部，其深度不超过N-外延层厚度。
电介质薄膜厚度为1000-8000A。
基于元胞结构的沟槽型肖特基二极管器件结构制造方法，其特征在于：
所述方法包括以下步骤：
步骤1：准备高掺杂外延片，该圆片N+衬底上生长有N-外延层；在N-外延层上淀积二氧化硅或二氧化硅与氮化硅组合薄膜作为刻蚀沟槽的硬掩膜；
步骤2：在步骤1所述硬掩膜上构图，定义沟槽图形，用反应离子刻蚀方法，依次刻蚀沟槽图形区域内硬掩膜及N-外延层，并终止于N-外延层内，形成沟槽；
步骤3：在步骤2所述沟槽的侧壁和底表面上生长牺牲氧化层，再通过湿法腐蚀将牺牲氧化层连同步骤2刻蚀残留的硬掩膜一起移除；
步骤4：通过热氧化方式在硅片表面生长一层厚度为1000-8000A的电介质薄膜；
步骤5：在步骤4所述电介质薄膜的上方淀积一层高掺杂的多晶硅，然后用化学机械研磨或干法回刻方式将台面上的多晶硅全部去除；
步骤6：在硅片表面淀积层间膜；
步骤7：在步骤6所述层间膜上进行光刻和腐蚀，刻蚀层间膜和步骤4所述电介质薄膜，将肖特基接触区域及其间的沟槽区域暴露出来；
步骤8：在硅片表面依次淀积势垒金属及接触金属，通过光刻和腐蚀，移除划片槽和芯片终端部分金属；
步骤9：硅片背面通过研磨方式进行减薄处理，并依次淀积背面金属。
本发明具有以下优点：
本发明采用蜂窝状点阵排列的元胞结构，在阳极加正压的情况下，沟槽四周形成耗尽层，通过多个沟槽耗尽层的叠加，达到肖特基台面的夹断效果；而传统条状元胞结构，其沟槽形成的耗尽层只有一个方向起作用，因而采用本发明结构能达到夹断效率更高的效果。
本发明的元胞结构采用蜂窝式的沟槽分布，硅表面沟槽与沟槽之间除了沟槽侧壁的氧化物外，其余部分均为肖特基接触区域，这样在保证减小表面电场的前提下，将肖特基接触区域最大化，从而实现用相同的芯片面积达到VF大幅下降，进而降低二极管导通损耗的效果。
附图说明
图1是本发明的元胞拓扑结构。
图2是传统沟槽肖特基二极管的元胞拓扑结构。
图3示出了硅片表面淀积硬掩膜后的截面结构。
图4示出了通过硬掩膜形成沟槽后的截面结构。
图5示出了在硅片表面牺牲氧化并将表面介质膜全剥后的截面结构。
图6示出了在硅片表面热氧化形成栅氧的截面结构。
图7示出了多晶硅淀积并部分移除后的截面结构。
图8示出了淀积层间膜后的截面结构。
图9示出了层间膜腐蚀后的截面结构。
图10示出了金属淀积后的截面结构，金属腐蚀发生在芯片边缘，没有示出。
图中，填充多晶硅的沟槽（1），热氧化介质膜（2），硅台面（3），N+衬底（301），N-外延层（302），硬掩膜（303），沟槽（304），电介质薄膜（305），多晶硅（306），台面（307），层间膜（308），势垒金属及接触金属（309）。
具体实施方式
下面结合具体实施方式对本发明进行详细的说明。
本发明涉及一种基于元胞结构的沟槽型肖特基二极管器件结构，所述器件采用蜂窝状点阵排列的元胞结构，在整个元胞区上方覆盖有肖特基势垒金属，元胞区相邻沟槽之间不连通，肖特基势垒之间连通。
具体的，所述器件包括N+衬底301，N+衬底301下表面为低接触电阻、低势垒的接触金属作阴极N+衬底301上方淀积浓度较低的N-外延层302，N-外延层302上方淀积势垒金属及适合于封装键合的接触金属作阳极，所述N-外延层302中设有沟槽304，沟槽304侧壁和底部生长有电介质薄膜305，电介质薄膜305上淀积有高掺杂浓度的多晶硅306，在整个元胞区上方覆盖有肖特基势垒金属。
N+衬底301具有高浓度掺杂，掺杂浓度大于1E19/cm^3，其电阻率小于5mohm.cm。N-外延层302具有与所需最大重复反向偏压Vrrm相匹配的电阻率与厚度，电阻率0.1-10ohm.cm，外延区厚度小于20μm。沟槽304从N-外延层302表面向内延伸至N-外延层302内部，其深度不超过N-外延层302厚度。电介质薄膜305厚度为1000-8000A。
上述器件结构的制造方法，包括以下步骤：
步骤1：准备高掺杂外延片，该圆片N+衬底301上生长有N-外延层302；在N-外延层302上淀积二氧化硅或二氧化硅与氮化硅组合薄膜作为刻蚀沟槽的硬掩膜303；
步骤2：在步骤1所述硬掩膜303上构图，定义沟槽图形，用反应离子刻蚀方法，依次刻蚀沟槽图形区域内硬掩膜303及N-外延层302，并终止于N-外延层302内，形成沟槽304；
步骤3：在步骤2所述沟槽304的侧壁和底表面上生长牺牲氧化层，再通过湿法腐蚀将牺牲氧化层连同步骤2刻蚀残留的硬掩膜303一起移除；
步骤4：通过热氧化方式在硅片表面生长一层厚度为1000-8000A的电介质薄膜305；
步骤5：在步骤4所述电介质薄膜305的上方淀积一层高掺杂的多晶硅306，然后用化学机械研磨或干法回刻方式将台面307上的多晶硅全部去除；
步骤6：在硅片表面淀积层间膜308；
步骤7：在步骤6所述层间膜308上进行光刻和腐蚀，刻蚀层间膜308和步骤4所述电介质薄膜305，将肖特基接触区域及其间的沟槽区域暴露出来；
步骤8：在硅片表面依次淀积势垒金属及接触金属309，通过光刻和腐蚀，移除划片槽和芯片终端部分金属；
步骤9：硅片背面通过研磨方式进行减薄处理，并依次淀积背面金属。
本发明的内容不限于实施例所列举，本领域普通技术人员通过阅读本发明说明书而对本发明技术方案采取的任何等效的变换，均为本发明的权利要求所涵盖。
Claims (7)
1.基于元胞结构的沟槽型肖特基二极管器件结构，其特征在于：
所述器件采用蜂窝状点阵排列的元胞结构，在整个元胞区上方覆盖有肖特基势垒金属，元胞区相邻沟槽之间不连通，肖特基势垒之间连通。
2.根据权利要求1所述的基于元胞结构的沟槽型肖特基二极管器件结构，其特征在于：
所述器件包括N+衬底（301），N+衬底（301）下表面为低接触电阻、低势垒的接触金属作阴极N+衬底（301）上方淀积浓度较低的N-外延层（302），N-外延层（302）上方淀积势垒金属及适合于封装键合的接触金属作阳极，其特征在于：
所述N-外延层（302）中设有沟槽（304），沟槽（304）侧壁和底部生长有电介质薄膜（305），电介质薄膜（305）上淀积有高掺杂浓度的多晶硅（306），在整个元胞区上方覆盖有肖特基势垒金属。
3.根据权利要求2所述的基于元胞结构的沟槽型肖特基二极管器件结构，其特征在于：
N+衬底（301）具有高浓度掺杂，掺杂浓度大于1E19/cm^3，其电阻率小于5mohm.cm。
4.根据权利要求3所述的基于元胞结构的沟槽型肖特基二极管器件结构，其特征在于：
N-外延层（302）具有与所需最大重复反向偏压Vrrm相匹配的电阻率与厚度，电阻率0.1-10ohm.cm，外延区厚度小于20μm。
5.根据权利要求4所述的基于元胞结构的沟槽型肖特基二极管器件结构，其特征在于：
沟槽（304）从N-外延层（302）表面向内延伸至N-外延层（302）内部，其深度不超过N-外延层（302）厚度。
6.根据权利要求5所述的基于元胞结构的沟槽型肖特基二极管器件结构，其特征在于：
电介质薄膜（305）厚度为1000-8000A。
7.基于元胞结构的沟槽型肖特基二极管器件结构制造方法，其特征在于：
所述方法包括以下步骤：
步骤1：准备高掺杂外延片，该圆片N+衬底（301）上生长有N-外延层（302）；在N-外延层（302）上淀积二氧化硅或二氧化硅与氮化硅组合薄膜作为刻蚀沟槽的硬掩膜（303）；
步骤2：在步骤1所述硬掩膜（303）上构图，定义沟槽图形，用反应离子刻蚀方法，依次刻蚀沟槽图形区域内硬掩膜（303）及N-外延层（302），并终止于N-外延层（302）内，形成沟槽（304）；
步骤3：在步骤2所述沟槽（304）的侧壁和底表面上生长牺牲氧化层，再通过湿法腐蚀将牺牲氧化层连同步骤2刻蚀残留的硬掩膜（303）一起移除；
步骤4：通过热氧化方式在硅片表面生长一层厚度为1000-8000A的电介质薄膜（305）；
步骤5：在步骤4所述电介质薄膜（305）的上方淀积一层高掺杂的多晶硅（306），然后用化学机械研磨或干法回刻方式将台面（307）上的多晶硅全部去除；
步骤6：在硅片表面淀积层间膜（308）；
步骤7：在步骤6所述层间膜（308）上进行光刻和腐蚀，刻蚀层间膜（308）和步骤4所述电介质薄膜（305），将肖特基接触区域及其间的沟槽区域暴露出来；
步骤8：在硅片表面依次淀积势垒金属及接触金属（309），通过光刻和腐蚀，移除划片槽和芯片终端部分金属；
步骤9：硅片背面通过研磨方式进行减薄处理，并依次淀积背面金属。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011362247 | 2020-11-27 | ||
| CN202011362247X | 2020-11-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113054039A true CN113054039A (zh) | 2021-06-29 |
Family
ID=76520426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110448706.4A Pending CN113054039A (zh) | 2020-11-27 | 2021-04-25 | 基于元胞结构的沟槽型肖特基二极管器件结构及制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113054039A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010010385A1 (en) * | 2000-02-02 | 2001-08-02 | U.S. Philips Corporation | Trenched schottky rectifiers |
| CN103972306A (zh) * | 2014-05-09 | 2014-08-06 | 中航（重庆）微电子有限公司 | 一种具有非连续沟槽设计的肖特基器件结构及其制作方法 |
| CN108155223A (zh) * | 2017-12-29 | 2018-06-12 | 福建龙夏电子科技有限公司 | 沟槽型二极管器件及其形成方法 |
-
2021
- 2021-04-25 CN CN202110448706.4A patent/CN113054039A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010010385A1 (en) * | 2000-02-02 | 2001-08-02 | U.S. Philips Corporation | Trenched schottky rectifiers |
| CN103972306A (zh) * | 2014-05-09 | 2014-08-06 | 中航（重庆）微电子有限公司 | 一种具有非连续沟槽设计的肖特基器件结构及其制作方法 |
| CN108155223A (zh) * | 2017-12-29 | 2018-06-12 | 福建龙夏电子科技有限公司 | 沟槽型二极管器件及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106876485B (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 | |
| JP4855636B2 (ja) | トレンチショットキー整流器 | |
| JP4313190B2 (ja) | ショットキー整流器 | |
| JP2004529506A5 (zh) | ||
| US20050029614A1 (en) | High switching speed two mask schottky diode with high field breakdown | |
| CN102163623B (zh) | 半导体元件及半导体元件的制造方法 | |
| TWI237901B (en) | Schottky barrier diode and method of making the same | |
| CN102916055B (zh) | 一种沟槽肖特基势垒二极管及其制造方法 | |
| CN112216743A (zh) | 沟槽功率半导体器件及制造方法 | |
| CN101604660B (zh) | 台型半导体器件及其制造方法 | |
| CN111463282B (zh) | 集成启动管和采样管的低压超结dmos结构及制备方法 | |
| CN112582477A (zh) | 一种低损耗和漏电的沟槽mos功率器件和制备方法 | |
| CN114899239B (zh) | 一种碳化硅mosfet及其制备方法 | |
| TWI484629B (zh) | 溝渠式ｍｏｓ整流器及其製造方法 | |
| CN113054039A (zh) | 基于元胞结构的沟槽型肖特基二极管器件结构及制造方法 | |
| CN114530504A (zh) | 一种高阈值SiC MOSFET器件及其制造方法 | |
| CN213878101U (zh) | 一种低损耗和漏电的沟槽mos功率器件 | |
| CN113745338A (zh) | 一种沟槽型碳化硅mosfet器件结构及其制备方法 | |
| CN208173597U (zh) | 一种超低正向压降的Trench肖特基器件 | |
| CN114512403A (zh) | 半导体器件的制造方法 | |
| CN108470719B (zh) | 一种复合型tmbs器件及其制造方法 | |
| JPH11145155A (ja) | 半絶縁ポリシリコン（ｓｉｐｏｓ）膜を用いた電力半導体装置の製造方法 | |
| CN117497603B (zh) | 一种具有低反向恢复电荷的ac-sj mos及制备方法 | |
| CN219371037U (zh) | 一种宽沟槽终止区的肖特基芯片 | |
| CN114093950B (zh) | 一种阶梯型sti辅助式场板的ldmos器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210629 |
|
| RJ01 | Rejection of invention patent application after publication |