CN1286187C - 沟道型肖特基整流器 - Google Patents
沟道型肖特基整流器 Download PDFInfo
- Publication number
- CN1286187C CN1286187C CNB018150403A CN01815040A CN1286187C CN 1286187 C CN1286187 C CN 1286187C CN B018150403 A CNB018150403 A CN B018150403A CN 01815040 A CN01815040 A CN 01815040A CN 1286187 C CN1286187 C CN 1286187C
- Authority
- CN
- China
- Prior art keywords
- raceway groove
- semiconductor regions
- rectifier
- schottky
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 64
- 238000000034 method Methods 0.000 claims description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 238000009413 insulation Methods 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 13
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 11
- 230000004888 barrier function Effects 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 230000012010 growth Effects 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 235000012239 silicon dioxide Nutrition 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 239000002019 doping agent Substances 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 239000010936 titanium Substances 0.000 description 6
- 230000005684 electric field Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- FAIAAWCVCHQXDN-UHFFFAOYSA-N phosphorus trichloride Chemical compound ClP(Cl)Cl FAIAAWCVCHQXDN-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
提供了一种肖特基整流器。该肖特基整流器包含：(a)半导体区域，具有第一面和与之相对的第二面，该半导体区域包含与第一面交界的第一传导类型的阴极区域和与第二面交界的第一传导类型的漂移区域，漂移区域具有比阴极区域低的净掺杂浓度；(b)一个或更多的沟道，这些沟道从第二面延伸到半导体区域，并且在半导体区域内限定了一个或更多的台面式晶体管；(c)在沟道的下部与半导体区域交界的绝缘区域；(d)阳极，该阳极(i)在第二面处与半导体区域交界并形成肖特基整流接触，(ii)在沟道上部内与半导体区域交界并形成肖特基整流接触，(iii)在沟道下部与绝缘区域交界。
Description
技术领域
本发明涉及整流器，尤其涉及肖特基势垒整流装置，以及形成这些装置的方法。
背景技术
整流器在前向方向上对电流具有相对低的电阻，而反向对电流具有高的电阻。肖特基势垒整流器是整流器中的一种，这种整流器已经用于开关模式电源和其它高速电源开关应用，如马达驱动器，作为输出整流器。这些装置能够传送大容量的前向电流并且支持大的反向截止电压。
授予Mehrotra等人的题目为“具有MOS沟道的肖特基势垒整流器”的美国专利No.5,365,102，其全部内容在此引入作为参考，其公开的肖特基势垒整流器的击穿电压比由理想的不连续平行平面PN结在理论上可得到的更高。图1显示了一个所述整流器的实施例的截面图。在该图中，整流器10包含第一导电类型(通常是N型导电类型)的半导体基片12，该半导体基片具有第一面12a和第二对立面12b。基片12包括与第一面12a交界的相对高的掺杂阴极区12c(显示为N+)。第一导电类型的漂移区12d(显示为N)从阴极区12c延伸到第二面12b。因此，阴极区域12c的掺杂浓度比漂移区12d的浓度要大。
在漂移区12d中形成有由相对两边14a和14b限定的、截面宽度为“Wm”的凸台(mesa)14。该凸台可以是长条的、矩形的、圆柱形的或其它类似的几何形状。在凸台的两侧具有绝缘区16a和16b(SiO2)。该整流器还包括绝缘区16a和16b上的阳极18。阳极18在第二面12b上与凸台14形成了肖特基整流接触。在阳极/凸台界面处形成的肖特基绝缘栅的高度取决于所使用的电极金属和半导体的类型(如，Si，Ge，GaAs，和SiC)，并且也取决于凸台14的掺杂浓度。最后，在第一面12a上挨着阴极区12c具有阴极20。阴极20与阴极区12c电阻性地连接。
根据美国专利No.5,612,567，由于漂移区14的凸台形部分中的大多数电荷载流子和与沟道的绝缘侧壁16a和16b相对的金属阳极18之间发生了电耦合，借助于图1所示的装置，可以获得理想的效果。特别是，金属半导体接触(肖特基接触)中心的电场相对于理想的平行平面整流器大大减小。肖特基接触中心处的电场减小通过肖特基绝缘栅高度的减小而使反向偏压泄漏电流大大减小。反向偏压泄漏电流是在反向偏压(介质)模式操作下整流器中的电流。而且，电场分布的峰值从金属半导体接触漂移到漂移区。由于电场的峰值从肖特基接触区的移开，凸台能够支持更高的击穿电压，因此提供了比理想的平行平面整流器更高的击穿电压(反向截止电压)。
随着相应于对减小的电源消耗和提高的能源效率的需要，现代电源电压持续减小，减小电源整流器上的前向偏压电压降是很有利的。减小电源消耗的需要也使得需要使反向偏压泄漏电流变得最小。因此，为了减小电源消耗，前向偏压电压降和反向偏压泄漏电流两者都应该被最小化。
不幸的是，尽管美国专利No.5,365,102中的沟道型肖特基整流器具有高的反向偏压击穿电压(截止电压)和低的反向偏压泄漏电流，但这种设计对于许多能量效率高的应用是不利的，因为它导致了整流器中高的前向偏压电压降。
授予Bagila的题目为“肖特基势垒整流器及其制造方法”的美国专利No.5,612,567公开的全部内容在此引入作为参考，该申请公开了通过修改美国专利No.5,365,102中的沟道型肖特基整流器能同时获得低的前向偏压电压降、低的反向偏压泄漏电流和高的击穿电压。特别是，漂移区域的凸台部分具有不均匀的掺杂浓度，这样据说能够提供低的前向偏压电压降，以及高的截止电压和低的反向偏压泄漏电流。漂移区域最好不均匀地掺杂，从而使掺杂浓度在远离阳极和漂移区域之间的肖特基整流结的方向上单调地增加。不均匀的掺杂最好在漂移区沿着一个更高掺杂的阴极的外沿增长期间，通过执行计算机控制现场掺杂而取得。掺杂分布和浓度被合适地选择，以便当整流器在击穿的开始被反向偏压时，漂移区域的电场分布基本上是均匀的和/或负斜率的，以便在从肖特基整流结到阴极的方向上有单调减小的分布。
不幸的是，对于分级掺杂分布的需要给制造过程增加了复杂性，以及由此产生的费用。因此，在本领域中有一种需要，即，提供一种能容易制造的肖特基势垒整流器，同时提供低的前向偏压电压降、低的反向偏压泄漏电流和高的击穿电压。
发明内容
上述的其它的需要被本发明满足。具体而言，提供了一种肖特基整流器，该肖特基整流器包含：(a)半导体区域，具有第一面和与之相对的第二面，该半导体区域包含与第一面交界的第一导电类型的阴极区域和与第二面交界的第一导电类型的漂移区域，漂移区域具有比阴极区域低的净掺杂浓度；(b)一个或更多的沟道，这些沟道从第二面延伸到半导体区域，并且在半导体区域内限定了一个或更多的台面式晶体管；(c)在沟道的下部与半导体区域交界的绝缘区域；(d)阳极，该阳极(i)在第二面处与半导体区域交界并形成肖特基整流接触，(ii)在沟道上部内与半导体区域交界并形成肖特基整流接触，(iii)在沟道下部与绝缘区域交界。
优选的，该半导体是硅，第一导电类型是n型导电类型，并且在第一面上具有阴极。
沟道的下部优选地大约占沟道深度的25-40％。在某些实施例中，沟道延伸到了阴极区域，绝缘的沟道下部最好延伸在阴极区和漂移区之间。
绝缘区优选包含二氧化硅，该二氧化硅是沉积或者热生长的。
在某些实施例中，在绝缘区上沉积有多晶硅区，并形成阳极部分。
本发明也提供了一种形成沟道型肖特基整流器的方法。该方法包含：(a)形成半导体区域，其具有第一面和与之相对的第二面，该半导体区域包含与第一面交界的第一导电类型的阴极区域和与第二面交界的第一导电类型的漂移区域，漂移区域具有比阴极区域低的净掺杂浓度；(b)形成一个或更多的沟道，这些沟道从第二面延伸到半导体区域，并且在半导体区域内限定了一个或更多的凸台；(c)在沟道的下部形成与半导体区域交界的绝缘区域；(d)形成阳极，该阳极(i)在第二面处与半导体区域交界并形成肖特基整流接触，(ii)与沟道上部内与半导体区域交界并形成肖特基整流接触，(iii)在沟道下部与绝缘区域交界。
形成半导体区域的步骤优选的包含提供相应于阴极区的半导体基片，并在基片上生成相应于漂移区的外延半导体层。
形成沟道的步骤优选的包含在半导体区的第二面上形成图案掩膜层，并且通过该掩膜层蚀刻这些沟道。
形成绝缘区的步骤包含在第二面上和在沟道中提供氧化层，并且随后蚀刻该氧化层的一部分。在某些实施例中，在氧化层(该氧化层可以是热生长的)上施加光刻胶材料图案，并且蚀刻掉未被光刻胶材料覆盖的氧化层部分，于是除去光刻胶材料。在其它实施例中，在氧化层(该氧化层可以是热生长的)上提供多晶硅层，并且对多晶硅层进行蚀刻，以便露出第二面上和沟道上部的氧化层，并且随后通过蚀刻除去这些暴露部分。
形成绝缘区的步骤也包含沉积氧化层。例如，可以在第二面上和沟道里面沉积原硅酸四乙酯(tetraethylorthosilicate)。然后对原硅酸四乙酯进行蚀刻，直到从第二表面上和沟道的上部中除去。因此，可以把四乙基原硅酸盐转化为高密度的二氧化硅层。
本发明的一个优点在于提供了一种新型的肖特基绝缘栅整流器，其具有低的前向偏压电压降、低的反向偏压泄漏电流和高击穿电压。
这种肖特基势垒整流器的其他优点在于，使用简单，并且生产工艺成本低。
通过本发明的详细描述、实施例和权利要求，可以很清楚地理解本发明的其他实施例和优点。
附图说明
图1示出了根据现有技术的沟道型MOS绝缘栅肖基特整流器；
图2显示了根据本发明实施例的沟道型肖基特整流器的截面图；
图3显示了根据本发明实施例的沟道型肖基特整流器的截面图；
图4显示了根据本发明实施例的沟道型肖基特整流器的截面图；
图5显示了根据本发明实施例的沟道型肖基特整流器的截面图；
图6显示了根据本发明实施例的沟道型肖基特整流器的截面图；
图7显示了根据本发明实施例的沟道型肖基特整流器的截面图；
图8显示了根据本发明实施例的沟道型肖基特整流器的截面图；
图9显示了根据本发明实施例的沟道型肖基特整流器的截面图；
图10A-10D是截面图，解释了根据本发明的实施例，制造图2所示沟道型肖基特整流器的方法；
图11A-11D是截面图，解释了根据本发明的实施例，制造图3所示沟道型肖基特整流器的方法；
图12A-12D是截面图，解释了根据本发明的实施例，制造图6所示沟道型肖基特整流器的方法。
具体实施方式
以下参照附图详细说明本发明的优选实施例。然而，本发明也可以体现为不同的方式，并且不应限制于此处提到的具体实施例。
现在参考图2，显示了根据本发明的肖特基势垒整流器。该整流器10包括第一导电类型(通常为N型导电类型)的半导体区域12，该半导体区域具有相对的第一面12a和第二面12b。该基片半导体区域12最好包括与第一面12a交界的相对高掺杂的阴极区12c(显示为N+)。如图所示，阴极区12c被掺杂为大约5×1019/cm3的第一导电类型掺杂浓度。第一导电类型的漂移区12d(显示为N)最好从阴极区12c延伸到第二面12b。如图所示，对于30伏的装置，漂移区12d被掺杂为大约3.3×1016/cm3的第一导电类型掺杂浓度。漂移区12d和阴极区12c形成了非整流N+/N结。
在漂移区12d中形成了截面宽度“Wm”的凸台14。凸台由相对的沟道所限定。在沟道内形成绝缘区16(在该情况中显示为热生长的氧化层)，并且沿着半导体/沟道界面的下部14b与半导体区12交界。绝缘区16典型的具有大约700至2000埃的厚度。Wm典型的具有大约1微米的宽度。沟道深度“d”典型的大约为3微米。
凸台14在第三维方向上(未示出)延伸，并且可以是条状、矩形、圆柱形或其他类似的几何结构。因此，本领域技术人员因当理解，凸台14可以利用多种沟道结构而在半导体区域12内形成。
例如，凸台14可以形成在一对在第三方向上延伸的相邻线性沟道之间。作为另一个范例，环形沟道可以形成凸台14。对于这两个范例来说，从横向截面来看，沟道将如图2所示。
阳极18沿着面12b，并沿着半导体/沟道界面的上部14a，与漏极区12d紧接着。阳极18还与绝缘区16紧接着。阳极18在与半导体漏极区12d接触的地方，即沿着上部14a和第二面12b，形成了肖特基势垒整流结。
最后，阴极(未示出)在第一面12a上与阴极区12c相邻。阴极与阴极区12c最好是电阻性连接。
该整流器提供了低的前向偏压电压降、低的反向泄漏电流和高的击穿电压。在不希望具有任何具体操作理论的情况下，通过使接触区域延伸超过第二面12b并且进入到上部14a，增加阳极18与漂移区12d之间的肖特基整流接触的表面面积，从而可以改善前向电压降。同时，绝缘区16与低部14b相邻，使阳极18与凸台14之间发生电荷耦合，有利地影响了凸台结构内的电压分布，并且提供了高的反向偏压击穿电压和低的泄漏电流。对本领域技术人员来说，应当知道最优化与上部14a有关的沟道深度d和与下部14b有关的沟道深度d的数值是更好的。典型的，沟道深度大约是3微米，其中大约有2微米与阳极接触。
本发明的另一个实施例被显示在图3中。其中，除了在凸台14之间的沟道内的绝缘区16上具有多晶硅导电区19外，该实施例与图2中的实施例相似。
本发明的其它实施例被显示在图4和5中。其中，除了沟道延伸超过漂移区12d并且进入阴极区12c外，这些实施例分别与图2和3中的实施例相似。
本发明还有其他实施例被显示在图6和7中。在这些图中，除了绝缘区16包含沉积氧化层，而不是热生长层外，这些实施例与图2和4中的实施例相似。
本发明的其他实施例被显示在图8和9中。在图8中，使用了多层阳极，其包括钛层18a、钛钨层18b和钨层18c，从而阳极和漂移区12d之间接触的肖基特整流特性得到了改善。在该具体实施例中，钛钨层18b包含50％的钛和50％的钨。通过在设备内形成N+区12e，前向偏压电压降得到更进一步的改善(参见图9)。在该具体实施例中，N+区的掺杂浓度是1×1019/cm3。图10A-10D显示了产生图2中的沟道型肖基特整流器10的实施例。
参考这些附图，在传统的N+掺杂基片(对应于阴极区12c)上生长N-掺杂外延层(对应于漂移区12d)。外延层12d典型的具有大约7微米的厚度。接着，利用光刻胶掩膜处理来形成掩膜部分(未示出)，其规定了沟道21的位置。优选的，通过反应离子蚀刻，沿着掩膜部分之间的开口干刻大约3微米的深度，形成沟道21。去除掩膜部分，并且通过热氧化在整个结构的表面上形成氧化层16。热氧化层16的厚度通常大约为700至2000埃。随后，如图10A所示，该表面上覆盖光刻胶材料，该材料被部分地剥去，例如，通过反应离子蚀刻，直到仅保留沟道21底部的光刻胶材料部分23，仅覆盖氧化层16的一部分。
下面，如图10B所示，氧化层16被蚀刻，例如，通过湿刻，从而提供氧化区16。由此，表面12b和上部14a被暴露，而下部14b仍被氧化层覆盖。
之后，例如，通过反应离子蚀刻，光刻胶部分23被完全除去，从而提供如图10C所示的结构。
最后，提供阳极18以完成图10D的结构。例如，通过提供(a)Ti∶W层，紧接着(b)Pt∶Si层，接着(c)Al层，可以获得阳极。另一个范例中，通过提供(a)Ti∶N层，接着(b)Pt∶Si层，接着(c)Al层，可以获得阳极。
图8中显示了阳极18的结构的其他范例(参考上面的描述)。在该实施例中，通过提供(a)Ti层，接着(b)Ti∶W层，接着(c)W层，可以获得阳极。
在制造图9所示的这种结构时，除了在生长外延层12d之后，通过，例如离子植入和扩散技术，在外延层12d的上部形成N+层12e之外，其他仍可以按照上述步骤执行。
图11A-D显示了用来形成图3中所示沟道型肖特基整流器的本发明实施例。在氧化层16热生长之前，图11A中的步骤与图10A的步骤相同。之后，利用现有技术，诸如CVD技术，用多晶硅层19覆盖该装置(并且沟道被填充)，以提供图11A所示的结构。所晶硅层19通常是掺杂N-型，以减小它的电阻率。例如，在CVD期间利用磷氯化物，或者通过注入砷或磷，进行N-型掺杂。
之后，如图11B所示，例如，通过反应离子蚀刻，各向同性地蚀刻多晶硅层19，使表面12b和上部14a上的氧化层16的一部分暴露。下部14b上的氧化层16仍旧被多晶硅层19覆盖。
之后，如图11C所示，暴露的氧化层被优先蚀刻，例如，通过湿刻，仅剩下被多晶硅区19所保护的一部分氧化层16，在这种情况下，氧化层16中的这些部分与下部14b交界。最后，如上述讨论的那样，提供阳极18以提供图11D所示的结构。
图12A-C显示了本发明的其他实施例。直到形成沟道这一点，与图12A相关的步骤与图10A相同。参看图12A，在这一点，沉积TEOS(四乙基原硅酸盐或Si(OC2H5)4)层25，例如，在温度为650至800℃之间，使用LPCVD，从而提供图12A所示的结构。在例如使用平行电极(平面)型干刻机进行各向同性深层干蚀刻之后，得到图12B的结构。在这一点，下部14b被TEOS层25覆盖，而上部14a没被覆盖。随后，TEOS层被硬化以提供高密度二氧化硅层16。如上所述，提供阳极18以得到图12C所示的结构。
本发明提供了沟道型肖特基整流器及其制造方法。该肖特基整流器包括一个阳极，该阳极沿着半导体/沟道界面与半导体漏极区形成肖特基整流接触，而漏极区通过绝缘区沿着半导体/沟道界面的下部与整流器阳极隔离。该整流器提供了低的前向偏压电压降、低的反向偏压泄漏电流和高的击穿电压。尽管参照几个实施例对本发明进行了描述，但对于本领域技术人员，很显然上述实施例可以有各种变化。可以理解，这些变化包含在本发明的范围内，本发明的范围仅由所附权利要求限定。
Claims (25)
1.一种肖特基整流器，包含：
半导体区域，具有相对的第一面和第二面，所述半导体区域包含与第一面交界的第一导电类型的阴极区域和与第二面交界的所述第一导电类型的漂移区域，所述漂移区域具有比所述阴极区域更低的净掺杂浓度；
一个或多个的沟道，这些沟道从所述的第二面延伸到所述半导体区域内，并在所述半导体区域内限定了一个或多个的凸台；
在所述沟道的下部与所述半导体区域交界的绝缘区域；和
阳极，该阳极(a)在所述第二面处与所述半导体区域交界并形成肖特基整流接触，(b)在所述沟道上部内与所述半导体区域交界并形成肖特基整流接触，(c)在所述沟道下部与所述绝缘区域交界。
2.如权利要求1所述的肖特基整流器，其中所述的半导体是硅。
3.如权利要求1所述的肖特基整流器，其中所述的第一导电类型是n型导电类型。
4.如权利要求1所述的肖特基整流器，其中所述的沟道延伸到所述的阴极区域中。
5.如权利要求4所述的肖特基整流器，其中所述沟道的下部在所述阴极区域和所述漂移区域之间延伸。
6.如权利要求1所述的肖特基整流器，其中所述的绝缘区域包含二氧化硅。
7.如权利要求6所述的肖特基整流器，其中所述的二氧化硅是沉积二氧化硅。
8.如权利要求6所述的肖特基整流器，其中所述的二氧化硅是从所述半导体区域热生长的。
9.如权利要求1所述的肖特基整流器，其中在所述的绝缘区域上沉积多晶硅区域，并形成所述阳极的一部分。
10.如权利要求1所述的肖基特整流器，其中所述沟道的下部对应于所述沟道深度的大约25％到40％。
11.如权利要求1所述的肖基特整流器，还包括所述第一面上的阴极。
12.一种形成沟道型肖特基整流器的方法，包括：
形成半导体区域，该区域具有相对的第一面和第二面，所述半导体区域包含与第一面交界的第一导电类型的阴极区域和与第二面交界的所述第一导电类型的漂移区域，所述漂移区域具有比所述阴极区域更低的净掺杂浓度；
形成一个或多个的沟道，这些沟道从所述的第二面延伸到所述半导体区域内，并在所述半导体区域内限定了一个或多个的凸台；
在所述沟道的下部形成与所述半导体区域交界的绝缘区域；和
形成阳极，该阳极(a)在所述第二面处与所述半导体区域交界并形成肖特基整流接触，(b)在所述沟道上部内与所述半导体区域交界并形成肖特基整流接触，(c)在所述沟道下部与所述绝缘区域交界。
13.如权利要求12所述的方法，进一步包括在所述半导体区域的所述第一面上提供阴极。
14.如权利要求12所述的方法，其中所述形成半导体区域的步骤包括提供半导体基片，所述半导体基片对应于所述的阴极区；并且在所述基片上生长外延半导体层，所述外延半导体层对应于所述的漂移区。
15.如权利要求12所述的方法，其中所述形成沟道的步骤包括在半导体区域的第二面上形成图案掩膜层，并且通过所述的掩膜层蚀刻所述的沟道。
16.如权利要求12所述的方法，其中所述沟道被形成为延伸到所述的阴极区内。
17.如权利要求16所述的方法，其中所述的绝缘区被形成为从所述的阴极区延伸到所述的漂移区。
18.如权利要求12所述的方法，其中所述形成绝缘区的步骤包括在所述第二面上和所述沟道中提供氧化层；并且蚀刻所述氧化层的一部分。
19.如权利要求18所述的方法，进一步包括在氧化层上提供光刻胶材料图案，蚀刻未被所述光刻胶材料覆盖的氧化层，并且除去所述光刻胶材料。
20.如权利要求19所述的方法，其中所述氧化层是热生长的。
21.如权利要求18所述的方法，还包括在所述氧化层上提供多晶硅层，蚀刻所述多晶硅层，从而暴露所述第二面和所述沟道上部之上的氧化层部分；并且蚀刻所述氧化层，从而去除所述第二面和所述沟道上部之上的氧化层部分。
22.如权利要求21所述的方法，其中所述氧化层是热生长的。
23.如权利要求12所述的方法，其中形成所述绝缘层的步骤包括沉积一个氧化层。
24.如权利要求23所述的方法，还包括在所述第二面上和所述沟道内沉积原硅酸四乙酯；蚀刻所述原硅酸四乙酯，直到将其从所述第二表面和所述沟道上部除去；并且将所述原硅酸四乙酯转化为高密度二氧化硅层。
25.如权利要求12所述的方法，其中所述沟道的下部对应于所述沟道深度的大约25％到40％。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/653,084 | 2000-08-31 | ||
| US09/653,084 US6707127B1 (en) | 2000-08-31 | 2000-08-31 | Trench schottky rectifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1498425A CN1498425A (zh) | 2004-05-19 |
| CN1286187C true CN1286187C (zh) | 2006-11-22 |
Family
ID=24619436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB018150403A Expired - Lifetime CN1286187C (zh) | 2000-08-31 | 2001-08-29 | 沟道型肖特基整流器 |
Country Status (9)
| Country | Link |
|---|---|
| US (2) | US6707127B1 (zh) |
| EP (1) | EP1314207B1 (zh) |
| JP (1) | JP4855636B2 (zh) |
| KR (1) | KR100765924B1 (zh) |
| CN (1) | CN1286187C (zh) |
| AU (1) | AU2001286905A1 (zh) |
| DE (1) | DE60118217T2 (zh) |
| TW (1) | TW523933B (zh) |
| WO (1) | WO2002019433A2 (zh) |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10063443B4 (de) * | 2000-12-20 | 2005-03-03 | Infineon Technologies Ag | Verfahren zur Herstellung einer Elektrode eines mittels Feldeffekt steuerbaren Halbleiterbauelements und mittels Feldeffekt steuerbares Halbleiterbauelement |
| US20060038223A1 (en) * | 2001-07-03 | 2006-02-23 | Siliconix Incorporated | Trench MOSFET having drain-drift region comprising stack of implanted regions |
| US7291884B2 (en) * | 2001-07-03 | 2007-11-06 | Siliconix Incorporated | Trench MIS device having implanted drain-drift region and thick bottom oxide |
| US7009247B2 (en) * | 2001-07-03 | 2006-03-07 | Siliconix Incorporated | Trench MIS device with thick oxide layer in bottom of gate contact trench |
| US7033876B2 (en) * | 2001-07-03 | 2006-04-25 | Siliconix Incorporated | Trench MIS device having implanted drain-drift region and thick bottom oxide and process for manufacturing the same |
| US7002187B1 (en) * | 2003-06-09 | 2006-02-21 | Micrel, Inc. | Integrated schottky diode using buried power buss structure and method for making same |
| US6977208B2 (en) * | 2004-01-27 | 2005-12-20 | International Rectifier Corporation | Schottky with thick trench bottom and termination oxide and process for manufacture |
| US7238976B1 (en) * | 2004-06-15 | 2007-07-03 | Qspeed Semiconductor Inc. | Schottky barrier rectifier and method of manufacturing the same |
| FR2880193A1 (fr) * | 2004-12-23 | 2006-06-30 | St Microelectronics Sa | Diode schottky a barriere verticale |
| WO2006085267A2 (en) * | 2005-02-08 | 2006-08-17 | Nxp B.V. | Semiconductor device with trench field plate |
| US7948029B2 (en) | 2005-02-11 | 2011-05-24 | Alpha And Omega Semiconductor Incorporated | MOS device with varying trench depth |
| US7285822B2 (en) * | 2005-02-11 | 2007-10-23 | Alpha & Omega Semiconductor, Inc. | Power MOS device |
| US7671439B2 (en) * | 2005-02-11 | 2010-03-02 | Alpha & Omega Semiconductor, Ltd. | Junction barrier Schottky (JBS) with floating islands |
| US8283723B2 (en) * | 2005-02-11 | 2012-10-09 | Alpha & Omega Semiconductor Limited | MOS device with low injection diode |
| US8362547B2 (en) | 2005-02-11 | 2013-01-29 | Alpha & Omega Semiconductor Limited | MOS device with Schottky barrier controlling layer |
| US8093651B2 (en) * | 2005-02-11 | 2012-01-10 | Alpha & Omega Semiconductor Limited | MOS device with integrated schottky diode in active region contact trench |
| JP2006339508A (ja) * | 2005-06-03 | 2006-12-14 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
| JP5351519B2 (ja) * | 2005-12-27 | 2013-11-27 | パワー・インテグレーションズ・インコーポレーテッド | 高速回復整流器構造体の装置および方法 |
| US7602036B2 (en) * | 2006-03-07 | 2009-10-13 | International Rectifier Corporation | Trench type Schottky rectifier with oxide mass in trench bottom |
| JP2008034572A (ja) * | 2006-07-28 | 2008-02-14 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法 |
| US8159021B2 (en) * | 2008-02-20 | 2012-04-17 | Force-Mos Technology Corporation | Trench MOSFET with double epitaxial structure |
| US7858506B2 (en) | 2008-06-18 | 2010-12-28 | Micron Technology, Inc. | Diodes, and methods of forming diodes |
| US7960781B2 (en) | 2008-09-08 | 2011-06-14 | Semiconductor Components Industries, Llc | Semiconductor device having vertical charge-compensated structure and sub-surface connecting layer and method |
| US9000550B2 (en) | 2008-09-08 | 2015-04-07 | Semiconductor Components Industries, Llc | Semiconductor component and method of manufacture |
| US7902075B2 (en) | 2008-09-08 | 2011-03-08 | Semiconductor Components Industries, L.L.C. | Semiconductor trench structure having a sealing plug and method |
| IT1394649B1 (it) * | 2009-06-01 | 2012-07-05 | St Microelectronics Srl | Fotodiodo con contatto schottky sulle pareti di trincee parallele e relativo metodo di fabbricazione |
| DE102009028248A1 (de) * | 2009-08-05 | 2011-02-10 | Robert Bosch Gmbh | Halbleiteranordnung |
| US9577079B2 (en) * | 2009-12-17 | 2017-02-21 | Infineon Technologies Ag | Tunnel field effect transistors |
| JP2011199306A (ja) * | 2011-06-03 | 2011-10-06 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
| CN102222701A (zh) * | 2011-06-23 | 2011-10-19 | 哈尔滨工程大学 | 一种沟槽结构肖特基器件 |
| CN103094100B (zh) * | 2011-10-28 | 2015-09-30 | 比亚迪股份有限公司 | 一种形成肖特基二极管的方法 |
| CN103579368A (zh) * | 2012-07-18 | 2014-02-12 | 朱江 | 一种沟槽肖特基半导体装置及其制备方法 |
| TWI511305B (zh) * | 2012-11-01 | 2015-12-01 | Chip Integration Tech Co Ltd | 蕭特基整流元件之製造方法 |
| CN103022090A (zh) * | 2012-12-27 | 2013-04-03 | 淄博美林电子有限公司 | 一种高效率、高耐压肖特基芯片 |
| CN104124151B (zh) * | 2014-07-14 | 2017-08-25 | 中航（重庆）微电子有限公司 | 一种沟槽结构肖特基势垒二极管及其制作方法 |
| EP3067935A1 (en) * | 2015-03-10 | 2016-09-14 | ABB Technology AG | Power semiconductor rectifier with controllable on-state voltage |
| JP7284721B2 (ja) * | 2020-01-30 | 2023-05-31 | 株式会社豊田中央研究所 | ダイオード |
| CN113193053B (zh) * | 2021-05-20 | 2023-11-07 | 电子科技大学 | 一种具有高正向电流密度的沟槽肖特基二极管 |
| JP2023079551A (ja) * | 2021-11-29 | 2023-06-08 | Tdk株式会社 | ショットキーバリアダイオード |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5599774A (en) * | 1979-01-26 | 1980-07-30 | Semiconductor Res Found | Electrostatic induction type thyristor |
| JPS562625A (en) * | 1979-06-20 | 1981-01-12 | Shindengen Electric Mfg Co Ltd | Manufacture of epitaxial wafer |
| JPS6140841A (ja) * | 1984-07-31 | 1986-02-27 | Miyazakiken | 多孔質ガラス成形物及びその製造方法 |
| EP0363552B1 (en) * | 1988-07-27 | 1993-10-13 | Tanaka Kikinzoku Kogyo K.K. | Process for preparing metal particles |
| US4990988A (en) * | 1989-06-09 | 1991-02-05 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Laterally stacked Schottky diodes for infrared sensor applications |
| US4982260A (en) | 1989-10-02 | 1991-01-01 | General Electric Company | Power rectifier with trenches |
| JP3297060B2 (ja) * | 1990-09-17 | 2002-07-02 | 株式会社東芝 | 絶縁ゲート型サイリスタ |
| US5381026A (en) * | 1990-09-17 | 1995-01-10 | Kabushiki Kaisha Toshiba | Insulated-gate thyristor |
| JP2555475B2 (ja) * | 1990-10-16 | 1996-11-20 | 工業技術院長 | 無機質微小球体の製造方法 |
| JPH05114723A (ja) * | 1991-03-28 | 1993-05-07 | Murata Mfg Co Ltd | シヨツトキーバリア半導体装置及びその製造方法 |
| US5262668A (en) | 1992-08-13 | 1993-11-16 | North Carolina State University At Raleigh | Schottky barrier rectifier including schottky barrier regions of differing barrier heights |
| JP3173186B2 (ja) * | 1992-10-08 | 2001-06-04 | 株式会社村田製作所 | ショットキーバリア半導体装置の製造方法 |
| US5365102A (en) | 1993-07-06 | 1994-11-15 | North Carolina State University | Schottky barrier rectifier with MOS trench |
| US5588983A (en) * | 1994-02-16 | 1996-12-31 | Murata Manufacturing Co., Ltd. | Production of copper powder |
| JPH07263717A (ja) * | 1994-03-23 | 1995-10-13 | Nippon Telegr & Teleph Corp <Ntt> | 整流素子およびその製造方法 |
| US5609919A (en) * | 1994-04-21 | 1997-03-11 | Altamat Inc. | Method for producing droplets |
| JP3329642B2 (ja) * | 1995-04-20 | 2002-09-30 | 株式会社東芝 | 半導体装置 |
| US5962893A (en) | 1995-04-20 | 1999-10-05 | Kabushiki Kaisha Toshiba | Schottky tunneling device |
| US5612567A (en) | 1996-05-13 | 1997-03-18 | North Carolina State University | Schottky barrier rectifiers and methods of forming same |
| US5705830A (en) * | 1996-09-05 | 1998-01-06 | Northrop Grumman Corporation | Static induction transistors |
| JP3420698B2 (ja) * | 1998-03-24 | 2003-06-30 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP2001068688A (ja) * | 1999-08-26 | 2001-03-16 | Fuji Electric Co Ltd | ショットキーバリアダイオードの製造方法およびショットキーバリアダイオード |
| US6494931B1 (en) * | 1999-11-12 | 2002-12-17 | Mitsui Mining And Smelting Co., Ltd. | Nickel powder and conductive paste |
| US6593620B1 (en) * | 2000-10-06 | 2003-07-15 | General Semiconductor, Inc. | Trench DMOS transistor with embedded trench schottky rectifier |
| US6420768B1 (en) * | 2000-12-15 | 2002-07-16 | General Semiconductor, Inc. | Trench schottky barrier rectifier and method of making the same |
| US6580141B2 (en) * | 2001-06-01 | 2003-06-17 | General Semiconductor, Inc. | Trench schottky rectifier |
-
2000
- 2000-08-31 US US09/653,084 patent/US6707127B1/en not_active Expired - Lifetime
-
2001
- 2001-08-29 EP EP01966385A patent/EP1314207B1/en not_active Expired - Lifetime
- 2001-08-29 DE DE60118217T patent/DE60118217T2/de not_active Expired - Lifetime
- 2001-08-29 KR KR1020037002858A patent/KR100765924B1/ko active IP Right Grant
- 2001-08-29 CN CNB018150403A patent/CN1286187C/zh not_active Expired - Lifetime
- 2001-08-29 JP JP2002524229A patent/JP4855636B2/ja not_active Expired - Lifetime
- 2001-08-29 WO PCT/US2001/026954 patent/WO2002019433A2/en active IP Right Grant
- 2001-08-29 AU AU2001286905A patent/AU2001286905A1/en not_active Abandoned
- 2001-08-31 TW TW090121685A patent/TW523933B/zh not_active IP Right Cessation
-
2002
- 2002-01-10 US US10/043,633 patent/US6518152B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE60118217D1 (de) | 2006-05-11 |
| WO2002019433A3 (en) | 2002-12-05 |
| US20020066926A1 (en) | 2002-06-06 |
| US6707127B1 (en) | 2004-03-16 |
| JP4855636B2 (ja) | 2012-01-18 |
| EP1314207A2 (en) | 2003-05-28 |
| KR100765924B1 (ko) | 2007-10-11 |
| CN1498425A (zh) | 2004-05-19 |
| US6518152B2 (en) | 2003-02-11 |
| EP1314207B1 (en) | 2006-03-22 |
| KR20030038718A (ko) | 2003-05-16 |
| TW523933B (en) | 2003-03-11 |
| DE60118217T2 (de) | 2006-12-28 |
| WO2002019433A2 (en) | 2002-03-07 |
| AU2001286905A1 (en) | 2002-03-13 |
| JP2004521480A (ja) | 2004-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1286187C (zh) | 沟道型肖特基整流器 | |
| US7582519B2 (en) | Method of forming a trench structure having one or more diodes embedded therein adjacent a PN junction | |
| EP1168455B1 (en) | Power semiconductor switching element | |
| KR100884077B1 (ko) | 트렌치 쇼트키 정류기 | |
| CN100499164C (zh) | 沟槽半导体器件及其制造方法 | |
| US6710418B1 (en) | Schottky rectifier with insulation-filled trenches and method of forming the same | |
| US20020175412A1 (en) | Process for forming MOS-gated power device having segmented trench and extended doping zone | |
| EP1054451A2 (en) | MOS-gated power device having extended trench and doping zone and process for forming same | |
| CN106920848B (zh) | 电荷耦合功率mosfet器件及其制造方法 | |
| KR20000071468A (ko) | 개선된 파워 트렌치 모스-게이트 디바이스 및 이를성형하는 공정 | |
| JP2007515070A (ja) | 超接合デバイスの製造方法 | |
| US20040056310A1 (en) | Termination structure incorporating insulator in a trench | |
| US8017494B2 (en) | Termination trench structure for mosgated device and process for its manufacture | |
| JP2003086800A (ja) | 半導体装置及びその製造方法 | |
| CN1315197C (zh) | 沟槽式肖特基势垒整流器及其制作方法 | |
| JP5135668B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN114530504A (zh) | 一种高阈值SiC MOSFET器件及其制造方法 | |
| CN108470719B (zh) | 一种复合型tmbs器件及其制造方法 | |
| CN114788012A (zh) | 具有沟槽氧化物厚度区域的变化的igbt | |
| CN1331201C (zh) | 形成具有高沟道密度的半导体器件的方法 | |
| CN102104071B (zh) | 功率金氧半导体场效晶体管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20061122 |