JP2023085098A - 積層ウェーハ及びその製造方法 - Google Patents

Abstract

【課題】単結晶シリコン基板と単結晶シリコン層との間の中間層が、単結晶シリコン層とのエッチングにおける高い選択性を有しつつ、高い導電性を有する積層ウェーハを提供する。【解決手段】本発明の積層ウェーハ１００は、単結晶シリコン基板１０と、単結晶シリコン基板１０上に形成された多結晶ダイヤモンド層１６と、多結晶ダイヤモンド層１６上に形成された単結晶シリコン層２６と、を有し、単結晶シリコン基板１０が、１０Ω・ｃｍ以下の抵抗率を有し、多結晶ダイヤモンド層１６が、ボロンを含有し、０．００１Ω・ｃｍ以上１０００Ω・ｃｍ以下の抵抗率を有することを特徴とする。【選択図】図１

Description

本発明は、単結晶シリコン基板上に、多結晶ダイヤモンド層及び単結晶シリコン層が順次積層された積層ウェーハ及びその製造方法に関する。

ＭＥＭＳ（Micro Electro Mechanical Systems）デバイスに関しては、デバイスプロセスフローから回路設計にわたって、種々の観点から高付加価値化が検討されている。例えば、ＭＥＭＳデバイス及びＣＭＯＳ回路をシリコンウェーハ上に１チップで形成して複合デバイスとすることで、高感度化及び低コスト化を狙うことが検討されている。

ＭＥＭＳデバイスの１種である加速度センサ（ＭＥＭＳセンサ）をＣＭＯＳ回路と合わせてシリコンウェーハ上に１チップで作製する場合、ＭＥＭＳセンサ下にキャビティを形成する必要がある。この際、シリコンウェーハとして、ＳＯＩ（Silicon on Insulator）構造を有するＳＯＩウェーハを用いることが考えられる。ＳＯＩウェーハは、単結晶シリコン基板（支持基板）上に、シリコン酸化膜からなる絶縁層（ＢＯＸ層）と単結晶シリコン層（活性層）とが順次形成された構造を有する。この場合、図４上図に示すように、ＢＯＸ層が、ＭＥＭＳセンサ下のキャビティ領域となる。しかしながら、ＢＯＸ層のシリコン酸化膜は絶縁性が高いため、活性層と支持基板とが絶縁され、デバイスプロセスにおけるプラズマ処理（例えば、リアクティブイオンエッチング、レジストアッシング、プラズマＣＶＤ）において、活性層（ＣＭＯＳトランジスタ（ＣＭＯＳ－ＦＥＴｓ）のゲート膜やｐｎ接合）に電荷が溜まり、リーク電流（ゲート膜リーク、ｐｎ接合リーク）が増加してデバイス不良を招くおそれがある。

特許文献１には、単結晶シリコン基板と単結晶シリコン層との間の中間層を、シリコン酸化膜からなるＢＯＸ層に替えて絶縁性の多結晶ダイヤモンド層としたＳＯＩウェーハが記載されている。すなわち、特許文献１では、単結晶シリコン基板（支持基板）と、前記単結晶シリコン基板上に形成された多結晶ダイヤモンド層と、前記多結晶ダイヤモンド層上に形成された単結晶シリコン層（活性層）と、を有するＳＯＩウェーハが記載されている。また、特許文献１には、単結晶シリコン基板（支持基板）上にダイヤモンド粒子を付着させる工程と、前記ダイヤモンド粒子を核として、化学気相成長法により、前記単結晶シリコン基板上に多結晶ダイヤモンド層を成長させる工程と、前記多結晶ダイヤモンド層の表面を平坦化する工程と、単結晶シリコンからなる活性層用基板と前記多結晶ダイヤモンド層とを真空常温接合法により貼り合わせる工程と、前記活性層用基板を減厚して、単結晶シリコン層（活性層）とする工程とによって、前記ＳＯＩウェーハを製造する方法が記載されている。

特開２０１９－６２０２０号公報

多結晶ダイヤモンド層も、ＢＯＸ層と同様に、単結晶シリコン層とのエッチングにおける高い選択性を有する。このため、ＭＥＭＳセンサをＣＭＯＳ回路と合わせて１チップで作製するシリコンウェーハとして、特許文献１のＳＯＩウェーハを用いることも考えられる。しかしながら、特許文献１のＳＯＩウェーハにおいても、多結晶ダイヤモンド層はＢＯＸ層と同様に絶縁性が高い。このため、多結晶ダイヤモンド層によって活性層と支持基板とが絶縁され、デバイスプロセスにおけるプラズマ処理において、活性層に電荷が溜まり、リーク電流が増加してデバイス不良を招くおそれがある。この問題を回避するためには、単結晶シリコン基板と単結晶シリコン層との間の中間層が高い導電性を有する積層ウェーハが求められる。

上記課題に鑑み、本発明は、単結晶シリコン基板と単結晶シリコン層との間の中間層が、単結晶シリコン層とのエッチングにおける高い選択性を有しつつ、高い導電性を有する積層ウェーハと、その有利な製造方法を提供することを目的とする。

上記課題を解決すべく、本発明者は、導電性が高く、単結晶シリコン層とのエッチングにおける選択性が高い中間層を検討し、従来のＳＯＩウェーハにおけるシリコン酸化膜からなるＢＯＸ層を、導電性の多結晶ダイヤモンド層で置き換えた積層ウェーハを着想した。この積層ウェーハは、特許文献１の多結晶ダイヤモンド層を成膜するにあたり、原料ガスにボロンを添加して、多結晶ダイヤモンド層を低抵抗化することによって、実現することができた。

図４下図に示すように、ＭＥＭＳセンサをＣＭＯＳ回路と合わせて１チップで作製するシリコンウェーハとして、中間層が導電性の多結晶ダイヤモンド層からなる積層ウェーハを用いれば、活性層表面から支持基板裏面まで導電性が高く、デバイスプロセスにおけるプラズマ処理において、活性層に電荷が溜まりにくく、リーク電流の増加が回避できる。

上記の着想に基づき完成された本発明の要旨構成は、以下のとおりである。
［１］単結晶シリコン基板と、
前記単結晶シリコン基板上に形成された多結晶ダイヤモンド層と、
前記多結晶ダイヤモンド層上に形成された単結晶シリコン層と、
を有し、
前記単結晶シリコン基板が、１０Ω・ｃｍ以下の抵抗率を有し、
前記多結晶ダイヤモンド層が、ボロンを含有し、０．００１Ω・ｃｍ以上１０００Ω・ｃｍ以下の抵抗率を有することを特徴とする積層ウェーハ。

［２］前記多結晶ダイヤモンド層は、１×１０^１８ａｔｏｍｓ／ｃｍ^３以上１×１０^２３ａｔｏｍｓ／ｃｍ^３以下のボロン濃度を有する、上記［１］に記載の積層ウェーハ。

［３］前記単結晶シリコン層と前記多結晶ダイヤモンド層との間に、アモルファスシリコン層及びアモルファスダイヤモンド層が存在する、上記［１］又は［２］に記載の積層ウェーハ。

［４］前記多結晶ダイヤモンド層内にアモルファスダイヤモンド層が存在する、上記［１］又は［２］に記載の積層ウェーハ。

［５］単結晶シリコン基板上にダイヤモンド粒子を付着させる工程と、
前記単結晶シリコン基板上に水素、炭素及びボロンを含むガスを供給して、前記ダイヤモンド粒子を核として、化学気相成長法により、前記単結晶シリコン基板上に、ボロンが添加された多結晶ダイヤモンド層を成長させる工程と、
前記多結晶ダイヤモンド層の表面を平坦化する工程と、
単結晶シリコンからなる活性層用基板の表面と、平坦化した前記多結晶ダイヤモンド層の表面とに、真空常温下でイオンビーム又は中性原子ビームを照射して、前記両方の表面を活性化面とする工程と、
引き続き真空常温下で、前記両方の活性化面を接触させることで、前記活性層用基板と前記多結晶ダイヤモンド層とを貼り合わせる工程と、
前記活性層用基板を減厚して、単結晶シリコン層とする工程と、
を有し、前記単結晶シリコン基板上に、前記多結晶ダイヤモンド層及び前記単結晶シリコン層が順次積層された積層ウェーハを得ることを特徴とする積層ウェーハの製造方法。

［６］単結晶シリコン基板上に第１ダイヤモンド粒子を付着させる工程と、
前記単結晶シリコン基板上に水素、炭素及びボロンを含むガスを供給して、前記第１ダイヤモンド粒子を核として、化学気相成長法により、前記単結晶シリコン基板上にボロンが添加された第１多結晶ダイヤモンド層を成長させる工程と、
前記第１多結晶ダイヤモンド層の表面を平坦化する工程と、
単結晶シリコンからなる活性層用基板上に第２ダイヤモンド粒子を付着させる工程と、
前記活性層用基板上に水素、炭素及びボロンを含むガスを供給して、前記第２ダイヤモンド粒子を核として、化学気相成長法により、前記活性層用基板上にボロンが添加された第２多結晶ダイヤモンド層を成長させる工程と、
前記第２多結晶ダイヤモンド層の表面を平坦化する工程と、
前記第１及び第２多結晶ダイヤモンド層の表面に、真空常温下でイオンビーム又は中性原子ビームを照射して、前記両方の表面を活性化面とする工程と、
引き続き真空常温下で、前記両方の活性化面を接触させることで、前記第１多結晶ダイヤモンド層と前記第２多結晶ダイヤモンド層とを貼り合わせ、前記第１及び第２多結晶ダイヤモンド層が一体化した多結晶ダイヤモンド層を得る工程と、
前記活性層用基板を減厚して、単結晶シリコン層とする工程と、
を有し、前記単結晶シリコン基板上に、前記多結晶ダイヤモンド層及び前記単結晶シリコン層が順次積層された積層ウェーハを得ることを特徴とする積層ウェーハの製造方法。

［７］前記多結晶ダイヤモンド層が、０．００１Ω・ｃｍ以上１０００Ω・ｃｍ以下の抵抗率を有する、上記［５］又は［６］に記載の積層ウェーハの製造方法。

［８］前記単結晶シリコン基板が、１０Ω・ｃｍ以下の抵抗率を有する、上記［５］～［７］のいずれか一項に記載の積層ウェーハの製造方法。

［９］前記ガスが、ボロン系ガス及び炭化水素系ガスを含み、前記ボロン系ガスのボロン濃度が前記炭化水素系ガスの炭素濃度の１ｐｐｍ以上１０００００ｐｐｍ以下である、上記［５］～［８］のいずれか一項に記載の積層ウェーハの製造方法。

本発明の積層ウェーハは、単結晶シリコン基板と単結晶シリコン層との間の中間層が、単結晶シリコン層とのエッチングにおける高い選択性を有しつつ、高い導電性を有する。本発明の積層ウェーハの製造方法によれば、単結晶シリコン基板と単結晶シリコン層との間の中間層が、単結晶シリコン層とのエッチングにおける高い選択性を有しつつ、高い導電性を有する積層ウェーハを製造することができる。

（Ａ）～（Ｋ）は、本発明の一実施形態による積層ウェーハ１００の製造方法を説明する模式断面図である。 本発明の一実施形態において用いる真空常温接合装置５０の模式断面図である。 実施例における電流測定用のデバイスの断面図である。 ＭＥＭＳセンサ及びＣＭＯＳ回路をシリコンウェーハ上に１チップで形成した複合デバイスの断面図であり、上図は、キャビティ形成領域をシリコン酸化膜（ＢＯＸ層）で形成した場合を示し、下図は、キャビティ形成領域を導電層で形成した場合を示す。

（積層ウェーハの製造方法）
図１（Ａ）～（Ｋ）を参照して、本発明の一実施形態による積層ウェーハ１００の製造方法を説明する。まず、図１（Ａ），（Ｂ）に示すように、単結晶シリコン基板１０上にダイヤモンド粒子を含有する溶液を塗布する。これにより、単結晶シリコン基板１０上にダイヤモンド粒子含有液膜１２が形成される。その後、図１（Ｂ），（Ｃ）に示すように、単結晶シリコン基板１０に熱処理を施すことによって、ダイヤモンド粒子含有液膜１２中の溶媒を蒸発させ、かつ単結晶シリコン基板１０の表面とダイヤモンド粒子１４との結合力を強化して、単結晶シリコン基板１０上にダイヤモンド粒子１４を付着させる。その後、図１（Ｃ），（Ｄ）に示すように、ダイヤモンド粒子１４を核として、化学気相成長法（ＣＶＤ法：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により、単結晶シリコン基板１０上に多結晶ダイヤモンド層１６を成長させる。その後、図１（Ｄ），（Ｅ）に示すように、多結晶ダイヤモンド層の表面１６Ａを平坦化する。

図１（Ｈ）に示すように、単結晶シリコンからなる活性層用基板２０を用意する。そして、図１（Ｆ），（Ｇ），（Ｈ），（Ｉ）に示すように、多結晶ダイヤモンド層の表面１６Ａ及び活性層用基板２０の表面２０Ａに、真空常温下でイオンビーム又は中性原子ビームを照射して、両方の表面１６Ａ，２０Ａを活性化面とする。この時、図１（Ｇ）に示すように、多結晶ダイヤモンド層１６の表層部には、アモルファスダイヤモンド層１８が形成され、図１（Ｉ）に示すように、活性層用基板２０の表層部には、アモルファスシリコン層２２が形成される。その後、図１（Ｇ），（Ｉ），（Ｊ）に示すように、引き続き真空常温下で、両方の活性化面を接触させることで、当該活性化面を貼り合わせ面（接合面）として、活性層用基板２０と多結晶ダイヤモンド層１６とを貼り合わせて、貼り合わせ基板３０を得る。その後、図１（Ｊ），（Ｋ）に示すように、活性層用基板２０を減厚して、単結晶シリコン層２６とする。

本実施形態では、以上の工程を経て、単結晶シリコン基板１０上に、多結晶ダイヤモンド層１６及び単結晶シリコン層２６が順次積層された積層ウェーハ１００を製造することができる。ここで、単結晶シリコン層２６は、半導体デバイスを形成するためのデバイス層となる。積層ウェーハ１００において、単結晶シリコン層２６と多結晶ダイヤモンド層１６との間には、各々厚さが１ｎｍ以上５ｎｍ以下のアモルファスシリコン層２２及びアモルファスダイヤモンド層１８が存在する。

［単結晶シリコン基板］
単結晶シリコン基板１０は、チョクラルスキー法（ＣＺ法）やＣＺ法に磁場をかけるＭＣＺ法（Ｍａｇｎｅｔｉｃ ｆｉｅｌｄ ａｐｐｌｉｅｄ Ｃｚｏｃｈｒａｌｓｋｉ法）や浮遊帯域溶融法（ＦＺ法）により育成した単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することができる。

単結晶シリコン基板１０の抵抗率は、１０Ω・ｃｍ以下であることが好ましい。当該抵抗率が１０Ω・ｃｍを超えると、単結晶シリコン基板１０そのものの絶縁性が高くなり、多結晶ダイヤモンド層１６の抵抗率に関係なく、デバイスプロセスにおけるプラズマ処理において、単結晶シリコン層２６（活性層）に電荷が溜まり、リーク電流が増加してデバイス不良を招くおそれがある。

単結晶シリコン基板１０に添加されるドーパント種は限定されない。具体的には、ｐ型ドーパントとしてボロン、ｎ型ドーパントとして、リン、砒素、及びアンチモンが挙げられる。単結晶シリコン基板１０の抵抗率は低ければよく、特に下限値は限定されないが、現状、ボロンを含有させて０．０００１Ω・ｃｍ、リンを含有させて０．０００５Ω・ｃｍ、砒素を含有させて０．００１Ω・ｃｍ、アンチモンを含有させて０．００５Ω・ｃｍがそれぞれの製造限界の抵抗率である。

単結晶シリコン基板１０の厚さは、多結晶ダイヤモンド層１６の厚さに応じて設定すればよく、多結晶ダイヤモンド層１６が厚くなるほど反りが大きくなるため、反りを発生させないように単結晶シリコン基板１０を厚くすることが好ましい。具体的には、単結晶シリコン基板１０の厚さは、５００μｍ以上５ｍｍ以下とすることが好ましい。

［活性層用基板］
活性層用基板２０も、単結晶シリコン基板１０と同様に、ＣＺ法、ＭＣＺ法、又はＦＺ法により育成した単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することができる。

活性層用基板２０の抵抗率は特に限定されないが、一般的には１Ω・ｃｍ以上１００Ω・ｃｍ以下であり得る。活性層用基板２０に添加されるドーパント種は限定されない。具体的には、ｐ型ドーパントとしてボロン、ｎ型ドーパントとして、リン、砒素、及びアンチモンが挙げられる。

活性層用基板２０の厚さは、２００μｍ以上１ｍｍ以下とすることが好ましい。２００μｍ未満の場合、真空常温接合時に活性層用基板２０が反ることによりウェーハ接合不良が発生するおそれがある。また、１ｍｍ超えの場合、後述の活性層用基板２０の減厚の工程におけるプロセスタイムや材料コストの観点から好ましくない。

［ダイヤモンド粒子の付着工程］
単結晶シリコン基板１０上にダイヤモンド粒子１４を付着させる付着工程は、単結晶シリコン基板１０上にダイヤモンド粒子を含有する溶液を塗布し、その後、単結晶シリコン基板１０に熱処理を施すことにより行うことが好ましい。

［［ダイヤモンド粒子含有溶液の塗布］］
図１（Ａ），（Ｂ）に示すように、単結晶シリコン基板１０上にダイヤモンド粒子を含有する溶液を塗布して、単結晶シリコン基板１０上にダイヤモンド粒子含有液膜１２を形成する。塗布方法としては、スピンコート法、スプレー法、及び浸漬法を挙げることができ、スピンコート法が特に好ましい。スピンコート法によれば、単結晶シリコン基板１０の両面のうちダイヤモンド粒子１４を付着させたい片側の表面のみに、ダイヤモンド粒子含有溶液を均一に塗布することができる。

ダイヤモンド粒子含有溶液に含まれるダイヤモンド粒子の平均粒径は１ｎｍ以上５０ｎｍ以下とすることが好ましく、１０ｎｍ以下とすることがより好ましい。１ｎｍ以上であれば、多結晶ダイヤモンド層１６を成長させる初期段階において、ダイヤモンド粒子１４がスパッタリング作用により単結晶シリコン基板１０の表面から弾き飛ばされる現象を抑制することができ、５０ｎｍ以下であれば、多結晶ダイヤモンド層１６を異常成長なく緻密に成長でき、後述する平坦化処理において、ウェーハ接合可能な平坦性を実現できる。このようなサイズのダイヤモンド粒子は、公知の爆轟法や爆縮法や粉砕法によりグラファイトから好適に作製することができる。なお、「ダイヤモンド粒子含有溶液に含まれるダイヤモンド粒子の平均粒径」は、ＪＩＳ ８８１９－２に従って算出されるものであり、公知のレーザー回折式粒度分布測定装置によって測定された粒度分布が正規分布に従うと仮定して算出された平均粒径を意味する。

ここで、ダイヤモンド粒子含有溶液を塗布する前の単結晶シリコン基板１０は、その表面に付着した金属不純物を除去するために、一般的にフッ酸などを用いて酸洗浄される。酸洗浄された単結晶シリコン基板１０の表面は活性な撥水面であるので、その表面にはパーティクルが付着しやすい。このため、酸洗浄した単結晶シリコン基板１０を純水などで洗浄して、単結晶シリコン基板１０の表面を自然酸化膜が形成された親水性面とすることが好ましい。あるいは、酸洗浄した単結晶シリコン基板１０をクリーンルーム内に長時間放置して、単結晶シリコン基板１０の表面に自然酸化膜を形成することが好ましい。これにより、単結晶シリコン基板１０の表面にパーティクルが付着するのを抑制することができる。この時、自然酸化膜中には正電荷を有する固定電荷が発生する。そのため、正電荷に帯電した自然酸化膜上に、負電荷に帯電させたダイヤモンド粒子を含有するダイヤモンド粒子含有溶液を塗布すれば、単結晶シリコン基板１０とダイヤモンド粒子１４とがクーロン引力により強固に結合する。その結果、多結晶ダイヤモンド層１６の単結晶シリコン基板１０に対する密着性が向上する。このように負電荷に帯電させたダイヤモンド粒子は、ダイヤモンド粒子に酸化処理を施すことによって、カルボキシル基やケトン基でダイヤモンド粒子を終端することで得られる。例えば、酸化処理としては、ダイヤモンド粒子を酸化熱する方法や、オゾン溶液、硝酸溶液、過酸化水素水溶液、又は過塩素酸溶液にダイヤモンド粒子を浸漬する方法などが挙げられる。

ダイヤモンド粒子含有溶液の溶媒としては、水の他、メタノール、エタノール、２－プロパノ－ル、及びトルエン等の有機溶媒が挙げられ、これらの溶媒を単独で用いてもよく、２種以上組み合わせて用いてもよい。

ダイヤモンド粒子含有溶液におけるダイヤモンド粒子の含有量は、ダイヤモンド粒子含有溶液全体に対して０．０３質量％以上１０質量％以下とすることが好ましい。０．０３質量％以上であれば、ダイヤモンド粒子１４を単結晶シリコン基板１０上に均一に付着させることができ、１０質量％以下であれば、付着したダイヤモンド粒子１４がダイヤモンド層１６の成長過程で異常成長するのを抑制することができるからである。

ダイヤモンド粒子１４と単結晶シリコン基板１０との密着性を向上させる観点から、ダイヤモンド粒子含有溶液をジェル状のものとすることが好ましく、ダイヤモンド粒子含有溶液に増粘剤を含有させてもよい。増粘剤としては、寒天、カラギーナン、キサンタンガム、ジェランガム、グアーガム、ポリビニルアルコール、ポリアクリル酸塩系増粘剤、水溶性セルロース類、ポリエチレンオキサイドなどが挙げられ、これらの一種又は二種以上を用いることができる。増粘剤を含有させる場合、ダイヤモンド粒子含有溶液のｐＨを６以上８以下の範囲とすることが好ましい。

ダイヤモンド粒子含有溶液の調製は、上記の溶媒にダイヤモンド粒子を混合して撹拌することにより、溶媒中にダイヤモンド粒子を分散させるようにして行えばよい。撹拌速度は５００ｒｐｍ以上３０００ｒｐｍ以下とすることが好ましく、撹拌時間は１０分以上１時間以下とすることが好ましい。

［［熱処理］］
次に、図１（Ｂ），（Ｃ）に示すように、単結晶シリコン基板１０に熱処理を施す。これにより、ダイヤモンド粒子含有液膜１２中の溶媒が蒸発し、かつ単結晶シリコン基板１０の表面とダイヤモンド粒子１４との結合力が強化されて、単結晶シリコン基板１０上にダイヤモンド粒子１４が付着する。熱処理中の単結晶シリコン基板１０の温度は、１００℃未満とすることが好ましく、３０℃以上８０℃以下とすることがより好ましい。１００℃未満であれば、ダイヤモンド粒子含有溶液の沸騰に伴う泡の発生を抑制することができるので、単結晶シリコン基板１０上にダイヤモンド粒子１４が部分的に存在しない部位が発生することがなく、この部位を起点として多結晶ダイヤモンド層１６が剥離するおそれもない。３０℃以上であれば、単結晶シリコン基板１０とダイヤモンド粒子１４とが十分に結合するので、ＣＶＤ法によって多結晶ダイヤモンド層１６を成長させる過程で、スパッタリング作用によりダイヤモンド粒子１４が弾き飛ばされるのを抑制することができ、多結晶ダイヤモンド層１６を均一に成長させることができる。また、熱処理時間は１分以上３０分以下とすることが好ましい。なお、熱処理装置としては、公知の熱処理装置を用いればよく、例えば、加熱したホットプレート上に単結晶シリコン基板１０を載置することにより行うことができる。

なお、単結晶シリコン基板上にダイヤモンド粒子を付着させる方法は、ダイヤモンド粒子を含有する溶液を塗布する塗布法に限定されず、公知の傷付け法であってもよい。傷付け法による場合は、単結晶シリコン基板の表面にダイヤモンド粒子を埋め込むことにより、単結晶シリコン基板上にダイヤモンド粒子を付着させる。ダイヤモンド粒子を埋め込む方法としては、（１）乾燥した状態のダイヤモンド粉末を単結晶シリコン基板の表面に分布させて、基板表面に押圧力を印加する方法、（２）ダイヤモンド粒子を含む高速ガスを単結晶シリコン基板の表面に噴射する方法、（３）ダイヤモンド粒子の流動床中に単結晶シリコン基板を置く方法、（４）ダイヤモンド粒子を分散させた溶液中で単結晶シリコン基板を超音波洗浄する方法などが挙げられる。なお、傷付け法では、ダイヤモンド粒子の埋め込み深さにばらつきが生じることで、多結晶ダイヤモンド層の厚さが不均一になったり、ダイヤモンド粒子の埋め込みの際に単結晶シリコン基板の表面に生じる傷が大きいと、多結晶ダイヤモンド層の表面の平滑性が悪くなったりする傾向があるので、塗布法を用いることが好ましい。

［多結晶ダイヤモンド層の成長］
次に、図１（Ｃ），（Ｄ）に示すように、ダイヤモンド粒子１４を核として、ＣＶＤ法により、単結晶シリコン基板１０上に多結晶ダイヤモンド層１６を成長させる。ＣＶＤ法としては、プラズマＣＶＤ法および熱フィラメントＣＶＤ法等を好適に用いることができる。

本実施形態では、単結晶シリコン基板１０上に水素、炭素及びボロンを含むソースガスを供給して、多結晶ダイヤモンド層１６にボロンを含有させることで、多結晶ダイヤモンド層１６を導電性すなわち低抵抗とすることが重要である。多結晶ダイヤモンド層１６の抵抗率が、１０００Ω・ｃｍ超えの場合、積層ウェーハ１００における多結晶ダイヤモンド層１６の絶縁性が高く、デバイスプロセスにおけるプラズマ処理において、単結晶シリコン層２６（活性層）に電荷が溜まり、リーク電流が増加してデバイス不良を招くおそれがある。よって、多結晶ダイヤモンド層１６の抵抗率は、１０００Ω・ｃｍ以下とし、好ましくは１０Ω・ｃｍ以下とし、より好ましくは０．１Ω・ｃｍ以下とする。他方で、多結晶ダイヤモンド層１６の抵抗率が０．００１Ω・ｃｍ未満の場合、積層ウェーハ１００がデバイス製造プロセスにおける高温熱処理を受けた際、多結晶ダイヤモンド層１６内のボロンが単結晶シリコン層２６内に拡散してしまい、単結晶シリコン層２６の抵抗率が変動してしまうおそれがある。よって、多結晶ダイヤモンド層１６の抵抗率は、０．００１Ω・ｃｍ以上とする。

単結晶シリコン基板１０に供給するソースガスは、ボロン系ガス及び炭化水素系ガスを含むものとすることができる。炭化水素系ガスとしては、メタン、エタン、プロパン、ブタン等を挙げることができ、これらの一種又は二種以上を用いることができる。ボロン系ガスとしては、トリメトキシボラン、トリエチルボラン、トリメチルボロン、ジボラン等を挙げることができ、これらの一種又は二種以上を用いることができる。ボロン系ガスのボロン濃度は、炭化水素系ガスの炭素濃度の１ｐｐｍ以上１０００００ｐｐｍ以下であることが好ましい。ボロン濃度が１ｐｐｍ以上であれば、多結晶ダイヤモンド層形成時に多結晶ダイヤモンド層内にボロンが均一に取り込まれ、多結晶ダイヤモンド層内にボロン濃度が低い部位が点在することがない。また、ボロン濃度が１０００００ｐｐｍ以下であれば、多結晶ダイヤモンド層形成時に多結晶ダイヤモンド層内にボロンが均一に取り込まれ、多結晶ダイヤモンド層内にボロン濃度が高い部位が点在することがない。

プラズマＣＶＤ法を用いる場合、例えば、水素をキャリアガスとして、メタン等及びトリメトキシボラン等のソースガスをチャンバー内に導入して、単結晶シリコン基板１０の温度を７００℃以上１３００℃以下として、ボロンを含有する多結晶ダイヤモンド層１６を成長させる。多結晶ダイヤモンド層１６の厚さの均一性を向上させる観点から、マイクロ波プラズマＣＶＤ法を用いることが好ましい。マイクロ波プラズマＣＶＤ法とは、プラズマチャンバー内でメタン等及びトリメトキシボラン等のソースガスをマイクロ波によって分解してプラズマ化し、プラズマ化したソースガスを加熱した単結晶シリコン基板１０上に導くことにより、多結晶ダイヤモンド層１６を成長させる方法である。ここで、プラズマチャンバー内の圧力、マイクロ波の出力、及び単結晶シリコン基板１０の温度は、以下のように設定することが好ましい。プラズマチャンバー内の圧力は、１．３×１０^３Ｐａ以上１．３×１０^５Ｐａ以下とすることが好ましく、１．１×１０^４Ｐａ以上４．０×１０^４Ｐａ以下とすることがより好ましい。マイクロ波の出力は、０．１ｋＷ以上１００ｋＷ以下とすることが好ましく、１ｋＷ以上１０ｋＷ以下とすることがより好ましい。単結晶シリコン基板１０の温度は、７００℃以上１３００℃以下とすることが好ましく、９００℃以上１２００℃以下とすることがより好ましい。

熱フィラメントＣＶＤ法を用いる場合、タングステン、タンタル、レニウム、モリブデン、イリジウム等からなるフィラメントを用いて、フィラメント温度を１９００℃以上２３００℃以下程度とし、メタン等の炭化水素系のソースガスから炭素ラジカルを生成し、トリメトキシボラン等のボロン系のソースガスからボロンラジカルを生成する。この炭素ラジカル及びボロンラジカルを加熱した単結晶シリコン基板１０上に導くことにより、ボロンを含有する多結晶ダイヤモンド層１６を成長させる。熱フィラメントＣＶＤ法によれば、ウェーハの大口径化に容易に対応することができる。ここで、チャンバー内の圧力、フィラメントと単結晶シリコン基板１０との距離、及び単結晶シリコン基板１０の温度は、以下のように設定することが好ましい。チャンバー内の圧力は１．３×１０^３Ｐａ以上１．３×１０^５Ｐａ以下とすることが好ましい。フィラメントと単結晶シリコン基板１０との距離は５ｍｍ以上２０ｍｍ以下とすることが好ましい。単結晶シリコン基板１０の温度は７００℃以上１３００℃以下とすることが好ましい。

多結晶ダイヤモンド層１６は、積層ウェーハ１００の中間層として機能するものであるため、その厚さは１μｍ以上１０μｍ以下とすることが好ましい。本明細書において、「多結晶ダイヤモンド層の厚さ」としては、多結晶ダイヤモンド層の表面１６Ａの中心点（すなわち、ウェーハの中心点）、及び、ウェーハ中心点から多結晶ダイヤモンド層の表面１６Ａの半径９５％の円周と多結晶ダイヤモンド層の表面１６Ａの直径との２つの交点の合計３点をそれぞれ中心とする１０μｍ×１０μｍの３つの領域を光学顕微鏡にて断面観察して測定した厚さの平均値を採用する。

［多結晶ダイヤモンド層の平坦化］
次に、図１（Ｄ），（Ｅ）に示すように、多結晶ダイヤモンド層の表面１６Ａを平坦化する。平坦化方法は特に限定されないが、例えば公知の化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法を好適に用いることができる。なお、平坦化後も、多結晶ダイヤモンド層１６の厚さは１μｍ以上１０μｍ以下とすることが好ましい。

［真空常温接合法による貼り合わせ］
本実施形態では、図１（Ｆ），（Ｇ），（Ｈ），（Ｉ）に示すように、真空常温接合法により、多結晶ダイヤモンド層１６と活性層用基板２０とを貼り合わせて、貼り合わせ基板３０を得る。真空常温接合法とは、単結晶シリコン基板１０と活性層用基板２０を加熱することなく、常温で貼り合わせる方法である。本実施形態では、多結晶ダイヤモンド層の表面１６Ａ及び活性層用基板の表面２０Ａに、真空常温下でイオンビーム又は中性原子ビームを照射する活性化処理して、両方の表面１６Ａ，２０Ａを活性化面とする。これにより、活性化面にはダングリングボンドが現れる。そのため、引き続き真空常温下で上記両方の活性化面を接触させると、瞬時に接合力が働き、上記活性化面を貼り合わせ面として、多結晶ダイヤモンド層１６と活性層用基板２０とが強固に貼り合う。

活性化処理の方法としては、プラズマ雰囲気でイオン化した元素を各基板の表面へ加速させる方法と、イオンビーム装置から加速したイオン化した元素を各基板の表面へ加速させる方法が挙げられる。この方法を実現する装置の一形態を、図２を参照して説明する。真空常温接合装置５０は、プラズマチャンバー５１と、ガス導入口５２と、真空ポンプ５３と、パルス電圧印加装置５４と、ウェーハ固定台５５Ａ，５５Ｂと、を有する。

まず、プラズマチャンバー５１内のウェーハ固定台５５Ａ，５５Ｂにそれぞれ単結晶シリコン基板１０及び活性層用基板２０を載置して、固定する。次に、真空ポンプ５３によりプラズマチャンバー５１内を減圧し、ついで、ガス導入口５２からプラズマチャンバー５１内に原料ガスを導入する。続いて、パルス電圧印加装置５４によりウェーハ固定台５５Ａ，５５Ｂ（および単結晶シリコン基板１０、活性層用基板２０）に負電圧をパルス状に印加する。これにより、原料ガスのプラズマを生成するとともに、生成したプラズマに含まれる原料ガスのイオンを単結晶シリコン基板１０上に形成された多結晶ダイヤモンド層１６及び活性層用基板２０の表面に向けて加速、照射することができる。

照射する元素は、Ａｒ、Ｎｅ、Ｘｅ、Ｈ、ＨｅおよびＳｉから選択される少なくとも一種とすることが好ましい。

プラズマチャンバー５１内のチャンバー圧力は１×１０^－５Ｐａ以下とすることが好ましい。１×１０^－５Ｐａ以下であれば、スパッタされた元素が各基板の表面に再付着しにくく、ダングリングボンドの形成率が低下するおそれがないからである。

単結晶シリコン基板１０及び活性層用基板２０に印加するパルス電圧は、各基板の表面に対する照射元素の加速エネルギーが１００ｅＶ以上１０ｋｅＶ以下となるように設定することが好ましい。１００ｅＶ以上であれば、照射した元素が各基板の表面に堆積するおそれがなく、１０ｋｅＶ以下であれば、照射した元素が各基板の内部へ注入されるおそれがないので、ダングリングボンドを安定的に形成することができるからである。

パルス電圧の周波数は、単結晶シリコン基板１０及び活性層用基板２０にイオン又は中性原子が照射される回数を決定する。パルス電圧の周波数は、１０Ｈｚ以上１０ｋＨｚ以下とすることが好ましい。１０Ｈｚ以上であれば、イオン又は中性原子の照射ばらつきを吸収することができるので、イオン又は中性原子の照射量が安定し、１０ｋＨｚ以下であれば、グロー放電によるプラズマ形成が安定するからである。

パルス電圧のパルス幅は、単結晶シリコン基板１０及び活性層用基板２０にイオン又は中性原子が照射される時間を決定する。パルス幅は、１μ秒以上１０ｍ秒以下とすることが好ましい。１μ秒以上であれば、イオン又は中性原子を各基板に安定的に照射することができ、１０ｍ秒以下であれば、グロー放電によるプラズマ形成が安定するからである。

単結晶シリコン基板１０及び活性層用基板２０は加熱されないため、その温度は常温（通常、３０℃～９０℃）となる。

このように真空常温接合法を用いることによって、以下の作用効果が得られる。真空常温接合法では、単結晶シリコン基板１０と活性層用基板２０が加熱されない。そのため、単結晶シリコン基板１０中の不純物が活性層用基板２０に外方拡散するのを抑制することができる。加えて、瞬時かつ強固に、両基板を接合することができるため、スリップ及び転位の発生を防止することができる。また、多結晶ダイヤモンド層１６には、高温熱処理に起因する熱応力が導入されない。さらに、真空常温接合法における活性化処理によって、多結晶ダイヤモンド層１６の表層部に、厚さ１ｎｍ以上５ｎｍ以下のアモルファスダイヤモンド層１８が形成され（図１（Ｇ））、活性層用基板２０の表層部に、厚さ１ｎｍ以上５ｎｍ以下のアモルファスシリコン層２２が形成される（図１（Ｉ））。どちらのアモルファス層ともゲッタリング層として機能し、単結晶シリコン基板１０中の酸素や不純物が活性層用基板２０に外方拡散するのを抑制することができる。さらに、どちらのアモルファス層も熱伝導性が良いので、最終品である積層ウェーハ１００の放熱性の向上に寄与する。

［活性層用基板の減厚］
次に、図１（Ｊ），（Ｋ）に示すように、活性層用基板２０を減厚して、単結晶シリコン層２６とする。具体的には、活性層用基板２０を、接合面とは反対側の表面から研削及び研磨することにより減厚する。単結晶シリコン層２６の厚さは、そこに形成する半導体デバイスの種類や構造に応じて適宜決定することができ、１μｍ以上５００μｍ以下とすることが好ましく、５μｍ以上２０μｍ以下とすることがより好ましい。なお、この研削及び研磨には、公知又は任意の研削法及び研磨法を好適に用いることができ、具体的には平面研削法及び鏡面研磨法を用いることができる。

以上説明した本実施形態による積層ウェーハの製造方法によれば、単結晶シリコン基板と単結晶シリコン層との間の中間層が、単結晶シリコン層とのエッチングにおける高い選択性を有しつつ、高い導電性を有する積層ウェーハを製造することができる。

なお、上記の実施形態では、支持基板としての単結晶シリコン基板１０上にのみ多結晶ダイヤモンド層１６を成長させた後、単結晶シリコン基板１０と活性層用基板２０とを真空常温接合法により貼り合せたが、本発明はこれに限定されず、支持基板としての単結晶シリコン基板１０上と活性層用基板２０上のそれぞれに多結晶ダイヤモンド層を成長させ、その後、単結晶シリコン基板１０と活性層用基板２０とを真空常温接合法により貼り合せてもよい。

すなわち、本発明の他の実施形態による積層ウェーハの製造方法は、以下の工程を有する。

まず、単結晶シリコン基板上に第１ダイヤモンド粒子を付着させる工程と、前記単結晶シリコン基板上に水素、炭素及びボロンを含むガスを供給して、前記第１ダイヤモンド粒子を核として、化学気相成長法により、前記単結晶シリコン基板上にボロンが添加された第１多結晶ダイヤモンド層を成長させる工程と、前記第１多結晶ダイヤモンド層の表面を平坦化する工程と、を行う。

また、単結晶シリコンからなる活性層用基板上に第２ダイヤモンド粒子を付着させる工程と、前記活性層用基板上に水素、炭素及びボロンを含むガスを供給して、前記第２ダイヤモンド粒子を核として、化学気相成長法により、前記活性層用基板上にボロンが添加された第２多結晶ダイヤモンド層を成長させる工程と、前記第２多結晶ダイヤモンド層の表面を平坦化する工程と、を行う。

そして、前記第１及び第２多結晶ダイヤモンド層の表面に、真空常温下でイオンビーム又は中性原子ビームを照射して、前記両方の表面を活性化面とする工程と、引き続き真空常温下で、前記両方の活性化面を接触させることで、前記第１多結晶ダイヤモンド層と前記第２多結晶ダイヤモンド層とを貼り合わせ、前記第１及び第２多結晶ダイヤモンド層が一体化した多結晶ダイヤモンド層を得る工程と、前記活性層用基板を減厚して、単結晶シリコン層とする工程と、を行う。

以上の工程を経て、前記単結晶シリコン基板上に、前記多結晶ダイヤモンド層及び前記単結晶シリコン層が順次積層された積層ウェーハを得る。この実施形態に関しても、その詳細は図１（Ａ）～（Ｋ）に示す実施形態の説明を援用する。

（積層ウェーハ）
図１（Ｋ）を参照して、本実施形態により製造される積層ウェーハ１００は、単結晶シリコン基板１０と、この単結晶シリコン基板１０上に形成された多結晶ダイヤモンド層１６と、この多結晶ダイヤモンド層１６上に形成された単結晶シリコン層２６と、を有し、単結晶シリコン基板１０が、１０Ω・ｃｍ以下の抵抗率を有し、多結晶ダイヤモンド層１６が、ボロンを含有し、０．００１Ω・ｃｍ以上１０００Ω・ｃｍ以下の抵抗率を有することを特徴とする。積層ウェーハ１００において、単結晶シリコン層２６と多結晶ダイヤモンド層１６との間には、各々厚さが１ｎｍ以上５ｎｍ以下のアモルファスシリコン層２２及びアモルファスダイヤモンド層１８が存在する。

なお、支持基板としての単結晶シリコン基板１０上と活性層用基板２０上のそれぞれに多結晶ダイヤモンド層を成長させ、その後、単結晶シリコン基板１０と活性層用基板２０とを真空常温接合法により貼り合せる実施形態の場合、多結晶ダイヤモンド層内にアモルファスダイヤモンド層が存在することになる。これは、前記第１多結晶ダイヤモンド層の表層部及び前記第２多結晶ダイヤモンド層の表層部がアモルファスダイヤモンド層となるからである。

多結晶ダイヤモンド層１６の抵抗率が、１０００Ω・ｃｍ超えの場合、積層ウェーハ１００における多結晶ダイヤモンド層１６の絶縁性が高く、デバイスプロセスにおけるプラズマ処理において、単結晶シリコン層２６（活性層）に電荷が溜まり、リーク電流が増加してデバイス不良を招くおそれがある。よって、多結晶ダイヤモンド層１６の抵抗率は、１０００Ω・ｃｍ以下とし、好ましくは１０Ω・ｃｍ以下とし、より好ましくは０．１Ω・ｃｍ以下とする。他方で、多結晶ダイヤモンド層１６の抵抗率が０．００１Ω・ｃｍ未満の場合、積層ウェーハ１００がデバイス製造プロセスにおける高温熱処理を受けた際、多結晶ダイヤモンド層１６内のボロンが単結晶シリコン層２６内に拡散してしまい、単結晶シリコン層２６の抵抗率が変動してしまうおそれがある。よって、多結晶ダイヤモンド層１６の抵抗率は、０．００１Ω・ｃｍ以上とする。

上記の抵抗率の範囲を実現するべく、多結晶ダイヤモンド層１６のボロン濃度は、１×１０^１８ａｔｏｍｓ／ｃｍ^３以上１×１０^２３ａｔｏｍｓ／ｃｍ^３以下であることが好ましく、１×１０^２０ａｔｏｍｓ／ｃｍ^３以上１×１０^２２ａｔｏｍｓ／ｃｍ^３以下であることがより好ましい。

「多結晶ダイヤモンド層１６のボロン濃度」は、二次イオン質量分析法（ＳＩＭＳ：Secondary Ion Mass Spectrometry）により、多結晶ダイヤモンド層１６の厚み方向にボロン濃度分布を測定し、当該ボロン濃度分布を厚み方向に平均化した値を採用するものとする。

単結晶シリコン基板１０の作製方法、抵抗率、及び厚さについては、既述のとおりである。

単結晶シリコン層２６の抵抗率は、既述の活性層用基板２０の抵抗率と同じである。単結晶シリコン層２６の厚さも、既述のとおりである。

なお、本明細書において、単結晶シリコン基板１０、多結晶ダイヤモンド層１６、及び単結晶シリコン層２６の抵抗率は、四端子法により測定した値を採用するものとする。

本実施形態の積層ウェーハ１００は、単結晶シリコン基板１０と単結晶シリコン層２６との間の中間層である多結晶ダイヤモンド層１６が、単結晶シリコン層２６とのエッチングにおける高い選択性を有しつつ、高い導電性を有する。

（積層ウェーハの作製）
表１のＮｏ．１～７，９～１３においては、図１（Ａ）～（Ｋ）に示す工程を経て、発明例又は比較例に係る多結晶ダイヤモンド自立基板を製造した。

支持基板として、ＣＺ法により育成した単結晶シリコンインゴットから切り出し加工した、直径が２インチ、厚さが３ｍｍで、ドーパントとしてボロンを含有し、表１の「単結晶Ｓｉ基板の抵抗率」の欄に示す抵抗率を有するｐ型（１００）単結晶シリコン基板を用意した。

また、活性層用基板として、ＣＺ法により育成した単結晶シリコンインゴットから切り出し加工した、直径が２インチ、厚さが５００μｍで、ドーパントとしてリンを含有し、表１の「単結晶Ｓｉ層の抵抗率」の欄に示す抵抗率を有するｎ型（１００）単結晶シリコン基板を用意した。

次に、爆轟法によって、平均粒径が５ｎｍのダイヤモンド粒子を用意した。このダイヤモンド粒子を、過酸化水素水溶液に浸漬することによりカルボキシル基（ＣＯＯＨ）で終端して、負電荷に帯電させた。次に、ダイヤモンド粒子を溶媒（Ｈ_２Ｏ）に混合し、撹拌して、ダイヤモンド粒子の含有量が０．１質量％のダイヤモンド粒子含有溶液を調製した。なお、撹拌速度は１１００ｒｐｍ、撹拌時間は５０分とし、撹拌中のダイヤモンド粒子含有溶液の温度は２５℃とした。続いて、単結晶シリコン基板（支持基板）を純水により洗浄して、表面に自然酸化膜を形成した後、スピンコート法によって単結晶シリコン基板（支持基板）上にダイヤモンド粒子含有溶液を塗布し、ダイヤモンド粒子含有液膜を形成した。

次に、８０℃に設定したホットプレート上に単結晶シリコン基板（支持基板）を３分間置くことにより、単結晶シリコン基板とダイヤモンド粒子との結合を強化する熱処理を施し、単結晶シリコン基板（支持基板）上にダイヤモンド粒子を付着させた。

次に、水素をキャリアガス、メタン及びトリメトキシボランをソースガスとして、既述のマイクロ波プラズマＣＶＤ法を用いて、単結晶シリコン基板（支持基板）上に付着したダイヤモンド粒子を核として、厚さ５．５μｍの多結晶ダイヤモンド層を成長させた。メタンの炭素濃度に対するトリメトキシボランのボロン濃度を表１に示した。なお、プラズマチャンバー内の圧力を１．７×１０^４Ｐａ、マイクロ波の出力を５ｋＷ、単結晶シリコン基板（支持基板）の温度を１０５０℃、成長時間を１時間とした。

次に、ＣＭＰ法により多結晶ダイヤモンド層の表面を平坦化した。平坦化後の多結晶ダイヤモンド層の厚さは５μｍとした。

この段階で、多結晶ダイヤモンド層の抵抗率及びボロン濃度を既述の方法により測定して、表１に示した。なお、本実施例では、活性層用基板との接合前の段階で、多結晶ダイヤモンド層の抵抗率及びボロン濃度を測定したが、真空常温接合の場合、接合によるボロンの拡散は生じないため、積層ウェーハの段階で多結晶ダイヤモンド層の抵抗率及びボロン濃度を測定しても、同等の値になる。積層ウェーハにおいても、単結晶シリコン層（活性層）を剥離して、多結晶ダイヤモンド層の抵抗率及びボロン濃度を測定することは可能である。

次に、２５℃、１×１０^－５Ｐａの真空チャンバー内にＡｒを流してプラズマを発生させ、多結晶ダイヤモンド層の表面及び活性層用基板の表面に、加速エネルギー：５ｋｅＶ、周波数：１４０Ｈｚ、パルス幅：５５μ秒にてＡｒイオンを照射して、上記両方の表面を活性化面とした。引き続き、真空常温下で上記両方の活性化面を接触させることで、活性化面を貼合せ面として、多結晶ダイヤモンド層と活性層用基板とを貼り合わせた。なお、この活性化処理により、多結晶ダイヤモンド層の表層部にはアモルファスダイヤモンド層が形成され、活性層用基板の表層部にはアモルファスシリコン層が形成された。両アモルファス層の合計厚みを表１に示す。各アモルファス層の厚みは同等であった。なお、各アモルファス層の厚さは、接合界面を断面ＴＥＭ観察することにより求めた。

その後、活性層用基板を研削及び研磨して、厚さが２μｍの単結晶シリコン層とした。このようにして、単結晶シリコン基板上に、多結晶ダイヤモンド層及び単結晶シリコン層が順次積層された積層ウェーハを得た。

なお、表１のＮｏ．８においては、多結晶ダイヤモンド層ではなくシリコン酸化膜を形成したＳＯＩウェーハを作製した。なお、シリコン酸化膜と活性層用基板との接合は、上記と同じく真空常温接合により行った。

（抵抗率の測定）
各発明例及び比較例において、単結晶シリコン基板、多結晶ダイヤモンド層、及び単結晶シリコン層の抵抗率を四端子四探針法により測定した。単結晶シリコン基板の抵抗率は、積層ウェーハ裏面を測定することにより求め、単結晶シリコン層の抵抗率は、積層ウェーハ表面を測定することにより求めた。多結晶ダイヤモンド層の抵抗率は、単結晶シリコン層をアルカリ水溶液に浸水してエッチングして除去した後に、さらにアモルファスダイヤモンド層をＣＭＰにより除去し、多結晶ダイヤモンド層表面を測定することにより求めた。

（電流値の測定）
各発明例及び比較例において、単結晶シリコン層（活性層）表面から単結晶シリコン基板（支持基板）裏面へ流れる電流を測定した。図３に示す測定用のＴＥＧを作製した。Ｍｅｔａｌと支持基板裏面間に電圧を印加（支持基板裏面に０Ｖ、ｐ＋領域に－３Ｖ～３Ｖ）し、サンプル表裏面における導電性を評価した。まず、ボロンをドープしたｐ領域をフォトリソグラフィで形成し、窒素雰囲気下にて１０００℃で２時間熱処理し、その後、フォトリソグラフィによるエッチングを行った後、ＣＶＤ法によりＳｉＯ_２を堆積してＳＴＩ領域を形成し、その後層間絶縁体を堆積し、その後、フォトリソグラフィによるエッチングを行った後、ボロンを注入して窒素雰囲気下にて９００℃で０．５時間熱処理してコンタクト領域ｐ＋を形成し、スルーホールビアにメタルを埋め込んだ。

表１に示すように、発明例では、活性層表面から支持基板裏面へ流れる電流値が大きい。このため、デバイスプロセスにおけるプラズマ処理において、活性層に電荷が溜まりにくく、リーク電流の増加が回避できるものと期待される。他方で、比較例では、活性層表面から支持基板裏面へ流れる電流値が小さい。このため、デバイスプロセスにおけるプラズマ処理において、活性層に電荷が溜まり、リーク電流が増加してデバイス不良を招くおそれがある。

本発明の積層ウェーハに、ＭＥＭＳデバイス及びＣＭＯＳ回路を１チップで形成して複合デバイスを作製することができる。

１００ 積層ウェーハ
１０ 単結晶シリコン基板
１２ ダイヤモンド粒子含有液膜
１４ ダイヤモンド粒子
１６ 多結晶ダイヤモンド層
１６Ａ 多結晶ダイヤモンド層の表面
１８ アモルファスダイヤモンド層
２０ 活性層用基板（単結晶シリコン基板）
２０Ａ 活性層用基板の表面
２２ アモルファスシリコン層
２６ 単結晶シリコン層
３０ 貼り合わせ基板
５０ 真空常温接合装置
５１ プラズマチャンバー
５２ ガス導入口
５３ 真空ポンプ
５４ パルス電圧印可装置
５５Ａ ウェーハ固定台
５５Ｂ ウェーハ固定台

Claims (9)

1. 単結晶シリコン基板と、
   前記単結晶シリコン基板上に形成された多結晶ダイヤモンド層と、
   前記多結晶ダイヤモンド層上に形成された単結晶シリコン層と、
   を有し、
   前記単結晶シリコン基板が、１０Ω・ｃｍ以下の抵抗率を有し、
   前記多結晶ダイヤモンド層が、ボロンを含有し、０．００１Ω・ｃｍ以上１０００Ω・ｃｍ以下の抵抗率を有することを特徴とする積層ウェーハ。
2. 前記多結晶ダイヤモンド層は、１×１０^１８ａｔｏｍｓ／ｃｍ^３以上１×１０^２３ａｔｏｍｓ／ｃｍ^３以下のボロン濃度を有する、請求項１に記載の積層ウェーハ。
3. 前記単結晶シリコン層と前記多結晶ダイヤモンド層との間に、アモルファスシリコン層及びアモルファスダイヤモンド層が存在する、請求項１又は２に記載の積層ウェーハ。
4. 前記多結晶ダイヤモンド層内にアモルファスダイヤモンド層が存在する、請求項１又は２に記載の積層ウェーハ。
5. 単結晶シリコン基板上にダイヤモンド粒子を付着させる工程と、
   前記単結晶シリコン基板上に水素、炭素及びボロンを含むガスを供給して、前記ダイヤモンド粒子を核として、化学気相成長法により、前記単結晶シリコン基板上に、ボロンが添加された多結晶ダイヤモンド層を成長させる工程と、
   前記多結晶ダイヤモンド層の表面を平坦化する工程と、
   単結晶シリコンからなる活性層用基板の表面と、平坦化した前記多結晶ダイヤモンド層の表面とに、真空常温下でイオンビーム又は中性原子ビームを照射して、前記両方の表面を活性化面とする工程と、
   引き続き真空常温下で、前記両方の活性化面を接触させることで、前記活性層用基板と前記多結晶ダイヤモンド層とを貼り合わせる工程と、
   前記活性層用基板を減厚して、単結晶シリコン層とする工程と、
   を有し、前記単結晶シリコン基板上に、前記多結晶ダイヤモンド層及び前記単結晶シリコン層が順次積層された積層ウェーハを得ることを特徴とする積層ウェーハの製造方法。
6. 単結晶シリコン基板上に第１ダイヤモンド粒子を付着させる工程と、
   前記単結晶シリコン基板上に水素、炭素及びボロンを含むガスを供給して、前記第１ダイヤモンド粒子を核として、化学気相成長法により、前記単結晶シリコン基板上にボロンが添加された第１多結晶ダイヤモンド層を成長させる工程と、
   前記第１多結晶ダイヤモンド層の表面を平坦化する工程と、
   単結晶シリコンからなる活性層用基板上に第２ダイヤモンド粒子を付着させる工程と、
   前記活性層用基板上に水素、炭素及びボロンを含むガスを供給して、前記第２ダイヤモンド粒子を核として、化学気相成長法により、前記活性層用基板上にボロンが添加された第２多結晶ダイヤモンド層を成長させる工程と、
   前記第２多結晶ダイヤモンド層の表面を平坦化する工程と、
   前記第１及び第２多結晶ダイヤモンド層の表面に、真空常温下でイオンビーム又は中性原子ビームを照射して、前記両方の表面を活性化面とする工程と、
   引き続き真空常温下で、前記両方の活性化面を接触させることで、前記第１多結晶ダイヤモンド層と前記第２多結晶ダイヤモンド層とを貼り合わせ、前記第１及び第２多結晶ダイヤモンド層が一体化した多結晶ダイヤモンド層を得る工程と、
   前記活性層用基板を減厚して、単結晶シリコン層とする工程と、
   を有し、前記単結晶シリコン基板上に、前記多結晶ダイヤモンド層及び前記単結晶シリコン層が順次積層された積層ウェーハを得ることを特徴とする積層ウェーハの製造方法。
7. 前記多結晶ダイヤモンド層が、０．００１Ω・ｃｍ以上１０００Ω・ｃｍ以下の抵抗率を有する、請求項５又は６に記載の積層ウェーハの製造方法。
8. 前記単結晶シリコン基板が、１０Ω・ｃｍ以下の抵抗率を有する、請求項５～７のいずれか一項に記載の積層ウェーハの製造方法。
9. 前記ガスが、ボロン系ガス及び炭化水素系ガスを含み、前記ボロン系ガスのボロン濃度が前記炭化水素系ガスの炭素濃度の１ｐｐｍ以上１０００００ｐｐｍ以下である、請求項５～８のいずれか一項に記載の積層ウェーハの製造方法。
   

Images