JP2024021511A - 接合シリコンウェーハ及びその製造方法 - Google Patents

接合シリコンウェーハ及びその製造方法 Download PDF

Info

Publication number
JP2024021511A
JP2024021511A JP2022124375A JP2022124375A JP2024021511A JP 2024021511 A JP2024021511 A JP 2024021511A JP 2022124375 A JP2022124375 A JP 2022124375A JP 2022124375 A JP2022124375 A JP 2022124375A JP 2024021511 A JP2024021511 A JP 2024021511A
Authority
JP
Japan
Prior art keywords
silicon
silicon wafer
layer
single crystal
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022124375A
Other languages
English (en)
Inventor
祥泰 古賀
Yoshiyasu Koga
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2022124375A priority Critical patent/JP2024021511A/ja
Priority to FR2308351A priority patent/FR3138732A1/fr
Publication of JP2024021511A publication Critical patent/JP2024021511A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/20—Filters
    • G02B5/207—Filters comprising semiconducting materials
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/20—Filters
    • G02B5/208—Filters for use with infrared or ultraviolet radiation, e.g. for separating visible light from infrared and/or ultraviolet radiation
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/20—Filters
    • G02B5/26—Reflecting filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Laminated Bodies (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】厚みが薄く、かつ、赤外線反射率が高い接合シリコンウェーハ及びその製造方法を提供する。【解決手段】支持基板用シリコンウェーハと、前記支持基板用シリコンウェーハ上の単結晶シリコン層と、前記支持基板用シリコンウェーハ及び前記単結晶シリコン層との間に設けられた、赤外反射シリコン膜を有する接合シリコンウェーハであって、前記赤外反射シリコン膜はアモルファスシリコンを含み、前記赤外反射シリコン膜の厚みが１６ｎｍ以上である、接合シリコンウェーハ。【選択図】図１

Description

本発明は、接合シリコンウェーハ及びその製造方法に関する。
接合シリコンウェーハとして、常温接合装置を使ったＭＥＭＳデバイスや半導体デバイスが知られている（例えば特許文献１を参照）。一方、近年、監視用カメラや自動車の衝突防止センサ等の分野において高感度の赤外光受光センサが必要とされており、従来可視光の領域のセンサとして用いられているシリコンウェーハを利用する取り組みが求められている。
特開２０１４－７２２４９号公報
単結晶シリコン及び酸化シリコンはいずれも赤外光に対して反射率が低く比較的透明である。そのため、赤外光受光センサの赤外反射層として単結晶シリコン又は酸化シリコンを用いようとすると、その赤外反射層は１００μｍ程の厚みを要してしまう。赤外反射層の厚みを薄くすることができれば、赤外光受光センサを小型化することができる。そこで本発明は、厚みが薄く、かつ、赤外線反射率が高い接合シリコンウェーハ及びその製造方法を提供することを目的とする。
本発明者らは、上記課題を解決すべく検討し、シリコンウェーハ系デバイスにおける赤外反射シリコン膜として一般的に用いられてきた酸化シリコンに替えて、アモルファスシリコンを用いることを検討した。アモルファスシリコンは酸化シリコンよりも赤外線反射率が高く、また、常温接合技術を用いた場合に形成されるため、製法プロセス上の優位性があることを期待した。しかしながら、通常の常温接合技術で形成されるアモルファスシリコン膜では、その厚みが薄く十分に赤外線を反射することができなかった。本発明者はアモルファスシリコンの利用をさらに鋭意検討し、アモルファスシリコン層の厚みを制御する、あるいは、多結晶シリコン層を組み合わせることで、上記赤外線反射率を著しく改善することを本発明者は知見した。本発明は、上記知見に基づいて完成されたものであり、その要旨構成は以下のとおりである。
＜１＞支持基板用シリコンウェーハと、前記支持基板用シリコンウェーハ上の単結晶シリコン層と、前記支持基板用シリコンウェーハ及び前記単結晶シリコン層との間に設けられた、赤外反射シリコン膜を有する接合シリコンウェーハであって、前記赤外反射シリコン膜はアモルファスシリコンを含み、前記赤外反射シリコン膜の厚みが１６ｎｍ以上である、接合シリコンウェーハ。
＜２＞前記赤外反射シリコン膜は、アモルファスシリコンからなる＜１＞に記載の接合シリコンウェーハ。
＜３＞前記赤外反射シリコン膜は、アモルファスシリコン層及び多結晶シリコン層の積層構造からなる＜１＞に記載の接合シリコンウェーハ。
＜４＞前記赤外反射シリコン膜の厚みが２５ｎｍ以上である、＜１＞～＜３＞に記載の接合シリコンウェーハ。
＜５＞前記単結晶シリコン層の厚みが３μｍ以上３０μｍ以下である、＜１＞～＜４＞に記載の接合シリコンウェーハ。
＜６＞上記＜２＞、＜４＞、＜５＞のいずれかに記載の接合シリコンウェーハの製造方法であって、前記支持基板用シリコンウェーハの表面上に厚さが１５ｎｍ以上のアモルファスシリコン成膜層を形成するアモルファスシリコン成膜層形成工程と、前記アモルファスシリコン成膜層の表面と単結晶シリコン層用シリコンウェーハの表面に真空常温下で活性化処理を施して両方の表面を活性化領域とする活性化処理工程と、前記活性化処理工程に引き続き、前記真空常温下で両方の前記活性化領域を接触させて両方の前記活性化領域同士を接合することにより、前記赤外反射シリコン膜を形成する接合工程と、前記接合工程の後、前記単結晶シリコン層用シリコンウェーハを減厚して前記単結晶シリコン層を得る減厚工程と、を含む接合シリコンウェーハの製造方法。
＜７＞上記＜２＞、＜４＞、＜５＞のいずれかに記載の接合シリコンウェーハの製造方法であって、単結晶シリコン層用シリコンウェーハの表面上に厚さが１５ｎｍ以上のアモルファスシリコン成膜層を形成するアモルファスシリコン成膜層形成工程と、前記アモルファスシリコン成膜層の表面と前記支持基板用シリコンウェーハの表面に真空常温下で活性化処理を施して両方の表面を活性化領域とする活性化処理工程と、前記活性化処理工程に引き続き、前記真空常温下で両方の前記活性化領域を接触させて両方の前記活性化領域同士を接合することにより、前記赤外反射シリコン膜を形成する接合工程と、前記接合工程の後、前記単結晶シリコン層用シリコンウェーハを減厚して前記単結晶シリコン層を得る減厚工程と、を含む接合シリコンウェーハの製造方法。
＜８＞上記＜２＞、＜４＞、＜５＞のいずれかに記載の接合シリコンウェーハの製造方法であって、前記支持基板用シリコンウェーハ及び単結晶シリコン層用シリコンウェーハの各表面上に合計の厚さが１６ｎｍ以上となるアモルファスシリコン成膜層を形成するアモルファスシリコン成膜層形成工程と、前記支持基板用シリコンウェーハ及び前記単結晶シリコン層用シリコンウェーハ表面上の各アモルファスシリコン成膜層の表面に真空常温下で活性化処理を施して両方の表面を活性化領域とする活性化処理工程と、前記活性化処理工程に引き続き、前記真空常温下で両方の前記活性化領域を接触させて両方の前記活性化領域同士を接合することにより、前記赤外反射シリコン膜を形成する接合工程と、前記接合工程の後、前記単結晶シリコン層用シリコンウェーハを減厚して前記単結晶シリコン層を得る減厚工程と、を含む接合シリコンウェーハの製造方法。
＜９＞上記＜３＞～＜５＞のいずれかに記載の接合シリコンウェーハの製造方法であって、前記支持基板用シリコンウェーハの表面上に厚さが１５ｎｍ以上の多結晶シリコン成膜層を形成する多結晶シリコン成膜層形成工程と、前記多結晶シリコン成膜層の表面と単結晶シリコン層用シリコンウェーハの表面に真空常温下で活性化処理を施して両方の表面を活性化領域とする活性化処理工程と、前記活性化処理工程に引き続き、前記真空常温下で両方の前記活性化領域を接触させて両方の前記活性化領域同士を接合することにより、前記赤外反射シリコン膜を形成する接合工程と、前記接合工程の後、前記単結晶シリコン層用シリコンウェーハを減厚して前記単結晶シリコン層を得る減厚工程と、を含む接合シリコンウェーハの製造方法。
＜１０＞上記＜３＞～＜５＞のいずれかに記載の接合シリコンウェーハの製造方法であって、単結晶シリコン層用シリコンウェーハの表面上に厚さが１５ｎｍ以上の多結晶シリコン成膜層を形成する多結晶シリコン成膜層形成工程と、
前記多結晶シリコン成膜層の表面と前記支持基板用シリコンウェーハの表面に真空常温下で活性化処理を施して両方の表面を活性化領域とする活性化処理工程と、
前記活性化処理工程に引き続き、前記真空常温下で両方の前記活性化領域を接触させて両方の前記活性化領域同士を接合することにより、前記赤外反射シリコン膜を形成する接合工程と、
前記接合工程の後、前記単結晶シリコン層用シリコンウェーハを減厚して前記単結晶シリコン層を得る減厚工程と、
を含む接合シリコンウェーハの製造方法。
＜１１＞上記＜３＞～＜５＞のいずれかに記載の接合シリコンウェーハの製造方法であって、前記支持基板用シリコンウェーハ及び単結晶シリコン層用シリコンウェーハの各表面上に合計の厚さが１６ｎｍ以上の多結晶シリコン成膜層を形成する多結晶シリコン成膜層形成工程と、
前記支持基板用シリコンウェーハ及び前記単結晶シリコン層用シリコンウェーハ表面上の各多結晶シリコン成膜層の表面に真空常温下で活性化処理を施して両方の表面を活性化領域とする活性化処理工程と、
前記活性化処理工程に引き続き、前記真空常温下で両方の前記活性化領域を接触させて両方の前記活性化領域同士を接合することにより、前記赤外反射シリコン膜を形成する接合工程と、
前記接合工程の後、前記単結晶シリコン層用シリコンウェーハを減厚して前記単結晶シリコン層を得る減厚工程と、
を含む接合シリコンウェーハの製造方法。
以下では、上述の支持基板用シリコンウェーハ及び単結晶シリコン層用シリコンウェーハのそれぞれに活性化領域を形成して、真空常温下で両者の活性化領域同士で貼り合せる方法を「真空常温接合法」と称する。
本発明によれば、厚みが薄く、かつ赤外線反射率が高い接合シリコンウェーハ及びその製造方法を提供することができる。
本発明による、接合シリコンウェーハの概要を説明する模式断面図である。 本発明による、赤外反射シリコン膜がアモルファスシリコンからなる接合シリコンウェーハを説明する模式断面図である。 本発明による、赤外反射シリコン膜がアモルファスシリコン層及び多結晶シリコン層の積層構造からなる接合シリコンウェーハの第１の態様を説明する模式断面図である。 本発明による、赤外反射シリコン膜がアモルファスシリコン層及び多結晶シリコン層の積層構造からなる接合シリコンウェーハの第２の態様を説明する模式断面図である。 本発明による、赤外反射シリコン膜がアモルファスシリコン層及び多結晶シリコン層の積層構造からなる接合シリコンウェーハの第３の態様を説明する模式断面図である。 本発明による接合シリコンウェーハの製造方法の第１実施形態を説明する模式断面図である。 本発明による接合シリコンウェーハの製造方法の第２実施形態を説明する模式断面図である。 本発明による接合シリコンウェーハの製造方法の第３実施形態を説明する模式断面図である。 本発明による接合シリコンウェーハの製造方法の第４実施形態を説明する模式断面図である。 本発明による接合シリコンウェーハの製造方法の一実施形態において、真空常温接合を行う際に用いる装置の一例を示す概念図である。 本発明の一実施形態による接合シリコンウェーハの赤外光の反射率の測定方法を説明するための接合シリコンウェーハ断面図である。
（１．概要）
本発明に従う実施形態の説明に先立ち、各図面の対応関係について説明する。図１は本発明に従う接合シリコンウェーハ１の模式断面図である。このとき、赤外反射シリコン膜３０はアモルファスシリコンであってもよく、アモルファスシリコン層及び多結晶シリコン層の積層構造であってもよい。図２Ａは、赤外反射シリコン膜３０がアモルファスシリコンからなる接合シリコンウェーハである。また、図２Ｂ～図２Ｄは、赤外反射シリコン膜３０がとくにアモルファスシリコン層及び多結晶シリコン層の積層構造からなる接合シリコンウェーハにおける赤外反射シリコン膜３０の３つの態様を示し、以下ではそれぞれ第１態様、第２態様及び第３態様と称する。
図３は、赤外反射シリコン膜がアモルファスシリコンからなる場合の接合シリコンウェーハ２の製造方法の実施形態（以下、第１実施形態）を説明する模式断面図である。なお、図３に示す第１実施形態では、支持基板用シリコンウェーハ１１０にアモルファスシリコン成膜層１３１を形成しているが、これに替えて、単結晶シリコン層用シリコンウェーハ１２０にアモルファスシリコン成膜層を形成することもできる。
図４は、赤外反射シリコン膜がアモルファスシリコンからなる場合であり、支持基板用シリコンウェーハ２１０と単結晶シリコン層用シリコンウェーハ２２０の両方にアモルファスシリコン成膜層２３１を設ける接合シリコンウェーハ２の製造方法の実施形態（以下、第２実施形態）を説明する模式断面図である。
図５は、赤外反射シリコン膜がアモルファスシリコン層及び多結晶シリコン層の積層構造からなる場合であり、かつ、第１態様による赤外反射シリコン膜を有する接合シリコンウェーハ３の製造方法の実施形態（以下、第３実施形態）を説明する模式断面図である。なお、図５に示す第３実施形態では、支持基板用シリコンウェーハ３１０に多結晶シリコン成膜層３３５を形成しているが、これに替えて、単結晶シリコン層用シリコンウェーハ３２０に多結晶シリコン成膜層を形成すれば第２態様による赤外反射シリコン膜を有する接合シリコンウェーハ４を製造することができる。
図６は、赤外反射シリコン膜４３０がアモルファスシリコン層及び多結晶シリコン層の積層構造からなる場合であり、かつ、第３態様による赤外反射シリコン膜４３０を有する接合シリコンウェーハ５の製造方法の実施形態（以下、第４実施形態）を説明する模式断面図である。
以下、図面を参照しつつ本発明の一実施形態を詳細に説明する。まず、図１及び図２Ａ～図２Ｄを参照して本発明による接合シリコンウェーハ１～５の概要を説明する。ここで、図１の接合シリコンウェーハ１における赤外反射シリコン膜３０は、アモルファスシリコンであってもよく、アモルファスシリコン層及び多結晶シリコン層の積層構造であってもよい。次に、接合シリコンウェーハ２～５を得るための第１～第４実施形態による接合シリコンウェーハの製造方法を説明しつつ、併せて各構成の詳細を説明する。その後、本発明に適用可能な具体的態様を説明する。なお、各図面では説明の便宜上、各構成の厚さを誇張して示す。そのため、各構成の厚さは、実際の厚さの割合とは異なる。
（２．接合シリコンウェーハ）
図１を参照する。本発明による接合シリコンウェーハ１は、支持基板用シリコンウェーハ１０と、支持基板用シリコンウェーハ１０上の単結晶シリコンからなる単結晶シリコン層２１と、支持基板用シリコンウェーハ１０及び単結晶シリコン層２１との間に設けられた赤外反射シリコン膜３０と、を有し、赤外反射シリコン膜３０はアモルファスシリコンを含む。そして、図２Ａの接合シリコンウェーハ２では赤外反射シリコン膜３０は、アモルファスシリコンからなり、図２Ｂ～Ｄの接合シリコンウェーハ３～５では赤外反射シリコン膜３０は、アモルファスシリコン層及び多結晶シリコン層の積層構造からなる。ここで、支持基板用シリコンウェーハ１０及び単結晶シリコン層２１の材質としての単結晶シリコンは赤外線に対して透明であり、一方、赤外反射シリコン膜３０の材質としてのアモルファスシリコン及び多結晶シリコンは赤外線に対して不透明である。アモルファスシリコン単独又はアモルファスシリコン及び多結晶からなる赤外反射シリコン膜３０を１６ｎｍ以上の厚みとすることで、厚みが薄く、かつ赤外線反射率が高い接合シリコンウェーハを得ることができる。赤外反射シリコン膜３０は、アモルファスシリコンであってもよく、アモルファスシリコン層及び多結晶シリコン層の積層構造であってもよいが、厚みは１６ｎｍよりも薄いと赤外線を十分に反射することができない。赤外反射シリコン膜３０の厚みは２０ｎｍ以上とすることが好ましく、２５ｎｍ以上とすることがより好ましく、３０ｎｍ以上とすることがさらに好ましい。赤外反射シリコン膜３０の厚みは厚いほど反射率が１００％に近づくものの、概ね２５ｎｍで飽和し、その上限は特に制限されないが、接合シリコンウェーハ１を小型化する観点では、上限を４０ｎｍと設定することが可能である。また、赤外線が入射する単結晶シリコン層２１の厚みは、特に制限されないものの、３μｍ以上３０μｍ以下であることが好ましい。接合シリコンウェーハ１の用途に応じて、単結晶シリコン層２１の厚みを５μｍ以上としてもよいし、１０μｍ以上としてもよいし、２０μｍ以下としてもよいし、１５μｍ以下としてもよい。
図２Ａに赤外反射シリコン膜３０がアモルファスシリコンからなる場合の接合シリコンウェーハを模式的に示す。
図２Ｂ～図２Ｄのそれぞれに、赤外反射シリコン膜３０がアモルファスシリコン層及び多結晶シリコン層の積層構造からなる場合の第１態様～第３態様を模式的に示す。
図２Ｂに示す第１態様の赤外反射シリコン膜３０において、多結晶シリコン層３５が支持基板用シリコンウェーハ１０の表面側に設けられ、アモルファスシリコン層３２が単結晶シリコン層２１の表面側に設けられる。
図２Ｃに示す第２態様の赤外反射シリコン膜３０において、多結晶シリコン層３５が単結晶シリコン層２１の表面側に設けられ、アモルファスシリコン層３２が支持基板用シリコンウェーハ１０の表面側に設けられる。
図２Ｄに示す第３態様の赤外反射シリコン膜３０において、赤外反射シリコン膜３０は支持基板用シリコンウェーハ１０及び単結晶シリコン層２１の両方の表面側にそれぞれ設けられた多結晶シリコン層３５ａ及び多結晶シリコン層３５ｂを有する。そして、アモルファスシリコン層３２は多結晶シリコン層３５ａ及び多結晶シリコン層３５ｂの間に設けられる。
赤外反射シリコン膜３０がアモルファスシリコン層及び多結晶シリコン層の積層構造からなる場合の第１態様～第３態様において、赤外反射シリコン膜３０が支持基板用シリコンウェーハ１０側から順に多結晶シリコン層、アモルファスシリコン層の順となる場合と、支持基板用シリコンウェーハ１０側から順にアモルファスシリコン層、多結晶シリコン層の順となる場合及び支持基板用シリコンウェーハ１０側から順に多結晶シリコン層、アモルファスシリコン層、多結晶シリコン層の順となる場合とは、製造方法の実施形態に由来して定まる。さらに、図示しないものの第１態様～第３態様に示す積層構造には、さらに追加のアモルファスシリコン層及び多結晶シリコン層のうちいずれか一方又は両方からなる積層構造が加わってもよい。いずれの場合であっても、本発明による接合シリコンウェーハ２～５であれば、アモルファスシリコン層及び多結晶シリコン層の積層体が同様に赤外反射シリコン膜として機能する。以下、接合シリコンウェーハ２～５を製造するための実施形態を順次説明する。
（３．接合シリコンウェーハの製造方法の第１実施形態）
図３を参照して、第１実施形態による接合シリコンウェーハ１００の製造方法を説明する。本実施形態は、図２Ａの接合シリコンウェーハ２を製造する方法であり、図１の接合シリコンウェーハ１において、赤外反射シリコン膜３０がアモルファスシリコンからなる場合の実施形態である。
接合シリコンウェーハ１００の製造方法は、支持基板用シリコンウェーハ１１０の表面上に、厚さが１５ｎｍ以上のアモルファスシリコン成膜層１３１を形成するアモルファスシリコン成膜層形成工程（図３のＳ１１０、Ｓ１２０参照）と、支持基板用シリコンウェーハ１１０のアモルファスシリコン成膜層１３１の表面及び単結晶シリコン層用シリコンウェーハ１２０の表面に、真空常温下で、活性化処理を施して、両方の表面を活性化領域１３２ａ，１３２ｂとする活性化処理工程（図３のＳ１３０、Ｓ１４０参照）と、この活性化処理工程に引き続き、真空常温下で、両方の活性化領域１３２ａ，１３２ｂを接触させて、両方の活性化領域１３２ａ，１３２ｂ同士を接合することにより、赤外反射シリコン膜１３０を形成する接合工程（図３のＳ１５０参照）と、接合工程の後、単結晶シリコン層用シリコンウェーハ１２０を減厚して単結晶シリコン層１２１を得る減厚工程（図３のＳ１６０参照）と、を含む。以下、各工程の詳細を順次説明する。
＜アモルファスシリコン成膜層形成工程＞
アモルファスシリコン成膜層形成工程（図３のＳ１１０、Ｓ１２０参照）では支持基板用シリコンウェーハ１１０の表面上に、アモルファスシリコンからなるアモルファスシリコン成膜層１３１を形成する。アモルファスシリコン成膜層１３１は一般的な手法により形成することができる。ここで形成するアモルファスシリコン成膜層１３１の厚みは、接合シリコンウェーハとしたときにアモルファスシリコンの領域が赤外反射シリコン膜として機能するために１５ｎｍ以上の厚みとする。活性化処理時に各シリコンウェーハの表面から概ね１ｎｍの深さ位置にまで、アモルファスシリコンからなる活性化領域が形成されるため、シリコンウェーハ同士を貼り合わせた際に、１６ｎｍ以上の厚みの赤外反射シリコン膜１３０が形成される。本工程において形成するアモルファスシリコン成膜層１３１の厚みは、１９ｎｍ以上とすることが好ましく、２４ｎｍ以上とすることがより好ましく、２９ｎｍ以上とすることがさらに好ましい。アモルファスシリコン成膜層１３１の厚みの上限は特に制限されないが、工業的な生産性を考慮すれば上限は４０ｎｍ程度である。
＜＜ＣＶＤ法によるアモルファスシリコン成膜層の形成＞＞
また、アモルファスシリコンからなるアモルファスシリコン成膜層１３１は、プラズマＣＶＤ法などのＣＶＤ法を用いて、支持基板用シリコンウェーハ１１０の表面上に成膜することができる。支持基板用シリコンウェーハ１１０の温度を５００℃以上６００℃以下にした状態で成膜すれば、アモルファスシリコンからなるアモルファスシリコン成膜層を成長させることができる。
＜活性化処理工程＞
次に、活性化処理工程（図３のＳ１３０、Ｓ１４０参照）では、真空常温接合法を行うための活性化処理を行う。すなわち、支持基板用シリコンウェーハ１１０のアモルファスシリコン成膜層１３１の表面及び単結晶シリコン層用シリコンウェーハ１２０の表面に、真空常温下で、イオンビーム又は中性原子ビーム９１０を照射する活性化処理を施して、活性化領域１３２ａ，１３２ｂを支持基板用シリコンウェーハ１１０及び単結晶シリコン層用シリコンウェーハ１２０のそれぞれの表面に形成する。また、後述するとおり各シリコンウェーハの表面において、注入エネルギーにも依存するものの、ビームを照射した側の表面から概ね１ｎｍの深さ位置にまで、アモルファスシリコンからなる活性化領域が形成される。
＜接合工程＞
そして、接合工程（図３のＳ１５０参照）により、この活性化処理工程に引き続き、真空常温下で、支持基板用シリコンウェーハ１１０及び単結晶シリコン層用シリコンウェーハ１２０の両方の活性化領域１３２ａ，１３２ｂを接触させることで、両シリコンウェーハを、アモルファスシリコン成膜層１３１を介して貼り合わせる。このとき、支持基板用シリコンウェーハ１１０上のアモルファスシリコン成膜層１３１の表面の活性化領域１３２ａのみならずアモルファスシリコン成膜層１３１を形成していない単結晶シリコン層用シリコンウェーハ１２０の表面の活性化領域１３２ｂにも、概ね１ｎｍの深さ位置にまでアモルファスシリコンが形成される。したがって、接合時には、アモルファスシリコン成膜層１３１と合わせて１６ｎｍ以上の厚みのアモルファスシリコンからなる赤外反射シリコン膜１３０が形成されることとなる。
＜＜真空常温接合法による貼り合わせ＞＞
図３及び図７を参照しつつ、上記活性化処理工程及び接合工程を行うための、真空常温接合法による貼合せ方法を説明する。真空常温接合法とは、支持基板用シリコンウェーハ１１０と、単結晶シリコン層用シリコンウェーハ１２０を加熱することなく、両者を常温で貼り合わせる方法である。本実施形態においては、支持基板用シリコンウェーハ１１０のアモルファスシリコン成膜層１３１の表面と、単結晶シリコン層用シリコンウェーハ１２０の表面とのそれぞれに、真空常温下でイオンビームまたは中性原子ビームを照射する活性化処理をして、上記両方の表面をそれぞれ活性化領域１３２ａ，１３２ｂとする（図３のＳ１３０，Ｓ１４０も参照）。これにより、活性化領域１３２ａ，１３２ｂにはダングリングボンドが現れる。そのため、引き続き真空常温下で上記両方の活性化領域を接触させると、瞬時に接合力が働き、上記活性化領域１３２ａ，１３２ｂを貼合せ面として、支持基板用シリコンウェーハ１１０と単結晶シリコン層用シリコンウェーハ１２０とが強固に貼り合い、両者を接合できる（図３のＳ１５０も参照）。
活性化処理の方法としては、プラズマ雰囲気でイオン化した元素を基板表面へ加速させる方法と、イオンビーム装置から加速したイオン化した元素を基板表面へ加速させる方法が挙げられる。図７を参照しつつ、この方法を実現する装置の一例を示す概念図を用いて活性化処理方法を説明する。真空常温接合装置９３０は、プラズマチャンバー９３１と、ガス導入口９３２と、真空ポンプ９３３と、パルス電圧印加装置９３４と、ウェーハ固定台９３５ａ，９３５ｂと、を有する。
まず、プラズマチャンバー９３１内のウェーハ固定台９３５ａ，９３５ｂにそれぞれ支持基板用シリコンウェーハ１１０及び単結晶シリコン層用シリコンウェーハ１２０を載置して、固定する。次に、真空ポンプ９３３によりプラズマチャンバー９３１内を減圧し、ついで、ガス導入口９３２からプラズマチャンバー９３１内に原料ガスを導入する。続いて、パルス電圧印加装置９３４によりウェーハ固定台９３５ａ，９３５ｂ（併せて支持基板用シリコンウェーハ１１０，単結晶シリコン層用シリコンウェーハ１２０）に負電圧をパルス状に印加する。これにより、原料ガスのプラズマを生成するとともに、生成したプラズマに含まれる原料ガスのイオンを支持基板用シリコンウェーハ１１０に形成されたアモルファスシリコン成膜層１３１及び単結晶シリコン層用シリコンウェーハ１２０の表面に向けて加速、照射することができる。
なお、照射する元素は、Ａｒ、Ｎｅ、Ｘｅ、Ｈ、Ｈｅ及びＳｉから選択される少なくとも一種から選択すればよい。
図３のＳ１４０を参照する。先に述べたとおり、真空常温接合法における活性化処理によって、アモルファスシリコン成膜層１３１及び単結晶シリコン層用シリコンウェーハ１２０のそれぞれにおいて、ビームを照射した側の表面から概ね１ｎｍの深さ位置にまで、アモルファスシリコンの領域が形成されるとともに、ダングリングボンドが形成される。本実施形態ではアモルファスシリコン成膜層１３１がアモルファスシリコンからなるため、支持基板用シリコンウェーハ１１０には、アモルファスシリコンの領域の厚さは変わらずに活性化領域１３２ａが形成される。また、単結晶シリコン層用シリコンウェーハ１２０にはアモルファスシリコンからなる活性化領域１３２ｂが形成される。なお、両シリコンウェーハに形成されたこれらのアモルファスシリコンの領域は、ゲッタリング層としても機能する。例えば、アモルファスシリコンからなる活性化領域１３２ａは、支持基板用シリコンウェーハ１１０中の酸素や不純物が単結晶シリコン層用シリコンウェーハ１２０に外方拡散するのを抑制することができる点で有用である。
―真空常温接合法の具体的態様―
プラズマチャンバー９３１内のチャンバー圧力は１×１０－５Ｐａ以下とすることができる。１×１０－５Ｐａ以下であれば、スパッタされた元素が基板表面に再付着することによってダングリングボンドの形成率が低下するおそれがないからである。
支持基板用シリコンウェーハ１１０及び単結晶シリコン層用シリコンウェーハ１２０に印加するパルス電圧は、基板表面に対する照射元素の加速エネルギーが１００ｅＶ以上１０ｋｅＶ以下となるように設定すればよい。１００ｅＶ以上であれば、照射した元素が基板表面に堆積するおそれがなく、１０ｋｅＶ以下であれば、照射した元素が基板内部へ注入するおそれがないので、ダングリングボンドを安定的に形成することができる。
パルス電圧の周波数は、支持基板用シリコンウェーハ１１０及び単結晶シリコン層用シリコンウェーハ１２０にイオンまたは中性原子が照射される回数を決定する。パルス電圧の周波数は、１０Ｈｚ以上１０ｋＨｚ以下とすればよい。パルス電圧の周波数が１０Ｈｚ以上であれば、イオンまたは中性原子の照射ばらつきを吸収することができるので、イオンまたは中性原子の照射量が安定する。パルス電圧の周波数が１０ｋＨｚ以下であれば、グロー放電によるプラズマ形成が安定する。
パルス電圧のパルス幅は、支持基板用シリコンウェーハ１１０及び単結晶シリコン層用シリコンウェーハ１２０にイオンまたは中性原子が照射される時間を決定する。パルス幅は、１μ秒以上１０ｍ秒以下とすることが好ましい。パルス幅が１μ秒以上であれば、イオンまたは中性原子を支持基板及び単結晶シリコン層用基板に安定的に照射することができる。パルス幅が１０ｍ秒以下であれば、グロー放電によるプラズマ形成が安定する。
なお、前述のとおり、支持基板用シリコンウェーハ１１０及び単結晶シリコン層用シリコンウェーハ１２０は加熱されない。そのため、各ウェーハの温度は常温（通常、３０℃～９０℃）となる。
＜単結晶シリコン層用シリコンウェーハの減厚工程＞
上述した真空常温接合法による活性化処理工程及び接合工程を経た後、単結晶シリコン層用シリコンウェーハ１２０の減厚工程（図３のＳ１６０参照）を行う。本工程では、単結晶シリコン層用シリコンウェーハ１２０を貼り合わせた面とは反対側から減厚することで単結晶シリコンからなる単結晶シリコン層１２１を得る。減厚するためには、例えば単結晶シリコン層用シリコンウェーハ１２０を研削及び研磨すればよい。これにより、所望厚さの単結晶シリコン層１２１を有する接合シリコンウェーハ１００を得ることができる。単結晶シリコン層１２１の厚さは、そこに形成するデバイスに応じて適宜決定することができ、３μｍ以上３０μｍ以下とすることが好ましく、５μｍ以上としてもよいし、１０μｍ以上としてもよいし、２０μｍ以下としてもよいし、１５μｍ以下としてもよい。なお、この研削及び研磨には、公知の研削法及び研磨法を好適に用いることができ、具体的には平面研削法及び鏡面研磨法を用いることができる。
こうして得られる接合シリコンウェーハ１００は、支持基板用シリコンウェーハ１１０と、支持基板用シリコンウェーハ１１０上の単結晶シリコン層１２１と、支持基板用シリコンウェーハ１１０及び単結晶シリコン層１２１との間に設けられたアモルファスシリコンからなる赤外反射シリコン膜１３０と、を有する。また、赤外反射シリコン膜１３０のアモルファスシリコンは、実質的には、支持基板用シリコンウェーハ１１０の表面側に設けられたアモルファスシリコン成膜層１３１と、単結晶シリコン層用シリコンウェーハ１２０の表面に形成された活性化領域１３２ｂとからなり、アモルファスシリコン成膜層１３１はアモルファスシリコン成膜層１３１の表面に形成された活性化領域１３２ａを含む。
以上、図３を参照して接合シリコンウェーハの製造方法の第１実施形態を説明した。この第１実施形態では支持基板用シリコンウェーハ１１０にアモルファスシリコン成膜層１３１を形成したものの、これに替わる第１実施形態の変形態様として、単結晶シリコン層用シリコンウェーハ１２０にアモルファスシリコン成膜層１３１を形成する以外は、上記第１実施形態と同様の工程を経ることにより、図１に示す接合シリコンウェーハ１００を製造することもできる。すなわち、単結晶シリコン層用シリコンウェーハ１２０の表面上に、アモルファスシリコンからなるアモルファスシリコン成膜層１３１を形成するアモルファスシリコン成膜層形成工程と、支持基板用シリコンウェーハ１１０の表面及び単結晶シリコン層用シリコンウェーハ１２０上のアモルファスシリコン成膜層１３１の表面に、真空常温下で、イオンビーム又は中性原子ビーム９１０を照射する活性化処理を施して、活性化領域１３２ａ，１３２ｂを支持基板用シリコンウェーハ１１０及び単結晶シリコン層用シリコンウェーハ１２０のそれぞれに形成する活性化処理工程と、活性化処理工程に引き続き、真空常温下で、両方の活性化領域１３２ａ，１３２ｂを接触させることで、支持基板用シリコンウェーハ１１０及び単結晶シリコン層用シリコンウェーハ１２０を、アモルファスシリコン成膜層１３１を介して貼り合わせる接合工程と、単結晶シリコン層用シリコンウェーハ１２０を貼り合わせた面とは反対側から減厚することで単結晶シリコン層１２１とする減厚工程と、により接合シリコンウェーハ１００を製造することができる。アモルファスシリコン成膜層１３１の形成、真空常温接合法、減厚のための研削及び研磨手法等については第１実施形態において上述したのと同様の手法を用いることができるため、重複する説明を省略する。
（４．接合シリコンウェーハの製造方法の第２実施形態）
図４を参照して、第２実施形態による接合シリコンウェーハ２００の製造方法を説明する。本実施形態において製造される接合シリコンウェーハ２００は、第１実施形態において製造される接合シリコンウェーハ１００と同じく図１の赤外反射シリコン膜３０がアモルファスシリコンからなる接合シリコンウェーハである。なお、簡潔な説明のため、第１実施形態と同一の構成要素及び同一ステップには原則として一及び十の位に同一の参照番号を付して構成の詳細な説明を省略し、以降も同様とする。
接合シリコンウェーハ２００の製造方法は、支持基板用シリコンウェーハ２１０及び単結晶シリコン層用シリコンウェーハ２２０の各表面上に合計の厚さが１６ｎｍ以上となる、アモルファスシリコン成膜層２３１ａ、２３１ｂを形成するアモルファスシリコン成膜層形成工程（図４のＳ２１０、Ｓ２２０参照）と、支持基板用シリコンウェーハ２１０及び単結晶シリコン層用シリコンウェーハ２２０表面上の各アモルファスシリコン成膜層２３１ａ、２３１ｂの表面に、真空常温下で活性化処理を施して、両方の表面を活性化領域２３２ａ，２３２ｂとする活性化処理工程（図４のＳ２３０、Ｓ２４０参照）と、活性化処理工程に引き続き、真空常温下で、両方の活性化領域２３２ａ，２３２ｂを接触させて、両方の活性化領域２３２ａ，２３２ｂ同士を接合することにより赤外反射シリコン膜２３０を形成する接合工程（図４のＳ２５０参照）と、接合工程の後、単結晶シリコン層用シリコンウェーハ２２０を減厚して単結晶シリコン層２２１を得る減厚工程（図４のＳ２６０参照）と、を含む。
＜アモルファスシリコン成膜層形成工程＞
第１実施形態ではアモルファスシリコン成膜層１３１を支持基板用シリコンウェーハ１１０にのみ形成していたところ、第２実施形態では支持基板用シリコンウェーハ２１０及び単結晶シリコン層用シリコンウェーハ２２０のそれぞれにアモルファスシリコン成膜層２３１ａ，２３１ｂを形成する点で異なる。アモルファスシリコンからなるアモルファスシリコン成膜層２３１ａ，２３１ｂの形成手法は第１実施形態と同様であり、ＣＶＤ法などを適用することができる。また、ここで形成するアモルファスシリコン成膜層２３１ａ，２３１ｂの厚みは、接合シリコンウェーハ２００としたときに赤外反射シリコン膜２３０が効率よく赤外線を反射するために合計で１６ｎｍ以上の厚みとする。アモルファスシリコン成膜層２３１ａ，２３１ｂのそれぞれの厚みは同じであってもよく異なっていてもよい。第２実施形態の製造方法においては、活性化される両方の表面がアモルファスシリコンであるため、接合後の赤外反射シリコン膜２３０の厚みと接合前に形成されるアモルファスシリコン成膜層２３１ａ，２３１ｂの厚みの合計の厚みは同じである。アモルファスシリコン成膜層２３１ａ，２３１ｂの合計の厚みは、２０ｎｍ以上とすることが好ましく、２５ｎｍ以上とすることがより好ましく、３０ｎｍ以上とすることがさらに好ましい。アモルファスシリコン成膜層２３１の厚み合計の上限は特に制限されないが、工業的な生産性を考慮すれば上限は４０ｎｍ程度である。
＜活性化処理工程及び接合工程＞
第２実施形態においては、活性化処理では、アモルファスシリコン成膜層２３１ａ，２３１ｂの表面を活性化処理して両シリコンウェーハの表面に活性化領域２３２ａ，２３２ｂを形成する。そして、接合工程では、第１実施形態と同様に、活性化領域２３２ａ，２３２ｂを真空常温下で貼り合わせる。
＜減厚工程＞
減厚工程も、第１実施形態と同様にして行うことができる。
こうして得られる接合シリコンウェーハ２００は、支持基板用シリコンウェーハ２１０と、支持基板用シリコンウェーハ２１０上の単結晶シリコン層２２１と、支持基板用シリコンウェーハ２１０及び単結晶シリコン層２２１との間に設けられたアモルファスシリコンからなる赤外反射シリコン膜２３０と、を有する。また、赤外反射シリコン膜２３０のアモルファスシリコンは、実質的には、支持基板用シリコンウェーハ２１０の表面に設けられたアモルファスシリコン成膜層２３１ａと、単結晶シリコン層用シリコンウェーハ２２０の表面に設けられたアモルファスシリコン成膜層２３１ｂとからなり、アモルファスシリコン成膜層２３１ａはアモルファスシリコン成膜層２３１ａの表面に形成された活性化領域２３２ａを含み、アモルファスシリコン成膜層２３１ｂはアモルファスシリコン成膜層２３１ｂの表面に形成された活性化領域２３２ｂを含む。
（５．接合シリコンウェーハの製造方法の第３実施形態）
図５を参照して、第３実施形態による接合シリコンウェーハ３００の製造方法を説明する。本実施形態は、図２Ｂ及び図２Ｃの態様の接合シリコンウェーハ２及び３を製造する方法であり、本実施形態の赤外反射シリコン膜３３０は第１，第２実施形態と異なり、アモルファスシリコン層及び多結晶シリコン層の積層構造からなる。
接合シリコンウェーハ３００の製造方法は、支持基板用シリコンウェーハ３１０の表面上に、厚さが１５ｎｍ以上の多結晶シリコン成膜層３３１を形成する多結晶シリコン成膜層形成工程（図５のＳ３１０、Ｓ３２０参照）と、支持基板用シリコンウェーハ３１０の多結晶シリコン成膜層３３１の表面及び単結晶シリコン層用シリコンウェーハ３２０の表面に、真空常温下で、活性化処理を施して、両方の表面を活性化領域３３２ａ，３３２ｂとする活性化処理工程（図５のＳ３３０、Ｓ３４０参照）と、この活性化処理工程に引き続き、真空常温下で、両方の活性化領域３３２ａ，３３２ｂを接触させて、両方の活性化領域３３２ａ，３３２ｂ同士を接合することにより、赤外反射シリコン膜３３０を形成する接合工程（図５のＳ３５０参照）と、接合工程の後、単結晶シリコン層用シリコンウェーハ３２０を減厚して単結晶シリコン層３２１を得る減厚工程（図５のＳ３６０参照）と、を含む。
＜多結晶シリコン成膜層形成工程＞
多結晶シリコン成膜層形成工程（図５のＳ３１０、Ｓ３２０参照）では支持基板用シリコンウェーハ３１０の表面上に、多結晶シリコンからなる多結晶シリコン成膜層３３５を形成する。多結晶シリコン成膜層３３５は一般的な手法により形成することができる。ここで形成する多結晶シリコン成膜層３３５の厚みは、接合シリコンウェーハ３００としたときに多結晶シリコン及びアモルファスシリコンの積層構造からなる領域が赤外反射シリコン膜として機能するために１５ｎｍ以上の厚みとする。活性化処理時に各シリコンウェーハの表面から概ね１ｎｍの深さ位置にまで、アモルファスシリコンからなる活性化領域が形成されるため、シリコンウェーハ同士を貼り合わせた際に、１６ｎｍ以上の厚みの赤外反射シリコン膜３３０が形成される。本工程において形成する多結晶シリコン成膜層３３５の厚みは、１９ｎｍ以上とすることが好ましく、２４ｎｍ以上とすることがより好ましく、２９ｎｍ以上とすることがさらに好ましい。多結晶シリコン成膜層３３５の厚みの上限は特に制限されないが、工業的な生産性を考慮すれば上限は４０ｎｍ程度である。
＜＜ＣＶＤ法による多結晶シリコン成膜層の形成＞＞
また、多結晶シリコンからなる多結晶シリコン成膜層３３５は、プラズマＣＶＤ法などのＣＶＤ法を用いて、支持基板用シリコンウェーハ３１０の表面上に成膜することができる。支持基板用シリコンウェーハ３１０の温度を７００℃以上９００℃以下にした状態で成膜すれば、多結晶シリコンからなる多結晶シリコン成膜層を成長させることができる。
＜活性化処理工程＞
活性化処理は、上述の第１，第２実施工程と同様にして行えばよい。すなわち、図５のＳ３３０，Ｓ３４０を参照して、支持基板用シリコンウェーハ３１０の多結晶シリコン成膜層３３５の表面及び単結晶シリコン層用シリコンウェーハ３２０の表面に、真空常温下で、イオンビーム又は中性原子ビーム９１０を照射する活性化処理を施して、活性化領域３３２ａ，３３２ｂを支持基板用シリコンウェーハ３１０及び単結晶シリコン層用シリコンウェーハ３２０のそれぞれに形成する。また、後述するとおり各シリコンウェーハの表面において、ビームを照射した側の表面から概ね１ｎｍの深さ位置にまで、アモルファスシリコンからなる活性化領域が形成される。
＜接合工程＞
接合工程（図５のＳ３５０参照）では、活性化処理工程に引き続き、真空常温下で、両方の活性化領域３３２ａ，３３２ｂを接触させることで、支持基板用シリコンウェーハ３１０及び単結晶シリコン層用シリコンウェーハ３２０を、多結晶シリコン成膜層３３５を介して貼り合わせることができる。このとき、多結晶シリコン成膜層３３５を形成しなかった単結晶シリコン層用シリコンウェーハ３２０の表面にも、少なくとも１ｎｍ以上のアモルファスシリコンが形成されているため、接合時には、多結晶シリコン成膜層３３５と併せて１６ｎｍ以上の厚みの多結晶シリコン及びアモルファスシリコンからなる赤外反射シリコン膜３３０が形成されることとなる。
＜減厚工程＞
続く減厚工程は、第１，第２実施形態と同様にして行うことができる。
こうして得られる接合シリコンウェーハ３００は、支持基板用シリコンウェーハ３１０と、支持基板用シリコンウェーハ３１０上の単結晶シリコン層３２１と、支持基板用シリコンウェーハ３１０及び単結晶シリコン層３２１との間に設けられた赤外反射シリコン膜３３０と、を有する。そして、赤外反射シリコン膜３３０は、多結晶シリコンからなる多結晶シリコン成膜層３３５と、活性化領域３３２とを有する。なお、活性化領域３３２は、上述した活性化領域３３２ａ及び活性化領域３３２ｂに由来するものである。
以上、図５を参照して第１態様による接合シリコンウェーハ３００の製造方法の第３実施形態を説明した。この第１実施形態では支持基板用シリコンウェーハ３１０に多結晶シリコン成膜層３３５を形成したものの、これに替わる第３実施形態の変形態様として、単結晶シリコン層用シリコンウェーハ３２０に多結晶シリコン成膜層３３５を形成する以外は、上記第３実施形態と同様の工程を経ることにより、図２Ｃに示す第２態様による接合シリコンウェーハ４を製造することができる。すなわち、単結晶シリコン層用シリコンウェーハ３２０の表面上に、多結晶シリコンからなる多結晶シリコン成膜層３３５を形成する多結晶シリコン成膜層形成工程と、真空常温下で、支持基板用シリコンウェーハ３１０及び単結晶シリコン層用シリコンウェーハ３２０の表面に、イオンビーム又は中性原子ビームを照射する活性化処理を施して、活性化領域３３２ａ，３３２ｂを支持基板用シリコンウェーハ３１０及び単結晶シリコン層用シリコンウェーハ３２０のそれぞれ形成する活性化処理工程と、活性化処理工程に引き続き、真空常温下で、両方の活性化領域３３２ａ，３３２ｂを接触させることで、支持基板用シリコンウェーハ３１０及び単結晶シリコン層用シリコンウェーハ３２０を、多結晶シリコン成膜層３３５を介して貼り合わせる接合工程と、単結晶シリコン層用シリコンウェーハ３２０を貼り合わせた面とは反対側から減厚することで単結晶シリコンからなる単結晶シリコン層３２１とする減厚工程と、により第２態様による接合シリコンウェーハ４を製造することができる。多結晶シリコン成膜層３３５の形成、真空常温接合法、減厚のための研削及び研磨手法等については第３実施形態において上述したのと同様の手法を用いることができるため、重複する説明を省略する。
（６．接合シリコンウェーハの製造方法の第４実施形態）
図６を参照して、第４実施形態による接合シリコンウェーハ４００の製造方法を説明する。本実施形態は、図２Ｄの第３態様の接合シリコンウェーハ５を製造する方法である。また、本実施形態の赤外反射シリコン膜４３０は第３実施形態と同じく多結晶シリコン及びアモルファスシリコンからなる。
接合シリコンウェーハ４００の製造方法は、支持基板用シリコンウェーハ４１０及び単結晶シリコン層用シリコンウェーハ４２０の各表面上に、合計の厚さが１６ｎｍ以上となる、多結晶シリコン成膜層４３５ａ、４３５ｂを形成する多結晶シリコン成膜層形成工程（図６のＳ４１０、Ｓ４２０参照）と、支持基板用シリコンウェーハ４１０及び単結晶シリコン層用シリコンウェーハ４２０表面上の各多結晶シリコン成膜層４３５ａ、４３５ｂの表面に真空常温下で、活性化処理を施して両方の表面を活性化領域４３２ａ，４３２ｂとする活性化処理工程（図６のＳ４３０、Ｓ４４０参照）と、活性化処理工程に引き続き、真空常温下で、両方の活性化領域４３２ａ，４３２ｂを接触さて、両方の活性化領域４３２ａ，４３２ｂ同士を接合することにより赤外反射シリコン膜４３０を形成する接合工程（図６のＳ４５０参照）と、接合工程の後、単結晶シリコン層用シリコンウェーハ４２０を減厚して単結晶シリコン層４２１を得る減厚工程（図４のＳ４６０参照）と、を含む。
＜多結晶シリコン成膜層形成工程＞
第３実施形態では多結晶シリコン成膜層３３５を支持基板用シリコンウェーハ３１０にのみ形成していたところ、第４実施形態では支持基板用シリコンウェーハ４１０及び単結晶シリコン層用シリコンウェーハ４２０のそれぞれに多結晶シリコン成膜層４３５ａ，４３５ｂを形成する点で異なる。多結晶シリコンからなる多結晶シリコン成膜層４３５ａ，４３５ｂの形成手法は第３実施形態と同様であり、ＣＶＤ法などを適用することができる。また、ここで形成する多結晶シリコン成膜層４３５ａ，４３５ｂの厚みは、接合シリコンウェーハ４００としたときに赤外反射シリコン膜４３０が効率よく赤外線を反射するために合計で１６ｎｍ以上の厚みとする。多結晶シリコン成膜層４３５ａ，４３５ｂのそれぞれの厚みは同じであってもよく異なっていてもよい。第４実施形態の製造方法においては、活性化される両方の表面が多結晶シリコンであるため、接合後の赤外反射シリコン膜４３０の厚みと接合前に形成される多結晶シリコン成膜層４３５ａ，４３５ｂの厚みの合計の厚みは同じである。多結晶シリコン成膜層４３５ａ，４３５ｂの合計の厚みは、２０ｎｍ以上とすることが好ましく、２５ｎｍ以上とすることがより好ましく、３０ｎｍ以上とすることがさらに好ましい。赤外反射シリコン膜４３０の厚み合計の上限は特に制限されないが、工業的な生産性を考慮すれば上限は４０ｎｍ程度である。なお第４実施形態では、支持基板用シリコンウェーハ４１０及び単結晶シリコン層用シリコンウェーハ４２０のそれぞれに多結晶シリコン成膜層を形成したが、片方に多結晶シリコン成膜層を形成してもう片方にアモルファスシリコン成膜層を形成してもよい。
＜活性化処理工程及び接合工程＞
第４実施形態においては、活性化処理では、多結晶シリコン成膜層４３５ａ，４３５ｂの表面を活性化処理して両シリコンウェーハの表面に活性化領域４３２ａ，４３２ｂを形成する。そして、接合工程では、第３実施形態と同様に、活性化領域４３２ａ，４３２ｂを真空常温下で貼り合わせる。
＜減厚工程＞
減厚工程も、第３実施形態により参照される第１、第２実施形態において述べたのと同様にして行うことができる。
こうして得られる接合シリコンウェーハ４００は、支持基板用シリコンウェーハ４１０と、支持基板用シリコンウェーハ４１０上の単結晶シリコン層４２１と、支持基板用シリコンウェーハ４１０及び単結晶シリコン層４２１との間に設けられた赤外反射シリコン膜４３０と、を有する。そして、赤外反射シリコン膜４３０は、アモルファスシリコン層及び多結晶シリコン層の積層構造である。さらに、アモルファスシリコン層及び多結晶シリコン層の積層構造は、支持基板用シリコンウェーハ４１０及び単結晶シリコン層４２１の両方の表面側にそれぞれ設けられた多結晶シリコン成膜層４３５ａ及び多結晶シリコン成膜層４３５ｂを有し、多結晶シリコン成膜層４３５ａは多結晶シリコン及びその表面に設けられたアモルファスシリコンからなる活性化領域４３２ａからなり、多結晶シリコン成膜層４３５ｂは多結晶シリコン及びその表面に設けられたアモルファスシリコンからなる活性化領域４３２ｂからなる。
なお、第１実施形態～第４実施形態において、活性化処理に先立ち、アモルファスシリコン成膜層及び多結晶シリコン成膜層の表面の平坦化処理を行うことも好ましい。すなわち、第１実施形態及び第２実施形態ではそれぞれアモルファスシリコン成膜層１３１，２３１の平坦化を行うことが好ましく、第３実施形態及び第４実施形態ではそれぞれ多結晶シリコン成膜層３３５、４３５の平坦化を行うことが好ましい。
平坦化の条件は特に制限されないが、アモルファスシリコン成膜層又は多結晶シリコン成膜層の表面粗さＲａが３ｎｍ以下となるように平坦化することが好ましく、研磨代を３０ｎｍ以内とすることがより好ましい。平坦化を行うことにより、活性化後の接合をより確実に行うことができるためである。なお、平坦化には、公知の化学機械研磨（ＣＭＰ：chemical mechanical polishing）法等を好適に用いることができる。また、本明細書における表面粗さＲａとは、ＪＩＳ Ｂ ０６０１（２００１）に規定の算術平均粗さＲａの定義に従う。
以上の第１実施形態～第４実施形態の製造方法により、本発明による接合シリコンウェーハを製造することができる。
（７．具体的態様）
以下では、本発明において用いることができる支持基板用シリコンウェーハ１０、単結晶シリコン層用シリコンウェーハ２０（単結晶シリコン層２１）に適用可能なシリコンウェーハの具体的態様を説明する。
シリコンウェーハの面方位は任意であり、（１００）面のウェーハを用いてもよいし、（１１０）面のウェーハなどを用いてもよい。
シリコンウェーハの厚さは、用いる用途に応じて適宜決定することができ、３００μｍ～１．５ｍｍとすることができる。単結晶シリコン層用シリコンウェーハから得られる単結晶シリコンからなる単結晶シリコン層の膜厚を１００ｎｍ～１ｍｍの範囲で適宜定めることは既に述べたとおりである。
また、シリコンウェーハにボロン（Ｂ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）などのドーパントがドープされていてもよいし、所望の特性を得るため炭素（Ｃ）又は窒素（Ｎ）などがドープされていてもよい。
シリコンウェーハの直径は何ら制限されない。一般的な直径３００ｍｍ又は２００ｍｍなどのシリコンウェーハに本発明を適用することができる。もちろん、直径３００ｍｍよりも直径の大きいシリコンウェーハに対しても、直径の小さいシリコンウェーハに対しても本発明を適用することができる。
なお、本明細書における「シリコンウェーハ」とは、表面にエピタキシャル層又は酸化シリコンなどからなる赤外反射シリコン膜などの別の層が形成されていない、いわゆる「バルク」のシリコンウェーハを用いてもよいし、エピタキシャル層などの別の層を別途形成したエピタキシャルシリコンウェーハを用いても構わない。なお、シリコンウェーハの表面には数Å程度の膜厚の自然酸化膜が形成されうるが、こうした自然酸化膜があってもよいし、必要に応じて公知の洗浄方法等を用いて除去してもよい。
以下、実施例を用いて本発明をさらに詳細に説明するが、本発明は以下の実施例に何ら限定されるものではない。
［実験例１］
（発明例１－１）
支持基板用シリコンウェーハ及び単結晶シリコン層用シリコンウェーハとして、直径：８インチ（２０３．２ｍｍ）、厚み：５００μｍのｎ型ＣＺシリコンウェーハ（ドーパント：リン）を用意した。次いで、支持基板用シリコンウェーハをプラズマＣＶＤ装置に導入し、装置内の真空度を１×１０－５Ｐａ以下に保持した。そして、ステージ温度を５００℃に維持した状態で、ソースガスとしてシランガス（ＣＨ３ＳｉＨ３）を５５ｓｃｃｍ、キャリアガスとしてＨ２ガスを１１０ｓｃｃｍ流して、プラズマＣＶＤ法により支持基板用シリコンウェーハの表面に膜厚１５ｎｍのアモルファスシリコン成膜層を形成した。
次いで、支持基板用シリコンウェーハ及び単結晶シリコン層用シリコンウェーハの両方をチャンバー内に導入し、真空度を１×１０－５Ｐａ以下に保持した。その後、支持基板用シリコンウェーハの表面及び活性層用ウェーハの表面に対し、アルゴンイオンを１．４ｋｅＶで照射することで活性化処理を施し、両方のシリコンウェーハの表面に活性化領域（アモルファスシリコン）を形成した。そして、両基板を真空常温環境下で両ウェーハの活性化領域同士を貼り合わせて接合した。
単結晶シリコン層用シリコンウェーハの厚みを１０μｍ残すよう、貼り合せ面とは反対側から、研削及び研磨を行い、発明例１－１に係る接合シリコンウェーハを得た。
こうして得られた接合シリコンウェーハの接合界面をＴＥＭ観察したところ、１６ｎｍの厚みのアモルファスシリコンが形成されていることが確認できた。すなわち、単結晶シリコン層用シリコンウェーハの表面を活性化処理した際に１ｎｍの活性化領域が形成されたことが分かった。
（発明例１－２）
発明例１－１では支持基板用シリコンウェーハの表面に、プラズマＣＶＤ法により、膜厚１５ｎｍのアモルファスシリコン成膜層を形成していたところ、発明例１－２においては、膜厚２０ｎｍのアモルファスシリコン成膜層を形成した以外は、発明例１－１と同じ条件で発明例１－２に係る接合シリコンウェーハを作製した。
（発明例１－３）
発明例１－１では支持基板用シリコンウェーハの表面に、プラズマＣＶＤ法により、膜厚１５ｎｍのアモルファスシリコン成膜層を形成していたところ、発明例１－３においては、膜厚２５ｎｍのアモルファスシリコン成膜層を形成した以外は、発明例１－１と同じ条件で発明例１－３に係る接合シリコンウェーハを作製した。
（発明例１－４）
発明例１－１では支持基板用シリコンウェーハの表面に、プラズマＣＶＤ法により、膜厚１５ｎｍのアモルファスシリコン成膜層を形成していたところ、発明例１－４においては、膜厚３０ｎｍのアモルファスシリコン成膜層を形成した以外は、発明例１－１と同じ条件で発明例１－４に係る接合シリコンウェーハを作製した。
（従来例１）
発明例１－１と同様の支持基板用シリコンウェーハ及び単結晶シリコン層用シリコンウェーハを用意した。次いで、いずれの基板にもアモルファスシリコン成膜層その他の層を形成することなく、両基板を真空常温環境下で活性化処理を施して両ウェーハに活性化領域を形成し、両ウェーハの活性化領域同士を貼り合わせて接合した。
そして、単結晶シリコン層用シリコンウェーハの厚みを１０μｍ残すよう、貼り合せ面とは反対側から、研削及び研磨を行い、従来例１に係る接合シリコンウェーハを得た。
（比較例１）
発明例１－１と同様の支持基板用シリコンウェーハ及び単結晶シリコン層用シリコンウェーハを用意した。そして、発明例１－１では支持基板用シリコンウェーハの表面に、プラズマＣＶＤ法により、膜厚１５ｎｍのアモルファスシリコン成膜層を形成していたところ、比較例１においては、膜厚１０ｎｍのアモルファスシリコン成膜層を形成した以外は、発明例１－１と同じ条件で比較例１に係る接合シリコンウェーハを作製した。
（評価：赤外線反射率の評価）
赤外反射シリコン膜の赤外線反射率を評価するため、膜厚測定装置（ＣＨＲｏｃｏｄｉｌｅ ＩＴ５００、プレシテック社製）を用いて、接合シリコンウェーハ表面に赤外光を入射し、反射光の信号強度を検出した。図８を参照して、本測定器によるＦＴＩＲ（Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ Ｉｎｆｒａｒｅｄ）法を用いた赤外線反射率の測定原理を簡単に説明する。なお、本測定器の入射光となるレーザ光源は、スーパールミネッセンスダイオードである。本測定器を用いて、近赤外光Ｌ１を接合シリコンウェーハに照射したときに得られる反射光Ｌ２及び反射光Ｌ３を検出し、赤外線の反射率Ｌ２／Ｌ３を求めた。ここで、反射光Ｌ２は接合シリコンウェーハ５００の表面５２８Ａで反射される反射光であり、反射光Ｌ３は単結晶シリコン層５２１及びアモルファスシリコンから形成される領域５３０の界面からの反射光である。なお、反射されなかった赤外光はさらに支持基板側単結晶シリコンの領域５１０へと進むこととなる。
結果を下記表１に記載する。本評価結果から、発明例１－１から発明例１－４ではアモルファスシリコンの領域が赤外反射膜として十分に機能することが確認された一方、従来例や比較例１で形成されたアモルファスシリコンの領域では赤外反射膜として機能するには不十分であることが確認された。
Figure 2024021511000002
［実験例２］
（発明例２－１）
支持基板用シリコンウェーハ及び単結晶シリコン層用シリコンウェーハとして、直径：８インチ（２０３．２ｍｍ）、厚み：５００μｍのｎ型ＣＺシリコンウェーハ（ドーパント：リン）を用意した。次いで、支持基板用シリコンウェーハをプラズマＣＶＤ装置に導入し、装置内の真空度を１×１０－５Ｐａ以下に保持した。そして、ステージ温度を８００℃に維持した状態で、ソースガスとしてシランガス（ＣＨ３ＳｉＨ３）を５５ｓｃｃｍ、キャリアガスとしてＨ２ガスを１１０ｓｃｃｍ流して、プラズマＣＶＤ法により支持基板用シリコンウェーハの表面に膜厚１５ｎｍの多結晶シリコン成膜層を形成した。
次いで、支持基板用シリコンウェーハ及び単結晶シリコン層用シリコンウェーハの両方をチャンバー内に導入し、真空度を１×１０－５Ｐａ以下に保持した。その後、支持基板用シリコンウェーハの表面及び活性層用ウェーハの表面に対し、アルゴンイオンを１．４ｋｅＶで照射することで活性化処理を施し、両方のシリコンウェーハの表面に活性化領域（アモルファスシリコン）を形成した。そして、両基板を真空常温環境下で両ウェーハの活性化領域同士を貼り合わせて接合した。
単結晶シリコン層用シリコンウェーハの厚みを１０μｍ残すよう、貼り合せ面とは反対側から、研削及び研磨を行い、接合シリコンウェーハを得た。
こうして得られた接合シリコンウェーハの接合界面をＴＥＭ観察したところ、１５ｎｍの厚みの多結晶シリコン成膜層のほかに１ｎｍのアモルファスシリコンの領域が形成されていることが確認できた。すなわち、単結晶シリコン層用シリコンウェーハの表面を活性化処理した際に１ｎｍの活性化領域が形成されたことが分かった。
（発明例２－２）
発明例２－１では支持基板用シリコンウェーハの表面に、プラズマＣＶＤ法により、膜厚１５ｎｍの多結晶シリコン成膜層を形成していたところ、発明例２－２においては、膜厚２０ｎｍの多結晶シリコン成膜層を形成した以外は、発明例２－１と同じ条件で発明例２－２に係る接合シリコンウェーハを作製した。
（発明例２－３）
発明例２－１では支持基板用シリコンウェーハの表面に、プラズマＣＶＤ法により、膜厚１５ｎｍの多結晶シリコン成膜層を形成していたところ、発明例２－３においては、膜厚２５ｎｍの多結晶シリコン成膜層を形成した以外は、発明例２－１と同じ条件で発明例２－３に係る接合シリコンウェーハを作製した。
（発明例２－４）
発明例２－１では支持基板用シリコンウェーハの表面に、プラズマＣＶＤ法により、膜厚１５ｎｍの多結晶シリコン成膜層を形成していたところ、発明例２－４においては、膜厚３０ｎｍの多結晶シリコン成膜層を形成した以外は、発明例２－１と同じ条件で発明例２－４に係る接合シリコンウェーハを作製した。
（比較例２）
発明例２－１では支持基板用シリコンウェーハの表面に、プラズマＣＶＤ法により、膜厚１５ｎｍの多結晶シリコン成膜層を形成していたところ、比較例１においては、膜厚１０ｎｍの多結晶シリコン成膜層を形成した以外は、発明例２－１と同じ条件で比較例２に係る接合シリコンウェーハを作製した。
（評価：赤外線反射率の評価）
実験例２における赤外線反射率の評価は、実験例１と同様に、前述の膜厚測定装置を用いて赤外線反射率を求めた。なお、実験例２において反射光Ｌ２は接合シリコンウェーハ５００の表面５２８Ａで反射される反射光であり、反射光Ｌ３は単結晶シリコン層５２１とアモルファスシリコン及び多結晶シリコンから形成される領域５３０の界面からの反射光である。
結果を下記表２に記載する。本評価結果から、発明例２－１から発明例２－４ではアモルファスシリコン及び多結晶シリコンから形成される領域が赤外反射膜として機能することが確認された一方、比較例２で形成されたアモルファスシリコン及び多結晶シリコンの領域では赤外反射膜として機能するには不十分であることが確認された。
Figure 2024021511000003
本発明によれば、
厚みが薄く、かつ、赤外線反射率が高い接合シリコンウェーハを得ることができる。
１，２，３，４，５，１００，２００，３００，４００ 接合シリコンウェーハ
１０，１１０，２１０，３１０，４１０ 支持基板用シリコンウェーハ
１２０，２２０，３２０，４２０ 単結晶シリコン層用シリコンウェーハ
３０，１３０，２３０，３３０，４３０ 赤外反射シリコン膜
１３１，２３１ アモルファスシリコン成膜層
３５，３３５，４３５ 多結晶シリコン成膜層

Claims (11)

  1. 支持基板用シリコンウェーハと、
    前記支持基板用シリコンウェーハ上の単結晶シリコン層と、
    前記支持基板用シリコンウェーハ及び前記単結晶シリコン層との間に設けられた、赤外反射シリコン膜を有する接合シリコンウェーハであって、
    前記赤外反射シリコン膜はアモルファスシリコンを含み、
    前記赤外反射シリコン膜の厚みが１６ｎｍ以上である、接合シリコンウェーハ。
  2. 前記赤外反射シリコン膜は、アモルファスシリコンからなる請求項１に記載の接合シリコンウェーハ。
  3. 前記赤外反射シリコン膜は、アモルファスシリコン層及び多結晶シリコン層の積層構造からなる請求項１に記載の接合シリコンウェーハ。
  4. 前記赤外反射シリコン膜の厚みが２５ｎｍ以上である、請求項１～３に記載の接合シリコンウェーハ。
  5. 前記単結晶シリコン層の厚みが３μｍ以上３０μｍ以下である、請求項１～３に記載の接合シリコンウェーハ。
  6. 請求項２に記載の接合シリコンウェーハの製造方法であって、前記支持基板用シリコンウェーハの表面上に厚さが１５ｎｍ以上のアモルファスシリコン成膜層を形成するアモルファスシリコン成膜層形成工程と、
    前記アモルファスシリコン成膜層の表面と単結晶シリコン層用シリコンウェーハの表面に真空常温下で活性化処理を施して両方の表面を活性化領域とする活性化処理工程と、
    前記活性化処理工程に引き続き、前記真空常温下で両方の前記活性化領域を接触させて両方の前記活性化領域同士を接合することにより、前記赤外反射シリコン膜を形成する接合工程と、
    前記接合工程の後、前記単結晶シリコン層用シリコンウェーハを減厚して前記単結晶シリコン層を得る減厚工程と、
    を含む接合シリコンウェーハの製造方法。
  7. 請求項２に記載の接合シリコンウェーハの製造方法であって、単結晶シリコン層用シリコンウェーハの表面上に厚さが１５ｎｍ以上のアモルファスシリコン成膜層を形成するアモルファスシリコン成膜層形成工程と、
    前記アモルファスシリコン成膜層の表面と前記支持基板用シリコンウェーハの表面に真空常温下で活性化処理を施して両方の表面を活性化領域とする活性化処理工程と、
    前記活性化処理工程に引き続き、前記真空常温下で両方の前記活性化領域を接触させて両方の前記活性化領域同士を接合することにより、前記赤外反射シリコン膜を形成する接合工程と、
    前記接合工程の後、前記単結晶シリコン層用シリコンウェーハを減厚して前記単結晶シリコン層を得る減厚工程と、
    を含む接合シリコンウェーハの製造方法。
  8. 請求項２に記載の接合シリコンウェーハの製造方法であって、前記支持基板用シリコンウェーハ及び単結晶シリコン層用シリコンウェーハの各表面上に合計の厚さが１６ｎｍ以上となるアモルファスシリコン成膜層を形成するアモルファスシリコン成膜層形成工程と、
    前記支持基板用シリコンウェーハ及び前記単結晶シリコン層用シリコンウェーハ表面上の各アモルファスシリコン成膜層の表面に真空常温下で活性化処理を施して両方の表面を活性化領域とする活性化処理工程と、
    前記活性化処理工程に引き続き、前記真空常温下で両方の前記活性化領域を接触させて両方の前記活性化領域同士を接合することにより、前記赤外反射シリコン膜を形成する接合工程と、
    前記接合工程の後、前記単結晶シリコン層用シリコンウェーハを減厚して前記単結晶シリコン層を得る減厚工程と、
    を含む接合シリコンウェーハの製造方法。
  9. 請求項３に記載の接合シリコンウェーハの製造方法であって、前記支持基板用シリコンウェーハの表面上に厚さが１５ｎｍ以上の多結晶シリコン成膜層を形成する多結晶シリコン成膜層形成工程と、
    前記多結晶シリコン成膜層の表面と単結晶シリコン層用シリコンウェーハの表面に真空常温下で活性化処理を施して両方の表面を活性化領域とする活性化処理工程と、
    前記活性化処理工程に引き続き、前記真空常温下で両方の前記活性化領域を接触させて両方の前記活性化領域同士を接合することにより、前記赤外反射シリコン膜を形成する接合工程と、
    前記接合工程の後、前記単結晶シリコン層用シリコンウェーハを減厚して前記単結晶シリコン層を得る減厚工程と、
    を含む接合シリコンウェーハの製造方法。
  10. 請求項３に記載の接合シリコンウェーハの製造方法であって、単結晶シリコン層用シリコンウェーハの表面上に厚さが１５ｎｍ以上の多結晶シリコン成膜層を形成する多結晶シリコン成膜層形成工程と、
    前記多結晶シリコン成膜層の表面と前記支持基板用シリコンウェーハの表面に真空常温下で活性化処理を施して両方の表面を活性化領域とする活性化処理工程と、
    前記活性化処理工程に引き続き、前記真空常温下で両方の前記活性化領域を接触させて両方の前記活性化領域同士を接合することにより、前記赤外反射シリコン膜を形成する接合工程と、
    前記接合工程の後、前記単結晶シリコン層用シリコンウェーハを減厚して前記単結晶シリコン層を得る減厚工程と、
    を含む接合シリコンウェーハの製造方法。
  11. 請求項３に記載の接合シリコンウェーハの製造方法であって、前記支持基板用シリコンウェーハ及び単結晶シリコン層用シリコンウェーハの各表面上に合計の厚さが１６ｎｍ以上の多結晶シリコン成膜層を形成する多結晶シリコン成膜層形成工程と、
    前記支持基板用シリコンウェーハ及び前記単結晶シリコン層用シリコンウェーハ表面上の各多結晶シリコン成膜層の表面に真空常温下で活性化処理を施して両方の表面を活性化領域とする活性化処理工程と、
    前記活性化処理工程に引き続き、前記真空常温下で両方の前記活性化領域を接触させて両方の前記活性化領域同士を接合することにより、前記赤外反射シリコン膜を形成する接合工程と、
    前記接合工程の後、前記単結晶シリコン層用シリコンウェーハを減厚して前記単結晶シリコン層を得る減厚工程と、
    を含む接合シリコンウェーハの製造方法。
JP2022124375A 2022-08-03 2022-08-03 接合シリコンウェーハ及びその製造方法 Pending JP2024021511A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022124375A JP2024021511A (ja) 2022-08-03 2022-08-03 接合シリコンウェーハ及びその製造方法
FR2308351A FR3138732A1 (fr) 2022-08-03 2023-08-01 Galette de silicium liee et procede de production

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022124375A JP2024021511A (ja) 2022-08-03 2022-08-03 接合シリコンウェーハ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2024021511A true JP2024021511A (ja) 2024-02-16

Family

ID=89772374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022124375A Pending JP2024021511A (ja) 2022-08-03 2022-08-03 接合シリコンウェーハ及びその製造方法

Country Status (2)

Country Link
JP (1) JP2024021511A (ja)
FR (1) FR3138732A1 (ja)

Also Published As

Publication number Publication date
FR3138732A1 (fr) 2024-02-09

Similar Documents

Publication Publication Date Title
US10985049B2 (en) Manufacturing method of smoothing a semiconductor surface
TWI709197B (zh) 製造具有電荷捕捉層之高電阻率絕緣體上半導體晶圓之方法
TWI711067B (zh) 以可控制薄膜應力在矽基板上沉積電荷捕捉多晶矽薄膜之方法
JP7206366B2 (ja) 高抵抗率半導体・オン・インシュレータウエハおよび製造方法
US9496130B2 (en) Reclaiming processing method for delaminated wafer
US7892948B2 (en) Method for manufacturing SOI wafer and SOI wafer
CN115763496A (zh) 具有增强电荷俘获效率的高电阻率绝缘体上硅衬底
CN107667416B (zh) 制造绝缘体上半导体的方法
JP2024021511A (ja) 接合シリコンウェーハ及びその製造方法
TW202121505A (zh) 用於製作複合結構之方法，該複合結構包含一單晶ＳｉＣ薄層在多晶ＳｉＣ製載體底材上
JP7024668B2 (ja) Ｓｏｉウェーハ及びその製造方法
CN111033719B (zh) 绝缘体上半导体结构的制造方法
JP7487659B2 (ja) Ｓｏｉウェーハの製造方法
JP2024022708A (ja) 接合シリコンウェーハ及びその製造方法
JP7238753B2 (ja) 接合ウェーハ及びその製造方法
JP7380179B2 (ja) 多層ｓｏｉウェーハ及びその製造方法並びにｘ線検出センサ
JP2024028041A (ja) Ｓｏｉウェーハ及びその製造方法
JP2017216411A (ja) 接合ウェーハの製造方法および接合ウェーハ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240805