JPH02244715A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体装置の製造方法、特に、セルファライン
によりソース・ドレイン拡散層を形成する際に、浅い接
合を形成するようにしたＭＯＳ型電界効果トランジスタ
を有する半導体装置の製造方法に関するものである。

（従来の技術） ＭＯＳ−ＬＳＩを形成するに当たり、そのデザインルー
ルの縮小比に伴い不純物拡散層により形成されるｐｎ接
合の深さは浅くなっている。ＬＳＩの微細化に際し第１
に要求される事項として浅い接合が挙げられる（例えば
、超高速デジタル・デバイス・シリーズ第２巻「超高速
ＭＯＳデバイス」、香山晋編、１９８６年、培風館発行
、第８３頁参照）。

又、浅い接合を形成するための不純物の基板へのドーピ
ング法としては、微細化されたデバイスの製造方法にお
いて、ゲート電極をイオン注入マスクとして用いるセル
ファライン法によるイオン打込み法が常套手段とな・っ
ている。（エレクトロニクス技術全書［３］ＭＯＳデバ
イス、徳山尚著、１９７９年、工業調査会、第１８３〜
１８８参照）。

更に、イオン注入法における注入不純物の分布に関する
理鵡的な取扱いは、リントハード、シャーフ、シオット
によって確立され′Ｃいる（］、１ｎｄｈａｒｄ、Ｊ、
、　５ｃｈａｙ４ｒ、Ｍ、　ａｎｄ　５ｃｈｉｏｔｔ、
１１．Ｅ、：Ｒａｎｇｅｅｏｒｉｃｅｐｔｓ　ａｎｄ　
ｈｅａｖｙ　ｉｏｎｒａｎｇｅどＭａｔ、　Ｆｙｓ、　
ＭｅｄＪ、　Ｄａｒ、　ｌ／ｉｄ、　５ｅｌｓｋ、　、
　Ｍｏ１．３．　ｐ、　１（１９６３）参照）。

かかる理論は、ＬＳＳ理論と称されている。この理論に
よれば、イオン注入分布は次式（１）で近似される。

ここに、Ｎ（ｘ）は深さＸでの不純物濃度、Ｑは注入し
た総不純物量、 Ｒｐは平均飛程（表面からの静止位置の深さ）、 ΔＲｐは静止位置の標準偏差（分布の広がり）である。

（発明が解決しようとする課題） しかし、実際のイオン注入分布は、チャネリング現象が
あるため、このｉ、ＳＳ理論によって与えられるがウス
分布からずれ、深いところまで分布の尾を引くようにな
る。このことは浅い接合を形成するために浅い不純物分
布を得るうえで問題となっている（ＬＳＩ設計製作技術
、森末道忠監修、１９８７年、電気書院、第３０２参照
）。

上記のチャネリングによる影響を低減するために、単結
晶表面を珪素イオンの注入、又は、γモルフｌスラリコ
ンを蒸着し、非晶質化する方法も既知である（前記「超
高速ＭＯＳデバイス１、第８５頁参照）。しかし、同時
にこの方法の場合非晶質の再結晶化時に欠陥の残留する
問題があることが同書に指摘されている。

又、イオン注入によるｐ°接合の形成において硼素イオ
ンの代わりにＢＰ、分子イオンを用いると、後者のイオ
ンの方が質量が重いため、注入時に単結晶が非晶質化さ
れ、チャネリング効果の抑制に寄与する事も既知である
（［超ＬＳＩテクノロジー−１ニス・エム・シー編、武
石喜幸、西義雄、香山晋監訳、１９８５年、総研出版、
第２６２頁参照）。しかし、ＢＦｔ″を用いることにつ
いても、同時に注入された弗素原子が欠陥の誘発原因と
なり得ることが指摘されている（前記超高速ＭＯＳデバ
イス、第８５頁参照）。

本発明はＭＯＳデバイスを用いた１、、Ｓｌの製造方法
においてソース・ドレイン拡散層の浅い接合を形成する
ために、イオン注入分布を浅くすると共にその際に問題
となるイオンのチャネリング効果をも小さ（し得るよう
にして上述した種類の半導体装置の製造方法を提供する
ことを目的とする。

（課題を解決するための手段） 本発明半導体装置の製造方法は半導体基板を設け、この
半導体基板上に酸化膜を形成し、そのｈに多結晶シリコ
ン膜を堆積し、この多結晶シリコン膜に気相拡散により
燐をドープし、次いでレジストによるパターニングを施
して上記多結晶シリコンゲート’ｌ極を形成し、その後
酸化処理を施して多結晶シリコンゲート電極の表面に酸
化膜を形成し、次いでアモルファスシリコン膜を非等方
的に堆積し、前記アモルファスシリコン膜を通して所望
の不純物を前記基板にイオン注入して前記ソース・ドレ
イン拡散層への不純物注入を行い、次に、アモルファス
シリコン膜をエツチング処理により除去し、最後にアニ
ーリング処理を施してソース・ドレイン拡散層を形成す
るようにしたことを特徴とする。

（作用） チャネリングを抑制するために、シリコンをイオン注入
したり、或はアモルファスシリコン層を堆積することに
よりあらかじめ基板表面を非晶質化した場合には、前述
のように非晶質の再結晶化における残留欠陥の問題が生
じるようになる。

本発明によれば、上記残留欠陥の問題が発生せず、しか
もチャネリング効果を抑制するために、多結晶シリコン
ゲート電極を形成し、次いでこのゲート電極表面を酸化
した後に、非等方的な膜堆積が可能な成膜法を用いてア
モルファスシリコン膜を堆積し、その後イオン注入を行
う。次いで上記アモルファスシリコン膜をエツチングに
より除去する。

かように、本発明によればイオン注入を、アモルファス
シリコン膜およびゲート酸化膜を介して行うため、イオ
ンの注入分布を極めて浅くすることができ、しかも上記
アモルファスシリコン膜を非等方的に成膜するためイオ
ン注入における不純物拡散層とゲート電極とのオフセッ
トを防止することができる。

（実施例） 図面につき本発明を説明する。

本発明半導体装置の製造方法により製造した半導体装置
の種々の製造工程を第１図に断面構造図により示す。第
１図（ａ）に示すように、まず最初半導体基板３の本体
を用意し、これに熱処理を施してゲート酸化膜２を設け
、その上に多結晶シリコン膜を堆積し、この多結晶シリ
コン膜に燐をドープしてその抵抗値を下げた後、エツチ
ング処理によりゲート電極１を形成する。第１図（ａ）
は多結晶シリコンゲート電極１の表面を酸化した時の断
面構造を示す。

次に、第１図（ｂ）に示すようにアモルファスシリコン
膜４を堆積する。このアモルファスシリコン膜の形成に
は非等方的な堆積が行える方法を用いる。この方法を用
いると、ゲート電極１の側壁部のアモルファスシリコン
膜４′の厚みは他の部分に比して薄くなる。

次いで第１図（Ｃ）に示すように基板３にソース・ドレ
イン拡散層を形成するために、イオンビーム５によりア
モルファスシリコン膜４、ゲート酸化膜２を通して基板
３に不純物イオンの打込みを行う。

更に、第１図（ｄ）に示すように、アモルファスシリコ
ン膜４をエツチングにより除去する。この後、アニール
処理を施し、基板３に注入した不純物を活性化して、ソ
ース・ドレイン拡散領域６を形成する。

非等方的（異方性）な堆積を行う方法としてはＥＣＲ（
エレクトロン　サイクロトン　レゾナンス）プラズマＣ
ＶＤ法等がある。この方法によって非等方的にアモルフ
ァスシリコン膜を堆積することにより側壁部への堆積を
抑制し、側壁部膜厚を薄くし、イオン注入の不純物拡散
層とゲート電極とのオフセットを防ぐことができる。

次に、本発明半導体装置の製造方法の実際の製造例およ
び従来の製造例の比較を行う。

一般的なＬＳＩの製造方法により、第１図（ａ）に示す
多結晶シリコン電極１を形成した。ここでゲート酸化膜
２の厚みは１００人とする。又、第１図（ｂ）に示すア
モルファスシリコン膜４はアルゴンガスおよびシランガ
スを用いてＥＣＲプラズマＣＹＤ法により堆積した。こ
の時の基板温度は３００℃とした。堆積されたアモルフ
ァスシリコン膜４の膜厚は形成すべきソース・ドレイン
拡散領域上で６００人、多結晶シリコンゲート電極側壁
部で１００人であった。

次に、硼素イオンを、加速エネルギー３０ｋｅＶで、ド
ーズｆｆ１２ＸＩＯ”ｃ＋ａ−″のイオン注入を行った
。その後、ケミカルドライエツチング法によりアモルフ
ァスシリコン膜４を除去した後アニール処理を行ってソ
ース・ドレイン拡散領域６を形成した。

上記本発明と比較するため、上述した所と同一の第１図
（ａ）の多結晶シリコン電極１を形成した後、第１図（
ｂ）のアモルファスシリコン膜４の堆積を行わずに、硼
素イオンの注入を行った。

この際、基板３での平均飛程が上記実施例と同一になる
ように加速エネルギーを１２ｋｅＶとし、ソース・ドレ
イン拡散領域６のシート抵抗値が活性化のためのアニー
ル処理後に上記実施例と同一になるようなドーズ量の注
入を行った。次いで、上記実施例と同一の条件でアニー
ル処理を施した（比較例１）。

この際、実施例と比較例１との接合深さを比較すると、
０．０６μｍ比較例１のほうが深い接合となった。

次に、比較のため、第１図（ｂ）の工程におけるアモル
ファスシリコン膜４を減圧ＣＶＤ法にヨリ５７０℃で堆
積させた（比較例２）。このとき形成すべきソース・ド
レイン拡散領域上でのアモルファスシリコン膜４の膜厚
は、上記実施例と同一の６００人であった。しかし、ゲ
ート電極１の側壁部での膜厚は４８０人であった。イオ
ン注入後、アモルファスシリコン膜４をエツチング除去
し、実施例と同一のアニール処理を行、〕だ。次に、実
施例および本比較例２ともにＡ、　１配線を形成し、ゲ
ート電極に印加する電圧を変化させ、そのときのソース
・ドレイン間に流れる電流を測り、これらＭＯＳデバイ
スのしきい値電圧を調べた。実施例では設計通りのゲー
ト・電圧〜ドレイン電圧特性が得られたのに対し、比較
例２ではゲート電極とソース・ドレイン拡散領域の間に
オフセットがあることを示すゲート電圧−ドレイン電流
特性が得られた。

（発明の効果） １−述したように、本発明半導体装置の製造方法によれ
ば従来用いられている場合と同様のイオン注入装置を用
いた場合でもチャネリングにより接合深さが深められる
と１−ヤう問題を抑制することができ、半導体装置のよ
り微細化を達成することができる。

【図面の簡単な説明】

第１図（ａ）〜（ｄ、）は本発明゛１′−導体装置の製
造方法により製造された半導体装置の種々の製造工程を
示す断面図である。 多結晶シリコン電極（燐ドープ） ゲートシリコン酸化膜 シリコン基板 アモルファスシリコン膜 イオンビーム ソース・ドレイン拡散領域

Claims (1)

【特許請求の範囲】
1. １、半導体基板を設け、この半導体基板上に酸化膜を形
   成し、その上に多結晶シリコン膜を堆積し、この多結晶
   シリコン膜に気相拡散により燐をドープし、次いでレジ
   ストによるパターニングを施して上記多結晶シリコンゲ
   ート電極を形成し、その後酸化処理を施して多結晶シリ
   コンゲート電極の表面に酸化膜を形成し、次いでアモル
   ファスシリコン膜を非等方的に堆積し、前記アモルファ
   スシリコン膜を通して所望の不純物を前記基板にイオン
   注入して前記ソース・ドレイン拡散層への不純物注入を
   行い、次に、アモルファスシリコン膜をエッチング処理
   により除去し、最後にアニーリング処理を施してソース
   ・ドレイン拡散層を形成するようにしたことを特徴とす
   る半導体装置の製造方法。