CN101908473B - 通过植入n-及p-型簇离子及负离子制造cmos器件的方法 - Google Patents

通过植入n-及p-型簇离子及负离子制造cmos器件的方法 Download PDF

Info

Publication number
CN101908473B
CN101908473B CN2010102274737A CN201010227473A CN101908473B CN 101908473 B CN101908473 B CN 101908473B CN 2010102274737 A CN2010102274737 A CN 2010102274737A CN 201010227473 A CN201010227473 A CN 201010227473A CN 101908473 B CN101908473 B CN 101908473B
Authority
CN
China
Prior art keywords
ion
energy
ion beam
substrate
cluster ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2010102274737A
Other languages
English (en)
Other versions
CN101908473A (zh
Inventor
托马斯·N·霍尔斯基
达勒·C·雅各布森
韦德·A·克鲁尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semequip Inc
Original Assignee
Semequip Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/251,491 external-priority patent/US20040002202A1/en
Application filed by Semequip Inc filed Critical Semequip Inc
Publication of CN101908473A publication Critical patent/CN101908473A/zh
Application granted granted Critical
Publication of CN101908473B publication Critical patent/CN101908473B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/31701—Ion implantation

Abstract

本发明涉及通过植入N-及P-型簇离子及负离子制造CMOS器件的方法，揭示一种用于将簇离子植入半导体衬底中以进行半导体器件制造的离子植入系统(10)，并揭示一种制造一半导体器件的方法。其中为在CMOS器件中形成晶体管，植入N-型及P-型掺杂剂簇。举例而言，在植入期间分别使用As4Hx +簇与B10Hx或B10Hx +簇作为As及B掺杂的掺杂源。本发明揭示一种用于将簇离子植入半导体衬底中以进行半导体器件制造的离子植入系统(10)。

Description

通过植入N-及P-型簇离子及负离子制造CMOS器件的方法
分案申请的相关信息
本申请为发明名称为“通过植入N-及P-型簇离子及负离子制造CMOS器件的方法”的原中国发明专利申请的分案申请。原申请的申请号为03820085.6；原中请的申请日为2003年6月6日；原申请的优先权日为2002年6月26日。
相关申请案交叉参照
本申请案主张优先于并主张美国临时专利申请案第60/392,271号及第60/391,847号的权利，该两个临时专利申请案均于2002年6月26日提出申请。本专利申请案亦主张优先于共同拥有且同在申请中的美国专利申请案第10/244,617号(2002年9月16日提出申请)及美国专利申请案第10/251,491号(2002年9月20日提出申请)。
发明背景
技术领域
本发明涉及一种离子植入系统及一种半导体制造方法，其用于植入由N-型掺杂剂簇离子的簇构成的离子束以及带负电荷的簇离子束。
背景技术
半导体器件的制造会部分地涉及到在半导体衬底中引入杂质以形成掺杂区域。所选杂质元素应与半导体材料适当结合形成电载流子并改变半导体材料的导电率。其中，电载流子既可为电子(由N-型掺杂剂产生)亦可为空穴(由P-型掺杂剂产生)。所引入掺杂剂杂质的浓度会决定由此得到的区域的导电性。为形成晶体管结构、绝缘结构及其他此等电子结构(其统统用作半导体器件)，必须形成许多此等N-型及P-型杂质区域。
用于将掺杂剂引入半导体衬底中的传统方法是通过离子植入。在离子植入中，是将一含有所需元素的进料引入一离子源中并引入能量将该进料离子化，从而形成含有掺杂剂元素(例如元素75As，11B，115In，31P，或121Sb)的离子。然后，提供一加速电池来提取并使通常带正电荷的离子加速，从而形成离子束。然后，如所属技术领域中所习知，使用质量分析来选取欲植入的物质，并将离子束射向一半导体衬底。加速的电场会使离子具有动能，从而使离子能够渗透入目标中。离子的能量及质量决定了其渗透入目标中的深度，其中离子的能量愈大及/或质量愈小，其速度即会愈高，因而渗透入目标中愈深。离子植入系统构造用于精心地控制植入工艺中的关键变量，例如离子束能量、离子束质量、离子束电流(每单位时间中的电荷)、及在目标处的离子剂量(渗透入目标中每单位面积的总离子数)。此外，为保持半导体器件的成品率，还必须控制离子束角散度(离子撞击衬底的角度的变化)及离子束空间均匀性及范围。
近来，人们发现植入负离子会优于植入正离子，举例而言，参见：D.C.Jacobson，Konstantin Bourdelle，H-J.Gossmann，M.Sosnowski，M.A.Albano，V.Babaram，J.M.Poate，Aditya Agatwal，Alex Perel及Tom Horsky所著的“十硼烷，一种用于超低能量离子植入的替代方法(Decaborane，anAlternative approach to Ultra Low Ener gy工on Implantation)”(2000年在奥地利Alpsbach举行的IEEE第XIII届国际离子植入技术会议会刊)；N.Kishimoto等人所著的“一种大电流负离子植入机及其对在绝缘体中制造纳米晶体的应用(A High-Current Negative-Ion Implanter and its Application for：Nanocrystal Fabrication in Insulators)”(1998年6月22-26日在日本Kyoto举行的IEEE第XII届国际离子植入技术会议会刊，(1999)342-345)；N.Tsubouchi等人所著的“质量分离的低能正离子及负离子沉积装置的离子束表征(BeamCharacterization of Mass-Separated，Low-Energy Positive and NegativeIons Deposition Apparatus)”(1998年6月22-26日在日本Kyoto举行的IEEE第XII届国际离子植入技术会议会刊，(1999)350-353)；及Junzo Ishikawa等人所著的“负离子植入技术(Negative-Ion Implantation Technique)”(PhysicsResearch B96(1995)7-12中的核仪器及方法(Nuclear Instruments andMethods))。负离子植入的一个极为重要的优点是会降低在CMOS制造中由离子植入引起的VLSI器件的表面充电。一般而言，正离子的大电流(处于1mA或更大的数量级)植入会在门极氧化层及半导体器件的其他组件上产生正电位，该种正电位可很容易地超过门极氧化层的损坏阈值。当一正离子撞击半导体器件的表面时，其不仅会电积一净的正电荷，而且还同时解放二次电子，从而使电荷效应倍增。因此，离子植入系统的设备经销商已开发出一种用于在植入过程中将低能电子引入带正电荷的离子束内及器件圆片表面上的精密的电荷控制装置，即所谓的淹没式电子枪。此种淹没式电子系统会在制造工艺中引入其他变量，且无法彻底消除因表面充电而引起的成品率损失。随着半导体器件变得愈来愈小，晶体管的工作电压及门极氧化层厚度也变得愈来愈小，从而会降低半导体器件制造中的损坏阈值，致使成品率随之降低。因此，对于许多前言工艺而言，负离子植入会在成品率方面较传统的正离子植入有潜在的明显改良。遗憾的是，此种技术在市面上尚未有售，且事实上，就作者所知，目前负离子植入尚未用于制造集成电路，甚至尚未用于研究及开发。
现有技术负离子源是依赖于所谓的负吸附性溅射耙。其中是将一重的惰性气体(例如氙)馈送入一等离子源，由该等离子源形成Xe+离子。Xe+离子在形成后即刻被吸至一承受负偏压的溅射靶，该溅射靶已涂覆有铯蒸气或其他适当的碱性材料。高能Xe+离子会溅射掉中性的靶原子，由于铯涂层具有负电子吸附性，因而某些中性的靶原子会在离开靶表面时拾取一个电子。一旦带上负电荷，靶离子即会被推斥远离靶，并可由静电离子光学装置自离子源收集并会聚成一负离子束。尽管可使用此种方法产生半导体掺杂剂离子(例如硼)，然而，离子电流往往偏低，离子束出射度往往偏大，且铯蒸气的存在会对圆片成品率造成令人无法接受的风险，这是因为碱性金属被认为会严重污染硅的处理。因此，需要具有一种在商业上更为可行的负离子源技术。
在半导体制造工艺中尤其关心在半导体衬底内形成P-N结。此要求形成相邻的N-型及P-型掺杂区域。一个形成一结的一般性实例是将N-型掺杂剂植入一已含有一均匀分布的P-型掺杂剂的半导体区域内。在此一情形中，一重要参数是结深度，其定义为自N-型与P-型掺杂剂具有相等浓度的半导体表面开始的深度。该结深度主要取决于所植入掺杂剂的质量、能量及剂量。
现代半导体技术的一个重要方面是不断地向更小、更快的器件演化。该过程称作按比例缩小(scaling)。按比例缩小是受到微影工艺的不断改良进步的推动，微影工艺的不断改良进步使人们能够在含有集成电路的半导体衬底中界定出越来越小的形体。目前已形成了一种广为接受的按比例缩小理论用来指导芯片制造商适当地同时(即在每一技术节点或按比例缩小节点处)改变半导体器件设计中所有方面的尺寸。按比例缩小技术对离子植入工艺的最大影响是结深度按比例缩小，此要求随着器件尺寸的减小而使结日益变浅。使结随着集成电路技术按比例缩小而日益变浅这一要求可表现为如下要求：在每一按比例缩小步骤中均必须降低离子植入能量。近来，许多关键植入所需的离子能量已降低到了如下程度：最初开发用于产生能量高得多的离子束的传统离子植入系统已无法有效地提供所需植入。这些极浅的结称作“超浅结(Ultra-ShallowJunctions)”或USJ。
在自离子源提取离子及随后穿过植入机的离子束线输运离子时，传统离子植入系统在低离子束能量情况下的局限性最为明显。离子提取会受到Child-Langmuir关系式的约束，Child-Langmuir关系式表明：所提取的离子束电流密度与提取电压(即在提取时的离子束能量)的3/2次方成正比。图1为一表示最大所提取砷离子束电流与提取电压之间关系的曲线图。为简明起见，已假定在所提取离子束中仅存在75As+离子。图1表明，当降低能量时，提取电流会迅速减小。在传统的离子植入机中，发现这种“提取受限”操作方式的能量低于约10keV。在输运低能离子束时亦存在相同的约束。离子束的能量愈低，其行进速度即愈低，因而对于一既定的离子束电流值，各离子会更靠近于一起，亦即离子密度会增大。此可由关系式J＝nev看出，其中J为离子束电流密度(单位为mA/cm2)，n为离子密度(单位为cm-3)，e为电子电荷(＝6.02×10-19库仑)，v为平均离子速度(单位为cm/s)。由于各离子之间的静电力与其间距离的平方成反比，因此在低能量下的互斥力要强得多，因而此会使离子束发散。此种现象称作“离子束放大(beam blow-up)”。尽管植入机的离子束线中所存在的低能电子流往往会被带正电荷的离子束捕获因而有助于补偿输运期间的空间电荷放大，然而仍会出现离子束放大，且在存在静电聚焦透镜时最为显著，因为静电聚焦透镜往往会自离子束中剥除掉松散结合的具有极高流动性的补偿电子。对于砷(75个原子质量单位)等偏重的原子，由于在一既定离子能量下离子速度会慢于轻的原子，因而低能光束的输运可能很困难。对于P-型掺杂剂硼亦存在很大的提取及输运困难。某些前沿工艺所需的极低(例如低于1keV)的植入能量以及如下事实使硼输运变得很困难：自一典型BF3源等离子中提取及输运的大部分离子并非所需的离子11B+，而是离子碎片(例如19F+及49BF2 +)，这些离子碎片会增大电荷密度及所提取离子束的平均质量。展望VLSI半导体制造的未来，在输运大的低能As及B电流方面所存在的这些困难将会一同使USJ的形成极具挑战性。
一种受益于上述Child-Langmuir方程式的方法是通过将一含有所涉及掺杂剂的分子离子化而非将掺杂剂原子离子化来增大离子质量，例如图1a所示。通过此种方式，尽管在输运期间分子的动能更大，然而，在进入衬底时，分子会分裂成其构成原子，从而使分子能量由各个原子根据原子质量分布来分配，从而使掺杂剂原子的植入能量远低于其最初的输运动能。下面考虑将一掺杂剂原子“X”结合至一基团“Y”(为论证起见，不管“Y”是否会影响该器件形成工艺)。若植入离子XY+而非植入X+，则XY+的提取及输运能量必定会更高，该能量的增加系数等于{(XY的质量)/(X的质量)}；此会确保X的速度保持不变。由于在上文中Child-Langmuir方程式所述的空间电荷效应对于离子能量而言为超线性，因而可输运的最大离子电流会增大。在历史上，使用多原子分子来解决低能植入问题的作法已为所述技术领域所知。一常见的实例是在植入低能硼时使用BF2 +分子取代B+。该方法将所原料气体BF3离解成BF2 +用于植入。通过此种方式，将离子质量增大至49个原子质量单位，从而使提取及输运能量相对于使用单一硼原子而言几乎增大到5倍(即49/11)。然而，在植入后，硼的能量会降低到相同的倍数(49/11)。我们注意到，由于在离子束中每单位电荷仅有一个硼原子，因而此种方法不会降低离子束的电流密度。此外，此种方法亦将氟原子随硼一同植入半导体衬底中，然而人们知道，氟会对半导体器件表现出不利影响。
目前亦存在将十硼烷作为多原子分子用于离子植入的原子离子工艺，如Jacobson等人在“十硼烷，一种用于超低能量离子植入的替代方法(Decaborane，an Alternative approach to Ultra Low Energy Ion Implantation)”(在-奥地利Alpsbach举行的IEEE第X工II届国际离子植入技术会议会刊，第300-303页(2000年))中及Yamada在“气体簇离子束对于材料处理的应用(Applicationof gas cluster ion beams for material processing)”(Materials Scienceand Engineering A217/218，第82-88页(1996年))中所报导。在此种情形中，所植入粒子为十硼烷分子B10H14的离子，其含有10个硼原子，因而为一硼原子“簇”。此种技术不仅会增大离子质量，而且由于十硼烷离子B10Hx +每单位电荷具有十个硼原子，因而对于一既定的离子电流，其会显著增大植入剂量率。这是一种用于在硅中形成USJ P-型金属氧化物半导体(PMOS)晶体管、且一般而言用于植入极低能量硼的极具前景的技术。显著降低离子束中所载送的电流(在使用十硼烷离子时降低一因数10)不仅会降低离子束的空间电荷效应，而且还会降低圆片充电效应。我们知道，由正离子束轰击所引起的圆片充电尤其是门极氧化层充电会通过破坏敏感的门极绝缘而降低器件成品率，因而通过使用簇离子束而实现的此一电流降低对于必须日益提供极低门极阈电压的USJ器件制造而言极具吸引力。应注意，在这两个P-型分子植入的实例中，是通过仅将所原料材料离子化而非通过将所原料材料积聚成簇来形成离子。还应注意，迄今为止，尚未开发出一种相媲美的用于制成N-型分子掺杂剂离子的技术。互补金属氧化物半导体(CMOS)处理在将来能否成功可能极大地依赖于可行的N-型及P-型多原子植入技术是否能得到商业化。因此，需要解决半导体制造工业现今所面临的两个明显的问题：圆片充电问题及低能离子植入的低生产率问题。
在历史上，将离子植入机划分为三种基本类型：大电流植入机，中等电流植入机及高能量植入机。而簇离子束适用于大电流及中等电流植入工艺。更具体而言，目前的大电流植入机主要用于形成晶体管的低能量、大剂量区域(例如漏极结构)及掺杂多晶硅门极。其通常为批处理植入机，亦即其可处理安装于一转盘上的许多个圆片而离子束保持静止。大电流离子束线往往简单且对离子束具有大的接受度；在低能量及大电流情况下，衬底处的离子束往往较大，具有一大的角散度。中等电流植入机通常包含一顺序性(每次一个圆片)处理室，其可提供一高倾斜功能(例如自衬底法线倾斜达60度)。为确保剂量的均匀性，通常以电磁方式沿一正交方向在整个圆片上扫描离子束。为满足商业上的植入剂量均匀性及可重复性要求(通常要求仅偏差百分之几)，离子束应具有优异的角度及空间均匀性(例如圆片上离子束的角度均匀性＜2度)。鉴于这些要求，将中等电流离子束线设计成可提供优异的离子束控制，但代价是接受度有限。换言之，离子通过植入机的传输效率受到离子束出射度的限制。目前，在顺序性植入机中以低(＜10keV)能量产生更高电流(约1mA)的离子束很成问题，致使对于某些更低能量的植入(例如在前沿CMOS工艺中形成源极及漏极结构时)，圆片的生产率会低得令人无法接受。在每一离子能量＜5keV的低离子束能量下，对于批处理植入机(处理一转盘上所安装的许多个圆片)而言，亦存在同样的输运问题。
尽管可设计出几乎无像差的离子束输运光学装置，然而离子束特性(空间范围，空间均匀性，角散度及角度均匀性)主要取决于离子源自身的出射度性质(即在提取离子时的离子束性质，其决定了在离子束自离子源出射时植入机光学装置将离子束聚焦及控制到的范围)。而使用簇离子束代替单体离子束可提高离子束输运能量并降低离子束所载送电流，从而明显增强离子束的出射。因此，在半导体制造中，需要一种簇离子及簇离子源技术，以便除了提供更有效的剂量率及更高的生产率外，亦在目标上提供一经过更佳聚焦、更为准直且更严格受控的离子束。
发明内容
本发明的一个方面是提供一种制造一半导体器件的方法，该方法能够在半导体衬底中形成具有N-型(即受主)导电率的超浅的杂质掺杂区域，而且是以高生产率来形成。
本发明的另一方面是提供一种离子植入系统及方法，其中以B10Hx -的形式产生带负电荷的十硼烷(B10H14)离子并将其植入一半导体衬底中形成p-n结。
本发明的另一目的是提供一种制造一半导体器件的方法，该方法能够使用As0Hx +形式(对于N-型簇，其中n＝3或4且0≤x≤n+2)及B10Hx +或B10Hx-形式(对于P-型簇)的N-型及P-型簇来形成N-型或P-型(即受主或施主)超浅的杂质掺杂区域。
本发明的又一目的是提供一种植入As3Mx+及As4Hx+形式的砷簇离子的方法，该方法能够在一半导体衬底中形成N导电率型的超浅起植入区域。
本发明的又一目的是提供一种通过如下方式制作PnHx +形式(其中n等于2，3或4，x处于0≤x≤6的范围内)的磷簇离子的方法：将PH3原料气体离子化，随后将该磷簇植入一半导体衬底中以完成N-型掺杂。
本发明的又一目的是提供一种通过如下方式制作BnHx +形式(其中n等于2，3或4，x处于0≤x≤6的范围内)的硼簇离子的方法：将B2H6原料气体离子化，随后将该硼簇植入一半导体衬底中以完成P-型掺杂。
本发明的再一目的是提供一种用于制造半导体器件的离子植入系统，其已设计成使用簇离子在一半导体衬底中形成N或P导电率型的超浅的杂质掺杂区域。
根据本发明的一个方面，提供一种植入簇离子的方法，其包括如下步骤：在一离子化室内提供一掺杂剂原子或分子源，将掺杂剂原子或分子组合成含有若干掺杂剂原子的簇，将这些掺杂剂簇离子化成掺杂剂簇离子，使用一电场提取掺杂剂簇离子并使其加速，对离子束进行质量分析，然后将掺杂剂簇离子植入一半导体衬底中。
本发明的一个目的是提供一种如下方法：通过植入一由n个掺杂剂原子(在As4Hx+情况下n＝4)构成的簇而非每次植入一单一原子，使半导体器件制造商能够改进在提取低能离子束时存在的困难。由于簇中的每一原子均以一E/n的能量植入，因而该种簇离子植入方法提供了低能量单原子植入的等效方法。因此，植入机以一较所需植入能量高n倍的提取电压工作，此能够实现更高的离子束电流，尤其是在形成USJ所需的低植入能量下。考虑离子提取阶段，通过估算Child-Langmuir限值，可对簇离子植入所实现的相对改良进行量化。应认识到，该限值可近似表示为：
(1)Jmax＝1.72(Q/A)1/2V3/2d-2.
其中Jmax的单位为mA/cm2，Q为离子电荷状态，A为离子质量(单位为AMU)，V为提取电压(单位为kV)，d为间隙宽度(单位为cm)。图1为一在使用75As+且d＝1.27cm情况下方程式(1)的曲线图。在实际中，可使许多离子植入剂所用的提取光学装置接近该限值。通过扩展方程式(1)，可界定如下指标数Δ，以对簇离子植入相对于单原子植入的生产率或植入剂量率的增量进行量化：
(2)Δ＝n(U1/U1)1/2(mn/m1)-1/2.
此处，Δ为与以能量U1(其中U1＝eV)进行一质量为m1的原子的单原子植入相比，以一能量Un植入一具有n个所涉及掺杂剂原子的簇时获得的剂量率(原子/秒)的相对提高量。倘若调整Un使掺杂剂植入深度与单原子(n＝1)情况相同，则方程式(2)简化为：
(3)Δ＝n2。
因此，植入一由n个掺杂剂原子构成的簇所提供的剂量率有可能比传统的单原子植入高n2倍。在As4Hx+情况下，对于小的x，该最高剂量率提高量约为16倍。图2显示了低能As与As4植入之间的比较，以对此进行阐释。
使用簇进行离子植入亦会解决低能离子束的输运问题。应注意，簇离子植入工艺仅要求每一簇具有一个电荷，而非如在传统情况中一般使每一掺杂剂原子均带有一个电荷。由于发散性库仑力会随着电荷密度的降低而降低，因而此可提高输运效率(离子束传输)。此外，离子簇的质量高于其单体，因此更不易受到离子束内库仑力的影响。因此，使用由n个掺杂剂原子构成的簇而非使用单一原子进行植入会改进低能离子植入中的基本输运问题，并实现一生产率明显更高的工艺。
为实现该方法，需要形成所述簇离子。与产生单体相比，市售离子植入机中所用的传统源仅产生一极小部分的主要是较低阶(例如n＝2)的簇，因而这些植入机无法有效地实现上文所列的低能簇离子束植入优点。实际上，许多传统离子源所提供的强等离子反而是将分子及簇离解成其构成元素。而本文所述的新颖离子源由于使用了一“软”离子化工艺(即通过高能一次电子进行的电子撞击离子化)，因而可产生充足的簇离子。本发明的离子源明确设计用于产生及维持掺杂剂簇离子。
附图说明
参照下文说明及附图将易于了解本发明的这些及其他优点，附图中：
图1为一显示根据Child-Langmuir定律最大75As+离子束电流与提取能量之间关系的曲线图；
图1a为一显示可通过四聚物砷与单体砷获得的最大提取电流之间的对比的曲线图；
图2为本发明簇离子源的简化图式；
图2a为本发明簇离子源的一实例性实施例的立体图；
图2b为图2a所示离子源的一部分的侧面剖视图，其显示离子源上面叠加有电子束及磁场；
图2c为所示离子源一部分的立体剖视图，其显示根据本发明的磁场及电子束源；
图2d为本发明离子源的电子束形成区域的简化的俯视图；
图2e为一可与本发明结合使用的温度控制系统的方块图；
图3为一本发明的实例性簇离子植入系统的简化图式；
图4a为一显示在形成NMOS漏极延展区期间一CMOS制造顺序的图式；
图4b为一显示在形成PMOS漏极延展区期间一CMOS制造顺序的图式；
图5为在制造NMOS半导体器件的工艺中一半导体衬底的图式，其正处于N-型漏极延展区植入步骤中；
图5a为在制造NMOS半导体器件的工艺中一半导体衬底的图式，其正处于源极/漏极植入步骤中；
图5b为在制造PMOS半导体器件的工艺中一半导体衬底的图式，其正处于P-型漏极延展区植入步骤中；
图5c为在制造PMOS半导体器件的工艺中一半导体衬底的图式，其正处于源极/漏极植入步骤中；
图6为一显示由本发明离子源产生的PH3的质谱的图式；
图7为一显示由本发明离子源产生的AsH3的质谱的图式；
图8为一显示圆片上低能范围内的As4Hx +离子电流的示意图；
图9为一显示转换成离子束亮度单位的图6所述数据的示意图；
图10为一使用本发明将AsHx +及As4Hx +离子束植入硅圆片中后，已植入的砷浓度SIMS分布的曲线图，以及与TRIM计算结果的对比；
图11为一使用本发明离子源产生的B2H6的质谱的曲线图；
图12为一在本发明使用十硼烷原料材料情况下所记录的正离子质谱的曲线图；
图13为一在本发明使用十硼烷原料材料情况下所记录的负离子质谱的曲线图；
图14为一连续记录的负离子及正离子十硼烷二者的质谱的曲线图，并亦显示二聚物B20Hx；
图15为一使用本发明在20keV的十硼烷植入能量下已植入的负B10Hx离子及正B10Hx离子的SIMS分布的曲线图；
图16为一在硅中植入20keV十硼烷时已植入SIMS分布的曲线图，其显示B浓度及H浓度；
图17为一表示离子化横截面σ与氨(NH3)的电子能量T之间函数关系的曲线图；
图18为使用本发明的离子源产生的正十硼烷离子的质谱；
图19为使用本发明的离子源产生的负十硼烷离子的质谱。
具体实施方式
下文将提供本发明的多个实施例。这些实施例涉及到制造各种N-型及P-型掺杂剂簇离子以及带负电荷的簇离子束。N-型及P-型掺杂剂簇离子以及带负电荷的簇离子束二者均可使用图2-2e所示的离子源来产生。
图2-2e显示一簇离子源10及其各个组件的概念图。首先参见图2，提供一原料气体供应源11，例如一瓶AsH3，PH3，B2H6或蒸气化的B10H14。原材料可在室温下以气体形式储存于一气瓶中，或者可作为自一受热固体升华或自一液相挥发的蒸气形式引入。原料气体源11通过一流量控制器12连接至一离子化室13。流量控制器12既可精密至一由计算机控制的质量流量控制器，也可简单至一具有一预定气体导通量的连接管。在后一种情况下，通过控制11中的气体压力来改变流量。控制含掺杂剂的气态原材料的流量即会在离子化室13内形成一稳定的气压，例如该气压介于约3×10-4乇与3×10-3乇之间。离子化能量14是以一具有一规定能量或速度的受控电子流的形式提供。通常，将离子化室13及实际上离子源的所有组件的温度均控制至一所需值。通过对源压力、温度、电子流及电子能量进行调节，会在离子化室13内形成一环境，该环境使AsH3掺杂剂原子或分子组合形成含有多于一个所需掺杂剂元素原子的簇离子，例如四聚物化合物As4Hx+，其中x为一介于0与4之间的整数。
离子化室13中的一孔17使离子能够逸入离子束路径中，然后由离子化室13与一提取电极15之间的强电场进行提取。该提取或加速电场由一高电压电源产生，该高电压电源将离子化室13相对地电位偏压至一电压V，其中提取电极15接近地电位。该加速电场在正向上建立时会将正离子吸引出离子化室13，而当期望得到负离子时，则在反向上建立该加速电场。提取电极15使经过加速的离子形成一离子束16。离子束16的动能由方程式(14)表示：
(4)E＝/qV/。
其中V为源的电位，q为每一离子的电荷。当V以伏特表示、q以电荷单位表示时，E的单位为电子-伏特(eV)。
构成本发明离子植入系统的一部分的离子源为一电子撞击式离子源。图2a为一本发明离子源的剖面示意图，其显示构成离子源10的各组件的构造及功能。该剖面是沿一包含离子束传播方向的平面剖切，从而将离子源分成两半。离子源10包括在一安装法兰36处结合在一起的一气化器28及一离子束形成区域12。离子源10制作为通过一安装法兰36介接一离子植入机的已抽空真空室或气体工艺工具。因此，图2a中离子源10的处于法兰36右侧的部分处于高度真空状态(压力＜1×10-4乇)。气态材料被引入一离子化室44中，在其中通过来自一或多个电子束70a及70b的电子撞击将气体分子离子化，其中一或多个电子束70a及70b是通过一对对置的电子束入口孔71a及71b进入离子化室44。使用此一构造，即会在靠近一离子提取孔板80中的一离子提取孔81处形成离子。然后，使用一位于离子提取孔板80前面的提取电极(未图示)提取这些离子并将其形成一高能离子束。
有各种气化器28适用于本发明。一实例性气化器28显示于图2a中。该气化器28为一实例性气化器，其可由一气化器本体30及一用于承载一固态源原材料29(例如十硼烷B10H14)的坩埚31。电阻加热器可嵌入气化器本体30中。水冷槽26及对流式气冷槽27可构造为紧密接触气化器本体30，用于为坩埚31提供一高于室温的均匀的工作温度。坩埚31与温度受到控制的气化器本体30之间的导热是通过一由一气体供给源41引入一坩埚-气化器本体界面34中的高压气体来实现，而气化器本体31的温度则通过一热电偶来监测。气化后的十硼烷B10H14或其他气化材料50收集于一坩埚镇气空间51中，并在穿过气化器出口孔39、穿过一对隔离阀100及110、一包含于一源块35中的蒸气导管32后，通过一蒸气入口孔33进入离子化室44。亦可将隔离阀100、110、安装法兰36、及源块35的温度控制至接近或高于气化器温度，以防蒸气冷凝。
离子源送气系统可包括自两个单独的源为离子化室44供气的两个导管。第一个源可为一具有小直径的低传导性路径，用于自一高压气源(例如一气瓶(未图示))气态原材料。第二个源可来自一来自一低温气化器的高传导性路径。无论气源如何，该送气系统均会在离子化室44中维持一例如数毫乇的气压。气化器28对其接触固态材料的表面保持严格的温度控制，以使流入离子化室的气体流量保持稳定并进而在该室内保持稳定的压力。
在检修气化器28之前，可将隔离阀110关闭以使离子源及离子植入机保持处于真空状态。亦可将隔离阀100关闭以使蒸气50保持容纳于坩埚31内。然后，可将气化器28安全地运送至一化学清洗槽，对坩埚31进行再装料或清洗。在开启阀门100之前，可开启一焊接至阀门100的本体内的通风阀111，以使坩埚空间处于大气压力下。一旦检修完毕，即可重新关闭阀门100，并通过将阀门100连接至阀门110将气化器28安装至离子源10上，然后将通风阀111连接至一粗抽管路，以将坩埚31及阀门100与阀门110之间的死空间抽出真空。然后，即可在需要时开启隔离阀110，此不会破坏离子源及离子植入机的真空环境。
一气化器总成30a由一受热及受冷却本体30及一可移式坩埚31构成。通过移走气化器28背部上的一端板(未图示)即可接触到坩埚31。在自气化器28移下坩埚31后，即可通过移走以弹性材料密封至坩埚端部的坩埚盖34b并提起一用于隔离固体29的篦栅，来对坩埚31进行再装料。在再装料后，将坩埚31插入气化器本体30中并对气化器本体30正面的出口孔39进行真空密封，以将坩埚镇气空间51与存在于坩埚-气化器本体界面34中的传热气体隔绝。为实现坩埚31的温度均匀性，坩埚31与气化器本体30之间的机械配合为紧密配合。坩埚31与气化器本体30之间的任何间隙均可填充以气体，以利于这两个表面之间的热传递。传热气体通过一端板接头28a进入所述间隙，并可处于或接近大气压力。
可使用(举例而言)对可嵌入于气化器本体30中的电阻元件的比例-积分微分(PI D)闭环控制来实施温度控制。图2e显示一较佳实施例的方块图，其中界定三个温度区域：对应于气化器本体30的区域1，对应于隔离阀100及110的区域2，及对应于源块35的区域3。每一区域均可具有一专用控制器，例如一Omron E5CK数字控制器。在最简单的情形中，加热元件自身即用于主动地控制温度高于室温，例如介于18℃与200℃之间。因此，可将筒式电阻加热器嵌入气化器本体30(加热器1)及源块35(加热器3)中，同时可将阀门100，110缠绕以硅酮带加热器(加热器2，其中电阻元件为丝或箔带)。可将三个热电偶(在图2e中标识为TC1，TC2及TC3)嵌入这三个组件30，35，100中的每一组件内，并由三个专用温度控制器中的每一温度控制器来连续读取。温度控制器1，2及3分别由用户编程至温度设定点SP1，SP2及SP3。在一实施例中，这些温度设定点须使SP3＞SP2＞SP1。举例而言，倘若期望使气化器温度为30℃，则SP2可为50℃，SP3可为70℃。控制器的工作方式通常为：当TC反馈值与设定点不一致时，控制器的比较器会根据需要启动冷却或加热作业。举例而言，倘若仅使用加热来改变温度，则如果不是TC1＜SP1，比较器输出将为零。控制器可包含一关于输出功率与温度差SP1-TC1之间的非线性函数关系的查用表，并向控制器的加热器电源馈送适当的信号，以将温度平滑地调节至所编程的设定点值。一种改变加热器功率的通常方法是对电源进行脉宽调制；此种技术可用于在满量程的1％与100％之间进行功率调节。此等PID控制器通常可将温度设定点(偏差)保持在0.2℃以内。
为保持温度均匀性，可选择具有高导热性的气化器本体材料。可使用位于气化器本体30的外表面上的空气槽有意地对气化器本体30施加一小的热泄漏(图2a)，以提高控制系统稳定性并降低沉降时间。空气槽27环绕气化器本体30并由板(未图示)遮盖。可通过导管将空气输送至一整合于端板38中集管系统内的各个槽，以提供适度的连续对流冷却。空气在经过一用于控制流量的计量阀后通过入口送入。最后，空气自空气总成排入房间排气口。
除空气冷却外，亦可采取措施使用液体来冷却气化器本体30。举例而言，可通过一例如1米长、直径为6mm且来回贯穿气化器本体30的孔径用管道输送冷却剂。可通过安装至本体端口26上的接头进行连接。液体冷却可使气化器总成快速冷却，从而可在需要时提供快速的检修周期。
可通过一气体导管33(例如来自一高压气瓶)将气体馈送入离子化室44中。如上文所述，固态原材料可在气化器28中气化，然后，蒸气会通过蒸气导管32馈送入离子化室44中。如上文所述，气化器本体30的温度控制会使位于多孔隔离栅栏34a下方的固态原材料29保持处于一不变的温度。镇气空间31中所积聚的蒸气50馈送过钻孔39及截止阀100及110，然后通过位于源块35中的蒸气导管32馈送入离子化室44中。因此，气态及固态的带掺杂剂的材料均可通过该离子源得到离子化。
图2b为一侧面剖视图，其显示一本发明的多电子束离子源构造的基本光学设计。在本发明的一实施例中，一对在空间上分离的受热白热丝110a及110b发射出一对在空间上分离的电子束70a及70b，该对电子束70a及70b在束引导场或静磁场B135a及135b(沿一垂直于所示纸平面的方向)的作用下，沿一90度轨迹首先穿过一对基板孔106a及106b及一对相间隔的基板105a及105b，然后穿过一对电子入射孔71a及71b进入离子化室44。一路穿过离子化室44(即穿过电子入射孔71a及71b二者)的电子在束引导场或静磁场135a及135b的作用下弯向一对发射器屏蔽板102a及102b。当电子束70a及70b传播穿过基板孔106a及106b时，通过施加一电压Va至基板105a及105b(由正向电源115提供)并施加电压Ve至白热丝135a及135b(由负向电源116提供)，使电子束70a及70b在射入离子化室44之前减速。在离子束形成及输运区域中(即在离子化室44外)使电子束能量保持充分高于进行离子化通常所需的能量至关重要，这是因为在较低能量情况下，空间电荷效应会严重降低束电流并增大电子束直径。因此，在该区域中，期望使电子束能量保持处于1.5keV与5keV之间。
所有电压均以离子化室44为基准。举例而言，若Ve＝-0.5kV且Va＝1.5kV，则电子束的能量表示为e(Va-Ve)，其中e为电子电荷(6.02×10-19库仑)。因此，在本实例中，电子束70a或70b在形成及偏转时的能量为2keV，但在进入电子入射孔71a，71b后，其能量仅为0.5keV。
下表给出了使一能量为E的电子束弯曲90度所需的磁场B的近似值。
表1
在本发明中为实现90度偏转所需的磁场强度与电子能量的关系
电子能量E磁场B
  1500eV   51G
  2000eV   59G
  2500eV   66G
图2b中所示的其他要件包括所提取的离子束120、一源静电屏蔽板101、及一对发射器屏蔽板102a及102b。这些发射器屏蔽板102a及102b具有两种用途：屏蔽电磁场及屏蔽杂散电子或离子束。举例而言，发射器屏蔽板102a及102b可使电子束70a及70b免受与基板105a及105b与源屏蔽板101之间的电位差相关联的场的影响，并亦用作来自对置的电子发射器的杂散电子束的倾卸地。源屏蔽板101则使离子束120不受基板105a及105b与离子化室44之间的电位差所产生场的影响，并亦用于吸收杂散电子及离子，否则这些杂散电子及离子会影响离子源要件。为此，发射器屏蔽板102a及102b与源屏蔽板101二者均由高熔点金属(例如钼或石墨)制成。或者，可通过由一铁磁性物质(例如磁性不锈钢)制成源屏蔽板101将离子束120与磁场B135a及135b更彻底地屏蔽开来。
图2c为一显示机械细节的剖视图，其清晰地显示如何将图2b所示内容整合入图2a所示离子源中。其中，由一或多个白热丝110a及110b以热离子方式发射电子，这些电子加速移动至一对对应的阳极，由此形成电子束70a及70b。此一构造可提供若干优点。首先，白热丝110a及110b既可分别工作亦可一同工作。第二，由于电子束是在离子化室外部产生，因而发射器的寿命相对于已知构造得到延长，这是因为发射器处于驻存有离子源的植入机真空室的低压环境中且发射器亦有效地受到防离子轰击保护。
来自一对永久磁铁130a及130b以及一对磁极总成125a及125b的磁通构成束引导场，用于在电子束于其中传播的磁极总成端部间的气隙两端建立均匀的磁场。磁场135a及135b与电子束70a及70b的电子束能量的匹配方式须使电子束70a及70b如图所示偏转90度并进入离子化室44中。使电子束70a及70b偏转例如90度后，在发射器与离子化室之间即不会存在视线，由此可防止发射器受到高能带电粒子的轰击。
由于Va相对于离子化室44为正电压，因而电子束70a及70b在穿过由基板孔106a及106b以及电子入射孔71a及71b所界定的间隙时会减速。因此，基板孔106a与电子入射孔71a、及基板孔106b与电子入射孔71b、与其间的间隙的组合，分别形成一静电透镜，在本实例中形成一减速透镜。使用减速透镜，可使人们能够调节电子束的离子化能量且不会显著影响电子束的产生及偏转。
该间隙可由一或多个陶瓷间隔片132a及132b来建立，陶瓷间隔片132a及132b支撑每一基板105a及105b并用作一与处于离子化室电位的源块35相隔离的支座。陶瓷间隔片132a及132b既提供电绝缘又提供机械支撑。应注意，为清楚起见，在图3中未示出发射器屏蔽板102及源屏蔽板101。
由于电子入射孔106a及106b可限制电子束70a及70b的穿过，因而基板105a及105b可拦截高能电子束70a及70b的一部分。因此，基板105a及105b必须受到主动冷却或被动冷却。主动冷却可通过使液体冷却剂(例如水)流过基板来实现。或者，可通过容许基板达到一其能通过向其周围环境辐射而得到冷却的温度，来实现被动冷却。该稳态温度取决于所拦截电子束的功率、基板的表面积及比辐射率、以及周围组件的温度。当使用可冷凝的气体(例如十硼烷蒸气)时，容许基板105a及105b在升高的温度下工作可能较佳，因为可冷凝的气体可在低温表面上形成具有污染性且会形成粒子的膜。
图2d显示该离子源的电子束形成区域的简化的俯视图。白热丝110b相对离子化室44处于电位Ve，例如-0.5keV，而阳极140b、磁极总成125b、基板150b、及发射器屏蔽板102b均处于阳极电位Va，例如1.5keV。因此，电子束能量为2keV。电子束70b会在磁极总成125b的磁极之间的气隙中在磁场135b的作用下偏转，从而使电子束70b穿过基板孔106b。基板孔160a及160b以及电子入射孔71a及71b的典型直径值分别为1cm。
图3显示该离子源与关键的下游元件一起构成一本发明所提出的簇离子植入系统。亦可采用不同于图3所示的构造。其中离子源21耦接提取电极22，以形成一含有簇离子的离子束20。离子束20通常含有许多种不同质量的离子(亦即在离子源21中可为之形成具有一既定电荷极性的离子的所有物质)。然后，离子束20射入分析磁铁23。分析磁铁23根据磁铁线圈中的电流在离子束输运路径内形成一偶极磁场；该磁场的方向垂直于图3所示平面。分析磁铁23的功能是通过将离子束弯成一其半径取决于各单个离子的质量：电荷比的圆弧，将离子束在空间上分成一组分量细离子束。此一圆弧在图3中显示为一离子束分量24，即所需离子束。磁铁23可使一既定离子束沿一由下列方程式(5)所示的半径弯曲：
(5)R＝(2mU)1/2/qB
其中R为弯曲半径，B为磁通密度，m为离子质量，U为离子动能，q为离子的电荷状态。
所选离子束仅由质量-能量乘积范围较窄的离子构成，以使离子束在磁铁作用下的弯曲半径使该离子束穿过一质量鉴别孔27。而离子束中未被选中的分量则不会穿过该质量鉴别孔27，而是在其他位置受到拦截。对于质量：电荷比m/q小于所选束的离子束25(例如由质量为1或2个原子质量单位的氢离子构成)，磁场会感应出一更小的弯曲半径，从而使该离子束相交于磁铁室的内径壁30或其他位置。对于质量：电荷比大于所选离子束的离子束26，磁场会感应出一更大的弯曲半径，从而使该离子束撞击磁铁室的外径壁29或其他位置。在所属技术领域中众所周知，分析磁铁23与质量鉴别孔27组合构成一质量分析系统，其用于从自离子源提取出的多物质离子束20中选出离子束24。然后，可使所选离子束24穿过一后分析加速/减速级31。该级31可将离子束能量调节至具体植入工艺所要求的所需最终能量值。举例而言，后分析加速/减速级31可为一静电透镜或一LINAC(线性加速器)的形式。为防止那些已在鉴别孔与圆片之间经历过电荷交换或中和反应(因而不具有正确的能量)的离子传播至圆片，可在该离子束路径内包含入一“中性束过滤器”或“能量过滤器”。举例而言，后分析加速/减速级31可在所选离子束24因一所施加的DC电磁场而被限制跟随的离子束路径中包含一“折线(dogleg)”或小角度偏转；而已变为中性或带多个电荷的离子束分量将肯定不会沿循该路径。然后，如图3所示，经过能量调节的离子束进入植入系统中的离子束扫描系统32。该离子束扫描系统32扫描该离子束，以使整个目标28受到均匀植入。可使用各种构造，例如使用一维或两维扫描系统、及静电性-磁性扫描系统。
然后，离子束进入亦处于高度真空环境中的圆片处理室33，并在此处撞击目标28。圆片处理室及圆片运送系统可具有各种构造，主要的构造类别为顺序式(每次一个圆片)或批处理式(在一转盘上一同处理许多个圆片)。在顺序式处理室中，通常以机械方式沿一个维(横向或竖向)扫描过离子束，离子束则在正交方向上以电磁方式扫描，以保证植入剂具有较佳的空间均匀性。在批处理式系统中，转盘的转动会沿径向方向提供机械扫描，同时亦进行竖直或水平方向的扫描，而离子束则保持静止。
对于簇离子植入，为提供精确的掺杂剂布置，需要使离子簇中所含的n个掺杂剂原子均以相同的动能渗入衬底；在其中分子离子为An+(亦即其由n个掺杂剂原子A唯一地构成)形式的最简单情形中，该n个掺杂剂原子中的每一原子在渗入半导体衬底中时均必须相同地接收到该离子簇能量的1/n。例如，Sze在VLSI技术(VLSI Technology，McGraw Hill，第253-254页(1983年))中已确认，每当一多原子分子撞击一固态的目标表面时，均会出现此种能量等分现象。此外，此种植入的电性结果需要与使用单原子离子植入进行的等效植入相同。此等结果已由Jacobson等人详细显示于“十硼烷，一种用于超低能量离子植入的替代方法(Decaborane，an Alternative approach to Ultra Low EnergyIon Implantation)”(在奥地利Alpsbach举行的IEEE第XIII届国际离子植入技术会议会刊，第300-303页(2000年))，其中系针对使用十硼烷进行植入的情形加以阐述，实际上，预计对于任何掺杂剂簇均会得到相同的结果。
在离子植入期间，掺杂剂原子可能会通过隧穿(即沿一含有一低晶格原子密度的对称方向或“隧道”进入衬底晶格)而更深地渗入半导体衬底中。若离子轨迹与半导体晶格中一通道的方向重合，则离子基本不会碰撞衬底原子，从而会扩大掺杂剂的轰击范围。一种用于限制甚至防止隧穿的有效方法是在衬底表面上形成一非晶层。一种形成此一层的方法是在衬底中植入与衬底的构成元素相同的元素离子或植入具有相同电性质(即来自周期表中的同一栏)的离子，以使该植入过程所造成的晶体破坏足以消除衬底表面处的层的晶体结构且不会随后在激活步骤中改变衬底的电性质。举例而言，可在硅衬底中以20keV的能量、5×1014cm-2的剂量植入硅或锗，以在硅衬底中形成此一非晶层，随后再使用簇离子植入进行浅掺杂层植入。
此种方法的一重要应用是作为CMOS制造顺序的一部分，使用簇离子植入来形成N-型及P-型浅结。CMOS是目前所使用的主要的数字集成电路技术，其名称表示在同一芯片上形成N-沟道及P-沟道MOS晶体管二者(互补(Complementary)MOS：N及P二者)。CMOS的成功之处在于，电路设计者可利用相反晶体管的互补性质形成更佳的电路，尤其是形成所吸取的有功功率低于其他技术的电路。应注意，术语N及P是基于负性(negative)及正性(positive)(N-型半导体具有负性多数载流子，反之亦然)，且若反转每一区域的类型(极性)，则N-沟道及P-沟道晶体管将彼此相同。在同一衬底上制造两种类型的晶体管要求依序植入一N-型杂质然后植入一P-型杂质，同时使用一光阻剂屏蔽层保护另一类型的器件。应注意，每一晶体管类型均要求具有两种极性的区域方能正确工作，但形成浅结的植入剂与晶体管为同一类型：N-型浅植入剂形成N-沟道，P-型浅植入剂形成P-沟道。该工艺的一个实例显示于图4a及图4b中。具体而言，图4a显示一种通过一N-型簇植入88形成N-沟道漏极延展区89的方法，而图4b显示通过一P-型簇植入91形成P-沟道漏极延展区90。应注意，N-型及P-型晶体管二者均要求具有相同结构的浅结，因而既使用N-型亦使用P-型簇植入有利于形成高级CMOS结构。
图5显示此种方法在制成NMOS晶体管情况下的一个应用实例。该图显示已经历过半导体器件的某些前端制造工艺步骤后的半导体衬底41。该结构由一N-型半导体衬底41组成，该半导体衬底41已经过如下步骤处理：P-阱43、沟槽绝缘42及门极叠层形成44、45。P-阱43与N-型衬底41形成一结，该结为阱中的晶体管提供结绝缘。沟槽绝缘42则在N-阱与P-阱之间(即在整个CMOS结构中)提供横向介电绝缘。然后，制成包含门极氧化层44及多晶硅门电极45的门极叠层，为形成晶体管门极叠层，门极氧化层44及多晶硅门电极45已经过图案化。此外，亦已涂覆光阻剂46并将其图案化，以使对应于NMOS晶体管的区域外露，而衬底中的其他区域则受到光阻剂层46的保护。此时，在该工艺流程中，衬底即已作好漏极延展区植入准备，漏极延展区植入是器件制造工艺所需的最浅掺杂层。0.13μm技术节点的前沿器件的典型工艺要求是砷植入能量介于1keV与2keV之间、砷剂量为5×1014cm-2。然后，使簇离子束47(在本实例中为As4Hx +)射向半导体衬底，通常须使离子束的传播方向垂直于衬底，以免受到门极叠层的荫蔽。As4Hx +簇的能量应为所需As+植入能量的四倍，例如介于4keV与8keV之间。离子簇在撞击衬底时离解，然后掺杂剂原子在接近半导体衬底表面的浅层中静止下来，该浅层即形成漏极延展区48。应注意，相同的植入剂会进入门电极49的表面层，为门电极提供额外掺杂。因此，图5所述工艺为本发明所提出方法的一个重要应用。
该方法的另一实例显示于图5a中：形成深的源极/漏极区。该图显示图5所示半导体衬底41已经历过其他半导体器件制造工艺步骤。这些其他工艺步骤包括：形成一垫氧化层51及在门极叠层的侧壁上形成间隔层52。此时，涂覆一光阻剂层53并将其图案化，以曝光欲植入的晶体管(在本实例中为NMOS晶体管)。接下来，实施离子植入，形成源极及漏极区55。由于此次植入要求以低能量、大剂量进行植入，因而其为本发明所提出的簇植入方法的一恰当应用。0.13μm技术节点的典型植入参数约为：6keV/砷原子(54)及5×1015cm-2的砷剂量，因而其需要进行一24keV、1.25×1015cm-2的As4Hx +植入，或者一12keV、2.5×1015cm-2的As2Hx +植入，抑或一6keV、5×1015cm-2的As+植入。如图5所示，通过此次植入会形成源极及漏极区55。这些区域会在各电路互连线(将在该工艺中后续形成)与由漏极延展区48结合沟道区56及门极叠层44、45界定而成的本征晶体管之间提供一高导电率连接。应注意，门电极45可曝露至本次植入(如图所示)，若确为如此，则源极/漏极植入剂会为门电极提供主掺杂源。在图5a中此显示为复掺杂层57。
图5b及5c分别显示形成PMOS漏极延展区148及PMOS源极及漏极区155的详图。若颠倒掺杂类型，则图5a与5b所示结构及工艺相同。在图5b中，通过植入一硼簇植入剂147形成PMOS漏极延展区148。对于0.13μm技术节点而言，此次植入的典型参数为500eV/硼原子且剂量为5×1014cm-2。因此，B10Hx植入的能量为5keV且十硼烷剂量为5×1013cm-2。图5c显示再次通过植入一诸如十硼烷等P-型簇离子束154形成PMOS源极及漏极区148。对于0.13μm技术节点而言，此次植入的典型参数为2keV/硼原子且硼的剂量为5×1015cm-2(即5×1014cm-2的20keV十硼烷)。
一般而言，离子植入自身不足以形成一有效的半导体结；为使所植入的掺杂剂电性激活，需要进行热处理。在植入之后，半导体衬底的晶体结构会受到严重破坏(衬底原子被移出晶格位置)，且所植入掺杂剂仅弱结合至衬底原子，因而所植入层的电性质较差。通常是在高温下(高于900℃)实施热处理或退火来修复半导体晶体结构，并将掺杂剂原子以取代方式定位，即将掺杂剂原子置于晶体结构中其中一个衬底原子位置处。此种取代使掺杂剂能够与衬底原子相结合并变得具有电活性；换言之，改变半导体层的导电率。然而，此种热处理会对浅结的形成起反作用，这是因为在热处理期间所植入掺杂剂会发生扩散。事实上，热处理期间的硼扩散是在亚0.1微米范围内获得USJ的限制因素。为使浅植入掺杂剂的扩散最小化，目前已经开发出用于此种热处理的先进工艺，例如“峰值退火”。峰值退火是一种快速热处理工艺：其中在最高温度处的驻留时间接近于零：温度尽可能快地骤然上升及下降。通过此种方法，达到激活所植入掺杂剂所需的高温同时使所植入掺杂剂的扩散最小化。可以预料，此种先进的热处理工艺将与本发明结合使用，以使其对制成完整半导体器件的益处最大化。
图6演示磷簇离子的产生及经过质量鉴别的磷簇离子束的形成。该质谱显示使用磷化氢(PH3)作为源原料气体，在本发明离子源工作期间所取数据。该质谱显示竖直刻度61上的离子电流强度与水平刻度62上的分析仪磁场(其决定离子质量：电荷比)的关系。电流是在一其中二次电子受到有效抑止的法拉第杯中进行测量。水平刻度62与磁场成线性关系，但与质量：电荷比成非线性关系，因为对于一既定的提取电压V，这两个量之间的关系为m/q＝aB2，其中a为一常数。此使得越高的质量峰值在水平刻度62上越靠近于一起。磷簇是作为信号65，66及67观测出，其分别具有两个、三个及四个磷原子/每簇。对该质谱的分析表明，本发明的离子源在工作期间可支持簇的形成及保持。图中左侧的第一组信号63为氢离子，其质量数为1及2。氢的峰值相对较小，远小于含磷离子的峰值。第二组信号64出现于质量31与35之间，其对应于含有一个磷原子的离子。在一传统的植入工艺中，可视所选质量鉴别孔27(参见图2)的选择而定，植入一个、若干个或所有这些峰值。在某些应用中，若在工艺中对H较为敏感，则可能要求仅选择31P+峰值。在此种情况下，可采用一窄的质量鉴别孔来排除氢化物峰值，例如PHx +，其中x＝1，2，3或4。其他工艺则可能要求植入该组中的所有峰值，以提高生产率。右侧的下一组信号65由磷的二聚物P2 -组成，其中这些粒子中的每一粒子均含有两个磷原子。最左侧的大信号对应于质量数为62的P2 +，右侧的相邻信号则为对应于P2Hx +的信号，其中x介于1与6之间。亦注意到，这些信号的强度较单体峰值64降低，但所观测到的强度取决于整组源输入设定值并可针对所需的离子束状态进行优化，例如若期望使用二聚物，则使P2 +峰值的相对重量最大化。质量鉴别孔的选取可确定有多少这些离子束将在植入工艺中受到植入。右侧的下一信号组66对应于含有三个磷原子(P3 +)的磷簇离子。右侧的下一信号67对应于含有四个磷原子的磷簇离子。有趣的是，我们会注意到，该簇的强度大于P3Hx +簇，使用P4 +簇时的净剂量率(4×所观测强度)高于在植入P+或P2 +时的净剂量率，且所植入的每一磷原子的能量仅为标称离子束能量的1/4。
图7显示使用本发明时AsH3，的质谱。离子束能量为19keV，因而As4Hx +的有效As植入能量将为4.75keV。图7中As4Hx +的离子束电流约为0.25mA，因而等效的As掺杂剂电流约为1mA。图7亦显示，植入含有As，As2，As3或As4的离子束将得到介于0.5mA与1.0mA之间的离子电流，且仅通过调节分析仪磁铁电流来选择图7所示质谱的不同部分，即亦可得到介于约20与5keV之间的有效植入能量范围。
图8显示As4Hx +电流与As植入能量的函数关系。离子束的角散度被质量鉴别孔(例如参见图3中的27)与法拉第杯之间的孔在横向或发散方向上限定至一半角度或11mR，或约为0.6度。1keV/原子是将砷植入USJ器件中所需的半导体工艺的下限值。
图9显示将图8所示离子束电流换算为离子束亮度单位，并与一“典型”的现代中等电流植入机相比较。其改进量约为30倍(假定该中等电流植入机的技术规范为：40mrad半角度接受度，在10keV下的离子束电流为200μA)。Stephens在离子植入技术手册(Handbook of Ion Implantation Technology，J.F.Ziegler版，North-Holland，第455-499页(1992年))中将亮度B定义为：
(6)B＝2I/π2ε2 (μA-mm2-mrad2)，
其中I为有效掺杂剂离子束电流(单位为微安)，ε为离子束出射度，单位为平方(毫弧度-毫米)。出射度由下式计算：
(7)ε＝δa，
其中δ为离子束在发散平面内的半宽度，a为半锥形束角，二者均在图像平面处，即在鉴别孔位置处测得。
离子束亮度是一用于量化有多少离子束电流能够(例如)通过一具有一定直径及长度的管转换成一定接受量的重要指标。由于离子植入机束线具有明确规定的接受量，因而对于出射度受限的离子束而言，亮度是一重要的生产率量度。出射度通常是低能束输运中的限制因素。我们注意到，这基本上是使用簇离子而非使用单体离子的益处所在，如方程式(1)-(3)所示。对于As4植入，根据方程式(3)，预计处理量的提高量为16倍，即Δ＝n2。
图10显示分别在4.75keV及19keV下使用AsHx +及As4Hx +离子对硅样本进行植入时得到的二次离子质谱(SIMS)。原子剂量约为1×1016cm-2。将这些数据与一在该行业中模拟在硅中进行离子植入时通常所用的完全动态散射模型TRIM相比较，结果表明，我们确实正以指定能量植入As及As4。
图11显示乙硼烷B2H6的质谱，乙硼烷为一种在传统离子植入中并不常用但市面有售的气态材料。图11显示H(H+，H2 +，H3 +)、B(B，BH+，BH2 +)、B2(B2 +，B2H+，B2H2 +，B2H3 +，B2H4 +)、B3(B3，B3H+，B3H2 +，B3H3 +，B3H4 +)、B4(B4，B4H+，B4H2 +，B4H3 +，B4H4 +)的分组及一B5组。图11所示质谱的解读可能略为复杂，这是因为存在两种自然出现的硼的同位素10B及11B，其以约4∶1的11B对10B比率来表示，该比率反映了其自然丰度。举例而言，在具有11个原子质量单位的峰值处同时存在11B及10BH二者。
图12演示本发明中硼的氢化物簇及正簇离子的产生。该质谱显示在使用气化的十硼烷B10H14作为源原料材料时在本发明离子源工作期间所取数据。图中显示ByHx +形式(其中1≤y≤10，0≤x≤14)的硼的氢化物簇，其分别相隔1amu且自1amu至约124amu。所观测到的最大信号B10Hx +对应于十硼烷分子离子，其是通过将十硼烷母分子直接离子化而形成。
图13显示一由本发明的离子源产生的十硼烷负离子质谱，其类似于图12所示质谱。负十硼烷离子所形成的离子状态要少得多，因而大部分(约90％)的离子包含于母B10Hx -峰值内。使用负离子对半导体进行离子植入极为有益，因为其会实质消除在正离子植入时所观测到的圆片充电现象。通常，一离子源不会同时产生一既定材料的足量的正离子及负离子二者；图12及13所示峰值离子电流相同(处于两倍以内)。在图14中，针对一扩展的质量范围对此进行了鲜明的显示。这些数据是通过如下方式进行收集：使用本发明的离子植入系统收集一正离子质谱，然后反转离子植入机电源的极性，并在同一张纸上收集相同质量范围内的负离子质谱。为收集图14，将法拉第杯电流馈送至一x-y纸张记录仪。在使用十硼烷情况下植入负离子而非植入正离子会明显存在若干重要优点：1)有更多的有用的离子电流处于所感兴趣的峰值内，从而产生更大的有用的掺杂剂通量；2)母峰值的质量变窄了近二分之一(在负离子情况下半最大值处的满宽度为5个原子质量单位，而在正离子情况下为九个原子质量单位)，及3)当使用负离子取代正离子时，消除了圆片充电现象，此在所属技术领域中得到广泛接受。
图15显示以20keV的十硼烷能量植入硅样本中的正十硼烷离子及负十硼烷离子二者的SIMS分布曲线。如果每一离子均具有相同数量的硼原子，则这些分布曲线会如人们所预计的那样近乎相同，并因此植入相同的预定范围。
图16显示负十硼烷植入情况下的SIMS数据，其亦显示了H的浓度。H的剂量为硼的剂量的0.9倍，此表明负十硼烷的平均化学分子式为B10H9 -。
图17显示在电子撞击离子化情况下离子化几率如何依赖于电子能量。图中使用氨(NH3)作为例解。图中将几率表示为横截面σ，单位为10-16cm2。电子能量(T)的单位为eV，即电子-伏特。图中显示两组根据第一原理计算出的理论曲线(标记为BEB(竖直IP)及BEB(绝热IP))及两组由Djuric等人(1981)及Rao和Srivastava(1992)得出的试验数据。图17显示了如下事实：某些电子能量范围会比其他能量范围引起更大程度的离子化。尽管这些数据适用于产生正离子，然而类似的考虑因素亦适用于负离子的产生：明显存在强的能量依赖性。一般而言，在电子撞击能量介于约50eV与500eV之间时产生正离子的横截面最大，且在约100eV时达到峰值。因此，电子束进入离子化室44时的能量是一重要参数，其会影响本发明离子源的运行，因此我们所设计的电子束输运使渗入离子化室的电子的能量在接近零eV至约5000eV之间可变。图2b至图2d所示装置显示了本发明如何包含可对电子撞击离子化能量进行宽广控制同时在离子源的电子束形成及偏转区中在接近恒定的条件下工作的电子光学装置。
图18为使用本发明的离子源产生的正十硼烷离子的质谱。图中分别标出了构成该质谱的各种离子。一般而言，这些离子为BnHx +形式，其中1≤n≤10，0≤x≤14。最大的峰值是母B10Hx +离子，其中该峰值强度的大部分处于约8amu(原子质量单位)内。该母离子将可能选择用于正离子植入。
图19为使用本发明的离子源产生的负十硼烷离子及正十硼烷离子的质谱。图中分别标出了构成该质谱的各种离子。其中负离子谱远比正离子谱简单。具体而言，不存在明显的氢离子或更低阶硼离子，而该质谱的约90％是由母B10Hx +离子构成。与B10Hm +离子相似，该负母离子的大部分峰值强度处于约8amu内。该母离子将可能选择用于负离子植入。
有若干种元素可用于在半导体中形成浅结。对于硅应用而言，主要的掺杂剂为硼、磷、砷及锑，因而这些元素最有可能用于形成浅结。此外，硅及锗植入剂用于在硅中形成非晶态区域，因而这些因素的簇将适用于形成浅非晶态区域。对于化合物半导体而言，适用于浅结的元素包括硅、锗、锡、锌、镉及铍，因而这些元素的簇有机会用于在化合物半导体制造中形成浅结。
该方法的一个方面是在离子化室内提供适用于形成簇离子的正确环境。所述各种元素中的每一种元素均具有不同的化学性质，因而最佳环境会因每一种元素而异。为获得最佳性能，每一元素及每一所选簇均将要求使用不同的一组输入参数。可供用于进行最佳化的参数包括：由原料材料流控制的源压力，由温度控制系统控制的离子化室内的温度，离子化能量强度及特性，例如当离子化能量为电子束时的电子束电流及电子能量。这些基本参数一起形成适用于形成掺杂剂簇并将掺杂剂簇离子化的适当的源离子化室环境。
如上文所述，与单掺杂剂原子的离子植入相比，掺杂剂原子簇的离子植入使人们能高效地以一浅的深度植入N-型及P一型掺杂剂二者。
上文已与若干实施例一起阐述了本发明。然而，本发明并不仅限于此。举例而言，所属技术领域的技术人员易知，亦可对其作出各种修改、改动、改良及组合。
显然，根据上文所教示内容，可对本发明作出许多修改及改变。因此，应了解，可在随附权利要求书范围内，以不同于上文所具体阐述的其他方式来实施本发明。

Claims (3)

1.一种将掺杂剂材料植入一具有第一区域和第二区域的衬底内的方法，该方法包括如下步骤：
自一第一分子物质产生通过直接电子撞击形成的N-型簇离子，其中所述N-型簇离子具有单个电荷；
自一第二分子物质产生通过直接电子撞击形成的P-型簇离子，其中所述P-型簇离子具有单个电荷；
将所述N-型簇离子植入一衬底上的一第一区域内；及
将所述P-型簇离子植入所述衬底上的一第二区域内。
2.一种半导体装置，其包括：
一衬底；
通过直接电子撞击形成的N-型掺杂剂簇离子，所述N-型掺杂剂簇离子植入到所述衬底的一第一区域内；及
通过直接电子撞击形成的P-型掺杂剂簇离子，所述P-型掺杂剂簇离子植入到所述衬底的一第二区域内，其中在同一衬底上使用所述N-型掺杂剂簇离子和所述P-型掺杂剂簇离子以形成一半导体装置，并且其中所述N-型掺杂剂簇离子和所述P-型掺杂剂簇离子具有单个电荷。
3.一种半导体装置，其包括：
一衬底；
通过直接电子撞击形成的N-型掺杂剂簇离子，所述N-型掺杂剂簇离子植入到所述衬底的一第一区域内；及
通过直接电子撞击形成的带负电荷的P-型掺杂剂簇离子，所述带负电荷的P-型掺杂剂簇离子植入到所述衬底的一第二区域内，其中在同一衬底上使用所述N-型掺杂剂簇离子和所述带负电荷的P-型掺杂剂簇离子，以形成一半导体装置，并且其中所述N-型掺杂剂簇离子和所述带负电荷的P-型掺杂剂簇离子具有单个电荷。
CN2010102274737A 2002-06-26 2003-06-06 通过植入n-及p-型簇离子及负离子制造cmos器件的方法 Expired - Fee Related CN101908473B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US39184702P 2002-06-26 2002-06-26
US39227102P 2002-06-26 2002-06-26
US60/392,271 2002-06-26
US60/391,847 2002-06-26
US10/251,491 US20040002202A1 (en) 2002-06-26 2002-09-20 Method of manufacturing CMOS devices by the implantation of N- and P-type cluster ions
US10/251,491 2002-09-20

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNA038200856A Division CN1679153A (zh) 2002-06-26 2003-06-06 通过植入n－及p－型簇离子及负离子制造cmos器件的方法

Publications (2)

Publication Number Publication Date
CN101908473A CN101908473A (zh) 2010-12-08
CN101908473B true CN101908473B (zh) 2013-03-13

Family

ID=43048137

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102274737A Expired - Fee Related CN101908473B (zh) 2002-06-26 2003-06-06 通过植入n-及p-型簇离子及负离子制造cmos器件的方法

Country Status (3)

Country Link
JP (2) JP4744141B2 (zh)
CN (1) CN101908473B (zh)
TW (1) TWI334196B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7943204B2 (en) * 2005-08-30 2011-05-17 Advanced Technology Materials, Inc. Boron ion implantation using alternative fluorinated boron precursors, and formation of large boron hydrides for implantation
KR101455404B1 (ko) * 2005-12-09 2014-10-27 세미이큅, 인코포레이티드 탄소 클러스터의 주입에 의한 반도체 디바이스의 제조를위한 시스템 및 방법
US7435971B2 (en) * 2006-05-19 2008-10-14 Axcelis Technologies, Inc. Ion source
US7507978B2 (en) * 2006-09-29 2009-03-24 Axcelis Technologies, Inc. Beam line architecture for ion implanter
WO2010019584A1 (en) * 2008-08-11 2010-02-18 Ion Beam Applications S.A. High-current dc proton accelerator
US10597773B2 (en) * 2017-08-22 2020-03-24 Praxair Technology, Inc. Antimony-containing materials for ion implantation
US10535499B2 (en) * 2017-11-03 2020-01-14 Varian Semiconductor Equipment Associates, Inc. Varied component density for thermal isolation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4370176A (en) * 1980-02-01 1983-01-25 Commissariat A L'energie Atomique Process for fast droping of semiconductors
US5561072A (en) * 1993-11-22 1996-10-01 Nec Corporation Method for producing shallow junction in surface region of semiconductor substrate using implantation of plasma ions
US6093594A (en) * 1998-04-29 2000-07-25 Advanced Micro Devices, Inc. CMOS optimization method utilizing sacrificial sidewall spacer

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6074515A (ja) * 1983-09-30 1985-04-26 Fujitsu Ltd 半導体装置の製造方法
JPH01225117A (ja) * 1988-03-04 1989-09-08 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法及びその製造装置
JPH05251378A (ja) * 1992-03-05 1993-09-28 Fujitsu Ltd 半導体装置の製造方法
JPH0817376A (ja) * 1994-07-01 1996-01-19 Mitsubishi Electric Corp イオン源およびイオン注入装置
JPH0917884A (ja) * 1995-06-26 1997-01-17 Ricoh Co Ltd 半導体装置の製造方法
JPH0941138A (ja) * 1995-07-31 1997-02-10 Res Dev Corp Of Japan ガスクラスターイオンビームによるイオン注入法
JP3749924B2 (ja) * 1996-12-03 2006-03-01 富士通株式会社 イオン注入方法および半導体装置の製造方法
GB9726191D0 (en) * 1997-12-11 1998-02-11 Philips Electronics Nv Ion implantation process
US6191012B1 (en) * 1998-12-03 2001-02-20 Advanced Micro Devices Method for forming a shallow junction in a semiconductor device using antimony dimer
EP2426693A3 (en) * 1999-12-13 2013-01-16 Semequip, Inc. Ion source
WO2002043803A1 (en) * 2000-11-30 2002-06-06 Semequip, Inc. Ion implantation system and control method
US6479828B2 (en) * 2000-12-15 2002-11-12 Axcelis Tech Inc Method and system for icosaborane implantation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4370176A (en) * 1980-02-01 1983-01-25 Commissariat A L'energie Atomique Process for fast droping of semiconductors
US5561072A (en) * 1993-11-22 1996-10-01 Nec Corporation Method for producing shallow junction in surface region of semiconductor substrate using implantation of plasma ions
US6093594A (en) * 1998-04-29 2000-07-25 Advanced Micro Devices, Inc. CMOS optimization method utilizing sacrificial sidewall spacer

Also Published As

Publication number Publication date
JP2005531156A (ja) 2005-10-13
JP4744141B2 (ja) 2011-08-10
JP2010232668A (ja) 2010-10-14
TWI334196B (en) 2010-12-01
TW200739821A (en) 2007-10-16
CN101908473A (zh) 2010-12-08

Similar Documents

Publication Publication Date Title
KR100702582B1 (ko) 기판에 도핑 물질을 주입하는 방법
CN1973346B (zh) 一种离子植入装置和一种通过植入氢化硼簇离子制造半导体的方法
CN102034665B (zh) 一种离子植入装置和一种通过植入氢化硼簇离子制造半导体的方法
TWI404128B (zh) 離子植入裝置及由碳硼烷聚集物離子衍生之離子植入的半導體製造方法
US8586459B2 (en) Ion implantation with molecular ions containing phosphorus and arsenic
CN1269990C (zh) 二十硼烷注入方法和系统
JP2010232668A (ja) Ｎ及びｐ型クラスターイオン及び陰イオンの注入によるｃｍｏｓ素子の製造方法
CN101308785B (zh) 通过植入掺杂材料制造cmos器件的方法
Koelewijn et al. Features and applications of a versatile megavolt ion accelerator

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130313

Termination date: 20140606