CN110223907A - 半导体外延晶片的制造方法 - Google Patents

半导体外延晶片的制造方法 Download PDF

Info

Publication number
CN110223907A
CN110223907A CN201910155262.8A CN201910155262A CN110223907A CN 110223907 A CN110223907 A CN 110223907A CN 201910155262 A CN201910155262 A CN 201910155262A CN 110223907 A CN110223907 A CN 110223907A
Authority
CN
China
Prior art keywords
wafer
semiconductor
defect
cluster ion
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910155262.8A
Other languages
English (en)
Other versions
CN110223907B (zh
Inventor
广濑谅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of CN110223907A publication Critical patent/CN110223907A/zh
Application granted granted Critical
Publication of CN110223907B publication Critical patent/CN110223907B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

提供即使簇离子注入条件相同，也可具有更高的吸杂能力的半导体外延晶片的制造方法。根据本发明的半导体外延晶片的制造方法具有：第一工序，其是在半导体晶片的表面注入含有碳、氢和氧这3种元素作为构成元素的多元素簇离子，在该半导体晶片的表层部形成固溶有所述多元素簇离子的构成元素的改性层；第二工序，其是在该第一工序之后，进行用于增大在所述改性层内形成的黑点状缺陷的缺陷密度的缺陷形成热处理；和第三工序，其是在该第二工序之后，在所述半导体晶片的改性层上形成外延层。

Description

半导体外延晶片的制造方法
技术领域
本发明涉及半导体外延晶片的制造方法。本发明特别是涉及发挥更高的吸杂能力的半导体外延晶片的制造方法。
背景技术
作为使半导体器件特性劣化的主要原因，可列举出金属污染。例如，在背照式固态成像元件中，在成为该元件基板的半导体外延晶片中混入的金属成为使固态成像元件的暗电流增大的主要原因，产生称为白点缺陷(白傷欠陥)的缺陷。由于背照式固态成像元件通过将配线层等配置在传感器部的下层，将来自外部的光直接摄入传感器中，即使在暗处等也可拍摄更鲜明的图像或动画，因此近年来被广泛用于数码摄像机或智能电话等移动电话。因此，期望尽可能减少白点缺陷。
金属向半导体元件基板的混入主要发生在半导体外延晶片的制造工序和固态成像元件的制造工序(器件制造工序)。据认为，前者的半导体外延晶片制造工序中的金属污染是来自外延生长炉构成材料的重金属颗粒所导致的，或者，是因使用氯系气体作为外延生长时的炉内气体致使其管路材料发生金属腐蚀而产生的重金属颗粒所导致的等。近年来，这些金属污染虽然通过将外延生长炉的构成材料更换为耐腐蚀性优异的材料等而得到某种程度的改善，但不充分。另一方面，在后者的固态成像元件制造工序中，在离子注入、扩散和氧化热处理等各种处理中，担心半导体外延晶片的重金属污染。
因此，通常通过在半导体外延晶片上形成用于捕获金属的吸杂层，来避免对半导体外延晶片的金属污染。
在这里，作为形成吸杂层的技术，有在形成外延层之前照射簇离子的技术。在专利文献1中，在半导体外延晶片的制造方法中公开了含有碳、氢和氧作为构成元素的簇离子注入技术。而且，在专利文献1中还公开了通过含有碳、氢和氧这3种元素的簇离子注入，会形成据推测来源于晶格间隙硅的较大尺寸的黑点状缺陷(专利文献1中的第2黑点状缺陷)。专利文献1的实验结果提示该黑点状缺陷作为强力的吸杂位点起作用。
现有技术文献
专利文献
专利文献1：日本特开2017-157613号公报。
发明内容
发明所要解决的问题
通过采用专利文献1所公开的簇离子注入技术，可得到具有极其优异的吸杂能力的半导体外延晶片。但是，虽然利用簇离子注入的吸杂位点的形成机制及其特性在某种程度上得到阐明，但尚在研究之中。特别是对于除了碳和氢以外、进一步含有另外1种以上元素作为簇离子的构成元素的多元素簇离子，尚未阐明的方面还很多。以下在本说明书中，在簇离子的构成元素含有3种以上元素的情况下，称为“多元素簇离子”。
在这里，为了进一步提高专利文献1中的由改性层产生的吸杂能力，例如增多簇离子的剂量是有效的。但是，若过度增多剂量，则有在改性层上形成的外延层中产生大量外延缺陷的情况。如上所述，增加剂量所产生的吸杂能力的改善是有限的。
因此，期待以簇离子注入条件以外的观点，确立用于进一步提高吸杂能力的新技术。
因此，本发明的目的在于，提供即使簇离子注入条件相同，也可具有更高的吸杂能力的半导体外延晶片的制造方法。
解决问题的手段
为了解决上述问题，本发明人进行了深入研究。而且，本发明人研究了是否可通过调整外延生长条件代替簇离子注入条件来提高吸杂能力。在这里，用图1说明外延生长处理所伴有的热处理程序的通常的概念图。该热处理程序大致分为以下3个过程：(i) 从将半导体晶片投入外延生长炉内至达到外延生长温度的升温过程，(ii) 在半导体晶片表面使外延层生长的外延生长过程，(iii) 在形成外延层后，到将得到的半导体外延晶片从外延生长炉取出为止的降温过程。
本发明人深入研究，结果发现，成为吸杂位点的黑点状缺陷的生成数很大程度上依赖于上述(i) 升温过程。而且，本发明人发现，通过进行兼任用于增大黑点状缺陷的缺陷密度的缺陷形成热处理的升温过程，即使簇离子注入条件相同，也可进一步提高吸杂能力。本发明基于上述见解而完成，其主旨构成如下。
(1) 半导体外延晶片的制造方法，其特征在于，具有：
第一工序，其是在半导体晶片的表面注入含有碳、氢和氧这3种元素作为构成元素的多元素簇离子，在该半导体晶片的表层部形成固溶有所述多元素簇离子的构成元素的改性层；
第二工序，其是在该第一工序之后，进行用于增大在所述改性层内形成的黑点状缺陷的缺陷密度的缺陷形成热处理；和
第三工序，其是在该第二工序之后，在所述半导体晶片的改性层上形成外延层。
(2) 上述(1)所述的半导体外延晶片的制造方法，其中，所述第二工序中的所述缺陷形成热处理的热处理条件为：将所述半导体晶片保持在低于800℃的第1温度区域的第1保持时间为0秒以上且45秒以下，并且从第1温度区域升温后的、将所述半导体晶片保持在800℃以上且低于1000℃的第2温度区域的第2保持时间为30秒以上。
(3) 上述(1)或(2)所述的半导体外延晶片的制造方法，其中，所述多元素簇离子的构成元素由碳、氢和氧这3种元素组成。
(4) 上述(1)~(3)中任一项所述的半导体外延晶片的制造方法，其中，所述半导体晶片为硅晶片。
发明的效果
根据本发明，可提供即使簇离子注入条件相同，也可具有更高的吸杂能力的半导体外延晶片的制造方法。
附图说明
图1是表示外延生长所伴有的通常的热处理程序的概念图。
图2是表示参考实验例1中的外延硅晶片的基板界面附近的TEM截面图的图。
图3是表示参考实验例2中的外延硅晶片的基板界面附近的TEM截面图的图。
图4是说明根据本发明的一个实施方式的外延生长所伴有的热处理程序的一个方式的示意截面图。
图5是说明根据本发明的一个实施方式的半导体外延晶片100的制造方法的示意截面图。
具体实施方式
在详细说明实施方式前，首先说明使本发明得以完成的实验(参考实验例1、2)。
[参考实验例1]
准备由CZ单晶硅锭得到的硅晶片(直径：300mm，厚度：725μm，掺杂剂种类：磷，电阻率：10Ω·cm)。接着，使用簇离子发生装置(NISSIN ION EQUIPMENT CO., LTD.制，型号：CLARIS (注册商标))，在加速电压为80keV/簇的注入条件下，将二乙醚(C4H10O)簇离子化而得的由CH3O构成的多元素簇离子注入到硅晶片的表面。另外，将该簇离子的剂量设为1.0×1015簇/cm2。
接着，将上述硅晶片搬运至高速热处理装置(HISOL INC.制，型号：AccuThermoAw610)内。然后，为了进行模拟1100℃、300秒的外延生长的热处理(以下称为模拟生长热处理)，在氮气气氛下，在以下条件下进行热处理：
炉内投入温度：500℃
到模拟生长温度为止的升温速率：60℃/s。
(样品2~4)
除了将样品1的60℃/s的升温速率变为15℃/s、8℃/s、4℃/s以外，与样品1同样地操作，分别制作样品2~4。
对于各样品1~4，取得进行模拟生长热处理前后的TEM截面。将结果示出于图2中。
[参考实验例2]
(样品5)
在与样品1相同的条件下，将由CH3O构成的多元素簇离子注入到硅晶片的表面。接着，为了进行800℃、300秒的模拟生长热处理，与参考实验例1同样地操作，将簇离子注入后的硅晶片搬运至高速热处理装置(HISOL INC.制)内，在以下条件下进行热处理：
炉内投入温度：500℃
到模拟生长温度为止的升温速率：8℃/s。
(样品6~8)
除了将样品5的模拟生长热处理的800℃的热处理温度变为900℃、1000℃、1100℃以外，与样品5同样地操作，分别制作样品6~8。
对于各样品5~8，取得进行模拟外延生长的热处理后的TEM截面。将结果示出于图3中。
<参考实验例1、2的考察>
首先，如果依据由参考实验例1所得到的图2，则确认在1100℃、300秒的模拟生长热处理前，形成的黑点状缺陷的缺陷密度并不很大程度上依赖于升温速率。另一方面，在模拟生长热处理后，虽然黑点状缺陷的缺陷密度均减少，但其减少量很大程度上依赖于升温速率。
其次，如果依据由参考实验例2所得到的图3，则确认由800℃、900℃和1000℃的模拟生长热处理产生的黑点状缺陷的生成量较大。
综合考虑以上结果时，持以下假设：若进行了簇离子注入的硅晶片受到800℃以上且低于1000℃的热处理，则黑点状缺陷生长；另一方面，若低于800℃，则黑点状缺陷种本身消失，若受到1000℃以上的热处理，则黑点状缺陷分解。将基于该假设的热处理程序示出于图4中。就样品1~3而言，虽然低于800℃的黑点状缺陷种消失的温度带的通过时间较短，但黑点状缺陷生长的温度带的通过时间也较短。就样品4而言，虽然低于800℃的黑点状缺陷种消失的温度带的通过时间较长，但若受到800℃以上且低于1000℃的热处理，则黑点状缺陷生长的时间也长。因此，如图2上部的TEM截面照片所示，观察到在模拟生长热处理前的状态下，黑点状缺陷的缺陷密度为同等程度。而且，如图2下部的TEM截面照片所示，推测在模拟生长热处理后，黑点状缺陷的缺陷密度产生明显的差异。
因此，本发明人发现，通过在形成外延层前进行用于增大在改性层内形成的黑点状缺陷的缺陷密度的缺陷形成热处理，可提高吸杂能力。
基于以上实验结果，一边参照前述图4的热处理程序和图5的表示制造流程的示意截面图，一边说明根据本发明的一个实施方式的外延硅晶片的杂质扩散行为预测方法。需说明的是，在图5中，为了便于说明，与实际的厚度比例不同，相对于半导体晶片10夸大地示出改性层18和外延层20的厚度。
(半导体外延晶片的制造方法)
按照本发明的一个实施方式的半导体外延晶片100的制造方法具有：第一工序，其是在半导体晶片10的表面10A注入含有3种以上元素作为构成元素的多元素簇离子16，在该半导体晶片10的表层部形成固溶有多元素簇离子16的构成元素的改性层18 (图5步骤A、B)；第二工序，其是在该第一工序之后，进行用于增大在改性层18内形成的黑点状缺陷D的缺陷密度的缺陷形成热处理；和第三工序，其是在该第二工序之后，在半导体晶片的改性层18上形成外延层(图5步骤C)。在这里，多元素簇离子16的构成元素含有碳、氢和氧。以下，为了简化，有时将含有碳、氢和氧作为构成元素的多元素簇离子简写为“CHO簇”。CHO簇可含有碳、氢和氧以外的元素作为构成元素，也可只为碳、氢和氧这3种元素。需说明的是，图5的步骤C是该制造方法结果所得到的半导体外延晶片100的示意截面图。外延层20成为用于制造背照式固态成像元件等半导体元件的器件层。半导体晶片10为硅晶片，外延层20为硅外延层的外延硅晶片是半导体外延晶片100的优选方式之一。以下依次说明各个工序的详情。
<第一工序>
在本发明的第一工序(图5步骤A、B)中，如上所述，在半导体晶片10的表面10A注入含有3种以上元素作为构成元素的多元素簇离子16，在该半导体晶片10的表层部形成固溶有多元素簇离子16的构成元素的改性层18。第一工序中使用的多元素簇离子16如上所述，含有碳、氢和氧作为构成元素。
<<半导体晶片>>
作为半导体晶片10，例如可列举出由硅、化合物半导体(GaAs、GaN、SiC)形成，在表面不具有外延层的块体(bulk)单晶晶片。在制造背照式固态成像元件的情况下，通常使用块体单晶硅晶片。另外，半导体晶片10可使用将通过切克劳斯基法(CZ法)或悬浮区熔法(FZ法)培育的单晶硅锭用线锯等切片而得的晶片。另外，为了得到更高的吸杂能力，可在半导体晶片10中添加碳和/或氮。此外，可在半导体晶片10中添加规定浓度的任意掺杂剂，制成所谓的n+型或p+型、或者n-型或p-型的基板。
另外，作为半导体晶片10，也可使用在块体半导体晶片表面形成有半导体外延层的外延晶片。例如为在体单晶硅晶片的表面形成有硅外延层的外延硅晶片。该硅外延层可利用CVD法在通常的条件下形成。外延层优选厚度在0.1~20μm的范围内，更优选在0.2~10μm的范围内。
<<簇离子照射>>
在这里，本说明书中的“簇离子”是指：利用电子轰击法，使电子与气体状分子碰撞而将气体状分子的键离解，由此制成各种原子数的原子聚集体，引发碎裂而将该原子聚集体离子化，进行经离子化的各种原子数的原子聚集体的质量分离，提取特定质量数的经离子化的原子聚集体而得的。即，簇离子是对多个原子聚集成块而得的簇提供正电荷或负电荷从而离子化的物质，明确地区别于碳离子等单原子离子或一氧化碳离子等单分子离子。
在对作为半导体晶片10的硅晶片照射簇离子的情况下，若对硅晶片照射簇离子，则因其能量而瞬间变为1350~1400℃左右的高温状态，硅熔化。然后，将硅迅速地冷却，簇离子的构成元素固溶在硅晶片中的表面附近。即，本说明书中的“改性层”是指，照射的离子的构成元素在硅晶片表层部的结晶的晶格间隙位置或置换位置固溶而成的层。作为构成元素的一个实例，例如若着眼于碳，则利用次级离子质谱法(SIMS：Secondary Iron MassSpectrometry)得到的硅晶片的深度方向的碳浓度分布取决于于簇离子的加速电压和簇尺寸，与单体离子的情况相比变得尖锐，照射的碳局部存在的区域(即改性层)的厚度约为500nm以下(例如50~400nm左右)。因此，在多元素簇离子16的构成元素含有碳等有助于吸杂的元素的情况下，改性层18作为强力的吸杂位点起作用。
在本实施方式中注入的多元素簇离子16为CHO簇，含有碳、氢和氧作为构成元素。由于晶格位置的碳原子的共价键半径比硅单晶小，形成硅晶格的收缩场，所以晶格间隙吸引杂质的吸杂能力提高。而且，据认为，通过以CHO簇的形态注入碳和氧，经过此后的外延生长所伴有的热处理，形成黑点状缺陷D。需说明的是，氢钝化硅外延层(外延层20)的点缺陷，在有助于使用通过本实施方式得到的半导体外延晶片100制作半导体器件时的器件特性的改善方面，也是有利的。
<第二工序>
在上述第一工序之后，在第二工序中，进行用于增大在改性层18内形成的黑点状缺陷D的缺陷密度的缺陷形成热处理。如使用参考实验例1、2说明的那样，黑点状缺陷D的缺陷密度很大程度上依赖于在达到外延生长温度为止的升温过程中的温度。因此，通过在形成外延层前进行用于缺陷形成的热处理，可增大最终得到的半导体外延晶片100中的黑点状缺陷D的缺陷密度，可提高吸杂能力。
该第二工序中的缺陷形成热处理的热处理条件只要可增大黑点状缺陷D的缺陷密度，则无限制，但优选：将半导体晶片保持在低于800℃的第1温度区域的第1保持时间为0秒以上且45秒以下，并且从第1温度区域升温后的、将所述半导体晶片保持在800℃以上且低于1000℃的第2温度区域内的第2保持时间为30秒以上。
如参照图4已述，由于第1温度区域相当于缺陷种消失的温度带，所以优选使通过该温度带的时间尽可能地缩短。因此，优选将第1保持时间设为45秒以下，更优选设为30秒以下，进一步优选设为10秒以下，特别优选设为5秒以下。另外，如果将在外延生长炉内投入半导体晶片10的炉内投入温度设为800℃以上，则也可将第1保持时间设为0秒。
另外，由于第2温度区域相当于缺陷生长的温度带，所以优选使通过该温度带的时间较长。因此，优选将第2保持时间设为30秒以上，更优选设为60秒以上。虽然认为第2保持时间越长越优选，但如果考虑到制造效率，则可将第2保持时间的上限设为300秒。
需说明的是，在图4中，图示了在第2温度区域保持于一定温度的方式，但本发明不受该方式的任何限定。例如在第2温度区域中，可将升温速率设为数℃/秒(例如1~3℃/秒)水平，也可用更慢的升温速率升温来实现上述第2保持时间，也可反复升温和保持一定温度等。
另外，根据本工序的缺陷形成热处理不同于用于恢复结晶性的恢复热处理。用于恢复结晶性的恢复热处理是用于恢复因注入簇离子而形成的无定形状态的热处理，与缺陷形成热处理相比，需要进行较长时间的较高温的热处理。
<第三工序>
在上述第二工序之后，进行在半导体晶片10的改性层18上形成外延层20的第三工序(图5步骤C)。作为要形成的外延层20，例如可列举出硅外延层，可由通常的条件形成。在这种情况下，例如将氢作为载气，向室内导入二氯硅烷、三氯硅烷等源气体，虽然生长温度根据使用的源气体而不同，但可在1000~1200℃的范围的温度下利用CVD法在半导体晶片10上进行外延生长。外延层20优选厚度在1~15μm的范围内。其原因在于：在低于1μm的情况下，外延层20的电阻率有可能会由于来自半导体晶片10的掺杂剂的向外扩散而变化，另外在超过15μm的情况下，有对固态成像元件的分光灵敏度特性产生影响的可能。
虽然第三工序后的黑点状缺陷D的缺陷密度与紧接着第二工序之后的黑点状缺陷D的缺陷密度相比可减少，但是由于经过根据第二工序的缺陷形成热处理，所以与以往形成的缺陷密度相比，最终生成的缺陷密度变大。因此，即使使簇离子注入条件相同，与以往相比也可明显提高得到的半导体外延晶片100的吸杂能力。
需说明的是，本说明书中的黑点状缺陷D是指，在用TEM以明模式观察半导体外延晶片100的劈开截面的情况下，在改性层18内作为黑点观察到的缺陷，直径为数nm水平的微小尺寸的缺陷除外。黑点状缺陷D的尺寸为15nm以上且100nm以下，所谓“黑点状缺陷的尺寸”设为TEM图像中的缺陷的直径。需说明的是，在黑点状缺陷D不是圆形或是无法看作圆形的形状的情况下，使用将黑点状缺陷D内包的最小直径的外接圆近似为圆形，确定直径。另外，黑点状缺陷的“缺陷密度”被定义为TEM图像中存在黑点状缺陷D的区域中的每规定面积的缺陷个数除以此时TEM观察中使用的样品的最终厚度。
以下对本实施方式中的多元素簇离子的照射方式进行说明。
照射的多元素簇离子16的构成元素只要含有碳、氢和氧即可，对于其它的构成元素无特殊限定。能够作为多元素簇离子16的构成元素进一步含有的元素可列举出硼、磷、砷、锑等。
需说明的是，离子化的化合物无特殊限定，作为可离子化的化合物，例如可使用二乙醚(C4H10O)、乙醇(C2H6O)、二乙酮(C5H10O)等。特别优选使用由二乙醚、乙醇等生成的簇CnHmOl (l、m、n相互独立地存在，1≤n≤16，1≤m≤16，1≤l≤16)。特别优选簇离子的碳原子数为16个以下，并且簇离子的氧原子数为16个以下。其原因在于，控制小尺寸的簇离子束较容易。另外，如果使用例如亚磷酸三甲酯(C3H9O3P)等，则除了碳、氢和氧以外，多元素簇离子16的构成元素也可含有磷。
簇尺寸可在2~100个、优选60个以下、更优选50个以下适宜设定。簇尺寸的调整可通过调整从喷嘴喷出的气体的气体压力和真空容器的压力、离子化时向灯丝施加的电压等来进行。需说明的是，簇尺寸可通过以下求得：通过利用四极高频电场的质谱或飞行时间质谱求得簇个数分布，取簇个数的平均值。
簇离子的加速电压与簇尺寸一同对簇离子构成元素的深度方向的浓度分布的峰位置造成影响。在本实施方式中，可将多元素簇离子16的加速电压设为超过0keV/簇且低于200keV/簇，优选设为100keV/簇以下，进一步优选设为80keV/簇以下。需说明的是，为了调整加速电压，通常采用(1) 静电加速、(2) 高频加速这2种方法。作为前者的方法，有将多个电极等间隔排列，在它们之间施加相等的电压，从而在轴向形成等加速电场的方法。作为后者的方法，有一边使离子呈直线状移动，一边使用高频进行加速的线性直线加速器(Linac)法。
另外，簇离子的剂量可通过控制离子照射时间来调整。碳、氢和氧的各元素的剂量通过簇离子种和簇离子的剂量(簇/cm2)来确定。在本实施方式中，可调整多元素簇离子16的剂量，使得碳的剂量为1×1013~1×1017个原子/cm2，优选将碳的剂量设为5×1013个原子/cm2以上且5×1016个原子/cm2以下。其原因在于：在碳的剂量低于1×1013个原子/cm2的情况下，有得不到充分的吸杂能力的情况，在碳的剂量超过1×1016个原子/cm2的情况下，有对外延层20的表面造成大的损伤的可能。
另外，多元素簇离子16的束电流值只要设为50μA以上且5000μA以下即可。需说明的是，簇离子的束电流值例如可通过变更离子源的原料气体的分解条件等来调整。
以上说明了本发明的代表性实施方式，但本发明并不限定于这些实施方式。
实施例
(试行例1)
准备由CZ单晶硅锭得到的硅晶片(直径：300mm，厚度：725μm，掺杂剂种类：磷，电阻率：10Ω·cm)。接着，使用簇离子发生装置(NISSIN ION EQUIPMENT CO., LTD.制，型号：CLARIS (注册商标))，在加速电压为80keV/簇的注入条件下，对硅晶片的表面照射将二乙醚(C4H10O)簇离子化而得的由CH3O构成的多元素簇离子。另外，将该簇离子的剂量设为1.0×1015簇/cm2 (碳的剂量也为1.0×1015个原子/cm2)。
接着，将上述硅晶片搬运至炉内温度为600℃的单片式外延生长装置(APPLIEDMATERIALS, INC.制)内。接着，将到800℃为止的升温时间设为5秒(升温速率为40℃/s)，将从800℃到1000℃为止的升温时间设为5秒(升温速率为40℃/s)，从而升温至1000℃。接着，在装置内升温至1120℃，在该温度下实施30秒的氢烘烤处理后，将氢作为载气，将三氯硅烷作为源气体，于1120℃利用CVD法，在硅晶片的形成有改性层一侧的表面上使硅的外延层(厚度：5μm，掺杂剂种类：磷，电阻率：50Ω·cm)外延生长，制作了试行例1所涉及的外延硅晶片。
(试行例2~25)
如下述表1所示，除了将到800℃为止的升温时间设为5秒(升温速率为40℃/s)、10秒(升温速率为20℃/s)、30秒(升温速率为6.7℃/s)、45秒(升温速率为6.7℃/s)、60秒(升温速率为3.3℃/s)，将从800℃到1000℃为止的升温时间设为5秒(升温速率为40℃/s)、10秒(升温速率为20℃/s)、30秒(升温速率为6.7℃/s)、60秒(升温速率为3.3℃/s)、300秒(升温速率为0.67℃/s)以外，与试行例1同样地操作，制作了试行例2~25所涉及的外延硅晶片。
[表1]
<评价1：利用TEM截面照片的观察>
对于试行例1~25所涉及的各外延硅晶片，用TEM (Transmission ElectronMicroscope：透射型电子显微镜)观察基板界面附近的截面，求得黑点状缺陷的缺陷密度。需说明的是，将在距基板界面的深度为300nm以内的范围内观察到的缺陷尺寸为从15nm至100nm以下的缺陷作为黑点状缺陷。将观察到的缺陷密度一并示出于表1中。
<评价2：吸杂能力评价>
对于试行例1~25所涉及的各外延硅晶片，评价吸杂能力。首先，使用Ni污染液(1.0×1013个原子/cm2)，利用旋转涂布污染法强制地污染各外延硅晶片的外延层的表面，接着在氮气氛中于900℃实施30分钟的扩散热处理。然后，对于各外延硅晶片，进行SIMS测定，分别测定簇离子注入区域(在本评价中，为了简便，设为从基板界面起300nm)中的Ni浓度的分布。然后，求得离子注入区域的Ni的捕获量(相当于SIMS分布中的Ni浓度的积分值)。Ni的捕获量如下所述地分类，并作为评价标准。将评价结果一并示出于表1中。
◎：9.7×1012个原子/cm2以上
○：9.5×1012个原子/cm2以上且低于9.7×1012个原子/cm2
△：9.0×1012个原子/cm2以上且低于9.5×1012个原子/cm2
×：低于9.0×1012个原子/cm2
<评价结果的考察>
首先，根据表1，确认吸杂能力的高低与黑点状缺陷的缺陷密度有明确的相关关系，确认黑点状缺陷的缺陷密度越大，吸杂能力也越高。而且，还确认，推定为缺陷种消失的温度带的通过时间越短，且推定为缺陷生长的温度带的通过时间越长，则黑点状缺陷的缺陷密度变得越大。因此，即使簇条件相同，通过进行用于增大黑点状缺陷的缺陷密度的缺陷形成热处理，也可提高吸杂能力。
产业上的可利用性
根据本发明，可提供即使簇离子注入条件相同，也可具有更高的吸杂能力的半导体外延晶片的制造方法。
符号说明
10 半导体晶片
10A 半导体晶片的表面
16 簇离子
18 改性层
20 外延层
100 半导体外延晶片
D 黑点状缺陷

Claims (4)

1.半导体外延晶片的制造方法，其特征在于，具有：
第一工序，其是在半导体晶片的表面注入含有碳、氢和氧这3种元素作为构成元素的多元素簇离子，在该半导体晶片的表层部形成固溶有所述多元素簇离子的构成元素的改性层；
第二工序，其是在该第一工序之后，进行用于增大在所述改性层内形成的黑点状缺陷的缺陷密度的缺陷形成热处理；和
第三工序，其是在该第二工序之后，在所述半导体晶片的改性层上形成外延层。
2.权利要求1所述的半导体外延晶片的制造方法，其中，所述第二工序中的所述缺陷形成热处理的热处理条件为：将所述半导体晶片保持在低于800℃的第1温度区域的第1保持时间为0秒以上且45秒以下，并且从第1温度区域升温后的、将所述半导体晶片保持在800℃以上且低于1000℃的第2温度区域的第2保持时间为30秒以上。
3.权利要求1所述的半导体外延晶片的制造方法，其中，所述多元素簇离子的构成元素由碳、氢和氧这3种元素组成。
4.权利要求1~3中任一项所述的半导体外延晶片的制造方法，其中，所述半导体晶片为硅晶片。
CN201910155262.8A 2018-03-01 2019-03-01 半导体外延晶片的制造方法 Active CN110223907B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018036909A JP6874718B2 (ja) 2018-03-01 2018-03-01 半導体エピタキシャルウェーハの製造方法
JP2018-036909 2018-03-01

Publications (2)

Publication Number Publication Date
CN110223907A true CN110223907A (zh) 2019-09-10
CN110223907B CN110223907B (zh) 2023-05-02

Family

ID=67822413

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910155262.8A Active CN110223907B (zh) 2018-03-01 2019-03-01 半导体外延晶片的制造方法

Country Status (4)

Country Link
JP (1) JP6874718B2 (zh)
KR (1) KR102148440B1 (zh)
CN (1) CN110223907B (zh)
TW (1) TWI708279B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7259706B2 (ja) * 2019-11-06 2023-04-18 株式会社Sumco エピタキシャルシリコンウェーハのパッシベーション効果評価方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015216296A (ja) * 2014-05-13 2015-12-03 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP2017076712A (ja) * 2015-10-15 2017-04-20 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP2017112276A (ja) * 2015-12-17 2017-06-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP2017157613A (ja) * 2016-02-29 2017-09-07 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法ならびに固体撮像素子の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198832A (ja) * 1984-03-23 1985-10-08 Nec Corp 半導体装置
JPS631037A (ja) * 1986-06-20 1988-01-06 Toshiba Corp エピタキシヤルウエハ及びその製造方法
KR101455404B1 (ko) * 2005-12-09 2014-10-27 세미이큅, 인코포레이티드 탄소 클러스터의 주입에 의한 반도체 디바이스의 제조를위한 시스템 및 방법
JP2010114409A (ja) * 2008-10-10 2010-05-20 Sony Corp Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
JP6278591B2 (ja) * 2012-11-13 2018-02-14 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6065848B2 (ja) * 2014-01-07 2017-01-25 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015216296A (ja) * 2014-05-13 2015-12-03 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP2017076712A (ja) * 2015-10-15 2017-04-20 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP2017112276A (ja) * 2015-12-17 2017-06-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP2017157613A (ja) * 2016-02-29 2017-09-07 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法ならびに固体撮像素子の製造方法

Also Published As

Publication number Publication date
KR20190104856A (ko) 2019-09-11
CN110223907B (zh) 2023-05-02
KR102148440B1 (ko) 2020-08-26
TWI708279B (zh) 2020-10-21
JP6874718B2 (ja) 2021-05-19
JP2019153647A (ja) 2019-09-12
TW201937558A (zh) 2019-09-16

Similar Documents

Publication Publication Date Title
US20240297201A1 (en) Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensing device
US20240282801A1 (en) Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensing device
CN105814671B (zh) 半导体外延晶片的制造方法、半导体外延晶片、以及固体摄像元件的制造方法
CN107078029B (zh) 半导体外延晶片和其制造方法以及固体摄像元件的制造方法
CN104823269B (zh) 半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法
USRE49657E1 (en) Epitaxial wafer manufacturing method and epitaxial wafer
CN107134404B (zh) 半导体外延晶片和其制造方法以及固体摄像元件的制造方法
CN111771265B (zh) 外延硅晶片的制造方法、外延硅晶片及固体摄像元件的制造方法
CN110223907A (zh) 半导体外延晶片的制造方法
CN111902911B (zh) 半导体外延晶片的制造方法以及半导体器件的制造方法
KR102259817B1 (ko) 반도체 에피택셜 웨이퍼 및 그 제조방법과, 고체 촬상 소자의 제조방법
US20230317761A1 (en) Epitaxial silicon wafer, method for producing same, and method for producing semiconductor device
US11626492B2 (en) Semiconductor epitaxial wafer and method of producing the same
JP7056608B2 (ja) エピタキシャルシリコンウェーハの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant