DE19953883A1 - Anordnung zur Reduzierung des Einschaltwiderstandes von p- oder n-Kanal-Feldeffekttransistoren - Google Patents

Anordnung zur Reduzierung des Einschaltwiderstandes von p- oder n-Kanal-Feldeffekttransistoren

Info

Publication number
DE19953883A1
DE19953883A1 DE19953883A DE19953883A DE19953883A1 DE 19953883 A1 DE19953883 A1 DE 19953883A1 DE 19953883 A DE19953883 A DE 19953883A DE 19953883 A DE19953883 A DE 19953883A DE 19953883 A1 DE19953883 A1 DE 19953883A1
Authority
DE
Germany
Prior art keywords
semiconductor
doping
semiconductor substrate
doped
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19953883A
Other languages
English (en)
Inventor
Peter Nelle
Matthias Stecher
Franz Hirler
Dirk Vietzke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE19953883A priority Critical patent/DE19953883A1/de
Priority to PCT/EP2000/011090 priority patent/WO2001035466A2/de
Publication of DE19953883A1 publication Critical patent/DE19953883A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

Die Erfindung betrifft eine Anordnung zur Reduzierung des Einschaltwirderstandes von p- oder n-Kanal-Feldeffekttransistoren durch hohe Dotierung des Halbleitersubstrates (1). Zur Vermeidung von durch die hohe Dotierung bedingten Misfit wird das Halbleitersubstrat (1) zusätzlich mit Germanium oder mit Kohlenstoff als Kompensation dotiert.

Description

Die vorliegende Erfindung betrifft eine Anordnung zur Redu­ zierung des Einschaltwiderstandes von p-Kanal-Feldeffekt­ transistoren mit einem mit Bor hoch dotierten Halbleitersub­ strat, einer auf diesem ausgebildeten, mit Bor dotierten Halbleiterschicht und einem in der Halbleiterschicht vorgese­ henen aktiven Bereich aus einer n-leitenden Bodyzone und ei­ ner p-leitenden Halbleiterzone (Source). Ebenso betrifft die vorliegende Erfindung eine Anordnung zur Reduzierung des Ein­ schaltwiderstandes von n-Kanal-Feldeffekttransistoren mit ei­ nem mit Antimon, Phosphor oder Arsen hochdotierten Halblei­ tersubstrat, einer auf diesem ausgebildeten, mit Antimon, Phosphor oder Arsen dotierten Halbleiterschicht und einem in der Halbleiterschicht vorgesehenen aktiven Bereich aus einer p-leitenden Bodyzone und einer n-leitenden Halbleiterzone (Source).
Der aktive Bereich kann einen in die Halbleiterschicht einge­ brachten Trench (bzw. Graben) aufweisen, an dessen Wand der p- bzw. n-leitende Kanal des Feldeffekttransistors durch die n- bzw. p-leitende Bodyzone zwischen der Halbleiterschicht und der p- bzw. n-leitenden Halbleiterzone verläuft, die an dem zum Halbleitersubstrat entgegengesetzten Ende des Tren­ ches vorgesehen ist. Anstelle eines solchen Trench-Transi­ stors kann es sich aber auch um einen Vertikal-NMOS- oder PMOS-Transistor mit einem Drainausschluß am Halbleitersub­ strat handeln.
Im folgenden soll zunächst als Beispiel von einem p-Kanal- Feldeffekttransistor ausgegangen werden.
P-Kanal-Feldeffekttransistoren, die in der oben angedeuteten Weise aufgebaut sind und bei denen der p-leitende Kanal längs einer Trenchwand in senkrechter Richtung zur Oberfläche des Halbleitersubstrates verläuft, zeichnen sich durch einen kleinen Einschaltwiderstand aus, was insbesondere dann gilt, wenn ein Zellenfeld von derartigen Feldeffekttransistoren kleine Zellenteilungen bzw. -pitches besitzt und der Junc­ tion-FET-(Feldeffekttransistor-)Effekt weitgehend unterdrückt ist.
Für eine Minimierung des Einschaltwiderstandes eines p-Kanal- Feldeffekttransistors der eingangs genannten Art ist es aber auch von Bedeutung, das p+-leitende Halbleitersubstrat, das Drain des Feldeffekttransistors bildet, möglichst niederohmig zu machen. Diesem Wunsch sind aber enge Grenzen gesetzt:
Auf dem mit Bor hochdotierten Halbleitersubstrat befindet sich nämlich die mit Bor dotierte Halbleiterschicht, auf der wiederum längs der Trenchwand der n-leitende Bereich angeord­ net ist, der als "Bodyzone" dient und in dem der p-leitende Kanal zwischen der Halbleiterschicht und der p-leitenden Halbleiterzone verläuft, die an dem zum Halbleitersubstrat entgegengesetzten Ende des Trenches vorgesehen ist. Mit ande­ ren Worten, es liegt ein p+/p-Übergang vor, an welchem unter­ schiedlich mit Bor dotierte Siliziumgebiete aneinander gren­ zen. Bor hat nun mit 0,88 Angström einen kleineren Atomradius als Silizium mit 1,17 Angström. Dieser geringere Atomradius läßt die Gitterkonstante von stark mit Bor dotierten Silizi­ umgebieten schrumpfen, so daß ab einer bestimmten kritischen Dichte einer niedrig dotierten Schicht auf einem hochdotier­ ten Halbleitersubstrat die sogenannte Fehlanpassungs- bzw. "Misfit"-Energie unter Ausbildung von Gleitlinien und Verset­ zungen relaxiert, was zu Leckströmen und sogar zu einem Aus­ fall des Feldeffekttransistors führen kann.
Versuche haben gezeigt, daß bei einer Bordotierung von etwa 1 × 1017 cm-3 die kritische Dicke einer intrinsischen bzw. ei­ genleitenden oder p-leitenden epitaktischen Schicht, ab wel­ cher ein Misfit entsteht, bei 10-1 cm liegt. Bei einer Bordo­ tierung von 1018 cm-3 beträgt die kritische Dicke dieser Schicht dann 10-2 cm. Für eine Bordotierung von etwa 1019 cm-3 ergibt sich eine kritische Dicke von etwa 10-3 cm, und einer Bordotierung von 1020 cm-3 ist eine kritische Dicke der in­ trinsischen oder p-leitenden Schicht von etwa 10-4 cm zuge­ ordnet.
Um einen Misfit zu verhindern, kann daher die Dotierungskon­ zentration in dem p+-leitenden Halbleitersubstrat nicht in gewünschter Weise gesteigert werden. Daher sind hier einer weiteren Verringerung des Einschaltwiderstandes Grenzen ge­ setzt.
Für n-Kanal-Feldeffekttransistoren, die in zu p-Kanal-Feld­ effekttransistoren komplementärer Weise aufgebaut sind und deren Halbleitersubstrat mit Antimon, Phosphor oder Arsen do­ tiert ist, gelten äquivalente Überlegungen.
Es ist somit Aufgabe der vorliegenden Erfindung, eine Anord­ nung zu schaffen, mit der der Einschaltwiderstand von p- oder n-Kanal-Feldeffekttransistoren weiter vermindert werden kann, ohne die Gefahr von Misfit hervorzurufen.
Diese Aufgabe wird bei einer Anordnung der eingangs genannten Art erfindungsgemäß dadurch gelöst, daß das Halbleitersub­ strat als Gegenkompensation bei p-Kanal-Feldeffekttransisto­ ren eine Germaniumdotierung und bei n-Kanal-Feldeffekttran­ sistoren eine Kohlenstoffdotierung enthält. Bei mit Phosphor dotierten n-Kanal-Feldeffekttransistoren wird aber als Gegen­ kompensation Germanium anstelle von Kohlehstoff verwendet.
Durch die Gegenkompensation des Bors mit einer Germaniumdo­ tierung können, da der Atomradius von Germanium 1,22 Angström beträgt, im Halbleitersubstrat auftretende Spannungen zwi­ schen stark unterschiedlich dotierten Schichten deutlich her­ abgesetzt werden: der kleinere Atomradius des Bors (0,88 Ang­ ström) kann mit einer etwa 4-fach höheren Germaniumdotierung durch den größeren Atomradius des Germaniums (1,22 Angström) ausgeglichen werden, so daß die ursprüngliche Silizium-Git­ terkonstante im wesentlichen erhalten bleibt. Damit wird ein Misfit zwischen dem hochdotierten Halbleitersubstrat und der niedriger dotierten, epitaktisch abgeschiedenen Halbleiter­ schicht, die eine Dicke von etwa 1 bis 100 µm, vorzugsweise 3 bis 20 µm, aufweisen kann, verhindert. Somit ist es möglich, ohne Ausfälle durch Gleitlinien und Versetzungen befürchten zu müssen, durch ein niederohmiges Halbleitersubstrat den spezifischen Einschaltwiderstand noch weiter zu reduzieren.
Wird beispielsweise eine 10 µm dicke p-leitende epitaktische Halbleiterschicht auf einem Halbleitersubstrat mit einer Bor- Dotierungskonzentration von etwa 1 × 1019 cm-3 (spezifischer Widerstand etwa 8 mOhm × cm) aufgebracht, so können entspre­ chend der obigen Abhängigkeit der kritischen Dicke von der Bordotierung des Substrates möglicherweise bereits Kristall­ fehler auftreten. Durch eine Gegenkompensation des Bors mit etwa der vierfachen Germaniumdotierung kann aber Bor bis zur Löslichkeitsgrenze von etwa 1 × 1020 cm-3 (entspricht 1,4 mOhm × cm) dotiert werden. Mit anderen Worten, es kann so ohne weiteres eine Reduzierung des Widerstandes des Halbleitersub­ strates um einen Faktor 6 bewirkt werden.
Zwar werden die Halbleitereigenschaften von Silizium durch die Germaniumdotierung modifiziert, was sich beispielsweise in einem geringeren Bandabstand auswirkt. Es hat sich jedoch gezeigt, daß diese leichte Veränderung für die Anwendung bei einem p-Kanal-Feldeffekttransistor keine Rolle spielt.
Da schließlich noch die Diffusionskonstante von Germanium und Bor im Temperaturbereich von 1100°C bis 1250°C in der glei­ chen Größenordnung liegt, wird die Kompensation durch nach­ folgende Ofenprozesse möglicherweise geringfügig verschlech­ tert; sie ist aber immer noch ausreichend, um Kristallfehler, wie Misfitversetzungen, zu verhindern.
Für n-Kanal-Feldeffekttransistoren gelten ähnliche Überlegun­ gen bezüglich der Dotierstoffe Antimon, Phosphor und Arsen und deren "Kompensation" mit Kohlenstoff bzw. bei Phosphor mit Germanium, so daß die Erfindung in gleicher Weise auf p-Kanal- und n-Kanal-Feldeffekttransistoren anwendbar ist, wenn abhängig vom Leitungstyp die zugehörige Kompensation für den diesen Leitungstyp erzeugenden Dotierstoff vorgenommen wird: Germanium für Bor (bzw. Phosphor) und Kohlenstoff für Antimon und Arsen.
Nachfolgend wird die Erfindung anhand der Zeichnung näher er­ läutert, in deren einziger Figur die erfindungsgemäße Anord­ nung mit einem p-Kanal-Feldeffekttransistor gezeigt ist.
Ein Siliziumsubstrat 1 ist hoch mit Bor dotiert und weist ei­ ne Bor-Dotierungskonzentration von etwa a × 1019 Ladungsträ­ ger cm-3 auf (a = 0,1 . . . 10). Zusätzlich enthält dieses Si­ liziumsubstrat 1 eine mehrfach, insbesondere vierfach höhere Germaniumdotierung, also etwa 4a × 1019 Ladungsträger cm-3.
Auf dem Siliziumsubstrat 1 befindet sich eine epitaktisch ab­ geschiedene, mit Bor dotierte Siliziumschicht 2, deren Dotie­ rungskonzentration unterhalb von derjenigen des Siliziumsub­ strates 1 liegt, so daß ein p+/p- Übergang zwischen dem Sub­ strat 1 und der Schicht 2 entsteht. Es schließt sich sodann eine n-leitende Siliziumschicht 3 an, die beispielsweise mit Phosphor dotiert ist. Auf dieser Schicht 3, die eine Bodyzone bildet, sind p-leitende Siliziumzonen 4 vorgesehen, zwischen denen sich Body-Anschlußkontakte 5 aus beispielsweise Alumi­ nium befinden.
Die n-leitende Siliziumschicht 3 kann durch Epitaxie und nachfolgende Diffusion hergestellt werden. Gleiches gilt auch für die p-leitenden Zonen 4.
Durch die Bereiche mit den Zonen 4 und durch die Schicht 3 erstrecken sich bis in die Siliziumschicht 2 Trenche 6, deren Wände mit Isolierschichten 7 aus beispielsweise Siliziumdi­ oxid belegt und die in ihrem Innern mit dotiertem polykri­ stallinem Silizium 8 gefüllt sind.
Die p-leitenden Zonen 4 sind durch eine Metallisierung 9 aus beispielsweise Aluminium und die Kontakte 5 kontaktiert. Die Metallisierung 9 ist auf einer Isolierschicht 10 aus Silizi­ umdioxid angeordnet ist.
Kanalbereiche 11 verlaufen in den durch die Siliziumschicht 3 gebildeten Gebieten längs der Wände der Trenche 6 zwischen den Zonen 4 und der p-dotierten Siliziumschicht 2.
Der oben beschriebene p-Kanal-Feldeffekttransistor zeichnet sich durch einen niedrigen Einschaltwiderstand Ron aus, was speziell durch die hohe Dotierung des Siliziumsubstrates 1 erreicht wird, welches erheblich höher als bisher dotiert werden kann, ohne Misfit in der Siliziumschicht 2 hervorzuru­ fen. Diese höhere mögliche Dotierung im Siliziumsubstrat 1 mit Bor wird durch die Gegenkompensation mittels einer Germa­ niumdotierung erreicht.
Für einen n-Kanal-Feldeffekttransistor mit den Dotierstoffen Arsen, Phosphor oder Antimon gelten entsprechende Überlegun­ gen. Hier kann Misfit durch Kompensation mit Kohlenstoff bzw. Germanium bei Phosphor erzielt werden.
Die Erfindung ist in gleicher Weise für beide Leitungstypen auf Trench-Transistoren wie auf Vertikal-MOS-Transistoren mit Drain-Substratanschluß anwendbar.
Bezugszeichenliste
1
Siliziumsubstrat
2
Siliziumschicht
3
n-leitende Schicht bzw. Bodyzone
4
p-leitende Zonen
5
Body-Anschlußkontakt
6
Trench
7
Isolierschicht
8
polykristallines Silizium
9
Metallisierung
10
Isolierschicht
11
Kanal

Claims (7)

1. Anordnung zur Reduzierung des Einschaltwiderstandes von p-Kanal-Feldeffekttransistoren mit einem mit Bor hochdo­ tierten Halbleitersubstrat (1), einer auf diesem ausge­ bildeten, mit Bor dotierten Halbleiterschicht (2) und ei­ nem in der Halbleiterschicht vorgesehenen aktiven Bereich aus einer n-leitenden Bodyzone (3) und einer p-leitenden Halbleiterzone (4), dadurch gekennzeichnet, daß das Halbleitersubstrat (1) als Gegenkompensation eine Germaniumdotierung enthält.
2. Anordnung zur Reduzierung des Einschaltwiderstandes von n-Kanal-Feldeffekttransistoren mit einem mit Antimon, Phosphor oder Arsen hochdotierten Halbleitersubstrat (1), einer auf diesem ausgebildeten, mit Antimon, Phosphor oder Arsen dotierten Halbleiterschicht (2) und einem in der Halbleiterschicht vorgesehenen aktiven Bereich aus einer p-leitenden Bodyzone (3) und einer n-leitenden Halbleiterzone (4), dadurch gekennzeichnet, daß das Halbleitersubstrat (1) als Gegenkompensation bei An­ timon und Arsen eine Kohlenstoffdotierung und bei Phos­ phor eine Germaniumdotierung enthält.
3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Halbleiterschicht (2) eine Schichtdicke zwischen 1 und 100 µm, vorzugsweise zwischen 3 und 20 µm, aufweist.
4. Anordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Germaniumdotierung bzw. Kohlenstoffdotierung ein Mehrfaches, insbesondere das Vierfache der Bordotierung bzw. Antimon-, Phosphor- oder Arsendotierung beträgt.
5. Anordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Bordotierung bzw. Antimon-, Phosphor- oder Arsendo­ tierung in dem Halbleitersubstrat (1) a × 1019 Ladungsträ­ ger cm -3 (a = 0,1 . . . 10) beträgt.
6. Anordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß Bor bzw. Antimon, Phosphor oder Arsen in dem Halbleiter­ substrat (1) bis zu seiner Löslichkeitsgrenze dotiert ist.
7. Anordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der aktive Bereich einen in die Halbleiterschicht (2) eingebrachten Trench (6) aufweist, an dessen Wand der Ka­ nal (11) des Feldeffekttransistors durch die Bodyzone (3) zwischen der Halbleiterschicht (2) und der Halbleiterzone (4) verläuft, die an dem zum Halbleitersubstrat (1) ent­ gegengesetzten Ende des Trenches (6) vorgesehen ist.
DE19953883A 1999-11-09 1999-11-09 Anordnung zur Reduzierung des Einschaltwiderstandes von p- oder n-Kanal-Feldeffekttransistoren Withdrawn DE19953883A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19953883A DE19953883A1 (de) 1999-11-09 1999-11-09 Anordnung zur Reduzierung des Einschaltwiderstandes von p- oder n-Kanal-Feldeffekttransistoren
PCT/EP2000/011090 WO2001035466A2 (de) 1999-11-09 2000-11-09 Feldeffekttransistor mit einer bodyzone

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19953883A DE19953883A1 (de) 1999-11-09 1999-11-09 Anordnung zur Reduzierung des Einschaltwiderstandes von p- oder n-Kanal-Feldeffekttransistoren

Publications (1)

Publication Number Publication Date
DE19953883A1 true DE19953883A1 (de) 2001-05-23

Family

ID=7928431

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19953883A Withdrawn DE19953883A1 (de) 1999-11-09 1999-11-09 Anordnung zur Reduzierung des Einschaltwiderstandes von p- oder n-Kanal-Feldeffekttransistoren

Country Status (2)

Country Link
DE (1) DE19953883A1 (de)
WO (1) WO2001035466A2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8124983B2 (en) 2008-08-28 2012-02-28 Infineon Technologies Ag Power transistor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2211709C3 (de) * 1971-03-12 1979-07-05 Hitachi, Ltd., Tokio Verfahren zum Dotieren von Halbleitermaterial
DE3232259A1 (de) * 1982-08-30 1984-03-01 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von halbleitermaterial hoher dotierung
US4769689A (en) * 1984-12-13 1988-09-06 American Telephone And Telegraph Company, At&T Bell Laboratories Stress relief in epitaxial wafers
JPS63137414A (ja) * 1986-11-28 1988-06-09 Nec Corp 半導体薄膜の製造方法
US5553566A (en) * 1995-06-22 1996-09-10 Motorola Inc. Method of eliminating dislocations and lowering lattice strain for highly doped N+ substrates

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8124983B2 (en) 2008-08-28 2012-02-28 Infineon Technologies Ag Power transistor

Also Published As

Publication number Publication date
WO2001035466A2 (de) 2001-05-17
WO2001035466A3 (de) 2001-11-22

Similar Documents

Publication Publication Date Title
DE19822763B4 (de) Leistungshalbleitervorrichtung und Herstellungsverfahren einer Leistungshalbleitervorrichtung
DE69836654T2 (de) Halbleiterstruktur mit abruptem Dotierungsprofil
DE69126901T2 (de) Halbleiteranordnungen aus Diamant
DE3500528C2 (de) Verfahren zur Bildung eines Paares komplementärer MOS-Transistoren
DE112008002337B4 (de) P-Kanal-Ge-Transistorstruktur mit hoher Löchermobilität auf Si-Substrat
DE112018003362T5 (de) Oxid-halbleitereinheit und verfahren zur herstellung einer oxid-halbleitereinheit
DE2512373A1 (de) Sperrschicht-oberflaechen-feldeffekt- transistor
DE2455730B2 (de) Feldeffekt-Transistor
DE102020105207A1 (de) Stark dotierte vergrabene Schicht zum Reduzieren der MOSFET-AUS-Kapazität
EP0884784A1 (de) Integrierte CMOS-Schaltungsanordnung und Verfahren zu deren Herstellung
DE19809554A1 (de) Siliziumkarbidhalbleitervorrichtung
DE19649686A1 (de) Struktur und Herstellungsverfahren eines Hochspannungs-Metalloxid-Silizium-Feldeffekttransistors (MOSFET)
DE631689T1 (de) Schwellspannungsabstimmung in vertikalen dmos-anordnungen.
DE2047777A1 (de) Oberflachenfeldeffekttransistor mit einstellbarer Schwellspannung
DE112015000221T5 (de) Selbstsperrende Übergangs-Feldeffekttransistoren und Anwendung auf Komplementär-Schaltkreise
DE102009031314B4 (de) Halbleiterbauelement aus Silizium mit bereichsweise vermindertem Bandabstand und Verfahren zur Herstellung desselben
DE2749607A1 (de) Halbleiteranordnung und verfahren zu deren herstellung
CH655202A5 (de) Verfahren zur herstellung einer halbleiteranordnung.
DE3440674A1 (de) Feldeffekt-transistor
DE10229003B4 (de) Ein Verfahren zur Herstellung eines SOI-Feldeffekttransistorelements mit einem Rekombinationsgebiet
DE112006002377B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE19818518C2 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE69121442T2 (de) Halbleiteranordnungen mit einer Silizium/Silizium-Germanium-Heterostruktur und Verfahren zu deren Herstellung
DE10338259B4 (de) Halbleitereinrichtung
DE3686047T2 (de) Monolithische halbleiterstruktur bestehend aus einem laser und einem feldeffekttransistor und deren herstellungsverfahren.

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee