WO2001035466A2 - Feldeffekttransistor mit einer bodyzone - Google Patents

Feldeffekttransistor mit einer bodyzone Download PDF

Info

Publication number
WO2001035466A2
WO2001035466A2 PCT/EP2000/011090 EP0011090W WO0135466A2 WO 2001035466 A2 WO2001035466 A2 WO 2001035466A2 EP 0011090 W EP0011090 W EP 0011090W WO 0135466 A2 WO0135466 A2 WO 0135466A2
Authority
WO
WIPO (PCT)
Prior art keywords
doping
semiconductor substrate
boron
semiconductor
phosphorus
Prior art date
Application number
PCT/EP2000/011090
Other languages
English (en)
French (fr)
Other versions
WO2001035466A3 (de
Inventor
Franz Hirler
Matthias Stecher
Peter Nelle
Dirk Vietzke
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Publication of WO2001035466A2 publication Critical patent/WO2001035466A2/de
Publication of WO2001035466A3 publication Critical patent/WO2001035466A3/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys

Definitions

  • the present invention relates to an arrangement for reducing the on-resistance of p-channel field-effect transistors with a semiconductor substrate highly doped with boron, a semiconductor layer formed thereon with boron doped and an active region provided in the semiconductor layer and consisting of an n-conducting body zone and a p-type semiconductor zone (source).
  • the present invention also relates to an arrangement for reducing the on-resistance of n-channel field effect transistors with a semiconductor substrate heavily doped with antimony, phosphorus or arsenic, a semiconductor layer formed thereon, doped with antimony, phosphorus or arsenic and an active layer provided in the semiconductor layer Area consisting of a p-type body zone and an n-type semiconductor zone (source).
  • the active region can have a trench (or trench) introduced into the semiconductor layer, on the wall of which the p- or n-conducting channel of the field effect transistor through the n- or p-conducting body zone between the semiconductor layer and the p- or N-conducting semiconductor zone runs, which is provided at the end of the trench opposite the semiconductor substrate.
  • a trench transistor instead of such a trench transistor, however, it can also be a vertical NMOS or PMOS transistor with a drain exclusion on the semiconductor substrate.
  • P-channel field effect transistors which are constructed in the manner indicated above and in which the p-type channel is longitudinal a trench wall running in a direction perpendicular to the surface of the semiconductor substrate are distinguished by a small on-resistance, which is particularly true when a cell field of such field effect transistors has small cell divisions or pitches and the junction FET (field effect transistor) effect is largely suppressed.
  • This smaller atomic radius causes the lattice constant of silicon regions heavily doped with boron to shrink, so that from a certain critical density of a lightly doped layer on a highly doped semiconductor substrate the so-called mismatch or "misfit” energy relaxes with the formation of sliding lines and dislocations, which increases Leakage currents and even lead to a failure of the field effect transistor.
  • the doping concentration in the p + -type semiconductor substrate cannot be increased in the desired manner. There are therefore limits to a further reduction in the on-resistance.
  • n-channel field-effect transistors which are constructed in a manner complementary to p-channel field-effect transistors and whose semiconductor substrate is doped with antimony, phosphorus or arsenic.
  • the semiconductor substrate contains germanium doping as counter-compensation for p-channel field-effect transistors and carbon doping for n-channel field-effect transistors.
  • germanium is used as counter-compensation instead of carbon.
  • the atomic radius of germanium is 1.22 angstroms
  • voltages occurring in the semiconductor substrate between layers with different doping can be significantly reduced: the smaller atomic radius of the boron (0.88 angstroms) can be reduced with one about 4 times higher germanium doping be compensated for by the larger atomic radius of germanium (1.22 angstroms), so that the original silicon lattice constant is essentially retained.
  • a 10 ⁇ m thick p-type epitaxial semiconductor layer is applied to a semiconductor substrate with a boron doping concentration of approximately 1 x 10 19 cm “3 (specific resistance approximately 8 mOhm x cm)
  • the critical thickness can be dependent on the Boron doping of the substrate may already result in crystal defects, but by counter-compensating the boron with about four times the germanium doping, boron can be doped up to the solubility limit of about 1 x 10 20 cm "3 (corresponds to 1.4 mOhm x cm).
  • the resistance of the semiconductor substrate can easily be reduced by a factor of 6.
  • the semiconductor properties of silicon are modified by the germanium doping, which has an effect, for example, in a smaller band gap. However, it has been shown that this slight change is of no importance for use with a p-channel field effect transistor.
  • the compensation may be slightly deteriorated by subsequent furnace processes; however, it is still sufficient to prevent crystal defects, such as misfit dislocations. Similar considerations apply to n-channel field effect transistors with regard to the dopants antimony, phosphorus and arsenic and their "compensation" with carbon or, in the case of phosphorus, with germanium, so that the invention is equally applicable to p-channel and n-channel field effect transistors If, depending on the line type, the associated compensation for the dopant producing this line type is carried out: germanium for boron (or phosphorus) and carbon for antimony and arsenic.
  • this silicon substrate 1 contains a germanium doping that is several times, in particular four times, that is about 4a x 10 19 charge carriers cm "3 .
  • boron-doped silicon layer 2 on the silicon substrate 1, the doping concentration of which is below that of the silicon substrate 1, so that a p + / p transition between the substrate 1 and the layer 2 is produced.
  • n-type silicon layer 3 which is doped with phosphorus, for example.
  • p-type silicon zones 4 are provided, between which body connection contacts 5 made of, for example, aluminum are located.
  • the n-type silicon layer 3 can be produced by epitaxy and subsequent diffusion. The same applies to the p-type zones 4.
  • trenches 6 extend into the silicon layer 2 Walls covered with insulating layers 7 made of silicon dioxide, for example, and which are filled with doped polycrystalline silicon 8 on the inside.
  • the p-type zones 4 are contacted by a metallization 9 made of aluminum, for example, and the contacts 5.
  • the metallization 9 is arranged on an insulating layer 10 made of silicon dioxide.
  • Channel regions 11 run in the regions formed by the silicon layer 3 along the walls of the trench 6 between the zones 4 and the p-doped silicon layer 2.
  • the p-channel field effect transistor described above is characterized by a low on-resistance Ron, which is achieved in particular by the high doping of the silicon substrate 1, which can be doped considerably higher than before without causing misfit in the silicon layer 2. This higher possible doping in the silicon substrate 1 with boron is achieved by counter-compensation by means of germanium doping.
  • the invention can be used in the same way for both types of conductors on trench transistors and on vertical MOS transistors with a drain-substrate connection.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

Zur Vermeidung von durch die hohe Dotierung bedingten Misfit wird das Halbleitersubstrat (1) eines Feldeffekttransistors, der eine Bodyzone (3) aufweist, zusätzlich mit Germanium oder mit Kohlenstoff als Kompensation dotiert.

Description

Beschreibung
Anordnung zur Reduzierung des Einschaltwiderstandes von p- oder n-Kanal-Feldeffekttransistoren
Die vorliegende Erfindung betrifft eine Anordnung zur Reduzierung des Einschaltwiderstandes von p-Kanal-Feldeffekt- transistoren mit einem mit Bor hoch dotierten Halbleitersubstrat, einer auf diesem ausgebildeten, mit Bor dotierten Halbleiterschicht und einem in der Halbleiterschicht vorgesehenen aktiven Bereich aus einer n-leitenden Bodyzone und einer p-leitenden Halbleiterzone (Source) . Ebenso betrifft die vorliegende Erfindung eine Anordnung zur Reduzierung des Einschaltwiderstandes von n-Kanal-Feldeffekttransistoren mit ei- nem mit Antimon, Phosphor oder Arsen hochdotierten Halbleitersubstrat, einer auf diesem ausgebildeten, mit Antimon, Phosphor oder Arsen dotierten Halbleiterschicht und einem in der Halbleiterschicht vorgesehenen aktiven Bereich aus einer p-leitenden Bodyzone und einer n-leitenden Halbleiterzone (Source) .
Der aktive Bereich kann einen in die Halbleiterschicht eingebrachten Trench (bzw. Graben) aufweisen, an dessen Wand der p- bzw. n-leitende Kanal des Feldeffekttransistors durch die n- bzw. p-leitende Bodyzone zwischen der Halbleiterschicht und der p- bzw. n-leitenden Halbleiterzone verläuft, die an dem zum Halbleitersubstrat entgegengesetzten Ende des Tren- ches vorgesehen ist. Anstelle eines solchen Trench-Transi- stors kann es sich aber auch um einen Vertikal-NMOS- oder PMOS-Transistor mit einem Drainausschluß am Halbleitersubstrat handeln.
Im folgenden soll zunächst als Beispiel von einem p-Kanal- Feldeffekttransistor ausgegangen werden.
P-Kanal-Feldeffekttransistoren, die in der oben angedeuteten Weise aufgebaut sind und bei denen der p-leitende Kanal längs einer Trenchwand in senkrechter Richtung zur Oberfläche des Halbleitersubstrates verläuft, zeichnen sich durch einen kleinen Einschaltwiderstand aus, was insbesondere dann gilt, wenn ein Zellenfeld von derartigen Feldeffekttransistoren kleine Zellenteilungen bzw. -pitches besitzt und der Juncti- on-FET- (Feldeffekttransistor-) Effekt weitgehend unterdrückt ist.
Für eine Minimierung des Einschaltwiderstandes eines p-Kanal- Feldeffekttransistors der eingangs genannten Art ist es aber auch von Bedeutung, das p+-leitende Halbleitersubstrat, das Drain des Feldeffekttransistors bildet, möglichst niederohmig zu machen. Diesem Wunsch sind aber enge Grenzen gesetzt:
Auf dem mit Bor hochdotierten Halbleitersubstrat befindet sich nämlich die mit Bor dotierte Halbleiterschicht, auf der wiederum längs der Trenchwand der n-leitende Bereich angeordnet ist, der als "Bodyzone" dient und in dem der p-leitende Kanal zwischen der Halbleiterschicht und der p-leitenden Halbleiterzone verläuft, die an dem zum Halbleitersubstrat entgegengesetzten Ende des Trenches vorgesehen ist. Mit anderen Worten, es liegt ein p+/p-Übergang vor, an welchem unterschiedlich mit Bor dotierte Siliziumgebiete aneinander grenzen. Bor hat nun mit 0,88 Angström einen kleineren Atomradius als Silizium mit 1,17 Angström. Dieser geringere Atomradius laßt die Gitterkonstante von stark mit Bor dotierten Siliziumgebieten schrumpfen, so daß ab einer bestimmten kritischen Dichte einer niedrig dotierten Schicht auf einem hochdotierten Halbleitersubstrat die sogenannte Fehlanpassungs- bzw. "Misfit " -Energie unter Ausbildung von Gleitlinien und Versetzungen relaxiert, was zu Leckströmen und sogar zu einem Ausfall des Feldeffekttransistors führen kann.
Versuche haben gezeigt, daß bei einer Bordotierung von etwa l x 1017 cm*3 die kritische Dicke einer intrinsischen bzw. eigenleitenden oder p-leitenden epitaktischen Schicht, ab welcher ein Misfit entsteht, bei 10"1 cm liegt. Bei einer Bordo- tierung von 1018 cm"3 beträgt die kritische Dicke dieser Schicht dann 10"2 cm. Für eine Bordotierung von etwa 1019 cm"3 ergibt sich eine kritische Dicke von etwa 10"3 cm, und einer Bordotierung von 1020 cm"3 ist eine kritische Dicke der in- trinsischen oder p-leitenden Schicht von etwa 10"4 cm zugeordnet .
Um einen Misfit zu verhindern, kann daher die Dotierungskonzentration in dem p+-leitenden Halbleitersubstrat nicht in gewünschter Weise gesteigert werden. Daher sind hier einer weiteren Verringerung des Einschaltwiderstandes Grenzen gesetzt .
Für n-Kanal-Feldeffekttransistoren, die in zu p-Kanal-Feld- effekttransistoren komplementärer Weise aufgebaut sind und deren Halbleitersubstrat mit Antimon, Phosphor oder Arsen dotiert ist, gelten äquivalente Überlegungen.
Es ist somit Aufgabe der vorliegenden Erfindung, eine Anord- nung zu schaffen, mit der der Einschaltwiderstand von p- oder n-Kanal-Feldeffekttransistoren weiter vermindert werden kann, ohne die Gefahr von Misfit hervorzurufen.
Diese Aufgabe wird bei einer Anordnung der eingangs genannten Art erfindungsgemäß dadurch gelöst, daß das Halbleitersubstrat als Gegenkompensation bei p-Kanal-Feldeffekttransistoren eine Germaniumdotierung und bei n-Kanal-Feldeffekttransistoren eine Kohlenstoffdotierung enthält. Bei mit Phosphor dotierten n-Kanal-Feldeffekttransistoren wird aber als Gegen- kompensation Germanium anstelle von Kohlenstoff verwendet.
Durch die Gegenkompensation des Bors mit einer Germaniumdotierung können, da der Atomradius von Germanium 1,22 Angström beträgt, im Halbleitersubstrat auftretende Spannungen zwi- sehen stark unterschiedlich dotierten Schichten deutlich herabgesetzt werden: der kleinere Atomradius des Bors (0,88 Angström) kann mit einer etwa 4-fach höheren Germaniumdotierung durch den größeren Atomradius des Germaniums (1,22 Angström) ausgeglichen werden, so daß die ursprüngliche Silizium-Gitterkonstante im wesentlichen erhalten bleibt. Damit wird ein Misfit zwischen dem hochdotierten Halbleitersubstrat und der niedriger dotierten, epitaktisch abgeschiedenen Halbleiterschicht, die eine Dicke von etwa 1 bis 100 μm, vorzugsweise 3 bis 20 μm, aufweisen kann, verhindert. Somit ist es möglich, ohne Ausfälle durch Gleitlinien und Versetzungen befürchten zu müssen, durch ein niederohmiges Halbleitersubstrat den spezifischen Einschaltwiderstand noch weiter zu reduzieren.
Wird beispielsweise eine 10 μm dicke p-leitende epitaktische Halbleiterschicht auf einem Halbleitersubstrat mit einer Bor- Dotierungskonzentration von etwa 1 x 1019 cm"3 (spezifischer Widerstand etwa 8 mOhm x cm) aufgebracht, so können entsprechend der obigen Abhängigkeit der kritischen Dicke von der Bordotierung des Substrates möglicherweise bereits Kristallfehler auftreten. Durch eine Gegenkompensation des Bors mit etwa der vierfachen Germaniumdotierung kann aber Bor bis zur Loslichkeitsgrenze von etwa 1 x 1020 cm"3 (entspricht 1,4 mOhm x cm) dotiert werden. Mit anderen Worten, es kann so ohne weiteres eine Reduzierung des Widerstandes des Halbleitersubstrates um einen Faktor 6 bewirkt werden.
Zwar werden die Halbleitereigenschaf en von Silizium durch die Germaniumdotierung modifiziert, was sich beispielsweise in einem geringeren Bandabstand auswirkt. Es hat sich jedoch gezeigt, daß diese leichte Veränderung für die Anwendung bei einem p-Kanal-Feldeffekttransistor keine Rolle spielt.
Da schließlich noch die Diffusionskonstante von Germanium und Bor im Temperaturbereich von 1100°C bis 1250°C in der gleichen Größenordnung liegt, wird die Kompensation durch nachfolgende Ofenprozesse möglicherweise geringfügig verschlech- tert; sie ist aber immer noch ausreichend, um Kristallfehler, wie Misfitversetzungen, zu verhindern. Für n-Kanal-Feldeffekttransistoren gelten ähnliche Überlegungen bezüglich der Dotierstoffe Antimon, Phosphor und Arsen und deren "Kompensation" mit Kohlenstoff bzw. bei Phosphor mit Germanium, so daß die Erfindung in gleicher Weise auf p-Kanal- und n-Kanal-Feldeffekttransistoren anwendbar ist, wenn abhängig vom Leitungstyp die zugehörige Kompensation für den diesen Leitungstyp erzeugenden Dotierstoff vorgenommen wird: Germanium für Bor (bzw. Phosphor) und Kohlenstoff für Antimon und Arsen.
Nachfolgend wird die Erfindung anhand der Zeichnung näher erläutert, in deren einziger Figur die erfindungsgemäße Anordnung mit einem p-Kanal-Feldeffekttransistor gezeigt ist.
Ein Siliziumsubstrat 1 ist hoch mit Bor dotiert und weist eine Bor-Dotierungskonzentration von etwa a x 1019 Ladungsträger cm"3 auf (a = 0,1 ... 10). Zusätzlich enthält dieses Siliziumsubstrat 1 eine mehrfach, insbesondere vierfach höhere Germaniumdotierung, also etwa 4a x 1019 Ladungsträger cm"3.
Auf dem Siliziumsubstrat 1 befindet sich eine epitaktisch abgeschiedene, mit Bor dotierte Siliziumschicht 2, deren Dotierungskonzentration unterhalb von derjenigen des Siliziumsub- strates 1 liegt, so daß ein p+/p- Übergang zwischen dem Sub- strat 1 und der Schicht 2 entsteht. Es schließt sich sodann eine n-leitende Siliziumschicht 3 an, die beispielsweise mit Phosphor dotiert ist. Auf dieser Schicht 3, die eine Bodyzone bildet, sind p-leitende Siliziumzonen 4 vorgesehen, zwischen denen sich Body-Anschlußkontakte 5 aus beispielsweise Alumi- nium befinden.
Die n-leitende Siliziumschicht 3 kann durch Epitaxie und nachfolgende Diffusion hergestellt werden. Gleiches gilt auch für die p-leitenden Zonen 4.
Durch die Bereiche mit den Zonen 4 und durch die Schicht 3 erstrecken sich bis in die Siliziumschicht 2 Trenche 6, deren Wände mit Isolierschichten 7 aus beispielsweise Siliziumdioxid belegt und die in ihrem Innern mit dotiertem polykristallinem Silizium 8 gefüllt sind.
Die p-leitenden Zonen 4 sind durch eine Metallisierung 9 aus beispielsweise Aluminium und die Kontakte 5 kontaktiert. Die Metallisierung 9 ist auf einer Isolierschicht 10 aus Siliziumdioxid angeordnet ist .
Kanalbereiche 11 verlaufen in den durch die Siliziumschicht 3 gebildeten Gebieten längs der Wände der Trenche 6 zwischen den Zonen 4 und der p-dotierten Siliziumschicht 2.
Der oben beschriebene p-Kanal-Feldeffekttransistor zeichnet sich durch einen niedrigen Einschaltwiderstand Ron aus, was speziell durch die hohe Dotierung des Siliziumsubstrates 1 erreicht wird, welches erheblich höher als bisher dotiert werden kann, ohne Misfit in der Siliziumschicht 2 hervorzurufen. Diese höhere mögliche Dotierung im Siliziumsubstrat 1 mit Bor wird durch die Gegenkompensation mittels einer Germaniumdotierung erreicht.
Für einen n-Kanal-Feldeffekttransistor mit den Dotierstoffen Arsen, Phosphor oder Antimon gelten entsprechende Überlegun- gen. Hier kann Misfit durch Kompensation mit Kohlenstoff bzw. Germanium bei Phosphor erzielt werden.
Die Erfindung ist in gleicher Weise für beide Leitungstypen auf Trench-Transistoren wie auf Vertikal-MOS-Transistoren mit Drain-Substratanschluß anwendbar.

Claims

Patentansprüche
1. Anordnung zur Reduzierung des Einschaltwiderstandes von p-Kanal-Feldeffekttransistoren mit einem mit Bor hochdo- tierten Halbleitersubstrat (1) , einer auf diesem ausgebildeten, mit Bor dotierten Halbleiterschicht (2) und einem in der Halbleiterschicht vorgesehenen aktiven Bereich aus einer n-leitenden Bodyzone (3) und einer p-leitenden Halbleiterzone (4) , d a d u r c h g e k e n n z e i c h n e t , daß das Halbleitersubstrat (1) als Gegenkompensation eine Germaniumdotierung enthält.
2. Anordnung zur Reduzierung des Einschaltwiderstandes von n-Kanal-Feldeffekttransistoren mit einem mit Antimon,
Phosphor oder Arsen hochdotierten Halbleitersubstrat (1) , einer auf diesem ausgebildeten, mit Antimon, Phosphor o- der Arsen dotierten Halbleiterschicht (2) und einem in der Halbleiterschicht vorgesehenen aktiven Bereich aus einer p-leitenden Bodyzone (3) und einer n-leitenden Halbleiterzone (4) , d a d u r c h g e k e n n z e i c h n e t , daß das Halbleitersubstrat (1) als Gegenkompensation bei Antimon und Arsen eine Kohlenstoffdotierung und bei Phos- phor eine Germaniumdotierung enthält.
3. Anordnung nach Anspruch 1 oder 2 , d a d u r c h g e k e n n z e i c h n e t , daß die Halbleiterschicht (2) eine Schichtdicke zwischen 1 und 100 μm, vorzugsweise zwischen 3 und 20 μm, aufweist.
4. Anordnung nach einem der Ansprüche 1 bis 3, d a d u r c h g e k e n n z e i c h n e t , daß die Germaniumdotierung bzw. Kohlenstoffdotierung ein Mehrfaches, insbesondere das Vierfache der Bordotierung bzw. Antimon-, Phosphor- oder Arsendotierung beträgt.
5. Anordnung nach einem der Ansprüche 1 bis 4, d a d u r c h g e k e n n z e i c h n e t , daß die Bordotierung bzw. Antimon-, Phosphor- oder Arsendotierung in dem Halbleitersubstrat (1) a x 1019 Ladungsträ- ger cm"3 (a = 0,1 ... 10) beträgt.
6. Anordnung nach einem der Ansprüche 1 bis 5, d a d u r c h g e k e n n z e i c h n e t , daß Bor bzw. Antimon, Phosphor oder Arsen in dem Halbleiter- substrat (1) bis zu seiner Loslichkeitsgrenze dotiert ist .
7. Anordnung nach einem der Ansprüche 1 bis 6, d a d u r c h g e k e n n z e i c h n e t , daß der aktive Bereich einen in die Halbleiterschicht (2) eingebrachten Trench (6) aufweist, an dessen Wand der Kanal (11) des Feldeffekttransistors durch die Bodyzone (3) zwischen der Halbleiterschicht (2) und der Halbleiterzone (4) verläuft, die an dem zum Halbleitersubstrat (1) ent- gegengesetzten Ende des Trenches (6) vorgesehen ist.
PCT/EP2000/011090 1999-11-09 2000-11-09 Feldeffekttransistor mit einer bodyzone WO2001035466A2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19953883.2 1999-11-09
DE19953883A DE19953883A1 (de) 1999-11-09 1999-11-09 Anordnung zur Reduzierung des Einschaltwiderstandes von p- oder n-Kanal-Feldeffekttransistoren

Publications (2)

Publication Number Publication Date
WO2001035466A2 true WO2001035466A2 (de) 2001-05-17
WO2001035466A3 WO2001035466A3 (de) 2001-11-22

Family

ID=7928431

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2000/011090 WO2001035466A2 (de) 1999-11-09 2000-11-09 Feldeffekttransistor mit einer bodyzone

Country Status (2)

Country Link
DE (1) DE19953883A1 (de)
WO (1) WO2001035466A2 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8124983B2 (en) 2008-08-28 2012-02-28 Infineon Technologies Ag Power transistor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3783050A (en) * 1971-03-12 1974-01-01 Hitachi Ltd Method of making semiconductor device using polycrystal thin film for impurity diffusion
FR2532335A1 (fr) * 1982-08-30 1984-03-02 Siemens Ag Procede de preparation d'un semi-conducteur monocristallin fortement dope pour composants optoelectroniques
US4769689A (en) * 1984-12-13 1988-09-06 American Telephone And Telegraph Company, At&T Bell Laboratories Stress relief in epitaxial wafers
EP0750333A2 (de) * 1995-06-22 1996-12-27 Motorola, Inc. N+-hochdotiertes Substrat und Verfahren zu seiner Herstellung

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63137414A (ja) * 1986-11-28 1988-06-09 Nec Corp 半導体薄膜の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3783050A (en) * 1971-03-12 1974-01-01 Hitachi Ltd Method of making semiconductor device using polycrystal thin film for impurity diffusion
FR2532335A1 (fr) * 1982-08-30 1984-03-02 Siemens Ag Procede de preparation d'un semi-conducteur monocristallin fortement dope pour composants optoelectroniques
US4769689A (en) * 1984-12-13 1988-09-06 American Telephone And Telegraph Company, At&T Bell Laboratories Stress relief in epitaxial wafers
EP0750333A2 (de) * 1995-06-22 1996-12-27 Motorola, Inc. N+-hochdotiertes Substrat und Verfahren zu seiner Herstellung

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
NARAZAKI A ET AL: "A novel 30 V p-channel trench gate power MOSFET with ultra low on-state-resistance at low-gate-voltage" PROCEEDINGS OF THE IEEE INTERNATIONAL SYMPOSIUM ON POWER SEMICONDUCTOR DEVICES AND ICS (ISPSD '97), WEIMAR, GERMANY, 26. - 29. Mai 1997, Seiten 285-288, XP000800202 IEEE, NEW YORK, NY, USA ISBN: 0-7803-3993-2 *
PATENT ABSTRACTS OF JAPAN vol. 012, no. 397 (E-672), 21. Oktober 1988 (1988-10-21) -& JP 63 137414 A (NEC CORP), 9. Juni 1988 (1988-06-09) *
UEDA D ET AL: "A new vertical sidewall channel power MOSFET with rectangular grooves" EXTENDED ABSTRACTS OF THE 16TH (1984 INTERNATIONAL) CONFERENCE ON SOLID STATE DEVICES AND MATERIALS, KOBE, JP, 30. August 1984 (1984-08-30) - 1. September 1984 (1984-09-01), Seiten 313-316, XP000618932 Business Centre for Acad. Sci. Japan, Tokyo, JP ISBN: 4-930813-07-7 *

Also Published As

Publication number Publication date
DE19953883A1 (de) 2001-05-23
WO2001035466A3 (de) 2001-11-22

Similar Documents

Publication Publication Date Title
DE102009038731B4 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE102010037736B4 (de) Tunnel-Feldeffekttransistoren
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE3500528C2 (de) Verfahren zur Bildung eines Paares komplementärer MOS-Transistoren
DE2047777A1 (de) Oberflachenfeldeffekttransistor mit einstellbarer Schwellspannung
DE2455730B2 (de) Feldeffekt-Transistor
DE68925116T2 (de) In gemischter Technologie hergestellte integrierte Schaltung mit CMOS-Strukturen und leistungsfähigen lateralen Bipolartransistoren mit erhöhter Early-Spannung und Herstellungsverfahren dafür
DE2512373A1 (de) Sperrschicht-oberflaechen-feldeffekt- transistor
DE102020105207A1 (de) Stark dotierte vergrabene Schicht zum Reduzieren der MOSFET-AUS-Kapazität
EP0884784A1 (de) Integrierte CMOS-Schaltungsanordnung und Verfahren zu deren Herstellung
DE10025264A1 (de) Feldeffekt-Transistor auf der Basis von eingebetteten Clusterstrukturen und Verfahren zu seiner Herstellung
DE631689T1 (de) Schwellspannungsabstimmung in vertikalen dmos-anordnungen.
EP1421612A2 (de) Dmos-transistor
DE69020160T2 (de) Misfet-anordnung mit abmessungen im submikrometerbereich und beseitigung der heissen ladungsträger.
DE112015000221T5 (de) Selbstsperrende Übergangs-Feldeffekttransistoren und Anwendung auf Komplementär-Schaltkreise
DE102009031314B4 (de) Halbleiterbauelement aus Silizium mit bereichsweise vermindertem Bandabstand und Verfahren zur Herstellung desselben
DE10255116B4 (de) LDMOS-Transistor und Verfahren zu dessen Herstellung
DE112016006723T5 (de) Halbleitereinrichtung
DE3440674A1 (de) Feldeffekt-transistor
DE69215935T2 (de) Laterale Feldeffekthalbleiteranordnung mit isolierter Gateelektrode
DE112006002377B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE19818518C2 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE60225790T2 (de) Halbleiterbauelement
DE69121442T2 (de) Halbleiteranordnungen mit einer Silizium/Silizium-Germanium-Heterostruktur und Verfahren zu deren Herstellung
DE10338259B4 (de) Halbleitereinrichtung

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
AK Designated states

Kind code of ref document: A3

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A3

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

122 Ep: pct application non-entry in european phase
DPE2 Request for preliminary examination filed before expiration of 19th month from priority date (pct application filed from 20040101)