JPS63137414A - 半導体薄膜の製造方法 - Google Patents

半導体薄膜の製造方法

Info

Publication number
JPS63137414A
JPS63137414A JP28478286A JP28478286A JPS63137414A JP S63137414 A JPS63137414 A JP S63137414A JP 28478286 A JP28478286 A JP 28478286A JP 28478286 A JP28478286 A JP 28478286A JP S63137414 A JPS63137414 A JP S63137414A
Authority
JP
Japan
Prior art keywords
doping
boron
amount
high concentration
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28478286A
Other languages
English (en)
Inventor
Hiroyuki Hirayama
平山 博之
Toru Tatsumi
徹 辰巳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP28478286A priority Critical patent/JPS63137414A/ja
Publication of JPS63137414A publication Critical patent/JPS63137414A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体薄膜の成長方法に関する。
(従来の技術) 近年高速バイポーラ素子、マイクロ波用素子あるいは超
格子構造素子などへの応用を目的としてこれまでのシリ
コン薄膜成長技術に比べ、より低温で成長が行なわれ、
従って不純物分布を乱すことがほとんどないという特徴
を有する高真空内でのシリコン分子線成長(SiMBE
)技術が盛んに研究開発されている。
この様なシリコン分子線成長技術においては、ドーピン
グ方法としてシリコンと同時に分子線セルから中性の分
子状もしくは原子状の不純物をとばす方法が一般的に行
われている。しかし、ドーピングのための不純物として
は、分子線セルから容易にとばすことができるアンチモ
ン(n型)、ガリウム(p型)に限られてきた。しかし
、現在の半導体素子製造プロセスにおいては、n型不純
物としてヒ素、リン、p型不純物としてホウ素が使われ
ており、これらの不純物に対する技術の蓄積も多い。
また、アンチモンでは固溶限は4X1019cm−3で
あり、現在半導体プロセスにおいてヒ素によってつくら
れている1022cm−3のオーミック接触用高濃度不
純物領域を形成することができない。また、ガリウムは
シリコン酸化膜中での拡散係数が非常に大きく、シリコ
ン酸化膜に接したガリウムドープ層中から酸化膜内へ拡
散してしまうので、通常のシリコン半導体製造プロセス
では、まったく使われていない。また、素子構造をガリ
ウムドープ層が酸化膜と接しないような構造にしたとし
ても、ガリウムの固溶限は1018cm−3程度なので
、ホウ素の様な1021cm−3のp型高濃度領域を作
ることができない。
そこで、アール・ニー・ニー・クビアク(R,A、A。
Kubiak)等は、アプライド、フィツクス、レター
ズ(Appl、Phys、Lett、)44(9X19
84)878に述べられている様に特殊なドーピング用
セル内で単体のホウ素を〜2000°Cに加熱すること
によって、ホウ素によるドーピングを行い、ホウ素のド
ーピング量が700°Cから900°Cの間でシリコン
基板温度に依存しないことを見出した。しかし、セル温
度がまだ低いために、最高濃度は4×1017cm=に
留まっている。るつぼ材の耐熱性に限度があるためにセ
ル温度をこれ以上あげることはむつかしい。さらに、こ
の方法ではセル温度が非常に高いためにホウ素以外の物
質が混入する危険が高く、また近接するセルとの熱絶縁
をとるのもむつかしい。
相崎、辰已は、第17回置体素子・材料コンファレンス
のアブストラクトの301ページ(ExtendedA
bstracts of the 17th Conf
erence on 5olid 5tateDevi
ces and Materials、 Tokyo、
1985.pp、301−304)に述べられている様
に、拡散原料であるB2O3及びBNの混合物を通常の
に一セル内で加熱することによって、ホウ素によるドー
ピングを行い、最高濃度7×1019cm−3の高濃度
ドーピングを達成している。
しかし、7×1019cm−3はにセルの耐熱限度13
50°Cでしかも成長速度を下げて達成されたものであ
り、これ以上の高濃度ドーピングは期待できない。
さらに、辰已、相崎は、第18回国体素子・材料コンフ
ァレンスのアブストラクトの711ページ(Exten
ded Abstracts of the 18th
 Conference on 5olidState
 Devices and Materials、 T
okyo、1986.pp、711−712)に述べら
れている様に、ドーピング源として蒸気圧の高いHBO
2を使い、通常のにセル(クヌーセンセル)を用いて、
ホウ素によるドーピングを行い、成長温度750°Cで
、ホウ素の固溶限7X1019cm=をはるかに越える
、6×1020cm−3の高濃度ドーピングを達成した
(発明が解決しようとする問題点) しかし、前記のHBO2を使う方法で高濃度ドーピング
を行うとエピタキシャル膜の結晶性が悪化することが問
題となっている。
本発明の目的は、この様な従来の欠点を除去して、シリ
コン分子線成長技術において、通常のクヌーセンセルを
用いてホウ素を制御性良く、固溶限を越えて高濃度にド
ーピングでき、しかも結晶性の良い半導体薄膜の製造方
法を提供することにある。
(問題点を解決するための手段) 本発明は、シリコン分子線成長法におけるホウ素ドーピ
ングにおいて、ホウ素量より多い量のゲルマニウムをも
基板に照射することを特徴とする。
(作用) 本発明の方法は、以下に述べる原理に基づいて実現され
る。ホウ素の原子半径は0.98人であり、シリコンの
原子半径132人に比べて小さい。このため、シリコン
結晶中にホウ素を単独で高濃度ドープした場合には格子
が縮む形で歪が生じ、結晶性の良い膜が得られない。ホ
ウ素ドーピングによるシリコン結晶の歪を緩和するため
には、ホウ素やシリコンよりも原子半径の大きい■族元
素のゲルマニウムを、ホウ素ドーピングによる歪を緩和
する形で適当量、同時にドーピングすれば良い。原子半
径の比だけから考えればホウ素とゲルマニウムのドーピ
ング量の比が1:4の時平均した原子半径として見掛は
上シリコンの原子半径と等しくなる。実際にはホウ素の
ドーピング量を 2×1020cm−3とした場合にはこのドーピング量
に対して2倍ないし8倍のゲルマニウムをドーピングす
ることにより、ホウ素を高濃度ドーピングしたエピタキ
シャル膜の結晶性は改善され、ホウ素の固溶限を越える
ドーピングが可能となり、しかも高い活性化率が得られ
る。ホウ素と共に飛来すると考えられる酸素はSIMS
測定の結果、成長温度が700°/C以上ではエピタキ
シャル膜内には取込まれないことがわかった。
(実施例) 次に本発明の実施例について図面を参照して説明する。
HBO2はホウ素の拡散源として極めて高純度のものが
得られる。市販のものは粉末でありホウ素のドーピング
源にはこれをに一セルに入れて用いた。
試料シリコン基板は、N型(111)面を用いた。ゲル
マニウムのドーピングは高純度のゲルマニウムロッドを
に一セルより蒸発させることによって行った。試料シリ
コン基板は、28%アンモニア水と30%過酸化水素水
と水とを1:4:20の比率で混合し沸騰させた溶液中
で10分間洗浄し、シリコン基板表面に薄い酸化シリコ
ン膜を形成し、次いで高真空中にて短時間600°Cな
いし800°Cに加熱し、その後高真空中730°C以
下にて電子ビーム蒸着法により、基板表面の薄い酸化シ
リコン膜の上にこの薄い酸化シリコン膜の膜厚の40%
ないし80%の膜厚のシリコン薄膜を形成し、しかる後
に高真空中にて730°C以上で短時間加熱することに
よって表面清浄を行った。ドーピング濃度は四探針によ
る抵抗値測定及びホール測定により求めた。結晶欠陥密
度は、通常用いられているジルトルエツチングを行い、
光学顕微鏡を用いてエッチピットを数えることによって
求めた。
第1図はSi−MBE成長時にホウ素のドーピング量を
2X1020cm−3固定し、これに対して同時にゲル
マニウムのドーピングを行った時のエピタキシル膜内の
欠陥密度とゲルマニウムのドーピング量との関係をプロ
ットしたものである。ゲルマニウムのドーピング量は、
ホウ素のドーピング量の0ないし10倍の範囲で変化さ
せた。成長温度は750°C1成長速度は7hs、成長
膜厚はlpmである。第1図から明らかなようにMBE
成長時、ホウ素のドーピング量の2倍ないし8倍のゲル
マニウムをドーピングすると欠陥密度は特に小さくなり
デバイス作製等に支障が少なくなった。4倍にしたとき
が最も欠陥密度が低かった。
第2図は、第1図と同様な方法で得られたMBE膜中の
キャリア濃度とゲルマニウムのドーピング量との関係を
プロットしたものである。第1図から明らからなように
MBE成長時、ホウ素のドーピング量の2倍ないし8倍
のゲルマニウムをドーピングするとキャリア濃度は増大
し、固溶限を越えたホウ素ドーピングが可能となる。
以上述べた様に、HBO2をドーピングソースとして用
い、ホウ素のドーピング量に対して2倍ないし8倍のゲ
ルマニウムをドーピングすることにより、ホウ素を高濃
度ドーピングでき、しかもエピタキシャル膜の結晶性は
良好であり、ホウ素の固溶限を越えるドーピングが可能
となり、しかも高い活性化率が得られる効果があること
は明らかである。
なお、本実施例ではシリコンウェハ一対象としたが、本
発明の方法は表面にのみシリコンが存在する5O8(S
ilicon on 5apphire)基板や更に一
般に5OI(Silicon on In5ulato
r)基板等にも当然適用できる。
さらに、本実施例ではエピタキシャル成長の場合につい
て述べたが多結晶へのドーピングの場合にも当然適用で
きる。
(発明の効果) 以上、詳細に述べた通り本発明によれば、シリコン分子
線成長技術において、ホウ素を制御性良く、固溶限を越
えて高濃度にドーピングて;き、しかも結晶性の良い半
導体薄膜の製造方法が得られる。
【図面の簡単な説明】
第1図は、Si−MBE成長時にホウ素のドーピング量
を2X1020cm−3に固定し、これに対して同時に
ゲルマニウムのドーピングを行った時のエピタキシャル
膜内の欠陥密度とゲルマニウムのドーピング量との関係
をプロットした図である。 第2図は、Si−MBE成長時にホウ素のドーピング量
を2X1020cm=に固定し、これに対して同時にゲ
ルマニウムのドーピングを行った時のエピタキシャル膜
内のキャリア濃度とゲルマニウムのド−オ 1 口 0           5           1
゜ゲルマニウムドーピング量とホウ素ドーピング量の比
オ 2 図

Claims (1)

    【特許請求の範囲】
  1. 1、シリコン分子線成長法におけるホウ素ドーピングに
    おいて、ホウ素量より多い量のゲルマニウムをも基板に
    照射することを特徴とする半導体薄膜の製造方法。
JP28478286A 1986-11-28 1986-11-28 半導体薄膜の製造方法 Pending JPS63137414A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28478286A JPS63137414A (ja) 1986-11-28 1986-11-28 半導体薄膜の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28478286A JPS63137414A (ja) 1986-11-28 1986-11-28 半導体薄膜の製造方法

Publications (1)

Publication Number Publication Date
JPS63137414A true JPS63137414A (ja) 1988-06-09

Family

ID=17682944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28478286A Pending JPS63137414A (ja) 1986-11-28 1986-11-28 半導体薄膜の製造方法

Country Status (1)

Country Link
JP (1) JPS63137414A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02296797A (ja) * 1989-05-09 1990-12-07 Nec Corp 選択的ボロンドープ層の形成方法
EP0459122A2 (en) * 1990-05-31 1991-12-04 International Business Machines Corporation Epitaxial silicon layer and method to deposit such
US5137838A (en) * 1991-06-05 1992-08-11 National Semiconductor Corporation Method of fabricating P-buried layers for PNP devices
WO2001035466A3 (de) * 1999-11-09 2001-11-22 Infineon Technologies Ag Feldeffekttransistor mit einer bodyzone
KR20190042758A (ko) * 2016-09-19 2019-04-24 어플라이드 머티어리얼스, 인코포레이티드 도핑된 게르마늄 형성 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
EXTENDED ABSTRACTS OF THE 18TH=1986 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02296797A (ja) * 1989-05-09 1990-12-07 Nec Corp 選択的ボロンドープ層の形成方法
EP0459122A2 (en) * 1990-05-31 1991-12-04 International Business Machines Corporation Epitaxial silicon layer and method to deposit such
EP0459122A3 (ja) * 1990-05-31 1994-08-03 Ibm
US5137838A (en) * 1991-06-05 1992-08-11 National Semiconductor Corporation Method of fabricating P-buried layers for PNP devices
WO2001035466A3 (de) * 1999-11-09 2001-11-22 Infineon Technologies Ag Feldeffekttransistor mit einer bodyzone
KR20190042758A (ko) * 2016-09-19 2019-04-24 어플라이드 머티어리얼스, 인코포레이티드 도핑된 게르마늄 형성 방법

Similar Documents

Publication Publication Date Title
US5256550A (en) Fabricating a semiconductor device with strained Si1-x Gex layer
US4159354A (en) Method for making thin film III-V compound semiconductors for solar cells involving the use of a molten intermediate layer
US8716836B2 (en) Semiconductor wafer, semiconductor wafer manufacturing method, and electronic device
US4500388A (en) Method for forming monocrystalline semiconductor film on insulating film
US20040092085A1 (en) Semiconductor crystal film and method for preparation thereof
US20110006399A1 (en) Semiconductor wafer and semiconductor wafer manufacturing method
US5030580A (en) Method for producing a silicon carbide semiconductor device
JPH06507274A (ja) 準安定第15族合金の酸化物および窒化物および第15族元素の窒化物およびそれらから形成された半導体装置
Sun et al. Zinc and tellurium doping in GaAs and AlxGa1− xAs grown by MOCVD
Ohmachi et al. The heteroepitaxy of Ge on Si (100) by vacuum evaporation
Sporken et al. Molecular beam epitaxy and characterization of HgCdTe (111) B on Si (100)
JPS63137414A (ja) 半導体薄膜の製造方法
US4089714A (en) Doping mercury cadmium telluride with aluminum or silicon
JPS6158879A (ja) シリコン薄膜結晶の製造方法
Shi et al. The effects of solvent and dopant impurities on the performance of LPE silicon solar cells
US4087293A (en) Silicon as donor dopant in Hg1-x Cdx Te
Murakami et al. Iodine doping in mercury cadmium telluride (Hg1− xCdxTe) grown by direct alloy growth using metalorganic chemical vapor deposition
US4086106A (en) Halogen-doped Hg,Cd,Te
US5766343A (en) Lower bandgap, lower resistivity, silicon carbide heteroepitaxial material, and method of making same
JPH0249422A (ja) 炭化珪素半導体装置の製造方法
Song et al. Iodine and arsenic doping of (1 0 0) HgCdTe/GaAs grown by metalorganic vapor phase epitaxy using isopropyl iodide and tris-dimethylaminoarsenic
JP2555885B2 (ja) ゲルマニウム・砒化ガリウム接合の製造方法
JPS634608A (ja) 半導体薄膜製造方法
JPS6362314A (ja) 半導体薄膜の製造方法
KR20240060525A (ko) 산화갈륨 박막 구조물, 이의 제조방법 및 이를 포함하는 포토다이오드