JPS61144017A - 半導体ウエハ - Google Patents

半導体ウエハ

Info

Publication number
JPS61144017A
JPS61144017A JP26540184A JP26540184A JPS61144017A JP S61144017 A JPS61144017 A JP S61144017A JP 26540184 A JP26540184 A JP 26540184A JP 26540184 A JP26540184 A JP 26540184A JP S61144017 A JPS61144017 A JP S61144017A
Authority
JP
Japan
Prior art keywords
plane
ion implantation
semiconductor wafer
crystal ingot
implanted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26540184A
Other languages
English (en)
Inventor
Tsuguo Inada
稲田 嗣夫
Shigeru Okamura
茂 岡村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP26540184A priority Critical patent/JPS61144017A/ja
Publication of JPS61144017A publication Critical patent/JPS61144017A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation

Landscapes

  • Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えば集束イオン・ビームを用いてイオン注
入を行う、所謂、マスクレス・イオン注入法を実施する
際に用いて好適な半導体ウェハに関する。
〔従来の技術〕
従来、半導体ウェハに通常のイオン注入を行う場合、主
結晶面に対して垂直方向からイオンを注入すると、所謂
、チャネリング現象が発生する。
即ち、注入されたイオンが結晶軸に沿って不当に深くま
で入り込み、その深さ制御が困難となるものである。
従来、そのような現象の発生を回避する為、例えば、主
面が(100)面であるシリコン半導体ウェハを<10
0>軸を中心とし且つ(011)面からlO″〜15″
′程度回転させた方向を選択すると共に<ioo>軸が
7″〜8°程度傾く方向を選択してイオン注入を行って
いる。
第1図及び第2図は前記回転角度及び傾斜角度の理解を
容易にする為の要部平面説明図及び要部側面説明図を表
している。
図に於いて、SWは半導体ウェハ、A−A ’はイオン
注入方向からの傾斜角θ2を決める基準方向、B−B’
は側面で見たイオン注入の方向、θ1は<100>軸を
中心とした回転角、θ2はイオン注入方向の傾斜角をそ
れぞれ表している。
〔発明が解決しようとする問題点〕
近年、イオン・ビームを径が0.2乃至0.5〔μm〕
程度となるように集束し、その集束イオン・ビームを用
いて所要パターン通りに選択的にイオン注入する、所謂
、マスクレス・イオン注入法が実施されつつある。
然しなから、所要パターンを描画するには、集束イオン
・ビームを成る限界の範囲内ではあるが前後左右に振ら
なければならない。
その場合、前記のように半導体ウェハSWが傾斜してい
ると集束イオン・ビームのビーム焦点がずれてしまい、
例えば、5 (csg)  (2(吋))径の半導体ウ
ェハS前内では、集束イオン・ビームの径が数倍から数
十倍程度の差を生ずることが知られている。
このような欠点は、半導体ウェハSWを傾けることなく
、従って、主面に垂直な方向からイオン注入を行えば回
避できるが、その場合、前記したようにチャネリング現
象が発生し、イオン注入の深さを制御することが困難に
なる。
本発明は、半導体ウェハを水平に配置し、集束イオン・
ビームを用い、イオン注入の方向を半導体ウェハの主面
に対して垂直にして打ち込みを行っても、チャネリング
現象を生じないような半導体ウェハを提供する。
〔問題点を解決するための手段〕
本発明の半導体ウェハは、通常、半導体素子を形成する
のに好適であるとされている面、即ち、主面と呼ばれて
いる面から僅かに傾いていて、しかも、その面に垂直方
向からイオンを注入した場合にチャネリング現象を生じ
ない条件を満たす面に沿って結晶インゴットから切り出
された構成を備えている。
〔作用〕
前記構成の半導体ウェハは、略水平に配置した状態で、
その切り出した表面に垂直な方向からイオンを注入して
も、そのイオンは原子が密に存在している面に打ち込ま
れることになるからチャネリング現象は発生せず、従っ
て、当然のことながら注入イオンの深さの制御性は極め
て良好であり、そして、最も重要な点は、所要パターン
通りにイオン注入する為、集束イオン・ビームを前後左
右に移動させてもビーム焦点にずれを生ずる虞が皆無な
ことである。
〔実施例〕
実施例を説明すると、例えば、主面の面指数が(100
)であることが半導体素子の形成上から見て最適である
とされているGaAs結晶ウェハの場合、先ず、結晶イ
ンゴットの状態に於いて、<i o o>軸を中心とし
て(011)面から時計方向或いは反時計方向にlθ°
乃至15@の範囲でずれた面に対して直交する方向にフ
ァセットを形成し、また、面指数が(100)である面
から僅かに傾いた、例えば、約7@程度傾いた面が主面
となるように結晶インゴットから切り出してウェハとす
る。
前記のような結晶インゴットから切り出した表面(本実
施例の場合の主面)に垂直な方向は原子が密な方向とな
る。
従って、このGaAs結晶ウェハを水平に配設し、その
主面に垂直な方向からイオン注入してもチャネリング現
象は発生せず、また、集束イオン・ビームを移動してパ
ターン通りにイオン注入してもビーム焦点のずれは発生
せず、その結果、精密なイオン注入パターンを形成する
ことが可能である。
前記実施例では、GaAs結晶ウェハについて説明した
が、これは他の材料、例えばシリコン結晶などについて
実施しても全(同様であることは云うまでもない。
〔発明の効果〕
本発明に依る半導体ウェハでは、半導体素子を形成する
のに好適な主面から僅かに傾き且っ略垂直にイオン注入
した際にチャネリング現象を生じない面に沿って結晶イ
ンゴットから切り出された構成になっている。
このように構成を採ると、切り出された表面に略垂直方
向からイオン注入してもチャネリング現象などは発生し
ないから、集束イオン・ビームを用いて所要パターンに
イオン注入する場合、該集束イオン・ビームを前後左右
に移動してもビーム焦点がずれない方向、即ち、表面に
垂直な方向からイオンを打ち込むことができ、従って、
設計通りの正確なパターンにしたがってイオン注入領域
を形成することが可能となり、微細パターンの半導体装
置を製造する際に用いて好適である。
【図面の簡単な説明】
第1図は平面で見て半導体ウェハにイオン注入した場合
にチャネリング現象が発生し難い方向を説明する為に必
要な半導体ウェハの要部平面説明図、第2図は側面で見
て半導体ウェハにイオン注入した場合にチャネリング現
象が発生し難い方向を説明する為に必要な半導体ウェハ
の要部側面説明図をそれぞれ表している。 図に於いて、SWは半導体ウェハ、A−A’はイオン注
入方向からの傾斜角θ2を決める基準方向、B−B’は
チャネリング現象を生じ難いイオン注入方向、θ1は(
100>軸を中心とした回転角、θ2はイオン注入方向
の傾斜角をそれぞれ示している。 特許出願人   富士通株式会社 代理人弁理士  相 谷 昭 司 代理人弁理士  渡 邊 弘 − 第1図 に の1′i>

Claims (1)

    【特許請求の範囲】
  1. 半導体素子を形成するのに好適な主面から僅かに傾き且
    つ略垂直にイオン注入した際にチャネリング現象を生じ
    ない面に沿って結晶インゴットから切り出されてなるこ
    とを特徴とする半導体ウェハ。
JP26540184A 1984-12-18 1984-12-18 半導体ウエハ Pending JPS61144017A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26540184A JPS61144017A (ja) 1984-12-18 1984-12-18 半導体ウエハ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26540184A JPS61144017A (ja) 1984-12-18 1984-12-18 半導体ウエハ

Publications (1)

Publication Number Publication Date
JPS61144017A true JPS61144017A (ja) 1986-07-01

Family

ID=17416651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26540184A Pending JPS61144017A (ja) 1984-12-18 1984-12-18 半導体ウエハ

Country Status (1)

Country Link
JP (1) JPS61144017A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6433924A (en) * 1987-07-29 1989-02-03 Sony Corp Semiconductor wafer
JPH07172990A (ja) * 1993-12-20 1995-07-11 Nec Corp 半導体基板及び半導体装置
JP2006186204A (ja) * 2004-12-28 2006-07-13 Canon Inc 光電変換装置とその製造方法,及び撮像システム
JP2007123655A (ja) * 2005-10-31 2007-05-17 Victor Co Of Japan Ltd 固体撮像素子
EP1988194A1 (en) * 2006-02-02 2008-11-05 Nippon Mining & Metals Co., Ltd. Substrate for growing of compound semiconductor and method of epitaxial growth
CN112567077A (zh) * 2018-08-13 2021-03-26 昭和电工株式会社 SiC单晶、SiC晶锭的制造方法及SiC晶片的制造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6433924A (en) * 1987-07-29 1989-02-03 Sony Corp Semiconductor wafer
JPH07172990A (ja) * 1993-12-20 1995-07-11 Nec Corp 半導体基板及び半導体装置
JP2006186204A (ja) * 2004-12-28 2006-07-13 Canon Inc 光電変換装置とその製造方法,及び撮像システム
JP2007123655A (ja) * 2005-10-31 2007-05-17 Victor Co Of Japan Ltd 固体撮像素子
EP1988194A1 (en) * 2006-02-02 2008-11-05 Nippon Mining & Metals Co., Ltd. Substrate for growing of compound semiconductor and method of epitaxial growth
EP1988194A4 (en) * 2006-02-02 2011-09-21 Nippon Mining Co SUBSTRATE FOR GROWTH OF SEMICONDUCTOR COMPOUND AND EPITAXIC GROWTH METHOD
CN112567077A (zh) * 2018-08-13 2021-03-26 昭和电工株式会社 SiC单晶、SiC晶锭的制造方法及SiC晶片的制造方法
CN112567077B (zh) * 2018-08-13 2022-10-21 昭和电工株式会社 SiC单晶、SiC晶锭的制造方法及SiC晶片的制造方法
US11905621B2 (en) 2018-08-13 2024-02-20 Resonac Corporation SiC single crystal, method of manufacturing SiC ingot, and method of manufacturing SiC wafer

Similar Documents

Publication Publication Date Title
NL7905866A (nl) Werkwijze voor het etsen.
JPS62142318A (ja) 半導体装置の製造方法
JPS61144017A (ja) 半導体ウエハ
JP3342074B2 (ja) 切削植刃
EP0195867B1 (en) Method of manufacturing a semiconductor device including an implantation step
JPH0329310A (ja) 半導体ウェハ
JP2003086474A (ja) ノッチ付き化合物半導体ウエハ
KR20230005961A (ko) 광학적 디바이스를 형성하는 방법들
US10867796B2 (en) Method of forming a pattern
US4877962A (en) Ion implantation method
JPH0855825A (ja) シリコンウェハの形成方法
JPH08291000A (ja) 結晶体のエッチング方法
JPS61144018A (ja) マスクレス・イオン注入法
JPH02177426A (ja) 半導体ウェハの製造方法
JPH08261898A (ja) 透過電子顕微鏡用試料及びその作製方法
JPH06207891A (ja) イオンミリング装置の試料台
JPH01189845A (ja) イオン注入装置
JPS58100350A (ja) イオン注入装置
JP2537180B2 (ja) 半導体装置の製造方法
KR20240058766A (ko) 레이저 가공 장치 및 레이저 가공 방법
JPS6433924A (en) Semiconductor wafer
JPH11132922A (ja) 透過電子顕微鏡用試料とその作成方法
JPS6341019A (ja) イオン注入方法
JPH03155616A (ja) イオン注入方法
JP2024063395A (ja) レーザ加工装置、及び、レーザ加工方法