WO2005029560A1

WO2005029560A1 - エピタキシャル成長方法及びエピタキシャル成長用基板

Info

Publication number: WO2005029560A1
Application number: PCT/JP2004/009638
Authority: WO
Inventors: Ryuichi Hirano; Masashi Nakamura
Original assignee: Nikko Materials Co., Ltd.
Priority date: 2003-09-19
Filing date: 2004-07-07
Publication date: 2005-03-31
Also published as: JP2007019048A; TW200520059A

Abstract

　半導体基板上に化合物半導体層をエピタキシャル成長させるときに、形成されたエピタキシャル層にヒロックやオレンジピール等の表面欠陥が発生しないように、半導体単結晶基板上に化合物半導体層をエピタキシャル成長させるに際し、半導体基板の欠陥密度をＤ（ｃｍ-2）としたときに、基板表面の有効利用領域の基準面からのオフアングルθ（°）が、　　０．０５≦θ<０．１０　　θ<１×１０-3×Ｄ1/2（ただし、Ｄ>２５００ｃｍ-2）を満たす基板を使用するようにした。

Description

明細書

ェピタキシャル成長方法及びェピタキシャル成長用基板

技術分野

[0001] 本発明は、半導体基板上に化合物半導体層を形成するェピタキシャル成長方法およびェピタキシャル成長用基板に関し、特に、化合物半導体単結晶ウェハ上に有機金属気相成長法によりェピタキシャル層を形成する場合に利用して好適な技術に関する。

背景技術

[0002] 従来、発光素子ゃ受光素子等の半導体素子の用途には、 InP基板上に InP等の II I V族系化合物半導体層をェピタキシャル成長させた半導体ウェハが広く用いられている。この化合物半導体のェピタキシャル層は、例えば、有機金属気相成長法（以下、 MOCVD法と称する）により形成される。

この MOCVD法により上述した III V族系化合物半導体層をェピタキシャル成長させた場合、ェピタキシャル層の表面にヒロックとよばれる微小な凸状の欠陥や、オレンジピールとよばれるシヮ状の欠陥が発生してしまレ、、ェピタキシャル層の表面モホロジ一が劣化するという問題があった。そこで、ェピタキシャル層の表面モホロジーを改善するための種々の技術が提案されている。

[0003] 例えば、特許文献 1では、 MOCVD法によるェピタキシャル成長用基板として、面方位をく 100〉方向から角度で 0. 1-0. 5° 傾けたウェハを用レ、、かつ基板温度を 6 00°C以上 700°C以下の条件でェピタキシャル成長させる方法が提案されており、ェピタキシャル層の表面におけるヒロック（特許文献 1においては涙状欠陥と称している )を著しく低減させることに成功している。

[0004] さらに、特許文献 2では、基板の面方位の傾斜角（以下、オフアングルと称する）が大きくなつた場合にオレンジピールが発生するのを防止するために、基板のオフアンダルの範囲を、成長速度と基板温度の関数により規定したェピタキシャル成長方法が提案されている。これにより、ェピタキシャル層表面に生じるヒロックを大幅に低減できるとともに、オレンジピールの発生を防止することにも成功している。 [0005] また、特許文献 3では、基板の欠陥密度（転位密度)も考慮に入れて基板のオファングノレを規定する方法が提案されている。具体的には、 InP基板上に化合物半導体の薄膜を気相ェピタキシャル成長させる際に、 <100>からのォファングノレ Θ (° )が、 Θ≥1 X 10— ³D^1/2 (D (cm— ²)：基板の欠陥密度）を満足する基板を使用するようにしている。例えば、基板の欠陥密度 Dが 1000cm— ²の場合はオフアングル Θ≥0. 03である基板を使用し、 10000cm— ²の場合はオフアングル Θ≥0. 10である基板を使用することとなる。

特許文献 1 :特許第 1975143号公報

特許文献 2 :特許第 2750331号公報

特許文献 3：特許第 3129112号公報

発明の開示

発明が解決しょうとする課題

[0006] しかしながら、本発明者等の実験により、上記特許文献 3において提案された関係式を満たさないように、すなわち θ χ ιο— ³D^1/2 (D :基板の欠陥密度）となるようにォファングル Θを設定した場合でも、成長されたェピタキシャル層にヒロックやオレンジピール等の表面欠陥が発生しない場合があることが分かった。例えば、上記特許文献 3によれば、基板の欠陥密度が 5000cm— ²の場合はオフアングル Θ≥0. 07となるが、本発明者等が調査した結果、オフアングノレ Θが 0. 07。以下でもヒロック等の表面欠陥は発生しなかった。そこで、ェピタキシャル層に表面欠陥が発生するのを防止するための基板のオフアングルと基板の欠陥密度との関係を改めて検討し、本願において提案することとした。

[0007] 本発明は、半導体基板上に化合物半導体層をェピタキシャル成長させたときに、形成されたェピタキシャル層にヒロックやオレンジピール等の表面欠陥が発生するのを効果的に防止できるェピタキシャル成長方法及びェピタキシャル成長用基板を提供することを目的とする。

課題を解決するための手段

[0008] 本発明は、上記課題を解決するためになされたもので、気相成長法により、半導体単結晶基板上に化合物半導体層をェピタキシャル成長させるに際し、半導体基板の欠陥密度を D (cm— としたときに、基板表面の有効利用領域の基準面からのオファングノレ Θ (° )が、

0. 05≤ Θ〈0· 10 …（1)

Θ〈1 X 10— ³ X D^1/2 (ただし、 D〉2500cm— ²) · · (2)

を満たす基板を使用するようにしたェピタキシャル成長方法である。例えば、欠陥密度 Dが 5000cm— ²の場合、式（2)より Θ <0. 07となるので、これと式（1)より基準面く 1 00〉からのオフアングル Θ力 0. 05≤ Θ <0. 07を満たす基板を使用すればよレ、。なお、基板の有効利用領域とは、デバイスとして利用されない鏡面加工の際に基板周縁に生じる縁だれ部分 (外周力約 3mm内側まで)を除いた基板の中央部分を指す

[0009] 以下に、本発明を完成するに至った経緯について簡単に説明する。

まず、本発明者等は、上記特許文献 3の気相成長法の有効性を検証すベぐ種々の欠陥密度でオフアングルの異なる InP基板を用意して、該 InP基板上に InP層をェピタキシャノレ成長させた。具体的には、欠陥密度 D力 000, 3000, 5000, 10000 , 30000, 50000cm— ²で、オフアング /レ Θ力 0. 02, 0. 04, 0. 05， 0. 07, 0. 10, 0. 12° の InP基板を使用した。得られた InPェピタキシャル層において表面欠陥の発生状況を調べた結果を表 1に示す。

[0010] [表 1]

ヒ：ヒロックォ：オレンジピーノレ

[0011] これより、欠陥密度の大小に関係なくオフアングル Θが 0. 05° より小さい場合はヒロックが発生し、 Θが 0. 10° より大きい場合はオレンジピールが発生することがわかつた。

[0012] 一方、欠陥密度 Dを、 1000, 3000, 5000, 10000, 30000, 50000cm とした場合、上記特許文献 3で提案された関係式からはォファングノレ Θは表 2を満足するものとなる。ここで、上記特許文献 3の気相成長法においてはォファングノレの関係式は

Θ≥1 X 10— ³ X D^1/2 · · · (3)

で与えられる。

[0013] [表 2]

[0014] 上記特許文献 3の発明（式（3) )は基板の最小オフアングルを規定するものである力表 1より本発明者等の実験によれば式（3)から得られる最小オフアングルよりもォファングノレ Θを小さく設定した場合でも表面欠陥を抑制できることがわかった。

[0015] 例えば、表 2からは、基板の欠陥密度 Dが 3000cm— ²である場合はオフアングル Θ を 0. 055° 以上とし、欠陥密度 Dが 5000cm— ²である場合はオフアングル Θを 0. 07 1° 以上とすることとなる。これに対して、表 1からは、欠陥密度 Dが 3000、 5000cm — ²である場合はオフアングル Θを 0. 05° 以上とすればェピタキシャル層に表面欠陥が発生するのを防止できる。また、表 2からは、欠陥密度 Dが 10000cm— ²以上である場合はォファングノレ Θを 0· 10° 以上とすることとなる力表 1からはォファングノレ Θ を 0. 10° よりも大きくすると欠陥密度の大きさに関係なくオレンジピールが発生してレ、ることがわかる。したがって、基板の欠陥密度 Dが 10000cm ²以上である場合は、式（3)により規定されるォファングノレ Θは適当でないことが判明した。

[0016] 本発明は、上記知見に基づいてなされたもので、上記特許文献 3で規定された基板のオフアングル Θの関係式では十分でなレ、、或いは適当でない欠陥密度 Dの範囲（D≥ 2500cm— ²)において、表面欠陥が発生するのを防止できる基板のオフアングノレ Θを新たに規定したものである。

発明の効果 [0017] 本発明によれば、気相成長法により、半導体単結晶基板上に化合物半導体層をェピタキシャル成長させるに際し、半導体基板の欠陥密度を D (cm—²)としたときに、基板表面の有効利用領域の基準面からのオフアングル Θ (° )が、

0. 05≤ Θく 0. 10 · · · (1)

Θく l X 10—³ X D^1/2 (ただし、 D>2500cm— ²)

を満たす基板を使用するようにしたので、形成されたェピタキシャル層に表面欠陥が発生するのを効果的に防止できる。すなわち、オフアングル Θの下限値を 0. 05° とすることでェピタキシャル層にヒロックが発生するのを防止でき、オフアングノレ Θの上限値を 0. 10° とすることでェピタキシャル層にオレンジピールが発生するのを防止できる。

発明を実施するための最良の形態

[0018] 以下に、本発明の好適な実施形態を、 MOCVD法により InP基板上へ InP単結晶層をェピタキシャル成長させる場合を例にとって説明する。

まず、本発明を適用する成長用基板を得るため、液体封止チヨクラルスキー法（ Liquid Encapsulated Czochralski ; LEC)によりく 100〉方向に成長させた InP単結晶を製作した。このとき、適当なドーパント（例えばスズ）を用いることで InP単結晶の転位密度が 5000cm— ²となるように調整した。

[0019] 次に、 InP単結晶を直径 2インチの円柱状に加工し、 InP単結晶基板の表面を通常の方法により鏡面カロェし、く 100〉方向力、らの才ファングノレを 0. 02° , 0. 04° ， 0. 0 5° , 0. 07° ， 0. 10° , 0. 12° とした基板を準備した。そして、各 InP基板の表面に MOCVD法により InP層を 1一 1. 5 μ m厚でェピタキシャル成長させて所望の半導体ウェハを作製した。

[0020] なお、本実施形態の MOCVD法では、 III族原料としてトリメチルインジウムを用レ、、これを 1. 2 X 10— iol/分の流量で流すとともに、 V族原料にはホスフィン（PH )を

3 用レ、、これを 1 · 2 X 10— ³mol/分の流量で流し、成長室内圧力を 76Torrとして減圧成長を行った。また、ェピタキシャル層の成長速度を 1 /i m/h、成長温度を 625°Cとした。

[0021] 得られた半導体ウェハについて、顕微鏡により InPェピタキシャル層の表面モホロジーを観察し、ヒロック、オレンジピールの発生状況を調べた。この結果、ォファングルが 0. 02° , 0. 04° である基板を使用してェピタキシャル成長させた場合にはェピタキシャル層表面にヒロックが発生し、ォファングノレが 0. 12° である基板を使用した場合にはオレンジピールが発生しているのが観察された。

[0022] また、転位密度の異なる InP単結晶基板を作製して、同様にェピタキシャル成長を行ったところ、転位密度に関係なくオフアングルが 0. 05° 0. 10° である基板を使用した場合にはェピタキシャル層表面に欠陥は発生しないことが確認できた。

[0023] 上記実施の形態では、 InP基板上に InP層をェピタキシャル成長させた例について説明したが、 InP基板上に、 3元素または 4元素からなる III一 V族化合物半導体層（例えば AlGaAs層、 AlInAs層、 AlInGaAs層）をェピタキシャル成長させる場合にも本発明を同様に適用できる。

Claims

請求の範囲

[1] 気相成長法により、半導体単結晶基板上に化合物半導体層をェピタキシャル成長させるに際し、半導体基板の欠陥密度を D (cm²)としたときに、基板表面の有効利用領域全体にわたって、基準面からのォファングノレ Θ (° )が、

0.05≤ Θく 0.10

Θく lX10—³XD^1/2(ただし、 D>2500cm"²)

を満たす基板を使用することを特徴とするェピタキシャル成長方法。

[2] 気相成長法により化合物半導体層をェピタキシャル成長させる際に用いられる半導体単結晶基板であって、該半導体基板の欠陥密度を D (cm ²)としたときに、該基板表面の有効利用領域全体にわたって、基準面からのオフアングル Θ (° )が、 0.05≤ Θく 0.10

Θく lX10—³XD^1/2(ただし、 D>2500cm— ²)

であることを特徴とするェピタキシャル成長用基板。