JP4110220B2 - 化合物半導体基板又は下地膜の表面処理方法、化合物単結晶膜を有する化合物半導体基板及び半導体装置 - Google Patents
化合物半導体基板又は下地膜の表面処理方法、化合物単結晶膜を有する化合物半導体基板及び半導体装置 Download PDFInfo
- Publication number
- JP4110220B2 JP4110220B2 JP37560899A JP37560899A JP4110220B2 JP 4110220 B2 JP4110220 B2 JP 4110220B2 JP 37560899 A JP37560899 A JP 37560899A JP 37560899 A JP37560899 A JP 37560899A JP 4110220 B2 JP4110220 B2 JP 4110220B2
- Authority
- JP
- Japan
- Prior art keywords
- compound
- single crystal
- semiconductor substrate
- substrate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、化合物半導体基板又はこの基板上に形成した一つ以上の化合物単結晶膜の表面に、ＭＯＣＶＤ法又は他のエピタキシャル成長によって化合物の単結晶膜を形成する際に、基板または下地膜の表面に存在するＳｉ及びＳｉ化合物によるキャリアの蓄積を防止する化合物半導体基板又は下地膜の表面処理方法、化合物単結晶膜を有する化合物半導体基板及びこの基板を用いた半導体装置に関する。
【０００２】
【従来の技術】
従来、ＭＥＳＦＥＴ（Metal Semiconductor Field Effect Transistor ）やＨＥＭＴ（High Electron Mobility Transistor ）などの半導体装置においては、半導体として、例えばＧａ（ガリウム）及びＡｓ（ひ素）を含むＧａＡｓ半導体などの化合物半導体が広く用いられている。
【０００３】
一般に、このような化合物半導体からなる半導体装置は、化合物半導体から成る基板と、この基板上に順次重なるように成膜された一つ以上の単結晶膜と、から構成されている。
上記単結晶膜は、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition ）法などのエピタキシャル成長法によって作られ、この方法で作られた単結晶膜をエピタキシャル層という。
【０００４】
上述したような半導体装置においては、通常、基板とエピタキシャル層との界面や２つの隣接する再成長エピタキシャル層の界面に、Ｓｉ（シリコン）及びＳｉ化合物が存在する。Ｓｉ及びＳｉ化合物が存在すると、この界面においてＳｉがドナーとして作用し、キャリアの蓄積が発生する。
このようなキャリアの蓄積が発生すると、リーク電流などの原因になり、半導体装置の特性が劣化してしまう。このため、上述したような半導体装置においては、Ｓｉがドナーとして作用することによるキャリアの蓄積を防止する必要がある。
従来から、Ｓｉによるキャリアの蓄積を防止するために、エピタキシャル成長を行う直前に、化合物半導体基板又はこの基板上に形成した一つ以上の化合物単結晶膜の表面に所定の表面処理を施す方法が採用されている。
【０００５】
このような基板または下地膜の表面処理方法としては、従来、例えば次のような４つの方法がある。
先ず、第一の方法は、酸またはアルカリを用いたウェットエッチング処理により、基板又は下地膜の表面に存在するＳｉ又はＳｉ化合物を除去する方法である（文献「Ｊｏｕｒｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ」９１（１９８８），ｐｐ６３２−６３８ Ｈ．Ｋａｎｂｅｒ ｅｔ ａｌ．参照）。
また、第二の方法としては、特開平５−１７５１５０号公報に開示されているように、ハロゲン系ガスを用いたガスエッチング処理によって、基板の表面または下地膜の表面に存在するＳｉ及びＳｉ化合物を除去する方法である。
さらに、第三の方法は、特開平９−３２０９６７号公報及び文献「Ｊｏｕｒｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ」１３３（１９９３），ｐｐ１２３−１３１ Ｓ．Ｉｚｕｍｉに記載されているように、ＵＶ（紫外線）オゾン処理によって基板の表面又は下地膜の表面に酸化膜を形成することにより、Ｓｉ及びＳｉ化合物を安定な酸化物とし、これらが界面に取り込まれたとしても電気的に不活性にする方法である。
これに対して、第四の方法は、メトキシ基を含む有機金属によって基板の表面又は下地膜の表面に酸素を供給することにより、第三の方法と類似した効果により、界面に取り込まれたＳｉ及びＳｉ化合物を酸化させて電気的に不活性化する方法である（特開平１０−１２５５３号公報参照）。
【０００６】
【発明が解決しようとする課題】
しかしながら、上述した表面処理方法においては、いずれも以下のような解決すべき課題がある。
先ず、上記第一の方法では、基板又は下地膜の表面に存在するＳｉ及びＳｉ化合物を除去することは可能であるが、ウェットエッチングにより処理後の表面が荒れてしまって表面モフォロジーが悪化する。また、エッチングに使用する薬液が表面に残留し、基板又は下地膜表面が汚染されてしまう。また、処理装置の構成部品及び薬液中のＳｉ分からの再汚染の問題があり、この汚染を回避するためには、処理装置及び薬液供給ラインにＳｉ分を除去する装置を設置する必要がある。さらにまた、装置の構成部品にガラスやシリコンゴム等のＳｉを含む部品を使用することができないため、処理装置が複雑な構成となり、コストが高くなってしまう。
【０００７】
第二の方法では、ガスエッチング処理用のハロゲン系ガスなどの導入によって、基板の表面又は下地膜の表面が汚染されてしまう。また、この方法では、ガスエッチング処理によって、基板の表面又は下地膜の表面が荒れるので、基板の表面又は下地膜の表面に形成されるエピタキシャル層の表面モフォロジーが悪化してしまう。さらに、この方法では、ガスエッチング処理用のガスを供給するラインを新たに設置しなければならないため、半導体製造装置の構成が複雑になってしまう。
【０００８】
さらに、第三の方法では、装置構成が比較的簡易であり、かつ、オゾンは自然分解するため特殊な除害設備を必要としないが、ＵＶによるオゾンは、基板上に存在する酸素をＵＶによりオゾン化させて発生させるため、オゾン濃度が低く、また、Ｓｉ及びＳｉ化合物の不活性化に最適なオゾン量を維持するための酸素量の制御が難しい。
また、この方法では、オゾンが、基板表面の微少な凹部に進入し難く、基板表面の微少な凹部に存在するＳｉ及びＳｉ化合物が酸化され難いといった問題があり、凹部のＳｉ及びＳｉ化合物を完全に酸化するために処理時間を長くすると、凹部以外の部分の酸化が著しく進行してしまう。このため、その上に成長させたエピタキシャル層の表面モフォロジーが悪化してしまう。
【０００９】
さらに、第四の方法では、第二の方法と同様に、表面処理用（不活性化用）の有機金属ガスなどによって、基板の表面又は下地膜の表面が汚染されてしまう。また、この方法では、第二の方法と同様に、表面処理用のガスを供給するためのラインを新たに設置しなければならないため、半導体製造装置の構成が複雑になってしまう。
【００１０】
上記のように、従来技術ではいずれも解決すべき課題が残されている。
従って、この発明は、上記の点にかんがみ、基板又は下地膜とエピタキシャル層の界面、又はエピタキシャル層と再成長エピタキシャル層の界面に存在するＳｉ及びＳｉ化合物のＳｉがドナーとして作用することによるキャリア蓄積を防止することができると共に、表面モフォロジーが悪化することなく、半導体製造装置の構成を複雑化せずに、かつ、基板の表面又は下地膜の表面が汚染することが無い表面処理方法、およびこの表面処理方法を使用して、キャリア蓄積及び表面モフォロジーの悪化による特性劣化のない半導体装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記課題を解決するために、本発明の化合物半導体基板又は化合物半導体基板上の化合物単結晶膜からなる下地膜の表面処理方法は、一層以上の化合物単結晶膜をエピタキシャル成長させる化合物半導体基板の表面に対して又は化合物単結晶膜からなる下地膜の上に一層以上の化合物単結晶膜をさらにエピタキシャル成長させる化合物半導体基板の該化合物半導体基板上に形成した化合物単結晶膜からなる下地膜の表面に対して、その後エピタキシャル成長させる化合物単結晶膜の最表面のヘイズが１０ｐｐｍ以下の平坦度となるように、濃度が０．１ｐｐｍから３０ｐｐｍのオゾンを純水中に溶存させたオゾン水を５分以内の一定時間供給して酸化処理を行い、該酸化処理により上記化合物半導体基板の表面又は上記化合物単結晶膜からなる下地膜の表面に存在するＳｉまたはＳｉ化合物を電気的に不活性化すると共に、該化合物半導体基板の表面又は該化合物単結晶膜からなる下地膜の表面に酸化膜を形成し、スピンドライ法又はブロードライ法により乾燥することを特徴とする。
【００１２】
さらに、本発明は、化合物単結晶膜を有する化合物半導体基板であって、上記の表面処理方法で処理した、化合物半導体基板又は化合物単結晶膜からなる下地膜をその上に形成した化合物半導体基板の、該表面処理で形成された酸化膜の上に、一層以上のエピタキシャル成長膜でなる化合物単結晶膜が形成されており、該表面処理により上記化合物半導体基板の表面又は上記化合物単結晶膜からなる下地膜の表面に存在するＳｉまたはＳｉ化合物が電気的に不活性化されており、上記エピタキシャル成長膜で成る化合物単結晶膜の最表面のヘイズが１０ｐｐｍ以下の平坦度となっていることを特徴とする。
【００１３】
また、本発明は、上記の化合物単結晶膜を有する化合物半導体基板を用いた半導体装置であることを特徴とする。
【００１６】
本発明の表面処理方法によれば、基板またはこの基板上に形成した一つ以上の化合物単結晶膜の表面に存在するＳｉ及びＳｉ化合物が、オゾン水の酸化作用によって電気的に不活性なＳｉ酸化物に変化する。これにより、基板とエピタキシャル層の界面、またはエピタキシャル層とエピタキシャル層の界面におけるキャリアの蓄積を防止することができる。
【００１７】
また、この表面処理方法によれば、表面モフォロジーを悪化させることがなく、表面処理後の基板表面またはこの基板上に形成した一つ以上の化合物単結晶膜の表面はヘイズ１０ｐｐｍ以下の平坦度を保持する。
【００１８】
また、このオゾン水のオゾン濃度が０．１ｐｐｍから３０ｐｐｍの範囲の場合に、最適な効果を有する。
【００１９】
本発明の半導体装置は、Ｓｉ及びＳｉ化合物のＳｉがドナーとして作用することによるキャリア蓄積が無く、表面モフォロジーが悪化しないので、キャリアの蓄積及び表面モフォロジーの悪化による特性劣化が無い。
【００２０】
さらに、本発明の化合物半導体基板又は半導体装置は、Ｓｉ及びＳｉ化合物が酸化されることで電気的に不活性化されて実質的なキャリヤの蓄積がなく、かつ、表面のヘイズが１０ｐｐｍ以下であり、キャリアの蓄積及び表面モフォロジーの悪化による特性劣化が無い。
【００２１】
【発明の実施の形態】
以下、本発明に記載の表面処理方法に係る実施の形態を詳細に説明する。
本発明による一実施形態においては、化合物半導体基板として、ＧａＡｓ半導体から成るアンドープ半絶縁性基板又はこの基板表面に単結晶膜である、ＧａＡｓ化合物のエピタキシャル層を成長させた下地膜を基板として用いる。
【００２２】
上記基板上に、ＭＯＣＶＤ法を用いたエピタキシャル成長によって、単結晶膜である、ＧａＡｓ化合物から成るエピタキシャル層を形成する直前に、オゾン水による酸化処理を行う。
【００２３】
このオゾン水は、オゾンガスを超純水中に０．１ｐｐｍから３０ｐｐｍの濃度の範囲のいずれかの濃度で溶存させてある。
【００２４】
上記基板または下地膜の表面に、このオゾン水を均一に一定時間供給した後、スピンドライ法又は不活性ガスによるブロードライ法によって乾燥する。
【００２５】
つぎに、上記表面処理の終了した基板をＭＯＣＶＤ装置に装填し、一つ又はさらに多数の単結晶膜である、ＧａＡｓ化合物から成るエピタキシャル層を形成する。
【００２６】
つぎに、本発明の表面処理方法の実施の形態の作用について説明する。
このオゾン水による酸化処理では、ＵＶオゾン法よりも高濃度のオゾンを基板表面に供給することができる。また、オゾン水が基板表面の微少な凹部にも速やかに浸入するため、短時間に基板表面に存在するＳｉ及びＳｉ化合物の酸化処理を行なうことができる。これにより、Ｓｉがドナーとして作用することによるキャリアの蓄積が無くなり、かつ、基板表面の凹部以外の部分の著しい酸化を招くことがないので表面モフォロジーが悪化しない。さらに、表面に強固な酸化膜が形成されるため、この酸化膜の保護作用により、この処理以後の製造工程による基板表面の酸化膜の増加も防ぐことが出来る。
【００２７】
さらに、この方法は、基板又はこの基板上に一つ以上の単結晶膜を形成した下地膜の表面に、超純水にオゾンを溶存させたオゾン水を、均一に、一定時間供給した後、この基板をスピンドライ法、または不活性ガスによるブロードライ法によって乾燥し、ＭＯＣＶＤ装置に装填するだけであり、また、オゾン水は自然に分解するため、従来のようなＳｉの汚染を回避するための処理装置やエッチングガスの供給ラインなどが不要であるから、半導体製造装置の構成が複雑化することがなく、また、基板の表面または下地膜の表面が汚染することがない。
【００２８】
さらに、このオゾン水のオゾン濃度が、０．１ｐｐｍから３０ｐｐｍの濃度範囲にあると、もっとも最適にＳｉ及びＳｉ化合物を酸化することができて好ましい。すなわち、オゾン水中のオゾン濃度が０．１ｐｐｍ未満では、オゾンの酸化作用が弱く、Ｓｉ及びＳｉ化合物を酸化することが困難である。また、オゾン濃度が３０ｐｐｍを越えると、溶存しきれないオゾンが気泡となって基板上に付着し、酸化が不均一となる。また、このオゾン水処理装置内のバルブやフィルターに気泡がたまり、装置機能に支障が生ずる可能性があり、好ましくない。
【００２９】
つぎに、本発明に係る半導体装置の実施の形態を図１（ａ）及び（ｂ）に基づき、実質的に同一又は対応する部材については同一符号を用いて説明する。
図１（ａ）は、化合物半導体基板の表面に化合物単結晶膜又はさらに多数の単結晶膜を形成した構造を有する本発明の半導体装置の構造模式図である。１は半導体アンドープ半絶縁性ＧａＡｓ基板であり、２はこのＧａＡｓ基板１の表面を本発明による表面処理方法で処理した表面処理層を表している。この表面処理層２には、オゾン水によって酸化された、Ｓｉ及びＳｉ化合物５が存在しているが電気的に不活性な状態であるため、Ｓｉ及びＳｉ化合物がドナーとして作用することによるキャリアの蓄積がなく、リーク電流などの原因にならない。また、この表面処理層２の表面６は上記本発明の表面処理方法で処理しているので、表面モフォロジーが悪化しておらず、ほぼＧａＡｓ基板１と同等の平坦度を保っている。すなわち、単結晶膜の成長に有害な基板表面の凹凸が少ないので、この表面にエピタキシャル成長した単結晶膜３は結晶性が良く、単結晶膜３のキャリア移動度などの電気的特性が悪化することがない。また、凹凸が少ない基板表面にエピタキシャル成長した単結晶膜の表面は、表面モフォロジーが悪化しないので、単結晶膜３の表面も平坦度がよく、さらに多数のエピタキシャル層４を積層しても、これらのエピタキシャル層４のキャリア移動度などの電気的特性が悪化することがない。
【００３０】
したがって、基板表面を本発明のオゾン水による表面処理をしてから、次の化合物単結晶膜を形成する本発明の半導体装置は、Ｓｉ及びＳｉ化合物がドナーとして作用することによる実質的なキャリアの蓄積がなく、しかも、表面モフォロジーが良いので、キャリアの蓄積及び表面モフォロジーの悪化による特性劣化が無い。
なお、上記した実施の形態では、基板を表面処理する例について説明したが、必要に応じて、積層したエピタキシャル層を成長させる際に、本発明による表面処理を施しても同等の効果が得られる。
【００３１】
図１（ｂ）は、化合物半導体基板表面に形成した化合物単結晶膜である下地膜の表面に、化合物単結晶膜又はさらに多数の単結晶膜を形成した構造を有する本発明の半導体装置の構造模式図である。１は半導体アンドープ半絶縁性ＧａＡｓ基板であり、７はＧａＡｓ基板１の表面に形成した単結晶膜であり、ＧａＡｓ化合物のエピタキシャル成長層である下地膜である。２は下地膜７を本発明の表面処理方法で処理した表面処理層を表している。この表面処理層２には、オゾン水によって酸化された、Ｓｉ及びＳｉ化合物５が存在しているが電気的に不活性な状態であるため、Ｓｉ及びＳｉ化合物がドナーとして作用することによるキャリアの蓄積がなく、リーク電流などの原因にならない。また、この表面処理層２の表面６は上記本発明の表面処理方法で処理しているので、表面モフォロジーが悪化しておらず、ほぼＧａＡｓ基板１と同等の平坦度を保っている。すなわち、単結晶膜の成長に有害な、基板表面の凹凸が少ないので、この表面にエピタキシャル成長した単結晶膜３は結晶性が良く、単結晶膜３のキャリア移動度などの電気的特性が悪化することがない。また、凹凸が少ない基板表面にエピタキシャル成長した単結晶膜の表面は、表面モフォロジーが悪化しないので、単結晶膜３の表面も平坦度がよく、さらに多数のエピタキシャル層４を積層しても、これらのエピタキシャル層４のキャリア移動度などの電気的特性が悪化することがない。
【００３２】
したがって、本発明のオゾン水による表面処理をしてから、次の化合物単結晶膜を形成する本発明の半導体装置は、Ｓｉ及びＳｉ化合物がドナーとして作用することによる実質的なキャリアの蓄積がなく、しかも、表面モフォロジーが良いので、キャリアの蓄積及び表面モフォロジーの悪化による特性劣化が無い。
なお、上記した実施の形態では、下地膜を表面処理する例について説明したが、必要に応じて、積層したエピタキシャル層に次のエピタキシャル層を成長させる際に、本発明による表面処理を施しても同等の効果が得られる。
【００３３】
【実施例】
以下、本発明の表面処理方法の実施の効果を、従来の表面処理方法による実施例と比較しながら説明する。なお、以下で説明する本発明の実施例や従来の表面処理方法による比較例は、装置の状態や基板の表面または下地膜の表面の状態等が同じ状態で実施された。
【００３４】
（１）実施例１
本実施例１の半導体装置の製造工程を以下に示す。
最初に、化合物半導体基板の表面にオゾン水による表面処理を施した。基板は、ＧａＡｓ半導体から成るアンドープ半絶縁性基板を用い、オゾン水による表面処理は下記の条件Ａを用いた。ここで、処理時間とは基板表面にオゾン水を供給している時間である。
条件Ａ：オゾン水中の溶存オゾン濃度・・・１０ｐｐｍ
処理時間・・・１分
そして、この表面処理が終了後、アンドープ半絶縁性基板の上に、ＭＯＣＶＤ法を用いたエピタキシャル成長によって、不純物を含まない約５０００Åの厚さのＧａＡｓエピタキシャル層（以下、「ＧａＡｓバッファ層」という）を形成した。このＧａＡｓバッファ層の形成に用いた原料ガスは、ＴＭＧ（トリメチルガリウム）及びＡｓＨ3 である。また、この原料ガスを希釈するためのキャリアガスには、Ｈ2 ガスを用いた。
【００３５】
このＧａＡｓバッファ層の形成後、連続して、ＭＯＣＶＤ法を用いたエピタキシャル成長によって、ｎ型不純物をドープした約１５００Åの厚さのＧａＡｓエピタキシャル層（以下、「ｎ−ＧａＡｓ層」という）を形成した。この不純物濃度は、約３×１０17ｃｍ-3である。このｎ−ＧａＡｓ層の形成には、原料ガス及び希釈するためのキャリアガスに、ＧａＡｓバッファ層を形成する場合と同じガスを用い、ドーパントガスとしては、Ｓｉ2 Ｈ6 （ジシラン）を用いた。
【００３６】
（２）実施例２
本実施例２の半導体装置の製造工程を以下に示す。
本実施例２の製造条件は、表面処理の処理条件を除いて、実施例１と同じである。すなわち、本実施例では表面処理に下記の条件Ｂを用いた。この条件Ｂでは、オゾン水中の溶存オゾン濃度が条件Ａと同じで、処理時間は条件Ａの５倍となっている。
条件Ｂ：オゾン水中の溶存オゾン濃度・・・１０ｐｐｍ
処理時間・・・５分
【００３７】
（３）実施例１及び実施例２の比較
上述した二つの実施例１及び２によって製造された二つの半導体装置について、Ｓｉ（Ｓｉ化合物に含まれるＳｉも含む）の濃度と酸素濃度をＳＩＭＳ(Secondary Ion Mass Spectroscopy) で分析すると共に、キャリア濃度をＣＶ法(Capacitance Voltage Method)によって評価した。
【００３８】
図２及び図３は、それぞれ実施例１及び２におけるＳｉ濃度と酸素濃度の分析結果とキャリア濃度の評価結果を示す特性図である。これらの図において、横軸は、半導体装置の表面（ｎ−ＧａＡｓ層の表面）からの深さ（Å）を示し、左側の縦軸は、Ｓｉ濃度と酸素濃度（ａｔｏｍｓ／ｃｍ3 ）を示し、右側の縦軸は、キャリア濃度（個／ｃｍ3 ）を示す。また、特性曲線Ｃ１１及びＣ２１はそれぞれ実施例１及び２のＳｉ濃度の分析結果、Ｃ１２及びＣ２２はそれぞれ実施例１及び２の酸素濃度の分析結果を示し、特性曲線Ｃ１３及びＣ２３はそれぞれ実施例１及び２のキャリア濃度の評価結果（ＣＶプロファイル）を示す。
【００３９】
図２及び図３に示すように、ＳＩＭＳ測定結果から、アンドープ半絶縁性基板とＧａＡｓバッファ層との界面に、Ｓｉ及びＳｉ化合物が多く存在しており、同時に酸素も多く存在していることがわかる。一方、ＣＶ測定結果から、界面にキャリアの蓄積が無いことがわかる。これによって基板上に存在していたＳｉ及びＳｉ化合物がオゾン水によって酸化され、電気的に不活性化されていることがわかる。
また、実施例１（図２）と実施例２（図３）の酸素濃度分布の比較から、オゾン水による処理時間を増やしても酸化膜の厚さがほとんど増加しないことがわかる。
【００４０】
（４）比較例１
本比較例１の半導体装置の製造工程は、Ｓｉがドナーとして作用することによるキャリアの蓄積を防止するための表面処理方法を除いて、実施例１及び２と同じである。
すなわち、本比較例１では、Ｓｉがドナーとして作用することによるキャリアの蓄積を防止するための表面処理方法として、前述した従来の第三の方法（ＵＶオゾン処理法）を用いた。
この場合、処理条件としては、次の条件Ｃを用いた。
条件Ｃ：ＵＶオゾン処理時間・・・２０分
【００４１】
（５）比較例２
本比較例２の半導体装置の製造工程は、Ｓｉがドナーとして作用することによるキャリアの蓄積を防止するための表面処理方法を除いて、比較例１と同じである。
この場合、処理条件としては、次の条件Ｄを用いた。
条件Ｄ：ＵＶオゾン処理時間・・・１０分
【００４２】
（６）比較例３
比較例３の半導体装置の製造工程は、Ｓｉがドナーとして作用することによるキャリアの蓄積を防止するための表面処理方法を除いて、実施例１及び２と同じである。
すなわち、本比較例３では、オゾンによる基板表面のＳｉ又はＳｉ化合物の不活性化の効果を確認するため、表面処理をなにも施さない基板を用いた。
【００４３】
（７）比較例１から３と、実施例１から２との比較
比較例１から３におけるＳｉ濃度、酸素濃度、及びキャリア濃度を、実施例１から２と同じ方法で分析、評価した。比較例１から３及び実施例１から２の表面モフォロジーを、レーザ光散乱を利用して測定した。
【００４４】
図４から図６は、比較例１から３におけるＳｉ濃度と酸素濃度の分析結果と、キャリア濃度の評価結果を示す特性図である。図において、特性曲線Ｃ３１、Ｃ４１及びＣ５１はそれぞれ比較例３から５のＳｉ濃度の分析結果を示し、特性曲線Ｃ３２、Ｃ４２及びＣ５２はそれぞれ比較例３から５の酸素濃度の分析結果を示し、特性曲線Ｃ３３、Ｃ４３及びＣ５３はそれぞれ比較例３から５のキャリア濃度の評価結果を示す。
【００４５】
図４に示すように、比較例１では、アンドープ半絶縁性基板とＧａＡｓバッファ層との界面に、実施例１から２と同様にＳｉ及びＳｉ化合物が多く存在し、酸素も多く存在している。また、界面にキャリアの蓄積が見られない。これによりＳｉは酸化され不活性化されていることがわかる。
【００４６】
図５に示すように、比較例２ではアンドープ半絶縁性基板とＧａＡｓバッファ層との界面に、Ｓｉ及びＳｉ化合物が比較例１と同様に多く存在している。しかしながら、この場合には、ＣＶ測定において若干のキャリアの蓄積が見られる。これは、比較例１に比べ処理時間が短いため、Ｓｉ及びＳｉ化合物が十分に酸化されていないためである。
【００４７】
図６に示すように、比較例３ではアンドープ半絶縁性基板とＧａＡｓバッファ層との界面にＳｉ及びＳｉ化合物が実施例１から２と同様に多く存在している。しかし、この場合は酸素がほとんど存在していない。さらに、ＣＶ測定においてキャリアの蓄積が見られる。したがって、実施例１から２及び比較例１から２と、比較例３との比較から、Ｓｉがドナーとして作用することによるキャリア蓄積の防止に、オゾンによる酸化処理が有効であることがわかる。
【００４８】
しかしながら、比較例１から２では、表面処理方法として、ＵＶオゾン処理法が用いられている。そのため、実施例１から２に比較して、図４及び図５に示すように界面の酸素濃度が非常に高くなっている。
【００４９】
また、比較例１から２では、表面モフォロジーが悪化している。図７は、実施例１から２と比較例１から３におけるヘイズ（ｐｐｍ）の測定結果を示す図である。このヘイズの測定にはテンコール社の商品名「Surfscan6200」を使用した。図７に示すように、比較例１から２では半導体装置の表面にヘイズが多く、半導体装置の表面モフォロジーが悪化している。これは、前述のようにＵＶオゾン処理では、基板表面の酸化膜が著しく厚くなるためである。この値が５０ｐｐｍ以下、さらに好ましくは１０ｐｐｍ以下であると表面の光沢が保たれ、高い商品価値を発揮する。これに対し、実施例１から２ではヘイズが多くなく、本発明の表面処理方法によれば、表面モフォロジーが悪化しないことがわかる。
【００５０】
以上、本発明の実施形態について詳細に説明したが、本発明は上述したような実施の形態に限定されるものではない。
上述した実施形態においては、化合物半導体基板として、ＧａＡｓ半導体から成るアンドープ半絶縁性基板を用いる場合について説明したが、これに限らず、ＧａＡｓ化合物以外の化合物から成る半導体、たとえばＩｎＰ化合物半導体、ＣｄＴｅ化合物半導体から成る基板に対して、本発明による表面処理方法を適用するようにしてもよいことは明らかである。
【００５１】
また、上述した実施形態においては、下地膜として、ＧａＡｓ化合物から成るエピタキシャル層を用いる場合について説明したが、ＧａＡｓ化合物以外の化合物から成る半導体、例えばＩｎＰ化合物半導体、ＣｄＴｅ化合物半導体から成るエピタキシャル層に対して、本発明による表面処理方法を適用するようにしてもよいことは明らかである。
【００５２】
さらにまた、上述した実施形態においては、基板または下地膜の表面に形成されるエピタキシャル層として、ＧａＡｓ化合物から成るエピタキシャル層を用いる場合について説明したが、ＧａＡｓ化合物以外の化合物から成る半導体、たとえばＩｎＰ化合物半導体、ＣｄＴｅ化合物半導体から成るエピタキシャル層を用いるようにしてもよい。
【００５３】
さらにまた、本発明は、ＭＥＳＦＥＴ、ＨＥＭＴ以外の半導体装置にも適用することができると共に、その要旨を逸脱しない範囲で種々に変形実施可能なことは勿論である。
【００５４】
【発明の効果】
以上の説明から理解されるように、本発明表面処理方法によれば、基板又は下地膜とエピタキシャル層の界面、又はエピタキシャル層とエピタキシャル層の界面に存在するＳｉ及びＳｉ化合物のＳｉがドナーとして作用することによるキャリア蓄積を防止でき、表面モフォロジーが悪化することなく、しかも、半導体製造装置の構成も複雑化せず、かつ、基板の表面または下地膜の表面が汚染することも無い。
【００５５】
さらに、本発明の半導体装置及び化合物半導体基板によれば、基板または下地膜の表面或いは一つ以上の単結晶膜の表面に存在するＳｉ及びＳｉ化合物が、本発明の表面処理方法で不活性化されているので、Ｓｉがドナーとして作用することによるキャリアの蓄積が無く、かつ、表面モフォロジーが悪化しないので、キャリア蓄積及び表面モフォロジーの悪化による特性劣化のない半導体装置及び化合物半導体基板を提供することができる。
【図面の簡単な説明】
【図１】本発明による半導体装置の構成模式断面図であり、（ａ）は化合物半導体基板を用いて形成したもの、（ｂ）はＧａＡｓ化合物のエピタキシャル層を成長させた下地膜を用いて形成したものを示す。
【図２】本発明による表面処理方法の実施例１におけるＳｉ濃度と酸素濃度の分析結果とキャリア濃度の評価結果を示す特性図である。
【図３】本発明による表面処理方法の実施例２におけるＳｉ濃度と酸素濃度の分析結果とキャリア濃度の評価結果を示す特性図である。
【図４】表面処理方法の比較例１におけるＳｉ濃度と酸素濃度の分析結果とキャリア濃度の評価結果を示す特性図である。
【図５】表面処理方法の比較例２におけるＳｉ濃度と酸素濃度の分析結果とキャリア濃度の評価結果を示す特性図である。
【図６】表面処理方法の比較例３におけるＳｉ濃度と酸素濃度の分析結果とキャリア濃度の評価結果を示す特性図である。
【図７】本発明の実施例１から２と比較例１から３におけるヘイズの測定結果を示す図である。
【符号の説明】
１ ＧａＡｓ半導体アンドープ半絶縁性基板
２ 表面処理層
３ ＧａＡｓ化合物から成るエピタキシャル層
４ さらに多数のエピタキシャル層
５ 電気的に不活性な状態のＳｉ及びＳｉ化合物
６ エピタキシャル層に付着する表面
７ ＧａＡｓ化合物エピタキシャル層を成長した下地膜
Ｃ１１ 実施例１のＳｉ濃度の分析結果
Ｃ１２ 実施例１の酸素濃度の分析結果
Ｃ１３ 実施例１のキャリア濃度の評価結果
Ｃ２１ 実施例２のＳｉ濃度の分析結果
Ｃ２２ 実施例２の酸素濃度の分析結果
Ｃ２３ 実施例２のキャリア濃度の評価結果
Ｃ３１ 比較例３のＳｉ濃度の分析結果
Ｃ３２ 比較例３の酸素濃度の分析結果
Ｃ３３ 比較例３のキャリア濃度の評価結果
Ｃ４１ 比較例４のＳｉ濃度の分析結果
Ｃ４２ 比較例４の酸素濃度の分析結果
Ｃ４３ 比較例４のキャリア濃度の評価結果
Ｃ５１ 比較例５のＳｉ濃度の分析結果
Ｃ５２ 比較例５の酸素濃度の分析結果
Ｃ５３ 比較例５のキャリア濃度の評価結果
ＵＶ 紫外線
【発明の属する技術分野】
本発明は、化合物半導体基板又はこの基板上に形成した一つ以上の化合物単結晶膜の表面に、ＭＯＣＶＤ法又は他のエピタキシャル成長によって化合物の単結晶膜を形成する際に、基板または下地膜の表面に存在するＳｉ及びＳｉ化合物によるキャリアの蓄積を防止する化合物半導体基板又は下地膜の表面処理方法、化合物単結晶膜を有する化合物半導体基板及びこの基板を用いた半導体装置に関する。
【０００２】
【従来の技術】
従来、ＭＥＳＦＥＴ（Metal Semiconductor Field Effect Transistor ）やＨＥＭＴ（High Electron Mobility Transistor ）などの半導体装置においては、半導体として、例えばＧａ（ガリウム）及びＡｓ（ひ素）を含むＧａＡｓ半導体などの化合物半導体が広く用いられている。
【０００３】
一般に、このような化合物半導体からなる半導体装置は、化合物半導体から成る基板と、この基板上に順次重なるように成膜された一つ以上の単結晶膜と、から構成されている。
上記単結晶膜は、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition ）法などのエピタキシャル成長法によって作られ、この方法で作られた単結晶膜をエピタキシャル層という。
【０００４】
上述したような半導体装置においては、通常、基板とエピタキシャル層との界面や２つの隣接する再成長エピタキシャル層の界面に、Ｓｉ（シリコン）及びＳｉ化合物が存在する。Ｓｉ及びＳｉ化合物が存在すると、この界面においてＳｉがドナーとして作用し、キャリアの蓄積が発生する。
このようなキャリアの蓄積が発生すると、リーク電流などの原因になり、半導体装置の特性が劣化してしまう。このため、上述したような半導体装置においては、Ｓｉがドナーとして作用することによるキャリアの蓄積を防止する必要がある。
従来から、Ｓｉによるキャリアの蓄積を防止するために、エピタキシャル成長を行う直前に、化合物半導体基板又はこの基板上に形成した一つ以上の化合物単結晶膜の表面に所定の表面処理を施す方法が採用されている。
【０００５】
このような基板または下地膜の表面処理方法としては、従来、例えば次のような４つの方法がある。
先ず、第一の方法は、酸またはアルカリを用いたウェットエッチング処理により、基板又は下地膜の表面に存在するＳｉ又はＳｉ化合物を除去する方法である（文献「Ｊｏｕｒｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ」９１（１９８８），ｐｐ６３２−６３８ Ｈ．Ｋａｎｂｅｒ ｅｔ ａｌ．参照）。
また、第二の方法としては、特開平５−１７５１５０号公報に開示されているように、ハロゲン系ガスを用いたガスエッチング処理によって、基板の表面または下地膜の表面に存在するＳｉ及びＳｉ化合物を除去する方法である。
さらに、第三の方法は、特開平９−３２０９６７号公報及び文献「Ｊｏｕｒｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ」１３３（１９９３），ｐｐ１２３−１３１ Ｓ．Ｉｚｕｍｉに記載されているように、ＵＶ（紫外線）オゾン処理によって基板の表面又は下地膜の表面に酸化膜を形成することにより、Ｓｉ及びＳｉ化合物を安定な酸化物とし、これらが界面に取り込まれたとしても電気的に不活性にする方法である。
これに対して、第四の方法は、メトキシ基を含む有機金属によって基板の表面又は下地膜の表面に酸素を供給することにより、第三の方法と類似した効果により、界面に取り込まれたＳｉ及びＳｉ化合物を酸化させて電気的に不活性化する方法である（特開平１０−１２５５３号公報参照）。
【０００６】
【発明が解決しようとする課題】
しかしながら、上述した表面処理方法においては、いずれも以下のような解決すべき課題がある。
先ず、上記第一の方法では、基板又は下地膜の表面に存在するＳｉ及びＳｉ化合物を除去することは可能であるが、ウェットエッチングにより処理後の表面が荒れてしまって表面モフォロジーが悪化する。また、エッチングに使用する薬液が表面に残留し、基板又は下地膜表面が汚染されてしまう。また、処理装置の構成部品及び薬液中のＳｉ分からの再汚染の問題があり、この汚染を回避するためには、処理装置及び薬液供給ラインにＳｉ分を除去する装置を設置する必要がある。さらにまた、装置の構成部品にガラスやシリコンゴム等のＳｉを含む部品を使用することができないため、処理装置が複雑な構成となり、コストが高くなってしまう。
【０００７】
第二の方法では、ガスエッチング処理用のハロゲン系ガスなどの導入によって、基板の表面又は下地膜の表面が汚染されてしまう。また、この方法では、ガスエッチング処理によって、基板の表面又は下地膜の表面が荒れるので、基板の表面又は下地膜の表面に形成されるエピタキシャル層の表面モフォロジーが悪化してしまう。さらに、この方法では、ガスエッチング処理用のガスを供給するラインを新たに設置しなければならないため、半導体製造装置の構成が複雑になってしまう。
【０００８】
さらに、第三の方法では、装置構成が比較的簡易であり、かつ、オゾンは自然分解するため特殊な除害設備を必要としないが、ＵＶによるオゾンは、基板上に存在する酸素をＵＶによりオゾン化させて発生させるため、オゾン濃度が低く、また、Ｓｉ及びＳｉ化合物の不活性化に最適なオゾン量を維持するための酸素量の制御が難しい。
また、この方法では、オゾンが、基板表面の微少な凹部に進入し難く、基板表面の微少な凹部に存在するＳｉ及びＳｉ化合物が酸化され難いといった問題があり、凹部のＳｉ及びＳｉ化合物を完全に酸化するために処理時間を長くすると、凹部以外の部分の酸化が著しく進行してしまう。このため、その上に成長させたエピタキシャル層の表面モフォロジーが悪化してしまう。
【０００９】
さらに、第四の方法では、第二の方法と同様に、表面処理用（不活性化用）の有機金属ガスなどによって、基板の表面又は下地膜の表面が汚染されてしまう。また、この方法では、第二の方法と同様に、表面処理用のガスを供給するためのラインを新たに設置しなければならないため、半導体製造装置の構成が複雑になってしまう。
【００１０】
上記のように、従来技術ではいずれも解決すべき課題が残されている。
従って、この発明は、上記の点にかんがみ、基板又は下地膜とエピタキシャル層の界面、又はエピタキシャル層と再成長エピタキシャル層の界面に存在するＳｉ及びＳｉ化合物のＳｉがドナーとして作用することによるキャリア蓄積を防止することができると共に、表面モフォロジーが悪化することなく、半導体製造装置の構成を複雑化せずに、かつ、基板の表面又は下地膜の表面が汚染することが無い表面処理方法、およびこの表面処理方法を使用して、キャリア蓄積及び表面モフォロジーの悪化による特性劣化のない半導体装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記課題を解決するために、本発明の化合物半導体基板又は化合物半導体基板上の化合物単結晶膜からなる下地膜の表面処理方法は、一層以上の化合物単結晶膜をエピタキシャル成長させる化合物半導体基板の表面に対して又は化合物単結晶膜からなる下地膜の上に一層以上の化合物単結晶膜をさらにエピタキシャル成長させる化合物半導体基板の該化合物半導体基板上に形成した化合物単結晶膜からなる下地膜の表面に対して、その後エピタキシャル成長させる化合物単結晶膜の最表面のヘイズが１０ｐｐｍ以下の平坦度となるように、濃度が０．１ｐｐｍから３０ｐｐｍのオゾンを純水中に溶存させたオゾン水を５分以内の一定時間供給して酸化処理を行い、該酸化処理により上記化合物半導体基板の表面又は上記化合物単結晶膜からなる下地膜の表面に存在するＳｉまたはＳｉ化合物を電気的に不活性化すると共に、該化合物半導体基板の表面又は該化合物単結晶膜からなる下地膜の表面に酸化膜を形成し、スピンドライ法又はブロードライ法により乾燥することを特徴とする。
【００１２】
さらに、本発明は、化合物単結晶膜を有する化合物半導体基板であって、上記の表面処理方法で処理した、化合物半導体基板又は化合物単結晶膜からなる下地膜をその上に形成した化合物半導体基板の、該表面処理で形成された酸化膜の上に、一層以上のエピタキシャル成長膜でなる化合物単結晶膜が形成されており、該表面処理により上記化合物半導体基板の表面又は上記化合物単結晶膜からなる下地膜の表面に存在するＳｉまたはＳｉ化合物が電気的に不活性化されており、上記エピタキシャル成長膜で成る化合物単結晶膜の最表面のヘイズが１０ｐｐｍ以下の平坦度となっていることを特徴とする。
【００１３】
また、本発明は、上記の化合物単結晶膜を有する化合物半導体基板を用いた半導体装置であることを特徴とする。
【００１６】
本発明の表面処理方法によれば、基板またはこの基板上に形成した一つ以上の化合物単結晶膜の表面に存在するＳｉ及びＳｉ化合物が、オゾン水の酸化作用によって電気的に不活性なＳｉ酸化物に変化する。これにより、基板とエピタキシャル層の界面、またはエピタキシャル層とエピタキシャル層の界面におけるキャリアの蓄積を防止することができる。
【００１７】
また、この表面処理方法によれば、表面モフォロジーを悪化させることがなく、表面処理後の基板表面またはこの基板上に形成した一つ以上の化合物単結晶膜の表面はヘイズ１０ｐｐｍ以下の平坦度を保持する。
【００１８】
また、このオゾン水のオゾン濃度が０．１ｐｐｍから３０ｐｐｍの範囲の場合に、最適な効果を有する。
【００１９】
本発明の半導体装置は、Ｓｉ及びＳｉ化合物のＳｉがドナーとして作用することによるキャリア蓄積が無く、表面モフォロジーが悪化しないので、キャリアの蓄積及び表面モフォロジーの悪化による特性劣化が無い。
【００２０】
さらに、本発明の化合物半導体基板又は半導体装置は、Ｓｉ及びＳｉ化合物が酸化されることで電気的に不活性化されて実質的なキャリヤの蓄積がなく、かつ、表面のヘイズが１０ｐｐｍ以下であり、キャリアの蓄積及び表面モフォロジーの悪化による特性劣化が無い。
【００２１】
【発明の実施の形態】
以下、本発明に記載の表面処理方法に係る実施の形態を詳細に説明する。
本発明による一実施形態においては、化合物半導体基板として、ＧａＡｓ半導体から成るアンドープ半絶縁性基板又はこの基板表面に単結晶膜である、ＧａＡｓ化合物のエピタキシャル層を成長させた下地膜を基板として用いる。
【００２２】
上記基板上に、ＭＯＣＶＤ法を用いたエピタキシャル成長によって、単結晶膜である、ＧａＡｓ化合物から成るエピタキシャル層を形成する直前に、オゾン水による酸化処理を行う。
【００２３】
このオゾン水は、オゾンガスを超純水中に０．１ｐｐｍから３０ｐｐｍの濃度の範囲のいずれかの濃度で溶存させてある。
【００２４】
上記基板または下地膜の表面に、このオゾン水を均一に一定時間供給した後、スピンドライ法又は不活性ガスによるブロードライ法によって乾燥する。
【００２５】
つぎに、上記表面処理の終了した基板をＭＯＣＶＤ装置に装填し、一つ又はさらに多数の単結晶膜である、ＧａＡｓ化合物から成るエピタキシャル層を形成する。
【００２６】
つぎに、本発明の表面処理方法の実施の形態の作用について説明する。
このオゾン水による酸化処理では、ＵＶオゾン法よりも高濃度のオゾンを基板表面に供給することができる。また、オゾン水が基板表面の微少な凹部にも速やかに浸入するため、短時間に基板表面に存在するＳｉ及びＳｉ化合物の酸化処理を行なうことができる。これにより、Ｓｉがドナーとして作用することによるキャリアの蓄積が無くなり、かつ、基板表面の凹部以外の部分の著しい酸化を招くことがないので表面モフォロジーが悪化しない。さらに、表面に強固な酸化膜が形成されるため、この酸化膜の保護作用により、この処理以後の製造工程による基板表面の酸化膜の増加も防ぐことが出来る。
【００２７】
さらに、この方法は、基板又はこの基板上に一つ以上の単結晶膜を形成した下地膜の表面に、超純水にオゾンを溶存させたオゾン水を、均一に、一定時間供給した後、この基板をスピンドライ法、または不活性ガスによるブロードライ法によって乾燥し、ＭＯＣＶＤ装置に装填するだけであり、また、オゾン水は自然に分解するため、従来のようなＳｉの汚染を回避するための処理装置やエッチングガスの供給ラインなどが不要であるから、半導体製造装置の構成が複雑化することがなく、また、基板の表面または下地膜の表面が汚染することがない。
【００２８】
さらに、このオゾン水のオゾン濃度が、０．１ｐｐｍから３０ｐｐｍの濃度範囲にあると、もっとも最適にＳｉ及びＳｉ化合物を酸化することができて好ましい。すなわち、オゾン水中のオゾン濃度が０．１ｐｐｍ未満では、オゾンの酸化作用が弱く、Ｓｉ及びＳｉ化合物を酸化することが困難である。また、オゾン濃度が３０ｐｐｍを越えると、溶存しきれないオゾンが気泡となって基板上に付着し、酸化が不均一となる。また、このオゾン水処理装置内のバルブやフィルターに気泡がたまり、装置機能に支障が生ずる可能性があり、好ましくない。
【００２９】
つぎに、本発明に係る半導体装置の実施の形態を図１（ａ）及び（ｂ）に基づき、実質的に同一又は対応する部材については同一符号を用いて説明する。
図１（ａ）は、化合物半導体基板の表面に化合物単結晶膜又はさらに多数の単結晶膜を形成した構造を有する本発明の半導体装置の構造模式図である。１は半導体アンドープ半絶縁性ＧａＡｓ基板であり、２はこのＧａＡｓ基板１の表面を本発明による表面処理方法で処理した表面処理層を表している。この表面処理層２には、オゾン水によって酸化された、Ｓｉ及びＳｉ化合物５が存在しているが電気的に不活性な状態であるため、Ｓｉ及びＳｉ化合物がドナーとして作用することによるキャリアの蓄積がなく、リーク電流などの原因にならない。また、この表面処理層２の表面６は上記本発明の表面処理方法で処理しているので、表面モフォロジーが悪化しておらず、ほぼＧａＡｓ基板１と同等の平坦度を保っている。すなわち、単結晶膜の成長に有害な基板表面の凹凸が少ないので、この表面にエピタキシャル成長した単結晶膜３は結晶性が良く、単結晶膜３のキャリア移動度などの電気的特性が悪化することがない。また、凹凸が少ない基板表面にエピタキシャル成長した単結晶膜の表面は、表面モフォロジーが悪化しないので、単結晶膜３の表面も平坦度がよく、さらに多数のエピタキシャル層４を積層しても、これらのエピタキシャル層４のキャリア移動度などの電気的特性が悪化することがない。
【００３０】
したがって、基板表面を本発明のオゾン水による表面処理をしてから、次の化合物単結晶膜を形成する本発明の半導体装置は、Ｓｉ及びＳｉ化合物がドナーとして作用することによる実質的なキャリアの蓄積がなく、しかも、表面モフォロジーが良いので、キャリアの蓄積及び表面モフォロジーの悪化による特性劣化が無い。
なお、上記した実施の形態では、基板を表面処理する例について説明したが、必要に応じて、積層したエピタキシャル層を成長させる際に、本発明による表面処理を施しても同等の効果が得られる。
【００３１】
図１（ｂ）は、化合物半導体基板表面に形成した化合物単結晶膜である下地膜の表面に、化合物単結晶膜又はさらに多数の単結晶膜を形成した構造を有する本発明の半導体装置の構造模式図である。１は半導体アンドープ半絶縁性ＧａＡｓ基板であり、７はＧａＡｓ基板１の表面に形成した単結晶膜であり、ＧａＡｓ化合物のエピタキシャル成長層である下地膜である。２は下地膜７を本発明の表面処理方法で処理した表面処理層を表している。この表面処理層２には、オゾン水によって酸化された、Ｓｉ及びＳｉ化合物５が存在しているが電気的に不活性な状態であるため、Ｓｉ及びＳｉ化合物がドナーとして作用することによるキャリアの蓄積がなく、リーク電流などの原因にならない。また、この表面処理層２の表面６は上記本発明の表面処理方法で処理しているので、表面モフォロジーが悪化しておらず、ほぼＧａＡｓ基板１と同等の平坦度を保っている。すなわち、単結晶膜の成長に有害な、基板表面の凹凸が少ないので、この表面にエピタキシャル成長した単結晶膜３は結晶性が良く、単結晶膜３のキャリア移動度などの電気的特性が悪化することがない。また、凹凸が少ない基板表面にエピタキシャル成長した単結晶膜の表面は、表面モフォロジーが悪化しないので、単結晶膜３の表面も平坦度がよく、さらに多数のエピタキシャル層４を積層しても、これらのエピタキシャル層４のキャリア移動度などの電気的特性が悪化することがない。
【００３２】
したがって、本発明のオゾン水による表面処理をしてから、次の化合物単結晶膜を形成する本発明の半導体装置は、Ｓｉ及びＳｉ化合物がドナーとして作用することによる実質的なキャリアの蓄積がなく、しかも、表面モフォロジーが良いので、キャリアの蓄積及び表面モフォロジーの悪化による特性劣化が無い。
なお、上記した実施の形態では、下地膜を表面処理する例について説明したが、必要に応じて、積層したエピタキシャル層に次のエピタキシャル層を成長させる際に、本発明による表面処理を施しても同等の効果が得られる。
【００３３】
【実施例】
以下、本発明の表面処理方法の実施の効果を、従来の表面処理方法による実施例と比較しながら説明する。なお、以下で説明する本発明の実施例や従来の表面処理方法による比較例は、装置の状態や基板の表面または下地膜の表面の状態等が同じ状態で実施された。
【００３４】
（１）実施例１
本実施例１の半導体装置の製造工程を以下に示す。
最初に、化合物半導体基板の表面にオゾン水による表面処理を施した。基板は、ＧａＡｓ半導体から成るアンドープ半絶縁性基板を用い、オゾン水による表面処理は下記の条件Ａを用いた。ここで、処理時間とは基板表面にオゾン水を供給している時間である。
条件Ａ：オゾン水中の溶存オゾン濃度・・・１０ｐｐｍ
処理時間・・・１分
そして、この表面処理が終了後、アンドープ半絶縁性基板の上に、ＭＯＣＶＤ法を用いたエピタキシャル成長によって、不純物を含まない約５０００Åの厚さのＧａＡｓエピタキシャル層（以下、「ＧａＡｓバッファ層」という）を形成した。このＧａＡｓバッファ層の形成に用いた原料ガスは、ＴＭＧ（トリメチルガリウム）及びＡｓＨ3 である。また、この原料ガスを希釈するためのキャリアガスには、Ｈ2 ガスを用いた。
【００３５】
このＧａＡｓバッファ層の形成後、連続して、ＭＯＣＶＤ法を用いたエピタキシャル成長によって、ｎ型不純物をドープした約１５００Åの厚さのＧａＡｓエピタキシャル層（以下、「ｎ−ＧａＡｓ層」という）を形成した。この不純物濃度は、約３×１０17ｃｍ-3である。このｎ−ＧａＡｓ層の形成には、原料ガス及び希釈するためのキャリアガスに、ＧａＡｓバッファ層を形成する場合と同じガスを用い、ドーパントガスとしては、Ｓｉ2 Ｈ6 （ジシラン）を用いた。
【００３６】
（２）実施例２
本実施例２の半導体装置の製造工程を以下に示す。
本実施例２の製造条件は、表面処理の処理条件を除いて、実施例１と同じである。すなわち、本実施例では表面処理に下記の条件Ｂを用いた。この条件Ｂでは、オゾン水中の溶存オゾン濃度が条件Ａと同じで、処理時間は条件Ａの５倍となっている。
条件Ｂ：オゾン水中の溶存オゾン濃度・・・１０ｐｐｍ
処理時間・・・５分
【００３７】
（３）実施例１及び実施例２の比較
上述した二つの実施例１及び２によって製造された二つの半導体装置について、Ｓｉ（Ｓｉ化合物に含まれるＳｉも含む）の濃度と酸素濃度をＳＩＭＳ(Secondary Ion Mass Spectroscopy) で分析すると共に、キャリア濃度をＣＶ法(Capacitance Voltage Method)によって評価した。
【００３８】
図２及び図３は、それぞれ実施例１及び２におけるＳｉ濃度と酸素濃度の分析結果とキャリア濃度の評価結果を示す特性図である。これらの図において、横軸は、半導体装置の表面（ｎ−ＧａＡｓ層の表面）からの深さ（Å）を示し、左側の縦軸は、Ｓｉ濃度と酸素濃度（ａｔｏｍｓ／ｃｍ3 ）を示し、右側の縦軸は、キャリア濃度（個／ｃｍ3 ）を示す。また、特性曲線Ｃ１１及びＣ２１はそれぞれ実施例１及び２のＳｉ濃度の分析結果、Ｃ１２及びＣ２２はそれぞれ実施例１及び２の酸素濃度の分析結果を示し、特性曲線Ｃ１３及びＣ２３はそれぞれ実施例１及び２のキャリア濃度の評価結果（ＣＶプロファイル）を示す。
【００３９】
図２及び図３に示すように、ＳＩＭＳ測定結果から、アンドープ半絶縁性基板とＧａＡｓバッファ層との界面に、Ｓｉ及びＳｉ化合物が多く存在しており、同時に酸素も多く存在していることがわかる。一方、ＣＶ測定結果から、界面にキャリアの蓄積が無いことがわかる。これによって基板上に存在していたＳｉ及びＳｉ化合物がオゾン水によって酸化され、電気的に不活性化されていることがわかる。
また、実施例１（図２）と実施例２（図３）の酸素濃度分布の比較から、オゾン水による処理時間を増やしても酸化膜の厚さがほとんど増加しないことがわかる。
【００４０】
（４）比較例１
本比較例１の半導体装置の製造工程は、Ｓｉがドナーとして作用することによるキャリアの蓄積を防止するための表面処理方法を除いて、実施例１及び２と同じである。
すなわち、本比較例１では、Ｓｉがドナーとして作用することによるキャリアの蓄積を防止するための表面処理方法として、前述した従来の第三の方法（ＵＶオゾン処理法）を用いた。
この場合、処理条件としては、次の条件Ｃを用いた。
条件Ｃ：ＵＶオゾン処理時間・・・２０分
【００４１】
（５）比較例２
本比較例２の半導体装置の製造工程は、Ｓｉがドナーとして作用することによるキャリアの蓄積を防止するための表面処理方法を除いて、比較例１と同じである。
この場合、処理条件としては、次の条件Ｄを用いた。
条件Ｄ：ＵＶオゾン処理時間・・・１０分
【００４２】
（６）比較例３
比較例３の半導体装置の製造工程は、Ｓｉがドナーとして作用することによるキャリアの蓄積を防止するための表面処理方法を除いて、実施例１及び２と同じである。
すなわち、本比較例３では、オゾンによる基板表面のＳｉ又はＳｉ化合物の不活性化の効果を確認するため、表面処理をなにも施さない基板を用いた。
【００４３】
（７）比較例１から３と、実施例１から２との比較
比較例１から３におけるＳｉ濃度、酸素濃度、及びキャリア濃度を、実施例１から２と同じ方法で分析、評価した。比較例１から３及び実施例１から２の表面モフォロジーを、レーザ光散乱を利用して測定した。
【００４４】
図４から図６は、比較例１から３におけるＳｉ濃度と酸素濃度の分析結果と、キャリア濃度の評価結果を示す特性図である。図において、特性曲線Ｃ３１、Ｃ４１及びＣ５１はそれぞれ比較例３から５のＳｉ濃度の分析結果を示し、特性曲線Ｃ３２、Ｃ４２及びＣ５２はそれぞれ比較例３から５の酸素濃度の分析結果を示し、特性曲線Ｃ３３、Ｃ４３及びＣ５３はそれぞれ比較例３から５のキャリア濃度の評価結果を示す。
【００４５】
図４に示すように、比較例１では、アンドープ半絶縁性基板とＧａＡｓバッファ層との界面に、実施例１から２と同様にＳｉ及びＳｉ化合物が多く存在し、酸素も多く存在している。また、界面にキャリアの蓄積が見られない。これによりＳｉは酸化され不活性化されていることがわかる。
【００４６】
図５に示すように、比較例２ではアンドープ半絶縁性基板とＧａＡｓバッファ層との界面に、Ｓｉ及びＳｉ化合物が比較例１と同様に多く存在している。しかしながら、この場合には、ＣＶ測定において若干のキャリアの蓄積が見られる。これは、比較例１に比べ処理時間が短いため、Ｓｉ及びＳｉ化合物が十分に酸化されていないためである。
【００４７】
図６に示すように、比較例３ではアンドープ半絶縁性基板とＧａＡｓバッファ層との界面にＳｉ及びＳｉ化合物が実施例１から２と同様に多く存在している。しかし、この場合は酸素がほとんど存在していない。さらに、ＣＶ測定においてキャリアの蓄積が見られる。したがって、実施例１から２及び比較例１から２と、比較例３との比較から、Ｓｉがドナーとして作用することによるキャリア蓄積の防止に、オゾンによる酸化処理が有効であることがわかる。
【００４８】
しかしながら、比較例１から２では、表面処理方法として、ＵＶオゾン処理法が用いられている。そのため、実施例１から２に比較して、図４及び図５に示すように界面の酸素濃度が非常に高くなっている。
【００４９】
また、比較例１から２では、表面モフォロジーが悪化している。図７は、実施例１から２と比較例１から３におけるヘイズ（ｐｐｍ）の測定結果を示す図である。このヘイズの測定にはテンコール社の商品名「Surfscan6200」を使用した。図７に示すように、比較例１から２では半導体装置の表面にヘイズが多く、半導体装置の表面モフォロジーが悪化している。これは、前述のようにＵＶオゾン処理では、基板表面の酸化膜が著しく厚くなるためである。この値が５０ｐｐｍ以下、さらに好ましくは１０ｐｐｍ以下であると表面の光沢が保たれ、高い商品価値を発揮する。これに対し、実施例１から２ではヘイズが多くなく、本発明の表面処理方法によれば、表面モフォロジーが悪化しないことがわかる。
【００５０】
以上、本発明の実施形態について詳細に説明したが、本発明は上述したような実施の形態に限定されるものではない。
上述した実施形態においては、化合物半導体基板として、ＧａＡｓ半導体から成るアンドープ半絶縁性基板を用いる場合について説明したが、これに限らず、ＧａＡｓ化合物以外の化合物から成る半導体、たとえばＩｎＰ化合物半導体、ＣｄＴｅ化合物半導体から成る基板に対して、本発明による表面処理方法を適用するようにしてもよいことは明らかである。
【００５１】
また、上述した実施形態においては、下地膜として、ＧａＡｓ化合物から成るエピタキシャル層を用いる場合について説明したが、ＧａＡｓ化合物以外の化合物から成る半導体、例えばＩｎＰ化合物半導体、ＣｄＴｅ化合物半導体から成るエピタキシャル層に対して、本発明による表面処理方法を適用するようにしてもよいことは明らかである。
【００５２】
さらにまた、上述した実施形態においては、基板または下地膜の表面に形成されるエピタキシャル層として、ＧａＡｓ化合物から成るエピタキシャル層を用いる場合について説明したが、ＧａＡｓ化合物以外の化合物から成る半導体、たとえばＩｎＰ化合物半導体、ＣｄＴｅ化合物半導体から成るエピタキシャル層を用いるようにしてもよい。
【００５３】
さらにまた、本発明は、ＭＥＳＦＥＴ、ＨＥＭＴ以外の半導体装置にも適用することができると共に、その要旨を逸脱しない範囲で種々に変形実施可能なことは勿論である。
【００５４】
【発明の効果】
以上の説明から理解されるように、本発明表面処理方法によれば、基板又は下地膜とエピタキシャル層の界面、又はエピタキシャル層とエピタキシャル層の界面に存在するＳｉ及びＳｉ化合物のＳｉがドナーとして作用することによるキャリア蓄積を防止でき、表面モフォロジーが悪化することなく、しかも、半導体製造装置の構成も複雑化せず、かつ、基板の表面または下地膜の表面が汚染することも無い。
【００５５】
さらに、本発明の半導体装置及び化合物半導体基板によれば、基板または下地膜の表面或いは一つ以上の単結晶膜の表面に存在するＳｉ及びＳｉ化合物が、本発明の表面処理方法で不活性化されているので、Ｓｉがドナーとして作用することによるキャリアの蓄積が無く、かつ、表面モフォロジーが悪化しないので、キャリア蓄積及び表面モフォロジーの悪化による特性劣化のない半導体装置及び化合物半導体基板を提供することができる。
【図面の簡単な説明】
【図１】本発明による半導体装置の構成模式断面図であり、（ａ）は化合物半導体基板を用いて形成したもの、（ｂ）はＧａＡｓ化合物のエピタキシャル層を成長させた下地膜を用いて形成したものを示す。
【図２】本発明による表面処理方法の実施例１におけるＳｉ濃度と酸素濃度の分析結果とキャリア濃度の評価結果を示す特性図である。
【図３】本発明による表面処理方法の実施例２におけるＳｉ濃度と酸素濃度の分析結果とキャリア濃度の評価結果を示す特性図である。
【図４】表面処理方法の比較例１におけるＳｉ濃度と酸素濃度の分析結果とキャリア濃度の評価結果を示す特性図である。
【図５】表面処理方法の比較例２におけるＳｉ濃度と酸素濃度の分析結果とキャリア濃度の評価結果を示す特性図である。
【図６】表面処理方法の比較例３におけるＳｉ濃度と酸素濃度の分析結果とキャリア濃度の評価結果を示す特性図である。
【図７】本発明の実施例１から２と比較例１から３におけるヘイズの測定結果を示す図である。
【符号の説明】
１ ＧａＡｓ半導体アンドープ半絶縁性基板
２ 表面処理層
３ ＧａＡｓ化合物から成るエピタキシャル層
４ さらに多数のエピタキシャル層
５ 電気的に不活性な状態のＳｉ及びＳｉ化合物
６ エピタキシャル層に付着する表面
７ ＧａＡｓ化合物エピタキシャル層を成長した下地膜
Ｃ１１ 実施例１のＳｉ濃度の分析結果
Ｃ１２ 実施例１の酸素濃度の分析結果
Ｃ１３ 実施例１のキャリア濃度の評価結果
Ｃ２１ 実施例２のＳｉ濃度の分析結果
Ｃ２２ 実施例２の酸素濃度の分析結果
Ｃ２３ 実施例２のキャリア濃度の評価結果
Ｃ３１ 比較例３のＳｉ濃度の分析結果
Ｃ３２ 比較例３の酸素濃度の分析結果
Ｃ３３ 比較例３のキャリア濃度の評価結果
Ｃ４１ 比較例４のＳｉ濃度の分析結果
Ｃ４２ 比較例４の酸素濃度の分析結果
Ｃ４３ 比較例４のキャリア濃度の評価結果
Ｃ５１ 比較例５のＳｉ濃度の分析結果
Ｃ５２ 比較例５の酸素濃度の分析結果
Ｃ５３ 比較例５のキャリア濃度の評価結果
ＵＶ 紫外線
Claims (3)
- 一層以上の化合物単結晶膜をエピタキシャル成長させる化合物半導体基板の表面に対して又は化合物単結晶膜からなる下地膜の上に一層以上の化合物単結晶膜をさらにエピタキシャル成長させる化合物半導体基板の該化合物半導体基板上に形成した化合物単結晶膜からなる下地膜の表面に対して、その後エピタキシャル成長させる化合物単結晶膜の最表面のヘイズが１０ｐｐｍ以下の平坦度となるように、濃度が０．１ｐｐｍから３０ｐｐｍのオゾンを純水中に溶存させたオゾン水を５分以内の一定時間供給して酸化処理を行い、
該酸化処理により上記化合物半導体基板の表面又は上記化合物単結晶膜からなる下地膜の表面に存在するＳｉまたはＳｉ化合物を電気的に不活性化すると共に、該化合物半導体基板の表面又は該化合物単結晶膜からなる下地膜の表面に酸化膜を形成し、
スピンドライ法又はブロードライ法により乾燥することを特徴とする化合物半導体基板又は化合物半導体基板上の化合物単結晶膜からなる下地膜の表面処理方法。 - 請求項１に記載された表面処理方法で処理した、化合物半導体基板又は化合物単結晶膜からなる下地膜をその上に形成した化合物半導体基板の、上記表面処理で形成された酸化膜の上に、一層以上のエピタキシャル成長膜でなる化合物単結晶膜が形成されており、上記表面処理により上記化合物半導体基板の表面又は上記化合物単結晶膜からなる下地膜の表面に存在するＳｉまたはＳｉ化合物が電気的に不活性化されており、上記エピタキシャル成長膜で成る化合物単結晶膜の最表面のヘイズが１０ｐｐｍ以下の平坦度となっていることを特徴とする化合物単結晶膜を有する化合物半導体基板。
- 請求項２に記載の化合物単結晶膜を有する化合物半導体基板を用いたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37560899A JP4110220B2 (ja) | 1999-12-28 | 1999-12-28 | 化合物半導体基板又は下地膜の表面処理方法、化合物単結晶膜を有する化合物半導体基板及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37560899A JP4110220B2 (ja) | 1999-12-28 | 1999-12-28 | 化合物半導体基板又は下地膜の表面処理方法、化合物単結晶膜を有する化合物半導体基板及び半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005278832A Division JP2006128651A (ja) | 2005-09-26 | 2005-09-26 | 半導体装置及び半導体基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001189278A JP2001189278A (ja) | 2001-07-10 |
| JP4110220B2 true JP4110220B2 (ja) | 2008-07-02 |
Family
ID=18505786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP37560899A Expired - Lifetime JP4110220B2 (ja) | 1999-12-28 | 1999-12-28 | 化合物半導体基板又は下地膜の表面処理方法、化合物単結晶膜を有する化合物半導体基板及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4110220B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060130206A (ko) * | 2004-03-19 | 2006-12-18 | 닛코킨조쿠 가부시키가이샤 | 화합물 반도체 기판 |
| JP2007005472A (ja) | 2005-06-22 | 2007-01-11 | Sumitomo Electric Ind Ltd | 基板の表面処理方法およびｉｉｉ−ｖ族化合物半導体の製造方法 |
| JP4697272B2 (ja) * | 2008-07-18 | 2011-06-08 | 住友電気工業株式会社 | Ｉｉｉ−ｖ族化合物半導体基板の製造方法およびエピタキシャルウエハの製造方法 |
-
1999
- 1999-12-28 JP JP37560899A patent/JP4110220B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001189278A (ja) | 2001-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060156970A1 (en) | Methods for in-situ cleaning of semiconductor substrates and methods of semiconductor device fabrication employing the same | |
| EP0531621A2 (en) | Process for formation of delta-doped quantum well field effect transistor | |
| Lee et al. | Surface chemical treatment for the cleaning of AlN and GaN surfaces | |
| US5275687A (en) | Process for removing surface contaminants from III-V semiconductors | |
| JP4110220B2 (ja) | 化合物半導体基板又は下地膜の表面処理方法、化合物単結晶膜を有する化合物半導体基板及び半導体装置 | |
| JP2001053011A (ja) | 化合物半導体ウエーハ及びこれを用いた半導体デバイス | |
| JP2006128651A (ja) | 半導体装置及び半導体基板 | |
| JPH09320967A (ja) | 化合物半導体ウェハの製造方法 | |
| JP2006148160A (ja) | 表面処理方法および半導体装置 | |
| JP4186489B2 (ja) | 清浄処理方法および半導体装置の製造方法 | |
| KR910009409B1 (ko) | 분자선 에피택시에 사용되는 화합물 반도체 기판의 열에칭처리방법과 그 처리방법 | |
| JP2000124138A (ja) | 表面処理方法および半導体装置 | |
| JPH1079363A (ja) | 化合物半導体ウエハの表面処理方法 | |
| US5248376A (en) | Process for thermal-etching treatment of compound semiconductor substrate used in molecular beam epitaxy and apparatus for performing same | |
| Izumi et al. | Study on the accumulated impurities at the epilayer/substrate interface and their influence on the leakage current of metal-semiconductor-field effect transistors | |
| JPH09205254A (ja) | 半導体装置の製造方法および半導体製造装置並びに半導体レーザの製造方法 | |
| JP3211227B2 (ja) | ＧａＡｓ層の表面安定化方法、ＧａＡｓ半導体装置の製造方法および半導体層の形成方法 | |
| US7288423B2 (en) | In-situ mask removal in selective area epitaxy using metal organic chemical vapor deposition | |
| JP2608448B2 (ja) | ＧａＡｓ基板の処理方法 | |
| JPH06101454B2 (ja) | 化合物半導体の気相エツチング方法 | |
| JPH08325100A (ja) | 化合物半導体基板の前処理方法 | |
| JPH06151304A (ja) | 化合物半導体ウェーハ | |
| JP3077876B2 (ja) | Ｉｉｉ−ｖ族化合物半導体の表面処理方法 | |
| JP2897107B2 (ja) | 結晶成長方法 | |
| JPH05139881A (ja) | 分子線エピタキシヤル成長法およびその装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041004 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050708 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050726 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050926 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050929 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070313 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070512 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070528 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070903 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080107 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080205 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080305 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080305 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080305 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4110220 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140418 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |