JP2001189278A - 表面処理方法及び半導体装置 - Google Patents
表面処理方法及び半導体装置Info
- Publication number
- JP2001189278A JP2001189278A JP37560899A JP37560899A JP2001189278A JP 2001189278 A JP2001189278 A JP 2001189278A JP 37560899 A JP37560899 A JP 37560899A JP 37560899 A JP37560899 A JP 37560899A JP 2001189278 A JP2001189278 A JP 2001189278A
- Authority
- JP
- Japan
- Prior art keywords
- compound
- substrate
- single crystal
- surface treatment
- ozone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
リアの蓄積及び表面モフォロジーの悪化による特性劣化
のない半導体装置を提供する。 【解決手段】 GaAs基板1又はこのGaAs基板上
に形成した第一のGaAsエピタキシャル下地膜7と、
この基板1又は下地膜7に形成した第二の又はさらに多
数のGaAsエピタキシャル層3及び4を有する半導体
装置であって、基板1又は下地膜7の表面に存在するS
i及びSi化合物5を、オゾン水で表面処理した後に、
第二の又はさらに多数のGaAsエピタキシャル層3及
び4を成長させて半導体装置を製造する。
Description
又はこの基板上に形成した一つ以上の化合物単結晶膜の
表面に、MOCVD法又は他のエピタキシャル成長によ
って化合物の単結晶膜を形成する際に、基板または下地
膜の表面に存在するSi及びSi化合物によるキャリア
の蓄積を防止する表面処理方法及びこの方法により製造
される半導体装置に関する。
tor Field Effect Transistor )やHEMT(High Ele
ctron Mobility Transistor )などの半導体装置におい
ては、半導体として、例えばGa(ガリウム)及びAs
(ひ素)を含むGaAs半導体などの化合物半導体が広
く用いられている。
半導体装置は、化合物半導体から成る基板と、この基板
上に順次重なるように成膜された一つ以上の単結晶膜
と、から構成されている。上記単結晶膜は、MOCVD
(Metal Organic Chemical Vapor Deposition )法など
のエピタキシャル成長法によって作られ、この方法で作
られた単結晶膜をエピタキシャル層という。
常、基板とエピタキシャル層との界面や2つの隣接する
再成長エピタキシャル層の界面に、Si(シリコン)及
びSi化合物が存在する。Si及びSi化合物が存在す
ると、この界面においてSiがドナーとして作用し、キ
ャリアの蓄積が発生する。このようなキャリアの蓄積が
発生すると、リーク電流などの原因になり、半導体装置
の特性が劣化してしまう。このため、上述したような半
導体装置においては、Siがドナーとして作用すること
によるキャリアの蓄積を防止する必要がある。従来か
ら、Siによるキャリアの蓄積を防止するために、エピ
タキシャル成長を行う直前に、化合物半導体基板又はこ
の基板上に形成した一つ以上の化合物単結晶膜の表面に
所定の表面処理を施す方法が採用されている。
法としては、従来、例えば次のような4つの方法があ
る。先ず、第一の方法は、酸またはアルカリを用いたウ
ェットエッチング処理により、基板又は下地膜の表面に
存在するSi又はSi化合物を除去する方法である(文
献「Journal of Crystal Grow
th」91(1988),pp632−638 H.K
anber et al.参照)。また、第二の方法と
しては、特開平5−175150号公報に開示されてい
るように、ハロゲン系ガスを用いたガスエッチング処理
によって、基板の表面または下地膜の表面に存在するS
i及びSi化合物を除去する方法である。さらに、第三
の方法は、特開平9−320967号公報及び文献「J
ournal of Crystal Growth」
133(1993),pp123−131 S.Izu
miに記載されているように、UV(紫外線)オゾン処
理によって基板の表面又は下地膜の表面に酸化膜を形成
することにより、Si及びSi化合物を安定な酸化物と
し、これらが界面に取り込まれたとしても電気的に不活
性にする方法である。これに対して、第四の方法は、メ
トキシ基を含む有機金属によって基板の表面又は下地膜
の表面に酸素を供給することにより、第三の方法と類似
した効果により、界面に取り込まれたSi及びSi化合
物を酸化させて電気的に不活性化する方法である(特開
平10−12553号公報参照)。
た表面処理方法においては、いずれも以下のような解決
すべき課題がある。先ず、上記第一の方法では、基板又
は下地膜の表面に存在するSi及びSi化合物を除去す
ることは可能であるが、ウェットエッチングにより処理
後の表面が荒れてしまって表面モフォロジーが悪化す
る。また、エッチングに使用する薬液が表面に残留し、
基板又は下地膜表面が汚染されてしまう。また、処理装
置の構成部品及び薬液中のSi分からの再汚染の問題が
あり、この汚染を回避するためには、処理装置及び薬液
供給ラインにSi分を除去する装置を設置する必要があ
る。さらにまた、装置の構成部品にガラスやシリコンゴ
ム等のSiを含む部品を使用することができないため、
処理装置が複雑な構成となり、コストが高くなってしま
う。
ハロゲン系ガスなどの導入によって、基板の表面又は下
地膜の表面が汚染されてしまう。また、この方法では、
ガスエッチング処理によって、基板の表面又は下地膜の
表面が荒れるので、基板の表面又は下地膜の表面に形成
されるエピタキシャル層の表面モフォロジーが悪化して
しまう。さらに、この方法では、ガスエッチング処理用
のガスを供給するラインを新たに設置しなければならな
いため、半導体製造装置の構成が複雑になってしまう。
的簡易であり、かつ、オゾンは自然分解するため特殊な
除害設備を必要としないが、UVによるオゾンは、基板
上に存在する酸素をUVによりオゾン化させて発生させ
るため、オゾン濃度が低く、また、Si及びSi化合物
の不活性化に最適なオゾン量を維持するための酸素量の
制御が難しい。また、この方法では、オゾンが、基板表
面の微少な凹部に進入し難く、基板表面の微少な凹部に
存在するSi及びSi化合物が酸化され難いといった問
題があり、凹部のSi及びSi化合物を完全に酸化する
ために処理時間を長くすると、凹部以外の部分の酸化が
著しく進行してしまう。このため、その上に成長させた
エピタキシャル層の表面モフォロジーが悪化してしま
う。
様に、表面処理用(不活性化用)の有機金属ガスなどに
よって、基板の表面又は下地膜の表面が汚染されてしま
う。また、この方法では、第二の方法と同様に、表面処
理用のガスを供給するためのラインを新たに設置しなけ
ればならないため、半導体製造装置の構成が複雑になっ
てしまう。
すべき課題が残されている。従って、この発明は、上記
の点にかんがみ、基板又は下地膜とエピタキシャル層の
界面、又はエピタキシャル層と再成長エピタキシャル層
の界面に存在するSi及びSi化合物のSiがドナーと
して作用することによるキャリア蓄積を防止することが
できると共に、表面モフォロジーが悪化することなく、
半導体製造装置の構成を複雑化せずに、かつ、基板の表
面又は下地膜の表面が汚染することが無い表面処理方
法、およびこの表面処理方法を使用して、キャリア蓄積
及び表面モフォロジーの悪化による特性劣化のない半導
体装置を提供することを目的とする。
に、本発明の表面処理方法は、化合物半導体基板又はこ
の基板上に形成した一つ以上の化合物単結晶膜の表面
に、次の化合物単結晶膜を形成する際に、化合物半導体
基板表面又はこの基板上に形成した一つ以上の化合物単
結晶膜の表面に存在するSi及びSi化合物を、超純水
中にオゾンを溶存させたオゾン水によって酸化し、電気
的に不活性化することを特徴とする。
体基板表面又はこの基板上に形成した一つ以上の化合物
単結晶膜の表面に、次の化合物単結晶膜を形成する際
に、化合物単結晶膜又はさらに多数の化合物単結晶膜の
形成前に、化合物半導体基板表面又はこの基板上に形成
した一つ以上の化合物単結晶膜の表面に存在するSiま
たはSi化合物を、純水中にオゾンを溶存させたオゾン
水によって電気的に不活性化し、かつ、この表面のヘイ
ズが50ppm以下であることを特徴とする。
オゾン濃度を0.1ppmから30ppmに設定するこ
とを特徴とする。
導体基板上に形成した一つ以上の化合物単結晶膜を有す
る半導体装置であって、化合物半導体基板又はこの基板
上に形成した一つ以上の化合物単結晶膜の表面に存在す
るSi及びSi化合物を、上記の表面処理方法によって
処理した後に、次の化合物単結晶膜を形成したことを特
徴とする。
導体装置は、化合物半導体基板又はこの基板上に形成し
た一つ以上の化合物単結晶膜の表面又は界面において、
Si及びSi化合物が酸化されることで電気的に不活性
化されて実質的なキャリヤの蓄積がなく、かつ、表面の
ヘイズが50ppm以下であることを特徴とする。
はこの基板上に形成した一つ以上の化合物単結晶膜の表
面に存在するSi及びSi化合物が、オゾン水の酸化作
用によって電気的に不活性なSi酸化物に変化する。こ
れにより、基板とエピタキシャル層の界面、またはエピ
タキシャル層とエピタキシャル層の界面におけるキャリ
アの蓄積を防止することができる。
フォロジーを悪化させることがなく、表面処理後の基板
表面またはこの基板上に形成した一つ以上の化合物単結
晶膜の表面はヘイズ50ppm以下の平坦度を保持す
る。
ppmから30ppmの範囲の場合に、最適な効果を有
する。
物のSiがドナーとして作用することによるキャリア蓄
積が無く、表面モフォロジーが悪化しないので、キャリ
アの蓄積及び表面モフォロジーの悪化による特性劣化が
無い。
導体装置は、Si及びSi化合物が酸化されることで電
気的に不活性化されて実質的なキャリヤの蓄積がなく、
かつ、表面のヘイズが50ppm以下であり、キャリア
の蓄積及び表面モフォロジーの悪化による特性劣化が無
い。
及び請求項3に記載の表面処理方法に係る実施の形態を
詳細に説明する。本発明による一実施形態においては、
化合物半導体基板として、GaAs半導体から成るアン
ドープ半絶縁性基板又はこの基板表面に単結晶膜であ
る、GaAs化合物のエピタキシャル層を成長させた下
地膜を基板として用いる。
タキシャル成長によって、単結晶膜である、GaAs化
合物から成るエピタキシャル層を形成する直前に、オゾ
ン水による酸化処理を行う。
0.1ppmから30ppmの濃度の範囲のいずれかの
濃度で溶存させてある。
ン水を均一に一定時間供給した後、スピンドライ法又は
不活性ガスによるブロードライ法によって乾燥する。
OCVD装置に装填し、一つ又はさらに多数の単結晶膜
である、GaAs化合物から成るエピタキシャル層を形
成する。
及び請求項3の表面処理方法の実施の形態の作用につい
て説明する。このオゾン水による酸化処理では、UVオ
ゾン法よりも高濃度のオゾンを基板表面に供給すること
ができる。また、オゾン水が基板表面の微少な凹部にも
速やかに浸入するため、短時間に基板表面に存在するS
i及びSi化合物の酸化処理を行なうことができる。こ
れにより、Siがドナーとして作用することによるキャ
リアの蓄積が無くなり、かつ、基板表面の凹部以外の部
分の著しい酸化を招くことがないので表面モフォロジー
が悪化しない。さらに、表面に強固な酸化膜が形成され
るため、この酸化膜の保護作用により、この処理以後の
製造工程による基板表面の酸化膜の増加も防ぐことが出
来る。
に一つ以上の単結晶膜を形成した下地膜の表面に、超純
水にオゾンを溶存させたオゾン水を、均一に、一定時間
供給した後、この基板をスピンドライ法、または不活性
ガスによるブロードライ法によって乾燥し、MOCVD
装置に装填するだけであり、また、オゾン水は自然に分
解するため、従来のようなSiの汚染を回避するための
処理装置やエッチングガスの供給ラインなどが不要であ
るから、半導体製造装置の構成が複雑化することがな
く、また、基板の表面または下地膜の表面が汚染するこ
とがない。
0.1ppmから30ppmの濃度範囲にあると、もっ
とも最適にSi及びSi化合物を酸化することができて
好ましい。すなわち、オゾン水中のオゾン濃度が0.1
ppm未満では、オゾンの酸化作用が弱く、Si及びS
i化合物を酸化することが困難である。また、オゾン濃
度が30ppmを越えると、溶存しきれないオゾンが気
泡となって基板上に付着し、酸化が不均一となる。ま
た、このオゾン水処理装置内のバルブやフィルターに気
泡がたまり、装置機能に支障が生ずる可能性があり、好
ましくない。
係る半導体装置の実施の形態を図1(a)及び(b)に
基づき、実質的に同一又は対応する部材については同一
符号を用いて説明する。図1(a)は、化合物半導体基
板の表面に化合物単結晶膜又はさらに多数の単結晶膜を
形成した構造を有する本発明の半導体装置の構造模式図
である。1は半導体アンドープ半絶縁性GaAs基板で
あり、2はこのGaAs基板1の表面を本発明による請
求項1、請求項2及び請求項3記載の表面処理方法で処
理した表面処理層を表している。この表面処理層2に
は、オゾン水によって酸化された、Si及びSi化合物
5が存在しているが電気的に不活性な状態であるため、
Si及びSi化合物がドナーとして作用することによる
キャリアの蓄積がなく、リーク電流などの原因にならな
い。また、この表面処理層2の表面6は上記本発明の表
面処理方法で処理しているので、表面モフォロジーが悪
化しておらず、ほぼGaAs基板1と同等の平坦度を保
っている。すなわち、単結晶膜の成長に有害な基板表面
の凹凸が少ないので、この表面にエピタキシャル成長し
た単結晶膜3は結晶性が良く、単結晶膜3のキャリア移
動度などの電気的特性が悪化することがない。また、凹
凸が少ない基板表面にエピタキシャル成長した単結晶膜
の表面は、表面モフォロジーが悪化しないので、単結晶
膜3の表面も平坦度がよく、さらに多数のエピタキシャ
ル層4を積層しても、これらのエピタキシャル層4のキ
ャリア移動度などの電気的特性が悪化することがない。
による表面処理をしてから、次の化合物単結晶膜を形成
する本発明の半導体装置は、Si及びSi化合物がドナ
ーとして作用することによる実質的なキャリアの蓄積が
なく、しかも、表面モフォロジーが良いので、キャリア
の蓄積及び表面モフォロジーの悪化による特性劣化が無
い。なお、上記した実施の形態では、基板を表面処理す
る例について説明したが、必要に応じて、積層したエピ
タキシャル層を成長させる際に、本発明による表面処理
を施しても同等の効果が得られる。
成した化合物単結晶膜である下地膜の表面に、化合物単
結晶膜又はさらに多数の単結晶膜を形成した構造を有す
る本発明の半導体装置の構造模式図である。1は半導体
アンドープ半絶縁性GaAs基板であり、7はGaAs
基板1の表面に形成した単結晶膜であり、GaAs化合
物のエピタキシャル成長層である下地膜である。2は下
地膜7を本発明による請求項1及び請求項2記載の表面
処理方法で処理した表面処理層を表している。この表面
処理層2には、オゾン水によって酸化された、Si及び
Si化合物5が存在しているが電気的に不活性な状態で
あるため、Si及びSi化合物がドナーとして作用する
ことによるキャリアの蓄積がなく、リーク電流などの原
因にならない。また、この表面処理層2の表面6は上記
本発明の表面処理方法で処理しているので、表面モフォ
ロジーが悪化しておらず、ほぼGaAs基板1と同等の
平坦度を保っている。すなわち、単結晶膜の成長に有害
な、基板表面の凹凸が少ないので、この表面にエピタキ
シャル成長した単結晶膜3は結晶性が良く、単結晶膜3
のキャリア移動度などの電気的特性が悪化することがな
い。また、凹凸が少ない基板表面にエピタキシャル成長
した単結晶膜の表面は、表面モフォロジーが悪化しない
ので、単結晶膜3の表面も平坦度がよく、さらに多数の
エピタキシャル層4を積層しても、これらのエピタキシ
ャル層4のキャリア移動度などの電気的特性が悪化する
ことがない。
処理をしてから、次の化合物単結晶膜を形成する本発明
の半導体装置は、Si及びSi化合物がドナーとして作
用することによる実質的なキャリアの蓄積がなく、しか
も、表面モフォロジーが良いので、キャリアの蓄積及び
表面モフォロジーの悪化による特性劣化が無い。なお、
上記した実施の形態では、下地膜を表面処理する例につ
いて説明したが、必要に応じて、積層したエピタキシャ
ル層に次のエピタキシャル層を成長させる際に、本発明
による表面処理を施しても同等の効果が得られる。
を、従来の表面処理方法による実施例と比較しながら説
明する。なお、以下で説明する本発明の実施例や従来の
表面処理方法による比較例は、装置の状態や基板の表面
または下地膜の表面の状態等が同じ状態で実施された。
に、化合物半導体基板の表面にオゾン水による表面処理
を施した。基板は、GaAs半導体から成るアンドープ
半絶縁性基板を用い、オゾン水による表面処理は下記の
条件Aを用いた。ここで、処理時間とは基板表面にオゾ
ン水を供給している時間である。 条件A:オゾン水中の溶存オゾン濃度・・・10ppm 処理時間・・・1分 そして、この表面処理が終了後、アンドープ半絶縁性基
板の上に、MOCVD法を用いたエピタキシャル成長に
よって、不純物を含まない約5000Åの厚さのGaA
sエピタキシャル層(以下、「GaAsバッファ層」と
いう)を形成した。このGaAsバッファ層の形成に用
いた原料ガスは、TMG(トリメチルガリウム)及びA
sH3 である。また、この原料ガスを希釈するためのキ
ャリアガスには、H2 ガスを用いた。
て、MOCVD法を用いたエピタキシャル成長によっ
て、n型不純物をドープした約1500Åの厚さのGa
Asエピタキシャル層(以下、「n−GaAs層」とい
う)を形成した。この不純物濃度は、約3×1017cm
-3である。このn−GaAs層の形成には、原料ガス及
び希釈するためのキャリアガスに、GaAsバッファ層
を形成する場合と同じガスを用い、ドーパントガスとし
ては、Si2 H6 (ジシラン)を用いた。
施例2の製造条件は、表面処理の処理条件を除いて、実
施例1と同じである。すなわち、本実施例では表面処理
に下記の条件Bを用いた。この条件Bでは、オゾン水中
の溶存オゾン濃度が条件Aと同じで、処理時間は条件A
の5倍となっている。 条件B:オゾン水中の溶存オゾン濃度・・・10ppm 処理時間・・・5分
の半導体装置について、Si(Si化合物に含まれるS
iも含む)の濃度と酸素濃度をSIMS(Secondary Ion
Mass Spectroscopy) で分析すると共に、キャリア濃度
をCV法(Capacitance Voltage Method)によって評価し
た。
におけるSi濃度と酸素濃度の分析結果とキャリア濃度
の評価結果を示す特性図である。これらの図において、
横軸は、半導体装置の表面(n−GaAs層の表面)か
らの深さ(Å)を示し、左側の縦軸は、Si濃度と酸素
濃度(atoms/cm3 )を示し、右側の縦軸は、キ
ャリア濃度(個/cm3 )を示す。また、特性曲線C1
1及びC21はそれぞれ実施例1及び2のSi濃度の分
析結果、C12及びC22はそれぞれ実施例1及び2の
酸素濃度の分析結果を示し、特性曲線C13及びC23
はそれぞれ実施例1及び2のキャリア濃度の評価結果
(CVプロファイル)を示す。
結果から、アンドープ半絶縁性基板とGaAsバッファ
層との界面に、Si及びSi化合物が多く存在してお
り、同時に酸素も多く存在していることがわかる。一
方、CV測定結果から、界面にキャリアの蓄積が無いこ
とがわかる。これによって基板上に存在していたSi及
びSi化合物がオゾン水によって酸化され、電気的に不
活性化されていることがわかる。また、実施例1(図
2)と実施例2(図3)の酸素濃度分布の比較から、オ
ゾン水による処理時間を増やしても酸化膜の厚さがほと
んど増加しないことがわかる。
して作用することによるキャリアの蓄積を防止するため
の表面処理方法を除いて、実施例1及び2と同じであ
る。すなわち、本比較例1では、Siがドナーとして作
用することによるキャリアの蓄積を防止するための表面
処理方法として、前述した従来の第三の方法(UVオゾ
ン処理法)を用いた。この場合、処理条件としては、次
の条件Cを用いた。 条件C:UVオゾン処理時間・・・20分
して作用することによるキャリアの蓄積を防止するため
の表面処理方法を除いて、比較例1と同じである。この
場合、処理条件としては、次の条件Dを用いた。 条件D:UVオゾン処理時間・・・10分
て作用することによるキャリアの蓄積を防止するための
表面処理方法を除いて、実施例1及び2と同じである。
すなわち、本比較例3では、オゾンによる基板表面のS
i又はSi化合物の不活性化の効果を確認するため、表
面処理をなにも施さない基板を用いた。
との比較 比較例1から3におけるSi濃度、酸素濃度、及びキャ
リア濃度を、実施例1から2と同じ方法で分析、評価し
た。比較例1から3及び実施例1から2の表面モフォロ
ジーを、レーザ光散乱を利用して測定した。
Si濃度と酸素濃度の分析結果と、キャリア濃度の評価
結果を示す特性図である。図において、特性曲線C3
1、C41及びC51はそれぞれ比較例3から5のSi
濃度の分析結果を示し、特性曲線C32、C42及びC
52はそれぞれ比較例3から5の酸素濃度の分析結果を
示し、特性曲線C33、C43及びC53はそれぞれ比
較例3から5のキャリア濃度の評価結果を示す。
ープ半絶縁性基板とGaAsバッファ層との界面に、実
施例1から2と同様にSi及びSi化合物が多く存在
し、酸素も多く存在している。また、界面にキャリアの
蓄積が見られない。これによりSiは酸化され不活性化
されていることがわかる。
プ半絶縁性基板とGaAsバッファ層との界面に、Si
及びSi化合物が比較例1と同様に多く存在している。
しかしながら、この場合には、CV測定において若干の
キャリアの蓄積が見られる。これは、比較例1に比べ処
理時間が短いため、Si及びSi化合物が十分に酸化さ
れていないためである。
プ半絶縁性基板とGaAsバッファ層との界面にSi及
びSi化合物が実施例1から2と同様に多く存在してい
る。しかし、この場合は酸素がほとんど存在していな
い。さらに、CV測定においてキャリアの蓄積が見られ
る。したがって、実施例1から2及び比較例1から2
と、比較例3との比較から、Siがドナーとして作用す
ることによるキャリア蓄積の防止に、オゾンによる酸化
処理が有効であることがわかる。
処理方法として、UVオゾン処理法が用いられている。
そのため、実施例1から2に比較して、図4及び図5に
示すように界面の酸素濃度が非常に高くなっている。
ジーが悪化している。図7は、実施例1から2と比較例
1から3におけるヘイズ(ppm)の測定結果を示す図
である。このヘイズの測定にはテンコール社の商品名
「Surfscan6200」を使用した。図6に示すように、比較
例1から2では半導体装置の表面にヘイズが多く、半導
体装置の表面モフォロジーが悪化している。これは、前
述のようにUVオゾン処理では、基板表面の酸化膜が著
しく厚くなるためである。この値が50ppm以下、さ
らに好ましくは10ppm以下であると表面の光沢が保
たれ、高い商品価値を発揮する。これに対し、実施例1
から2ではヘイズが多くなく、本発明の表面処理方法に
よれば、表面モフォロジーが悪化しないことがわかる。
明したが、本発明は上述したような実施の形態に限定さ
れるものではない。上述した実施形態においては、化合
物半導体基板として、GaAs半導体から成るアンドー
プ半絶縁性基板を用いる場合について説明したが、これ
に限らず、GaAs化合物以外の化合物から成る半導
体、たとえばInP化合物半導体、CdTe化合物半導
体から成る基板に対して、本発明による表面処理方法を
適用するようにしてもよいことは明らかである。
膜として、GaAs化合物から成るエピタキシャル層を
用いる場合について説明したが、GaAs化合物以外の
化合物から成る半導体、例えばInP化合物半導体、C
dTe化合物半導体から成るエピタキシャル層に対し
て、本発明による表面処理方法を適用するようにしても
よいことは明らかである。
は、基板または下地膜の表面に形成されるエピタキシャ
ル層として、GaAs化合物から成るエピタキシャル層
を用いる場合について説明したが、GaAs化合物以外
の化合物から成る半導体、たとえばInP化合物半導
体、CdTe化合物半導体から成るエピタキシャル層を
用いるようにしてもよい。
EMT以外の半導体装置にも適用することができると共
に、その要旨を逸脱しない範囲で種々に変形実施可能な
ことは勿論である。
明表面処理方法によれば、基板又は下地膜とエピタキシ
ャル層の界面、又はエピタキシャル層とエピタキシャル
層の界面に存在するSi及びSi化合物のSiがドナー
として作用することによるキャリア蓄積を防止でき、表
面モフォロジーが悪化することなく、しかも、半導体製
造装置の構成も複雑化せず、かつ、基板の表面または下
地膜の表面が汚染することも無い。
導体基板によれば、基板または下地膜の表面或いは一つ
以上の単結晶膜の表面に存在するSi及びSi化合物
が、本発明の表面処理方法で不活性化されているので、
Siがドナーとして作用することによるキャリアの蓄積
が無く、かつ、表面モフォロジーが悪化しないので、キ
ャリア蓄積及び表面モフォロジーの悪化による特性劣化
のない半導体装置及び化合物半導体基板を提供すること
ができる。
り、(a)は化合物半導体基板を用いて形成したもの、
(b)はGaAs化合物のエピタキシャル層を成長させ
た下地膜を用いて形成したものを示す。
Si濃度と酸素濃度の分析結果とキャリア濃度の評価結
果を示す特性図である。
Si濃度と酸素濃度の分析結果とキャリア濃度の評価結
果を示す特性図である。
素濃度の分析結果とキャリア濃度の評価結果を示す特性
図である。
素濃度の分析結果とキャリア濃度の評価結果を示す特性
図である。
素濃度の分析結果とキャリア濃度の評価結果を示す特性
図である。
けるヘイズの測定結果を示す図である。
Claims (5)
- 【請求項1】 化合物半導体基板表面又はこの基板上に
形成した一つ以上の化合物単結晶膜の表面に、次の化合
物単結晶膜を形成する際に、 この化合物単結晶膜の形成前に、上記化合物半導体基板
表面又はこの基板上に形成した一つ以上の化合物単結晶
膜の表面に存在するSiまたはSi化合物を、純水中に
オゾンを溶存させたオゾン水によって電気的に不活性化
させることを特徴とする表面処理方法。 - 【請求項2】 化合物半導体基板表面又はこの基板上に
形成した一つ以上の化合物単結晶膜の表面に、次の化合
物単結晶膜を形成する際に、 この化合物単結晶膜の形成前に、上記化合物半導体基板
表面又はこの基板上に形成した一つ以上の化合物単結晶
膜の表面に存在するSiまたはSi化合物を、純水中に
オゾンを溶存させたオゾン水によって電気的に不活性化
させ、かつ、この表面のヘイズが50ppm以下である
ことを特徴とする表面処理方法。 - 【請求項3】 前記オゾン水中のオゾンの濃度が0.1
ppmから30ppmの範囲であることを特徴とする、
請求項1に記載の表面処理方法。 - 【請求項4】 前記化合物半導体基板上に形成した一つ
以上の化合物単結晶膜を有する半導体装置であって、 上記化合物半導体基板又はこの基板上に形成した一つ以
上の化合物単結晶膜の表面に存在するSi及びSi化合
物を、請求項1、請求項2及び請求項3記載の表面処理
方法によって処理した後に、次の化合物単結晶膜を形成
したことを特徴とする半導体装置。 - 【請求項5】 化合物半導体基板又はこの基板上に形成
した一つ以上の化合物単結晶膜の表面又は界面におい
て、Si及びSi化合物が酸化されることで電気的に不
活性化されて実質的なキャリヤの蓄積がなく、かつ、表
面のヘイズが50ppm以下であることを特徴とする化
合物半導体基板又は半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP37560899A JP4110220B2 (ja) | 1999-12-28 | 1999-12-28 | 化合物半導体基板又は下地膜の表面処理方法、化合物単結晶膜を有する化合物半導体基板及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP37560899A JP4110220B2 (ja) | 1999-12-28 | 1999-12-28 | 化合物半導体基板又は下地膜の表面処理方法、化合物単結晶膜を有する化合物半導体基板及び半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005278832A Division JP2006128651A (ja) | 2005-09-26 | 2005-09-26 | 半導体装置及び半導体基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001189278A true JP2001189278A (ja) | 2001-07-10 |
JP4110220B2 JP4110220B2 (ja) | 2008-07-02 |
Family
ID=18505786
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP37560899A Expired - Lifetime JP4110220B2 (ja) | 1999-12-28 | 1999-12-28 | 化合物半導体基板又は下地膜の表面処理方法、化合物単結晶膜を有する化合物半導体基板及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4110220B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005090650A1 (ja) * | 2004-03-19 | 2005-09-29 | Nippon Mining & Metals Co., Ltd. | 化合物半導体基板 |
US7432186B2 (en) | 2005-06-22 | 2008-10-07 | Sumitomo Electric Industries, Ltd | Method of surface treating substrates and method of manufacturing III-V compound semiconductors |
JP2010027853A (ja) * | 2008-07-18 | 2010-02-04 | Sumitomo Electric Ind Ltd | Iii−v族化合物半導体基板の製造方法、エピタキシャルウエハの製造方法、iii−v族化合物半導体基板およびエピタキシャルウエハ |
-
1999
- 1999-12-28 JP JP37560899A patent/JP4110220B2/ja not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005090650A1 (ja) * | 2004-03-19 | 2005-09-29 | Nippon Mining & Metals Co., Ltd. | 化合物半導体基板 |
US7432186B2 (en) | 2005-06-22 | 2008-10-07 | Sumitomo Electric Industries, Ltd | Method of surface treating substrates and method of manufacturing III-V compound semiconductors |
JP2010027853A (ja) * | 2008-07-18 | 2010-02-04 | Sumitomo Electric Ind Ltd | Iii−v族化合物半導体基板の製造方法、エピタキシャルウエハの製造方法、iii−v族化合物半導体基板およびエピタキシャルウエハ |
JP4697272B2 (ja) * | 2008-07-18 | 2011-06-08 | 住友電気工業株式会社 | Iii−v族化合物半導体基板の製造方法およびエピタキシャルウエハの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4110220B2 (ja) | 2008-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6958286B2 (en) | Method of preventing surface roughening during hydrogen prebake of SiGe substrates | |
US20050148162A1 (en) | Method of preventing surface roughening during hydrogen pre-bake of SiGe substrates using chlorine containing gases | |
US6580104B1 (en) | Elimination of contaminants prior to epitaxy and related structure | |
JP2001189278A (ja) | 表面処理方法及び半導体装置 | |
JP2001053011A (ja) | 化合物半導体ウエーハ及びこれを用いた半導体デバイス | |
JP2006128651A (ja) | 半導体装置及び半導体基板 | |
JPH09320967A (ja) | 化合物半導体ウェハの製造方法 | |
JP2000124138A (ja) | 表面処理方法および半導体装置 | |
JP2006148160A (ja) | 表面処理方法および半導体装置 | |
US6858543B2 (en) | Method of forming tunnel oxide film in semiconductor device | |
JPH1079363A (ja) | 化合物半導体ウエハの表面処理方法 | |
KR910009409B1 (ko) | 분자선 에피택시에 사용되는 화합물 반도체 기판의 열에칭처리방법과 그 처리방법 | |
US7101435B2 (en) | Methods for epitaxial silicon growth | |
JP3211227B2 (ja) | GaAs層の表面安定化方法、GaAs半導体装置の製造方法および半導体層の形成方法 | |
Izumi et al. | Study on the accumulated impurities at the epilayer/substrate interface and their influence on the leakage current of metal-semiconductor-field effect transistors | |
JP2608448B2 (ja) | GaAs基板の処理方法 | |
JPH06151304A (ja) | 化合物半導体ウェーハ | |
JP2639376B2 (ja) | Iii −v族化合物半導体の成長方法 | |
JP3090787B2 (ja) | 半導体装置の製造方法 | |
TWI402885B (zh) | 半導體裝置之製造方法及半導體製造設備 | |
US20100173477A1 (en) | Method of Manufacturing Semiconductor Device and Semiconductor Manufacturing Apparatus | |
JP2906794B2 (ja) | 絶縁膜付きウェハの製造方法及び絶縁膜付きウェハ | |
KR100613455B1 (ko) | 반도체 소자의 제조방법 | |
KR940004261B1 (ko) | 금속절연체 전계효과 트랜지스터의 제조방법 | |
JP2004193407A (ja) | 化合物半導体ウエハの洗浄方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041004 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050708 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050726 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050926 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050929 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070313 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070512 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070903 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080205 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080305 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080305 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080305 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4110220 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140418 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |