CN110042471B - 氮化镓衬底 - Google Patents

氮化镓衬底 Download PDF

Info

Publication number
CN110042471B
CN110042471B CN201910130397.9A CN201910130397A CN110042471B CN 110042471 B CN110042471 B CN 110042471B CN 201910130397 A CN201910130397 A CN 201910130397A CN 110042471 B CN110042471 B CN 110042471B
Authority
CN
China
Prior art keywords
region
emission intensity
substrate
gan
average value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910130397.9A
Other languages
English (en)
Other versions
CN110042471A (zh
Inventor
木山诚
弘田龙
中畑成二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN110042471A publication Critical patent/CN110042471A/zh
Application granted granted Critical
Publication of CN110042471B publication Critical patent/CN110042471B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C30B25/165—Controlling or regulating the flow of the reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

提供了一种氮化镓衬底。所述氮化镓衬底用C面来作为表面，所述氮化镓衬底包括第一区域和第二区域，在位于所述C面中的并且每个边均为2mm长度的正方形区域中的25℃时的显微光致发光扫描成像中，所述第一区域和所述第二区域具有不同的带端发射强度的平均值，所述第一区域的带端发射强度的平均值Ibe1a和所述第二区域的带端发射强度的平均值Ibe2a满足以下的关系表达式(I)和(II)：Ibe1a>Ibe2a...(I)以及2.1≤Ibe1a/Ibe2a≤9.4...(II)。

Description

氮化镓衬底
本申请是申请日为2015年4月16日、申请人为“住友电气工业株式会社”、发明名称为“氮化镓衬底”、申请号为201580040883.1的发明专利申请的分案申请。
技术领域
本发明涉及氮化镓(GaN)衬底。
背景技术
在氮化物半导体衬底之中，GaN衬底已经作为用于制造诸如发光器件和电子器件的半导体器件的衬底而备受关注。然而，目前，为了制造GaN衬底，必须在异质衬底上执行生长。由于异质衬底和GaN晶体的晶格常数和热膨胀系数之间存在差异，因此在GaN晶体中产生大量晶体缺陷，这是不利的。
为了解决这个问题，例如，非专利文献1公开了一种GaN衬底，其中，生长在其表面中设置有大量点形凹陷的GaN晶体，使得晶体缺陷密集地位于GaN衬底中的凹陷中心而在凹陷周围，晶体缺陷减少。
引用列表
非专利文献
NPD1：Kensaku Motoki，“Development of GaN Substrates”(GaN衬底的形成)，SEI technical review,Vol.175,July,2009,pp.10-18(SEI技术综述，第175卷，2009年7月，第10-18页)
发明内容
技术问题
然而，当使用以上GaN衬底来制作诸如肖特基势垒二极管(SBD)的半导体器件时，半导体器件的特性会变差。因此，需要进行改进。
问题的解决方案
根据本发明的一个实施例的GaN衬底是具有作为具有不小于100mm直径的表面的C面的氮化镓衬底，所述氮化镓衬底包括第一区域和第二区域，所述第一区域和所述第二区域具有位于所述C面中并且具有均具有2mm长度的边的正方形区域中的在25℃下进行显微光致发光(PL)成像(micro-PL成像)(micro-PL mapping)时的带边发射强度的不同平均值，所述第一区域的带边发射强度的平均值Ibe1a和所述第二区域的带边发射强度的平均值Ibe2a满足以下的关系表达式(I)和(II)：
Ibe1a>Ibe2a...(I)以及
2.1≤Ibe1a/Ibe2a≤9.4...(II)。
根据本发明的一个实施例的接合衬底是其中GaN衬底被接合到支承衬底的接合衬底。
本发明的有利效果
根据以上描述，可抑制使用GaN衬底制作的半导体器件的特性变差。
附图说明
图1是第一实施例的GaN衬底的表面(C面)的示意性平面图。
图2是第一实施例的GaN衬底的表面的一部分的示意性立体图。
图3(a)至图3(d)的每一个是示出用于制造第一实施例的GaN衬底的示例性方法的示意性剖视图，图3(e)是第一实施例的示例性接合衬底的示意性剖视图。
图4示出位于第一实施例的GaN衬底的C面内并且具有均为2mm长度的边的正方形区域的一个点处的25℃下得到的示例性PL发射谱。
图5(a)是示出通过对样本2的GaN衬底进行micro-PL成像测量而得到的样本2的GaN衬底的C面中的带边发射强度的分布的micro-PL成像示图，图5(b)是通过图5(a)的micro-PL成像示图而得到的带边发射强度的柱状图。
图6(a)是示出通过对样本2的GaN衬底进行micro-PL成像测量而得到的样本2的GaN衬底的C面中的深发射强度的分布的micro-PL成像示图，图6(b)是通过图6(a)的micro-PL成像示图而得到的深发射强度的柱状图。
图7(a)是示出通过对样本2的GaN衬底进行micro-PL成像测量而得到的样本2的GaN衬底的C面中的深发射强度与带边发射强度的比率的分布的micro-PL成像示图，图7(b)是通过图7(a)的micro-PL成像示图而得到的深发射强度与带边发射强度的比率的柱状图。
具体实施方式
[对本发明的实施例的描述]
首先，列出并且描述本发明的实施例。
(1)根据本发明的一个实施例的GaN衬底是一种具有作为具有不小于100mm直径的表面的C面的GaN衬底，所述GaN衬底包括第一区域和第二区域，所述第一区域和所述第二区域具有位于所述C面中并且具有均具有2mm的长度的正方形区域中的在25℃下的micro-PL成像中的带边发射强度的不同平均值，所述第一区域的带边发射强度的平均值Ibe1a和所述第二区域的带边发射强度的平均值Ibe2a满足以下的关系表达式(I)和(II)：
Ibe1a>Ibe2a...(I)以及
2.1≤Ibe1a/Ibe2a≤9.4...(II)。
用这种配置，可以抑制使用GaN衬底制作的半导体器件的特性。
(2)优选地，在根据本发明的一个实施例的GaN衬底中，所述micro-PL成像中的所述第一区域的深发射强度的平均值和所述第一区域的带边发射强度的平均值的比率(Ideep/Ibe)1a满足(Ideep/Ibe)1a≤0.47...(III)的关系表达式(III)，以及所述micro-PL成像中的所述第二区域的深发射强度的平均值和所述第二区域的带边发射强度的平均值的比率(Ideep/Ibe)2a满足(Ideep/Ibe)2a≤3...(IV)的关系表达式(IV)。在这种情况下，可以提供抑制使用GaN衬底制作的半导体器件的特性劣化的更改进效果。
(3)优选地，在根据本发明的一个实施例的GaN衬底中，所述micro-PL成像中的所述第一区域的深发射强度的平均值和所述第一区域的带边发射强度的平均值的比率(Ideep/Ibe)1a满足(Ideep/Ibe)1a≤0.11...(V)的关系表达式(V)，以及所述micro-PL成像中的所述第二区域的深发射强度的平均值和所述第二区域的带边发射强度的平均值的比率(Ideep/Ibe)2a满足(Ideep/Ibe)2a≤1...(VI)的关系表达式(VI)。在这种情况下，可以提供抑制使用GaN衬底制作的半导体器件的特性劣化的进一步改进效果。
(4)优选地，在根据本发明的一个实施例的GaN衬底中，所述第一区域的每一个具有不小于5×1017cm-3的氧浓度，并且所述第二区域的每一个具有小于5×1017cm-3的氧浓度。在这种情况下，可以提供通过在GaN衬底的表面上进行另一种半导体层的外延生长等而形成的半导体器件的特性劣化的更改进效果。
(5)优选地，在根据本发明的一个实施例的GaN衬底中，所述第一区域的每一个具有不小于1×106cm-2的穿透位错密度。在这种情况下，可以提供通过在GaN衬底的表面上进行另一种半导体层的外延生长等而形成的半导体器件的特性劣化的更改进效果。
(6)根据本发明的一个实施例的一种接合衬底是一种其中将上述氮化镓衬底接合到支承衬底的接合衬底。用这种配置，可以抑制使用接合衬底制作的半导体器件的特性的劣化。
[本发明的实施例的细节]
以下描述实施例。应该注意，相同的参考符号指示用于描述实施例的附图中的相同或等同部分。
[第一实施例]
<GaN衬底>
图1示出第一实施例的GaN衬底的表面(C面)的示意性平面图。如图1中所示，第一实施例的GaN衬底10具有大体圆形形状的表面，尽管它具有定向平面30。GaN衬底10具有不小于100mm的直径R。
图2示出第一实施例的GaN衬底的表面的一部分的示意性立体图。第一实施例的GaN衬底10由GaN晶体11构成。穿透位错23密集位于其中的区域被形成为从GaN晶体11的表面向着GaN晶体11的内部延伸。
<制造GaN衬底的方法>
参照图3(a)至图3(d)的示意性剖视图，以下描述用于制造第一实施例的GaN衬底的示例性方法。首先，如图3(a)中所示，制备具有用作生长表面的表面21a的生长衬底21。生长衬底21不受特别限制，只要GaN晶体11可在表面21a上生长即可。生长衬底21的示例可包括：诸如砷化镓(GaAs)的异质衬底；以及由GaN构成的同质衬底。
接下来，如图3(b)中所示，在生长衬底21的表面21a上形成图案化层22。图案化层22可通过以下步骤形成：通过等离子体CVD(化学气相沉积)在生长衬底21的整个表面21a上形成二氧化硅(SiO2)膜；在SiO2膜上形成通过光刻而图案化的抗蚀剂；以及使用例如抗蚀剂作为蚀刻掩模来执行蚀刻。
接下来，如图3(c)中所示，在上面形成有图案化层22的生长衬底21的表面21a上，生长GaN晶体11。例如，可通过其中使用金属Ga作为镓(Ga)源材料并且使用氨(NH3)气作为氮(N)源材料的HVPE(氢化物气相外延)来生长GaN晶体11。
接下来，如图3(d)中所示，例如，通过研磨等，去除GaN晶体11背面上的生长衬底21。然后，例如，通过研磨等，将GaN晶体11的表面平坦化，然后进行抛光，从而得到第一实施例的GaN衬底10。
此外，例如，如图3(e)的示意性剖视图中所示，可将异质衬底24接合到其中已经被去除生长衬底21的所得到的第一实施例的GaN衬底10的表面上。异质衬底24的示例可包括蓝宝石衬底、AlN衬底、SiC衬底、GaAs衬底、ZrB2衬底、SiO2/Al2O3烧结致密衬底、Mo衬底等。
此外，用于将第一实施例的GaN衬底10接合到异质衬底24的方法不受特别限制；然而，例如，为了在低温下将它们均匀接合在一起，优选地使用表面激活方法或熔融接合方法。这里，表面激活方法是指在将GaN衬底10的接合表面暴露于等离子体以激活接合表面之后将它们接合在一起的方法，而熔融接合方法是指通过在压力下加热各个被冲洗表面(接合表面)将它们接合在一起的方法。此外，可用插入第一实施例的GaN衬底10和异质衬底24之间的接合膜，将第一实施例的GaN衬底10接合到异质衬底24。
<带边发射强度和深发射强度>
图4示出位于第一实施例的GaN衬底10的C面内并且具有均具有2mm长度的边的正方形区域(下文中，被称为“2mm□区域”)的一个点处在25℃下执行micro-PL成像而得到的示例性PL发射谱。图4的水平轴代表PL发射的波长[nm]并且垂直轴代表PL发射的强度[a.u.]。
在图4中示出的PL发射谱中，观察到在大约365nm的波长处具有峰值的带边发射并且在落入450nm至600nm内的波长中具有峰值的深发射。
这里，在本说明书中，与带边发射对应的峰处的PL发射强度中的最大一个被定义为“带边发射强度”，而与深发射对应的峰处的PL发射强度中的最大一个被定义为“深发射强度”。
然后，对第一实施例的GaN衬底10的C面内的任意2mm□区域中的多个位置在25℃下执行上述micro-PL成像，由此为了以上述方式进行micro-PL成像而指定各个测量位置中的带边发射强度和深发射强度。
然后，2mm□区域被划分成第一区域和第二区域。第一区域的每一个代表位于2mm□区域中并且具有等于或大于如上所述指定的带边发射强度之中的最大带边发射强度的1/2的带边发射强度的区域。第二区域的每一个代表位于2mm□区域中并且具有小于最大带边发射强度的1/2的带边发射强度的区域。
然后，计算如上所述指定的多个第一区域的带边发射强度的平均值，由此确定“第一区域的带边发射强度的平均值(Ibe1a)”。
此外，计算如上所述指定的多个第二区域的带边发射强度的平均值，由此确定“第二区域的带边发射强度的平均值(Ibe2a)”。
<关系表达式>
在第一实施例的GaN衬底10中，第一区域的带边发射强度的平均值(Ibe1a)和第二区域的带边发射强度的平均值(Ibe2a)满足以下的关系表达式(I)和(II)：
Ibe1a>Ibe2a…(I)
2.1≤Ibe1a/Ibe2a≤9.4…(II)
<功能和效果>
在第一实施例的GaN衬底10中，第一区域的带边发射强度的平均值(Ibe1a)和第二区域的带边发射强度的平均值(Ibe2a)满足以上的关系表达式(I)和(II)。因此，可以抑制通过在第一实施例的GaN衬底10的表面上进行另一个半导体层的外延生长等而形成的半导体器件的特性变差。这是本发明的发明人通过刻苦钻研而发现的内容。随后，将描述其细节。
<第一实施例的优选配置>
计算如上所述指定的多个第一区域的深发射强度的平均值，由此确定“第一区域的深发射强度的平均值(Ideep1a)”。
另外，计算如上所述指定的多个第二区域的深发射强度的平均值，由此确定“第二区域的深发射强度的平均值(Ideep2a)”。
优选地，第一区域的深发射强度的平均值(Ideep1a)与第一区域的带边发射强度的平均值(Ibe1a)的比率((Ideep/Ibe)1a)满足下述的关系表达式(III)，并且第二区域的深发射强度的平均值(Ideep2a)与第二区域的带边发射强度的平均值(Ibe2a)的比率满足下述的关系表达式(IV)。在这种情况下，可提供抑制通过在第一实施例的GaN衬底10的表面上进行另一个半导体层的外延生长等而形成的半导体器件的特性变差的改进效果。
(Ideep/Ibe)1a≤0.47…(III)
(Ideep/Ibe)2a≤3…(IV)
此外，为了进一步改进抑制半导体器件的特性变差的效果，(Ideep/Ibe)1a更优选地满足以下的关系表达式(V)并且(Ideep/Ibe)2a更优选地满足以下的关系表达式(VI)：
(Ideep/Ibe)1a≤0.11……(V)
(Ideep/Ibe)2a≤1…(VI)
[第二实施例]
第二实施例的GaN衬底10的特征在于，第一区域的每一个具有不小于5×1017cm-3的氧浓度并且第二区域的每一个具有小于5×1017cm-3的氧浓度。另外，在这种情况下，可提供抑制通过在第二实施例的GaN衬底10的表面上进行另一个半导体层的外延生长等而形成的半导体器件的特性变差的改进效果。
除了以上描述之外，第二实施例与第一实施例相同，因此将不提供对其的重复描述。换句话讲，除了第二实施例的GaN衬底10包括均具有不小于5×1017cm-3的氧浓度的第一区域和均具有小于5×1017cm-3的氧浓度的第二区域之外，第二实施例的GaN衬底10还包括第一实施例的GaN衬底10的特征。
[第三实施例]
第三实施例的GaN衬底10的特征在于，第一区域的每一个具有不小于1×106cm-2的穿透位错密度。在第三实施例的GaN衬底10中，位错密集地位于均具有不小于1×106cm-2的穿透位错密度的第一区域中，由此改善了具有小于1×106cm-2的穿透位错密度的第二区域的结晶度。
如第三实施例中一样，GaN衬底10的表面上的具有均具有2mm长度的边的正方形区域包括均具有不小于1×106cm-2的穿透位错密度的第一区域和均具有小于1×106cm-2的穿透位错密度的第二区域，据推测是因为在从图3(b)到图3(c)的GaN晶体11的晶体生长过程中依次出现以下的现象(i)至(v)。
(i)因为位错移动到相邻小面(facet)13之间的边界，所以在GaN晶体11的表面中的各凹陷14的小面13中，穿透位错减少。
(ii)因为位错聚集在GaN晶体11的表面中的凹陷14的相邻小面13之间的边界下方，所以形成缺陷表面(表面缺陷部分)。
(iii)通过合并并且约束GaN晶体11的表面中的凹陷14的多个小面13相互交叉的多个点处的位错来防止位错扩展。
(iv)由于聚集在这多个点下方的位错，导致形成线缺陷部分和线缺陷部分上方的核部分12。
(v)由于小面13的生长，导致小面13中的低缺陷部分增加。
除了以上描述之外，第三实施例与第一实施例和第二实施例相同，因此将不提供对其的重复描述。换句话讲，第三实施例的GaN衬底10不仅包括均具有不小于1×106cm-2的穿透位错密度的第一区域和均具有小于1×106cm-2的穿透位错密度的第二区域，而且包括第一或第二实施例的GaN衬底10的特征。
应该注意，穿透位错是在生长方向上穿透的位错，并且可通过对由选择性蚀刻导致的蚀刻坑的密度进行计数来评估穿透位错密度。选择性蚀刻方法的示例包括：将GaN衬底浸没在加热的酸或碱的水溶液中；将GaN衬底浸没在氢氧化钾的熔融盐(熔融KOH)中；等等。此外，还可使用阴极荧光来测量穿透位错密度(CL)。在CL中，具有穿透位错的部分被示出为暗点。因此，对暗点的数量进行计数以确定各单位面积(1cm2)的密度，由此测量穿透位错密度。
[示例]
<制作样本1的GaN衬底>
首先，如图3(a)中所示，作为生长衬底21，制备具有直径为110mm的表面((111)A平面)21a的GaAs衬底。
接下来，如图3(b)中所示，通过等离子体CVD(化学气相沉积)，在GaAs衬底的表面上形成具有0.1μm厚度的二氧化硅(SiO2)膜。然后，采用光刻和利用BHF(缓冲氢氟酸)进行的蚀刻来形成由SiO2膜构成的图案化层22。图案化层22具有使得均具有50μm直径的圆形以800μm的节距布置成晶格形式的形状，并且晶格的方向与m轴和a轴方向重合。
接下来，如图3(c)中所示，在用作生长衬底21并且上面形成有图案化层22的GaAs衬底上，生长低温缓冲层。然后，生长GaN晶体11达10小时，以具有大约1200μm的厚度。通过使用金属Ga作为Ga源材料并且使用NH3气体作为N源材料的HVPE来生长GaN晶体11。
如下地执行通过HVPE(氢化物气相外延)来生长GaN晶体11。首先，将用作生长衬底21的GaAs衬底放置在热壁型反应器中的由石英制成的样本支架上。接下来，在使用H2作为载气的同时，向加热的GaN模板衬底供应氯化镓(GaCl)气体(分压：3.06kPa)和NH3气体(分压：6.12kPa)达10小时，致使其中心具有1000℃的温度。氯化镓(GaCl)气体(分压：3.06kPa)是通过在正使用氢(H2)气作为载气的情况下将氯化氢(HCl)气体喷射到布置在上游侧舟皿中的金属Ga(在800℃下加热)而产生的。以此方式，生长具有大约1200μm厚度的GaN晶体11。
通过向在500℃下被加热的GaAs衬底供应GaCl气体(分压：1.5kPa)和NH3气体(分压：4.2kPa)达30分钟，在生长GaN晶体11之前，形成具有大约50mm的厚度的低温缓冲层。通过在使用H2气作为载气的情况下向布置在上游侧舟皿中的金属Ga喷射HCl气体来产生GaCl气体(分压：1.5kPa)。
接下来，对如上所述生长的GaN晶体11的背面表面进行研磨，以去除GaAs衬底。接下来，通过研磨将GaN晶体11的表面平坦化，然后进行抛光，由此制作样本1的GaN衬底(具有500μm的成品厚度)，该GaN衬底是独立式GaN衬底，具有直径为100mm的圆形形状，用C面作为表面，并且具有小面结构。
<制作样本2的GaN衬底>
除了在生长GaN晶体期间控制晶体生长炉中的气氛中的氧气量外，以与样本1中相同的方式，制作样本2的GaN衬底(具有500μm的成品厚度)，该GaN衬底是独立式GaN衬底，具有直径为100mm的圆形形状，用C面作为表面，并且具有小面结构。
这里，控制氧气量，使得晶体生长炉的气氛中的氧气量在GaN晶体的早期生长阶段(特别地，在开始晶体生长之后的10分钟)中变成不大于100ppm。
具体地，在开始生长GaN晶体之前，在室温下供应诸如N2、H2和Ar(氩)的气体达不少于10分钟，以更换晶体生长炉中的气氛并且用氧浓度检测器来监视晶体生长炉中的氧浓度，使得氧浓度变成不超过100ppm。另外，在开始生长GaN晶体之后，执行测量和控制，以将晶体生长炉中的氧浓度设置成不超过100ppm。
<用于样本2的GaN衬底的micro-PL成像测量>
在作为如上所述制作的样本2的GaN衬底表面的C面上执行micro-PL成像测量。在图5和图6中示出其结果。应该注意，micro-PL成像测量是使得对GaN衬底的C面内的2mm□区域中的多个位置在25℃下执行PL发射谱分析并且以映射的方式来指示2mm□区域中的带边发射强度或深发射强度的分布的方法。
这里，在以下条件下对2mm□区域中的多个位置的每一个执行micro-PL成像测量：
照射光：氩离子激光的二次谐波(波长为244nm)
照射能量密度：0.3mW/直径为10μm的圆形斑
PL发射波长区：350nm至610nm；
测量区：在用作GaN衬底表面的C面的中心部分处的2mm□区域中的间隔为50μm的40个点×40个点；以及
温度：室温(25℃)。
应该注意，图5(a)是示出通过对样本2的GaN衬底进行micro-PL成像测量而得到的样本2的GaN衬底的C面中的带边发射强度的分布的micro-PL成像示图。图5(b)是通过图5(a)的micro-PL成像示图而得到的带边发射强度的柱状图。
图5(b)中的分类使得第一区域代表具有等于或大于通过micro-PL成像示图而得到的带边发射强度之中的最大带边发射强度的1/2的带边发射强度的区域，并且第二区域代表具有小于最大带边发射强度的1/2的带边发射强度的区域。
同时，图6(a)是示出通过对样本2的GaN衬底进行micro-PL成像测量而得到的样本2的GaN衬底的C面中的深发射强度的分布的micro-PL成像示图。图6(b)是通过图6(a)的micro-PL成像示图而得到的深发射强度的柱状图。
另外，在图6(b)中，基于图5(b)中的分类进行第一区域和第二区域的分类。由于带边发射强度和深发射强度是负相关关系(深发射强度在具有大带边发射强度的位置处变小并且深发射强度在具有小带边发射强度的位置处变大)，还可基于如图6(b)中所示的深发射强度的幅度清楚地进行第一区域和第二区域的分类，如同基于带边发射强度的幅度进行第一区域和第二区域的分类一样。
此外，图7(a)是示出通过对样本2的GaN衬底进行micro-PL成像测量而得到的样本2的GaN衬底的C面中的深发射强度与带边发射强度的比率的分布的micro-PL成像示图。图7(b)是通过图7(a)的micro-PL成像示图而得到的GaN衬底的C面中的深发射强度与带边发射强度的比率的柱状图。
此外，也基于图5(b)中的第一区域和第二区域的分类进行图7(b)中的分类。由于带边发射强度和深发射强度如上所述是负相关关系，还可基于如图7(b)中所示的深发射强度与带边发射强度的比率清楚地进行第一区域和第二区域的分类，如同基于带边发射强度的幅度进行第一区域和第二区域的分类一样。
<制作样本3的GaN衬底>
除了生长GaN晶体11期间的GaAs衬底中心的温度被设置成1030℃外，以与样本2中相同的方式，制作样本3的GaN衬底(具有500μm的成品厚度)，该GaN衬底是独立式GaN衬底，具有直径为100mm的圆形形状，用C面作为表面，并且具有小面结构。
<制作样本4的GaN衬底>
除了生长GaN晶体11期间的GaAs衬底中心的温度被设置成980℃外，以与样本2中相同的方式，制作样本4的GaN衬底(具有500μm的成品厚度)，该GaN衬底是独立式GaN衬底，具有直径为100mm的圆形形状，用C面作为表面，并且具有小面结构。
<制作样本5的GaN衬底>
作为生长衬底21，用与样本3的GaN衬底相同的方法并且在相同的条件下，制作具有直径为110mm的表面(C面)的GaN衬底。除了生长GaN晶体11期间的GaN衬底中心的温度被设置成1000℃，没有形成低温GaN缓冲层，GaCl气的分压被设置成3.06kPa并且NH3气的分压被设置成6.12kPa外，以与样本2中相同的方式，在以上GaN衬底上制作样本5的GaN衬底(具有500μm的成品厚度)。样本5的GaN衬底是独立式GaN衬底，具有直径为100mm的圆形形状，用C面作为表面，并且具有小面结构。
<制作样本6的GaN衬底>
除了生长GaN晶体11期间的GaN衬底中心的温度被设置成1030℃外，以与样本5中相同的方式，制作样本6的GaN衬底(具有500μm的成品厚度)，该GaN衬底是独立式GaN衬底，具有直径为100mm的圆形形状，用C面作为表面，并且具有小面结构。
<制作样本7的GaN衬底>
除了生长GaN晶体11期间的GaN衬底中心的温度被设置成980℃外，以与样本5中相同的方式，制作样本7的GaN衬底(具有500μm的成品厚度)，该GaN衬底是独立式GaN衬底，具有直径为100mm的圆形形状，用C面作为表面，并且具有小面结构。
<制作样本8的GaN衬底>
制备GaN模板衬底作为生长衬底。通过在具有110mm直径的蓝宝石衬底的表面(C面)上通过MOCVD(金属有机化学气相沉积)形成具有2μm厚度的GaN膜来制备GaN模板衬底。然后，在不形成由SiO2膜和低温缓冲层构成的图案化层22的情况下，在加热的同时，伴随着将N2气体用作载气向GaN模板衬底供应GaCl气体(分压：2.40kPa)和NH3气体(分压：2.40kPa)，以在GaN模板衬底的中心获得1100℃的温度，以便生长具有镜面表面的GaN晶体11，由此在使用硅烷(SiH4)气体执行硅(Si)掺杂的同时，生长具有大约1mm厚度的GaN晶体11。以与样本1中相同的方式，制作样本10的GaN衬底(Si浓度：2×1018cm-3)(具有500μm的成品厚度)，该GaN衬底是独立式GaN衬底，具有直径为100mm的圆形形状，用C面作为表面，并且具有无核结构(没有由核部分和小面构成的凹陷的结构)。
<关于穿透位错密度的评估>
以蚀刻坑的方式来评估以与样本2中相同的方式制作的GaN衬底的穿透位错密度。在250℃下加热H2SO4:H3PO3＝1:1的溶液，将GaN衬底浸没在其中达30分钟，并且使用光学显微镜来测量蚀刻坑密度。GaN衬底的中心部分中的蚀刻坑在核附近的密度高，而在远离核的区域中的密度低。在作为其中心的距离核50μm半径的区域中，蚀刻坑密度不小于1×107cm-2。在从中排除了作为其中心的距离核50μm半径的区域外的400μm半径的区域中，蚀刻坑密度是3×105cm-2。以与样本3、5和6相同的方式制作的GaN衬底中也得到蚀刻坑密度的类似分布，即，在作为其中心的距离核50μm半径的区域中，蚀刻坑密度不小于1×106cm-2，反之蚀刻坑密度小于1×106cm-2。
<关于氧浓度的评估>
使用二次离子质谱法(SIMS)来评估在与样本2中的条件相同的条件下制作的GaN衬底中的氧浓度分布。在核附近的小面生长区域中，氧浓度是2×1018cm-3，并且在远离核的C面生长区域中(通过四个拐角处的核的800μm□的对角线交叉处)，氧浓度是3×1016cm-3。另外，在以与样本3、5和6相同的方式制作的GaN衬底中，在核附近的小面生长区域中，氧浓度不小于5×1017cm-3，并且在远离核的C面生长区域中，氧浓度小于5×1017cm-3。
<micro-PL成像测量>
用与用于样本2的GaN衬底相同的方法并且在相同的条件下，对样本1和3至8的GaN衬底的每一个执行micro-PL成像测量。从样本1至8的GaN衬底的micro-PL成像测量结果，计算样本1至8的GaN衬底的每一个的Ibe1a、Ideep1a、Ibe2a、Ideep2a、Ibe1a/Ibe2a、(Ideep/Ibe)1a和(Ideep/Ibe)2a。在表1中示出其结果。
<关于外延生长的评估>
采用MOVPE，在如上所述制作的样本1至8的GaN衬底的每一个上通过外延生长来形成SBD结构。对于SBD结构，依次外延生长n+GaN层和n-GaN层。n+GaN层用作载流子停止层，具有2×1018cm-3的载流子浓度，并且具有0.5μm的厚度。N-GaN层用作载流子漂移层，具有1×1016cm-3的载流子浓度，并且具有5μm的厚度。这些层的外延生长条件如下：生长温度是1050℃；使用TMG(三甲基镓)和NH3气作为GaN的源材料；使用SiH4气作为Si掺杂物的源材料。然后，观察在外延生长之后的样本1至8的GaN衬底的每一个的表面外观。
结果，样本1至7的GaN衬底没有破裂，没有断开，并且具有优异的外观。然而，样本8的GaN衬底破成多块。据推测，由于生长GaN衬底和生长之后的冷却过程期间的应力，导致样本8的GaN衬底破裂。
<关于SBD击穿电压的评估>
作为用于作为终端结构的场板的绝缘膜，在评估外延生长时在样本1至8的GaN衬底上生长的SBD结构的每一个中的漂移层的表面上，形成SiNx层。通过使用SiH4气和NH3气作为源材料的等离子体CVD(化学气相沉积)来形成厚度为0.5μm的SiNx层。
然后，使用RTA(快速热退火)装置，在N2气气氛中，在600℃下将上面形成有SiNx层的样本1至8的GaN衬底的每一个处理3分钟。
接下来，在SiNx层的表面上形成抗蚀剂，随后通过光刻在抗蚀剂中形成开口。通过用缓冲氢氟酸进行蚀刻，去除通过开口暴露的SiNx层。以此方式，形成场板开口。场板开口在以间隔为0.8mm的点形式布置的核的中心部分处形成为具有均具有0.6mm长度的边的正方形形式(肖特基电极的有效面积：0.6mm□)。应该注意，为了弛豫电极拐角部分处的电场集中，将场板开口的拐角部分弄圆(曲率半径是0.1mm)。
接下来，去除抗蚀剂，随后再次形成抗蚀剂。然后，通过光刻在抗蚀剂中形成开口，由此形成肖特基电极图案。然后，采用电子束(EB)沉积来依次沉积厚度为50nm的Ni层和厚度为300nm的Au层。然后，通过剥离来形成肖特基电极。肖特基电极与SiNx层的重叠区域被设置成具有20μm的长度(FP宽度)。
然后，作为欧姆电极，在样本1至9的GaN衬底的每一个的整个背面表面上，形成具有含Al层/Ti层/Au层的三层结构的电极，由此完成SBD。
然后，采用探测器对包括针对micro-PL成像的所有测量区域的4×4＝16个SBD元件(具有均具有3.2mm长度的边的正方形区域中的SBD元件)的反向I-V特性执行映射测量。电流密度为1×10-3[A/cm2](3.6μA)时的反向电压被假定是击穿电压。表1示出样本1至8的击穿电压的面内平均值、最大值和最小值。应该注意，表2示出样本1至8的GaN衬底的制造条件。
Figure BDA0001975113320000191
Figure BDA0001975113320000201
<分析>
下面描述了表1中的样本的SBD击穿电压和micro-PL成像特性之间的比较。考虑到，因为经常被用作结晶度指标的深发射强度的平均值与带边发射强度的平均值的比率(下文中，被称为“谱强度比率”)较小，所以GaN晶体的单晶性和表面特性更优异。因此，可期望高SBD击穿电压。
实际上，已发现，在其中第一区域的谱强度比率和第二区域的谱强度比率中的两个或一个大的样本(样本1、2和4)中，SBD击穿电压的面内平均值往往低，而在这两个区域的谱强度比率低的样本(样本3、5和6)中，SBD击穿电压的面内平均值变成不小于600V，这是优异的。
据推测，因为晶体生长的早期阶段中的晶体生长炉中的氧浓度被控制成低(即，不大于100ppm)，所以样本2至7的GaN衬底的每一个具有比在类似生长条件下形成的样本1的GaN衬底的谱强度比率小的谱强度比率。考虑到，因将晶体生长的早期阶段中的晶体生长炉中的氧浓度控制成低(即，不大于100ppm)，导致晶体生长的早期阶段中GaN晶体的结晶度改善。由此在晶体生长的早期阶段中改善的GaN晶体的结晶度提供了改进的谱强度比率，带来的结果是，SBD击穿电压也表现出改善的趋势。
然而，已发现，在样本7中，即使这两个区域的谱强度比率小，SBD击穿电压也低，即，所有SBD元件的SBD击穿电压不大于600V，这是不恰当的。据推测，这是因为第一区域和第二区域的带边发射区强度的比率(Ibe1a/Ibe2a)过大。
基于该推测，检查其他样本。结果，考虑到，为了得到具有优异SBD击穿电压(600V)的至少一个SBD元件，必要条件是带边发射区强度的比率小((Ibe1a/Ibe2a)≤9.4)。
诸如样本8的具有无核结构的GaN衬底中的带边发射区强度的比率的最小值是1；然而，样本8的GaN衬底在其上外延生长另一个半导体层期间不利地破裂，因此，不可被用作用于制作半导体器件的衬底。
因此，在样本6中得到的具有小面结构的GaN衬底的带边发射区强度的比率的最小值是2.1(小面结构中的其平均值与无核结构中的其平均值相差大约2倍)。
因此，经确认，当带边发射区强度的比率(Ibe1a/Ibe2a)不小于2.1且不大于9.4时，可得到具有优异SBD击穿电压的SBD元件。另外，经确认，不仅带边发射区强度的比率的条件而且谱强度比率对得到具有优异SBD击穿电压的SBD元件也有影响。
具体地，样本2的GaN衬底和样本3的GaN衬底两者满足(Ibe1a/Ibe2a)不小于2.1且不大于9.4的这样的条件；然而，就SBD击穿电压的所有面内平均值、最大值和最小值而言，其中第一区域的谱强度比率(Ideep/Ibe)1a是0.47和第二区域的谱强度比率(Ideep/Ibe)2a是3的样本3的GaN衬底比其中(Ideep/Ibe)1a是0.52并且(Ideep/Ibe)2a是11.8的样本2的GaN衬底更优异。特别地，样本2的GaN衬底的SBD击穿电压的最大值超过600V，而样本3的GaN衬底的SBD击穿电压的面内平均值超过600V。
另外，样本5和6的GaN衬底满足所有以下条件：(Ibe1a/Ibe2a)不小于2.1且不大于9.4；(Ideep/Ibe)1a不大于0.47；(Ideep/Ibe)2a不大于3。除此之外，样本5和6的GaN衬底满足使得(Ideep/Ibe)1a不大于0.11并且(Ideep/Ibe)2a不大于1的这些条件。因此，所有SBD元件的SBD击穿电压不小于600V。
换句话讲，当(Ideep/Ibe)1a≤0.11且(Ideep/Ibe)2a≤1时，SBD击穿电压的面内平均值、最大值和最小值的每一个不小于600V。因此，已发现，更优选地，(Ideep/Ibe)1a≤0.11且(Ideep/Ibe)2a≤1。
基于以上结果，将分析micro-PL成像特性对SBD击穿电压的影响。可如下地解释当GaN衬底的带边发射区强度的比率大于9.4时的SBD击穿电压减小。
例如，如果假设施主浓度是1×1016cm-3并且全部量的掺杂Si进入Ga部位并且用作施主，则当向SBD施加的反向电压是大约200V时，耗尽层的厚度变成5μm，并且耗尽层被视为在超过其的反向偏置下影响由n+GaN构成的载流子停止层和GaN衬底。也就是说，当所施加的反向电压不小于200V时，SBD击穿电压被视为也受载流子停止层或GaN衬底的影响。因为耗尽层的扩展取决于GaN衬底的带边发射强度差异而改变，所以在某些部分中造成电场强度分布并且造成电场集中，带来的结果是，SBD击穿电压被视为减小。
GaN衬底的谱强度比率的影响可被视为如下。
当GaN衬底的谱强度比率大时，GaN衬底的晶体块特性或表面特性被视为不良，据推测导致了以下的不利效果(A)至(C)。
(A)外延生长特性变劣化，使SBD击穿电压减小。
(B)当施加反向电压时，耗尽层通过载流子漂移层扩展到载流子停止层和GaN衬底，带来的结果是，由于GaN衬底的晶体块特性或表面特性差的影响，导致SBD击穿电压减小。
(C)由于因GaN衬底的外延生长层或平面内的不均匀而导致的电场中的不均匀的结果，在某些部分中造成电场集中，带来的结果是，SBD击穿电压减小。
在此之前，已经例示了本发明的实施例和示例，但最初预料到酌情组合实施例和示例的配置。
本文中公开的实施例和示例在任何方面都是例示的，而非限制性的。本发明的范围由权利要求书的项而非上述实施例和示例限定，并且旨在包括在与权利要求书的项等同的范围和含义内的任何修改形式。
工业实用性
实施例和示例的每一个的GaN衬底可用于诸如SBD的半导体器件。
参考符号列表
10：GaN衬底；11：GaN晶体；21：生长衬底；21a：表面；22：图案化层；23：穿透位错；24：支承衬底；25：接合衬底；30：定向平面。

Claims (5)

1.一种氮化镓衬底，所述氮化镓衬底用C面来作为表面并且具有不小于100mm的直径且具有小面结构，
所述氮化镓衬底包括第一区域和第二区域，在位于所述C面中的并且每个边均为2mm长度的正方形区域中的25℃时的显微光致发光扫描成像中，所述第一区域和所述第二区域具有不同的带边发射强度的平均值，
所述第一区域的带边发射强度的平均值Ibe1a和所述第二区域的带边发射强度的平均值Ibe2a满足以下关系表达式(I)和(II)：
Ibe1a>Ibe2a...(I)，以及
Ibe1a/Ibe2a≤9.4...(II)，
其中，
在所述显微光致发光扫描成像中，所述第一区域的深发射强度的平均值和所述第一区域的所述带边发射强度的平均值的比率(Ideep/Ibe)1a满足以下关系表达式(III)：
(Ideep/Ibe)1a≤0.47...(III)，以及
在所述显微光致发光扫描成像中，所述第二区域的深发射强度的平均值和所述第二区域的所述带边发射强度的平均值的比率(Ideep/Ibe)2a满足以下关系表达式(IV)：
(Ideep/Ibe)2a≤3...(IV)。
2.根据权利要求1所述的氮化镓衬底，其中，
在所述显微光致发光扫描成像中，所述第一区域的深发射强度的平均值和所述第一区域的所述带边发射强度的平均值的比率(Ideep/Ibe)1a满足以下关系表达式(V)：
(Ideep/Ibe)1a≤0.11...(V)，以及
在所述显微光致发光扫描成像中，所述第二区域的深发射强度的平均值和所述第二区域的所述带边发射强度的平均值的比率(Ideep/Ibe)2a满足以下关系表达式(VI)：
(Ideep/Ibe)2a≤1...(VI)。
3.根据权利要求1所述的氮化镓衬底，其中，
每个所述第一区域具有不小于5×1017cm-3的氧浓度，并且
每个所述第二区域具有小于5×1017cm-3的氧浓度。
4.根据权利要求1所述的氮化镓衬底，其中，
每个所述第一区域具有不小于1×106cm-2的穿透位错密度。
5.一种接合衬底，在所述接合衬底中，根据权利要求1至权利要求4中的任一项所述的氮化镓衬底被接合到支承衬底。
CN201910130397.9A 2014-07-24 2015-04-16 氮化镓衬底 Active CN110042471B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014150846A JP6269368B2 (ja) 2014-07-24 2014-07-24 窒化ガリウム基板
JP2014-150846 2014-07-24
CN201580040883.1A CN106574398B (zh) 2014-07-24 2015-04-16 氮化镓衬底

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201580040883.1A Division CN106574398B (zh) 2014-07-24 2015-04-16 氮化镓衬底

Publications (2)

Publication Number Publication Date
CN110042471A CN110042471A (zh) 2019-07-23
CN110042471B true CN110042471B (zh) 2021-12-31

Family

ID=55162801

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910130397.9A Active CN110042471B (zh) 2014-07-24 2015-04-16 氮化镓衬底
CN201580040883.1A Active CN106574398B (zh) 2014-07-24 2015-04-16 氮化镓衬底

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201580040883.1A Active CN106574398B (zh) 2014-07-24 2015-04-16 氮化镓衬底

Country Status (4)

Country Link
US (2) US10006147B2 (zh)
JP (1) JP6269368B2 (zh)
CN (2) CN110042471B (zh)
WO (1) WO2016013262A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7477130B2 (ja) 2018-03-29 2024-05-01 Ｏｒｂｒａｙ株式会社 ダイヤモンド結晶
JP6798637B1 (ja) * 2019-07-10 2020-12-09 住友電気工業株式会社 ヒ化ガリウム単結晶基板
WO2022074880A1 (ja) 2020-10-09 2022-04-14 日本碍子株式会社 Ｉｉｉ族元素窒化物半導体基板
CN112397571B (zh) * 2021-01-18 2021-04-23 苏州纳维科技有限公司 一种氮化镓衬底及半导体复合衬底
CN113161226A (zh) * 2021-03-10 2021-07-23 无锡吴越半导体有限公司 一种基于等离子体cvd的氮化镓单结晶基板制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3987660B2 (ja) * 1998-07-31 2007-10-10 シャープ株式会社 窒化物半導体構造とその製法および発光素子
US6335546B1 (en) * 1998-07-31 2002-01-01 Sharp Kabushiki Kaisha Nitride semiconductor structure, method for producing a nitride semiconductor structure, and light emitting device
JP4145437B2 (ja) * 1999-09-28 2008-09-03 住友電気工業株式会社 単結晶ＧａＮの結晶成長方法及び単結晶ＧａＮ基板の製造方法と単結晶ＧａＮ基板
JP3801125B2 (ja) * 2001-10-09 2006-07-26 住友電気工業株式会社 単結晶窒化ガリウム基板と単結晶窒化ガリウムの結晶成長方法および単結晶窒化ガリウム基板の製造方法
JP4396649B2 (ja) * 2006-02-17 2010-01-13 住友電気工業株式会社 ＧａＮ結晶基板およびその製造方法
JP3864870B2 (ja) * 2001-09-19 2007-01-10 住友電気工業株式会社 単結晶窒化ガリウム基板およびその成長方法並びにその製造方法
JP4192966B2 (ja) * 2006-06-08 2008-12-10 住友電気工業株式会社 窒化ガリウムの結晶成長方法
CN101393851A (zh) * 2001-10-09 2009-03-25 住友电气工业株式会社 单晶氮化镓基板及单晶氮化镓长晶方法
JP3962283B2 (ja) 2002-05-29 2007-08-22 松下電器産業株式会社 半導体装置の製造方法
FR2842832B1 (fr) * 2002-07-24 2006-01-20 Lumilog Procede de realisation par epitaxie en phase vapeur d'un film de nitrure de gallium a faible densite de defaut
JP4182935B2 (ja) 2004-08-25 2008-11-19 住友電気工業株式会社 窒化ガリウムの結晶成長方法および窒化ガリウム基板の製造方法
JP4525309B2 (ja) * 2004-11-19 2010-08-18 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板の評価方法
KR101220826B1 (ko) * 2005-11-22 2013-01-10 삼성코닝정밀소재 주식회사 질화갈륨 단결정 후막의 제조방법
CN102239283A (zh) * 2008-12-02 2011-11-09 住友电气工业株式会社 生长氮化镓晶体的方法和制造氮化镓晶体的方法
JP5304715B2 (ja) * 2010-04-09 2013-10-02 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板
JP2013010681A (ja) * 2011-05-31 2013-01-17 Hitachi Cable Ltd 窒化ガリウム基板、発光素子、電界効果トランジスタ及びエピタキシャル膜の製造方法
JP6098028B2 (ja) 2011-09-14 2017-03-22 株式会社リコー 窒化ガリウム結晶、１３族窒化物結晶、１３族窒化物結晶基板および製造方法
JP2013207055A (ja) * 2012-03-28 2013-10-07 Hitachi Cable Ltd 窒化ガリウム基板の製造方法

Also Published As

Publication number Publication date
CN110042471A (zh) 2019-07-23
US20170101724A1 (en) 2017-04-13
US10006147B2 (en) 2018-06-26
CN106574398B (zh) 2019-03-05
CN106574398A (zh) 2017-04-19
JP6269368B2 (ja) 2018-01-31
US20180237946A1 (en) 2018-08-23
US10443151B2 (en) 2019-10-15
JP2016023124A (ja) 2016-02-08
WO2016013262A1 (ja) 2016-01-28

Similar Documents

Publication Publication Date Title
US7230282B2 (en) III-V group nitride system semiconductor self-standing substrate, method of making the same and III-V group nitride system semiconductor wafer
CN108140563B (zh) 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
US10443151B2 (en) Gallium nitride substrate
CN100447951C (zh) 氮化物半导体自支撑衬底和氮化物半导体发光元件
EP2544220A1 (en) Single crystal substrate, production method for single crystal substrate, production method for single crystal substrate with multilayer film, and device production method
TWI479541B (zh) A group III nitride semiconductor semiconductor substrate, a group III nitride semiconductor semiconductor substrate, a group III nitride semiconductor device, and a group III nitride semiconductor self-supporting substrate, and a method of manufacturing the same
US20130161794A1 (en) Internally reformed substrate for epitaxial growth, internally reformed substrate with multilayer film, semiconductor device, bulk semiconductor substrate, and manufacturing methods therefor
US20050023544A1 (en) III-V group nitride system semiconductor substrate
US10837124B2 (en) Gallium nitride substrate
US9196480B2 (en) Method for treating group III nitride substrate and method for manufacturing epitaxial substrate
JP2017522721A (ja) 半極性ｉｉｉ族窒化物層を含む半導体材料の製造方法
KR102491830B1 (ko) 반도체 소자용 에피택셜 기판, 반도체 소자, 및 반도체 소자용 에피택셜 기판의 제조 방법
JP2005340747A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法、ｉｉｉ−ｖ族窒化物系半導体デバイス、ｉｉｉ−ｖ族窒化物系半導体基板のロット
US20160265140A1 (en) Single crystal substrate, manufacturing method for single crystal substrate, manufacturing method for single crystal substrate with multilayer film, and element manufacturing method
JP6493511B2 (ja) 窒化ガリウム基板
US20240113256A1 (en) Gan-on-si epiwafer comprising a strain-decoupling sub-stack
JP2003258299A (ja) 窒化ガリウム系化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant