CN101553605A - Ⅲ族氮化物衬底、设置有外延层的衬底、制造上述衬底的方法以及制造半导体器件的方法 - Google Patents

Ⅲ族氮化物衬底、设置有外延层的衬底、制造上述衬底的方法以及制造半导体器件的方法 Download PDF

Info

Publication number
CN101553605A
CN101553605A CNA2007800390496A CN200780039049A CN101553605A CN 101553605 A CN101553605 A CN 101553605A CN A2007800390496 A CNA2007800390496 A CN A2007800390496A CN 200780039049 A CN200780039049 A CN 200780039049A CN 101553605 A CN101553605 A CN 101553605A
Authority
CN
China
Prior art keywords
substrate
iii nitride
iii
epitaxial film
iii group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800390496A
Other languages
English (en)
Other versions
CN101553605B (zh
Inventor
石桥惠二
八乡昭广
入仓正登
中畑成二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Chemical Corp
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to CN201210441633.7A priority Critical patent/CN103014866B/zh
Publication of CN101553605A publication Critical patent/CN101553605A/zh
Application granted granted Critical
Publication of CN101553605B publication Critical patent/CN101553605B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明获得一种其上能够形成良好质量外延生长层的III族氮化物衬底，以及一种制造上述衬底的方法。GaN衬底(1)为如下之一：一种III族氮化物衬底，其中每平方厘米表面(3)的酸性物质原子个数为2×1014以下，并且每平方厘米表面(3)的硅原子个数为3×1013以下；一种III族氮化物衬底，其中每平方厘米表面(3)的硅原子个数为3×1013以下，并且表面(3)的浊度为5ppm以下；以及一种III族氮化物衬底，其中每平方厘米表面(3)的酸性物质原子个数为2×1014以下，并且表面(3)的浊度为5ppm以下。

Description

Ⅲ族氮化物衬底、设置有外延层的衬底、制造上述衬底的方法以及制造半导体器件的方法
技术领域
本发明涉及一种III族氮化物衬底，一种设置有外延层的衬底，制造上述衬底的方法以及一种制造半导体器件的方法。更特别地，本发明涉及一种其上能够形成良好膜质的外延层的III族氮化物衬底，一种设置有外延层的衬底，制造上述衬底的方法以及一种制造半导体器件的方法。
背景技术
一直以来，在诸如发光器件、功率器件等各种半导体器件中都会使用包括如GaN衬底的III族氮化物衬底的化合物半导体衬底，所述衬底具有镜面抛光表面且在镜面抛光表面上通过外延形成有外延生长层。存在的问题是，如果在上述镜面抛光表面上出现混浊(haze)，就会使形成在镜面抛光表面上的外延生长层出现不平整的缺陷，导致外延生长层的质量下降。所以，已经按照惯例提出了抑制上述混浊出现(即，降低浊度)的各种抛光方法(例如，GaAs，见专利文献1(特开平11-347920号公报))
专利文献1：特开平11-347920号公报
发明内容
然而，本发明人的研究结果已经发现，仅仅降低诸如GaN的III族氮化物衬底表面的浊度可能会引起诸如形成于该表面上的外延生长层的不平整的缺陷。在此情形下，即使使用上述的常规抛光方法也难以充分降低在外延生长层中出现缺陷的可能性。
本发明致力于解决上述问题，本发明的一个目的是提供一种其上能够形成良好质量外延生长层的III族氮化物衬底以及一种制造该衬底的方法。
本发明的另一个目的是提供一种包括良好质量外延生长层的设置有外延层的衬底及制造该衬底的方法，以及一种利用上述III族氮化物衬底使用设置有外延层的衬底来制造半导体器件的方法。
解决上述问题的方法
本发明人已经研究导致形成于III族氮化物衬底表面上的外延生长层的质量下降的机理。具体地，本发明人在外延生长层形成于III族氮化物衬底上之前对III族氮化物衬底的表面进行了详细的检查(如附着物质的种类和数量的测量)，并研究了检查结果与形成的外延生长层质量之间的关系。结果，本发明人发现在形成外延生长层时存在于III族氮化物衬底表面上的酸性物质的原子个数和硅原子个数，对形成的外延生长层的质量有显著的影响。这里，III族氮化物衬底指的是，例如由GaN制成的衬底、由AlN制成的衬底以及其混晶衬底(GaxAlyN)。此外，酸性物质指的是，当与水反应时或溶于水时呈现酸性的材料，包括卤素例如氯、氟、溴、碘等，氮氧化物(NOx)、硫氧化物(SOx)、氯化氢等。
本发明人已经探讨了上述酸性物质附着于III族氮化物衬底表面的原因，并且推测是发生了如下现象。具体地，在制造III族氮化物衬底(例如，GaN衬底)的步骤中，使用了诸如盐酸和硝酸的挥发性酸性物质，另外，使用了含有磨粒的抛光液来抛光衬底。在抛光液中通常使用氯基氧化剂，并且在抛光液中含有大量的作为酸性物质的氯。使用这些酸性物质的抛光步骤通常利用排气装置对抛光装置内的气氛进行排气来实施。如果排气装置无法排出所有的酸性物质，则部分酸性物质存在于抛光装置内的气氛中。在此情形下，所述酸性物质就被认为会吸附在III族氮化物衬底的表面上。并且还认为上述酸性物质与组成III族氮化物衬底的元素发生反应从而在衬底表面上形成析出物。如果形成上述析出物，则衬底表面的表面粗糙度和浊度的值增大。
抛光之后，清洗III族氮化物衬底，然后进行表面检查。如果在上述抛光步骤中在III族氮化物衬底表面上存在大量的酸性物质，则在随后的步骤中难以充分去除该酸性物质。所以，最终状态的衬底表面的表面粗糙度和浊度的值增大。此外，表面检查是在洁净室中进行的，在检查过程中III族氮化物衬底暴露于洁净室内的气氛达至少约一小时。同样认为，在这种场合，从上述抛光步骤流出的少量酸性物质等被吸附在III族氮化物衬底的表面上。
此外，当使用含有Si原子的物质如SiO2作为磨粒的抛光液来抛光如GaN衬底的III族氮化物衬底时，即使在抛光之后实施了清洗步骤，含Si物质仍可能残留在衬底表面上。本发明人已经发现，如果在III族氮化物衬底的表面上存在过量的上述酸性物质(和/或析出物)和含Si物质，则形成于衬底表面上的外延生长层的质量会降低。也就是说，为了在III族氮化物衬底表面上形成高质量的外延生长层，降低上述酸性物质和含Si物质在衬底表面上的浓度是有效的。本发明人已经发现，为了降低如上所述的衬底表面上的酸性物质的浓度，尽可能地降低在抛光装置内与衬底表面接触的环境气体中酸性物质的浓度是有效的。此外，本发明人发现，为了降低附着于衬底表面的含Si物质(或Si原子)的浓度，在抛光步骤中使用的抛光液含有酸和表面活性剂是有效的。需要指出，当制造步骤中气氛内的酸性物质的浓度高时、衬底表面上的酸性物质的浓度增加的问题，不仅是在抛光步骤和检查步骤中而且在其它步骤中高度地出现。
在根据由上述发现而作出的本发明III族氮化物衬底中，每平方厘米表面的酸性物质的原子个数在2×1014以下，并且每平方厘米表面的硅(Si)原子个数在3×1013以下。
利用这种构造，能够在III族氮化物衬底的表面上形成良好质量的外延生长层。需要指出，将III族氮化物衬底的每平方厘米表面的原子个数设定为2×1014以下的原因在于，如果将酸性物质的原子个数抑制为2×1014以下，则能够充分降低衬底表面的粗糙度和浊度(即，能够充分降低衬底表面的不平整程度)。此外，将每平方厘米表面的硅(Si)原子个数设定为3×1013以下的原因在于，利用这种设定，形成的外延生长层的质量(例如，外延生长层的表面粗糙度和膜质量)能够被保持得足够良好(例如，当外延生长层被用作发光器件的发光层时，能够获得规定的发光强度)。需要指出，如果酸性物质以诸如包括氟、氯、溴、碘等卤素的单质出现，则酸性物质的原子个数指的是卤素原子个数，而如果酸性物质以诸如氮氧化物(NOx)、硫氧化物(SOx)等的化合物出现，则酸性物质的原子个数指的是化合物的分子数。此外，如果硅以单质出现，则硅原子个数指的是硅的原子个数，而如果硅以诸如SiO2的化合物出现，则硅原子个数指的是化合物的分子数。
在上述III族氮化物衬底中，表面的浊度可以为5ppm以下。这是因为，通过将每平方厘米衬底表面的酸性物质的原子个数(酸性物质的密度)设定为上述值以下，能够充分降低III族氮化物衬底的表面粗糙度，并且因此还能充分降低混浊的程度(浊度)。通过降低上述衬底表面的浊度，能够防止形成于衬底表面上的外延生长层的质量下降。需要指出，将浊度的上限设定为5ppm的原因在于，如果浊度大于5ppm，形成的外延生长层的质量会下降，并且例如当将外延生长层用作发光器件的发光层时无法获得足够的发光强度。
在根据本发明的III族氮化物衬底中，每平方厘米表面的硅原子个数为3×1013以下，并且表面的浊度为5ppm以下。此外，在根据本发明的III族氮化物衬底中，每平方厘米表面的酸性物质的原子个数为2×1014以下，并且表面的浊度为5ppm以下。
利用这种构造，能够在III族氮化物衬底的表面上形成良好质量的外延生长层。
在上述III族氮化物衬底中，每平方厘米表面的酸性物质的原子个数优选为9×1013以下。此外，在上述III族氮化物衬底中，表面的浊度优选为3ppm以下。而且，在上述III族氮化物衬底中，每平方厘米表面的硅原子个数优选为1×1013以下。
在此情形下，能够进一步提高形成于III族氮化物衬底表面上的外延生长层的膜质量。例如，当衬底被用于形成发光器件而外延生长层被用于形成发光层时，发光层的发光强度能够得到进一步提高。
根据本发明的设置有外延层的衬底包括由III族氮化物制成的基础衬底，以及形成于基础衬底表面上的外延生长层。在基础衬底和外延生长层之间的界面处每立方厘米的硅(Si)原子个数为1×1020以下。
在如上构造的设置有外延层的衬底中，基础衬底表面上的硅原子个数保持较低时形成外延生长层，因此能够形成具有良好膜质量的外延生长层。因此，当上述设置有外延层的衬底被用来形成半导体器件(例如，发光器件)时，由于外延生长层质量差而导致出现半导体器件无法提供足够性能(即，变得有缺陷)的问题能够被抑制。这里，设置有外延层的衬底指的是具有形成于基础衬底表面上的至少一个由外延形成的层(外延生长层)的衬底。此外，在上述设置有外延层的衬底中，在基础衬底和外延生长层之间的界面处每立方厘米的硅(Si)原子个数可以为1×1019以下。在此情形下，能够形成更优质的外延生长层。在界面处每立方厘米的硅原子个数优选为1×1018以下，并且更优选为1×1017以下。
在上述III族氮化物衬底中，表面粗糙度Ra可以为1nm以下。在上述设置有外延层的衬底中，外延生长层表面的表面粗糙度Ra可以为1nm以下。此外，形成于上述III族氮化物衬底表面上的加工变质层(affected layer)的厚度可以为50nm以下。形成于上述设置有外延层的衬底的基础衬底表面上的加工变质层的厚度可以为50nm以下。这里，可以通过使用透射式电子显微镜(TEM)观察衬底，将晶格畸变出现的区域定义为加工变质层并且测量具有畸变的区域(加工变质层)的厚度来评估上述加工变质层的厚度。
一种制造根据本发明的III族氮化物衬底的方法包括，抛光III族氮化物衬底表面的抛光步骤，以及在抛光步骤之后清洗III族氮化物衬底表面的清洗步骤。在抛光步骤过程中以及在清洗步骤之后控制与III族氮化物衬底相接触的环境气体，以保持在清洗步骤之后III族氮化物衬底表面每平方厘米的酸性物质的原子个数为2×1014以下。在抛光步骤中，通过化学机械抛光来抛光III族氮化物衬底的表面。在化学机械抛光中使用的抛光液含有表面活性剂和酸。
利用这种方法，通过控制上述环境气体(例如，通过操作排气机构以使含有酸性物质的环境气体从III族氮化物衬底周围快速去除，或者通过在环境气体流路中设置吸附酸性物质的吸附剂以使环境气体中含有的酸性物质的浓度低于规定值)，能够降低来自环境气体的酸性物质在抛光步骤过程中以及在清洗步骤之后吸附到III族氮化物衬底表面的可能性。此外，通过在抛光步骤中使用上述抛光液，能够降低抛光液中例如由SiO2制成的磨粒(粒子状物质)等的异物(含Si物质)在抛光步骤之后附着于III族氮化物衬底表面上的可能性。由此可降低III族氮化物衬底表面上的含Si物质也就是硅原子的密度。
在上述制造III族氮化物衬底的方法中，抛光液可进一步包含氧化剂。在这种情况下，可提高抛光步骤中的抛光速率。由此能提高制造III族氮化物衬底的效率。
在上述制造III族氮化物衬底的方法中，抛光液中包含的酸没有特别限制，例如可以使用无机酸，如盐酸、氢氟酸、溴酸、碘酸、硝酸、硫酸、磷酸、碳酸等；以及有机酸，如甲酸、乙酸、柠檬酸、苹果酸、酒石酸、丁二酸、苯二甲酸、富马酸、草酸等。在上述制造III族氮化物衬底的方法中，有机酸可以是2元以上的羧酸。在这种情况下，可提高抛光步骤中的抛光速率，并且能够降低由于抛光液中含有酸而使异物附着于衬底表面的可能性。此处，有机酸是指呈酸性的有机化合物。抛光液中含有的表面活性剂没有特别限制，可以使用阳离子的、阴离子的、非离子的表面活性剂中的任意一种。
上述制造III族氮化物衬底的方法可以进一步包括，在抛光步骤之后而在清洗步骤之前，使用酸性溶液或碱性溶液抛光III族氮化物衬底表面的步骤。在该抛光步骤中，用酸性溶液抛光III族氮化物衬底表面的步骤以及用碱性溶液抛光III族氮化物衬底表面的步骤可以顺次进行，或者可以多次重复用酸性溶液抛光III族氮化物衬底表面的步骤和/或用碱性溶液抛光III族氮化物衬底表面的步骤。碱性溶液没有特别限制，可以使用例如KOH、NaOH、NH4OH、胺等的碱。在这种情况下，由于异物可以在清洗步骤之前通过抛光从III族氮化物衬底的表面去除，因此能够降低清洗步骤之后异物(例如含硅物质)残留在衬底表面的问题出现的可能性。
可用干法蚀刻代替化学机械抛光来对衬底表面进行去除和磨光(finish)。干法蚀刻是指不使用液体，而是通过利用由气体、等离子体、离子、光等引起的气相和固相之间界面处的化学或物理反应，对作为固体的III族氮化物衬底表面进行去除的任何方法。
氯基气体常被用于干法蚀刻III族氮化物衬底，并且氯作为酸性物质可能会残留并存在于衬底表面。氯基气体的实例包括Cl2，BCl3，SiCl4等。作为用于干法蚀刻的气体，也可以使用包含这些氯基气体和诸如Ar或N2的惰性气体的任何混合气体。衬底表面上的酸性物质可通过调节例如惰性气体的稀释、压力、流速等的条件来减少。此外，为了通过干法蚀刻使III族氮化物衬底的表面光滑，Si存在于等离子中是有效的。利用诸如SiCl4的气体可将Si添加到等离子体中，或者通过将Si化合物放置于衬底附近并与衬底同时蚀刻Si化合物能够使Si存在于等离子体中。可能存在这样的情形，由于Si存在于蚀刻气氛中，导致Si残留在经受干法蚀刻的衬底表面上。在这种情况下，通过控制等离子体中的Si浓度，能够减少衬底表面上的硅。
另外，在根据本发明的制造III族氮化物衬底的方法中，使用氯基气体在含Si的气氛中对III族氮化物衬底的表面进行干法蚀刻，由此，使所述表面每平方厘米的酸性物质的原子个数为2×1014以下，并且表面每平方厘米的硅原子个数为3×1013以下。这里，氯基气体是指在其成分的组成中包含氯的气体，并且可以是例如氯气或其组成中包含氯的气体，或者包含这些气体中的至少一种的混合气体。
根据本发明的制造设置有外延层的衬底的方法包括：衬底准备步骤，其实施上述制造III族氮化物衬底的方法；以及在通过衬底准备步骤获得的III族氮化物衬底的表面上形成外延生长层的步骤。利用该方法，在III族氮化物衬底的表面上可形成良好质量的外延生长层。
根据本发明的制造设置有外延层的衬底的方法包括：衬底准备步骤，其准备上述III族氮化物衬底；以及在通过衬底准备步骤准备的III族氮化物衬底的表面上形成外延生长层的步骤。利用这种方法，在III族氮化物衬底的表面上可形成良好质量的外延生长层。
根据本发明的制造半导体器件的方法包括：设置有外延层的衬底准备步骤，其实施上述制造设置有外延层的衬底的方法；以及在由所述设置有外延层的衬底准备步骤获得的设置有外延层的衬底上实施电极形成步骤和加工步骤而形成半导体器件的步骤。利用这种方法，能够使用具有优质外延生长层的设置有外延层的衬底来形成半导体器件，由此能够降低由于外延生长层质量差而使半导体器件出现故障的可能性。
有益效果
如上所述，根据本发明，可以获得具有形成于III族氮化物衬底表面上的优质外延生长层的设置有外延层的衬底。由此，通过使用设置有外延层的衬底形成半导体器件能够降低半导体器件出现故障的可能性。
附图说明
图1为示出作为根据本发明的III族氮化物衬底实例的GaN衬底的示意性斜视图；
图2为用于说明使用图1所示GaN衬底制造半导体器件的方法的流程图；
图3为用于说明图2所示的加工步骤的细节的流程图；
图4为示出使用图1所示GaN衬底的设置有外延层的衬底的示意性斜视图。
符号说明
1：衬底3：表面5：外延生长层10：设置有外延层的衬底
具体实施方式
以下，将参考附图描述本发明的实施方式和实施例，其中，相同的或相应的部分由相同的附图标记指代，不再重复其描述。
图1为示出作为根据本发明的III族氮化物衬底实例的GaN衬底的示意性斜视图。图2为用于说明使用图1所示GaN衬底制造半导体器件的方法的流程图。图3为用于说明图2所示加工步骤的细节的流程图；图4为示出使用图1所示GaN衬底的设置有外延层的衬底的示意性斜视图。参考图1至图4，下文将描述根据本发明的GaN衬底、设置有外延层的衬底、以及制造半导体器件的方法的实施方式。
如图1所示，在经过下述处理步骤的根据本发明的GaN衬底1中，其表面(例如，在抛光和清洗之后)每平方厘米的酸性物质(例如，氯原子)的原子个数为2×1014以下，并且表面的每平方厘米的硅原子个数为3×1013以下。此外，在GaN衬底1中，表面的浊度为5ppm以下。利用这种构成，能够在III族氮化物衬底的表面上形成良好质量的外延生长层。
在上述GaN衬底1中，每平方厘米表面3的酸性物质原子个数优选为9×1013以下。此外，在上述GaN衬底1中，表面3的浊度优选为3ppm以下。而且，在上述GaN衬底1中，每平方厘米表面3的硅原子个数优选为1×1013以下。
在这种情况下，能够进一步提高形成于GaN衬底1的表面3上的外延生长层5(见图4)的膜质量。例如，如后所述，当GaN衬底1被用于形成发光器件而外延生长层被用于形成发光层时，所述发光层的发光强度能够得到进一步提高。
需要指出，上述酸性物质的原子个数利硅原子个数是利用TXRF(全反射X射线荧光)仪器测量，并且浊度通过利用Tencor制造的SURFSCAN 4500测量。
下面，参考图2和图3，将描述包括制造图1所示GaN衬底的步骤的制造半导体器件的方法。
如图2所示，准备步骤(S100)作为准备GaN衬底的步骤被首先实施。在准备步骤(S100)中，可用任何常规的已知方法准备GaN衬底。
然后，实施在GaN衬底上进行抛光等的加工步骤(S200)。参照图3，将描述加工步骤(S200)的处理细节。如图3所示，在加工步骤(S200)中，CMP步骤(S210)作为抛光步骤被首先实施。在CMP步骤(S210)中，通过CMP(化学机械抛光)来抛光在准备步骤(S100)中准备的GaN衬底的表面。结果，GaN衬底的表面被镜面磨光。
这时，不仅磨粒还有表面活性剂以及酸被添加到在CMP步骤(S210)中使用的抛光液中。作为包含于抛光液中的磨粒，例如可以使用SiO2、Al2O3、ZrO2、CeO2、Fe2O3、Cr2O3等。为了提高清洗性能，优选的是使用具有高离子化倾向的金属元素作为构成磨粒的金属元素。例如，如果使用包含比氢(H)具有更高离子化倾向的金属元素的磨粒，则会提高在后述的清洗步骤中去除磨粒等的效率。作为酸，可以用盐酸等，并且还可以使用有机酸，例如苹果酸、柠檬酸等。优选地，具有2元以上的羧酸被用作有机酸。另外，可进一步向抛光液中添加氧化剂。使用的氧化剂的实例优选包括次氯酸和次氯酸盐，氯化的异氰尿酸如三氯异氰尿酸(TCIA)，氯化的异氰尿酸盐如二氯异氰尿酸钠，高锰酸盐如高锰酸钾，重铬酸盐如重铬酸钾，溴酸盐如溴酸钾，硫代硫酸盐如硫代硫酸钠，过硫酸盐如过硫酸铵和过硫酸钾，硝酸，含水的过氧化氢，臭氧等。
接下来，实施抛光步骤(S220)。在抛光步骤中，使用酸性或碱性抛光液。例如，可以使用盐酸、硝酸、磷酸、柠檬酸、苹果酸等作为酸性抛光液。例如，可以使用氢氧化钾、氢氧化钠、碳酸钠等作为碱性抛光液。
然后，实施清洗步骤(S230)。在清洗步骤(S230)中，可以使用任何清洗方法。例如，使用纯水的纯水清洗可以作为清洗步骤(S230)来实施。至少在CMP步骤(S210)过程中、在抛光步骤(S220)步骤过程中，以及在清洗步骤(S230)之后的步骤中，与GaN衬底接触的环境气体(即，在处理GaN衬底的洁净室中的环境气体)从GaN衬底周围排出，以使酸性物质特别是氯原子的浓度保持较低，吸附酸性物质的吸附剂被设置于环境气体的循环系统中。例如，活性碳被作为吸附剂来使用。以此方式，使环境气体中酸性物质特别是氯原子的浓度保持为规定值以下(例如，0.02ppm以下)。其结果，能够降低在抛光和清洗后作为吸附于GaN衬底表面的酸性物质的氯原子个数。需要指出，同样在抛光步骤(S220)过程中，如上所述，与GaN衬底相接触的环境气体可从GaN衬底周围排出，并且吸附酸性物质的吸附剂可设置在环境气体的循环系统中。
通过实施上述步骤，可获得如图1所示的GaN衬底1，其表面上酸性物质和硅的原子密度足够小。需要指出，在加工步骤(S200)中，可通过干法蚀刻步骤代替CMP步骤来处理GaN衬底的表面。也可在CMP步骤之外实施干法蚀刻步骤。
接下来，如图2所示，在通过加工步骤(S200)镜面磨光的GaN衬底上实施后处理步骤(S300)。在后处理步骤(S300)中，例如，实施在GaN衬底表面上形成规定的外延生长层的步骤(膜形成步骤)。作为膜形成步骤的结果，可以获得设置有外延层的衬底10，该衬底10具有在GaN衬底1的表面上形成的外延生长层5(如图4所示)。此外，在后处理步骤(S300)中，通过实施在设置有外延层的衬底10的表面上形成电极的步骤(电极形成步骤)，将设置有外延层的衬底10分离成单独器件的分离步骤，以及将形成的器件连接至框架的步骤(加工步骤)，来实现组装诸如发光器件的器件的组装步骤。
下文将列举并描述本发明的实施方式，尽管这些实施方式与上述实施方式部分重叠。根据本发明的制造III族氮化物衬底(GaN衬底1)的方法包括抛光GaN衬底1表面的抛光步骤(CMP步骤(S210))以及在CMP步骤(S210)之后清洗GaN衬底1表面的清洗步骤(S230)。在抛光步骤(CMP步骤(S210))期间以及在清洗步骤(S230)之后对接触GaN衬底1的环境气体进行控制，以使清洗步骤(S230)之后GaN衬底1的每平方厘米表面上酸性物质的原子个数保持在2×1014以下。具体来说，在环境气体中设置吸附酸性物质的吸附元件如活性碳，从而将环境气体中酸性物质的浓度保持为规定值以下。此外，在上述CMP步骤(S210)期间以及在清洗步骤(S230)之后，可以设置排放机构以保持环境气体中酸性物质的浓度为规定值以下。在CMP步骤(S210)中，通过化学机械抛光来抛光GaN衬底1的表面。在化学机械抛光中使用的抛光液含有表面活性剂和酸。
利用这种方法，对上述环境气体进行控制以便从环境气体中去除酸性物质，由此能够降低在CMP步骤期间以及在清洗步骤之后来自环境气体的酸性物质附着于GaN衬底1表面的可能性。此外，通过在CMP步骤(S210)中使用上述抛光液，能够降低在CMP步骤(S210)之后抛光液中的含Si物质附着于GaN衬底1的表面的可能性。由此能够降低GaN衬底1的表面上含Si物质也就是硅原子的密度。
在上述CMP步骤(S210)中，抛光液可进一步包含氧化剂。在这种情况下，能够提高抛光步骤的抛光速率。
此外，抛光液中包含的酸可以是有机酸。而且，有机酸可以是2元以上的羧酸。在这种情况下，能够提高抛光步骤的抛光速率，并且能够降低由于抛光液中包含的酸而使异物附着于衬底表面的可能性。
上述制造GaN衬底的方法可进一步包括，在CMP步骤(S210)之后而在清洗步骤(S230)之前，使用酸性溶液或碱性溶液抛光GaN衬底1的表面的步骤(抛光步骤(S220))。在抛光步骤(S220)中，使用酸性溶液抛光GaN衬底1的表面的步骤以及使用碱性溶液抛光GaN衬底1的表面的步骤可以顺次实施，或者可以多次重复用酸性溶液抛光GaN衬底1表面的步骤和/或用碱性溶液抛光GaN衬底1表面的步骤。在这种情况下，由于能够通过抛光在清洗步骤之前将异物从GaN衬底1的表面上去除，因此能够降低清洗步骤(S230)之后异物残留在GaN衬底1表面上的问题出现的可能性。此外，由于通过抛光步骤还能够在清洗步骤之前减少酸性物质，因此能够降低清洗步骤之后酸的存在量。
此外，可以进行干法蚀刻来代替CMP步骤。干法蚀刻的实例包括RIE(反应离子蚀刻)、ICP(电感耦合等离子体)-RIE、ECR(电子回旋共振)、CAIBE(化学辅助离子束蚀刻)、RIBE(反应离子束蚀刻)等。
根据本发明制造设置有外延层的衬底的方法包括：衬底准备步骤(图2中的加工步骤(S200))，其实施上述制造GaN衬底的方法(或准备GaN衬底1作为上述III族氮化物衬底)；以及在通过加工步骤(S200)获得的III族氮化物衬底表面上形成外延生长层(包括在后处理步骤(S300)中的膜形成步骤)的步骤。利用该方法，能够在GaN衬底1的表面3上形成良好质量的外延生长层5。
根据本发明的制造半导体器件的方法包括：设置有外延生长层的衬底准备步骤(加工步骤(S200)和膜形成步骤)，其实施上述制造设置有外延层的衬底的方法；以及通过在由设置有外延生长层的衬底准备步骤获得的设置有外延层的衬底10上实施电极形成步骤和加工步骤(包括在后处理步骤(S300)中)而形成半导体器件的步骤(在后处理步骤(S300)中在膜形成步骤之后的步骤)。利用该方法，能够使用具有优质外延生长层5的设置有外延层的衬底10来形成半导体器件，并因此能够降低由于外延生长层5的质量差而使半导体器件出现故障的可能性。
此外，如图4所示，根据本发明设置有外延层的衬底10包括作为由III族氮化物制成的基础衬底的GaN衬底1，以及形成于GaN衬底1的表面3上的外延生长层5。在GaN衬底1与外延生长层5之间的界面处每立方厘米的硅(Si)原子个数1×1020以下。而且，根据本发明的设置有外延层的衬底10包括作为上述根据本发明的III族氮化物衬底的GaN衬底1，以及形成于GaN衬底1表面上的外延生长层。
在如上所述构造的设置有外延层的衬底10中，在GaN衬底1表面上硅原子的个数保持较低的状态下形成外延生长层5，由此能够形成良好质量的外延生长层5。因此，能够抑制如下问题的出现，例如当使用上述设置有外延层的衬底10形成发光器件时，该器件会由于劣质的外延生长层5而变得有缺陷。
此外，在上述设置有外延层的衬底中，在GaN衬底1与外延生长层5之间的界面处每立方厘米的硅(Si)原子个数可以为1×1019以下。在这种情况下，能够形成更优质的外延生长层5。在GaN衬底1与外延生长层5之间的界面处每立方厘米的硅(Si)原子个数(硅原子密度)能够通过SIMS(次级离子质谱法)来测量。例如，可以使用由CAMECA制造的扇形磁场SIMS仪器作为测量仪器并且在将Cs+用作一次离子的测量条件下进行测量。
实施例1
为了确认本发明的效果，进行如下实验。
(试样准备)
作为本发明的实施例来准备实施例1至13的试样，而作为比较例来准备比较例1至4的试样。具体来说，是准备用于实施例1至13以及比较例1至4的GaN衬底。GaN衬底都是直径为50mm、厚度为0.5mm的圆盘状。对这些GaN衬底，事先在其表面上利用金刚石磨粒进行研磨。作为用于研磨的磨粒，分别准备平均直径为6μm、2μm和0.5μm的磨粒，并且以逐步的方式先使用大直径磨粒然后使用小直径磨粒来进行研磨。研磨之后，使用氧化铝磨粒进行抛光。对于氧化铝磨粒，使用那些平均直径为0.5μm的磨粒。以这种方式，对GaN衬底试样的表面进行预处理。
(试样抛光)
下述的加工是在如上所述准备的GaN衬底上于洁净室内进行的。需要指出，为了将安装在洁净室中的抛光装置内的环境气体中的酸性物质特别是氯原子的浓度保持得足够低，所述环境气体能够从设置有GaN衬底的处理室内部被排出。上述环境气体以0.6m/s的排气风速被排出。在抛光装置中，用作实施例1至8以及11至13的GaN衬底的表面通过CMP来抛光。如表1所示，用于实施例1至8的抛光的抛光液含有SiO2作为磨粒。用于实施例11至13的抛光的抛光液分别含有ZrO2、Cr2O3、Fe2O3作为磨粒。上述抛光液含有盐酸、苹果酸或柠檬酸作为调节pH值的酸。加入这些酸之后，抛光液的pH值约为2以上并且为4以下。此外，向抛光液中加入0.05质量％的聚丙烯酸钠作为表面活性剂。而且作为氧化剂，向在实施例2、5、6以及10至13中使用的抛光液中加入0.1质量％的三氯异氰尿酸(TCIA)，在实施例1和7中加入次氯酸，而在实施例3中加入二氯异氰尿酸钠(Na-DCIA)。在实施例4和8中，使用不含氧化剂的抛光液。在抛光步骤之后，进行纯水清洗以获得具有镜面磨光表面的GaN衬底。对于这些GaN衬底中的每一个，如下所述测量表面上的硅和氯的浓度、表面的表面粗糙度和浊度以及加工变质层的厚度。
对于实施例9，作为用于测量表面上硅浓度等的试样的GaN衬底是通过利用称作干法蚀刻(DE)的技术加工GaN衬底来准备的。用于所述加工的干法蚀刻是利用平行板型RIE装置来进行的。所述加工是在如下条件下进行的：将氯气和三氯化硼(BCl3)气体用作蚀刻气体，氯气的流量为25sccm(sccm：流量单位，是指每分钟流过一立方厘米的标准状态的气体；下文中使用相同的单位)并且三氯化硼气体的流量为25sccm，压力为2.66Pa而RF功率为200W。
对于实施例10，进行与实施例1同样的CMP法抛光，然后进行抛光(清洗抛光)。抛光时，使用含有0.3质量％柠檬酸和0.1质量％TCIA的溶液作为抛光液。之后，进行与实施例1至9中同样的清洗步骤以准备GaN衬底作为用于测量表面上的硅浓度等的试样。
同样对于比较例1至4，通过CMP来抛光GaN衬底的表面。然而，对于比较例1，使用含有SiO2制磨粒和用于调节pH值的盐酸的抛光液。对于比较例2，使用含有SiO2制磨粒、用于调节pH值的苹果酸、表面活性剂(聚丙烯酸钠)以及氧化剂(TCIA)的抛光液。对于比较例3，使用含有金刚石磨粒、用于调节pH值的苹果酸、表面活性剂(聚丙烯酸钠)以及氧化剂(TCIA)的抛光液。对于比较例4，使用含有SiC制磨粒、用于调节pH值的苹果酸、表面活性剂(聚丙烯酸钠)以及氧化剂(TCIA)的抛光液。表面活性剂和氧化剂的含量分别为0.3质量％和0.1质量％。
随后，对于比较例1～4，通过与实施例1至8以及11至13中同样地在抛光步骤之后进行纯水清洗，从而准备作为用于测量表面上硅浓度等的试样的GaN衬底。
需要指出，从进行上述加工步骤到进行下述测量，在实施例1至13以及比较例1、3和4中装置内的环境气体均被排气，而在比较例2中对环境气体未进行排气。
(衬底表面的测量)
对于如上所述准备的实施例1至13以及比较例1至4的每个试样(GaN衬底)，测量衬底性能。具体来说，测量镜面磨光表面上的硅(Si)和氯(Cl)的浓度，表面的表面粗糙度和浊度以及加工变质层的厚度。表1示出了测量结果。
Figure A20078003904900241
关于Si浓度和Cl浓度，在衬底表面的中心部位使用全反射X射线荧光(TXRF)仪器来检查每平方厘米的原子个数，并且表1示出了其值。在衬底表面上的五个点处测量表面粗糙度，并且表1示出了其平均值。使用由Tencor制造的SURFSCAN 4500来测量浊度。通过使用透射电子显微镜(TEM)观察GaN衬底的晶格畸变来评估加工变质层的厚度。
从表1能够看出，在用于CMP的抛光液包含诸如盐酸、柠檬酸的酸和表面活性剂的实施例1至8中，硅浓度要比抛光液中不含表面活性剂的比较例1中的Si浓度低很多。还能够看出，在实施例1至8中，在将苹果酸或柠檬酸用作抛光液中的酸的实施例5至8中Si浓度特别降低。在将除SiO2和SiC以外的磨粒(不包含Si作为元素的磨粒)用作CMP用抛光液中的磨粒的实施例11和13以及比较例3中，未从衬底表面检测到Si。
此外，能够看出，在处理过程中所述气氛被进行排气而得到的全部试样均呈现出低的Cl浓度、表面粗糙度以及浊度，而所述气氛未被排气的比较例2的试样具有相对高的Cl浓度、表面粗糙度以及浊度。另外，在实施例1至13中加工变质层的厚度全都小于比较例3和4中的厚度。特别地，在将SiO2或Fe2O3用作磨粒的实施例1至10以及13中，未检测到加工变质层。尽管在实施例11和12中检测到了加工变质层，但其厚度比比较例3和4中的厚度小得多。
还能够看出，在抛光液包含氧化剂的实施例1至3、5至7以及11至13中，抛光步骤中的去除速度大于在抛光液不包含氧化剂的实施例4和8中的去除速度。
(制造发光器件)
对于如上所述加工的实施例1至13以及比较例1至4的每个试样(GaN衬底)，在其表面上形成多个外延生长层，然后形成电极，分离成单个的芯片，将芯片安装至引线框架上，以此制造发光器件(LED)。形成于GaN衬底表面上的外延生长层具体包括1μm厚的n型GaN层(搀杂剂：Si)和150nm厚的n型Al0.1Ga0.9N层(搀杂剂：Si)作为n型半导体层，发光层，以及20nm厚的p型Al0.2Ga0.8N层(搀杂剂：Mg)和150nm厚的p型GaN层(搀杂剂：Mg)作为p型半导体层。发光层具有多量子阱结构，其中各自由10nm厚的GaN层形成的四个阻挡层和各自由3nm厚的Ga0.85In0.15N层形成的三个阱层交替堆叠。
作为第一电极，包括200nm厚的Ti层、1000nm厚的Al层、200nm厚的Ti层以及2000nm厚的Au层的分层结构形成于衬底的背面上，并且在氮气氛中加热以形成直径为100μm的n侧电极。作为第二电极，包括4nm厚的Ni层和4nm厚的Au层的分层结构形成于上述P型GaN层上，并且在惰性气氛中加热以形成p侧电极。所述分层体(即，具有形成于其上的上述外延生长层、n侧电极、p侧电极的GaN衬底)被分离成每侧为400μm的芯片，然后利用由AuSn制成的焊接层将p侧电极结合到导体上。另外，利用导线将n侧电极和导体结合，由此得到了具有作为发光器件的结构的半导体器件。
(外延生长层的测量)
在如上所述准备的实施例1至13以及比较例1至4的GaN衬底的表面上形成的外延生长层的表面粗糙度通过与测量上述GaN衬底表面粗糙度的相同技术来测量。表1还示出了测量结果。从表1能够看出，实施例1至13中的外延生长层的表面粗糙度小于比较例1至4中的表面粗糙度。
在衬底和外延生长层之间的界面处的Si浓度通过SIMS来测量。在实施例1、5、10和13以及比较例1中的Si浓度分别为1×1020/cm3、1×1019/cm3、1×1018/cm3、1×1017/cm3和5×1020/cm3。在实施例1、5、10和13中在界面处的硅浓度小于在比较例1中的硅浓度。
(测量发光强度)
对按照上述准备的实施例1至13以及比较例1至4的发光器件的发光强度进行了测量。表1示出了测量结果。从表1能够看出，比较例1至4的发光器件没有发光，而在实施例1至13的发光器件中外延生长层的发光层的发光得到了确认。为了测量发光强度，作为各个试样的发光器件被安装在积分球内，对发光器件施加规定的电流(20mA)，发出的光被收集到检测器，并且测量从检测器输出的光输出值。
尽管已经描述了本发明的实施方式和实施例，但以上公开的本发明的实施方式和实施例仅仅是为了说明，并且本发明的范围不限于本发明的这些实施方式。本发明的范围由权利要求的范围限定，并且意在包括在等同于权利要求范围的范围和含义之内的任何修改。
工业适用性
本发明尤其可有利地用在适于发光器件、功率器件等的III族氮化物衬底，利用III族氮化物衬底的设置有外延层的衬底以及制造上述衬底的方法。

Claims (26)

1.一种III族氮化物衬底(1)，其中每平方厘米表面(3)的酸性物质的原子个数为2×1014以下，并且每平方厘米所述表面(3)的硅原子个数为3×1013以下。
2.根据权利要求1所述的III族氮化物衬底(1)，其中表面粗糙度Ra为1nm以下。
3.根据权利要求1所述的III族氮化物衬底(1)，其中形成于所述表面(3)上的加工变质层的厚度为50nm以下。
4.一种III族氮化物衬底(1)，其中每平方厘米表面(3)的硅原子个数为3×1013以下，并且所述表面(3)的浊度为5ppm以下。
5.根据权利要求4所述的III族氮化物衬底(1)，其中表面粗糙度Ra为1nm以下。
6.根据权利要求4所述的III族氮化物衬底(1)，其中形成于所述表面(3)上的加工变质层的厚度为50nm以下。
7.一种III族氮化物衬底(1)，其中每平方厘米表面(3)的酸性物质的原子个数为2×1014以下，并且所述表面(3)的浊度为5ppm以下。
8.根据权利要求7所述的III族氮化物衬底(1)，其中表面粗糙度Ra为1nm以下。
9.根据权利要求7所述的III族氮化物衬底(1)，其中形成于所述表面(3)上的加工变质层的厚度为50nm以下。
10.一种设置有外延层的衬底(10)，包括：
由III族氮化物制成的基础衬底(1)；以及
形成于所述基础衬底(1)表面上的外延生长层(5)，
其中在所述基础衬底(1)和所述外延生长层(5)之间的界面处每立方厘米的硅原子个数为1×1020以下。
11.一种制造III族氮化物衬底的方法，包括：
抛光步骤(S210)：抛光III族氮化物衬底的表面，以及
在所述抛光步骤(S210)之后的清洗步骤(S230)：清洗所述III族氮化物衬底的表面，
其中，在所述抛光步骤(S210)过程中以及在所述清洗步骤(S230)之后控制与所述III族氮化物衬底相接触的环境气体，以保持在所述清洗步骤(S230)之后所述III族氮化物衬底的每平方厘米所述表面的酸性物质的原子个数为2×1014以下，
在所述抛光步骤(S210)中通过化学机械抛光来抛光所述III族氮化物衬底的表面，并且
在所述化学机械抛光中使用的抛光液含有表面活性剂和酸。
12.根据权利要求11所述的制造III族氮化物衬底的方法，其中所述抛光液进一步包含氧化剂。
13.根据权利要求11所述的制造III族氮化物衬底的方法，其中所述抛光液中包含的酸为有机酸。
14.根据权利要求13所述的制造III族氮化物衬底的方法，其中所述有机酸为2元以上的羧酸。
15.根据权利要求11所述的制造III族氮化物衬底的方法，进一步包括：在所述抛光步骤之后和在所述清洗步骤之前，使用酸性溶液或碱性溶液抛光所述III族氮化物衬底的表面的步骤。
16.一种制造III族氮化物衬底的方法，其中使用氯基气体在含有Si的气氛中对III族氮化物衬底的表面进行干法蚀刻，由此使每平方厘米所述表面的酸性物质的原子个数为2×1014以下，并且每平方厘米所述表面的硅原子个数为3×1013以下。
17.一种制造设置有外延层的衬底的方法，包括：
衬底准备步骤：实施根据权利要求11所述的制造III族氮化物衬底的方法；以及
步骤(S300)：在通过所述衬底准备步骤获得的所述III族氮化物衬底的表面上形成外延生长层。
18.一种制造半导体器件的方法，包括：
设置有外延层的衬底准备步骤：实施根据权利要求17所述的制造设置有外延层的衬底的方法；以及
步骤(S300)：在通过所述设置有外延层的衬底准备步骤获得的设置有外延层的衬底上实施电极形成步骤和加工步骤而形成半导体器件。
19.一种制造设置有外延层的衬底的方法，包括：
衬底准备步骤：实施根据权利要求16所述的制造III族氮化物衬底的方法；以及
步骤(S300)：在通过所述衬底准备步骤获得的所述III族氮化物衬底的表面上形成外延生长层。
20.一种制造半导体器件的方法，包括：
设置有外延层的衬底准备步骤：实施根据权利要求19所述的制造设置有外延层的衬底的方法；以及
步骤(S300)：在通过所述设置有外延层的衬底准备步骤获得的设置有外延层的衬底上实施电极形成步骤和加工步骤而形成半导体器件。
21.一种制造设置有外延层的衬底的方法，包括：
衬底准备步骤：准备根据权利要求1所述的III族氮化物衬底；以及
步骤(S300)：在通过所述衬底准备步骤准备的III族氮化物衬底的表面上形成外延生长层。
22.一种制造半导体器件的方法，包括：
设置有外延层的衬底准备步骤：实施根据权利要求21所述的制造设置有外延层的衬底的方法；以及
步骤(S300)：在通过所述设置有外延层的衬底准备步骤获得的设置有外延层的衬底上实施电极形成步骤和加工步骤而形成半导体器件。
23.一种制造设置有外延层的衬底的方法，包括：
衬底准备步骤：准备根据权利要求4所述的III族氮化物衬底；以及
步骤(S300)：在通过所述衬底准备步骤准备的III族氮化物衬底的表面上形成外延生长层。
24.一种制造半导体器件的方法，包括：
设置有外延层的衬底准备步骤：实施根据权利要求23所述的制造设置有外延层的衬底的方法；以及
步骤(S300)：在通过所述设置有外延层的衬底准备步骤获得的设置有外延层的衬底上实施电极形成步骤和加工步骤而形成半导体器件。
25.一种制造设置有外延层的衬底的方法，包括：
衬底准备步骤：准备根据权利要求7所述的III族氮化物衬底；以及
步骤(S300)：在通过所述衬底准备步骤准备的III族氮化物衬底的表面上形成外延生长层。
26.一种制造半导体器件的方法，包括：
设置有外延层的衬底准备步骤：实施根据权利要求25所述的制造设置有外延层的衬底的方法；以及
步骤(S300)：在通过所述设置有外延层的衬底准备步骤获得的设置有外延层的衬底上实施电极形成步骤和加工步骤而形成半导体器件。
CN2007800390496A 2006-10-19 2007-10-09 Ⅲ族氮化物衬底、设置有外延层的衬底、制造上述衬底的方法以及制造半导体器件的方法 Active CN101553605B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210441633.7A CN103014866B (zh) 2006-10-19 2007-10-09 Iii族氮化物衬底、设置有外延层的衬底、制造上述衬底的方法以及制造半导体器件的方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006284488 2006-10-19
JP284488/2006 2006-10-19
PCT/JP2007/069661 WO2008047627A1 (fr) 2006-10-19 2007-10-09 Substrat à base de nitrure d'élément du groupe iii, substrat présentant une couche épitaxiale, procédé de fabrication de ces substrats et procédé de fabrication d'un élément semiconducteur

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201210441633.7A Division CN103014866B (zh) 2006-10-19 2007-10-09 Iii族氮化物衬底、设置有外延层的衬底、制造上述衬底的方法以及制造半导体器件的方法

Publications (2)

Publication Number Publication Date
CN101553605A true CN101553605A (zh) 2009-10-07
CN101553605B CN101553605B (zh) 2012-12-12

Family

ID=39313866

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201210441633.7A Active CN103014866B (zh) 2006-10-19 2007-10-09 Iii族氮化物衬底、设置有外延层的衬底、制造上述衬底的方法以及制造半导体器件的方法
CN2007800390496A Active CN101553605B (zh) 2006-10-19 2007-10-09 Ⅲ族氮化物衬底、设置有外延层的衬底、制造上述衬底的方法以及制造半导体器件的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201210441633.7A Active CN103014866B (zh) 2006-10-19 2007-10-09 Iii族氮化物衬底、设置有外延层的衬底、制造上述衬底的方法以及制造半导体器件的方法

Country Status (7)

Country Link
US (3) US7901960B2 (zh)
EP (1) EP2080823B1 (zh)
JP (2) JP4341721B2 (zh)
KR (1) KR101308328B1 (zh)
CN (2) CN103014866B (zh)
TW (2) TWI535900B (zh)
WO (1) WO2008047627A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105814244A (zh) * 2013-12-20 2016-07-27 日本碍子株式会社 包含氮化镓层的基板及其制造方法
CN107743515A (zh) * 2015-06-08 2018-02-27 信越化学工业株式会社 研磨组合物及其制造方法、以及研磨方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010835A (ja) 2006-05-31 2008-01-17 Sumitomo Electric Ind Ltd 窒化物結晶の表面処理方法、窒化物結晶基板、エピタキシャル層付窒化物結晶基板および半導体デバイス、ならびにエピタキシャル層付窒化物結晶基板および半導体デバイスの製造方法
JP2009272380A (ja) * 2008-05-01 2009-11-19 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶およびその表面処理方法、ｉｉｉ族窒化物積層体およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
US8847249B2 (en) 2008-06-16 2014-09-30 Soraa, Inc. Solid-state optical device having enhanced indium content in active regions
JP4305574B1 (ja) 2009-01-14 2009-07-29 住友電気工業株式会社 Ｉｉｉ族窒化物基板、それを備える半導体デバイス、及び、表面処理されたｉｉｉ族窒化物基板を製造する方法
JP4333820B1 (ja) * 2009-01-19 2009-09-16 住友電気工業株式会社 化合物半導体基板
US9583678B2 (en) 2009-09-18 2017-02-28 Soraa, Inc. High-performance LED fabrication
JP5365454B2 (ja) 2009-09-30 2013-12-11 住友電気工業株式会社 Ｉｉｉ族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
JP4513927B1 (ja) * 2009-09-30 2010-07-28 住友電気工業株式会社 Ｉｉｉ族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
US9236530B2 (en) 2011-04-01 2016-01-12 Soraa, Inc. Miscut bulk substrates
US8686431B2 (en) 2011-08-22 2014-04-01 Soraa, Inc. Gallium and nitrogen containing trilateral configuration for optical devices
US9646827B1 (en) * 2011-08-23 2017-05-09 Soraa, Inc. Method for smoothing surface of a substrate containing gallium and nitrogen
JP5767141B2 (ja) * 2012-03-02 2015-08-19 株式会社サイオクス 窒化ガリウム基板およびそれを用いた光デバイス
JP5668769B2 (ja) * 2013-03-08 2015-02-12 住友電気工業株式会社 Ｉｉｉ族窒化物結晶およびその表面処理方法、ｉｉｉ族窒化物積層体およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
US9604765B2 (en) 2013-03-14 2017-03-28 Ahhmigo, Llc Locking cap device and methods
JP5648726B2 (ja) * 2013-09-11 2015-01-07 住友電気工業株式会社 ＧａＮ基板及びその製造方法、エピタキシャル基板、並びに、半導体デバイス
JP5696767B2 (ja) * 2013-11-22 2015-04-08 三菱化学株式会社 自立基板、およびその製造方法
CN105385359B (zh) * 2015-12-17 2018-07-13 常州时创能源科技有限公司 晶体硅酸性抛光液的添加剂及其应用
JPWO2017163847A1 (ja) 2016-03-25 2019-02-07 株式会社フジミインコーポレーテッド 研磨用組成物ならびに研磨方法および半導体基板の製造方法
JP7033498B2 (ja) 2018-05-18 2022-03-10 株式会社東芝 半導体素子及びその製造方法
JP6951301B2 (ja) 2018-07-23 2021-10-20 株式会社東芝 半導体装置及びその製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100232170B1 (ko) * 1991-01-19 1999-12-01 김영환 반도체 소자의 에피택셜 성장공정
JP3183335B2 (ja) 1997-12-26 2001-07-09 住友電気工業株式会社 積層体及び半導体基板の製造方法
JP3680556B2 (ja) 1998-06-03 2005-08-10 日立電線株式会社 ＧａＡｓウエハの研磨方法
JP4282173B2 (ja) * 1999-09-03 2009-06-17 シャープ株式会社 窒素化合物半導体発光素子およびその製造方法
US6447604B1 (en) * 2000-03-13 2002-09-10 Advanced Technology Materials, Inc. Method for achieving improved epitaxy quality (surface texture and defect density) on free-standing (aluminum, indium, gallium) nitride ((al,in,ga)n) substrates for opto-electronic and electronic devices
JP3670927B2 (ja) 2000-03-31 2005-07-13 三洋電機株式会社 窒化物系半導体発光素子
JP2001322899A (ja) * 2000-05-11 2001-11-20 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体基板及びその製造方法
CN1197930C (zh) * 2000-07-19 2005-04-20 花王株式会社 抛光液组合物
JP3994640B2 (ja) * 2000-07-24 2007-10-24 松下電器産業株式会社 窒化ガリウム系化合物半導体成長用基板の洗浄方法
US6488767B1 (en) * 2001-06-08 2002-12-03 Advanced Technology Materials, Inc. High surface quality GaN wafer and method of fabricating same
JP3801125B2 (ja) * 2001-10-09 2006-07-26 住友電気工業株式会社 単結晶窒化ガリウム基板と単結晶窒化ガリウムの結晶成長方法および単結晶窒化ガリウム基板の製造方法
JP4794799B2 (ja) 2002-08-28 2011-10-19 日本碍子株式会社 エピタキシャル基板及び半導体積層構造
JP2004186493A (ja) * 2002-12-04 2004-07-02 Matsushita Electric Ind Co Ltd 化学的機械研磨方法及び化学的機械研磨装置
US7125801B2 (en) 2003-08-06 2006-10-24 Matsushita Electric Industrial Co., Ltd. Method of manufacturing Group III nitride crystal substrate, etchant used in the method, Group III nitride crystal substrate, and semiconductor device including the same
JP4486435B2 (ja) * 2003-08-06 2010-06-23 パナソニック株式会社 Ｉｉｉ族窒化物結晶基板の製造方法、それに用いるエッチング液
CN100552888C (zh) 2003-10-27 2009-10-21 住友电气工业株式会社 氮化镓半导体衬底及其制造方法
JPWO2005090650A1 (ja) * 2004-03-19 2008-02-07 日鉱金属株式会社 化合物半導体基板
JP2006016249A (ja) * 2004-07-01 2006-01-19 Sumitomo Electric Ind Ltd ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ基板とＡｌｘＧａｙＩｎ１−ｘ−ｙＮ基板の洗浄方法
TWI408263B (zh) * 2004-07-01 2013-09-11 Sumitomo Electric Industries ＡｌｘＧａｙＩｎ１-ｘ-ｙＮ基板、ＡｌｘＧａｙＩｎ１-ｘ-ｙＮ基板之清潔方法、ＡｌＮ基板及ＡｌＮ基板之清潔方法
JP4752214B2 (ja) * 2004-08-20 2011-08-17 住友電気工業株式会社 エピタキシャル層形成用ＡｌＮ結晶の表面処理方法
US8283694B2 (en) * 2006-10-19 2012-10-09 Sumitomo Electric Industries, Ltd. GaN substrate, epitaxial layer-provided substrate, methods of manufacturing the same, and method of manufacturing semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105814244A (zh) * 2013-12-20 2016-07-27 日本碍子株式会社 包含氮化镓层的基板及其制造方法
CN105814244B (zh) * 2013-12-20 2018-06-29 日本碍子株式会社 包含氮化镓层的基板及其制造方法
CN107743515A (zh) * 2015-06-08 2018-02-27 信越化学工业株式会社 研磨组合物及其制造方法、以及研磨方法

Also Published As

Publication number Publication date
JP2009200523A (ja) 2009-09-03
EP2080823A1 (en) 2009-07-22
CN103014866B (zh) 2016-01-20
CN103014866A (zh) 2013-04-03
US20120094473A1 (en) 2012-04-19
EP2080823A4 (en) 2010-09-29
JP4341721B2 (ja) 2009-10-07
JPWO2008047627A1 (ja) 2010-02-25
WO2008047627A1 (fr) 2008-04-24
US8101968B2 (en) 2012-01-24
EP2080823B1 (en) 2020-03-25
KR20090066300A (ko) 2009-06-23
KR101308328B1 (ko) 2013-09-17
TWI535900B (zh) 2016-06-01
US20110133207A1 (en) 2011-06-09
TW201402887A (zh) 2014-01-16
TW200831723A (en) 2008-08-01
TWI412637B (zh) 2013-10-21
CN101553605B (zh) 2012-12-12
US20100187540A1 (en) 2010-07-29
US7901960B2 (en) 2011-03-08

Similar Documents

Publication Publication Date Title
CN101553605B (zh) Ⅲ族氮化物衬底、设置有外延层的衬底、制造上述衬底的方法以及制造半导体器件的方法
US7960284B2 (en) III-V compound semiconductor substrate manufacturing method
EP2365042B1 (en) Polishing composition and polishing method using the same
US20120135549A1 (en) Method of Processing Gallium-Nitride Semiconductor Substrates
US9224613B2 (en) Method for polishing both sides of a semiconductor wafer
WO2011021691A1 (ja) エピタキシャルシリコンウェーハの製造方法
US20130224954A1 (en) Silicon carbide single crystal substrate
CN101930911A (zh) 生产外延涂布的半导体晶片的方法
JP5707682B2 (ja) エピタキシャルシリコンウェーハの製造方法
JP2006183037A (ja) 研磨剤の製造方法及びそれにより製造された研磨剤並びにシリコンウエーハの製造方法
JP2011042536A5 (zh)
US8283694B2 (en) GaN substrate, epitaxial layer-provided substrate, methods of manufacturing the same, and method of manufacturing semiconductor device
US20090203212A1 (en) Surface Grinding Method and Manufacturing Method for Semiconductor Wafer
JP3219142B2 (ja) 半導体シリコンウエーハ研磨用研磨剤及び研磨方法
WO2023234005A1 (ja) 単結晶シリコンウェーハのドライエッチング方法、単結晶シリコンウェーハの製造方法、及び単結晶シリコンウェーハ
Négri et al. Improved surface treatments for recycled (100) GaAs substrates in view of molecular-beam epitaxy growth: Auger electron spectroscopy, Raman, and secondary ion mass spectrometry analyses

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231221

Address after: Tokyo

Patentee after: MITSUBISHI CHEMICAL Corp.

Address before: Osaka, Japan

Patentee before: SUMITOMO ELECTRIC INDUSTRIES, Ltd.