KR101308328B1 - Ｉｉｉ족 질화물 기판, 에피택셜층을 갖는 기판, 이들의 제조 방법 및 반도체 소자의 제조 방법 - Google Patents

Ｉｉｉ족 질화물 기판, 에피택셜층을 갖는 기판, 이들의 제조 방법 및 반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR101308328B1
KR101308328B1 KR1020097007743A KR20097007743A KR101308328B1 KR 101308328 B1 KR101308328 B1 KR 101308328B1 KR 1020097007743 A KR1020097007743 A KR 1020097007743A KR 20097007743 A KR20097007743 A KR 20097007743A KR 101308328 B1 KR101308328 B1 KR 101308328B1
Authority
KR
South Korea
Prior art keywords
substrate
group iii
iii nitride
nitride substrate
polishing
Prior art date
Application number
KR1020097007743A
Other languages
English (en)
Other versions
KR20090066300A (ko
Inventor
게이지 이시바시
아키히로 하치고
마사토 이리쿠라
세이지 나카하타
Original Assignee
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모덴키고교가부시키가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20090066300A publication Critical patent/KR20090066300A/ko
Application granted granted Critical
Publication of KR101308328B1 publication Critical patent/KR101308328B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명에 따르면 양호한 품질의 에피택셜 성장층을 형성하는 것이 가능한 III족 질화물 기판 및 그 제조 방법을 얻을 수 있다. III족 질화물 기판으로서의 GaN 기판(1)은 이하 중 어느 하나의 것이다. 표면(3)의 1 ㎠당 산성 물질의 원자의 갯수가 2×1014 이하이며, 상기 표면(3)의 1 ㎠당 실리콘 원자의 갯수가 3×1013 이하이다. 표면(3)의 1 ㎠당 실리콘 원자의 갯수가 3×1013 이하이며, 상기 표면(3)의 헤이즈 레벨(haze level)은 5 ppm 이하이다. 표면(3)의 1 ㎠당 산성 물질의 원자의 갯수가 2×1014 이하이며, 상기 표면(3)의 헤이즈 레벨은 5 ppm 이하이다.

Description

ＩＩＩ족 질화물 기판, 에피택셜층을 갖는 기판, 이들의 제조 방법 및 반도체 소자의 제조 방법{GROUP III ELEMENT NITRIDE SUBSTRATE, SUBSTRATE WITH EPITAXIAL LAYER, PROCESSES FOR PRODUCING THESE, AND PROCESS FOR PRODUCING SEMICONDUCTOR ELEMENT}
본 발명은 III족 질화물 기판, 에피택셜층을 갖는 기판, 이들의 제조 방법 및 반도체 소자의 제조 방법에 관한 것으로, 보다 특정적으로는, 양호한 막의 질의 에피택셜층을 형성하는 것이 가능한 III족 질화물 기판, 에피택셜층을 갖는 기판, 이들의 제조 방법 및 반도체 소자의 제조 방법에 관한 것이다.
종래, GaN 기판 등의 III족 질화물 기판을 포함하는 화합물 반도체 기판은, 그 표면을 경면(鏡面) 연마하고, 상기 표면 상에 에피택셜 성장법을 이용하여 에피택셜 성장층이 형성되어, 발광 소자나 파워 디바이스 등 여러 가지 반도체 소자에 이용되고 있다. 그리고, 상기한 바와 같이 표면을 경면 연마하는 경우, 연마된 표면에 혼탁이 발생하면, 형성되는 에피택셜 성장층에는 거칠음 등의 결함이 발생하여, 상기 에피택셜 성장층의 품질이 손상된다고 하는 문제가 있었다. 그 때문에, 상기와 같은 혼탁의 발생을 억제하는[헤이즈 레벨(haze level)을 저감하는] 여러 가지 연마 방법이 종래 제안되어 있다[예컨대, GaAs에 대해서 특허문헌 1(일본 특 허 공개 평11-347920호 공보) 참조].
[특허문헌 1] 일본 특허 공개 평11-347920호 공보
그러나, 발명자가 검토한 결과, 단순히 GaN 등의 III족 질화물 기판의 표면에 대해서 헤이즈 레벨을 저감한 것만으로는, 그 표면 상에 형성되는 에피택셜 성장층에 거칠음 등의 결함이 발생하는 경우가 있는 것을 알 수 있었다. 이 경우, 전술한 종래의 연마 방법을 적용하여도, 에피택셜 성장층에서의 결함의 발생 확률을 충분히 저감하는 것은 곤란하였다.
본 발명은 상기와 같은 과제를 해결하기 위해 이루어진 것으로, 본 발명의 목적은 양호한 품질의 에피택셜 성장층을 형성하는 것이 가능한 III족 질화물 기판 및 그 제조 방법을 제공하는 것이다.
또한, 본 발명의 다른 목적은 상기와 같은 III족 질화물 기판을 이용하여, 양호한 품질의 에피택셜 성장층을 포함하는 에피택셜층을 갖는 기판 및 그 제조 방법, 또한 상기 에피택셜층을 갖는 기판을 이용한 반도체 소자의 제조 방법을 제공하는 것이다.
발명자들은 III족 질화물 기판의 표면 상에 형성한 에피택셜 성장층에서 품질의 저하가 발생하는 메카니즘에 대해서 연구를 행하였다. 구체적으로는, 에피택셜 성장층을 형성하기 이전의 III족 질화물 기판의 표면에 대해서 상세한 검사(부착 물질의 종류나 수의 측정 등)를 실시하고, 그 검사 결과와 형성된 에피택셜 성장층의 품질과의 상관을 조사하였다. 그 결과, 에피택셜 성장층을 형성할 때에 III족 질화물 기판의 표면에 존재하는, 산성 물질의 원자 갯수 및 실리콘 원자의 갯수가, 형성되는 에피택셜 성장층의 품질에 큰 영향을 부여한다고 하는 지견을 얻었다. 또한, III족 질화물 기판이란, 예컨대 GaN으로 이루어지는 기판이나 AlN으로 이루어지는 기판, 및 그 혼정(混晶) 기판(GaxAlyN)을 말한다. 또한, 산성 물질이란, 염소, 불소, 브롬, 요오드 등의 할로겐, 질소 산화물(NOX), 유황 산화물(SOX), 염화 수소 등, 물과 반응하여 또는 물에 용해되어 산성을 나타내는 물질을 말한다.
그리고, 전술한 산성 물질이 III족 질화물 기판의 표면에 부착되는 원인에 대해서, 발명자가 검토한 바, 이하와 같은 현상이 일어나고 있다고 추측되었다. 즉, III족 질화물 기판(예컨대 GaN 기판 등)을 제조하는 공정에서는, 염산, 질산 등의 휘발되기 쉬운 산성 물질을 이용하는 것 외에, 상기 기판의 연마 시에는, 지립(砥粒)을 함유하는 연마액을 사용한다. 연마액에는 산화제로서 염소계의 것을 이용하는 것이 많으며, 이 연마액 중에는 산성 물질인 염소가 대량으로 포함되어 있다. 이들 산성 물질을 이용하는 연마 공정은, 통상 배기 장치에 의해 연마 장치 내의 분위기를 배기하여 행한다. 배기 장치가 산성 물질을 완전히 배기할 수 없는 경우에는, 연마 장치 내의 분위기에 산성 물질의 일부가 존재한다. 이 경우, 산성 물질이 III족 질화물 기판의 표면에 흡착된다고 생각된다. 그리고, 이러한 산성 물질과 III족 질화물 기판을 구성하는 원소가 반응을 일으켜, 기판 표면에서 석출물이 형성되는 것도 생각된다. 이러한 석출물이 형성되면, 기판 표면의 표면 거칠기나 헤이즈 레벨의 값이 커진다.
III족 질화물 기판은 연마된 후 세정되고, 그 후, 표면 검사가 이루어진다. 전술한 연마 공정에서 III족 질화물 기판의 표면에 산성 물질이 많으면, 후속 공정에서 충분히 제거하는 것이 곤란해진다. 그 때문에, 최종 상태에서의 기판 표면의 표면 거칠기나 헤이즈 레벨의 값이 커진다. 또한, 표면 검사는 클린 룸 내에서 행해지지만, 검사하는 동안 적어도 1시간 정도, III족 질화물 기판은 클린 룸의 분위기에 노출된다. 이때, 전술한 연마 공정 등으로부터 흘러 온 미량의 산성 물질이, III족 질화물 기판의 표면에 흡착되는 것도 생각된다.
또한, 지립으로서 SiO2 등의 Si 원자를 포함하는 물질을 함유하는 연마액을 이용하여 GaN 기판 등의 III족 질화물 기판의 연마를 행한 경우, 연마 후에 세정 공정을 행하여도 기판 표면에 Si 함유 물질이 잔존하는 경우가 있다. 그리고, 전술한 산성 물질(및/또는 석출물)이나 Si 함유 물질이 III족 질화물 기판의 표면에 지나치게 존재하면, 상기 기판 표면 상에 형성되는 에피택셜 성장층의 품질이 저하되는 것을 발명자들은 발견하였다. 즉, III족 질화물 기판의 표면에 고품질의 에피택셜 성장층을 형성하기 위해서는, 전술한 산성 물질이나 Si 함유 물질의 기판 표면에서의 농도를 저하시키는 것이 유효하다. 그리고, 발명자들은 상기한 바와 같이 기판 표면에서의 산성 물질의 농도를 저하시키기 위해서는, 연마 장치 내에서 기판 표면에 접촉하는 분위기 가스 내의 산성 물질의 농도를 극력 저감시키는 것이 유효하다는 것을 발견하였다. 또한, 발명자들은 기판 표면에 부착되는 Si 함유 물질(혹은 실리콘 원자)의 농도를 저하시키기 위해서는, 연마 공정에서 이용하는 연마액에 산과 계면 활성제를 함유시키는 것이 유효하다는 것을 발견하였다. 또한, 제조 공정의 분위기 내의 산성 물질의 농도가 높을 때에, 기판 표면의 산성 물질의 농도가 높아지는 문제가 생기는 것은, 연마 공정, 검사 공정에 상관 없이 다른 공정에서도 마찬가지이다.
이러한 지견에 의해 이루어진, 본 발명에 따른 III족 질화물 기판은, 표면의 1 ㎠당 산성 물질의 원자의 갯수가 2×1014 이하이며, 상기 표면의 1 ㎠당 실리콘(Si) 원자의 갯수가 3×1013 이하인 것을 특징으로 한다.
이와 같이 하면, III족 질화물 기판의 표면 상에 양호한 품질의 에피택셜 성장층을 형성할 수 있다. 또한, III족 질화물 기판의 표면의 1 ㎠당 산성 물질의 원자의 갯수를 2×1014 이하로 한 것은, 이 정도 이하로 산성 물질의 원자의 갯수를 억제하면 상기 기판 표면의 거칠기나 헤이즈 레벨을 충분히 작게 할 수 있기(기판 표면의 거칠음의 정도를 충분히 작게 할 수 있기) 때문이다. 또한, 상기 표면의 1 ㎠당 실리콘(Si) 원자의 갯수를 3×1013 이하로 한 것은, 이와 같이 하면 형성되는 에피택셜 성장층의 품질(예컨대 에피택셜 성장층의 표면 거칠기나 막의 질)을 충분히 양호하게 유지할 수 있기(예컨대, 상기 에피택셜 성장층을 발광 소자의 발광층으로서 이용하는 경우에 소정의 발광 강도를 얻을 수 있기) 때문이다. 또한, 산성 물질의 원자의 갯수란, 예컨대, 불소, 염소, 브롬 및 요오드 등의 할로겐과 같이 단체로 존재하는 경우에는, 할로겐 원자의 갯수를 말하며, 질소 산화물(NOX), 유황 산화물(SOX) 등의 화합물의 형태로 존재하는 경우에는, 그 화합물의 분자의 갯수를 말하는 것으로 한다. 또한, 실리콘 원자의 갯수란, 실리콘이 단체로 존재하는 경우에는 상기 실리콘 원자의 갯수를 말하며, SiO2와 같은 화합물의 형태로 존재하는 경우에는 그 화합물의 분자의 갯수를 말한다.
상기 III족 질화물 기판에 있어서, 표면의 헤이즈 레벨은 5 ppm 이하여도 좋다. 이것은, III족 질화물 기판의 표면에 있어서, 1 ㎠당 산성 물질의 원자의 갯수(산성 물질의 밀도)를 전술한 바와 같은 값 이하로 함으로써, 상기 기판의 표면 거칠기를 충분히 작게 할 수 있기 때문에, 혼탁의 정도(헤이즈 레벨)도 충분히 작게 할 수 있기 때문이다. 이와 같이 기판 표면의 헤이즈 레벨을 작게 함으로써, 기판 표면에 형성되는 에피택셜 성장층의 품질의 저하를 방지할 수 있다. 또한, 헤이즈 레벨의 상한을 5 ppm으로 한 것은, 헤이즈 레벨이 5 ppm을 넘으면 형성되는 에피택셜 성장층의 품질이 저하하여, 예컨대 상기 에피택셜 성장층을 발광 소자의 발광층 등에 이용한 경우에 충분한 발광 강도를 얻을 수 없게 되기 때문이다.
본 발명에 따른 III족 질화물 기판은, 표면의 1 ㎠당 실리콘 원자의 갯수가 3×1013 이하이며, 상기 표면의 헤이즈 레벨은 5 ppm 이하인 것을 특징으로 한다. 또한, 본 발명에 따른 III족 질화물 기판은, 표면의 1 ㎠당 산성 물질의 원자의 갯수가 2×1014 이하이며, 상기 표면의 헤이즈 레벨은 5 ppm 이하인 것을 특징으로 한다.
이와 같이 하면, III족 질화물 기판의 표면 상에 양호한 품질의 에피택셜 성장층을 형성할 수 있다.
상기 III족 질화물 기판에 있어서, 표면의 1 ㎠당 산성 물질의 원자의 갯수는 바람직하게는 9×1013 이하이다. 또한, 상기 III족 질화물 기판에 있어서, 표면의 헤이즈 레벨은 바람직하게는 3 ppm 이하이다. 또한, 상기 III족 질화물 기판에 있어서, 표면의 1 ㎠당 실리콘 원자의 갯수는 바람직하게는 1×1013 이하이다.
이 경우, III족 질화물 기판의 표면 상에 형성되는 에피택셜 성장층의 막의 질을 보다 향상시킬 수 있다. 예컨대, 상기 기판을 이용하여 발광 소자를 형성하고, 에피택셜 성장층에 의해 발광층을 형성한 경우, 발광층에서의 발광 강도를 보다 크게할 수 있다.
본 발명에 따른 에피택셜층을 갖는 기판은, III족 질화물로 이루어지는 베이스 기판과, 베이스 기판의 표면 상에 형성된 에피택셜 성장층을 포함한다. 베이스 기판과 에피택셜 성장층의 계면에서의 1 ㎤당 실리콘(Si) 원자의 갯수는 1×1020 이하이다.
이와 같이 구성된 에피택셜층을 갖는 기판에서는, 베이스 기판 표면에서의 실리콘 원자의 갯수가 적게 유지된 상태에서 에피택셜 성장층이 형성되어 있기 때문에, 상기 에피택셜 성장층의 막의 질을 양호한 것으로 할 수 있다. 이 때문에, 상기 에피택셜층을 갖는 기판을 이용하여 반도체 소자(예컨대 발광 소자)를 형성한 경우에, 에피택셜 성장층의 품질 불량에 기인하여 반도체 소자가 충분한 성능을 발휘하지 않는다(불량품이 된다)고 하는 문제의 발생을 억제할 수 있다. 또한, 에피택셜층을 갖는 기판이란, 베이스 기판의 표면 상에 적어도 1층의 에피택셜 성장법에 따라 형성된 층(에피택셜 성장층)이 형성된 기판을 말한다. 또한, 상기 에피택셜층을 갖는 기판에 있어서, 베이스 기판과 에피택셜 성장층의 계면에서의 1 ㎤당의 실리콘(Si) 원자의 갯수는 1×1019 이하여도 좋다. 이 경우, 에피택셜 성장층의 막의 질을 보다 우수한 것으로 할 수 있다. 또한, 상기 계면에서의 1 ㎤당의 실리콘 원자의 갯수는 바람직하게는 1×1018 이하이며, 보다 바람직하게는 1×1017 이하이다.
또한, 상기 III족 질화물 기판의 표면 거칠기는 Ra로 1 ㎚ 이하여도 좋다. 또한, 상기 에피택셜층을 갖는 기판의 에피택셜 성장층 표면의 거칠기는 Ra로 1 ㎚ 이하여도 좋다. 또한, 상기 III족 질화물 기판의 표면에 형성된 가공 변질층의 두께는 50 ㎚ 이하여도 좋다. 또한, 상기 에피택셜층을 갖는 기판의 베이스 기판의 표면에 형성된 가공 변질층의 두께는 50 ㎚ 이하여도 좋다. 여기서, 전술한 가공 변질층의 두께는, 투과형 전자 현미경(TEM)을 이용한 기판의 관찰에 의해, 결정 격자의 왜곡이 발생한 영역을 상기 가공 변질층으로 하여, 그 왜곡 발생 부분(가공 변질층)의 두께를 측정함으로써 평가할 수 있다.
본 발명에 따른 III족 질화물 기판의 제조 방법은, III족 질화물 기판의 표면을 연마하는 연마 공정과, 연마 공정 후, III족 질화물 기판의 표면을 세정하는 세정 공정을 포함한다. 세정 공정 후의 III족 질화물 기판의 표면에서의 1 ㎠당 산성 물질의 원자의 갯수를 2×1014 이하로 유지하도록, 연마 공정 동안 그리고 세정 공정 후에 III족 질화물 기판에 접촉하는 분위기 가스를 제어한다. 연마 공정에서는, 화학 기계 연마법에 따라 III족 질화물 기판의 표면을 연마한다. 화학 기계 연마법에서 이용되는 연마액에는 계면 활성제와 산이 포함되어 있다.
이와 같이 하면, 상기 분위기 가스를 제어함(예컨대, III족 질화물 기판의 주위로부터 산성 물질을 포함하는 분위기 가스를 신속하게 제거할 수 있도록 배기 기구를 동작시키거나, 혹은 분위기 가스에 포함되는 산성 물질의 농도를 소정의 값보다 낮게 할 수 있도록, 분위기 가스의 유로에 산성 물질을 제거하기 위한 흡착제를 배치함)으로써, 분위기 가스로부터 연마 공정 동안 그리고 세정 공정 후의 III족 질화물 기판의 표면에 산성 물질이 부착될 가능성을 저감할 수 있다. 또한, 연마 공정에서 상기와 같은 연마액을 이용함으로써, 연마 공정 후에서의 III족 질화물 기판의 표면에, 연마액 내의 SiO2 등으로 이루어지는 지립(입자형 물질)이라고 하는 이물(Si 함유 물질)이 부착될 가능성을 저감할 수 있다. 이 때문에, III족 질화물 기판의 표면에서의 Si 함유 물질, 즉 실리콘 원자의 밀도를 낮게 할 수 있다.
상기 III족 질화물 기판의 제조 방법에서, 연마액에는 산화제가 더 포함되어 있어도 좋다. 이 경우, 연마 공정에서의 연마율을 향상시킬 수 있다. 따라서, III족 질화물 기판의 제조 효율을 향상시킬 수 있다.
상기 III족 질화물 기판의 제조 방법에서, 연마액에 포함되는 산은 특별히 제한은 없으며, 예컨대, 염산, 플루오르화수소산, 브롬산, 요오드산, 질산, 황산, 인산, 탄산 등의 무기산 외에, 포름산, 초산, 시트르산, 말산, 타르타르산, 호박산, 프탈산, 푸마르산, 옥살산 등의 유기산을 이용할 수 있다. 또한, 상기 III족 질화물 기판의 제조 방법에서, 유기산은 2가 이상의 카르복실산이어도 좋다. 이 경우, 연마 공정에서의 연마율을 향상시킬 수 있으며, 연마액에 포함되는 산에 기인하여 상기 기판의 표면에 이물이 부착될 가능성을 저감할 수 있다. 또한, 여기서 유기산이란, 산성을 나타내는 유기 화합물이다. 또한, 연마액에 포함되는 계면 활성제에는 특별히 제한은 없으며, 카치온성, 아니온성, 노니온성 중 어느 하나의 계면 활성제를 이용하여도 좋다.
상기 III족 질화물 기판의 제조 방법은, 연마 공정 후, 세정 공정에 앞서, III족 질화물 기판의 표면을 산성 용액 또는 알칼리성 용액을 이용하여 폴리싱(polishing)하는 공정을 더 포함하고 있어도 좋다. 또한, 상기 폴리싱하는 공정에서는, III족 질화물 기판의 표면을 산성 용액을 이용하여 폴리싱하는 공정과, 알칼리성 용액을 이용하여 폴리싱하는 공정 모두를 순서대로 실시하여도 좋고, 산성 용액을 이용한 폴리싱 공정 및/또는 알칼리성 용액을 이용한 폴리싱 공정을 복수회 반복하여도 좋다. 알칼리성 용액에는 특별히 제한은 없으며, KOH, NaOH, NH4OH, 아민 등의 염기를 이용할 수 있다. 이 경우, 세정 공정에 앞서 III족 질화물 기판의 표면에서 이물을 폴리싱에 의해 제거할 수 있기 때문에, 세정 공정 후에 상기 기판 표면에서의 이물(예컨대 Si 함유 물질)이 잔존하는 문제의 발생 확률을 저감할 수 있다.
또한, 화학 기계 연마 외에, 드라이 에칭에 의해 기판의 표면을 제거하여 완성할 수 있다. 드라이 에칭이란, 액체를 이용하지 않고, 가스, 플라즈마, 이온 또는 빛 등에 의한 기상-고상 계면에서의 화학적 또는 물리적 반응을 이용하여, 고체인 III족 질화물 기판의 표면을 제거하는 방법의 총칭을 말한다.
III족 질화물 기판의 드라이 에칭에서는 염소계의 가스를 이용하는 경우가 많아, 기판 표면에 산성 물질인 염소가 잔존하여 존재하는 경우가 있다. 염소계 가스에는, Cl2, BCl3, SiCl4 등이 있다. 드라이 에칭에 이용하는 가스를, 이들 염소계 가스와 불활성 가스인 Ar, N2의 혼합 가스로 할 수도 있다. 불활성 가스의 희석, 압력, 유량 등의 조건을 조정함으로써 기판 표면의 산성 물질을 저감할 수 있다. 또한, 드라이 에칭으로 III족 질화물 기판의 표면을 평활하게 하기 위해서는 플라즈마 내에 Si가 존재하는 것이 유효하다. Si는 SiCl4 등의 가스에 의해 플라즈마 내에 첨가할 수도 있고, 기판 주변에 Si 화합물을 배치함으로써 기판과 동시에 이 Si 화합물을 에칭하여 플라즈마 내에 존재시킬 수도 있다. 또한, 에칭 분위기 내에 Si가 존재함으로써, 드라이 에칭 후의 기판 표면에 Si가 잔존하는 경우가 있다. 이 경우, 플라즈마 내의 Si의 농도를 제어함으로써, 기판 표면의 실리콘을 저감할 수 있다.
또한, 본 발명에 따른 III족 질화물 기판의 제조 방법은, 염소계 가스를 이용하여 Si 함유 분위기 내에서 III족 질화물 기판의 표면을 드라이 에칭함으로써, 상기 표면의 1 ㎠당 산성 물질의 원자의 갯수를 2×1014 이하로 하며, 또한，상기 표면의 1 ㎠당 실리콘 원자의 갯수를 3×1013 이하로 하는 것을 특징으로 한다. 여기서, 염소계 가스란, 그 성분의 조성에 염소를 함유하는 가스를 의미하며, 예컨대 염소 가스나 염소를 그 조성에 포함하는 가스, 혹은 이들 가스를 적어도 1종류 포함하는 혼합 가스여도 좋다.
본 발명에 따른 에피택셜층을 갖는 기판의 제조 방법은, 상기 III족 질화물 기판의 제조 방법을 실시하는 기판 준비 공정과, 기판 준비 공정에 의해 얻어진 III족 질화물 기판의 표면 상에 에피택셜 성장층을 형성하는 공정을 포함한다. 이와 같이 하면, III족 질화물 기판의 표면 상에 양호한 품질의 에피택셜 성장층을 형성할 수 있다.
본 발명에 따른 에피택셜층을 갖는 기판의 제조 방법은, 상기 III족 질화물 기판을 준비하는 기판 준비 공정과, 기판 준비 공정에 의해 준비된 III족 질화물 기판의 표면 상에 에피택셜 성장층을 형성하는 공정을 포함한다. 이와 같이 하면, III족 질화물 기판의 표면 상에 양호한 품질의 에피택셜 성장층을 형성할 수 있다.
본 발명에 따른 반도체 소자의 제조 방법은, 상기 에피택셜층을 갖는 기판의 제조 방법을 실시하는 에피택셜층을 갖는 기판 준비 공정과, 에피택셜층을 갖는 기판 준비 공정에 의해 얻어진 에피택셜층을 갖는 기판에 전극 형성 공정 및 가공 공정을 실시함으로써, 반도체 소자를 형성하는 공정을 포함한다. 이와 같이 하면, 우수한 품질의 에피택셜 성장층을 포함하는 에피택셜층을 갖는 기판을 이용하여 반도체 소자를 형성할 수 있기 때문에, 에피택셜 성장층의 품질 불량에 기인하는 반도체 소자의 불량 발생의 확률을 저감할 수 있다. 이 때문에, 반도체 소자의 수율의 저하를 억제할 수 있다.
이와 같이, 본 발명에 따르면, III족 질화물 기판의 표면 상에 우수한 품질의 에피택셜 성장층이 형성된 에피택셜층을 갖는 기판을 얻을 수 있기 때문에, 상기 에피택셜층을 갖는 기판을 이용하여 반도체 소자를 형성함으로써, 반도체 소자의 불량 발생의 확률을 저감시킬 수 있다.
도 1은 본 발명에 따른 III족 질화물 기판의 일례인 GaN 기판을 도시하는 사시 모식도이다.
도 2는 도 1에 도시한 GaN 기판을 이용한 반도체 소자의 제조 방법을 설명하기 위한 흐름도이다.
도 3은 도 2에 나타낸 가공 공정의 내용을 설명하기 위한 흐름도이다.
도 4는 도 1에 도시한 GaN 기판을 이용한 에피택셜층을 갖는 기판을 도시하는 사시 모식도이다.
<부호의 설명>
1: 기판
3: 표면
5: 에피택셜 성장층
10: 에피택셜층을 갖는 기판
다음에 도면을 이용하여, 본 발명의 실시형태 및 실시예에 대해서 설명한다. 또한, 이하의 도면에서 동일 또는 해당하는 부분에는 동일한 참조 번호를 붙여 그 설명은 반복하지 않는다.
도 1은 본 발명에 따른 III족 질화물 기판의 일례인 GaN 기판을 도시하는 사시 모식도이다. 도 2는 도 1에 도시한 GaN 기판을 이용한 반도체 소자의 제조 방법을 설명하기 위한 흐름도이다. 도 3은 도 2에 나타낸 가공 공정의 내용을 설명하기 위한 흐름도이다. 도 4는 도 1에 도시한 GaN 기판을 이용한 에피택셜층을 갖는 기판을 도시하는 사시 모식도이다. 도 1∼도 4를 참조하여, 본 발명에 따른 GaN기판, 에피택셜층을 갖는 기판 및 반도체 소자의 제조 방법의 실시형태를 설명한다.
도 1에 도시하는 바와 같이, 본 발명에 따른 GaN 기판(1)은, 후술하는 처리 공정을 실시함으로써, (예컨대 연마 및 세정 후의)표면에서, 1 ㎠당 산성 물질의 원자(예컨대 염소 원자)의 갯수가 2×1014 이하이며, 상기 표면의 1 ㎠당 실리콘 원자의 갯수가 3×1013 이하이다. 또한, GaN 기판(1)에 있어서, 표면의 헤이즈 레벨은 5 ppm 이하이다. 이와 같이 하면, III족 질화물 기판의 표면 상에 양호한 품질의 에피택셜 성장층을 형성할 수 있다.
상기 GaN 기판(1)에서, 표면(3)의 1 ㎠당 산성 물질의 원자의 갯수는 바람직하게는 9×1013 이하이다. 또한, 상기 GaN 기판(1)에서, 표면(3)의 헤이즈 레벨은 바람직하게는 3 ppm 이하이다. 또한, 상기 GaN 기판(1)에서, 표면(3)의 1 ㎠당 실 리콘 원자의 갯수는 바람직하게는 1×1013 이하이다.
이 경우, GaN 기판(1)의 표면(3) 상에 형성되는 에피택셜 성장층(5)(도 4 참조)의 막의 질을 보다 향상시킬 수 있다. 예컨대, 후술하는 바와 같이 상기 GaN 기판(1)을 이용하여 발광 소자를 형성하고, 에피택셜 성장층에 의해 발광층을 형성한 경우, 발광층에서의 발광 강도를 보다 크게 할 수 있다.
또한, 전술한 산성 물질의 원자의 갯수나 실리콘 원자의 갯수는, TXRF(Total X-ray Reflection Fluorescence: 전반사 형광 X선 분석 장치)를 이용하여 측정하였다. 또한, 헤이즈 레벨은 Tencor사 제조 SURFSCAN4500을 이용하여 측정하였다.
다음에, 도 2 및 도 3을 참조하면서, 도 1에 도시한 GaN 기판을 제조하는 공정을 포함하는, 반도체 소자의 제조 방법을 설명한다.
도 2에 나타내는 바와 같이, 우선 GaN 기판을 준비하는 공정인 준비 공정(S100)을 실시한다. 이 준비 공정(S100)에서는, 종래 공지의 임의의 방법에 따라 GaN 기판을 준비할 수 있다.
다음에, GaN 기판에 대하여 연마 처리 등을 시행하는 가공 공정(S200)을 실시한다. 이 가공 공정(S200)에서의 처리 내용을, 도 3을 참조하면서 설명한다. 가공 공정(S200)에서는, 도 3에 나타내는 바와 같이 우선 연마 공정인 CMP 공정(S210)이 실시된다. 이 CMP 공정(S210)에서는, 준비 공정(S100)에서 준비된 GaN 기판의 표면을 화학 기계 연마법(CMP : chemical mechanical polishing)을 이용하여 연마한다. 이 결과, GaN 기판의 표면은 경면으로 완성된다.
여기서, CMP 공정(S210)에서 사용하는 연마액에는, 지립 외에, 계면 활성제 및 산을 첨가한다. 또한, 연마액에 포함되는 지립으로서는, 예컨대 SiO2나 Al2O3, ZrO2, CeO2, Fe2O3, Cr2O3 등을 이용할 수 있다. 여기서, 세정성을 높이기 위해서는, 지립을 구성하는 금속 원소로서 이온화 경향이 높은 것을 이용하는 것이 바람직하다. 예컨대, 이온화 경향이 수소(H)보다 높은 금속 원소를 포함하는 지립을 이용하면, 후술하는 세정 공정에서의 지립 등의 제거 효율이 높아진다. 또한, 산으로서는, 염산 등을 이용하여도 좋지만, 말산이나 시트르산 등의 유기산을 이용할 수 있다. 이 유기산으로서는, 2가 이상의 카르복실산을 이용하는 것이 바람직하다. 또한, 연마액에는 산화제를 더 첨가하여도 좋다. 산화제로서는 차아염소산 및 차아염소산염, 트리클로로이소시아누르산(TCIA) 등의 염소화이소시아누르산, 디클로로이소시아누르산나트륨 등의 염소화이소시아누르산염, 과망간산칼륨 등의 과망간산염, 니크롬산칼륨 등의 니크롬산염, 브롬산칼륨 등의 브롬산염, 티오황산나트륨 등의 티오황산염, 과황산암모늄, 과황산칼륨 등의 과황산염, 질산, 과산화수소수, 오존 등이 바람직하게 이용된다.
다음에, 폴리싱 공정(S220)을 실시한다. 상기 폴리싱 공정에서는, 산성 또는 알칼리성의 폴리싱액을 이용한다. 산성의 폴리싱액으로서는, 예컨대 염산, 질산, 인산, 시트르산, 말산 등을 이용할 수 있다. 또한, 알칼리성의 폴리싱액으로서는, 예컨대 수산화칼륨, 수산화나트륨, 탄산나트륨 등을 이용할 수 있다.
다음에, 세정 공정(S230)을 실시한다. 이 세정 공정(S230)에서는, 임의의 세정 방법을 이용할 수 있다. 예컨대, 세정 공정(S230)으로서, 순수를 이용한 순수 세정을 실시하여도 좋다. 그리고, 적어도 CMP 공정(S210) 동안, 폴리싱 공정(S220) 동안 그리고 세정 공정(S230) 이후의 공정에서는, GaN 기판이 접촉하는 분위기 가스(GaN 기판이 처리되는 클린 룸 내의 분위기 가스)에 대해서, 산성 물질, 특히 염소 원자의 농도를 낮게 유지할 수 있도록 GaN 기판의 주위로부터 분위기 가스를 배기하며, 상기 분위기 가스의 순환 계통에 산성 물질을 흡착하는 흡착제를 배치한다. 흡착제로서는, 예컨대 활성탄을 이용한다. 이와 같이 하여, 분위기 가스 내의 산성 물질, 특히 염소 원자의 농도를 소정값 이하(예컨대 0.02 ppm 이하)로 유지하도록 한다. 이 결과, 연마 및 세정 후의 GaN 기판의 표면에 부착되는 산성 물질인 염소 원자의 양을 저감할 수 있다. 또한, 폴리싱 공정(S220) 동안에도, GaN 기판이 접촉하는 분위기 가스에 대해서, 전술한 바와 같이 GaN 기판의 주위로부터 분위기 가스를 배기하며, 상기 분위기 가스의 순환 계통에 산성 물질을 흡착하는 흡착제를 배치하도록 하여도 좋다.
전술한 바와 같은 공정을 실시함으로써, 도 1에 도시한 바와 같은, 그 표면에서의 산성 물질 및 실리콘 원자의 밀도가 충분히 작은 GaN 기판(1)을 얻을 수 있다. 또한 가공 공정(S200)에서는, CMP 공정 외에 드라이 에칭 공정에 의해 GaN 기판의 표면을 처리할 수도 있다. 드라이 에칭 공정은 CMP 공정에 더하여 실시할 수도 있다.
다음에, 도 2에 도시하는 바와 같이, 가공 공정(S200)에 의해 경면으로 완성된 GaN 기판에 대해서, 후처리 공정(S300)을 실시한다. 이 후처리 공정(S300)에서는, 예컨대 GaN 기판의 표면 상에 소정의 에피택셜 성장층을 형성하는 공정(성막 공정)을 실시한다. 이 성막 공정의 결과, 도 4에 도시하는 바와 같이 GaN 기판(1)의 표면 상에 에피택셜 성장층(5)이 형성된 에피택셜층을 갖는 기판(10)을 얻을 수 있다. 또한, 후처리 공정(S300)에서는, 상기 에피택셜층을 갖는 기판(10)의 표면에 전극을 형성하는 공정(전극 형성 공정), 에피택셜층을 갖는 기판(10)을 개개의 소자로 분리하는 분리 공정 및 형성된 소자를 프레임에 접속시킨다고 하는 공정(가공 공정)을 행함으로써, 발광 장치 등의 디바이스를 조립하는 조립 공정을 실시한다.
전술한 실시형태와 일부 중복하는 부분도 있지만, 본 발명의 실시형태를 나열적으로 예를 들어 설명한다. 본 발명에 따른 III족 질화물 기판[GaN 기판(1)]의 제조 방법은, GaN 기판(1)의 표면을 연마하는 연마 공정[CMP 공정(S210)]과, CMP 공정(S210)의 후, GaN 기판(1)의 표면을 세정하는 세정 공정(S230)을 포함한다. 세정 공정(S230) 후의 GaN 기판(1)의 표면에서의 1 ㎠당 산성 물질의 원자의 갯수를 2×1014 이하로 유지하도록, 연마 공정[CMP 공정(S210)] 동안 그리고 세정 공정(S230) 후에 GaN 기판(1)에 접촉하는 분위기 가스를 제어한다. 구체적으로는, 분위기 가스 내의 산성 물질의 농도를 소정값 이하로 유지하도록, 분위기 가스 내에 활성탄 등의 산성 물질을 흡착하는 흡착 부재를 배치한다. 또한, 상기 CMP 공정(S210) 동안 그리고 세정 공정(S230) 후에는, 분위기 가스 내의 산성 물질의 농도를 소정값 이하로 유지하도록, 배기 기구를 마련하여도 좋다. CMP 공정(S210)에서는, 화학 기계 연마법에 따라 GaN 기판(1)의 표면을 연마한다. 화학 기계 연마법에서 이용되는 연마액에는 계면 활성제와 산이 포함되어 있다.
이와 같이 하면, 상기 분위기 가스로부터 산성 물질을 제거하도록 상기 분위기 가스를 제어하기 때문에, 분위기 가스로부터 CMP 공정 동안이나 세정 공정 후의 GaN 기판(1)의 표면에 산성 물질이 부착될 가능성을 저감할 수 있다. 또한, CMP 공정(S210)에서 상기와 같은 연마액을 이용함으로써, CMP 공정(S210) 후의 GaN 기판(1)의 표면에, 연마액 내의 Si 함유 물질이 부착될 가능성을 저감할 수 있다. 이 때문에, GaN 기판(1)의 표면에서의 Si 함유 물질, 즉 실리콘 원자의 밀도를 낮게 할 수 있다.
상기 CMP 공정(S210)에서, 연마액에는 산화제가 더 포함되어 있어도 좋다. 이 경우, 연마 공정에서의 연마율을 향상시킬 수 있다.
또한, 연마액에 포함되는 산은 유기산이어도 좋다. 또한, 상기 유기산은 2가 이상의 카르복실산이어도 좋다. 이 경우, 연마 공정에서의 연마율을 향상시킬 수 있으며, 연마액에 포함되는 산에 기인하여 상기 기판의 표면에 이물이 부착될 가능성을 저감할 수 있다.
상기 GaN 기판의 제조 방법은, CMP 공정(S210)의 후, 세정 공정(S230)에 앞서, GaN 기판(1)의 표면을 산성 용액 또는 알칼리성 용액을 이용하여 폴리싱하는 공정[폴리싱 공정(S220)]을 더 포함하고 있어도 좋다. 또한, 상기 폴리싱 공정(S220)에서는, GaN 기판(1)의 표면을, 산성 용액을 이용하여 폴리싱하는 공정과, 알칼리성 용액을 이용하여 폴리싱하는 공정의 모두를 순서대로 실시하여도 좋고, 산성 용액을 이용한 폴리싱 공정 및/또는 알칼리성 용액을 이용한 폴리싱 공정을 복수회 반복하여도 좋다. 이 경우, 세정 공정에 앞서 GaN 기판(1)의 표면으로부터 이물을 폴리싱에 의해 제거할 수 있기 때문에, 세정 공정(S230) 후에 상기 GaN 기판(1) 표면에서 이물이 잔존하는 문제의 발생 확률을 저감할 수 있다. 또한, 산성 물질에 대해서도 폴리싱 공정에 의해 세정 공정 전에 감소시킬 수 있기 때문에, 세정 공정 후의 존재량을 저감할 수 있다.
또한, CMP 공정 외에 드라이 에칭 처리를 행할 수 있지만, 상기 드라이 에칭으로서는, RIE(반응성 이온 에칭), ICP(유도 결합 플라즈마)-RIE, ECR(전자 사이클로트론 공명)-RIE, CAIBE(화학 어시스트 이온 빔 에칭), RIBE(반응성 이온 빔 에칭) 등을 들 수 있다.
본 발명에 따른 에피택셜층을 갖는 기판의 제조 방법은, 상기 GaN 기판의 제조 방법을 실시하는[또는 상기 III족 질화물 기판으로서의 GaN 기판(1)을 준비하는] 기판 준비 공정[도 2의 가공 공정(S200)]과, 가공 공정(S200)에 의해 얻어진 III족 질화물 기판의 표면 상에 에피택셜 성장층을 형성하는 공정[후처리 공정(S300)에 포함되는 성막 공정]을 포함한다. 이와 같이 하면, GaN 기판(1)의 표면(3) 상에 양호한 품질의 에피택셜 성장층(5)을 형성할 수 있다.
본 발명에 따른 반도체 소자의 제조 방법은, 상기 에피택셜층을 갖는 기판의 제조 방법을 실시하는 에피택셜층을 갖는 기판 준비 공정[가공 공정(S200) 및 성막 공정]과, 에피택셜층을 갖는 기판 준비 공정에 의해 얻어진 에피택셜층을 갖는 기판(10)에[후처리 공정(S300)에 포함됨] 전극 형성 공정 및 가공 공정을 실시함으로써, 반도체 소자를 형성하는 공정[후처리 공정(S300)에서의 성막 공정 이후의 공 정]을 포함한다. 이와 같이 하면, 우수한 품질의 에피택셜 성장층(5)을 포함하는 에피택셜층을 갖는 기판(10)을 이용하여 반도체 소자를 형성할 수 있기 때문에, 에피택셜 성장층(5)의 품질 불량에 기인하는 반도체 소자의 불량 발생의 확률을 저감할 수 있다.
또한, 본 발명에 따른 에피택셜층을 갖는 기판(10)은, 도 4에 도시하는 바와 같이 III족 질화물로 이루어지는 베이스 기판으로서의 GaN 기판(1)과, GaN 기판(1)의 표면(3) 상에 형성된 에피택셜 성장층(5)을 포함한다. GaN 기판(1)과 에피택셜 성장층(5)의 계면에서의 1 ㎤당 실리콘(Si) 원자의 갯수는 1×1020 이하이다. 또한, 본 발명에 따른 에피택셜층을 갖는 기판(10)은, 상기한 본 발명에 따른 III족 질화물 기판으로서의 GaN 기판(1)과, 상기 GaN 기판(1)의 표면 상에 형성된 에피택셜 성장층을 포함한다.
이와 같이 구성된 에피택셜층을 갖는 기판(10)에서는, GaN 기판(1) 표면에서의 실리콘 원자의 갯수가 적게 유지된 상태로 에피택셜 성장층(5)이 형성되어 있기 때문에, 상기 에피택셜 성장층(5)의 품질을 양호한 것으로 할 수 있다. 이 때문에, 상기 에피택셜층을 갖는 기판(10)을 이용하여 예컨대 발광 소자를 형성한 경우에, 에피택셜 성장층(5)의 품질 불량에 기인하여 소자가 불량품이 된다고 하는 문제의 발생을 억제할 수 있다.
또한, 상기 에피택셜층을 갖는 기판에 있어서, GaN 기판(1)과 에피택셜 성장층(5)의 계면에서의 1 ㎤당 실리콘(Si) 원자의 갯수는 1×1019 이하여도 좋다. 이 경우, 에피택셜 성장층(5)의 품질을 보다 우수한 것으로 할 수 있다. 또한, GaN 기판(1)과 에피택셜 성장층(5)의 계면에서의 1 ㎤당 실리콘(Si) 원자의 갯수(Si 원자의 밀도)는, SIMS(2차 이온 질량 분석법)를 이용하여 측정할 수 있다. 예컨대, 측정 장치는 CAMECA사 제조의 섹터 자장형 SIMS 장치를 이용하며, 측정 조건으로서 1차 이온에 Cs+를 이용하여 측정할 수 있다.
<실시예 1>
본 발명의 효과를 확인하기 위해, 이하와 같은 실험을 행하였다.
(시료의 준비)
본 발명의 실시예의 시료로서 실시예 1∼실시예 13의 시료를, 또한, 비교예로서 비교예 1∼비교예 4의 시료를 준비하였다. 구체적으로는, 실시예 1∼실시예 13 및 비교예 1∼비교예 4가 되어야 하는 GaN 기판을 준비하였다. 상기 GaN 기판은 전부 원판형으로서, 사이즈는 직경을 50 ㎜, 두께를 0.5 ㎜로 하였다. 이들 GaN 기판에 대해서는, 미리 기판 표면에 대하여 다이아몬드 지립을 이용하여 랩핑을 행하였다. 이 랩핑에 이용한 지립으로서는, 평균 직경이 6 ㎛, 2 ㎛, 0.5 ㎛인 것을 준비하여, 직경이 큰 지립에서 작은 지립으로 단계적으로 지립의 직경을 작게 하면서 랩핑을 행하였다. 또한, 상기 랩핑 후, 알루미나 지립을 이용한 폴리싱을 행하였다. 알루미나 지립으로서는, 평균 직경이 0.5 ㎛의 것을 이용하였다. 이와 같이 하여, GaN 기판의 시료의 표면 상태에 대한 전(前)처리를 행하였다.
(시료에 대한 연마 가공)
상기한 바와 같이 준비된 GaN 기판에 대해서, 클린 룸 내에서 이하와 같은 가공을 행하였다. 또한, 클린 룸 내에 설치된 연마 장치 내의 분위기 가스에 대해서 산성 물질, 특히 염소 원자의 농도를 충분히 낮게 해 두기 위해, GaN 기판이 배치된 처리실 내부로부터는 분위기 가스를 배기할 수 있게 되어 있다. 배기 풍속은 0.6 m/s로 하였다. 그리고, 상기 연마 장치 내에서, 실시예 1∼실시예 8, 실시예 11∼실시예 13이 되어야 하는 GaN 기판에 대해서, 그 표면을 CMP법에 따라 연마하였다. 실시예 1∼실시예 8에 대한 연마에서 이용한 연마액은, 표 1에 나타내는 바와 같이, 지립으로서 SiO2를 포함한다. 또한, 실시예 11∼실시예 13의 연마에서 이용한 연마액은, 각 실시예에 대해서 각각 지립으로서 ZrO2, Cr2O3, Fe2O3을 포함한다. 또한, 연마액은 pH 조정을 행하기 위한 산으로서 염산, 말산 또는 시트르산을 포함한다. 이들 산을 첨가함으로써, 연마액의 pH는 2 이상 4 이하 정도가 되어 있다. 또한, 연마액에는 계면 활성제로서 폴리아크릴산나트륨이 0.05 질량％만큼 첨가되어 있다. 또한, 실시예 2, 실시예 5, 실시예 6, 실시예 10∼실시예 13에 대해서는, 사용하는 연마액에 산화제로서 트리클로로이소시아누르산(TCIA)이 0.1 질량％만큼 첨가되어 있다. 실시예 1, 실시예 7에는, 차아염소산이 첨가되어 있다. 실시예 3에는 디클로로이소시아누르산나트륨(Na-DCIA)이 첨가되어 있다. 또한, 실시예 4, 실시예 8에 대해서는 산화제가 첨가되어 있지 않은 연마액을 이용하였다. 그리고, 연마 공정 후, 순수 세정을 행함으로써, 표면이 경면 완성된 GaN 기판을 얻었다. 이 GaN 기판에 대해서, 후술하는 바와 같이 표면의 Si 농도, 염소 농도, 표면 거칠기, 헤이즈 레벨, 및 가공 변질층의 두께를 측정하였다.
또한, 실시예 9에 대해서는, 드라이 에칭(DE)이라고 하는 방법으로 GaN 기판을 가공함으로써, 표면의 Si 농도 등을 측정하기 위한 시료인 GaN 기판을 준비하였다. 상기 가공의 드라이 에칭은 평행 평판식의 RIE 장치를 이용하였다. 프로세스 조건으로서는, 에칭 가스에 Cl2 가스와 BCl3 가스를 사용하며, Cl2 가스 유량은 25 sccm(sccm: 표준 상태의 가스가 1분간에 1 ㎤ 흐르는 유량의 단위를 말함, 이하 동일), BCl3 가스 유량은 25 sccm, 압력은 2.66 ㎩, RF 파워는 200 W로 하였다.
또한, 실시예 10에 대해서는, 실시예 1과 마찬가지의 CMP법에 따른 연마를 행한 후, 폴리싱(세정 폴리시)을 행하였다. 상기 폴리싱에서는, 폴리싱액으로서 시트르산을 0.3 질량％, TCIA를 0.1 질량％ 포함하는 용액을 이용하였다. 그 후, 실시예 1∼실시예 9와 마찬가지로 세정 공정을 행함으로써 표면의 Si 농도 등을 측정하기 위한 시료인 GaN 기판을 준비하였다.
또한, 비교예 1∼비교예 4에 대해서도, 각각 CMP법을 이용하여 GaN 기판의 표면을 연마하였다. 단, 비교예 1에 대해서는 연마액으로서 SiO2로 이루어지는 지립과 pH 조정을 위한 염산을 포함하는 것을 이용하였다. 또한, 비교예 2에 대해서는, 연마액으로서, SiO2로 이루어지는 지립과, pH 조정을 위한 말산과, 계면 활성제(폴리아크릴산나트륨)와 산화제(TCIA)를 포함하는 것을 이용하였다. 또한, 비교예 3에 대해서는, 연마액으로서, 다이아몬드 지립과, pH 조정을 위한 말산과, 계면 활성제(폴리아크릴산나트륨)와 산화제(TCIA)를 포함하는 것을 이용하였다. 또한, 비교 예 4에 대해서는, 연마액으로서, SiC로 이루어지는 지립과, pH 조정을 위한 말산과, 계면 활성제(폴리아크릴산나트륨)와 산화제(TCIA)를 포함하는 것을 이용하였다. 또한, 계면 활성제 및 산화제의 함유율은 각각 0.3 질량％, 0.1 질량％였다.
그리고, 비교예 1∼비교예 4에 대해서, 실시예 1∼실시예 8, 실시예 11∼실시예 13과 마찬가지로 연마 공정 후에 순수 세정을 행함으로써, 표면의 Si 농도 등을 측정하기 위한 시료인 GaN 기판을 준비하였다.
또한, 전술한 가공 공정에서 후술하는 측정을 행하고 있는 동안, 실시예 1∼실시예 13 및 비교예 1, 비교예 3, 비교예 4에 대해서는 장치 내의 분위기 가스가 배기되고 있었지만, 비교예 2에 대해서는 배기를 행하지 않았다.
(기판 표면의 측정)
전술한 바와 같이 준비한 실시예 1∼실시예 13 및 비교예 1∼비교예 4의 시료(GaN 기판)에 대해서, 기판 특성의 측정을 행하였다. 구체적으로는, 경면 완성된 표면의 실리콘(Si) 농도, 염소(Cl) 농도, 표면 거칠기, 헤이즈 레벨 및 가공 변질층의 두께를 측정하였다. 그 결과를 표 1에 나타낸다.
Figure 112009022745968-pct00001
또한, Si 농도 및 Cl 농도에 대해서는, 전반사 형광 X선 분석 장치(TXRF)를 이용하여, 기판 표면의 중앙부에서 1 ㎠당 원자의 갯수를 조사하여, 그 값을 표 1에 나타냈다. 또한, 표면 거칠기는, 기판 표면의 5부분에서 측정하여, 그 평균값을 표 1에 나타냈다. 또한, 헤이즈 레벨은 Tencor사 제조 SURFSCAN4500를 이용하여 측정하였다. 또한, 가공 변질층의 두께는, TEM을 이용하여 GaN 기판의 결정 격자의 왜곡을 관찰함으로써 평가하였다.
표 1에서 알 수 있듯이, CMP법에서 이용한 연마액에 염산이나 시트르산 등의 산과 계면 활성제가 함유되어 있는 실시예 1∼실시예 8은, 연마액에 계면 활성제가 포함되어 있지 않은 비교예 1보다 Si 농도가 매우 낮아져 있다. 또한, 실시예 1∼실시예 8 중에서도, 연마액 중의 산으로서 말산이나 시트르산을 이용한 실시예 5∼실시예 8에 대해서, 특히 Si 농도가 저하되어 있는 것을 알 수 있다. 또한, CMP법에서 이용한 연마액의 지립으로서 Si02나 SiC 이외의 지립(원소로서 Si를 포함하지 않는 지립)을 이용한 실시예 11∼실시예 13 및 비교예 3에서는, 모두 기판 표면으로부터 Si는 검출되지 않았다.
또한, 처리 시의 분위기에 대해서는, 배기를 행하고 있었던 시료는 모두 Cl 농도, 표면 거칠기 및 헤이즈 레벨의 값이 작아져 있는데 대하여, 배기를 행하지 않은 비교예 2는 Cl 농도, 표면 거칠기 및 헤이즈 레벨의 값이 상대적으로 커져 있는 것을 알 수 있다. 또한, 실시예 1∼실시예 13의 가공 변질층의 두께는, 모두 비교예 3, 비교예 4에서의 가공 변질층의 두께보다 얇아져 있다. 특히, 지립으로서 SiO2 또는 Fe2O3을 이용한 실시예 1∼실시예 10, 실시예 13에서는, 가공 변질층이 검출되지 않았다. 또한, 실시예 11, 실시예 12에 대해서는, 가공 변질층이 검출되었지만, 그 두께는 비교예 3, 비교예 4에서의 가공 변질층의 두께에 비해서 충분히 얇아져 있었다.
또한, 연마액에 산화제를 포함하는 실시예 1∼실시예 3, 실시예 5∼실시예 7, 실시예 11∼실시예 13은, 연마액에 산화제를 포함하지 않은 실시예 4, 실시예 8보다 연마 공정에서의 제거 속도가 커져 있는 것도 알 수 있다.
(발광 소자의 작성)
전술한 바와 같이 가공된 실시예 1∼실시예 13, 비교예 1∼비교예 4의 시료(GaN 기판)에 대하여, 그 표면 상에 복수의 에피택셜 성장층을 형성하고, 또한 전극의 형성이나 개개의 칩으로의 분할, 상기 칩의 리드 프레임에의 실장 등을 행하여 발광 소자(LED)를 작성하였다. 또한, GaN 기판의 표면 상에 형성된 에피택셜 성장층은, 구체적으로는 n형 반도체층으로서의 두께 1 ㎛의 n형 GaN층(도펀트: Si) 및 두께 150 ㎚의 n형 Al0.1Ga0.9N층(도펀트: Si), 발광층, p형 반도체층으로서의 두께 20 ㎚의 p형 Al0.2Ga0.8N층(도펀트: Mg) 및 두께 150 ㎚의 p형 GaN층(도펀트: Mg)이라고 하는 구성이었다. 여기서, 발광층은, 두께 10 ㎚의 GaN층으로 형성되는 장벽층의 4층과, 두께 3 ㎚의 Ga0.85In0.15N층으로 형성되는 우물층의 3층이 교대로 적층된 다중 양자 우물 구조로 하였다.
또한, 기판의 이면측에 제1 전극으로서, 두께 200 ㎚의 Ti층, 두께 1000 ㎚의 Al층, 두께 200 ㎚의 Ti층, 두께 2000 ㎚의 Au층으로 형성되는 적층 구조를 형성하여, 질소 분위기 내에서 가열함으로써, 직경 100 ㎛의 n측 전극을 형성하였다. 한편, 상기 p형 GaN층 상에 제2 전극으로서, 두께 4 ㎚의 Ni층, 두께 4 ㎚의 Au층으로 형성되는 적층 구조를 형성하여, 불활성 가스 분위기 내에서 가열함으로써, p측 전극을 형성하였다. 상기 적층체(GaN 기판에 전술한 바와 같이 에피택셜 성장층, n측 전극 및 p측 전극을 형성한 것)를 400 ㎛×400 ㎛의 칩으로 분할한 후에, 상기 p측 전극을 AuSn으로 형성된 땜납층으로 도전체에 본딩하였다. 또한, 상기 n측 전극과 도전체를 와이어로 본딩하여, 발광 디바이스로서의 구성을 갖는 반도체 소자를 얻었다.
(에피택셜 성장층에 대한 측정)
전술한 바와 같이 준비한 실시예 1∼실시예 13, 비교예 1∼비교예 4의 GaN 기판 표면에 형성된 에피택셜 성장층의 표면 거칠기를, 전술한 GaN 기판의 표면 거칠기와 마찬가지의 방법에 따라 측정하였다. 그 결과도 표 1에 나타냈다. 표 1로부터도 알 수 있듯이, 실시예 1∼실시예 13에서는, 비교예 1∼비교예 4보다 에피택셜 성장층의 표면 거칠기가 작아져 있다.
기판과 에피택셜층 계면의 Si 농도를 SIMS에 의해 측정하였다. 실시예 1, 실시예 5, 실시예 10, 실시예 13, 비교예 1에 대해서, 각각 1×1020/㎤, 1×1019/㎤, 1×1018/㎤, 1×1017/㎤, 5×1020/㎤가 되었다. 실시예 1, 실시예 5, 실시예 10, 실시예 13에 대해서는, 비교예 1보다도 계면의 실리콘 농도가 작아져 있다.
(발광 강도의 측정)
전술한 바와 같이 준비한 실시예 1∼실시예 13, 비교예 1∼비교예 4의 발광 소자에 대해서, 발광 강도를 측정하였다. 그 결과도 표 1에 나타냈다. 표 1로부터 알 수 있듯이, 비교예 1∼비교예 4의 발광 소자에서는 발광 자체가 일어나지 않았던 반면, 실시예 1∼실시예 13의 발광 소자에서는 에피택셜 성장층에 있어서의 발광층에서 발광을 확인할 수 있었다. 또한, 발광 강도의 측정 방법으로서는, 각 시료로서의 발광 소자를 적분구 내에 탑재한 후, 소정의 전류(20 ㎃)를 상기 발광 소자에 인가하여, 집광된 디텍터(detector)로부터 출력되는 광출력값을 측정하였다.
상기에서, 본 발명의 실시형태 및 실시예에 대해서 설명을 행하였지만, 상기에 개시된 본 발명의 실시형태 및 실시예는, 어디까지나 예시로서, 본 발명의 범위는 이들 발명의 실시형태에 한정되지 않는다. 본 발명의 범위는, 청구의 범위의 기재에 의해 나타내어지며, 또한 청구의 범위의 기재와 균등의 의미 및 범위 내에서의 모든 변경을 포함하는 것이다.
본 발명은 발광 소자나 파워 디바이스 등에 이용되는 III족 질화물 기판, 상기 III족 질화물 기판을 이용한 에피택셜층을 갖는 기판이나 이들의 제조 방법에 특히 유리하게 적용된다.

Claims (26)

  1. 표면(3)의 1 ㎠당 산성 물질의 원자의 갯수가 2×1014 이하이며, 상기 표면(3)의 1 ㎠당 실리콘 원자의 갯수가 3×1013 이하이고, 상기 산성 물질이 기판의 표면에 부착한 것을 특징으로 하는 III족 질화물 기판(1).
  2. 제1항에 있어서, 표면 거칠기가 Ra로 1 ㎚ 이하인 것인 III족 질화물 기판(1).
  3. 제1항에 있어서, 상기 표면(3)에 형성된 가공 변질층의 두께는 50 ㎚ 이하인 것인 III족 질화물 기판(1).
  4. 삭제
  5. 삭제
  6. 삭제
  7. 표면(3)의 1 ㎠당 산성 물질의 원자의 갯수가 2×1014 이하이며, 상기 표면(3)의 헤이즈 레벨은 5 ppm 이하이고, 상기 산성 물질이 기판의 표면에 부착한 것을 특징으로 하는 III족 질화물 기판(1).
  8. 제7항에 있어서, 표면 거칠기가 Ra로 1 ㎚ 이하인 것인 III족 질화물 기판(1).
  9. 제7항에 있어서, 상기 표면(3)에 형성된 가공 변질층의 두께는 50 ㎚ 이하인 것인 III족 질화물 기판(1).
  10. 삭제
  11. III족 질화물 기판의 표면을 연마하는 연마 공정(S210)과,
    상기 연마 공정(S210) 후, 상기 III족 질화물 기판의 표면을 세정하는 세정 공정(S230)을 포함하고,
    상기 세정 공정(S23O) 후의 상기 III족 질화물 기판의 상기 표면에서의 1 ㎠당 산성 물질의 원자의 갯수를 2×1014 이하로 유지하도록, 상기 연마 공정(S21O) 동안 그리고 상기 세정 공정(S230) 후에 상기 III족 질화물 기판에 접촉하는 분위기 가스를 제어하며,
    상기 연마 공정(S210)에서는 화학 기계 연마법에 따라 상기 III족 질화물 기판의 표면을 연마하고,
    상기 화학 기계 연마법에서 이용되는 연마액에는 계면 활성제와 산이 포함되어 있는 것인 III족 질화물 기판의 제조 방법.
  12. 제11항에 있어서, 상기 연마액에는 산화제가 더 포함되어 있는 것인 III족 질화물 기판의 제조 방법.
  13. 제11항에 있어서, 상기 연마액에 포함되는 산은 유기산인 것인 III족 질화물 기판의 제조 방법.
  14. 제13항에 있어서, 상기 유기산은 2가 이상의 카르복실산인 것인 III족 질화물 기판의 제조 방법.
  15. 제11항에 있어서, 상기 연마 공정 후, 상기 세정 공정에 앞서, 상기 III족 질화물 기판의 표면을 산성 용액 또는 알칼리성 용액을 이용하여 폴리싱(polishing)하는 공정을 더 포함하는 III족 질화물 기판의 제조 방법.
  16. 염소계 가스를 이용하여 Si 함유 분위기 내에서 III족 질화물 기판의 표면을 드라이 에칭함으로써, 상기 표면의 1 ㎠당 산성 물질의 원자의 갯수를 2×1014 이하로 하며, 상기 표면의 1 ㎠당 실리콘 원자의 갯수를 3×1013 이하로 하는 것을 특징으로 하는 III족 질화물 기판의 제조 방법.
  17. 제11항에 기재된 III족 질화물 기판의 제조 방법을 실시하는 각 공정과,
    상기 공정들에 의해 얻어진 상기 III족 질화물 기판의 표면 상에 에피택셜 성장층을 형성하는 공정(S300)
    을 포함하는 에피택셜층을 갖는 기판의 제조 방법.
  18. 제17항에 기재된 에피택셜층을 갖는 기판의 제조 방법을 실시하는 각 공정과,
    상기 공정들에 의해 얻어진 에피택셜층을 갖는 기판에 전극 형성 공정 및 가공 공정을 실시함으로써, 반도체 소자를 형성하는 공정(S300)
    을 포함하는 반도체 소자의 제조 방법.
  19. 제16항에 기재된 III족 질화물 기판의 제조 방법을 실시하는 각 공정과,
    상기 공정들에 의해 얻어진 상기 III족 질화물 기판의 표면 상에 에피택셜 성장층을 형성하는 공정(S300)
    을 포함하는 에피택셜층을 갖는 기판의 제조 방법.
  20. 제19항에 기재된 에피택셜층을 갖는 기판의 제조 방법을 실시하는 각 공정과,
    상기 공정들에 의해 얻어진 에피택셜층을 갖는 기판에 전극 형성 공정 및 가공 공정을 실시함으로써, 반도체 소자를 형성하는 공정(S300)
    을 포함하는 반도체 소자의 제조 방법.
  21. 제1항에 기재된 III족 질화물 기판을 준비하는 기판 준비 공정과,
    상기 기판 준비 공정에 의해 준비된 III족 질화물 기판의 표면 상에 에피택셜 성장층을 형성하는 공정(S300)
    을 포함하는 에피택셜층을 갖는 기판의 제조 방법.
  22. 제21항에 기재된 에피택셜층을 갖는 기판의 제조 방법을 실시하는 각 공정과,
    상기 공정들에 의해 얻어진 에피택셜층을 갖는 기판에 전극 형성 공정 및 가공 공정을 실시함으로써, 반도체 소자를 형성하는 공정(S300)
    을 포함하는 반도체 소자의 제조 방법.
  23. 삭제
  24. 삭제
  25. 제7항에 기재된 III족 질화물 기판을 준비하는 기판 준비 공정과,
    상기 기판 준비 공정에 의해 준비된 III족 질화물 기판의 표면 상에 에피택셜 성장층을 형성하는 공정(S300)
    을 포함하는 에피택셜층을 갖는 기판의 제조 방법.
  26. 제25항에 기재된 에피택셜층을 갖는 기판의 제조 방법을 실시하는 각 공정과,
    상기 공정들에 의해 얻어진 에피택셜층을 갖는 기판에 전극 형성 공정 및 가공 공정을 실시함으로써, 반도체 소자를 형성하는 공정(S300)
    을 포함하는 반도체 소자의 제조 방법.
KR1020097007743A 2006-10-19 2007-10-09 Ｉｉｉ족 질화물 기판, 에피택셜층을 갖는 기판, 이들의 제조 방법 및 반도체 소자의 제조 방법 KR101308328B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2006-284488 2006-10-19
JP2006284488 2006-10-19
PCT/JP2007/069661 WO2008047627A1 (fr) 2006-10-19 2007-10-09 Substrat à base de nitrure d'élément du groupe iii, substrat présentant une couche épitaxiale, procédé de fabrication de ces substrats et procédé de fabrication d'un élément semiconducteur

Publications (2)

Publication Number Publication Date
KR20090066300A KR20090066300A (ko) 2009-06-23
KR101308328B1 true KR101308328B1 (ko) 2013-09-17

Family

ID=39313866

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097007743A KR101308328B1 (ko) 2006-10-19 2007-10-09 Ｉｉｉ족 질화물 기판, 에피택셜층을 갖는 기판, 이들의 제조 방법 및 반도체 소자의 제조 방법

Country Status (7)

Country Link
US (3) US7901960B2 (ko)
EP (1) EP2080823B1 (ko)
JP (2) JP4341721B2 (ko)
KR (1) KR101308328B1 (ko)
CN (2) CN103014866B (ko)
TW (2) TWI412637B (ko)
WO (1) WO2008047627A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105385359A (zh) * 2015-12-17 2016-03-09 常州时创能源科技有限公司 晶体硅酸性抛光液的添加剂及其应用

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010835A (ja) 2006-05-31 2008-01-17 Sumitomo Electric Ind Ltd 窒化物結晶の表面処理方法、窒化物結晶基板、エピタキシャル層付窒化物結晶基板および半導体デバイス、ならびにエピタキシャル層付窒化物結晶基板および半導体デバイスの製造方法
JP2009272380A (ja) * 2008-05-01 2009-11-19 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶およびその表面処理方法、ｉｉｉ族窒化物積層体およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
US8847249B2 (en) 2008-06-16 2014-09-30 Soraa, Inc. Solid-state optical device having enhanced indium content in active regions
JP4305574B1 (ja) 2009-01-14 2009-07-29 住友電気工業株式会社 Ｉｉｉ族窒化物基板、それを備える半導体デバイス、及び、表面処理されたｉｉｉ族窒化物基板を製造する方法
JP4333820B1 (ja) * 2009-01-19 2009-09-16 住友電気工業株式会社 化合物半導体基板
US9583678B2 (en) 2009-09-18 2017-02-28 Soraa, Inc. High-performance LED fabrication
JP4513927B1 (ja) * 2009-09-30 2010-07-28 住友電気工業株式会社 Ｉｉｉ族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
JP5365454B2 (ja) * 2009-09-30 2013-12-11 住友電気工業株式会社 Ｉｉｉ族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
US9236530B2 (en) 2011-04-01 2016-01-12 Soraa, Inc. Miscut bulk substrates
US8686431B2 (en) 2011-08-22 2014-04-01 Soraa, Inc. Gallium and nitrogen containing trilateral configuration for optical devices
US9646827B1 (en) * 2011-08-23 2017-05-09 Soraa, Inc. Method for smoothing surface of a substrate containing gallium and nitrogen
JP5767141B2 (ja) * 2012-03-02 2015-08-19 株式会社サイオクス 窒化ガリウム基板およびそれを用いた光デバイス
JP5668769B2 (ja) * 2013-03-08 2015-02-12 住友電気工業株式会社 Ｉｉｉ族窒化物結晶およびその表面処理方法、ｉｉｉ族窒化物積層体およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
US9604765B2 (en) 2013-03-14 2017-03-28 Ahhmigo, Llc Locking cap device and methods
JP5648726B2 (ja) * 2013-09-11 2015-01-07 住友電気工業株式会社 ＧａＮ基板及びその製造方法、エピタキシャル基板、並びに、半導体デバイス
JP5696767B2 (ja) * 2013-11-22 2015-04-08 三菱化学株式会社 自立基板、およびその製造方法
WO2015093406A1 (ja) * 2013-12-20 2015-06-25 日本碍子株式会社 窒化ガリウム層を含む基板およびその製造方法
JP2017005050A (ja) 2015-06-08 2017-01-05 信越化学工業株式会社 研磨組成物及びその製造方法並びに研磨方法
US10759969B2 (en) 2016-03-25 2020-09-01 Fujimi Incorporated Polishing composition, polishing method, and method for manufacturing semiconductor substrate
JP7033498B2 (ja) 2018-05-18 2022-03-10 株式会社東芝 半導体素子及びその製造方法
JP6951301B2 (ja) 2018-07-23 2021-10-20 株式会社東芝 半導体装置及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920015455A (ko) * 1991-01-19 1992-08-26 문정환 반도체 소자의 에피택셜 성장공정
JP2001284736A (ja) * 2000-03-31 2001-10-12 Sanyo Electric Co Ltd 窒化物系半導体発光素子及び窒化物系半導体基板
KR20030017575A (ko) * 2000-06-28 2003-03-03 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 광전자 및 전자 디바이스용 자립형 (알루미늄, 인듐,갈륨) 질화물 기재 상의 에피택시 품질(표면 조직 및 결함밀도)을 향상시키는 방법
WO2005090650A1 (ja) * 2004-03-19 2005-09-29 Nippon Mining & Metals Co., Ltd. 化合物半導体基板

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3183335B2 (ja) 1997-12-26 2001-07-09 住友電気工業株式会社 積層体及び半導体基板の製造方法
JP3680556B2 (ja) 1998-06-03 2005-08-10 日立電線株式会社 ＧａＡｓウエハの研磨方法
JP4282173B2 (ja) * 1999-09-03 2009-06-17 シャープ株式会社 窒素化合物半導体発光素子およびその製造方法
JP2001322899A (ja) * 2000-05-11 2001-11-20 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体基板及びその製造方法
CN1197930C (zh) * 2000-07-19 2005-04-20 花王株式会社 抛光液组合物
JP3994640B2 (ja) * 2000-07-24 2007-10-24 松下電器産業株式会社 窒化ガリウム系化合物半導体成長用基板の洗浄方法
US6488767B1 (en) * 2001-06-08 2002-12-03 Advanced Technology Materials, Inc. High surface quality GaN wafer and method of fabricating same
JP3801125B2 (ja) * 2001-10-09 2006-07-26 住友電気工業株式会社 単結晶窒化ガリウム基板と単結晶窒化ガリウムの結晶成長方法および単結晶窒化ガリウム基板の製造方法
JP4794799B2 (ja) * 2002-08-28 2011-10-19 日本碍子株式会社 エピタキシャル基板及び半導体積層構造
JP2004186493A (ja) * 2002-12-04 2004-07-02 Matsushita Electric Ind Co Ltd 化学的機械研磨方法及び化学的機械研磨装置
JP4486435B2 (ja) * 2003-08-06 2010-06-23 パナソニック株式会社 Ｉｉｉ族窒化物結晶基板の製造方法、それに用いるエッチング液
US7125801B2 (en) 2003-08-06 2006-10-24 Matsushita Electric Industrial Co., Ltd. Method of manufacturing Group III nitride crystal substrate, etchant used in the method, Group III nitride crystal substrate, and semiconductor device including the same
CN101661910B (zh) 2003-10-27 2012-07-18 住友电气工业株式会社 氮化镓半导体衬底和蓝色发光器件
TWI408263B (zh) * 2004-07-01 2013-09-11 Sumitomo Electric Industries ＡｌｘＧａｙＩｎ１-ｘ-ｙＮ基板、ＡｌｘＧａｙＩｎ１-ｘ-ｙＮ基板之清潔方法、ＡｌＮ基板及ＡｌＮ基板之清潔方法
JP2006016249A (ja) * 2004-07-01 2006-01-19 Sumitomo Electric Ind Ltd ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ基板とＡｌｘＧａｙＩｎ１−ｘ−ｙＮ基板の洗浄方法
JP4752214B2 (ja) 2004-08-20 2011-08-17 住友電気工業株式会社 エピタキシャル層形成用ＡｌＮ結晶の表面処理方法
US8283694B2 (en) * 2006-10-19 2012-10-09 Sumitomo Electric Industries, Ltd. GaN substrate, epitaxial layer-provided substrate, methods of manufacturing the same, and method of manufacturing semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920015455A (ko) * 1991-01-19 1992-08-26 문정환 반도체 소자의 에피택셜 성장공정
JP2001284736A (ja) * 2000-03-31 2001-10-12 Sanyo Electric Co Ltd 窒化物系半導体発光素子及び窒化物系半導体基板
KR20030017575A (ko) * 2000-06-28 2003-03-03 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 광전자 및 전자 디바이스용 자립형 (알루미늄, 인듐,갈륨) 질화물 기재 상의 에피택시 품질(표면 조직 및 결함밀도)을 향상시키는 방법
WO2005090650A1 (ja) * 2004-03-19 2005-09-29 Nippon Mining & Metals Co., Ltd. 化合物半導体基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105385359A (zh) * 2015-12-17 2016-03-09 常州时创能源科技有限公司 晶体硅酸性抛光液的添加剂及其应用

Also Published As

Publication number Publication date
CN103014866B (zh) 2016-01-20
US20100187540A1 (en) 2010-07-29
US20110133207A1 (en) 2011-06-09
US8101968B2 (en) 2012-01-24
EP2080823B1 (en) 2020-03-25
TW201402887A (zh) 2014-01-16
JP2009200523A (ja) 2009-09-03
TWI535900B (zh) 2016-06-01
JP4341721B2 (ja) 2009-10-07
CN101553605B (zh) 2012-12-12
JPWO2008047627A1 (ja) 2010-02-25
KR20090066300A (ko) 2009-06-23
TWI412637B (zh) 2013-10-21
CN103014866A (zh) 2013-04-03
TW200831723A (en) 2008-08-01
US7901960B2 (en) 2011-03-08
WO2008047627A1 (fr) 2008-04-24
CN101553605A (zh) 2009-10-07
US20120094473A1 (en) 2012-04-19
EP2080823A4 (en) 2010-09-29
EP2080823A1 (en) 2009-07-22

Similar Documents

Publication Publication Date Title
KR101308328B1 (ko) Ｉｉｉ족 질화물 기판, 에피택셜층을 갖는 기판, 이들의 제조 방법 및 반도체 소자의 제조 방법
US7851381B2 (en) Surface treatment method for nitride crystal, nitride crystal substrate, nitride crystal substrate with epitaxial layer and semiconductor device, and method of manufacturing nitride crystal substrate with epitaxial layer and semiconductor device
US20120135549A1 (en) Method of Processing Gallium-Nitride Semiconductor Substrates
WO2010082366A1 (ja) 化合物半導体基板、半導体デバイス及びその製造方法
EP1858062A2 (en) Inspection method of compound semiconductor substrate, compound semiconductor substrate, surface treatment method of compound semiconductor substrate, and method of producing compound semiconductor crystal
US9035429B2 (en) Group III nitride crystal substrate
WO2011040108A1 (ja) Ｉｉｉ族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
JP2007103457A (ja) ポリシングスラリー、ｉｉｉ族窒化物結晶の表面処理方法、ｉｉｉ族窒化物結晶基板、エピタキシャル層付ｉｉｉ族窒化物結晶基板、半導体デバイスおよびその製造方法
EP1830397A2 (en) Surface treatment method of compound semiconductor substrate, fabrication method of compound semiconductor, compound semiconductor substrate, and semiconductor wafer
CN101081485A (zh) 表面处理方法、氮化物晶体衬底、半导体器件和制造方法
US8283694B2 (en) GaN substrate, epitaxial layer-provided substrate, methods of manufacturing the same, and method of manufacturing semiconductor device
TWI413161B (zh) 化合物半導體基板，磊晶基板及其製造方法
JP6418357B1 (ja) ＧａＡｓ基板およびその製造方法
JP2009137776A (ja) ＧａＡｓ半導体基板およびその製造方法、ならびにＩＩＩ−Ｖ族化合物半導体デバイスおよびその製造方法
WO2018066289A1 (ja) 半導体素子用基板、エッチング方法、及びエッチング液
KR101524930B1 (ko) 질화갈륨 기판의 n 표면용 세정용액 및 이를 이용한 질화갈륨 기판의 n 표면 세정방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160818

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170822

Year of fee payment: 5